git.sur5r.net Git - freertos/blob - Demo/ARM7_AT91SAM7S64_IAR/SrcIAR/Cstartup_SAM7.c

   1 //*----------------------------------------------------------------------------\r
   2 //*         ATMEL Microcontroller Software Support  -  ROUSSET  -\r
   3 //*----------------------------------------------------------------------------\r
   4 //* The software is delivered "AS IS" without warranty or condition of any\r
   5 //* kind, either express, implied or statutory. This includes without\r
   6 //* limitation any warranty or condition with respect to merchantability or\r
   7 //* fitness for any particular purpose, or against the infringements of\r
   8 //* intellectual property rights of others.\r
   9 //*----------------------------------------------------------------------------\r
  10 //* File Name           : Cstartup_SAM7.c\r
  11 //* Object              : Low level initializations written in C for IAR\r
  12 //*                       tools\r
  13 //* Creation            : 12/Jun/04\r
  14 //*\r
  15 //*----------------------------------------------------------------------------\r
  16 \r
  17 \r
  18 // Include the board file description\r
  19 #include "Board.h"\r
  20 \r
  21 // The following functions must be write in ARM mode this function called directly\r
  22 // by exception vector\r
  23 extern void AT91F_Spurious_handler(void);\r
  24 extern void AT91F_Default_IRQ_handler(void);\r
  25 extern void AT91F_Default_FIQ_handler(void);\r
  26 \r
  27 //*----------------------------------------------------------------------------\r
  28 //* \fn    AT91F_LowLevelInit\r
  29 //* \brief This function performs very low level HW initialization\r
  30 //*        this function can be use a Stack, depending the compilation\r
  31 //*        optimization mode\r
  32 //*----------------------------------------------------------------------------\r
  33 void AT91F_LowLevelInit( void );\r
  34 void AT91F_LowLevelInit( void) @ "ICODE"\r
  35 {\r
  36  int            i;\r
  37  AT91PS_PMC     pPMC = AT91C_BASE_PMC;\r
  38     //* Set Flash Waite sate\r
  39         //  Single Cycle Access at Up to 30 MHz, or 40\r
  40         //  if MCK = 47923200 I have 50 Cycle for 1 useconde ( flied MC_FMR->FMCN\r
  41             AT91C_BASE_MC->MC_FMR = ((AT91C_MC_FMCN)&(50 <<16)) | AT91C_MC_FWS_1FWS ;\r
  42 \r
  43     //* Watchdog Disable\r
  44         AT91C_BASE_WDTC->WDTC_WDMR= AT91C_SYSC_WDDIS;\r
  45 \r
  46         //* Set MCK at 47 923 200\r
  47     // 1 Enabling the Main Oscillator:\r
  48         // SCK = 1/32768 = 30.51 uSeconde\r
  49         // Start up time = 8 * 6 / SCK = 56 * 30.51 = 1,46484375 ms\r
  50        pPMC->PMC_MOR = (( AT91C_CKGR_OSCOUNT & (0x06 <<8) | AT91C_CKGR_MOSCEN ));\r
  51         // Wait the startup time\r
  52         while(!(pPMC->PMC_SR & AT91C_PMC_MOSCS));\r
  53         // 2 Checking the Main Oscillator Frequency (Optional)\r
  54         // 3 Setting PLL and divider:\r
  55                 // - div by 5 Fin = 3,6864 =(18,432 / 5)\r
  56                 // - Mul 25+1: Fout =   95,8464 =(3,6864 *26)\r
  57                 // for 96 MHz the erroe is 0.16%\r
  58                 // Field out NOT USED = 0\r
  59                 // PLLCOUNT pll startup time esrtimate at : 0.844 ms\r
  60                 // PLLCOUNT 28 = 0.000844 /(1/32768)\r
  61        pPMC->PMC_PLLR = ((AT91C_CKGR_DIV & 0x05) |\r
  62                          (AT91C_CKGR_PLLCOUNT & (28<<8)) |\r
  63                          (AT91C_CKGR_MUL & (25<<16)));\r
  64 \r
  65         // Wait the startup time\r
  66         while(!(pPMC->PMC_SR & AT91C_PMC_LOCK));\r
  67         // 4. Selection of Master Clock and Processor Clock\r
  68         // select the PLL clock divided by 2\r
  69             pPMC->PMC_MCKR = AT91C_PMC_CSS_PLL_CLK | AT91C_PMC_PRES_CLK_2 ;\r
  70 \r
  71         // Enable User Reset and set its minimal assertion to 960 us\r
  72         AT91C_BASE_RSTC->RSTC_RMR = AT91C_SYSC_URSTEN | (0x4<<8) | (unsigned int) (0xA5<<24);\r
  73 \r
  74 \r
  75         // Set up the default interrupts handler vectors\r
  76         AT91C_BASE_AIC->AIC_SVR[0] = (int) AT91F_Default_FIQ_handler ;\r
  77         for (i=1;i < 31; i++)\r
  78         {\r
  79             AT91C_BASE_AIC->AIC_SVR[i] = (int) AT91F_Default_IRQ_handler ;\r
  80         }\r
  81         AT91C_BASE_AIC->AIC_SPU  = (int) AT91F_Spurious_handler ;\r
  82 \r
  83 }\r
  84 \r