git.sur5r.net Git - freertos/blob - Demo/ARM7_AT91SAM7X256_Eclipse/RTOSDemo/webserver/SAM7_EMAC.c

   1 /*\r
   2         FreeRTOS.org V5.3.0 - Copyright (C) 2003-2009 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS.org distribution.\r
   5 \r
   6         FreeRTOS.org is free software; you can redistribute it and/or modify it\r
   7         under the terms of the GNU General Public License (version 2) as published\r
   8         by the Free Software Foundation and modified by the FreeRTOS exception.\r
   9         **NOTE** The exception to the GPL is included to allow you to distribute a\r
  10         combined work that includes FreeRTOS.org without being obliged to provide\r
  11         the source code for any proprietary components.  Alternative commercial\r
  12         license and support terms are also available upon request.  See the \r
  13         licensing section of http://www.FreeRTOS.org for full details.\r
  14 \r
  15         FreeRTOS.org is distributed in the hope that it will be useful, but WITHOUT\r
  16         ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
  17         FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  18         more details.\r
  19 \r
  20         You should have received a copy of the GNU General Public License along\r
  21         with FreeRTOS.org; if not, write to the Free Software Foundation, Inc., 59\r
  22         Temple Place, Suite 330, Boston, MA  02111-1307  USA.\r
  23 \r
  24 \r
  25         ***************************************************************************\r
  26         *                                                                         *\r
  27         * Get the FreeRTOS eBook!  See http://www.FreeRTOS.org/Documentation      *\r
  28         *                                                                         *\r
  29         * This is a concise, step by step, 'hands on' guide that describes both   *\r
  30         * general multitasking concepts and FreeRTOS specifics. It presents and   *\r
  31         * explains numerous examples that are written using the FreeRTOS API.     *\r
  32         * Full source code for all the examples is provided in an accompanying    *\r
  33         * .zip file.                                                              *\r
  34         *                                                                         *\r
  35         ***************************************************************************\r
  36 \r
  37         1 tab == 4 spaces!\r
  38 \r
  39         Please ensure to read the configuration and relevant port sections of the\r
  40         online documentation.\r
  41 \r
  42         http://www.FreeRTOS.org - Documentation, latest information, license and\r
  43         contact details.\r
  44 \r
  45         http://www.SafeRTOS.com - A version that is certified for use in safety\r
  46         critical systems.\r
  47 \r
  48         http://www.OpenRTOS.com - Commercial support, development, porting,\r
  49         licensing and training services.\r
  50 */\r
  51 \r
  52 /* Standard includes. */\r
  53 #include <string.h>\r
  54 \r
  55 /* Scheduler includes. */\r
  56 #include "FreeRTOS.h"\r
  57 #include "semphr.h"\r
  58 #include "task.h"\r
  59 \r
  60 /* Demo application includes. */\r
  61 #include "SAM7_EMAC.h"\r
  62 \r
  63 /* uIP includes. */\r
  64 #include "uip.h"\r
  65 \r
  66 /* Hardware specific includes. */\r
  67 #include "Emac.h"\r
  68 #include "mii.h"\r
  69 #include "AT91SAM7X256.h"\r
  70 \r
  71 \r
  72 /* USE_RMII_INTERFACE must be defined as 1 to use an RMII interface, or 0\r
  73 to use an MII interface. */\r
  74 #define USE_RMII_INTERFACE 0\r
  75 \r
  76 /* The buffer addresses written into the descriptors must be aligned so the\r
  77 last few bits are zero.  These bits have special meaning for the EMAC\r
  78 peripheral and cannot be used as part of the address. */\r
  79 #define emacADDRESS_MASK                        ( ( unsigned portLONG ) 0xFFFFFFFC )\r
  80 \r
  81 /* Bit used within the address stored in the descriptor to mark the last\r
  82 descriptor in the array. */\r
  83 #define emacRX_WRAP_BIT                         ( ( unsigned portLONG ) 0x02 )\r
  84 \r
  85 /* Bit used within the Tx descriptor status to indicate whether the\r
  86 descriptor is under the control of the EMAC or the software. */\r
  87 #define emacTX_BUF_USED                         ( ( unsigned portLONG ) 0x80000000 )\r
  88 \r
  89 /* A short delay is used to wait for a buffer to become available, should\r
  90 one not be immediately available when trying to transmit a frame. */\r
  91 #define emacBUFFER_WAIT_DELAY           ( 2 )\r
  92 #define emacMAX_WAIT_CYCLES                     ( configTICK_RATE_HZ / 40 )\r
  93 \r
  94 /* Misc defines. */\r
  95 #define emacINTERRUPT_LEVEL                     ( 5 )\r
  96 #define emacNO_DELAY                            ( 0 )\r
  97 #define emacTOTAL_FRAME_HEADER_SIZE     ( 54 )\r
  98 #define emacPHY_INIT_DELAY                      ( 5000 / portTICK_RATE_MS )\r
  99 #define emacRESET_KEY                           ( ( unsigned portLONG ) 0xA5000000 )\r
 100 #define emacRESET_LENGTH                        ( ( unsigned portLONG ) ( 0x01 << 8 ) )\r
 101 \r
 102 /* The Atmel header file only defines the TX frame length mask. */\r
 103 #define emacRX_LENGTH_FRAME                     ( 0xfff )\r
 104 \r
 105 /* Peripheral setup for the EMAC. */\r
 106 #define emacPERIPHERAL_A_SETUP          ( ( unsigned portLONG ) AT91C_PB2_ETX0                  ) | \\r
 107                                                                         ( ( unsigned portLONG ) AT91C_PB12_ETXER                ) | \\r
 108                                                                         ( ( unsigned portLONG ) AT91C_PB16_ECOL                 ) | \\r
 109                                                                         ( ( unsigned portLONG ) AT91C_PB11_ETX3                 ) | \\r
 110                                                                         ( ( unsigned portLONG ) AT91C_PB6_ERX1                  ) | \\r
 111                                                                         ( ( unsigned portLONG ) AT91C_PB15_ERXDV                ) | \\r
 112                                                                         ( ( unsigned portLONG ) AT91C_PB13_ERX2                 ) | \\r
 113                                                                         ( ( unsigned portLONG ) AT91C_PB3_ETX1                  ) | \\r
 114                                                                         ( ( unsigned portLONG ) AT91C_PB8_EMDC                  ) | \\r
 115                                                                         ( ( unsigned portLONG ) AT91C_PB5_ERX0                  ) | \\r
 116                                                                         ( ( unsigned portLONG ) AT91C_PB14_ERX3                 ) | \\r
 117                                                                         ( ( unsigned portLONG ) AT91C_PB4_ECRS_ECRSDV   ) | \\r
 118                                                                         ( ( unsigned portLONG ) AT91C_PB1_ETXEN                 ) | \\r
 119                                                                         ( ( unsigned portLONG ) AT91C_PB10_ETX2                 ) | \\r
 120                                                                         ( ( unsigned portLONG ) AT91C_PB0_ETXCK_EREFCK  ) | \\r
 121                                                                         ( ( unsigned portLONG ) AT91C_PB9_EMDIO                 ) | \\r
 122                                                                         ( ( unsigned portLONG ) AT91C_PB7_ERXER                 ) | \\r
 123                                                                         ( ( unsigned portLONG ) AT91C_PB17_ERXCK                );\r
 124 \r
 125 /*-----------------------------------------------------------*/\r
 126 \r
 127 /*\r
 128  * Prototype for the EMAC interrupt function - called by the asm wrapper.\r
 129  */\r
 130 extern void vEMACISR_Wrapper( void ) __attribute__((naked));\r
 131 \r
 132 /*\r
 133  * Initialise both the Tx and Rx descriptors used by the EMAC.\r
 134  */\r
 135 static void prvSetupDescriptors(void);\r
 136 \r
 137 /*\r
 138  * Write our MAC address into the EMAC.  The MAC address is set as one of the\r
 139  * uip options.\r
 140  */\r
 141 static void prvSetupMACAddress( void );\r
 142 \r
 143 /*\r
 144  * Configure the EMAC and AIC for EMAC interrupts.\r
 145  */\r
 146 static void prvSetupEMACInterrupt( void );\r
 147 \r
 148 /*\r
 149  * Some initialisation functions taken from the Atmel EMAC sample code.\r
 150  */\r
 151 static void vReadPHY( unsigned portCHAR ucPHYAddress, unsigned portCHAR ucAddress, unsigned portLONG *pulValue );\r
 152 #if USE_RMII_INTERFACE != 1\r
 153         static void vWritePHY( unsigned portCHAR ucPHYAddress, unsigned portCHAR ucAddress, unsigned portLONG ulValue);\r
 154 #endif\r
 155 static portBASE_TYPE xGetLinkSpeed( void );\r
 156 static portBASE_TYPE prvProbePHY( void );\r
 157 \r
 158 /*-----------------------------------------------------------*/\r
 159 \r
 160 /* Buffer written to by the EMAC DMA.  Must be aligned as described by the\r
 161 comment above the emacADDRESS_MASK definition. */\r
 162 #pragma data_alignment=8\r
 163 static volatile portCHAR pcRxBuffer[ NB_RX_BUFFERS * ETH_RX_BUFFER_SIZE ];\r
 164 \r
 165 /* Buffer read by the EMAC DMA.  Must be aligned as described by he comment\r
 166 above the emacADDRESS_MASK definition. */\r
 167 #pragma data_alignment=8\r
 168 static portCHAR pcTxBuffer[ NB_TX_BUFFERS * ETH_TX_BUFFER_SIZE ];\r
 169 \r
 170 /* Descriptors used to communicate between the program and the EMAC peripheral.\r
 171 These descriptors hold the locations and state of the Rx and Tx buffers. */\r
 172 static volatile AT91S_TxTdDescriptor xTxDescriptors[ NB_TX_BUFFERS ];\r
 173 static volatile AT91S_RxTdDescriptor xRxDescriptors[ NB_RX_BUFFERS ];\r
 174 \r
 175 /* The IP and Ethernet addresses are read from the uIP setup. */\r
 176 const portCHAR cMACAddress[ 6 ] = { uipMAC_ADDR0, uipMAC_ADDR1, uipMAC_ADDR2, uipMAC_ADDR3, uipMAC_ADDR4, uipMAC_ADDR5 };\r
 177 const unsigned char ucIPAddress[ 4 ]  = { uipIP_ADDR0, uipIP_ADDR1, uipIP_ADDR2, uipIP_ADDR3 };\r
 178 \r
 179 /* The semaphore used by the EMAC ISR to wake the EMAC task. */\r
 180 static xSemaphoreHandle xSemaphore = NULL;\r
 181 \r
 182 /*-----------------------------------------------------------*/\r
 183 \r
 184 xSemaphoreHandle xEMACInit( void )\r
 185 {\r
 186         /* Code supplied by Atmel -------------------------------*/\r
 187 \r
 188         /* Disable pull up on RXDV => PHY normal mode (not in test mode),\r
 189         PHY has internal pull down. */\r
 190         AT91C_BASE_PIOB->PIO_PPUDR = 1 << 15;\r
 191 \r
 192         #if USE_RMII_INTERFACE != 1\r
 193                 /* PHY has internal pull down : set MII mode. */\r
 194                 AT91C_BASE_PIOB->PIO_PPUDR = 1 << 16;\r
 195         #endif\r
 196 \r
 197         /* Clear PB18 <=> PHY powerdown. */\r
 198         AT91C_BASE_PIOB->PIO_PER = 1 << 18;\r
 199         AT91C_BASE_PIOB->PIO_OER = 1 << 18;\r
 200         AT91C_BASE_PIOB->PIO_CODR = 1 << 18;\r
 201 \r
 202         /* After PHY power up, hardware reset. */\r
 203         AT91C_BASE_RSTC->RSTC_RMR = emacRESET_KEY | emacRESET_LENGTH;\r
 204         AT91C_BASE_RSTC->RSTC_RCR = emacRESET_KEY | AT91C_RSTC_EXTRST;\r
 205 \r
 206         /* Wait for hardware reset end. */\r
 207         while( !( AT91C_BASE_RSTC->RSTC_RSR & AT91C_RSTC_NRSTL ) )\r
 208         {\r
 209                 __asm volatile ( "NOP" );\r
 210         }\r
 211     __asm volatile ( "NOP" );\r
 212 \r
 213         /* Setup the pins. */\r
 214         AT91C_BASE_PIOB->PIO_ASR = emacPERIPHERAL_A_SETUP;\r
 215         AT91C_BASE_PIOB->PIO_PDR = emacPERIPHERAL_A_SETUP;\r
 216 \r
 217         /* Enable com between EMAC PHY.\r
 218 \r
 219         Enable management port. */\r
 220         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_MPE;    \r
 221 \r
 222         /* MDC = MCK/32. */\r
 223         AT91C_BASE_EMAC->EMAC_NCFGR |= ( 2 ) << 10;     \r
 224 \r
 225         /* Wait for PHY auto init end (rather crude delay!). */\r
 226         vTaskDelay( emacPHY_INIT_DELAY );\r
 227 \r
 228         /* PHY configuration. */\r
 229         #if USE_RMII_INTERFACE != 1\r
 230         {\r
 231                 unsigned portLONG ulControl;\r
 232 \r
 233                 /* PHY has internal pull down : disable MII isolate. */\r
 234                 vReadPHY( AT91C_PHY_ADDR, MII_BMCR, &ulControl );\r
 235                 vReadPHY( AT91C_PHY_ADDR, MII_BMCR, &ulControl );\r
 236                 ulControl &= ~BMCR_ISOLATE;\r
 237                 vWritePHY( AT91C_PHY_ADDR, MII_BMCR, ulControl );\r
 238         }\r
 239         #endif\r
 240 \r
 241         /* Disable management port again. */\r
 242         AT91C_BASE_EMAC->EMAC_NCR &= ~AT91C_EMAC_MPE;\r
 243 \r
 244         #if USE_RMII_INTERFACE != 1\r
 245                 /* Enable EMAC in MII mode, enable clock ERXCK and ETXCK. */\r
 246                 AT91C_BASE_EMAC->EMAC_USRIO = AT91C_EMAC_CLKEN ;\r
 247         #else\r
 248                 /* Enable EMAC in RMII mode, enable RMII clock (50MHz from oscillator\r
 249                 on ERFCK). */\r
 250                 AT91C_BASE_EMAC->EMAC_USRIO = AT91C_EMAC_RMII | AT91C_EMAC_CLKEN ;\r
 251         #endif\r
 252 \r
 253         /* End of code supplied by Atmel ------------------------*/\r
 254 \r
 255         /* Setup the buffers and descriptors. */\r
 256         prvSetupDescriptors();\r
 257         \r
 258         /* Load our MAC address into the EMAC. */\r
 259         prvSetupMACAddress();\r
 260 \r
 261         /* Are we connected? */\r
 262         if( prvProbePHY() )\r
 263         {\r
 264                 /* Enable the interrupt! */\r
 265                 portENTER_CRITICAL();\r
 266                 {\r
 267                         prvSetupEMACInterrupt();\r
 268                         vPassEMACSemaphore( xSemaphore );\r
 269                 }\r
 270                 portEXIT_CRITICAL();\r
 271         }\r
 272 \r
 273         return xSemaphore;\r
 274 }\r
 275 /*-----------------------------------------------------------*/\r
 276 \r
 277 portLONG lEMACSend( void )\r
 278 {\r
 279 static unsigned portBASE_TYPE uxTxBufferIndex = 0;\r
 280 portBASE_TYPE xWaitCycles = 0;\r
 281 portLONG lReturn = pdPASS;\r
 282 portCHAR *pcBuffer;\r
 283 \r
 284         /* Is a buffer available? */\r
 285         while( !( xTxDescriptors[ uxTxBufferIndex ].U_Status.status & AT91C_TRANSMIT_OK ) )\r
 286         {\r
 287                 /* There is no room to write the Tx data to the Tx buffer.  Wait a\r
 288                 short while, then try again. */\r
 289                 xWaitCycles++;\r
 290                 if( xWaitCycles > emacMAX_WAIT_CYCLES )\r
 291                 {\r
 292                         /* Give up. */\r
 293                         lReturn = pdFAIL;\r
 294                         break;\r
 295                 }\r
 296                 else\r
 297                 {\r
 298                         vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 299                 }\r
 300         }\r
 301 \r
 302         /* lReturn will only be pdPASS if a buffer is available. */\r
 303         if( lReturn == pdPASS )\r
 304         {\r
 305                 /* Copy the headers into the Tx buffer.  These will be in the uIP buffer. */\r
 306                 pcBuffer = ( portCHAR * ) xTxDescriptors[ uxTxBufferIndex ].addr;\r
 307                 memcpy( ( void * ) pcBuffer, ( void * ) uip_buf, emacTOTAL_FRAME_HEADER_SIZE );\r
 308 \r
 309                 /* If there is room, also copy in the application data if any. */\r
 310                 if( ( uip_len > emacTOTAL_FRAME_HEADER_SIZE ) && ( uip_len <= ( ETH_TX_BUFFER_SIZE - emacTOTAL_FRAME_HEADER_SIZE ) ) )\r
 311                 {\r
 312                         memcpy( ( void * ) &( pcBuffer[ emacTOTAL_FRAME_HEADER_SIZE ] ), ( void * ) uip_appdata, ( uip_len - emacTOTAL_FRAME_HEADER_SIZE ) );\r
 313                 }\r
 314 \r
 315                 /* Send. */     \r
 316                 portENTER_CRITICAL();\r
 317                 {\r
 318                         if( uxTxBufferIndex >= ( NB_TX_BUFFERS - 1 ) )\r
 319                         {\r
 320                                 /* Fill out the necessary in the descriptor to get the data sent. */\r
 321                                 xTxDescriptors[ uxTxBufferIndex ].U_Status.status =     ( uip_len & ( unsigned portLONG ) AT91C_LENGTH_FRAME )\r
 322                                                                                                                                                 | AT91C_LAST_BUFFER\r
 323                                                                                                                                                 | AT91C_TRANSMIT_WRAP;\r
 324                                 uxTxBufferIndex = 0;\r
 325                         }\r
 326                         else\r
 327                         {\r
 328                                 /* Fill out the necessary in the descriptor to get the data sent. */\r
 329                                 xTxDescriptors[ uxTxBufferIndex ].U_Status.status =     ( uip_len & ( unsigned portLONG ) AT91C_LENGTH_FRAME )\r
 330                                                                                                                                                 | AT91C_LAST_BUFFER;\r
 331                                 uxTxBufferIndex++;\r
 332                         }\r
 333         \r
 334                         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_TSTART;\r
 335                 }\r
 336                 portEXIT_CRITICAL();\r
 337         }\r
 338 \r
 339         return lReturn;\r
 340 }\r
 341 /*-----------------------------------------------------------*/\r
 342 \r
 343 unsigned portLONG ulEMACPoll( void )\r
 344 {\r
 345 static unsigned portBASE_TYPE ulNextRxBuffer = 0;\r
 346 unsigned portLONG ulSectionLength = 0, ulLengthSoFar = 0, ulEOF = pdFALSE;\r
 347 portCHAR *pcSource;\r
 348 \r
 349         /* Skip any fragments. */\r
 350         while( ( xRxDescriptors[ ulNextRxBuffer ].addr & AT91C_OWNERSHIP_BIT ) && !( xRxDescriptors[ ulNextRxBuffer ].U_Status.status & AT91C_SOF ) )\r
 351         {\r
 352                 /* Mark the buffer as free again. */\r
 353                 xRxDescriptors[ ulNextRxBuffer ].addr &= ~( AT91C_OWNERSHIP_BIT );              \r
 354                 ulNextRxBuffer++;\r
 355                 if( ulNextRxBuffer >= NB_RX_BUFFERS )\r
 356                 {\r
 357                         ulNextRxBuffer = 0;\r
 358                 }\r
 359         }\r
 360 \r
 361         /* Is there a packet ready? */\r
 362 \r
 363         while( ( xRxDescriptors[ ulNextRxBuffer ].addr & AT91C_OWNERSHIP_BIT ) && !ulSectionLength )\r
 364         {\r
 365                 pcSource = ( portCHAR * )( xRxDescriptors[ ulNextRxBuffer ].addr & emacADDRESS_MASK );\r
 366                 ulSectionLength = xRxDescriptors[ ulNextRxBuffer ].U_Status.status & emacRX_LENGTH_FRAME;\r
 367 \r
 368                 if( ulSectionLength == 0 )\r
 369                 {\r
 370                         /* The frame is longer than the buffer pointed to by this\r
 371                         descriptor so copy the entire buffer to uIP - then move onto\r
 372                         the next descriptor to get the rest of the frame. */\r
 373                         if( ( ulLengthSoFar + ETH_RX_BUFFER_SIZE ) <= UIP_BUFSIZE )\r
 374                         {\r
 375                                 memcpy( &( uip_buf[ ulLengthSoFar ] ), pcSource, ETH_RX_BUFFER_SIZE );\r
 376                                 ulLengthSoFar += ETH_RX_BUFFER_SIZE;\r
 377                         }                       \r
 378                 }\r
 379                 else\r
 380                 {\r
 381                         /* This is the last section of the frame.  Copy the section to\r
 382                         uIP. */\r
 383                         if( ulSectionLength < UIP_BUFSIZE )\r
 384                         {\r
 385                                 /* The section length holds the length of the entire frame.\r
 386                                 ulLengthSoFar holds the length of the frame sections already\r
 387                                 copied to uIP, so the length of the final section is\r
 388                                 ulSectionLength - ulLengthSoFar; */\r
 389                                 if( ulSectionLength > ulLengthSoFar )\r
 390                                 {\r
 391                                         memcpy( &( uip_buf[ ulLengthSoFar ] ), pcSource, ( ulSectionLength - ulLengthSoFar ) );\r
 392                                 }\r
 393                         }                       \r
 394 \r
 395                         /* Is this the last buffer for the frame?  If not why? */\r
 396                         ulEOF = xRxDescriptors[ ulNextRxBuffer ].U_Status.status & AT91C_EOF;\r
 397                 }\r
 398 \r
 399                 /* Mark the buffer as free again. */\r
 400                 xRxDescriptors[ ulNextRxBuffer ].addr &= ~( AT91C_OWNERSHIP_BIT );\r
 401 \r
 402                 /* Increment to the next buffer, wrapping if necessary. */\r
 403                 ulNextRxBuffer++;\r
 404                 if( ulNextRxBuffer >= NB_RX_BUFFERS )\r
 405                 {\r
 406                         ulNextRxBuffer = 0;\r
 407                 }\r
 408         }\r
 409 \r
 410         /* If we obtained data but for some reason did not find the end of the\r
 411         frame then discard the data as it must contain an error. */\r
 412         if( !ulEOF )\r
 413         {\r
 414                 ulSectionLength = 0;\r
 415         }\r
 416 \r
 417         return ulSectionLength;\r
 418 }\r
 419 /*-----------------------------------------------------------*/\r
 420 \r
 421 static void prvSetupDescriptors(void)\r
 422 {\r
 423 unsigned portBASE_TYPE xIndex;\r
 424 unsigned portLONG ulAddress;\r
 425 \r
 426         /* Initialise xRxDescriptors descriptor. */\r
 427         for( xIndex = 0; xIndex < NB_RX_BUFFERS; ++xIndex )\r
 428         {\r
 429                 /* Calculate the address of the nth buffer within the array. */\r
 430                 ulAddress = ( unsigned portLONG )( pcRxBuffer + ( xIndex * ETH_RX_BUFFER_SIZE ) );\r
 431 \r
 432                 /* Write the buffer address into the descriptor.  The DMA will place\r
 433                 the data at this address when this descriptor is being used.  Mask off\r
 434                 the bottom bits of the address as these have special meaning. */\r
 435                 xRxDescriptors[ xIndex ].addr = ulAddress & emacADDRESS_MASK;\r
 436         }       \r
 437 \r
 438         /* The last buffer has the wrap bit set so the EMAC knows to wrap back\r
 439         to the first buffer. */\r
 440         xRxDescriptors[ NB_RX_BUFFERS - 1 ].addr |= emacRX_WRAP_BIT;\r
 441 \r
 442         /* Initialise xTxDescriptors. */\r
 443         for( xIndex = 0; xIndex < NB_TX_BUFFERS; ++xIndex )\r
 444         {\r
 445                 /* Calculate the address of the nth buffer within the array. */\r
 446                 ulAddress = ( unsigned portLONG )( pcTxBuffer + ( xIndex * ETH_TX_BUFFER_SIZE ) );\r
 447 \r
 448                 /* Write the buffer address into the descriptor.  The DMA will read\r
 449                 data from here when the descriptor is being used. */\r
 450                 xTxDescriptors[ xIndex ].addr = ulAddress & emacADDRESS_MASK;\r
 451                 xTxDescriptors[ xIndex ].U_Status.status = AT91C_TRANSMIT_OK;\r
 452         }       \r
 453 \r
 454         /* The last buffer has the wrap bit set so the EMAC knows to wrap back\r
 455         to the first buffer. */\r
 456         xTxDescriptors[ NB_TX_BUFFERS - 1 ].U_Status.status = AT91C_TRANSMIT_WRAP | AT91C_TRANSMIT_OK;\r
 457 \r
 458         /* Tell the EMAC where to find the descriptors. */\r
 459         AT91C_BASE_EMAC->EMAC_RBQP = ( unsigned portLONG ) xRxDescriptors;\r
 460         AT91C_BASE_EMAC->EMAC_TBQP = ( unsigned portLONG ) xTxDescriptors;\r
 461         \r
 462         /* Clear all the bits in the receive status register. */\r
 463         AT91C_BASE_EMAC->EMAC_RSR = ( AT91C_EMAC_OVR | AT91C_EMAC_REC | AT91C_EMAC_BNA );\r
 464 \r
 465         /* Enable the copy of data into the buffers, ignore broadcasts,\r
 466         and don't copy FCS. */\r
 467         AT91C_BASE_EMAC->EMAC_NCFGR |= ( AT91C_EMAC_CAF | AT91C_EMAC_NBC | AT91C_EMAC_DRFCS);\r
 468 \r
 469         /* Enable Rx and Tx, plus the stats register. */\r
 470         AT91C_BASE_EMAC->EMAC_NCR |= ( AT91C_EMAC_TE | AT91C_EMAC_RE | AT91C_EMAC_WESTAT );\r
 471 }       \r
 472 /*-----------------------------------------------------------*/\r
 473 \r
 474 static void prvSetupMACAddress( void )\r
 475 {\r
 476         /* Must be written SA1L then SA1H. */\r
 477         AT91C_BASE_EMAC->EMAC_SA1L =    ( ( unsigned portLONG ) cMACAddress[ 3 ] << 24 ) |\r
 478                                                                         ( ( unsigned portLONG ) cMACAddress[ 2 ] << 16 ) |\r
 479                                                                         ( ( unsigned portLONG ) cMACAddress[ 1 ] << 8  ) |\r
 480                                                                         cMACAddress[ 0 ];\r
 481 \r
 482         AT91C_BASE_EMAC->EMAC_SA1H =    ( ( unsigned portLONG ) cMACAddress[ 5 ] << 8 ) |\r
 483                                                                         cMACAddress[ 4 ];\r
 484 }\r
 485 /*-----------------------------------------------------------*/\r
 486 \r
 487 static void prvSetupEMACInterrupt( void )\r
 488 {\r
 489         /* Create the semaphore used to trigger the EMAC task. */\r
 490         vSemaphoreCreateBinary( xSemaphore );\r
 491         if( xSemaphore )\r
 492         {\r
 493                 /* We start by 'taking' the semaphore so the ISR can 'give' it when the\r
 494                 first interrupt occurs. */\r
 495                 xSemaphoreTake( xSemaphore, emacNO_DELAY );\r
 496                 portENTER_CRITICAL();\r
 497                 {\r
 498                         /* We want to interrupt on Rx events. */\r
 499                         AT91C_BASE_EMAC->EMAC_IER = AT91C_EMAC_RCOMP;\r
 500 \r
 501                         /* Enable the interrupts in the AIC. */\r
 502                         AT91F_AIC_ConfigureIt( AT91C_ID_EMAC, emacINTERRUPT_LEVEL, AT91C_AIC_SRCTYPE_INT_HIGH_LEVEL, ( void (*)( void ) ) vEMACISR_Wrapper );\r
 503                         AT91C_BASE_AIC->AIC_IECR = 0x1 << AT91C_ID_EMAC;\r
 504                 }\r
 505                 portEXIT_CRITICAL();\r
 506         }\r
 507 }\r
 508 /*-----------------------------------------------------------*/\r
 509 \r
 510 \r
 511 \r
 512 \r
 513 /*\r
 514  * The following functions are initialisation functions taken from the Atmel\r
 515  * EMAC sample code.\r
 516  */\r
 517 \r
 518 static portBASE_TYPE prvProbePHY( void )\r
 519 {\r
 520 unsigned portLONG ulPHYId1, ulPHYId2, ulStatus;\r
 521 portBASE_TYPE xReturn = pdPASS;\r
 522         \r
 523         /* Code supplied by Atmel (reformatted) -----------------*/\r
 524 \r
 525         /* Enable management port */\r
 526         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_MPE;    \r
 527         AT91C_BASE_EMAC->EMAC_NCFGR |= ( 2 ) << 10;\r
 528 \r
 529         /* Read the PHY ID. */\r
 530         vReadPHY( AT91C_PHY_ADDR, MII_PHYSID1, &ulPHYId1 );\r
 531         vReadPHY( AT91C_PHY_ADDR, MII_PHYSID2, &ulPHYId2 );\r
 532 \r
 533         /* AMD AM79C875:\r
 534                         PHY_ID1 = 0x0022\r
 535                         PHY_ID2 = 0x5541\r
 536                         Bits 3:0 Revision Number Four bit manufacturer\92s revision number.\r
 537                                 0001 stands for Rev. A, etc.\r
 538         */\r
 539         if( ( ( ulPHYId1 << 16 ) | ( ulPHYId2 & 0xfff0 ) ) != MII_DM9161_ID )\r
 540         {\r
 541                 /* Did not expect this ID. */\r
 542                 xReturn = pdFAIL;\r
 543         }\r
 544         else\r
 545         {\r
 546                 ulStatus = xGetLinkSpeed();\r
 547 \r
 548                 if( ulStatus != pdPASS )\r
 549                 {\r
 550                         xReturn = pdFAIL;\r
 551                 }\r
 552         }\r
 553 \r
 554         /* Disable management port */\r
 555         AT91C_BASE_EMAC->EMAC_NCR &= ~AT91C_EMAC_MPE;   \r
 556 \r
 557         /* End of code supplied by Atmel ------------------------*/\r
 558 \r
 559         return xReturn;\r
 560 }\r
 561 /*-----------------------------------------------------------*/\r
 562 \r
 563 static void vReadPHY( unsigned portCHAR ucPHYAddress, unsigned portCHAR ucAddress, unsigned portLONG *pulValue )\r
 564 {\r
 565         /* Code supplied by Atmel (reformatted) ----------------------*/\r
 566 \r
 567         AT91C_BASE_EMAC->EMAC_MAN =     (AT91C_EMAC_SOF & (0x01<<30))\r
 568                                                                         | (2 << 16) | (2 << 28)\r
 569                                                                         | ((ucPHYAddress & 0x1f) << 23)\r
 570                                                                         | (ucAddress << 18);\r
 571 \r
 572         /* Wait until IDLE bit in Network Status register is cleared. */\r
 573         while( !( AT91C_BASE_EMAC->EMAC_NSR & AT91C_EMAC_IDLE ) )\r
 574         {\r
 575                 __asm( "NOP" );\r
 576         }\r
 577 \r
 578         *pulValue = ( AT91C_BASE_EMAC->EMAC_MAN & 0x0000ffff ); \r
 579 \r
 580         /* End of code supplied by Atmel ------------------------*/\r
 581 }\r
 582 /*-----------------------------------------------------------*/\r
 583 \r
 584 #if USE_RMII_INTERFACE != 1\r
 585 static void vWritePHY( unsigned portCHAR ucPHYAddress, unsigned portCHAR ucAddress, unsigned portLONG ulValue )\r
 586 {\r
 587         /* Code supplied by Atmel (reformatted) ----------------------*/\r
 588 \r
 589         AT91C_BASE_EMAC->EMAC_MAN = (( AT91C_EMAC_SOF & (0x01<<30))\r
 590                                                                 | (2 << 16) | (1 << 28)\r
 591                                                                 | ((ucPHYAddress & 0x1f) << 23)\r
 592                                                                 | (ucAddress << 18))\r
 593                                                                 | (ulValue & 0xffff);\r
 594 \r
 595         /* Wait until IDLE bit in Network Status register is cleared */\r
 596         while( !( AT91C_BASE_EMAC->EMAC_NSR & AT91C_EMAC_IDLE ) )\r
 597         {\r
 598                 __asm( "NOP" );\r
 599         };\r
 600 \r
 601         /* End of code supplied by Atmel ------------------------*/\r
 602 }\r
 603 #endif\r
 604 /*-----------------------------------------------------------*/\r
 605 \r
 606 static portBASE_TYPE xGetLinkSpeed( void )\r
 607 {\r
 608         unsigned portLONG ulBMSR, ulBMCR, ulLPA, ulMACCfg, ulSpeed, ulDuplex;\r
 609 \r
 610         /* Code supplied by Atmel (reformatted) -----------------*/\r
 611 \r
 612         /* Link status is latched, so read twice to get current value */\r
 613         vReadPHY(AT91C_PHY_ADDR, MII_BMSR, &ulBMSR);\r
 614         vReadPHY(AT91C_PHY_ADDR, MII_BMSR, &ulBMSR);\r
 615 \r
 616         if( !( ulBMSR & BMSR_LSTATUS ) )\r
 617         {       \r
 618                 /* No Link. */\r
 619                 return pdFAIL;\r
 620         }\r
 621 \r
 622         vReadPHY(AT91C_PHY_ADDR, MII_BMCR, &ulBMCR);\r
 623         if (ulBMCR & BMCR_ANENABLE)\r
 624         {                               \r
 625                 /* AutoNegotiation is enabled. */\r
 626                 if (!(ulBMSR & BMSR_ANEGCOMPLETE))\r
 627                 {\r
 628                         /* Auto-negotiation in progress. */\r
 629                         return pdFAIL;                          \r
 630                 }               \r
 631 \r
 632                 vReadPHY(AT91C_PHY_ADDR, MII_LPA, &ulLPA);\r
 633                 if( ( ulLPA & LPA_100FULL ) || ( ulLPA & LPA_100HALF ) )\r
 634                 {\r
 635                         ulSpeed = SPEED_100;\r
 636                 }\r
 637                 else\r
 638                 {\r
 639                         ulSpeed = SPEED_10;\r
 640                 }\r
 641 \r
 642                 if( ( ulLPA & LPA_100FULL ) || ( ulLPA & LPA_10FULL ) )\r
 643                 {\r
 644                         ulDuplex = DUPLEX_FULL;\r
 645                 }\r
 646                 else\r
 647                 {\r
 648                         ulDuplex = DUPLEX_HALF;\r
 649                 }\r
 650         }\r
 651         else\r
 652         {\r
 653                 ulSpeed = ( ulBMCR & BMCR_SPEED100 ) ? SPEED_100 : SPEED_10;\r
 654                 ulDuplex = ( ulBMCR & BMCR_FULLDPLX ) ? DUPLEX_FULL : DUPLEX_HALF;\r
 655         }\r
 656 \r
 657         /* Update the MAC */\r
 658         ulMACCfg = AT91C_BASE_EMAC->EMAC_NCFGR & ~( AT91C_EMAC_SPD | AT91C_EMAC_FD );\r
 659         if( ulSpeed == SPEED_100 )\r
 660         {\r
 661                 if( ulDuplex == DUPLEX_FULL )\r
 662                 {\r
 663                         /* 100 Full Duplex */\r
 664                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_SPD | AT91C_EMAC_FD;\r
 665                 }\r
 666                 else\r
 667                 {                                       \r
 668                         /* 100 Half Duplex */\r
 669                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_SPD;\r
 670                 }\r
 671         }\r
 672         else\r
 673         {\r
 674                 if (ulDuplex == DUPLEX_FULL)\r
 675                 {\r
 676                         /* 10 Full Duplex */\r
 677                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_FD;\r
 678                 }\r
 679                 else\r
 680                 {\r
 681                         /* 10 Half Duplex */\r
 682                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg;\r
 683                 }\r
 684         }\r
 685 \r
 686         /* End of code supplied by Atmel ------------------------*/\r
 687 \r
 688         return pdPASS;\r
 689 }\r