git.sur5r.net Git - freertos/blob - Demo/ARM7_AT91SAM7X256_Eclipse/RTOSDemo/webserver/SAM7_EMAC.c

   1 /*\r
   2         FreeRTOS.org V4.7.1 - Copyright (C) 2003-2008 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS.org distribution.\r
   5 \r
   6         FreeRTOS.org is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS.org is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS.org; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS.org, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section \r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26         ***************************************************************************\r
  27 \r
  28         Please ensure to read the configuration and relevant port sections of the \r
  29         online documentation.\r
  30 \r
  31         +++ http://www.FreeRTOS.org +++\r
  32         Documentation, latest information, license and contact details.  \r
  33 \r
  34         +++ http://www.SafeRTOS.com +++\r
  35         A version that is certified for use in safety critical systems.\r
  36 \r
  37         +++ http://www.OpenRTOS.com +++\r
  38         Commercial support, development, porting, licensing and training services.\r
  39 \r
  40         ***************************************************************************\r
  41 */\r
  42 \r
  43 /* Standard includes. */\r
  44 #include <string.h>\r
  45 \r
  46 /* Scheduler includes. */\r
  47 #include "FreeRTOS.h"\r
  48 #include "semphr.h"\r
  49 #include "task.h"\r
  50 \r
  51 /* Demo application includes. */\r
  52 #include "SAM7_EMAC.h"\r
  53 \r
  54 /* uIP includes. */\r
  55 #include "uip.h"\r
  56 \r
  57 /* Hardware specific includes. */\r
  58 #include "Emac.h"\r
  59 #include "mii.h"\r
  60 #include "AT91SAM7X256.h"\r
  61 \r
  62 \r
  63 /* USE_RMII_INTERFACE must be defined as 1 to use an RMII interface, or 0\r
  64 to use an MII interface. */\r
  65 #define USE_RMII_INTERFACE 0\r
  66 \r
  67 /* The buffer addresses written into the descriptors must be aligned so the\r
  68 last few bits are zero.  These bits have special meaning for the EMAC\r
  69 peripheral and cannot be used as part of the address. */\r
  70 #define emacADDRESS_MASK                        ( ( unsigned portLONG ) 0xFFFFFFFC )\r
  71 \r
  72 /* Bit used within the address stored in the descriptor to mark the last\r
  73 descriptor in the array. */\r
  74 #define emacRX_WRAP_BIT                         ( ( unsigned portLONG ) 0x02 )\r
  75 \r
  76 /* Bit used within the Tx descriptor status to indicate whether the\r
  77 descriptor is under the control of the EMAC or the software. */\r
  78 #define emacTX_BUF_USED                         ( ( unsigned portLONG ) 0x80000000 )\r
  79 \r
  80 /* A short delay is used to wait for a buffer to become available, should\r
  81 one not be immediately available when trying to transmit a frame. */\r
  82 #define emacBUFFER_WAIT_DELAY           ( 2 )\r
  83 #define emacMAX_WAIT_CYCLES                     ( configTICK_RATE_HZ / 40 )\r
  84 \r
  85 /* Misc defines. */\r
  86 #define emacINTERRUPT_LEVEL                     ( 5 )\r
  87 #define emacNO_DELAY                            ( 0 )\r
  88 #define emacTOTAL_FRAME_HEADER_SIZE     ( 54 )\r
  89 #define emacPHY_INIT_DELAY                      ( 5000 / portTICK_RATE_MS )\r
  90 #define emacRESET_KEY                           ( ( unsigned portLONG ) 0xA5000000 )\r
  91 #define emacRESET_LENGTH                        ( ( unsigned portLONG ) ( 0x01 << 8 ) )\r
  92 \r
  93 /* The Atmel header file only defines the TX frame length mask. */\r
  94 #define emacRX_LENGTH_FRAME                     ( 0xfff )\r
  95 \r
  96 /* Peripheral setup for the EMAC. */\r
  97 #define emacPERIPHERAL_A_SETUP          ( ( unsigned portLONG ) AT91C_PB2_ETX0                  ) | \\r
  98                                                                         ( ( unsigned portLONG ) AT91C_PB12_ETXER                ) | \\r
  99                                                                         ( ( unsigned portLONG ) AT91C_PB16_ECOL                 ) | \\r
 100                                                                         ( ( unsigned portLONG ) AT91C_PB11_ETX3                 ) | \\r
 101                                                                         ( ( unsigned portLONG ) AT91C_PB6_ERX1                  ) | \\r
 102                                                                         ( ( unsigned portLONG ) AT91C_PB15_ERXDV                ) | \\r
 103                                                                         ( ( unsigned portLONG ) AT91C_PB13_ERX2                 ) | \\r
 104                                                                         ( ( unsigned portLONG ) AT91C_PB3_ETX1                  ) | \\r
 105                                                                         ( ( unsigned portLONG ) AT91C_PB8_EMDC                  ) | \\r
 106                                                                         ( ( unsigned portLONG ) AT91C_PB5_ERX0                  ) | \\r
 107                                                                         ( ( unsigned portLONG ) AT91C_PB14_ERX3                 ) | \\r
 108                                                                         ( ( unsigned portLONG ) AT91C_PB4_ECRS_ECRSDV   ) | \\r
 109                                                                         ( ( unsigned portLONG ) AT91C_PB1_ETXEN                 ) | \\r
 110                                                                         ( ( unsigned portLONG ) AT91C_PB10_ETX2                 ) | \\r
 111                                                                         ( ( unsigned portLONG ) AT91C_PB0_ETXCK_EREFCK  ) | \\r
 112                                                                         ( ( unsigned portLONG ) AT91C_PB9_EMDIO                 ) | \\r
 113                                                                         ( ( unsigned portLONG ) AT91C_PB7_ERXER                 ) | \\r
 114                                                                         ( ( unsigned portLONG ) AT91C_PB17_ERXCK                );\r
 115 \r
 116 /*-----------------------------------------------------------*/\r
 117 \r
 118 /*\r
 119  * Prototype for the EMAC interrupt function - called by the asm wrapper.\r
 120  */\r
 121 extern void vEMACISR_Wrapper( void ) __attribute__((naked));\r
 122 \r
 123 /*\r
 124  * Initialise both the Tx and Rx descriptors used by the EMAC.\r
 125  */\r
 126 static void prvSetupDescriptors(void);\r
 127 \r
 128 /*\r
 129  * Write our MAC address into the EMAC.  The MAC address is set as one of the\r
 130  * uip options.\r
 131  */\r
 132 static void prvSetupMACAddress( void );\r
 133 \r
 134 /*\r
 135  * Configure the EMAC and AIC for EMAC interrupts.\r
 136  */\r
 137 static void prvSetupEMACInterrupt( void );\r
 138 \r
 139 /*\r
 140  * Some initialisation functions taken from the Atmel EMAC sample code.\r
 141  */\r
 142 static void vReadPHY( unsigned portCHAR ucPHYAddress, unsigned portCHAR ucAddress, unsigned portLONG *pulValue );\r
 143 #if USE_RMII_INTERFACE != 1\r
 144         static void vWritePHY( unsigned portCHAR ucPHYAddress, unsigned portCHAR ucAddress, unsigned portLONG ulValue);\r
 145 #endif\r
 146 static portBASE_TYPE xGetLinkSpeed( void );\r
 147 static portBASE_TYPE prvProbePHY( void );\r
 148 \r
 149 /*-----------------------------------------------------------*/\r
 150 \r
 151 /* Buffer written to by the EMAC DMA.  Must be aligned as described by the\r
 152 comment above the emacADDRESS_MASK definition. */\r
 153 #pragma data_alignment=8\r
 154 static volatile portCHAR pcRxBuffer[ NB_RX_BUFFERS * ETH_RX_BUFFER_SIZE ];\r
 155 \r
 156 /* Buffer read by the EMAC DMA.  Must be aligned as described by he comment\r
 157 above the emacADDRESS_MASK definition. */\r
 158 #pragma data_alignment=8\r
 159 static portCHAR pcTxBuffer[ NB_TX_BUFFERS * ETH_TX_BUFFER_SIZE ];\r
 160 \r
 161 /* Descriptors used to communicate between the program and the EMAC peripheral.\r
 162 These descriptors hold the locations and state of the Rx and Tx buffers. */\r
 163 static volatile AT91S_TxTdDescriptor xTxDescriptors[ NB_TX_BUFFERS ];\r
 164 static volatile AT91S_RxTdDescriptor xRxDescriptors[ NB_RX_BUFFERS ];\r
 165 \r
 166 /* The IP and Ethernet addresses are read from the uIP setup. */\r
 167 const portCHAR cMACAddress[ 6 ] = { uipMAC_ADDR0, uipMAC_ADDR1, uipMAC_ADDR2, uipMAC_ADDR3, uipMAC_ADDR4, uipMAC_ADDR5 };\r
 168 const unsigned char ucIPAddress[ 4 ]  = { uipIP_ADDR0, uipIP_ADDR1, uipIP_ADDR2, uipIP_ADDR3 };\r
 169 \r
 170 /* The semaphore used by the EMAC ISR to wake the EMAC task. */\r
 171 static xSemaphoreHandle xSemaphore = NULL;\r
 172 \r
 173 /*-----------------------------------------------------------*/\r
 174 \r
 175 xSemaphoreHandle xEMACInit( void )\r
 176 {\r
 177         /* Code supplied by Atmel -------------------------------*/\r
 178 \r
 179         /* Disable pull up on RXDV => PHY normal mode (not in test mode),\r
 180         PHY has internal pull down. */\r
 181         AT91C_BASE_PIOB->PIO_PPUDR = 1 << 15;\r
 182 \r
 183         #if USE_RMII_INTERFACE != 1\r
 184                 /* PHY has internal pull down : set MII mode. */\r
 185                 AT91C_BASE_PIOB->PIO_PPUDR = 1 << 16;\r
 186         #endif\r
 187 \r
 188         /* Clear PB18 <=> PHY powerdown. */\r
 189         AT91C_BASE_PIOB->PIO_PER = 1 << 18;\r
 190         AT91C_BASE_PIOB->PIO_OER = 1 << 18;\r
 191         AT91C_BASE_PIOB->PIO_CODR = 1 << 18;\r
 192 \r
 193         /* After PHY power up, hardware reset. */\r
 194         AT91C_BASE_RSTC->RSTC_RMR = emacRESET_KEY | emacRESET_LENGTH;\r
 195         AT91C_BASE_RSTC->RSTC_RCR = emacRESET_KEY | AT91C_RSTC_EXTRST;\r
 196 \r
 197         /* Wait for hardware reset end. */\r
 198         while( !( AT91C_BASE_RSTC->RSTC_RSR & AT91C_RSTC_NRSTL ) )\r
 199         {\r
 200                 __asm volatile ( "NOP" );\r
 201         }\r
 202     __asm volatile ( "NOP" );\r
 203 \r
 204         /* Setup the pins. */\r
 205         AT91C_BASE_PIOB->PIO_ASR = emacPERIPHERAL_A_SETUP;\r
 206         AT91C_BASE_PIOB->PIO_PDR = emacPERIPHERAL_A_SETUP;\r
 207 \r
 208         /* Enable com between EMAC PHY.\r
 209 \r
 210         Enable management port. */\r
 211         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_MPE;    \r
 212 \r
 213         /* MDC = MCK/32. */\r
 214         AT91C_BASE_EMAC->EMAC_NCFGR |= ( 2 ) << 10;     \r
 215 \r
 216         /* Wait for PHY auto init end (rather crude delay!). */\r
 217         vTaskDelay( emacPHY_INIT_DELAY );\r
 218 \r
 219         /* PHY configuration. */\r
 220         #if USE_RMII_INTERFACE != 1\r
 221         {\r
 222                 unsigned portLONG ulControl;\r
 223 \r
 224                 /* PHY has internal pull down : disable MII isolate. */\r
 225                 vReadPHY( AT91C_PHY_ADDR, MII_BMCR, &ulControl );\r
 226                 vReadPHY( AT91C_PHY_ADDR, MII_BMCR, &ulControl );\r
 227                 ulControl &= ~BMCR_ISOLATE;\r
 228                 vWritePHY( AT91C_PHY_ADDR, MII_BMCR, ulControl );\r
 229         }\r
 230         #endif\r
 231 \r
 232         /* Disable management port again. */\r
 233         AT91C_BASE_EMAC->EMAC_NCR &= ~AT91C_EMAC_MPE;\r
 234 \r
 235         #if USE_RMII_INTERFACE != 1\r
 236                 /* Enable EMAC in MII mode, enable clock ERXCK and ETXCK. */\r
 237                 AT91C_BASE_EMAC->EMAC_USRIO = AT91C_EMAC_CLKEN ;\r
 238         #else\r
 239                 /* Enable EMAC in RMII mode, enable RMII clock (50MHz from oscillator\r
 240                 on ERFCK). */\r
 241                 AT91C_BASE_EMAC->EMAC_USRIO = AT91C_EMAC_RMII | AT91C_EMAC_CLKEN ;\r
 242         #endif\r
 243 \r
 244         /* End of code supplied by Atmel ------------------------*/\r
 245 \r
 246         /* Setup the buffers and descriptors. */\r
 247         prvSetupDescriptors();\r
 248         \r
 249         /* Load our MAC address into the EMAC. */\r
 250         prvSetupMACAddress();\r
 251 \r
 252         /* Are we connected? */\r
 253         if( prvProbePHY() )\r
 254         {\r
 255                 /* Enable the interrupt! */\r
 256                 portENTER_CRITICAL();\r
 257                 {\r
 258                         prvSetupEMACInterrupt();\r
 259                         vPassEMACSemaphore( xSemaphore );\r
 260                 }\r
 261                 portEXIT_CRITICAL();\r
 262         }\r
 263 \r
 264         return xSemaphore;\r
 265 }\r
 266 /*-----------------------------------------------------------*/\r
 267 \r
 268 portLONG lEMACSend( void )\r
 269 {\r
 270 static unsigned portBASE_TYPE uxTxBufferIndex = 0;\r
 271 portBASE_TYPE xWaitCycles = 0;\r
 272 portLONG lReturn = pdPASS;\r
 273 portCHAR *pcBuffer;\r
 274 \r
 275         /* Is a buffer available? */\r
 276         while( !( xTxDescriptors[ uxTxBufferIndex ].U_Status.status & AT91C_TRANSMIT_OK ) )\r
 277         {\r
 278                 /* There is no room to write the Tx data to the Tx buffer.  Wait a\r
 279                 short while, then try again. */\r
 280                 xWaitCycles++;\r
 281                 if( xWaitCycles > emacMAX_WAIT_CYCLES )\r
 282                 {\r
 283                         /* Give up. */\r
 284                         lReturn = pdFAIL;\r
 285                         break;\r
 286                 }\r
 287                 else\r
 288                 {\r
 289                         vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 290                 }\r
 291         }\r
 292 \r
 293         /* lReturn will only be pdPASS if a buffer is available. */\r
 294         if( lReturn == pdPASS )\r
 295         {\r
 296                 /* Copy the headers into the Tx buffer.  These will be in the uIP buffer. */\r
 297                 pcBuffer = ( portCHAR * ) xTxDescriptors[ uxTxBufferIndex ].addr;\r
 298                 memcpy( ( void * ) pcBuffer, ( void * ) uip_buf, emacTOTAL_FRAME_HEADER_SIZE );\r
 299 \r
 300                 /* If there is room, also copy in the application data if any. */\r
 301                 if( ( uip_len > emacTOTAL_FRAME_HEADER_SIZE ) && ( uip_len <= ( ETH_TX_BUFFER_SIZE - emacTOTAL_FRAME_HEADER_SIZE ) ) )\r
 302                 {\r
 303                         memcpy( ( void * ) &( pcBuffer[ emacTOTAL_FRAME_HEADER_SIZE ] ), ( void * ) uip_appdata, ( uip_len - emacTOTAL_FRAME_HEADER_SIZE ) );\r
 304                 }\r
 305 \r
 306                 /* Send. */     \r
 307                 portENTER_CRITICAL();\r
 308                 {\r
 309                         if( uxTxBufferIndex >= ( NB_TX_BUFFERS - 1 ) )\r
 310                         {\r
 311                                 /* Fill out the necessary in the descriptor to get the data sent. */\r
 312                                 xTxDescriptors[ uxTxBufferIndex ].U_Status.status =     ( uip_len & ( unsigned portLONG ) AT91C_LENGTH_FRAME )\r
 313                                                                                                                                                 | AT91C_LAST_BUFFER\r
 314                                                                                                                                                 | AT91C_TRANSMIT_WRAP;\r
 315                                 uxTxBufferIndex = 0;\r
 316                         }\r
 317                         else\r
 318                         {\r
 319                                 /* Fill out the necessary in the descriptor to get the data sent. */\r
 320                                 xTxDescriptors[ uxTxBufferIndex ].U_Status.status =     ( uip_len & ( unsigned portLONG ) AT91C_LENGTH_FRAME )\r
 321                                                                                                                                                 | AT91C_LAST_BUFFER;\r
 322                                 uxTxBufferIndex++;\r
 323                         }\r
 324         \r
 325                         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_TSTART;\r
 326                 }\r
 327                 portEXIT_CRITICAL();\r
 328         }\r
 329 \r
 330         return lReturn;\r
 331 }\r
 332 /*-----------------------------------------------------------*/\r
 333 \r
 334 unsigned portLONG ulEMACPoll( void )\r
 335 {\r
 336 static unsigned portBASE_TYPE ulNextRxBuffer = 0;\r
 337 unsigned portLONG ulSectionLength = 0, ulLengthSoFar = 0, ulEOF = pdFALSE;\r
 338 portCHAR *pcSource;\r
 339 \r
 340         /* Skip any fragments. */\r
 341         while( ( xRxDescriptors[ ulNextRxBuffer ].addr & AT91C_OWNERSHIP_BIT ) && !( xRxDescriptors[ ulNextRxBuffer ].U_Status.status & AT91C_SOF ) )\r
 342         {\r
 343                 /* Mark the buffer as free again. */\r
 344                 xRxDescriptors[ ulNextRxBuffer ].addr &= ~( AT91C_OWNERSHIP_BIT );              \r
 345                 ulNextRxBuffer++;\r
 346                 if( ulNextRxBuffer >= NB_RX_BUFFERS )\r
 347                 {\r
 348                         ulNextRxBuffer = 0;\r
 349                 }\r
 350         }\r
 351 \r
 352         /* Is there a packet ready? */\r
 353 \r
 354         while( ( xRxDescriptors[ ulNextRxBuffer ].addr & AT91C_OWNERSHIP_BIT ) && !ulSectionLength )\r
 355         {\r
 356                 pcSource = ( portCHAR * )( xRxDescriptors[ ulNextRxBuffer ].addr & emacADDRESS_MASK );\r
 357                 ulSectionLength = xRxDescriptors[ ulNextRxBuffer ].U_Status.status & emacRX_LENGTH_FRAME;\r
 358 \r
 359                 if( ulSectionLength == 0 )\r
 360                 {\r
 361                         /* The frame is longer than the buffer pointed to by this\r
 362                         descriptor so copy the entire buffer to uIP - then move onto\r
 363                         the next descriptor to get the rest of the frame. */\r
 364                         if( ( ulLengthSoFar + ETH_RX_BUFFER_SIZE ) <= UIP_BUFSIZE )\r
 365                         {\r
 366                                 memcpy( &( uip_buf[ ulLengthSoFar ] ), pcSource, ETH_RX_BUFFER_SIZE );\r
 367                                 ulLengthSoFar += ETH_RX_BUFFER_SIZE;\r
 368                         }                       \r
 369                 }\r
 370                 else\r
 371                 {\r
 372                         /* This is the last section of the frame.  Copy the section to\r
 373                         uIP. */\r
 374                         if( ulSectionLength < UIP_BUFSIZE )\r
 375                         {\r
 376                                 /* The section length holds the length of the entire frame.\r
 377                                 ulLengthSoFar holds the length of the frame sections already\r
 378                                 copied to uIP, so the length of the final section is\r
 379                                 ulSectionLength - ulLengthSoFar; */\r
 380                                 if( ulSectionLength > ulLengthSoFar )\r
 381                                 {\r
 382                                         memcpy( &( uip_buf[ ulLengthSoFar ] ), pcSource, ( ulSectionLength - ulLengthSoFar ) );\r
 383                                 }\r
 384                         }                       \r
 385 \r
 386                         /* Is this the last buffer for the frame?  If not why? */\r
 387                         ulEOF = xRxDescriptors[ ulNextRxBuffer ].U_Status.status & AT91C_EOF;\r
 388                 }\r
 389 \r
 390                 /* Mark the buffer as free again. */\r
 391                 xRxDescriptors[ ulNextRxBuffer ].addr &= ~( AT91C_OWNERSHIP_BIT );\r
 392 \r
 393                 /* Increment to the next buffer, wrapping if necessary. */\r
 394                 ulNextRxBuffer++;\r
 395                 if( ulNextRxBuffer >= NB_RX_BUFFERS )\r
 396                 {\r
 397                         ulNextRxBuffer = 0;\r
 398                 }\r
 399         }\r
 400 \r
 401         /* If we obtained data but for some reason did not find the end of the\r
 402         frame then discard the data as it must contain an error. */\r
 403         if( !ulEOF )\r
 404         {\r
 405                 ulSectionLength = 0;\r
 406         }\r
 407 \r
 408         return ulSectionLength;\r
 409 }\r
 410 /*-----------------------------------------------------------*/\r
 411 \r
 412 static void prvSetupDescriptors(void)\r
 413 {\r
 414 unsigned portBASE_TYPE xIndex;\r
 415 unsigned portLONG ulAddress;\r
 416 \r
 417         /* Initialise xRxDescriptors descriptor. */\r
 418         for( xIndex = 0; xIndex < NB_RX_BUFFERS; ++xIndex )\r
 419         {\r
 420                 /* Calculate the address of the nth buffer within the array. */\r
 421                 ulAddress = ( unsigned portLONG )( pcRxBuffer + ( xIndex * ETH_RX_BUFFER_SIZE ) );\r
 422 \r
 423                 /* Write the buffer address into the descriptor.  The DMA will place\r
 424                 the data at this address when this descriptor is being used.  Mask off\r
 425                 the bottom bits of the address as these have special meaning. */\r
 426                 xRxDescriptors[ xIndex ].addr = ulAddress & emacADDRESS_MASK;\r
 427         }       \r
 428 \r
 429         /* The last buffer has the wrap bit set so the EMAC knows to wrap back\r
 430         to the first buffer. */\r
 431         xRxDescriptors[ NB_RX_BUFFERS - 1 ].addr |= emacRX_WRAP_BIT;\r
 432 \r
 433         /* Initialise xTxDescriptors. */\r
 434         for( xIndex = 0; xIndex < NB_TX_BUFFERS; ++xIndex )\r
 435         {\r
 436                 /* Calculate the address of the nth buffer within the array. */\r
 437                 ulAddress = ( unsigned portLONG )( pcTxBuffer + ( xIndex * ETH_TX_BUFFER_SIZE ) );\r
 438 \r
 439                 /* Write the buffer address into the descriptor.  The DMA will read\r
 440                 data from here when the descriptor is being used. */\r
 441                 xTxDescriptors[ xIndex ].addr = ulAddress & emacADDRESS_MASK;\r
 442                 xTxDescriptors[ xIndex ].U_Status.status = AT91C_TRANSMIT_OK;\r
 443         }       \r
 444 \r
 445         /* The last buffer has the wrap bit set so the EMAC knows to wrap back\r
 446         to the first buffer. */\r
 447         xTxDescriptors[ NB_TX_BUFFERS - 1 ].U_Status.status = AT91C_TRANSMIT_WRAP | AT91C_TRANSMIT_OK;\r
 448 \r
 449         /* Tell the EMAC where to find the descriptors. */\r
 450         AT91C_BASE_EMAC->EMAC_RBQP = ( unsigned portLONG ) xRxDescriptors;\r
 451         AT91C_BASE_EMAC->EMAC_TBQP = ( unsigned portLONG ) xTxDescriptors;\r
 452         \r
 453         /* Clear all the bits in the receive status register. */\r
 454         AT91C_BASE_EMAC->EMAC_RSR = ( AT91C_EMAC_OVR | AT91C_EMAC_REC | AT91C_EMAC_BNA );\r
 455 \r
 456         /* Enable the copy of data into the buffers, ignore broadcasts,\r
 457         and don't copy FCS. */\r
 458         AT91C_BASE_EMAC->EMAC_NCFGR |= ( AT91C_EMAC_CAF | AT91C_EMAC_NBC | AT91C_EMAC_DRFCS);\r
 459 \r
 460         /* Enable Rx and Tx, plus the stats register. */\r
 461         AT91C_BASE_EMAC->EMAC_NCR |= ( AT91C_EMAC_TE | AT91C_EMAC_RE | AT91C_EMAC_WESTAT );\r
 462 }       \r
 463 /*-----------------------------------------------------------*/\r
 464 \r
 465 static void prvSetupMACAddress( void )\r
 466 {\r
 467         /* Must be written SA1L then SA1H. */\r
 468         AT91C_BASE_EMAC->EMAC_SA1L =    ( ( unsigned portLONG ) cMACAddress[ 3 ] << 24 ) |\r
 469                                                                         ( ( unsigned portLONG ) cMACAddress[ 2 ] << 16 ) |\r
 470                                                                         ( ( unsigned portLONG ) cMACAddress[ 1 ] << 8  ) |\r
 471                                                                         cMACAddress[ 0 ];\r
 472 \r
 473         AT91C_BASE_EMAC->EMAC_SA1H =    ( ( unsigned portLONG ) cMACAddress[ 5 ] << 8 ) |\r
 474                                                                         cMACAddress[ 4 ];\r
 475 }\r
 476 /*-----------------------------------------------------------*/\r
 477 \r
 478 static void prvSetupEMACInterrupt( void )\r
 479 {\r
 480         /* Create the semaphore used to trigger the EMAC task. */\r
 481         vSemaphoreCreateBinary( xSemaphore );\r
 482         if( xSemaphore )\r
 483         {\r
 484                 /* We start by 'taking' the semaphore so the ISR can 'give' it when the\r
 485                 first interrupt occurs. */\r
 486                 xSemaphoreTake( xSemaphore, emacNO_DELAY );\r
 487                 portENTER_CRITICAL();\r
 488                 {\r
 489                         /* We want to interrupt on Rx events. */\r
 490                         AT91C_BASE_EMAC->EMAC_IER = AT91C_EMAC_RCOMP;\r
 491 \r
 492                         /* Enable the interrupts in the AIC. */\r
 493                         AT91F_AIC_ConfigureIt( AT91C_ID_EMAC, emacINTERRUPT_LEVEL, AT91C_AIC_SRCTYPE_INT_HIGH_LEVEL, ( void (*)( void ) ) vEMACISR_Wrapper );\r
 494                         AT91C_BASE_AIC->AIC_IECR = 0x1 << AT91C_ID_EMAC;\r
 495                 }\r
 496                 portEXIT_CRITICAL();\r
 497         }\r
 498 }\r
 499 /*-----------------------------------------------------------*/\r
 500 \r
 501 \r
 502 \r
 503 \r
 504 /*\r
 505  * The following functions are initialisation functions taken from the Atmel\r
 506  * EMAC sample code.\r
 507  */\r
 508 \r
 509 static portBASE_TYPE prvProbePHY( void )\r
 510 {\r
 511 unsigned portLONG ulPHYId1, ulPHYId2, ulStatus;\r
 512 portBASE_TYPE xReturn = pdPASS;\r
 513         \r
 514         /* Code supplied by Atmel (reformatted) -----------------*/\r
 515 \r
 516         /* Enable management port */\r
 517         AT91C_BASE_EMAC->EMAC_NCR |= AT91C_EMAC_MPE;    \r
 518         AT91C_BASE_EMAC->EMAC_NCFGR |= ( 2 ) << 10;\r
 519 \r
 520         /* Read the PHY ID. */\r
 521         vReadPHY( AT91C_PHY_ADDR, MII_PHYSID1, &ulPHYId1 );\r
 522         vReadPHY( AT91C_PHY_ADDR, MII_PHYSID2, &ulPHYId2 );\r
 523 \r
 524         /* AMD AM79C875:\r
 525                         PHY_ID1 = 0x0022\r
 526                         PHY_ID2 = 0x5541\r
 527                         Bits 3:0 Revision Number Four bit manufacturer\92s revision number.\r
 528                                 0001 stands for Rev. A, etc.\r
 529         */\r
 530         if( ( ( ulPHYId1 << 16 ) | ( ulPHYId2 & 0xfff0 ) ) != MII_DM9161_ID )\r
 531         {\r
 532                 /* Did not expect this ID. */\r
 533                 xReturn = pdFAIL;\r
 534         }\r
 535         else\r
 536         {\r
 537                 ulStatus = xGetLinkSpeed();\r
 538 \r
 539                 if( ulStatus != pdPASS )\r
 540                 {\r
 541                         xReturn = pdFAIL;\r
 542                 }\r
 543         }\r
 544 \r
 545         /* Disable management port */\r
 546         AT91C_BASE_EMAC->EMAC_NCR &= ~AT91C_EMAC_MPE;   \r
 547 \r
 548         /* End of code supplied by Atmel ------------------------*/\r
 549 \r
 550         return xReturn;\r
 551 }\r
 552 /*-----------------------------------------------------------*/\r
 553 \r
 554 static void vReadPHY( unsigned portCHAR ucPHYAddress, unsigned portCHAR ucAddress, unsigned portLONG *pulValue )\r
 555 {\r
 556         /* Code supplied by Atmel (reformatted) ----------------------*/\r
 557 \r
 558         AT91C_BASE_EMAC->EMAC_MAN =     (AT91C_EMAC_SOF & (0x01<<30))\r
 559                                                                         | (2 << 16) | (2 << 28)\r
 560                                                                         | ((ucPHYAddress & 0x1f) << 23)\r
 561                                                                         | (ucAddress << 18);\r
 562 \r
 563         /* Wait until IDLE bit in Network Status register is cleared. */\r
 564         while( !( AT91C_BASE_EMAC->EMAC_NSR & AT91C_EMAC_IDLE ) )\r
 565         {\r
 566                 __asm( "NOP" );\r
 567         }\r
 568 \r
 569         *pulValue = ( AT91C_BASE_EMAC->EMAC_MAN & 0x0000ffff ); \r
 570 \r
 571         /* End of code supplied by Atmel ------------------------*/\r
 572 }\r
 573 /*-----------------------------------------------------------*/\r
 574 \r
 575 #if USE_RMII_INTERFACE != 1\r
 576 static void vWritePHY( unsigned portCHAR ucPHYAddress, unsigned portCHAR ucAddress, unsigned portLONG ulValue )\r
 577 {\r
 578         /* Code supplied by Atmel (reformatted) ----------------------*/\r
 579 \r
 580         AT91C_BASE_EMAC->EMAC_MAN = (( AT91C_EMAC_SOF & (0x01<<30))\r
 581                                                                 | (2 << 16) | (1 << 28)\r
 582                                                                 | ((ucPHYAddress & 0x1f) << 23)\r
 583                                                                 | (ucAddress << 18))\r
 584                                                                 | (ulValue & 0xffff);\r
 585 \r
 586         /* Wait until IDLE bit in Network Status register is cleared */\r
 587         while( !( AT91C_BASE_EMAC->EMAC_NSR & AT91C_EMAC_IDLE ) )\r
 588         {\r
 589                 __asm( "NOP" );\r
 590         };\r
 591 \r
 592         /* End of code supplied by Atmel ------------------------*/\r
 593 }\r
 594 #endif\r
 595 /*-----------------------------------------------------------*/\r
 596 \r
 597 static portBASE_TYPE xGetLinkSpeed( void )\r
 598 {\r
 599         unsigned portLONG ulBMSR, ulBMCR, ulLPA, ulMACCfg, ulSpeed, ulDuplex;\r
 600 \r
 601         /* Code supplied by Atmel (reformatted) -----------------*/\r
 602 \r
 603         /* Link status is latched, so read twice to get current value */\r
 604         vReadPHY(AT91C_PHY_ADDR, MII_BMSR, &ulBMSR);\r
 605         vReadPHY(AT91C_PHY_ADDR, MII_BMSR, &ulBMSR);\r
 606 \r
 607         if( !( ulBMSR & BMSR_LSTATUS ) )\r
 608         {       \r
 609                 /* No Link. */\r
 610                 return pdFAIL;\r
 611         }\r
 612 \r
 613         vReadPHY(AT91C_PHY_ADDR, MII_BMCR, &ulBMCR);\r
 614         if (ulBMCR & BMCR_ANENABLE)\r
 615         {                               \r
 616                 /* AutoNegotiation is enabled. */\r
 617                 if (!(ulBMSR & BMSR_ANEGCOMPLETE))\r
 618                 {\r
 619                         /* Auto-negotiation in progress. */\r
 620                         return pdFAIL;                          \r
 621                 }               \r
 622 \r
 623                 vReadPHY(AT91C_PHY_ADDR, MII_LPA, &ulLPA);\r
 624                 if( ( ulLPA & LPA_100FULL ) || ( ulLPA & LPA_100HALF ) )\r
 625                 {\r
 626                         ulSpeed = SPEED_100;\r
 627                 }\r
 628                 else\r
 629                 {\r
 630                         ulSpeed = SPEED_10;\r
 631                 }\r
 632 \r
 633                 if( ( ulLPA & LPA_100FULL ) || ( ulLPA & LPA_10FULL ) )\r
 634                 {\r
 635                         ulDuplex = DUPLEX_FULL;\r
 636                 }\r
 637                 else\r
 638                 {\r
 639                         ulDuplex = DUPLEX_HALF;\r
 640                 }\r
 641         }\r
 642         else\r
 643         {\r
 644                 ulSpeed = ( ulBMCR & BMCR_SPEED100 ) ? SPEED_100 : SPEED_10;\r
 645                 ulDuplex = ( ulBMCR & BMCR_FULLDPLX ) ? DUPLEX_FULL : DUPLEX_HALF;\r
 646         }\r
 647 \r
 648         /* Update the MAC */\r
 649         ulMACCfg = AT91C_BASE_EMAC->EMAC_NCFGR & ~( AT91C_EMAC_SPD | AT91C_EMAC_FD );\r
 650         if( ulSpeed == SPEED_100 )\r
 651         {\r
 652                 if( ulDuplex == DUPLEX_FULL )\r
 653                 {\r
 654                         /* 100 Full Duplex */\r
 655                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_SPD | AT91C_EMAC_FD;\r
 656                 }\r
 657                 else\r
 658                 {                                       \r
 659                         /* 100 Half Duplex */\r
 660                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_SPD;\r
 661                 }\r
 662         }\r
 663         else\r
 664         {\r
 665                 if (ulDuplex == DUPLEX_FULL)\r
 666                 {\r
 667                         /* 10 Full Duplex */\r
 668                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg | AT91C_EMAC_FD;\r
 669                 }\r
 670                 else\r
 671                 {\r
 672                         /* 10 Half Duplex */\r
 673                         AT91C_BASE_EMAC->EMAC_NCFGR = ulMACCfg;\r
 674                 }\r
 675         }\r
 676 \r
 677         /* End of code supplied by Atmel ------------------------*/\r
 678 \r
 679         return pdPASS;\r
 680 }\r