git.sur5r.net Git - freertos/blob - Demo/CORTEX_LM3S102_Rowley/hw_include/hw_ints.h

   1 //*****************************************************************************\r
   2 //\r
   3 // hw_ints.h - Macros that define the interrupt assignment on Stellaris.\r
   4 //\r
   5 // Copyright (c) 2005,2006 Luminary Micro, Inc.  All rights reserved.\r
   6 //\r
   7 // Software License Agreement\r
   8 //\r
   9 // Luminary Micro, Inc. (LMI) is supplying this software for use solely and\r
  10 // exclusively on LMI's Stellaris Family of microcontroller products.\r
  11 //\r
  12 // The software is owned by LMI and/or its suppliers, and is protected under\r
  13 // applicable copyright laws.  All rights are reserved.  Any use in violation\r
  14 // of the foregoing restrictions may subject the user to criminal sanctions\r
  15 // under applicable laws, as well as to civil liability for the breach of the\r
  16 // terms and conditions of this license.\r
  17 //\r
  18 // THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED\r
  19 // OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF\r
  20 // MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.\r
  21 // LMI SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR\r
  22 // CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.\r
  23 //\r
  24 // This is part of revision 523 of the Stellaris Driver Library.\r
  25 //\r
  26 //*****************************************************************************\r
  27 \r
  28 #ifndef __HW_INTS_H__\r
  29 #define __HW_INTS_H__\r
  30 \r
  31 //*****************************************************************************\r
  32 //\r
  33 // The following define the fault assignments.\r
  34 //\r
  35 //*****************************************************************************\r
  36 #define FAULT_NMI               2           // NMI fault\r
  37 #define FAULT_HARD              3           // Hard fault\r
  38 #define FAULT_MPU               4           // MPU fault\r
  39 #define FAULT_BUS               5           // Bus fault\r
  40 #define FAULT_USAGE             6           // Usage fault\r
  41 #define FAULT_SVCALL            11          // SVCall\r
  42 #define FAULT_DEBUG             12          // Debug monitor\r
  43 #define FAULT_PENDSV            14          // PendSV\r
  44 #define FAULT_SYSTICK           15          // System Tick\r
  45 \r
  46 //*****************************************************************************\r
  47 //\r
  48 // The following define the interrupt assignments.\r
  49 //\r
  50 //*****************************************************************************\r
  51 #define INT_GPIOA               16          // GPIO Port A\r
  52 #define INT_GPIOB               17          // GPIO Port B\r
  53 #define INT_GPIOC               18          // GPIO Port C\r
  54 #define INT_UART0               21          // UART0 Rx and Tx\r
  55 #define INT_SSI                 23          // SSI Rx and Tx\r
  56 #define INT_I2C                 24          // I2C Master and Slave\r
  57 #define INT_WATCHDOG            34          // Watchdog timer\r
  58 #define INT_TIMER0A             35          // Timer 0 subtimer A\r
  59 #define INT_TIMER0B             36          // Timer 0 subtimer B\r
  60 #define INT_TIMER1A             37          // Timer 1 subtimer A\r
  61 #define INT_TIMER1B             38          // Timer 1 subtimer B\r
  62 #define INT_COMP0               41          // Analog Comparator 0\r
  63 #define INT_COMP1               42          // Analog Comparator 1\r
  64 #define INT_SYSCTL              44          // System Control (PLL, OSC, BO)\r
  65 #define INT_FLASH               45          // FLASH Control\r
  66 \r
  67 //*****************************************************************************\r
  68 //\r
  69 // The total number of interrupts.\r
  70 //\r
  71 //*****************************************************************************\r
  72 #define NUM_INTERRUPTS          46\r
  73 \r
  74 //*****************************************************************************\r
  75 //\r
  76 // The total number of priority levels.\r
  77 //\r
  78 //*****************************************************************************\r
  79 #define NUM_PRIORITY            8\r
  80 #define NUM_PRIORITY_BITS       3\r
  81 \r
  82 #endif // __HW_INTS_H__\r