git.sur5r.net Git - freertos/blob - Demo/CORTEX_LM3S2965_IAR/LuminaryDrivers/hw_memmap.h

   1 //*****************************************************************************\r
   2 //\r
   3 // hw_memmap.h - Macros defining the memory map of Stellaris.\r
   4 //\r
   5 // Copyright (c) 2005-2007 Luminary Micro, Inc.  All rights reserved.\r
   6 // \r
   7 // Software License Agreement\r
   8 // \r
   9 // Luminary Micro, Inc. (LMI) is supplying this software for use solely and\r
  10 // exclusively on LMI's microcontroller products.\r
  11 // \r
  12 // The software is owned by LMI and/or its suppliers, and is protected under\r
  13 // applicable copyright laws.  All rights are reserved.  Any use in violation\r
  14 // of the foregoing restrictions may subject the user to criminal sanctions\r
  15 // under applicable laws, as well as to civil liability for the breach of the\r
  16 // terms and conditions of this license.\r
  17 // \r
  18 // THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED\r
  19 // OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF\r
  20 // MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.\r
  21 // LMI SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR\r
  22 // CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.\r
  23 // \r
  24 // This is part of revision 1408 of the Stellaris Peripheral Driver Library.\r
  25 //\r
  26 //*****************************************************************************\r
  27 \r
  28 #ifndef __HW_MEMMAP_H__\r
  29 #define __HW_MEMMAP_H__\r
  30 \r
  31 //*****************************************************************************\r
  32 //\r
  33 // The following define the base address of the memories and peripherals.\r
  34 //\r
  35 //*****************************************************************************\r
  36 #define FLASH_BASE              0x00000000  // FLASH memory\r
  37 #define SRAM_BASE               0x20000000  // SRAM memory\r
  38 #define WATCHDOG_BASE           0x40000000  // Watchdog\r
  39 #define GPIO_PORTA_BASE         0x40004000  // GPIO Port A\r
  40 #define GPIO_PORTB_BASE         0x40005000  // GPIO Port B\r
  41 #define GPIO_PORTC_BASE         0x40006000  // GPIO Port C\r
  42 #define GPIO_PORTD_BASE         0x40007000  // GPIO Port D\r
  43 #define SSI_BASE                0x40008000  // SSI\r
  44 #define SSI0_BASE               0x40008000  // SSI0\r
  45 #define SSI1_BASE               0x40009000  // SSI1\r
  46 #define UART0_BASE              0x4000C000  // UART0\r
  47 #define UART1_BASE              0x4000D000  // UART1\r
  48 #define UART2_BASE              0x4000E000  // UART2\r
  49 #define I2C_MASTER_BASE         0x40020000  // I2C Master\r
  50 #define I2C_SLAVE_BASE          0x40020800  // I2C Slave\r
  51 #define I2C0_MASTER_BASE        0x40020000  // I2C0 Master\r
  52 #define I2C0_SLAVE_BASE         0x40020800  // I2C0 Slave\r
  53 #define I2C1_MASTER_BASE        0x40021000  // I2C1 Master\r
  54 #define I2C1_SLAVE_BASE         0x40021800  // I2C1 Slave\r
  55 #define GPIO_PORTE_BASE         0x40024000  // GPIO Port E\r
  56 #define GPIO_PORTF_BASE         0x40025000  // GPIO Port F\r
  57 #define GPIO_PORTG_BASE         0x40026000  // GPIO Port G\r
  58 #define GPIO_PORTH_BASE         0x40027000  // GPIO Port H\r
  59 #define PWM_BASE                0x40028000  // PWM\r
  60 #define QEI_BASE                0x4002C000  // QEI\r
  61 #define QEI0_BASE               0x4002C000  // QEI0\r
  62 #define QEI1_BASE               0x4002D000  // QEI1\r
  63 #define TIMER0_BASE             0x40030000  // Timer0\r
  64 #define TIMER1_BASE             0x40031000  // Timer1\r
  65 #define TIMER2_BASE             0x40032000  // Timer2\r
  66 #define TIMER3_BASE             0x40033000  // Timer3\r
  67 #define ADC_BASE                0x40038000  // ADC\r
  68 #define COMP_BASE               0x4003C000  // Analog comparators\r
  69 #define CAN0_BASE               0x40040000  // CAN0\r
  70 #define CAN1_BASE               0x40041000  // CAN1\r
  71 #define ETH_BASE                0x40048000  // Ethernet\r
  72 #define FLASH_CTRL_BASE         0x400FD000  // FLASH Controller\r
  73 #define SYSCTL_BASE             0x400FE000  // System Control\r
  74 #define ITM_BASE                0xE0000000  // Instrumentation Trace Macrocell\r
  75 #define DWT_BASE                0xE0001000  // Data Watchpoint and Trace\r
  76 #define FPB_BASE                0xE0002000  // FLASH Patch and Breakpoint\r
  77 #define NVIC_BASE               0xE000E000  // Nested Vectored Interrupt Ctrl\r
  78 #define TPIU_BASE               0xE0040000  // Trace Port Interface Unit\r
  79 \r
  80 #endif // __HW_MEMMAP_H__\r