git.sur5r.net Git - freertos/blob - Demo/CORTEX_LM3S6965_IAR/LuminaryDrivers/hw_ints.h

   1 //*****************************************************************************\r
   2 //\r
   3 // hw_ints.h - Macros that define the interrupt assignment on Stellaris.\r
   4 //\r
   5 // Copyright (c) 2005-2007 Luminary Micro, Inc.  All rights reserved.\r
   6 // \r
   7 // Software License Agreement\r
   8 // \r
   9 // Luminary Micro, Inc. (LMI) is supplying this software for use solely and\r
  10 // exclusively on LMI's microcontroller products.\r
  11 // \r
  12 // The software is owned by LMI and/or its suppliers, and is protected under\r
  13 // applicable copyright laws.  All rights are reserved.  Any use in violation\r
  14 // of the foregoing restrictions may subject the user to criminal sanctions\r
  15 // under applicable laws, as well as to civil liability for the breach of the\r
  16 // terms and conditions of this license.\r
  17 // \r
  18 // THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED\r
  19 // OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF\r
  20 // MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.\r
  21 // LMI SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR\r
  22 // CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.\r
  23 // \r
  24 // This is part of revision 1408 of the Stellaris Peripheral Driver Library.\r
  25 //\r
  26 //*****************************************************************************\r
  27 \r
  28 #ifndef __HW_INTS_H__\r
  29 #define __HW_INTS_H__\r
  30 \r
  31 //*****************************************************************************\r
  32 //\r
  33 // The following define the fault assignments.\r
  34 //\r
  35 //*****************************************************************************\r
  36 #define FAULT_NMI               2           // NMI fault\r
  37 #define FAULT_HARD              3           // Hard fault\r
  38 #define FAULT_MPU               4           // MPU fault\r
  39 #define FAULT_BUS               5           // Bus fault\r
  40 #define FAULT_USAGE             6           // Usage fault\r
  41 #define FAULT_SVCALL            11          // SVCall\r
  42 #define FAULT_DEBUG             12          // Debug monitor\r
  43 #define FAULT_PENDSV            14          // PendSV\r
  44 #define FAULT_SYSTICK           15          // System Tick\r
  45 \r
  46 //*****************************************************************************\r
  47 //\r
  48 // The following define the interrupt assignments.\r
  49 //\r
  50 //*****************************************************************************\r
  51 #define INT_GPIOA               16          // GPIO Port A\r
  52 #define INT_GPIOB               17          // GPIO Port B\r
  53 #define INT_GPIOC               18          // GPIO Port C\r
  54 #define INT_GPIOD               19          // GPIO Port D\r
  55 #define INT_GPIOE               20          // GPIO Port E\r
  56 #define INT_UART0               21          // UART0 Rx and Tx\r
  57 #define INT_UART1               22          // UART1 Rx and Tx\r
  58 #define INT_SSI                 23          // SSI Rx and Tx\r
  59 #define INT_SSI0                23          // SSI0 Rx and Tx\r
  60 #define INT_I2C                 24          // I2C Master and Slave\r
  61 #define INT_I2C0                24          // I2C0 Master and Slave\r
  62 #define INT_PWM_FAULT           25          // PWM Fault\r
  63 #define INT_PWM0                26          // PWM Generator 0\r
  64 #define INT_PWM1                27          // PWM Generator 1\r
  65 #define INT_PWM2                28          // PWM Generator 2\r
  66 #define INT_QEI                 29          // Quadrature Encoder\r
  67 #define INT_QEI0                29          // Quadrature Encoder 0\r
  68 #define INT_ADC0                30          // ADC Sequence 0\r
  69 #define INT_ADC1                31          // ADC Sequence 1\r
  70 #define INT_ADC2                32          // ADC Sequence 2\r
  71 #define INT_ADC3                33          // ADC Sequence 3\r
  72 #define INT_WATCHDOG            34          // Watchdog timer\r
  73 #define INT_TIMER0A             35          // Timer 0 subtimer A\r
  74 #define INT_TIMER0B             36          // Timer 0 subtimer B\r
  75 #define INT_TIMER1A             37          // Timer 1 subtimer A\r
  76 #define INT_TIMER1B             38          // Timer 1 subtimer B\r
  77 #define INT_TIMER2A             39          // Timer 2 subtimer A\r
  78 #define INT_TIMER2B             40          // Timer 2 subtimer B\r
  79 #define INT_COMP0               41          // Analog Comparator 0\r
  80 #define INT_COMP1               42          // Analog Comparator 1\r
  81 #define INT_COMP2               43          // Analog Comparator 2\r
  82 #define INT_SYSCTL              44          // System Control (PLL, OSC, BO)\r
  83 #define INT_FLASH               45          // FLASH Control\r
  84 #define INT_GPIOF               46          // GPIO Port F\r
  85 #define INT_GPIOG               47          // GPIO Port G\r
  86 #define INT_GPIOH               48          // GPIO Port H\r
  87 #define INT_UART2               49          // UART2 Rx and Tx\r
  88 #define INT_SSI1                50          // SSI1 Rx and Tx\r
  89 #define INT_TIMER3A             51          // Timer 3 subtimer A\r
  90 #define INT_TIMER3B             52          // Timer 3 subtimer B\r
  91 #define INT_I2C1                53          // I2C1 Master and Slave\r
  92 #define INT_QEI1                54          // Quadrature Encoder 1\r
  93 #define INT_CAN0                55          // CAN0\r
  94 #define INT_CAN1                56          // CAN1\r
  95 #define INT_ETH                 58          // Ethernet\r
  96 #define INT_HIBERNATE           59          // Hibernation module\r
  97 \r
  98 //*****************************************************************************\r
  99 //\r
 100 // The total number of interrupts.\r
 101 //\r
 102 //*****************************************************************************\r
 103 #define NUM_INTERRUPTS          60\r
 104 \r
 105 //*****************************************************************************\r
 106 //\r
 107 // The total number of priority levels.\r
 108 //\r
 109 //*****************************************************************************\r
 110 #define NUM_PRIORITY            8\r
 111 #define NUM_PRIORITY_BITS       3\r
 112 \r
 113 #endif // __HW_INTS_H__\r