git.sur5r.net Git - freertos/blob - Demo/CORTEX_LM3S811_GCC/init/startup.c

   1 //*****************************************************************************\r
   2 //\r
   3 // startup.c - Boot code for Stellaris.\r
   4 //\r
   5 // Copyright (c) 2005-2007 Luminary Micro, Inc.  All rights reserved.\r
   6 //\r
   7 // Software License Agreement\r
   8 //\r
   9 // Luminary Micro, Inc. (LMI) is supplying this software for use solely and\r
  10 // exclusively on LMI's microcontroller products.\r
  11 //\r
  12 // The software is owned by LMI and/or its suppliers, and is protected under\r
  13 // applicable copyright laws.  All rights are reserved.  Any use in violation\r
  14 // of the foregoing restrictions may subject the user to criminal sanctions\r
  15 // under applicable laws, as well as to civil liability for the breach of the\r
  16 // terms and conditions of this license.\r
  17 //\r
  18 // THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED\r
  19 // OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF\r
  20 // MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.\r
  21 // LMI SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR\r
  22 // CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.\r
  23 //\r
  24 // This is part of revision 1049 of the Stellaris Driver Library.\r
  25 //\r
  26 //*****************************************************************************\r
  27 \r
  28 //*****************************************************************************\r
  29 //\r
  30 // Forward declaration of the default fault handlers.\r
  31 //\r
  32 //*****************************************************************************\r
  33 void ResetISR(void);\r
  34 static void NmiSR(void);\r
  35 static void FaultISR(void);\r
  36 static void IntDefaultHandler(void);\r
  37 extern void xPortPendSVHandler(void);\r
  38 extern void xPortSysTickHandler(void);\r
  39 extern void vUART_ISR( void );\r
  40 extern void vGPIO_ISR( void );\r
  41 \r
  42 //*****************************************************************************\r
  43 //\r
  44 // The entry point for the application.\r
  45 //\r
  46 //*****************************************************************************\r
  47 extern int main(void);\r
  48 \r
  49 //*****************************************************************************\r
  50 //\r
  51 // Reserve space for the system stack.\r
  52 //\r
  53 //*****************************************************************************\r
  54 #ifndef STACK_SIZE\r
  55 #define STACK_SIZE                              64\r
  56 #endif\r
  57 static unsigned long pulStack[STACK_SIZE];\r
  58 \r
  59 //*****************************************************************************\r
  60 //\r
  61 // The minimal vector table for a Cortex M3.  Note that the proper constructs\r
  62 // must be placed on this to ensure that it ends up at physical address\r
  63 // 0x0000.0000.\r
  64 //\r
  65 //*****************************************************************************\r
  66 __attribute__ ((section(".isr_vector")))\r
  67 void (* const g_pfnVectors[])(void) =\r
  68 {\r
  69     (void (*)(void))((unsigned long)pulStack + sizeof(pulStack)),\r
  70                                             // The initial stack pointer\r
  71     ResetISR,                               // The reset handler\r
  72     NmiSR,                                  // The NMI handler\r
  73     FaultISR,                               // The hard fault handler\r
  74     IntDefaultHandler,                      // The MPU fault handler\r
  75     IntDefaultHandler,                      // The bus fault handler\r
  76     IntDefaultHandler,                      // The usage fault handler\r
  77     0,                                      // Reserved\r
  78     0,                                      // Reserved\r
  79     0,                                      // Reserved\r
  80     0,                                      // Reserved\r
  81     IntDefaultHandler,                      // SVCall handler\r
  82     IntDefaultHandler,                      // Debug monitor handler\r
  83     0,                                      // Reserved\r
  84     xPortPendSVHandler,                     // The PendSV handler\r
  85     xPortSysTickHandler,                    // The SysTick handler\r
  86     IntDefaultHandler,                      // GPIO Port A\r
  87     IntDefaultHandler,                      // GPIO Port B\r
  88     vGPIO_ISR,                                                          // GPIO Port C\r
  89     IntDefaultHandler,                      // GPIO Port D\r
  90     IntDefaultHandler,                      // GPIO Port E\r
  91     vUART_ISR,                                                          // UART0 Rx and Tx\r
  92     IntDefaultHandler,                      // UART1 Rx and Tx\r
  93     IntDefaultHandler,                      // SSI Rx and Tx\r
  94     IntDefaultHandler,                      // I2C Master and Slave\r
  95     IntDefaultHandler,                      // PWM Fault\r
  96     IntDefaultHandler,                      // PWM Generator 0\r
  97     IntDefaultHandler,                      // PWM Generator 1\r
  98     IntDefaultHandler,                      // PWM Generator 2\r
  99     IntDefaultHandler,                      // Quadrature Encoder\r
 100     IntDefaultHandler,                      // ADC Sequence 0\r
 101     IntDefaultHandler,                      // ADC Sequence 1\r
 102     IntDefaultHandler,                      // ADC Sequence 2\r
 103     IntDefaultHandler,                      // ADC Sequence 3\r
 104     IntDefaultHandler,                      // Watchdog timer\r
 105     IntDefaultHandler,                      // Timer 0 subtimer A\r
 106     IntDefaultHandler,                      // Timer 0 subtimer B\r
 107     IntDefaultHandler,                      // Timer 1 subtimer A\r
 108     IntDefaultHandler,                      // Timer 1 subtimer B\r
 109     IntDefaultHandler,                      // Timer 2 subtimer A\r
 110     IntDefaultHandler,                      // Timer 2 subtimer B\r
 111     IntDefaultHandler,                      // Analog Comparator 0\r
 112     IntDefaultHandler,                      // Analog Comparator 1\r
 113     IntDefaultHandler,                      // Analog Comparator 2\r
 114     IntDefaultHandler,                      // System Control (PLL, OSC, BO)\r
 115     IntDefaultHandler                       // FLASH Control\r
 116 };\r
 117 \r
 118 //*****************************************************************************\r
 119 //\r
 120 // The following are constructs created by the linker, indicating where the\r
 121 // the "data" and "bss" segments reside in memory.  The initializers for the\r
 122 // for the "data" segment resides immediately following the "text" segment.\r
 123 //\r
 124 //*****************************************************************************\r
 125 extern unsigned long _etext;\r
 126 extern unsigned long _data;\r
 127 extern unsigned long _edata;\r
 128 extern unsigned long _bss;\r
 129 extern unsigned long _ebss;\r
 130 \r
 131 //*****************************************************************************\r
 132 //\r
 133 // This is the code that gets called when the processor first starts execution\r
 134 // following a reset event.  Only the absolutely necessary set is performed,\r
 135 // after which the application supplied main() routine is called.  Any fancy\r
 136 // actions (such as making decisions based on the reset cause register, and\r
 137 // resetting the bits in that register) are left solely in the hands of the\r
 138 // application.\r
 139 //\r
 140 //*****************************************************************************\r
 141 void\r
 142 ResetISR(void)\r
 143 {\r
 144     unsigned long *pulSrc, *pulDest;\r
 145 \r
 146     //\r
 147     // Copy the data segment initializers from flash to SRAM.\r
 148     //\r
 149     pulSrc = &_etext;\r
 150     for(pulDest = &_data; pulDest < &_edata; )\r
 151     {\r
 152         *pulDest++ = *pulSrc++;\r
 153     }\r
 154 \r
 155     //\r
 156     // Zero fill the bss segment.\r
 157     //\r
 158     for(pulDest = &_bss; pulDest < &_ebss; )\r
 159     {\r
 160         *pulDest++ = 0;\r
 161     }\r
 162 \r
 163     //\r
 164     // Call the application's entry point.\r
 165     //\r
 166     main();\r
 167 }\r
 168 \r
 169 //*****************************************************************************\r
 170 //\r
 171 // This is the code that gets called when the processor receives a NMI.  This\r
 172 // simply enters an infinite loop, preserving the system state for examination\r
 173 // by a debugger.\r
 174 //\r
 175 //*****************************************************************************\r
 176 static void\r
 177 NmiSR(void)\r
 178 {\r
 179     //\r
 180     // Enter an infinite loop.\r
 181     //\r
 182     while(1)\r
 183     {\r
 184     }\r
 185 }\r
 186 \r
 187 //*****************************************************************************\r
 188 //\r
 189 // This is the code that gets called when the processor receives a fault\r
 190 // interrupt.  This simply enters an infinite loop, preserving the system state\r
 191 // for examination by a debugger.\r
 192 //\r
 193 //*****************************************************************************\r
 194 static void\r
 195 FaultISR(void)\r
 196 {\r
 197     //\r
 198     // Enter an infinite loop.\r
 199     //\r
 200     while(1)\r
 201     {\r
 202     }\r
 203 }\r
 204 \r
 205 //*****************************************************************************\r
 206 //\r
 207 // This is the code that gets called when the processor receives an unexpected\r
 208 // interrupt.  This simply enters an infinite loop, preserving the system state\r
 209 // for examination by a debugger.\r
 210 //\r
 211 //*****************************************************************************\r
 212 static void\r
 213 IntDefaultHandler(void)\r
 214 {\r
 215     //\r
 216     // Go into an infinite loop.\r
 217     //\r
 218     while(1)\r
 219     {\r
 220     }\r
 221 }\r