git.sur5r.net Git - freertos/blob - Demo/CORTEX_LM3Sxxxx_Eclipse/RTOSDemo/startup.c

   1 //*****************************************************************************\r
   2 //\r
   3 // startup.c - Boot code for Stellaris.\r
   4 //\r
   5 // Copyright (c) 2005-2007 Luminary Micro, Inc.  All rights reserved.\r
   6 // \r
   7 // Software License Agreement\r
   8 // \r
   9 // Luminary Micro, Inc. (LMI) is supplying this software for use solely and\r
  10 // exclusively on LMI's microcontroller products.\r
  11 // \r
  12 // The software is owned by LMI and/or its suppliers, and is protected under\r
  13 // applicable copyright laws.  All rights are reserved.  Any use in violation\r
  14 // of the foregoing restrictions may subject the user to criminal sanctions\r
  15 // under applicable laws, as well as to civil liability for the breach of the\r
  16 // terms and conditions of this license.\r
  17 // \r
  18 // THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED\r
  19 // OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF\r
  20 // MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.\r
  21 // LMI SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR\r
  22 // CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.\r
  23 // \r
  24 // This is part of revision 1392 of the Stellaris Peripheral Driver Library.\r
  25 //\r
  26 //*****************************************************************************\r
  27 \r
  28 //*****************************************************************************\r
  29 //\r
  30 // Forward declaration of the default fault handlers.\r
  31 //\r
  32 //*****************************************************************************\r
  33 void ResetISR(void);\r
  34 static void NmiSR(void);\r
  35 static void FaultISR(void);\r
  36 static void IntDefaultHandler(void);\r
  37 \r
  38 //*****************************************************************************\r
  39 //\r
  40 // The entry point for the application.\r
  41 //\r
  42 //*****************************************************************************\r
  43 extern int main(void);\r
  44 extern void xPortPendSVHandler(void);\r
  45 extern void xPortSysTickHandler(void);\r
  46 extern void vPortSVCHandler( void );\r
  47 extern void Timer0IntHandler( void );\r
  48 extern void vEMAC_ISR(void);\r
  49 \r
  50 //*****************************************************************************\r
  51 //\r
  52 // Reserve space for the system stack.\r
  53 //\r
  54 //*****************************************************************************\r
  55 #ifndef STACK_SIZE\r
  56 #define STACK_SIZE                              64\r
  57 #endif\r
  58 static unsigned long pulStack[STACK_SIZE];\r
  59 \r
  60 //*****************************************************************************\r
  61 //\r
  62 // The minimal vector table for a Cortex M3.  Note that the proper constructs\r
  63 // must be placed on this to ensure that it ends up at physical address\r
  64 // 0x0000.0000.\r
  65 //\r
  66 //*****************************************************************************\r
  67 __attribute__ ((section(".isr_vector")))\r
  68 void (* const g_pfnVectors[])(void) =\r
  69 {\r
  70     (void (*)(void))((unsigned long)pulStack + sizeof(pulStack)),\r
  71                                             // The initial stack pointer\r
  72     ResetISR,                               // The reset handler\r
  73     NmiSR,                                  // The NMI handler\r
  74     FaultISR,                               // The hard fault handler\r
  75     IntDefaultHandler,                      // The MPU fault handler\r
  76     IntDefaultHandler,                      // The bus fault handler\r
  77     IntDefaultHandler,                      // The usage fault handler\r
  78     0,                                      // Reserved\r
  79     0,                                      // Reserved\r
  80     0,                                      // Reserved\r
  81     0,                                      // Reserved\r
  82     vPortSVCHandler,                                            // SVCall handler\r
  83     IntDefaultHandler,                      // Debug monitor handler\r
  84     0,                                      // Reserved\r
  85     xPortPendSVHandler,                     // The PendSV handler\r
  86     xPortSysTickHandler,                    // The SysTick handler\r
  87     IntDefaultHandler,                      // GPIO Port A\r
  88     IntDefaultHandler,                      // GPIO Port B\r
  89     IntDefaultHandler,                      // GPIO Port C\r
  90     IntDefaultHandler,                      // GPIO Port D\r
  91     IntDefaultHandler,                      // GPIO Port E\r
  92     IntDefaultHandler,                      // UART0 Rx and Tx\r
  93     IntDefaultHandler,                      // UART1 Rx and Tx\r
  94     IntDefaultHandler,                      // SSI Rx and Tx\r
  95     IntDefaultHandler,                      // I2C Master and Slave\r
  96     IntDefaultHandler,                      // PWM Fault\r
  97     IntDefaultHandler,                      // PWM Generator 0\r
  98     IntDefaultHandler,                      // PWM Generator 1\r
  99     IntDefaultHandler,                      // PWM Generator 2\r
 100     IntDefaultHandler,                      // Quadrature Encoder\r
 101     IntDefaultHandler,                      // ADC Sequence 0\r
 102     IntDefaultHandler,                      // ADC Sequence 1\r
 103     IntDefaultHandler,                      // ADC Sequence 2\r
 104     IntDefaultHandler,                      // ADC Sequence 3\r
 105     IntDefaultHandler,                      // Watchdog timer\r
 106     Timer0IntHandler,                      // Timer 0 subtimer A\r
 107     IntDefaultHandler,                      // Timer 0 subtimer B\r
 108     IntDefaultHandler,                      // Timer 1 subtimer A\r
 109     IntDefaultHandler,                      // Timer 1 subtimer B\r
 110     IntDefaultHandler,                      // Timer 2 subtimer A\r
 111     IntDefaultHandler,                      // Timer 2 subtimer B\r
 112     IntDefaultHandler,                      // Analog Comparator 0\r
 113     IntDefaultHandler,                      // Analog Comparator 1\r
 114     IntDefaultHandler,                      // Analog Comparator 2\r
 115     IntDefaultHandler,                      // System Control (PLL, OSC, BO)\r
 116     IntDefaultHandler,                      // FLASH Control\r
 117     IntDefaultHandler,                      // GPIO Port F\r
 118     IntDefaultHandler,                      // GPIO Port G\r
 119     IntDefaultHandler,                      // GPIO Port H\r
 120     IntDefaultHandler,                      // UART2 Rx and Tx\r
 121     IntDefaultHandler,                      // SSI1 Rx and Tx\r
 122     IntDefaultHandler,                      // Timer 3 subtimer A\r
 123     IntDefaultHandler,                      // Timer 3 subtimer B\r
 124     IntDefaultHandler,                      // I2C1 Master and Slave\r
 125     IntDefaultHandler,                      // Quadrature Encoder 1\r
 126     IntDefaultHandler,                      // CAN0\r
 127     IntDefaultHandler,                      // CAN1\r
 128     0,                                      // Reserved\r
 129     vEMAC_ISR,                              // Ethernet\r
 130     IntDefaultHandler                       // Hibernate\r
 131 };\r
 132 \r
 133 //*****************************************************************************\r
 134 //\r
 135 // The following are constructs created by the linker, indicating where the\r
 136 // the "data" and "bss" segments reside in memory.  The initializers for the\r
 137 // for the "data" segment resides immediately following the "text" segment.\r
 138 //\r
 139 //*****************************************************************************\r
 140 extern unsigned long _etext;\r
 141 extern unsigned long _data;\r
 142 extern unsigned long _edata;\r
 143 extern unsigned long _bss;\r
 144 extern unsigned long _ebss;\r
 145 \r
 146 //*****************************************************************************\r
 147 //\r
 148 // This is the code that gets called when the processor first starts execution\r
 149 // following a reset event.  Only the absolutely necessary set is performed,\r
 150 // after which the application supplied main() routine is called.  Any fancy\r
 151 // actions (such as making decisions based on the reset cause register, and\r
 152 // resetting the bits in that register) are left solely in the hands of the\r
 153 // application.\r
 154 //\r
 155 //*****************************************************************************\r
 156 void\r
 157 ResetISR(void)\r
 158 {\r
 159     unsigned long *pulSrc, *pulDest;\r
 160 \r
 161     //\r
 162     // Copy the data segment initializers from flash to SRAM.\r
 163     //\r
 164     pulSrc = &_etext;\r
 165     for(pulDest = &_data; pulDest < &_edata; )\r
 166     {\r
 167         *pulDest++ = *pulSrc++;\r
 168     }\r
 169 \r
 170     //\r
 171     // Zero fill the bss segment.\r
 172     //\r
 173     for(pulDest = &_bss; pulDest < &_ebss; )\r
 174     {\r
 175         *pulDest++ = 0;\r
 176     }\r
 177 \r
 178     //\r
 179     // Call the application's entry point.\r
 180     //\r
 181     main();\r
 182 }\r
 183 \r
 184 //*****************************************************************************\r
 185 //\r
 186 // This is the code that gets called when the processor receives a NMI.  This\r
 187 // simply enters an infinite loop, preserving the system state for examination\r
 188 // by a debugger.\r
 189 //\r
 190 //*****************************************************************************\r
 191 static void\r
 192 NmiSR(void)\r
 193 {\r
 194     //\r
 195     // Enter an infinite loop.\r
 196     //\r
 197     while(1)\r
 198     {\r
 199     }\r
 200 }\r
 201 \r
 202 //*****************************************************************************\r
 203 //\r
 204 // This is the code that gets called when the processor receives a fault\r
 205 // interrupt.  This simply enters an infinite loop, preserving the system state\r
 206 // for examination by a debugger.\r
 207 //\r
 208 //*****************************************************************************\r
 209 static void\r
 210 FaultISR(void)\r
 211 {\r
 212     //\r
 213     // Enter an infinite loop.\r
 214     //\r
 215     while(1)\r
 216     {\r
 217     }\r
 218 }\r
 219 \r
 220 //*****************************************************************************\r
 221 //\r
 222 // This is the code that gets called when the processor receives an unexpected\r
 223 // interrupt.  This simply enters an infinite loop, preserving the system state\r
 224 // for examination by a debugger.\r
 225 //\r
 226 //*****************************************************************************\r
 227 static void\r
 228 IntDefaultHandler(void)\r
 229 {\r
 230     //\r
 231     // Go into an infinite loop.\r
 232     //\r
 233     while(1)\r
 234     {\r
 235     }\r
 236 }\r
 237 \r
 238 //*****************************************************************************\r
 239 //\r
 240 // A dummy printf function to satisfy the calls to printf from uip.  This\r
 241 // avoids pulling in the run-time library.\r
 242 //\r
 243 //*****************************************************************************\r
 244 int\r
 245 uipprintf(const char *fmt, ...)\r
 246 {\r
 247     return(0);\r
 248 }\r
 249 \r