git.sur5r.net Git - freertos/blob - Demo/CORTEX_STM32F103_GCC_Rowley/ST Library/inc/stm32f10x_map.h

   1 /******************** (C) COPYRIGHT 2008 STMicroelectronics ********************\r
   2 * File Name          : stm32f10x_map.h\r
   3 * Author             : MCD Application Team\r
   4 * Version            : V2.0.1\r
   5 * Date               : 06/13/2008\r
   6 * Description        : This file contains all the peripheral register's definitions\r
   7 *                      and memory mapping.\r
   8 ********************************************************************************\r
   9 * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS\r
  10 * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE TIME.\r
  11 * AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY DIRECT,\r
  12 * INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING FROM THE\r
  13 * CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE CODING\r
  14 * INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.\r
  15 *******************************************************************************/\r
  16 \r
  17 /* Define to prevent recursive inclusion -------------------------------------*/\r
  18 #ifndef __STM32F10x_MAP_H\r
  19 #define __STM32F10x_MAP_H\r
  20 \r
  21 #ifndef EXT\r
  22   #define EXT extern\r
  23 #endif /* EXT */\r
  24 \r
  25 /* Includes ------------------------------------------------------------------*/\r
  26 #include "stm32f10x_conf.h"\r
  27 #include "stm32f10x_type.h"\r
  28 #include "cortexm3_macro.h"\r
  29 \r
  30 /* Exported types ------------------------------------------------------------*/\r
  31 /******************************************************************************/\r
  32 /*                         Peripheral registers structures                    */\r
  33 /******************************************************************************/\r
  34 \r
  35 /*------------------------ Analog to Digital Converter -----------------------*/\r
  36 typedef struct\r
  37 {\r
  38   vu32 SR;\r
  39   vu32 CR1;\r
  40   vu32 CR2;\r
  41   vu32 SMPR1;\r
  42   vu32 SMPR2;\r
  43   vu32 JOFR1;\r
  44   vu32 JOFR2;\r
  45   vu32 JOFR3;\r
  46   vu32 JOFR4;\r
  47   vu32 HTR;\r
  48   vu32 LTR;\r
  49   vu32 SQR1;\r
  50   vu32 SQR2;\r
  51   vu32 SQR3;\r
  52   vu32 JSQR;\r
  53   vu32 JDR1;\r
  54   vu32 JDR2;\r
  55   vu32 JDR3;\r
  56   vu32 JDR4;\r
  57   vu32 DR;\r
  58 } ADC_TypeDef;\r
  59 \r
  60 /*------------------------ Backup Registers ----------------------------------*/\r
  61 typedef struct\r
  62 {\r
  63   u32  RESERVED0;\r
  64   vu16 DR1;\r
  65   u16  RESERVED1;\r
  66   vu16 DR2;\r
  67   u16  RESERVED2;\r
  68   vu16 DR3;\r
  69   u16  RESERVED3;\r
  70   vu16 DR4;\r
  71   u16  RESERVED4;\r
  72   vu16 DR5;\r
  73   u16  RESERVED5;\r
  74   vu16 DR6;\r
  75   u16  RESERVED6;\r
  76   vu16 DR7;\r
  77   u16  RESERVED7;\r
  78   vu16 DR8;\r
  79   u16  RESERVED8;\r
  80   vu16 DR9;\r
  81   u16  RESERVED9;\r
  82   vu16 DR10;\r
  83   u16  RESERVED10; \r
  84   vu16 RTCCR;\r
  85   u16  RESERVED11;\r
  86   vu16 CR;\r
  87   u16  RESERVED12;\r
  88   vu16 CSR;\r
  89   u16  RESERVED13[5];\r
  90   vu16 DR11;\r
  91   u16  RESERVED14;\r
  92   vu16 DR12;\r
  93   u16  RESERVED15;\r
  94   vu16 DR13;\r
  95   u16  RESERVED16;\r
  96   vu16 DR14;\r
  97   u16  RESERVED17;\r
  98   vu16 DR15;\r
  99   u16  RESERVED18;\r
 100   vu16 DR16;\r
 101   u16  RESERVED19;\r
 102   vu16 DR17;\r
 103   u16  RESERVED20;\r
 104   vu16 DR18;\r
 105   u16  RESERVED21;\r
 106   vu16 DR19;\r
 107   u16  RESERVED22;\r
 108   vu16 DR20;\r
 109   u16  RESERVED23;\r
 110   vu16 DR21;\r
 111   u16  RESERVED24;\r
 112   vu16 DR22;\r
 113   u16  RESERVED25;\r
 114   vu16 DR23;\r
 115   u16  RESERVED26;\r
 116   vu16 DR24;\r
 117   u16  RESERVED27;\r
 118   vu16 DR25;\r
 119   u16  RESERVED28;\r
 120   vu16 DR26;\r
 121   u16  RESERVED29;\r
 122   vu16 DR27;\r
 123   u16  RESERVED30;\r
 124   vu16 DR28;\r
 125   u16  RESERVED31;\r
 126   vu16 DR29;\r
 127   u16  RESERVED32;\r
 128   vu16 DR30;\r
 129   u16  RESERVED33; \r
 130   vu16 DR31;\r
 131   u16  RESERVED34;\r
 132   vu16 DR32;\r
 133   u16  RESERVED35;\r
 134   vu16 DR33;\r
 135   u16  RESERVED36;\r
 136   vu16 DR34;\r
 137   u16  RESERVED37;\r
 138   vu16 DR35;\r
 139   u16  RESERVED38;\r
 140   vu16 DR36;\r
 141   u16  RESERVED39;\r
 142   vu16 DR37;\r
 143   u16  RESERVED40;\r
 144   vu16 DR38;\r
 145   u16  RESERVED41;\r
 146   vu16 DR39;\r
 147   u16  RESERVED42;\r
 148   vu16 DR40;\r
 149   u16  RESERVED43;\r
 150   vu16 DR41;\r
 151   u16  RESERVED44;\r
 152   vu16 DR42;\r
 153   u16  RESERVED45;    \r
 154 } BKP_TypeDef;\r
 155 \r
 156 /*------------------------ Controller Area Network ---------------------------*/\r
 157 typedef struct\r
 158 {\r
 159   vu32 TIR;\r
 160   vu32 TDTR;\r
 161   vu32 TDLR;\r
 162   vu32 TDHR;\r
 163 } CAN_TxMailBox_TypeDef;\r
 164 \r
 165 typedef struct\r
 166 {\r
 167   vu32 RIR;\r
 168   vu32 RDTR;\r
 169   vu32 RDLR;\r
 170   vu32 RDHR;\r
 171 } CAN_FIFOMailBox_TypeDef;\r
 172 \r
 173 typedef struct\r
 174 {\r
 175   vu32 FR1;\r
 176   vu32 FR2;\r
 177 } CAN_FilterRegister_TypeDef;\r
 178 \r
 179 typedef struct\r
 180 {\r
 181   vu32 MCR;\r
 182   vu32 MSR;\r
 183   vu32 TSR;\r
 184   vu32 RF0R;\r
 185   vu32 RF1R;\r
 186   vu32 IER;\r
 187   vu32 ESR;\r
 188   vu32 BTR;\r
 189   u32  RESERVED0[88];\r
 190   CAN_TxMailBox_TypeDef sTxMailBox[3];\r
 191   CAN_FIFOMailBox_TypeDef sFIFOMailBox[2];\r
 192   u32  RESERVED1[12];\r
 193   vu32 FMR;\r
 194   vu32 FM1R;\r
 195   u32  RESERVED2;\r
 196   vu32 FS1R;\r
 197   u32  RESERVED3;\r
 198   vu32 FFA1R;\r
 199   u32  RESERVED4;\r
 200   vu32 FA1R;\r
 201   u32  RESERVED5[8];\r
 202   CAN_FilterRegister_TypeDef sFilterRegister[14];\r
 203 } CAN_TypeDef;\r
 204 \r
 205 /*------------------------ CRC calculation unit ------------------------------*/\r
 206 typedef struct\r
 207 {\r
 208   vu32 DR;\r
 209   vu8  IDR;\r
 210   u8   RESERVED0;\r
 211   u16  RESERVED1;\r
 212   vu32 CR;\r
 213 } CRC_TypeDef;\r
 214 \r
 215 \r
 216 /*------------------------ Digital to Analog Converter -----------------------*/\r
 217 typedef struct\r
 218 {\r
 219   vu32 CR;\r
 220   vu32 SWTRIGR;\r
 221   vu32 DHR12R1;\r
 222   vu32 DHR12L1;\r
 223   vu32 DHR8R1;\r
 224   vu32 DHR12R2;\r
 225   vu32 DHR12L2;\r
 226   vu32 DHR8R2;\r
 227   vu32 DHR12RD;\r
 228   vu32 DHR12LD;\r
 229   vu32 DHR8RD;\r
 230   vu32 DOR1;\r
 231   vu32 DOR2;\r
 232 } DAC_TypeDef;\r
 233 \r
 234 /*------------------------ Debug MCU -----------------------------------------*/\r
 235 typedef struct\r
 236 {\r
 237   vu32 IDCODE;\r
 238   vu32 CR;      \r
 239 }DBGMCU_TypeDef;\r
 240 \r
 241 /*------------------------ DMA Controller ------------------------------------*/\r
 242 typedef struct\r
 243 {\r
 244   vu32 CCR;\r
 245   vu32 CNDTR;\r
 246   vu32 CPAR;\r
 247   vu32 CMAR;\r
 248 } DMA_Channel_TypeDef;\r
 249 \r
 250 typedef struct\r
 251 {\r
 252   vu32 ISR;\r
 253   vu32 IFCR;\r
 254 } DMA_TypeDef;\r
 255 \r
 256 /*------------------------ External Interrupt/Event Controller ---------------*/\r
 257 typedef struct\r
 258 {\r
 259   vu32 IMR;\r
 260   vu32 EMR;\r
 261   vu32 RTSR;\r
 262   vu32 FTSR;\r
 263   vu32 SWIER;\r
 264   vu32 PR;\r
 265 } EXTI_TypeDef;\r
 266 \r
 267 /*------------------------ FLASH and Option Bytes Registers ------------------*/\r
 268 typedef struct\r
 269 {\r
 270   vu32 ACR;\r
 271   vu32 KEYR;\r
 272   vu32 OPTKEYR;\r
 273   vu32 SR;\r
 274   vu32 CR;\r
 275   vu32 AR;\r
 276   vu32 RESERVED;\r
 277   vu32 OBR;\r
 278   vu32 WRPR;\r
 279 } FLASH_TypeDef;\r
 280 \r
 281 typedef struct\r
 282 {\r
 283   vu16 RDP;\r
 284   vu16 USER;\r
 285   vu16 Data0;\r
 286   vu16 Data1;\r
 287   vu16 WRP0;\r
 288   vu16 WRP1;\r
 289   vu16 WRP2;\r
 290   vu16 WRP3;\r
 291 } OB_TypeDef;\r
 292 \r
 293 /*------------------------ Flexible Static Memory Controller -----------------*/\r
 294 typedef struct\r
 295 {\r
 296   vu32 BTCR[8];   \r
 297 } FSMC_Bank1_TypeDef; \r
 298 \r
 299 typedef struct\r
 300 {\r
 301   vu32 BWTR[7];\r
 302 } FSMC_Bank1E_TypeDef;\r
 303 \r
 304 typedef struct\r
 305 {\r
 306   vu32 PCR2;\r
 307   vu32 SR2;\r
 308   vu32 PMEM2;\r
 309   vu32 PATT2;\r
 310   u32  RESERVED0;   \r
 311   vu32 ECCR2; \r
 312 } FSMC_Bank2_TypeDef;  \r
 313 \r
 314 typedef struct\r
 315 {\r
 316   vu32 PCR3;\r
 317   vu32 SR3;\r
 318   vu32 PMEM3;\r
 319   vu32 PATT3;\r
 320   u32  RESERVED0;   \r
 321   vu32 ECCR3; \r
 322 } FSMC_Bank3_TypeDef; \r
 323 \r
 324 typedef struct\r
 325 {\r
 326   vu32 PCR4;\r
 327   vu32 SR4;\r
 328   vu32 PMEM4;\r
 329   vu32 PATT4;\r
 330   vu32 PIO4; \r
 331 } FSMC_Bank4_TypeDef; \r
 332 \r
 333 /*------------------------ General Purpose and Alternate Function IO ---------*/\r
 334 typedef struct\r
 335 {\r
 336   vu32 CRL;\r
 337   vu32 CRH;\r
 338   vu32 IDR;\r
 339   vu32 ODR;\r
 340   vu32 BSRR;\r
 341   vu32 BRR;\r
 342   vu32 LCKR;\r
 343 } GPIO_TypeDef;\r
 344 \r
 345 typedef struct\r
 346 {\r
 347   vu32 EVCR;\r
 348   vu32 MAPR;\r
 349   vu32 EXTICR[4];\r
 350 } AFIO_TypeDef;\r
 351 \r
 352 /*------------------------ Inter-integrated Circuit Interface ----------------*/\r
 353 typedef struct\r
 354 {\r
 355   vu16 CR1;\r
 356   u16  RESERVED0;\r
 357   vu16 CR2;\r
 358   u16  RESERVED1;\r
 359   vu16 OAR1;\r
 360   u16  RESERVED2;\r
 361   vu16 OAR2;\r
 362   u16  RESERVED3;\r
 363   vu16 DR;\r
 364   u16  RESERVED4;\r
 365   vu16 SR1;\r
 366   u16  RESERVED5;\r
 367   vu16 SR2;\r
 368   u16  RESERVED6;\r
 369   vu16 CCR;\r
 370   u16  RESERVED7;\r
 371   vu16 TRISE;\r
 372   u16  RESERVED8;\r
 373 } I2C_TypeDef;\r
 374 \r
 375 /*------------------------ Independent WATCHDOG ------------------------------*/\r
 376 typedef struct\r
 377 {\r
 378   vu32 KR;\r
 379   vu32 PR;\r
 380   vu32 RLR;\r
 381   vu32 SR;\r
 382 } IWDG_TypeDef;\r
 383 \r
 384 /*------------------------ Nested Vectored Interrupt Controller --------------*/\r
 385 typedef struct\r
 386 {\r
 387   vu32 ISER[2];\r
 388   u32  RESERVED0[30];\r
 389   vu32 ICER[2];\r
 390   u32  RSERVED1[30];\r
 391   vu32 ISPR[2];\r
 392   u32  RESERVED2[30];\r
 393   vu32 ICPR[2];\r
 394   u32  RESERVED3[30];\r
 395   vu32 IABR[2];\r
 396   u32  RESERVED4[62];\r
 397   vu32 IPR[15];\r
 398 } NVIC_TypeDef;\r
 399 \r
 400 typedef struct\r
 401 {\r
 402   vuc32 CPUID;\r
 403   vu32 ICSR;\r
 404   vu32 VTOR;\r
 405   vu32 AIRCR;\r
 406   vu32 SCR;\r
 407   vu32 CCR;\r
 408   vu32 SHPR[3];\r
 409   vu32 SHCSR;\r
 410   vu32 CFSR;\r
 411   vu32 HFSR;\r
 412   vu32 DFSR;\r
 413   vu32 MMFAR;\r
 414   vu32 BFAR;\r
 415   vu32 AFSR;\r
 416 } SCB_TypeDef;\r
 417 \r
 418 /*------------------------ Power Control -------------------------------------*/\r
 419 typedef struct\r
 420 {\r
 421   vu32 CR;\r
 422   vu32 CSR;\r
 423 } PWR_TypeDef;\r
 424 \r
 425 /*------------------------ Reset and Clock Control ---------------------------*/\r
 426 typedef struct\r
 427 {\r
 428   vu32 CR;\r
 429   vu32 CFGR;\r
 430   vu32 CIR;\r
 431   vu32 APB2RSTR;\r
 432   vu32 APB1RSTR;\r
 433   vu32 AHBENR;\r
 434   vu32 APB2ENR;\r
 435   vu32 APB1ENR;\r
 436   vu32 BDCR;\r
 437   vu32 CSR;\r
 438 } RCC_TypeDef;\r
 439 \r
 440 /*------------------------ Real-Time Clock -----------------------------------*/\r
 441 typedef struct\r
 442 {\r
 443   vu16 CRH;\r
 444   u16  RESERVED0;\r
 445   vu16 CRL;\r
 446   u16  RESERVED1;\r
 447   vu16 PRLH;\r
 448   u16  RESERVED2;\r
 449   vu16 PRLL;\r
 450   u16  RESERVED3;\r
 451   vu16 DIVH;\r
 452   u16  RESERVED4;\r
 453   vu16 DIVL;\r
 454   u16  RESERVED5;\r
 455   vu16 CNTH;\r
 456   u16  RESERVED6;\r
 457   vu16 CNTL;\r
 458   u16  RESERVED7;\r
 459   vu16 ALRH;\r
 460   u16  RESERVED8;\r
 461   vu16 ALRL;\r
 462   u16  RESERVED9;\r
 463 } RTC_TypeDef;\r
 464 \r
 465 /*------------------------ SD host Interface ---------------------------------*/\r
 466 typedef struct\r
 467 {\r
 468   vu32 POWER;\r
 469   vu32 CLKCR;\r
 470   vu32 ARG;\r
 471   vu32 CMD;\r
 472   vuc32 RESPCMD;\r
 473   vuc32 RESP1;\r
 474   vuc32 RESP2;\r
 475   vuc32 RESP3;\r
 476   vuc32 RESP4;\r
 477   vu32 DTIMER;\r
 478   vu32 DLEN;\r
 479   vu32 DCTRL;\r
 480   vuc32 DCOUNT;\r
 481   vuc32 STA;\r
 482   vu32 ICR;\r
 483   vu32 MASK;\r
 484   u32  RESERVED0[2];\r
 485   vuc32 FIFOCNT;\r
 486   u32  RESERVED1[13];\r
 487   vu32 FIFO;\r
 488 } SDIO_TypeDef;\r
 489 \r
 490 /*------------------------ Serial Peripheral Interface -----------------------*/\r
 491 typedef struct\r
 492 {\r
 493   vu16 CR1;\r
 494   u16  RESERVED0;\r
 495   vu16 CR2;\r
 496   u16  RESERVED1;\r
 497   vu16 SR;\r
 498   u16  RESERVED2;\r
 499   vu16 DR;\r
 500   u16  RESERVED3;\r
 501   vu16 CRCPR;\r
 502   u16  RESERVED4;\r
 503   vu16 RXCRCR;\r
 504   u16  RESERVED5;\r
 505   vu16 TXCRCR;\r
 506   u16  RESERVED6;\r
 507   vu16 I2SCFGR;\r
 508   u16  RESERVED7;\r
 509   vu16 I2SPR;\r
 510   u16  RESERVED8;  \r
 511 } SPI_TypeDef;\r
 512 \r
 513 /*------------------------ SystemTick ----------------------------------------*/\r
 514 typedef struct\r
 515 {\r
 516   vu32 CTRL;\r
 517   vu32 LOAD;\r
 518   vu32 VAL;\r
 519   vuc32 CALIB;\r
 520 } SysTick_TypeDef;\r
 521 \r
 522 /*------------------------ TIM -----------------------------------------------*/\r
 523 typedef struct\r
 524 {\r
 525   vu16 CR1;\r
 526   u16  RESERVED0;\r
 527   vu16 CR2;\r
 528   u16  RESERVED1;\r
 529   vu16 SMCR;\r
 530   u16  RESERVED2;\r
 531   vu16 DIER;\r
 532   u16  RESERVED3;\r
 533   vu16 SR;\r
 534   u16  RESERVED4;\r
 535   vu16 EGR;\r
 536   u16  RESERVED5;\r
 537   vu16 CCMR1;\r
 538   u16  RESERVED6;\r
 539   vu16 CCMR2;\r
 540   u16  RESERVED7;\r
 541   vu16 CCER;\r
 542   u16  RESERVED8;\r
 543   vu16 CNT;\r
 544   u16  RESERVED9;\r
 545   vu16 PSC;\r
 546   u16  RESERVED10;\r
 547   vu16 ARR;\r
 548   u16  RESERVED11;\r
 549   vu16 RCR;\r
 550   u16  RESERVED12;\r
 551   vu16 CCR1;\r
 552   u16  RESERVED13;\r
 553   vu16 CCR2;\r
 554   u16  RESERVED14;\r
 555   vu16 CCR3;\r
 556   u16  RESERVED15;\r
 557   vu16 CCR4;\r
 558   u16  RESERVED16;\r
 559   vu16 BDTR;\r
 560   u16  RESERVED17;\r
 561   vu16 DCR;\r
 562   u16  RESERVED18;\r
 563   vu16 DMAR;\r
 564   u16  RESERVED19;\r
 565 } TIM_TypeDef;\r
 566 \r
 567 /*----------------- Universal Synchronous Asynchronous Receiver Transmitter --*/\r
 568 typedef struct\r
 569 {\r
 570   vu16 SR;\r
 571   u16  RESERVED0;\r
 572   vu16 DR;\r
 573   u16  RESERVED1;\r
 574   vu16 BRR;\r
 575   u16  RESERVED2;\r
 576   vu16 CR1;\r
 577   u16  RESERVED3;\r
 578   vu16 CR2;\r
 579   u16  RESERVED4;\r
 580   vu16 CR3;\r
 581   u16  RESERVED5;\r
 582   vu16 GTPR;\r
 583   u16  RESERVED6;\r
 584 } USART_TypeDef;\r
 585 \r
 586 /*------------------------ Window WATCHDOG -----------------------------------*/\r
 587 typedef struct\r
 588 {\r
 589   vu32 CR;\r
 590   vu32 CFR;\r
 591   vu32 SR;\r
 592 } WWDG_TypeDef;\r
 593 \r
 594 /******************************************************************************/\r
 595 /*                         Peripheral memory map                              */\r
 596 /******************************************************************************/\r
 597 /* Peripheral and SRAM base address in the alias region */\r
 598 #define PERIPH_BB_BASE        ((u32)0x42000000)\r
 599 #define SRAM_BB_BASE          ((u32)0x22000000)\r
 600 \r
 601 /* Peripheral and SRAM base address in the bit-band region */\r
 602 #define SRAM_BASE             ((u32)0x20000000)\r
 603 #define PERIPH_BASE           ((u32)0x40000000)\r
 604 \r
 605 /* FSMC registers base address */\r
 606 #define FSMC_R_BASE           ((u32)0xA0000000)\r
 607 \r
 608 /* Peripheral memory map */\r
 609 #define APB1PERIPH_BASE       PERIPH_BASE\r
 610 #define APB2PERIPH_BASE       (PERIPH_BASE + 0x10000)\r
 611 #define AHBPERIPH_BASE        (PERIPH_BASE + 0x20000)\r
 612 \r
 613 #define TIM2_BASE             (APB1PERIPH_BASE + 0x0000)\r
 614 #define TIM3_BASE             (APB1PERIPH_BASE + 0x0400)\r
 615 #define TIM4_BASE             (APB1PERIPH_BASE + 0x0800)\r
 616 #define TIM5_BASE             (APB1PERIPH_BASE + 0x0C00)\r
 617 #define TIM6_BASE             (APB1PERIPH_BASE + 0x1000)\r
 618 #define TIM7_BASE             (APB1PERIPH_BASE + 0x1400)\r
 619 #define RTC_BASE              (APB1PERIPH_BASE + 0x2800)\r
 620 #define WWDG_BASE             (APB1PERIPH_BASE + 0x2C00)\r
 621 #define IWDG_BASE             (APB1PERIPH_BASE + 0x3000)\r
 622 #define SPI2_BASE             (APB1PERIPH_BASE + 0x3800)\r
 623 #define SPI3_BASE             (APB1PERIPH_BASE + 0x3C00)\r
 624 #define USART2_BASE           (APB1PERIPH_BASE + 0x4400)\r
 625 #define USART3_BASE           (APB1PERIPH_BASE + 0x4800)\r
 626 #define UART4_BASE            (APB1PERIPH_BASE + 0x4C00)\r
 627 #define UART5_BASE            (APB1PERIPH_BASE + 0x5000)\r
 628 #define I2C1_BASE             (APB1PERIPH_BASE + 0x5400)\r
 629 #define I2C2_BASE             (APB1PERIPH_BASE + 0x5800)\r
 630 #define CAN_BASE              (APB1PERIPH_BASE + 0x6400)\r
 631 #define BKP_BASE              (APB1PERIPH_BASE + 0x6C00)\r
 632 #define PWR_BASE              (APB1PERIPH_BASE + 0x7000)\r
 633 #define DAC_BASE              (APB1PERIPH_BASE + 0x7400)\r
 634 \r
 635 #define AFIO_BASE             (APB2PERIPH_BASE + 0x0000)\r
 636 #define EXTI_BASE             (APB2PERIPH_BASE + 0x0400)\r
 637 #define GPIOA_BASE            (APB2PERIPH_BASE + 0x0800)\r
 638 #define GPIOB_BASE            (APB2PERIPH_BASE + 0x0C00)\r
 639 #define GPIOC_BASE            (APB2PERIPH_BASE + 0x1000)\r
 640 #define GPIOD_BASE            (APB2PERIPH_BASE + 0x1400)\r
 641 #define GPIOE_BASE            (APB2PERIPH_BASE + 0x1800)\r
 642 #define GPIOF_BASE            (APB2PERIPH_BASE + 0x1C00)\r
 643 #define GPIOG_BASE            (APB2PERIPH_BASE + 0x2000)\r
 644 #define ADC1_BASE             (APB2PERIPH_BASE + 0x2400)\r
 645 #define ADC2_BASE             (APB2PERIPH_BASE + 0x2800)\r
 646 #define TIM1_BASE             (APB2PERIPH_BASE + 0x2C00)\r
 647 #define SPI1_BASE             (APB2PERIPH_BASE + 0x3000)\r
 648 #define TIM8_BASE             (APB2PERIPH_BASE + 0x3400)\r
 649 #define USART1_BASE           (APB2PERIPH_BASE + 0x3800)\r
 650 #define ADC3_BASE             (APB2PERIPH_BASE + 0x3C00)\r
 651 \r
 652 #define SDIO_BASE             (PERIPH_BASE + 0x18000)\r
 653 \r
 654 #define DMA1_BASE             (AHBPERIPH_BASE + 0x0000)\r
 655 #define DMA1_Channel1_BASE    (AHBPERIPH_BASE + 0x0008)\r
 656 #define DMA1_Channel2_BASE    (AHBPERIPH_BASE + 0x001C)\r
 657 #define DMA1_Channel3_BASE    (AHBPERIPH_BASE + 0x0030)\r
 658 #define DMA1_Channel4_BASE    (AHBPERIPH_BASE + 0x0044)\r
 659 #define DMA1_Channel5_BASE    (AHBPERIPH_BASE + 0x0058)\r
 660 #define DMA1_Channel6_BASE    (AHBPERIPH_BASE + 0x006C)\r
 661 #define DMA1_Channel7_BASE    (AHBPERIPH_BASE + 0x0080)\r
 662 #define DMA2_BASE             (AHBPERIPH_BASE + 0x0400)\r
 663 #define DMA2_Channel1_BASE    (AHBPERIPH_BASE + 0x0408)\r
 664 #define DMA2_Channel2_BASE    (AHBPERIPH_BASE + 0x041C)\r
 665 #define DMA2_Channel3_BASE    (AHBPERIPH_BASE + 0x0430)\r
 666 #define DMA2_Channel4_BASE    (AHBPERIPH_BASE + 0x0444)\r
 667 #define DMA2_Channel5_BASE    (AHBPERIPH_BASE + 0x0458)\r
 668 #define RCC_BASE              (AHBPERIPH_BASE + 0x1000)\r
 669 #define CRC_BASE              (AHBPERIPH_BASE + 0x3000)\r
 670 \r
 671 /* Flash registers base address */\r
 672 #define FLASH_R_BASE          (AHBPERIPH_BASE + 0x2000)\r
 673 /* Flash Option Bytes base address */\r
 674 #define OB_BASE               ((u32)0x1FFFF800)\r
 675 \r
 676 /* FSMC Bankx registers base address */\r
 677 #define FSMC_Bank1_R_BASE     (FSMC_R_BASE + 0x0000)\r
 678 #define FSMC_Bank1E_R_BASE    (FSMC_R_BASE + 0x0104)\r
 679 #define FSMC_Bank2_R_BASE     (FSMC_R_BASE + 0x0060)\r
 680 #define FSMC_Bank3_R_BASE     (FSMC_R_BASE + 0x0080)\r
 681 #define FSMC_Bank4_R_BASE     (FSMC_R_BASE + 0x00A0)\r
 682 \r
 683 /* Debug MCU registers base address */\r
 684 #define DBGMCU_BASE          ((u32)0xE0042000)\r
 685 \r
 686 /* System Control Space memory map */\r
 687 #define SCS_BASE              ((u32)0xE000E000)\r
 688 \r
 689 #define SysTick_BASE          (SCS_BASE + 0x0010)\r
 690 #define NVIC_BASE             (SCS_BASE + 0x0100)\r
 691 #define SCB_BASE              (SCS_BASE + 0x0D00)\r
 692 \r
 693 /******************************************************************************/\r
 694 /*                         Peripheral declaration                             */\r
 695 /******************************************************************************/\r
 696 \r
 697 /*------------------------ Non Debug Mode ------------------------------------*/\r
 698 #ifndef DEBUG\r
 699 #ifdef _TIM2\r
 700   #define TIM2                ((TIM_TypeDef *) TIM2_BASE)\r
 701 #endif /*_TIM2 */\r
 702 \r
 703 #ifdef _TIM3\r
 704   #define TIM3                ((TIM_TypeDef *) TIM3_BASE)\r
 705 #endif /*_TIM3 */\r
 706 \r
 707 #ifdef _TIM4\r
 708   #define TIM4                ((TIM_TypeDef *) TIM4_BASE)\r
 709 #endif /*_TIM4 */\r
 710 \r
 711 #ifdef _TIM5\r
 712   #define TIM5                ((TIM_TypeDef *) TIM5_BASE)\r
 713 #endif /*_TIM5 */\r
 714 \r
 715 #ifdef _TIM6\r
 716   #define TIM6                ((TIM_TypeDef *) TIM6_BASE)\r
 717 #endif /*_TIM6 */\r
 718 \r
 719 #ifdef _TIM7\r
 720   #define TIM7                ((TIM_TypeDef *) TIM7_BASE)\r
 721 #endif /*_TIM7 */\r
 722 \r
 723 #ifdef _RTC\r
 724   #define RTC                 ((RTC_TypeDef *) RTC_BASE)\r
 725 #endif /*_RTC */\r
 726 \r
 727 #ifdef _WWDG\r
 728   #define WWDG                ((WWDG_TypeDef *) WWDG_BASE)\r
 729 #endif /*_WWDG */\r
 730 \r
 731 #ifdef _IWDG\r
 732   #define IWDG                ((IWDG_TypeDef *) IWDG_BASE)\r
 733 #endif /*_IWDG */\r
 734 \r
 735 #ifdef _SPI2\r
 736   #define SPI2                ((SPI_TypeDef *) SPI2_BASE)\r
 737 #endif /*_SPI2 */\r
 738 \r
 739 #ifdef _SPI3\r
 740   #define SPI3                ((SPI_TypeDef *) SPI3_BASE)\r
 741 #endif /*_SPI3 */\r
 742 \r
 743 #ifdef _USART2\r
 744   #define USART2              ((USART_TypeDef *) USART2_BASE)\r
 745 #endif /*_USART2 */\r
 746 \r
 747 #ifdef _USART3\r
 748   #define USART3              ((USART_TypeDef *) USART3_BASE)\r
 749 #endif /*_USART3 */\r
 750 \r
 751 #ifdef _UART4\r
 752   #define UART4              ((USART_TypeDef *) UART4_BASE)\r
 753 #endif /*_UART4 */\r
 754 \r
 755 #ifdef _UART5\r
 756   #define UART5              ((USART_TypeDef *) UART5_BASE)\r
 757 #endif /*_USART5 */\r
 758 \r
 759 #ifdef _I2C1\r
 760   #define I2C1                ((I2C_TypeDef *) I2C1_BASE)\r
 761 #endif /*_I2C1 */\r
 762 \r
 763 #ifdef _I2C2\r
 764   #define I2C2                ((I2C_TypeDef *) I2C2_BASE)\r
 765 #endif /*_I2C2 */\r
 766 \r
 767 #ifdef _CAN\r
 768   #define CAN                 ((CAN_TypeDef *) CAN_BASE)\r
 769 #endif /*_CAN */\r
 770 \r
 771 #ifdef _BKP\r
 772   #define BKP                 ((BKP_TypeDef *) BKP_BASE)\r
 773 #endif /*_BKP */\r
 774 \r
 775 #ifdef _PWR\r
 776   #define PWR                 ((PWR_TypeDef *) PWR_BASE)\r
 777 #endif /*_PWR */\r
 778 \r
 779 #ifdef _DAC\r
 780   #define DAC                 ((DAC_TypeDef *) DAC_BASE)\r
 781 #endif /*_DAC */\r
 782 \r
 783 #ifdef _AFIO\r
 784   #define AFIO                ((AFIO_TypeDef *) AFIO_BASE)\r
 785 #endif /*_AFIO */\r
 786 \r
 787 #ifdef _EXTI\r
 788   #define EXTI                ((EXTI_TypeDef *) EXTI_BASE)\r
 789 #endif /*_EXTI */\r
 790 \r
 791 #ifdef _GPIOA\r
 792   #define GPIOA               ((GPIO_TypeDef *) GPIOA_BASE)\r
 793 #endif /*_GPIOA */\r
 794 \r
 795 #ifdef _GPIOB\r
 796   #define GPIOB               ((GPIO_TypeDef *) GPIOB_BASE)\r
 797 #endif /*_GPIOB */\r
 798 \r
 799 #ifdef _GPIOC\r
 800   #define GPIOC               ((GPIO_TypeDef *) GPIOC_BASE)\r
 801 #endif /*_GPIOC */\r
 802 \r
 803 #ifdef _GPIOD\r
 804   #define GPIOD               ((GPIO_TypeDef *) GPIOD_BASE)\r
 805 #endif /*_GPIOD */\r
 806 \r
 807 #ifdef _GPIOE\r
 808   #define GPIOE               ((GPIO_TypeDef *) GPIOE_BASE)\r
 809 #endif /*_GPIOE */\r
 810 \r
 811 #ifdef _GPIOF\r
 812   #define GPIOF               ((GPIO_TypeDef *) GPIOF_BASE)\r
 813 #endif /*_GPIOF */\r
 814 \r
 815 #ifdef _GPIOG\r
 816   #define GPIOG               ((GPIO_TypeDef *) GPIOG_BASE)\r
 817 #endif /*_GPIOG */\r
 818 \r
 819 #ifdef _ADC1\r
 820   #define ADC1                ((ADC_TypeDef *) ADC1_BASE)\r
 821 #endif /*_ADC1 */\r
 822 \r
 823 #ifdef _ADC2\r
 824   #define ADC2                ((ADC_TypeDef *) ADC2_BASE)\r
 825 #endif /*_ADC2 */\r
 826 \r
 827 #ifdef _TIM1\r
 828   #define TIM1                ((TIM_TypeDef *) TIM1_BASE)\r
 829 #endif /*_TIM1 */\r
 830 \r
 831 #ifdef _SPI1\r
 832   #define SPI1                ((SPI_TypeDef *) SPI1_BASE)\r
 833 #endif /*_SPI1 */\r
 834 \r
 835 #ifdef _TIM8\r
 836   #define TIM8                ((TIM_TypeDef *) TIM8_BASE)\r
 837 #endif /*_TIM8 */\r
 838 \r
 839 #ifdef _USART1\r
 840   #define USART1              ((USART_TypeDef *) USART1_BASE)\r
 841 #endif /*_USART1 */\r
 842 \r
 843 #ifdef _ADC3\r
 844   #define ADC3                ((ADC_TypeDef *) ADC3_BASE)\r
 845 #endif /*_ADC3 */\r
 846 \r
 847 #ifdef _SDIO\r
 848   #define SDIO                ((SDIO_TypeDef *) SDIO_BASE)\r
 849 #endif /*_SDIO */\r
 850 \r
 851 #ifdef _DMA\r
 852   #define DMA1                ((DMA_TypeDef *) DMA1_BASE)\r
 853   #define DMA2                ((DMA_TypeDef *) DMA2_BASE)\r
 854 #endif /*_DMA */\r
 855 \r
 856 #ifdef _DMA1_Channel1\r
 857   #define DMA1_Channel1       ((DMA_Channel_TypeDef *) DMA1_Channel1_BASE)\r
 858 #endif /*_DMA1_Channel1 */\r
 859 \r
 860 #ifdef _DMA1_Channel2\r
 861   #define DMA1_Channel2       ((DMA_Channel_TypeDef *) DMA1_Channel2_BASE)\r
 862 #endif /*_DMA1_Channel2 */\r
 863 \r
 864 #ifdef _DMA1_Channel3\r
 865   #define DMA1_Channel3       ((DMA_Channel_TypeDef *) DMA1_Channel3_BASE)\r
 866 #endif /*_DMA1_Channel3 */\r
 867 \r
 868 #ifdef _DMA1_Channel4\r
 869   #define DMA1_Channel4       ((DMA_Channel_TypeDef *) DMA1_Channel4_BASE)\r
 870 #endif /*_DMA1_Channel4 */\r
 871 \r
 872 #ifdef _DMA1_Channel5\r
 873   #define DMA1_Channel5       ((DMA_Channel_TypeDef *) DMA1_Channel5_BASE)\r
 874 #endif /*_DMA1_Channel5 */\r
 875 \r
 876 #ifdef _DMA1_Channel6\r
 877   #define DMA1_Channel6       ((DMA_Channel_TypeDef *) DMA1_Channel6_BASE)\r
 878 #endif /*_DMA1_Channel6 */\r
 879 \r
 880 #ifdef _DMA1_Channel7\r
 881   #define DMA1_Channel7       ((DMA_Channel_TypeDef *) DMA1_Channel7_BASE)\r
 882 #endif /*_DMA1_Channel7 */\r
 883 \r
 884 #ifdef _DMA2_Channel1\r
 885   #define DMA2_Channel1       ((DMA_Channel_TypeDef *) DMA2_Channel1_BASE)\r
 886 #endif /*_DMA2_Channel1 */\r
 887 \r
 888 #ifdef _DMA2_Channel2\r
 889   #define DMA2_Channel2       ((DMA_Channel_TypeDef *) DMA2_Channel2_BASE)\r
 890 #endif /*_DMA2_Channel2 */\r
 891 \r
 892 #ifdef _DMA2_Channel3\r
 893   #define DMA2_Channel3       ((DMA_Channel_TypeDef *) DMA2_Channel3_BASE)\r
 894 #endif /*_DMA2_Channel3 */\r
 895 \r
 896 #ifdef _DMA2_Channel4\r
 897   #define DMA2_Channel4       ((DMA_Channel_TypeDef *) DMA2_Channel4_BASE)\r
 898 #endif /*_DMA2_Channel4 */\r
 899 \r
 900 #ifdef _DMA2_Channel5\r
 901   #define DMA2_Channel5       ((DMA_Channel_TypeDef *) DMA2_Channel5_BASE)\r
 902 #endif /*_DMA2_Channel5 */\r
 903 \r
 904 #ifdef _RCC\r
 905   #define RCC                 ((RCC_TypeDef *) RCC_BASE)\r
 906 #endif /*_RCC */\r
 907 \r
 908 #ifdef _CRC\r
 909   #define CRC                 ((CRC_TypeDef *) CRC_BASE)\r
 910 #endif /*_CRC */\r
 911 \r
 912 #ifdef _FLASH\r
 913   #define FLASH               ((FLASH_TypeDef *) FLASH_R_BASE)\r
 914   #define OB                  ((OB_TypeDef *) OB_BASE) \r
 915 #endif /*_FLASH */\r
 916 \r
 917 #ifdef _FSMC\r
 918   #define FSMC_Bank1          ((FSMC_Bank1_TypeDef *) FSMC_Bank1_R_BASE)\r
 919   #define FSMC_Bank1E         ((FSMC_Bank1E_TypeDef *) FSMC_Bank1E_R_BASE)\r
 920   #define FSMC_Bank2          ((FSMC_Bank2_TypeDef *) FSMC_Bank2_R_BASE)\r
 921   #define FSMC_Bank3          ((FSMC_Bank3_TypeDef *) FSMC_Bank3_R_BASE)\r
 922   #define FSMC_Bank4          ((FSMC_Bank4_TypeDef *) FSMC_Bank4_R_BASE)\r
 923 #endif /*_FSMC */\r
 924 \r
 925 #ifdef _DBGMCU\r
 926   #define DBGMCU              ((DBGMCU_TypeDef *) DBGMCU_BASE)\r
 927 #endif /*_DBGMCU */\r
 928 \r
 929 #ifdef _SysTick\r
 930   #define SysTick             ((SysTick_TypeDef *) SysTick_BASE)\r
 931 #endif /*_SysTick */\r
 932 \r
 933 #ifdef _NVIC\r
 934   #define NVIC                ((NVIC_TypeDef *) NVIC_BASE)\r
 935   #define SCB                 ((SCB_TypeDef *) SCB_BASE)  \r
 936 #endif /*_NVIC */\r
 937 \r
 938 /*------------------------ Debug Mode ----------------------------------------*/\r
 939 #else   /* DEBUG */\r
 940 #ifdef _TIM2\r
 941   EXT TIM_TypeDef             *TIM2;\r
 942 #endif /*_TIM2 */\r
 943 \r
 944 #ifdef _TIM3\r
 945   EXT TIM_TypeDef             *TIM3;\r
 946 #endif /*_TIM3 */\r
 947 \r
 948 #ifdef _TIM4\r
 949   EXT TIM_TypeDef             *TIM4;\r
 950 #endif /*_TIM4 */\r
 951 \r
 952 #ifdef _TIM5\r
 953   EXT TIM_TypeDef             *TIM5;\r
 954 #endif /*_TIM5 */\r
 955 \r
 956 #ifdef _TIM6\r
 957   EXT TIM_TypeDef             *TIM6;\r
 958 #endif /*_TIM6 */\r
 959 \r
 960 #ifdef _TIM7\r
 961   EXT TIM_TypeDef             *TIM7;\r
 962 #endif /*_TIM7 */\r
 963 \r
 964 #ifdef _RTC\r
 965   EXT RTC_TypeDef             *RTC;\r
 966 #endif /*_RTC */\r
 967 \r
 968 #ifdef _WWDG\r
 969   EXT WWDG_TypeDef            *WWDG;\r
 970 #endif /*_WWDG */\r
 971 \r
 972 #ifdef _IWDG\r
 973   EXT IWDG_TypeDef            *IWDG;\r
 974 #endif /*_IWDG */\r
 975 \r
 976 #ifdef _SPI2\r
 977   EXT SPI_TypeDef             *SPI2;\r
 978 #endif /*_SPI2 */\r
 979 \r
 980 #ifdef _SPI3\r
 981   EXT SPI_TypeDef             *SPI3;\r
 982 #endif /*_SPI3 */\r
 983 \r
 984 #ifdef _USART2\r
 985   EXT USART_TypeDef           *USART2;\r
 986 #endif /*_USART2 */\r
 987 \r
 988 #ifdef _USART3\r
 989   EXT USART_TypeDef           *USART3;\r
 990 #endif /*_USART3 */\r
 991 \r
 992 #ifdef _UART4\r
 993   EXT USART_TypeDef           *UART4;\r
 994 #endif /*_UART4 */\r
 995 \r
 996 #ifdef _UART5\r
 997   EXT USART_TypeDef           *UART5;\r
 998 #endif /*_UART5 */\r
 999 \r
1000 #ifdef _I2C1\r
1001   EXT I2C_TypeDef             *I2C1;\r
1002 #endif /*_I2C1 */\r
1003 \r
1004 #ifdef _I2C2\r
1005   EXT I2C_TypeDef             *I2C2;\r
1006 #endif /*_I2C2 */\r
1007 \r
1008 #ifdef _CAN\r
1009   EXT CAN_TypeDef             *CAN;\r
1010 #endif /*_CAN */\r
1011 \r
1012 #ifdef _BKP\r
1013   EXT BKP_TypeDef             *BKP;\r
1014 #endif /*_BKP */\r
1015 \r
1016 #ifdef _PWR\r
1017   EXT PWR_TypeDef             *PWR;\r
1018 #endif /*_PWR */\r
1019 \r
1020 #ifdef _DAC\r
1021   EXT DAC_TypeDef             *DAC;\r
1022 #endif /*_DAC */\r
1023 \r
1024 #ifdef _AFIO\r
1025   EXT AFIO_TypeDef            *AFIO;\r
1026 #endif /*_AFIO */\r
1027 \r
1028 #ifdef _EXTI\r
1029   EXT EXTI_TypeDef            *EXTI;\r
1030 #endif /*_EXTI */\r
1031 \r
1032 #ifdef _GPIOA\r
1033   EXT GPIO_TypeDef            *GPIOA;\r
1034 #endif /*_GPIOA */\r
1035 \r
1036 #ifdef _GPIOB\r
1037   EXT GPIO_TypeDef            *GPIOB;\r
1038 #endif /*_GPIOB */\r
1039 \r
1040 #ifdef _GPIOC\r
1041   EXT GPIO_TypeDef            *GPIOC;\r
1042 #endif /*_GPIOC */\r
1043 \r
1044 #ifdef _GPIOD\r
1045   EXT GPIO_TypeDef            *GPIOD;\r
1046 #endif /*_GPIOD */\r
1047 \r
1048 #ifdef _GPIOE\r
1049   EXT GPIO_TypeDef            *GPIOE;\r
1050 #endif /*_GPIOE */\r
1051 \r
1052 #ifdef _GPIOF\r
1053   EXT GPIO_TypeDef            *GPIOF;\r
1054 #endif /*_GPIOF */\r
1055 \r
1056 #ifdef _GPIOG\r
1057   EXT GPIO_TypeDef            *GPIOG;\r
1058 #endif /*_GPIOG */\r
1059 \r
1060 #ifdef _ADC1\r
1061   EXT ADC_TypeDef             *ADC1;\r
1062 #endif /*_ADC1 */\r
1063 \r
1064 #ifdef _ADC2\r
1065   EXT ADC_TypeDef             *ADC2;\r
1066 #endif /*_ADC2 */\r
1067 \r
1068 #ifdef _TIM1\r
1069   EXT TIM_TypeDef             *TIM1;\r
1070 #endif /*_TIM1 */\r
1071 \r
1072 #ifdef _SPI1\r
1073   EXT SPI_TypeDef             *SPI1;\r
1074 #endif /*_SPI1 */\r
1075 \r
1076 #ifdef _TIM8\r
1077   EXT TIM_TypeDef             *TIM8;\r
1078 #endif /*_TIM8 */\r
1079 \r
1080 #ifdef _USART1\r
1081   EXT USART_TypeDef           *USART1;\r
1082 #endif /*_USART1 */\r
1083 \r
1084 #ifdef _ADC3\r
1085   EXT ADC_TypeDef             *ADC3;\r
1086 #endif /*_ADC3 */\r
1087 \r
1088 #ifdef _SDIO\r
1089   EXT SDIO_TypeDef            *SDIO;\r
1090 #endif /*_SDIO */\r
1091 \r
1092 #ifdef _DMA\r
1093   EXT DMA_TypeDef             *DMA1;\r
1094   EXT DMA_TypeDef             *DMA2;\r
1095 #endif /*_DMA */\r
1096 \r
1097 #ifdef _DMA1_Channel1\r
1098   EXT DMA_Channel_TypeDef     *DMA1_Channel1;\r
1099 #endif /*_DMA1_Channel1 */\r
1100 \r
1101 #ifdef _DMA1_Channel2\r
1102   EXT DMA_Channel_TypeDef     *DMA1_Channel2;\r
1103 #endif /*_DMA1_Channel2 */\r
1104 \r
1105 #ifdef _DMA1_Channel3\r
1106   EXT DMA_Channel_TypeDef     *DMA1_Channel3;\r
1107 #endif /*_DMA1_Channel3 */\r
1108 \r
1109 #ifdef _DMA1_Channel4\r
1110   EXT DMA_Channel_TypeDef     *DMA1_Channel4;\r
1111 #endif /*_DMA1_Channel4 */\r
1112 \r
1113 #ifdef _DMA1_Channel5\r
1114   EXT DMA_Channel_TypeDef     *DMA1_Channel5;\r
1115 #endif /*_DMA1_Channel5 */\r
1116 \r
1117 #ifdef _DMA1_Channel6\r
1118   EXT DMA_Channel_TypeDef     *DMA1_Channel6;\r
1119 #endif /*_DMA1_Channel6 */\r
1120 \r
1121 #ifdef _DMA1_Channel7\r
1122   EXT DMA_Channel_TypeDef     *DMA1_Channel7;\r
1123 #endif /*_DMA1_Channel7 */\r
1124 \r
1125 #ifdef _DMA2_Channel1\r
1126   EXT DMA_Channel_TypeDef     *DMA2_Channel1;\r
1127 #endif /*_DMA2_Channel1 */\r
1128 \r
1129 #ifdef _DMA2_Channel2\r
1130   EXT DMA_Channel_TypeDef     *DMA2_Channel2;\r
1131 #endif /*_DMA2_Channel2 */\r
1132 \r
1133 #ifdef _DMA2_Channel3\r
1134   EXT DMA_Channel_TypeDef     *DMA2_Channel3;\r
1135 #endif /*_DMA2_Channel3 */\r
1136 \r
1137 #ifdef _DMA2_Channel4\r
1138   EXT DMA_Channel_TypeDef     *DMA2_Channel4;\r
1139 #endif /*_DMA2_Channel4 */\r
1140 \r
1141 #ifdef _DMA2_Channel5\r
1142   EXT DMA_Channel_TypeDef     *DMA2_Channel5;\r
1143 #endif /*_DMA2_Channel5 */\r
1144 \r
1145 #ifdef _RCC\r
1146   EXT RCC_TypeDef             *RCC;\r
1147 #endif /*_RCC */\r
1148 \r
1149 #ifdef _CRC\r
1150   EXT CRC_TypeDef             *CRC;\r
1151 #endif /*_CRC */\r
1152 \r
1153 #ifdef _FLASH\r
1154   EXT FLASH_TypeDef            *FLASH;\r
1155   EXT OB_TypeDef               *OB;  \r
1156 #endif /*_FLASH */\r
1157 \r
1158 #ifdef _FSMC\r
1159   EXT FSMC_Bank1_TypeDef      *FSMC_Bank1;\r
1160   EXT FSMC_Bank1E_TypeDef     *FSMC_Bank1E;\r
1161   EXT FSMC_Bank2_TypeDef      *FSMC_Bank2;\r
1162   EXT FSMC_Bank3_TypeDef      *FSMC_Bank3;\r
1163   EXT FSMC_Bank4_TypeDef      *FSMC_Bank4;\r
1164 #endif /*_FSMC */\r
1165 \r
1166 #ifdef _DBGMCU\r
1167   EXT DBGMCU_TypeDef          *DBGMCU;\r
1168 #endif /*_DBGMCU */\r
1169 \r
1170 #ifdef _SysTick\r
1171   EXT SysTick_TypeDef         *SysTick;\r
1172 #endif /*_SysTick */\r
1173 \r
1174 #ifdef _NVIC\r
1175   EXT NVIC_TypeDef            *NVIC;\r
1176   EXT SCB_TypeDef             *SCB;\r
1177 #endif /*_NVIC */\r
1178 \r
1179 #endif  /* DEBUG */\r
1180 \r
1181 /* Exported constants --------------------------------------------------------*/\r
1182 /* Exported macro ------------------------------------------------------------*/\r
1183 /* Exported functions ------------------------------------------------------- */\r
1184 \r
1185 #endif /* __STM32F10x_MAP_H */\r
1186 \r
1187 /******************* (C) COPYRIGHT 2008 STMicroelectronics *****END OF FILE****/\r