]> git.sur5r.net Git - freertos/blob - Demo/CORTEX_STM32F107_GCC_Rowley/timertest.c
Update to V5.4.2. See http://www.freertos.org/History.txt .
[freertos] / Demo / CORTEX_STM32F107_GCC_Rowley / timertest.c
1 /*\r
2         FreeRTOS V5.4.2 - Copyright (C) 2009 Real Time Engineers Ltd.\r
3 \r
4         This file is part of the FreeRTOS distribution.\r
5 \r
6         FreeRTOS is free software; you can redistribute it and/or modify it     under \r
7         the terms of the GNU General Public License (version 2) as published by the \r
8         Free Software Foundation and modified by the FreeRTOS exception.\r
9         **NOTE** The exception to the GPL is included to allow you to distribute a\r
10         combined work that includes FreeRTOS without being obliged to provide the \r
11         source code for proprietary components outside of the FreeRTOS kernel.  \r
12         Alternative commercial license and support terms are also available upon \r
13         request.  See the licensing section of http://www.FreeRTOS.org for full \r
14         license details.\r
15 \r
16         FreeRTOS is distributed in the hope that it will be useful,     but WITHOUT\r
17         ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
18         FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
19         more details.\r
20 \r
21         You should have received a copy of the GNU General Public License along\r
22         with FreeRTOS; if not, write to the Free Software Foundation, Inc., 59\r
23         Temple Place, Suite 330, Boston, MA  02111-1307  USA.\r
24 \r
25 \r
26         ***************************************************************************\r
27         *                                                                         *\r
28         * Looking for a quick start?  Then check out the FreeRTOS eBook!          *\r
29         * See http://www.FreeRTOS.org/Documentation for details                   *\r
30         *                                                                         *\r
31         ***************************************************************************\r
32 \r
33         1 tab == 4 spaces!\r
34 \r
35         Please ensure to read the configuration and relevant port sections of the\r
36         online documentation.\r
37 \r
38         http://www.FreeRTOS.org - Documentation, latest information, license and\r
39         contact details.\r
40 \r
41         http://www.SafeRTOS.com - A version that is certified for use in safety\r
42         critical systems.\r
43 \r
44         http://www.OpenRTOS.com - Commercial support, development, porting,\r
45         licensing and training services.\r
46 */\r
47 \r
48 /* High speed timer test as described in main.c. */\r
49 \r
50 /* Scheduler includes. */\r
51 #include "FreeRTOS.h"\r
52 \r
53 /* Library includes. */\r
54 #include "stm32f10x_lib.h"\r
55 #include "stm32f10x_tim.h"\r
56 #include "stm32f10x_map.h"\r
57 \r
58 /* The set frequency of the interrupt.  Deviations from this are measured as\r
59 the jitter. */\r
60 #define timerINTERRUPT_FREQUENCY                ( ( unsigned portSHORT ) 20000 )\r
61 \r
62 /* The expected time between each of the timer interrupts - if the jitter was\r
63 zero. */\r
64 #define timerEXPECTED_DIFFERENCE_VALUE  ( configCPU_CLOCK_HZ / timerINTERRUPT_FREQUENCY )\r
65 \r
66 /* The highest available interrupt priority. */\r
67 #define timerHIGHEST_PRIORITY                   ( 0 )\r
68 \r
69 /* Misc defines. */\r
70 #define timerMAX_32BIT_VALUE                    ( 0xffffffffUL )\r
71 #define timerTIMER_1_COUNT_VALUE                ( * ( ( unsigned long * ) ( TIMER1_BASE + 0x48 ) ) )\r
72 \r
73 /* The number of interrupts to pass before we start looking at the jitter. */\r
74 #define timerSETTLE_TIME                        5\r
75 \r
76 /*-----------------------------------------------------------*/\r
77 \r
78 /*\r
79  * Configures the two timers used to perform the test.\r
80  */\r
81 void vSetupHighFrequencyTimer( void );\r
82 \r
83 /* Stores the value of the maximum recorded jitter between interrupts. */\r
84 volatile unsigned portSHORT usMaxJitter = 0;\r
85 \r
86 /* Variable that counts at 20KHz to provide the time base for the run time\r
87 stats. */\r
88 unsigned long ulRunTimeStatsClock = 0UL;\r
89 \r
90 /*-----------------------------------------------------------*/\r
91 \r
92 void vSetupHighFrequencyTimer( void )\r
93 {\r
94 unsigned long ulFrequency;\r
95 TIM_TimeBaseInitTypeDef  TIM_TimeBaseStructure;\r
96 NVIC_InitTypeDef NVIC_InitStructure;\r
97 \r
98 \r
99         /* Enable timer clocks */\r
100         RCC_APB1PeriphClockCmd( RCC_APB1Periph_TIM2, ENABLE );\r
101         RCC_APB1PeriphClockCmd( RCC_APB1Periph_TIM3, ENABLE );\r
102 \r
103         /* Initialise data. */\r
104         TIM_DeInit( TIM2 );\r
105         TIM_DeInit( TIM3 );\r
106         TIM_TimeBaseStructInit( &TIM_TimeBaseStructure );\r
107 \r
108         /* Time base configuration for timer 2 - which generates the interrupts. */\r
109         ulFrequency = configCPU_CLOCK_HZ / timerINTERRUPT_FREQUENCY;\r
110         TIM_TimeBaseStructure.TIM_Period = ( unsigned portSHORT ) ( ulFrequency & 0xffffUL );\r
111         TIM_TimeBaseStructure.TIM_Prescaler = 0x0;\r
112         TIM_TimeBaseStructure.TIM_ClockDivision = 0x0;\r
113         TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;\r
114         TIM_TimeBaseInit( TIM2, &TIM_TimeBaseStructure );\r
115         TIM_ARRPreloadConfig( TIM2, ENABLE );\r
116 \r
117 \r
118         /* Configuration for timer 3 which is used as a high resolution time\r
119         measurement. */\r
120         TIM_TimeBaseStructure.TIM_Period = ( unsigned portSHORT ) 0xffff;\r
121         TIM_TimeBaseInit( TIM3, &TIM_TimeBaseStructure );\r
122         TIM_ARRPreloadConfig( TIM3, ENABLE );\r
123 \r
124         /* Enable TIM2 IT.  TIM3 does not generate an interrupt. */\r
125         NVIC_InitStructure.NVIC_IRQChannel = TIM2_IRQChannel;\r
126         NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0;\r
127         NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = timerHIGHEST_PRIORITY;\r
128         NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;\r
129         NVIC_Init( &NVIC_InitStructure );\r
130         TIM_ITConfig( TIM2, TIM_IT_Update, ENABLE );\r
131 \r
132         /* Finally, enable both timers. */\r
133         TIM_Cmd( TIM2, ENABLE );\r
134         TIM_Cmd( TIM3, ENABLE );\r
135 }\r
136 /*-----------------------------------------------------------*/\r
137 \r
138 void TIM2_IRQHandler( void )\r
139 {\r
140 static unsigned portSHORT usLastCount = 0, usSettleCount = 0, usMaxDifference = 0;\r
141 unsigned portSHORT usThisCount, usDifference;\r
142 \r
143         /* Capture the free running timer 3 value as we enter the interrupt. */\r
144         usThisCount = TIM3->CNT;\r
145 \r
146         if( usSettleCount >= timerSETTLE_TIME )\r
147         {\r
148                 /* What is the difference between the timer value in this interrupt\r
149                 and the value from the last interrupt. */\r
150                 usDifference = usThisCount - usLastCount;\r
151 \r
152                 /* Store the difference in the timer values if it is larger than the\r
153                 currently stored largest value.  The difference over and above the\r
154                 expected difference will give the 'jitter' in the processing of these\r
155                 interrupts. */\r
156                 if( usDifference > usMaxDifference )\r
157                 {\r
158                         usMaxDifference = usDifference;\r
159                         usMaxJitter = usMaxDifference - timerEXPECTED_DIFFERENCE_VALUE;\r
160                 }\r
161         }\r
162         else\r
163         {\r
164                 /* Don't bother storing any values for the first couple of\r
165                 interrupts. */\r
166                 usSettleCount++;\r
167         }\r
168 \r
169         /* Remember what the timer value was this time through, so we can calculate\r
170         the difference the next time through. */\r
171         usLastCount = usThisCount;\r
172 \r
173         /* Keep a count of the number of interrupts as a time base for the run time\r
174         stats collection. */\r
175         ulRunTimeStatsClock++;\r
176 \r
177     TIM_ClearITPendingBit( TIM2, TIM_IT_Update );\r
178 }\r
179 \r
180 \r
181 \r
182 \r
183 \r
184 \r
185 \r
186 \r