git.sur5r.net Git - freertos/blob - Demo/ColdFire_MCF52221_CodeWarrior/headers/MCF52221_PAD.h

   1 /* Coldfire C Header File\r
   2  * Copyright Freescale Semiconductor Inc\r
   3  * All rights reserved.\r
   4  *\r
   5  * 2008/05/23 Revision: 0.95\r
   6  *\r
   7  * (c) Copyright UNIS, a.s. 1997-2008\r
   8  * UNIS, a.s.\r
   9  * Jundrovska 33\r
  10  * 624 00 Brno\r
  11  * Czech Republic\r
  12  * http      : www.processorexpert.com\r
  13  * mail      : info@processorexpert.com\r
  14  */\r
  15 \r
  16 #ifndef __MCF52221_PAD_H__\r
  17 #define __MCF52221_PAD_H__\r
  18 \r
  19 \r
  20 /*********************************************************************\r
  21 *\r
  22 * Common GPIO\r
  23 *\r
  24 *********************************************************************/\r
  25 \r
  26 /* Register read/write macros */\r
  27 #define MCF_PAD_PSRR                         (*(vuint32*)(0x40100078))\r
  28 #define MCF_PAD_PDSR                         (*(vuint32*)(0x4010007C))\r
  29 \r
  30 \r
  31 /* Bit definitions and macros for MCF_PAD_PSRR */\r
  32 #define MCF_PAD_PSRR_PSRR0                   (0x1)\r
  33 #define MCF_PAD_PSRR_PSRR1                   (0x2)\r
  34 #define MCF_PAD_PSRR_PSRR2                   (0x4)\r
  35 #define MCF_PAD_PSRR_PSRR3                   (0x8)\r
  36 #define MCF_PAD_PSRR_PSRR4                   (0x10)\r
  37 #define MCF_PAD_PSRR_PSRR5                   (0x20)\r
  38 #define MCF_PAD_PSRR_PSRR6                   (0x40)\r
  39 #define MCF_PAD_PSRR_PSRR7                   (0x80)\r
  40 #define MCF_PAD_PSRR_PSRR8                   (0x100)\r
  41 #define MCF_PAD_PSRR_PSRR9                   (0x200)\r
  42 #define MCF_PAD_PSRR_PSRR10                  (0x400)\r
  43 #define MCF_PAD_PSRR_PSRR11                  (0x800)\r
  44 #define MCF_PAD_PSRR_PSRR12                  (0x1000)\r
  45 #define MCF_PAD_PSRR_PSRR13                  (0x2000)\r
  46 #define MCF_PAD_PSRR_PSRR14                  (0x4000)\r
  47 #define MCF_PAD_PSRR_PSRR15                  (0x8000)\r
  48 #define MCF_PAD_PSRR_PSRR16                  (0x10000)\r
  49 #define MCF_PAD_PSRR_PSRR17                  (0x20000)\r
  50 #define MCF_PAD_PSRR_PSRR18                  (0x40000)\r
  51 #define MCF_PAD_PSRR_PSRR19                  (0x80000)\r
  52 #define MCF_PAD_PSRR_PSRR20                  (0x100000)\r
  53 #define MCF_PAD_PSRR_PSRR21                  (0x200000)\r
  54 #define MCF_PAD_PSRR_PSRR22                  (0x400000)\r
  55 #define MCF_PAD_PSRR_PSRR23                  (0x800000)\r
  56 #define MCF_PAD_PSRR_PSRR24                  (0x1000000)\r
  57 #define MCF_PAD_PSRR_PSRR25                  (0x2000000)\r
  58 #define MCF_PAD_PSRR_PSRR26                  (0x4000000)\r
  59 #define MCF_PAD_PSRR_PSRR27                  (0x8000000)\r
  60 \r
  61 /* Bit definitions and macros for MCF_PAD_PDSR */\r
  62 #define MCF_PAD_PDSR_PDSR0                   (0x1)\r
  63 #define MCF_PAD_PDSR_PDSR1                   (0x2)\r
  64 #define MCF_PAD_PDSR_PDSR2                   (0x4)\r
  65 #define MCF_PAD_PDSR_PDSR3                   (0x8)\r
  66 #define MCF_PAD_PDSR_PDSR4                   (0x10)\r
  67 #define MCF_PAD_PDSR_PDSR5                   (0x20)\r
  68 #define MCF_PAD_PDSR_PDSR6                   (0x40)\r
  69 #define MCF_PAD_PDSR_PDSR7                   (0x80)\r
  70 #define MCF_PAD_PDSR_PDSR8                   (0x100)\r
  71 #define MCF_PAD_PDSR_PDSR9                   (0x200)\r
  72 #define MCF_PAD_PDSR_PDSR10                  (0x400)\r
  73 #define MCF_PAD_PDSR_PDSR11                  (0x800)\r
  74 #define MCF_PAD_PDSR_PDSR12                  (0x1000)\r
  75 #define MCF_PAD_PDSR_PDSR13                  (0x2000)\r
  76 #define MCF_PAD_PDSR_PDSR14                  (0x4000)\r
  77 #define MCF_PAD_PDSR_PDSR15                  (0x8000)\r
  78 #define MCF_PAD_PDSR_PDSR16                  (0x10000)\r
  79 #define MCF_PAD_PDSR_PDSR17                  (0x20000)\r
  80 #define MCF_PAD_PDSR_PDSR18                  (0x40000)\r
  81 #define MCF_PAD_PDSR_PDSR19                  (0x80000)\r
  82 #define MCF_PAD_PDSR_PDSR20                  (0x100000)\r
  83 #define MCF_PAD_PDSR_PDSR21                  (0x200000)\r
  84 #define MCF_PAD_PDSR_PDSR22                  (0x400000)\r
  85 #define MCF_PAD_PDSR_PDSR23                  (0x800000)\r
  86 #define MCF_PAD_PDSR_PDSR24                  (0x1000000)\r
  87 #define MCF_PAD_PDSR_PDSR25                  (0x2000000)\r
  88 #define MCF_PAD_PDSR_PDSR26                  (0x4000000)\r
  89 #define MCF_PAD_PDSR_PDSR27                  (0x8000000)\r
  90 \r
  91 \r
  92 #endif /* __MCF52221_PAD_H__ */\r