git.sur5r.net Git - freertos/blob - Demo/ColdFire_MCF52233_Eclipse/RTOSDemo/MCF5223x/MCF52235_DTIM.h

   1 /* Coldfire C Header File\r
   2  * Copyright Freescale Semiconductor Inc\r
   3  * All rights reserved.\r
   4  *\r
   5  * 2007/03/19 Revision: 0.91\r
   6  */\r
   7 \r
   8 #ifndef __MCF52235_DTIM_H__\r
   9 #define __MCF52235_DTIM_H__\r
  10 \r
  11 \r
  12 /*********************************************************************\r
  13 *\r
  14 * DMA Timers (DTIM)\r
  15 *\r
  16 *********************************************************************/\r
  17 \r
  18 /* Register read/write macros */\r
  19 #define MCF_DTIM0_DTMR                       (*(vuint16*)(&__IPSBAR[0x400]))\r
  20 #define MCF_DTIM0_DTXMR                      (*(vuint8 *)(&__IPSBAR[0x402]))\r
  21 #define MCF_DTIM0_DTER                       (*(vuint8 *)(&__IPSBAR[0x403]))\r
  22 #define MCF_DTIM0_DTRR                       (*(vuint32*)(&__IPSBAR[0x404]))\r
  23 #define MCF_DTIM0_DTCR                       (*(vuint32*)(&__IPSBAR[0x408]))\r
  24 #define MCF_DTIM0_DTCN                       (*(vuint32*)(&__IPSBAR[0x40C]))\r
  25 \r
  26 #define MCF_DTIM1_DTMR                       (*(vuint16*)(&__IPSBAR[0x440]))\r
  27 #define MCF_DTIM1_DTXMR                      (*(vuint8 *)(&__IPSBAR[0x442]))\r
  28 #define MCF_DTIM1_DTER                       (*(vuint8 *)(&__IPSBAR[0x443]))\r
  29 #define MCF_DTIM1_DTRR                       (*(vuint32*)(&__IPSBAR[0x444]))\r
  30 #define MCF_DTIM1_DTCR                       (*(vuint32*)(&__IPSBAR[0x448]))\r
  31 #define MCF_DTIM1_DTCN                       (*(vuint32*)(&__IPSBAR[0x44C]))\r
  32 \r
  33 #define MCF_DTIM2_DTMR                       (*(vuint16*)(&__IPSBAR[0x480]))\r
  34 #define MCF_DTIM2_DTXMR                      (*(vuint8 *)(&__IPSBAR[0x482]))\r
  35 #define MCF_DTIM2_DTER                       (*(vuint8 *)(&__IPSBAR[0x483]))\r
  36 #define MCF_DTIM2_DTRR                       (*(vuint32*)(&__IPSBAR[0x484]))\r
  37 #define MCF_DTIM2_DTCR                       (*(vuint32*)(&__IPSBAR[0x488]))\r
  38 #define MCF_DTIM2_DTCN                       (*(vuint32*)(&__IPSBAR[0x48C]))\r
  39 \r
  40 #define MCF_DTIM3_DTMR                       (*(vuint16*)(&__IPSBAR[0x4C0]))\r
  41 #define MCF_DTIM3_DTXMR                      (*(vuint8 *)(&__IPSBAR[0x4C2]))\r
  42 #define MCF_DTIM3_DTER                       (*(vuint8 *)(&__IPSBAR[0x4C3]))\r
  43 #define MCF_DTIM3_DTRR                       (*(vuint32*)(&__IPSBAR[0x4C4]))\r
  44 #define MCF_DTIM3_DTCR                       (*(vuint32*)(&__IPSBAR[0x4C8]))\r
  45 #define MCF_DTIM3_DTCN                       (*(vuint32*)(&__IPSBAR[0x4CC]))\r
  46 \r
  47 #define MCF_DTIM_DTMR(x)                     (*(vuint16*)(&__IPSBAR[0x400 + ((x)*0x40)]))\r
  48 #define MCF_DTIM_DTXMR(x)                    (*(vuint8 *)(&__IPSBAR[0x402 + ((x)*0x40)]))\r
  49 #define MCF_DTIM_DTER(x)                     (*(vuint8 *)(&__IPSBAR[0x403 + ((x)*0x40)]))\r
  50 #define MCF_DTIM_DTRR(x)                     (*(vuint32*)(&__IPSBAR[0x404 + ((x)*0x40)]))\r
  51 #define MCF_DTIM_DTCR(x)                     (*(vuint32*)(&__IPSBAR[0x408 + ((x)*0x40)]))\r
  52 #define MCF_DTIM_DTCN(x)                     (*(vuint32*)(&__IPSBAR[0x40C + ((x)*0x40)]))\r
  53 \r
  54 \r
  55 /* Bit definitions and macros for MCF_DTIM_DTMR */\r
  56 #define MCF_DTIM_DTMR_RST                    (0x1)\r
  57 #define MCF_DTIM_DTMR_CLK(x)                 (((x)&0x3)<<0x1)\r
  58 #define MCF_DTIM_DTMR_CLK_STOP               (0)\r
  59 #define MCF_DTIM_DTMR_CLK_DIV1               (0x2)\r
  60 #define MCF_DTIM_DTMR_CLK_DIV16              (0x4)\r
  61 #define MCF_DTIM_DTMR_CLK_DTIN               (0x6)\r
  62 #define MCF_DTIM_DTMR_FRR                    (0x8)\r
  63 #define MCF_DTIM_DTMR_ORRI                   (0x10)\r
  64 #define MCF_DTIM_DTMR_OM                     (0x20)\r
  65 #define MCF_DTIM_DTMR_CE(x)                  (((x)&0x3)<<0x6)\r
  66 #define MCF_DTIM_DTMR_CE_NONE                (0)\r
  67 #define MCF_DTIM_DTMR_CE_RISE                (0x40)\r
  68 #define MCF_DTIM_DTMR_CE_FALL                (0x80)\r
  69 #define MCF_DTIM_DTMR_CE_ANY                 (0xC0)\r
  70 #define MCF_DTIM_DTMR_PS(x)                  (((x)&0xFF)<<0x8)\r
  71 \r
  72 /* Bit definitions and macros for MCF_DTIM_DTXMR */\r
  73 #define MCF_DTIM_DTXMR_MODE16                (0x1)\r
  74 #define MCF_DTIM_DTXMR_HALTED                (0x40)\r
  75 #define MCF_DTIM_DTXMR_DMAEN                 (0x80)\r
  76 \r
  77 /* Bit definitions and macros for MCF_DTIM_DTER */\r
  78 #define MCF_DTIM_DTER_CAP                    (0x1)\r
  79 #define MCF_DTIM_DTER_REF                    (0x2)\r
  80 \r
  81 /* Bit definitions and macros for MCF_DTIM_DTRR */\r
  82 #define MCF_DTIM_DTRR_REF(x)                 (((x)&0xFFFFFFFF)<<0)\r
  83 \r
  84 /* Bit definitions and macros for MCF_DTIM_DTCR */\r
  85 #define MCF_DTIM_DTCR_CAP(x)                 (((x)&0xFFFFFFFF)<<0)\r
  86 \r
  87 /* Bit definitions and macros for MCF_DTIM_DTCN */\r
  88 #define MCF_DTIM_DTCN_CNT(x)                 (((x)&0xFFFFFFFF)<<0)\r
  89 \r
  90 \r
  91 #endif /* __MCF52235_DTIM_H__ */\r