git.sur5r.net Git - freertos/blob - Demo/ColdFire_MCF52233_Eclipse/RTOSDemo/MCF5223x/MCF52235_EPHY.h

   1 /* Coldfire C Header File\r
   2  * Copyright Freescale Semiconductor Inc\r
   3  * All rights reserved.\r
   4  *\r
   5  * 2007/03/19 Revision: 0.91\r
   6  */\r
   7 \r
   8 #ifndef __MCF52235_EPHY_H__\r
   9 #define __MCF52235_EPHY_H__\r
  10 \r
  11 \r
  12 /*********************************************************************\r
  13 *\r
  14 * Ethernet Physical Transceiver (EPHY)\r
  15 *\r
  16 *********************************************************************/\r
  17 \r
  18 /* Register read/write macros */\r
  19 #define MCF_EPHY_EPHYCTL0                    (*(vuint8 *)(&__IPSBAR[0x1E0000]))\r
  20 #define MCF_EPHY_EPHYCTL1                    (*(vuint8 *)(&__IPSBAR[0x1E0001]))\r
  21 #define MCF_EPHY_EPHYSR                      (*(vuint8 *)(&__IPSBAR[0x1E0002]))\r
  22 \r
  23 \r
  24 /* Bit definitions and macros for MCF_EPHY_EPHYCTL0 */\r
  25 #define MCF_EPHY_EPHYCTL0_EPHYIEN            (0x1)\r
  26 #define MCF_EPHY_EPHYCTL0_EPHYWAI            (0x4)\r
  27 #define MCF_EPHY_EPHYCTL0_LEDEN              (0x8)\r
  28 #define MCF_EPHY_EPHYCTL0_DIS10              (0x10)\r
  29 #define MCF_EPHY_EPHYCTL0_DIS100             (0x20)\r
  30 #define MCF_EPHY_EPHYCTL0_ANDIS              (0x40)\r
  31 #define MCF_EPHY_EPHYCTL0_EPHYEN             (0x80)\r
  32 \r
  33 /* Bit definitions and macros for MCF_EPHY_EPHYCTL1 */\r
  34 #define MCF_EPHY_EPHYCTL1_PHYADD(x)          (((x)&0x1F)<<0)\r
  35 \r
  36 /* Bit definitions and macros for MCF_EPHY_EPHYSR */\r
  37 #define MCF_EPHY_EPHYSR_EPHYIF               (0x1)\r
  38 #define MCF_EPHY_EPHYSR_10DIS                (0x10)\r
  39 #define MCF_EPHY_EPHYSR_100DIS               (0x20)\r
  40 \r
  41 \r
  42 #endif /* __MCF52235_EPHY_H__ */\r