1 /* Coldfire C Header File
\r
2 * Copyright Freescale Semiconductor Inc
\r
3 * All rights reserved.
\r
5 * 2007/03/19 Revision: 0.91
\r
8 #ifndef __MCF52235_GPIO_H__
\r
9 #define __MCF52235_GPIO_H__
\r
12 /*********************************************************************
\r
14 * General Purpose I/O (GPIO)
\r
16 *********************************************************************/
\r
18 /* Register read/write macros */
\r
19 #define MCF_GPIO_PORTNQ (*(vuint8 *)(&__IPSBAR[0x100008]))
\r
20 #define MCF_GPIO_DDRNQ (*(vuint8 *)(&__IPSBAR[0x100020]))
\r
21 #define MCF_GPIO_SETNQ (*(vuint8 *)(&__IPSBAR[0x100038]))
\r
22 #define MCF_GPIO_CLRNQ (*(vuint8 *)(&__IPSBAR[0x100050]))
\r
23 #define MCF_GPIO_PNQPAR (*(vuint16*)(&__IPSBAR[0x100068]))
\r
25 #define MCF_GPIO_PORTAN (*(vuint8 *)(&__IPSBAR[0x10000A]))
\r
26 #define MCF_GPIO_DDRAN (*(vuint8 *)(&__IPSBAR[0x100022]))
\r
27 #define MCF_GPIO_SETAN (*(vuint8 *)(&__IPSBAR[0x10003A]))
\r
28 #define MCF_GPIO_CLRAN (*(vuint8 *)(&__IPSBAR[0x100052]))
\r
29 #define MCF_GPIO_PANPAR (*(vuint8 *)(&__IPSBAR[0x10006A]))
\r
31 #define MCF_GPIO_PORTAS (*(vuint8 *)(&__IPSBAR[0x10000B]))
\r
32 #define MCF_GPIO_DDRAS (*(vuint8 *)(&__IPSBAR[0x100023]))
\r
33 #define MCF_GPIO_SETAS (*(vuint8 *)(&__IPSBAR[0x10003B]))
\r
34 #define MCF_GPIO_CLRAS (*(vuint8 *)(&__IPSBAR[0x100053]))
\r
35 #define MCF_GPIO_PASPAR (*(vuint8 *)(&__IPSBAR[0x10006B]))
\r
37 #define MCF_GPIO_PORTQS (*(vuint8 *)(&__IPSBAR[0x10000C]))
\r
38 #define MCF_GPIO_DDRQS (*(vuint8 *)(&__IPSBAR[0x100024]))
\r
39 #define MCF_GPIO_SETQS (*(vuint8 *)(&__IPSBAR[0x10003C]))
\r
40 #define MCF_GPIO_CLRQS (*(vuint8 *)(&__IPSBAR[0x100054]))
\r
41 #define MCF_GPIO_PQSPAR (*(vuint16*)(&__IPSBAR[0x10006C]))
\r
43 #define MCF_GPIO_PORTTA (*(vuint8 *)(&__IPSBAR[0x10000E]))
\r
44 #define MCF_GPIO_DDRTA (*(vuint8 *)(&__IPSBAR[0x100026]))
\r
45 #define MCF_GPIO_SETTA (*(vuint8 *)(&__IPSBAR[0x10003E]))
\r
46 #define MCF_GPIO_CLRTA (*(vuint8 *)(&__IPSBAR[0x100056]))
\r
47 #define MCF_GPIO_PTAPAR (*(vuint8 *)(&__IPSBAR[0x10006E]))
\r
49 #define MCF_GPIO_PORTTC (*(vuint8 *)(&__IPSBAR[0x10000F]))
\r
50 #define MCF_GPIO_DDRTC (*(vuint8 *)(&__IPSBAR[0x100027]))
\r
51 #define MCF_GPIO_SETTC (*(vuint8 *)(&__IPSBAR[0x10003F]))
\r
52 #define MCF_GPIO_CLRTC (*(vuint8 *)(&__IPSBAR[0x100057]))
\r
53 #define MCF_GPIO_PTCPAR (*(vuint8 *)(&__IPSBAR[0x10006F]))
\r
55 #define MCF_GPIO_PORTTD (*(vuint8 *)(&__IPSBAR[0x100010]))
\r
56 #define MCF_GPIO_DDRTD (*(vuint8 *)(&__IPSBAR[0x100028]))
\r
57 #define MCF_GPIO_SETTD (*(vuint8 *)(&__IPSBAR[0x100040]))
\r
58 #define MCF_GPIO_CLRTD (*(vuint8 *)(&__IPSBAR[0x100058]))
\r
59 #define MCF_GPIO_PTDPAR (*(vuint8 *)(&__IPSBAR[0x100070]))
\r
61 #define MCF_GPIO_PORTUA (*(vuint8 *)(&__IPSBAR[0x100011]))
\r
62 #define MCF_GPIO_DDRUA (*(vuint8 *)(&__IPSBAR[0x100029]))
\r
63 #define MCF_GPIO_SETUA (*(vuint8 *)(&__IPSBAR[0x100041]))
\r
64 #define MCF_GPIO_CLRUA (*(vuint8 *)(&__IPSBAR[0x100059]))
\r
65 #define MCF_GPIO_PUAPAR (*(vuint8 *)(&__IPSBAR[0x100071]))
\r
67 #define MCF_GPIO_PORTUB (*(vuint8 *)(&__IPSBAR[0x100012]))
\r
68 #define MCF_GPIO_DDRUB (*(vuint8 *)(&__IPSBAR[0x10002A]))
\r
69 #define MCF_GPIO_SETUB (*(vuint8 *)(&__IPSBAR[0x100042]))
\r
70 #define MCF_GPIO_CLRUB (*(vuint8 *)(&__IPSBAR[0x10005A]))
\r
71 #define MCF_GPIO_PUBPAR (*(vuint8 *)(&__IPSBAR[0x100072]))
\r
73 #define MCF_GPIO_PORTUC (*(vuint8 *)(&__IPSBAR[0x100013]))
\r
74 #define MCF_GPIO_DDRUC (*(vuint8 *)(&__IPSBAR[0x10002B]))
\r
75 #define MCF_GPIO_SETUC (*(vuint8 *)(&__IPSBAR[0x100043]))
\r
76 #define MCF_GPIO_CLRUC (*(vuint8 *)(&__IPSBAR[0x10005B]))
\r
77 #define MCF_GPIO_PUCPAR (*(vuint8 *)(&__IPSBAR[0x100073]))
\r
79 #define MCF_GPIO_PORTDD (*(vuint8 *)(&__IPSBAR[0x100014]))
\r
80 #define MCF_GPIO_DDRDD (*(vuint8 *)(&__IPSBAR[0x10002C]))
\r
81 #define MCF_GPIO_SETDD (*(vuint8 *)(&__IPSBAR[0x100044]))
\r
82 #define MCF_GPIO_CLRDD (*(vuint8 *)(&__IPSBAR[0x10005C]))
\r
83 #define MCF_GPIO_PDDPAR (*(vuint8 *)(&__IPSBAR[0x100074]))
\r
85 #define MCF_GPIO_PORTLD (*(vuint8 *)(&__IPSBAR[0x100015]))
\r
86 #define MCF_GPIO_DDRLD (*(vuint8 *)(&__IPSBAR[0x10002D]))
\r
87 #define MCF_GPIO_SETLD (*(vuint8 *)(&__IPSBAR[0x100045]))
\r
88 #define MCF_GPIO_CLRLD (*(vuint8 *)(&__IPSBAR[0x10005D]))
\r
89 #define MCF_GPIO_PLDPAR (*(vuint8 *)(&__IPSBAR[0x100075]))
\r
91 #define MCF_GPIO_PORTGP (*(vuint8 *)(&__IPSBAR[0x100016]))
\r
92 #define MCF_GPIO_DDRGP (*(vuint8 *)(&__IPSBAR[0x10002E]))
\r
93 #define MCF_GPIO_SETGP (*(vuint8 *)(&__IPSBAR[0x100046]))
\r
94 #define MCF_GPIO_CLRGP (*(vuint8 *)(&__IPSBAR[0x10005E]))
\r
95 #define MCF_GPIO_PGPPAR (*(vuint8 *)(&__IPSBAR[0x100076]))
\r
99 /* Bit definitions and macros for MCF_GPIO_PORTNQ */
\r
100 #define MCF_GPIO_PORTNQ_PORTNQ1 (0x2)
\r
101 #define MCF_GPIO_PORTNQ_PORTNQ2 (0x4)
\r
102 #define MCF_GPIO_PORTNQ_PORTNQ3 (0x8)
\r
103 #define MCF_GPIO_PORTNQ_PORTNQ4 (0x10)
\r
104 #define MCF_GPIO_PORTNQ_PORTNQ5 (0x20)
\r
105 #define MCF_GPIO_PORTNQ_PORTNQ6 (0x40)
\r
106 #define MCF_GPIO_PORTNQ_PORTNQ7 (0x80)
\r
108 /* Bit definitions and macros for MCF_GPIO_DDRNQ */
\r
109 #define MCF_GPIO_DDRNQ_DDRNQ1 (0x2)
\r
110 #define MCF_GPIO_DDRNQ_DDRNQ2 (0x4)
\r
111 #define MCF_GPIO_DDRNQ_DDRNQ3 (0x8)
\r
112 #define MCF_GPIO_DDRNQ_DDRNQ4 (0x10)
\r
113 #define MCF_GPIO_DDRNQ_DDRNQ5 (0x20)
\r
114 #define MCF_GPIO_DDRNQ_DDRNQ6 (0x40)
\r
115 #define MCF_GPIO_DDRNQ_DDRNQ7 (0x80)
\r
117 /* Bit definitions and macros for MCF_GPIO_SETNQ */
\r
118 #define MCF_GPIO_SETNQ_SETNQ1 (0x2)
\r
119 #define MCF_GPIO_SETNQ_SETNQ2 (0x4)
\r
120 #define MCF_GPIO_SETNQ_SETNQ3 (0x8)
\r
121 #define MCF_GPIO_SETNQ_SETNQ4 (0x10)
\r
122 #define MCF_GPIO_SETNQ_SETNQ5 (0x20)
\r
123 #define MCF_GPIO_SETNQ_SETNQ6 (0x40)
\r
124 #define MCF_GPIO_SETNQ_SETNQ7 (0x80)
\r
126 /* Bit definitions and macros for MCF_GPIO_CLRNQ */
\r
127 #define MCF_GPIO_CLRNQ_CLRNQ1 (0x2)
\r
128 #define MCF_GPIO_CLRNQ_CLRNQ2 (0x4)
\r
129 #define MCF_GPIO_CLRNQ_CLRNQ3 (0x8)
\r
130 #define MCF_GPIO_CLRNQ_CLRNQ4 (0x10)
\r
131 #define MCF_GPIO_CLRNQ_CLRNQ5 (0x20)
\r
132 #define MCF_GPIO_CLRNQ_CLRNQ6 (0x40)
\r
133 #define MCF_GPIO_CLRNQ_CLRNQ7 (0x80)
\r
135 /* Bit definitions and macros for MCF_GPIO_PNQPAR */
\r
136 #define MCF_GPIO_PNQPAR_PNQPAR1(x) (((x)&0x3)<<0x2)
\r
137 #define MCF_GPIO_PNQPAR_IRQ1_GPIO (0)
\r
138 #define MCF_GPIO_PNQPAR_IRQ1_IRQ1 (0x4)
\r
139 #define MCF_GPIO_PNQPAR_IRQ1_SYNCA (0x8)
\r
140 #define MCF_GPIO_PNQPAR_IRQ1_PWM1 (0xC)
\r
141 #define MCF_GPIO_PNQPAR_PNQPAR2(x) (((x)&0x3)<<0x4)
\r
142 #define MCF_GPIO_PNQPAR_IRQ2_GPIO (0)
\r
143 #define MCF_GPIO_PNQPAR_IRQ2_IRQ2 (0x10)
\r
144 #define MCF_GPIO_PNQPAR_IRQ2_FEC_RXD3 (0x30)
\r
145 #define MCF_GPIO_PNQPAR_PNQPAR3(x) (((x)&0x3)<<0x6)
\r
146 #define MCF_GPIO_PNQPAR_IRQ3_GPIO (0)
\r
147 #define MCF_GPIO_PNQPAR_IRQ3_IRQ3 (0x40)
\r
148 #define MCF_GPIO_PNQPAR_IRQ3_FEC_RXD2 (0xC0)
\r
149 #define MCF_GPIO_PNQPAR_PNQPAR4(x) (((x)&0x3)<<0x8)
\r
150 #define MCF_GPIO_PNQPAR_IRQ4_GPIO (0)
\r
151 #define MCF_GPIO_PNQPAR_IRQ4_IRQ4 (0x100)
\r
152 #define MCF_GPIO_PNQPAR_PNQPAR5(x) (((x)&0x3)<<0xA)
\r
153 #define MCF_GPIO_PNQPAR_IRQ5_GPIO (0)
\r
154 #define MCF_GPIO_PNQPAR_IRQ5_IRQ5 (0x400)
\r
155 #define MCF_GPIO_PNQPAR_IRQ5_FEC_RXD1 (0xC00)
\r
156 #define MCF_GPIO_PNQPAR_PNQPAR6(x) (((x)&0x3)<<0xC)
\r
157 #define MCF_GPIO_PNQPAR_IRQ6_GPIO (0)
\r
158 #define MCF_GPIO_PNQPAR_IRQ6_IRQ6 (0x1000)
\r
159 #define MCF_GPIO_PNQPAR_IRQ6_FEC_RXER (0x3000)
\r
160 #define MCF_GPIO_PNQPAR_PNQPAR7(x) (((x)&0x3)<<0xE)
\r
161 #define MCF_GPIO_PNQPAR_IRQ7_GPIO (0)
\r
162 #define MCF_GPIO_PNQPAR_IRQ7_IRQ7 (0x4000)
\r
164 /* Bit definitions and macros for MCF_GPIO_PORTAN */
\r
165 #define MCF_GPIO_PORTAN_PORTAN0 (0x1)
\r
166 #define MCF_GPIO_PORTAN_PORTAN1 (0x2)
\r
167 #define MCF_GPIO_PORTAN_PORTAN2 (0x4)
\r
168 #define MCF_GPIO_PORTAN_PORTAN3 (0x8)
\r
169 #define MCF_GPIO_PORTAN_PORTAN4 (0x10)
\r
170 #define MCF_GPIO_PORTAN_PORTAN5 (0x20)
\r
171 #define MCF_GPIO_PORTAN_PORTAN6 (0x40)
\r
172 #define MCF_GPIO_PORTAN_PORTAN7 (0x80)
\r
174 /* Bit definitions and macros for MCF_GPIO_DDRAN */
\r
175 #define MCF_GPIO_DDRAN_DDRAN0 (0x1)
\r
176 #define MCF_GPIO_DDRAN_DDRAN1 (0x2)
\r
177 #define MCF_GPIO_DDRAN_DDRAN2 (0x4)
\r
178 #define MCF_GPIO_DDRAN_DDRAN3 (0x8)
\r
179 #define MCF_GPIO_DDRAN_DDRAN4 (0x10)
\r
180 #define MCF_GPIO_DDRAN_DDRAN5 (0x20)
\r
181 #define MCF_GPIO_DDRAN_DDRAN6 (0x40)
\r
182 #define MCF_GPIO_DDRAN_DDRAN7 (0x80)
\r
184 /* Bit definitions and macros for MCF_GPIO_SETAN */
\r
185 #define MCF_GPIO_SETAN_SETAN0 (0x1)
\r
186 #define MCF_GPIO_SETAN_SETAN1 (0x2)
\r
187 #define MCF_GPIO_SETAN_SETAN2 (0x4)
\r
188 #define MCF_GPIO_SETAN_SETAN3 (0x8)
\r
189 #define MCF_GPIO_SETAN_SETAN4 (0x10)
\r
190 #define MCF_GPIO_SETAN_SETAN5 (0x20)
\r
191 #define MCF_GPIO_SETAN_SETAN6 (0x40)
\r
192 #define MCF_GPIO_SETAN_SETAN7 (0x80)
\r
194 /* Bit definitions and macros for MCF_GPIO_CLRAN */
\r
195 #define MCF_GPIO_CLRAN_CLRAN0 (0x1)
\r
196 #define MCF_GPIO_CLRAN_CLRAN1 (0x2)
\r
197 #define MCF_GPIO_CLRAN_CLRAN2 (0x4)
\r
198 #define MCF_GPIO_CLRAN_CLRAN3 (0x8)
\r
199 #define MCF_GPIO_CLRAN_CLRAN4 (0x10)
\r
200 #define MCF_GPIO_CLRAN_CLRAN5 (0x20)
\r
201 #define MCF_GPIO_CLRAN_CLRAN6 (0x40)
\r
202 #define MCF_GPIO_CLRAN_CLRAN7 (0x80)
\r
204 /* Bit definitions and macros for MCF_GPIO_PANPAR */
\r
205 #define MCF_GPIO_PANPAR_PANPAR0 (0x1)
\r
206 #define MCF_GPIO_PANPAR_AN0_GPIO (0)
\r
207 #define MCF_GPIO_PANPAR_AN0_AN0 (0x1)
\r
208 #define MCF_GPIO_PANPAR_PANPAR1 (0x2)
\r
209 #define MCF_GPIO_PANPAR_AN1_GPIO (0)
\r
210 #define MCF_GPIO_PANPAR_AN1_AN1 (0x2)
\r
211 #define MCF_GPIO_PANPAR_PANPAR2 (0x4)
\r
212 #define MCF_GPIO_PANPAR_AN2_GPIO (0)
\r
213 #define MCF_GPIO_PANPAR_AN2_AN2 (0x4)
\r
214 #define MCF_GPIO_PANPAR_PANPAR3 (0x8)
\r
215 #define MCF_GPIO_PANPAR_AN3_GPIO (0)
\r
216 #define MCF_GPIO_PANPAR_AN3_AN3 (0x8)
\r
217 #define MCF_GPIO_PANPAR_PANPAR4 (0x10)
\r
218 #define MCF_GPIO_PANPAR_AN4_GPIO (0)
\r
219 #define MCF_GPIO_PANPAR_AN4_AN4 (0x10)
\r
220 #define MCF_GPIO_PANPAR_PANPAR5 (0x20)
\r
221 #define MCF_GPIO_PANPAR_AN5_GPIO (0)
\r
222 #define MCF_GPIO_PANPAR_AN5_AN5 (0x20)
\r
223 #define MCF_GPIO_PANPAR_PANPAR6 (0x40)
\r
224 #define MCF_GPIO_PANPAR_AN6_GPIO (0)
\r
225 #define MCF_GPIO_PANPAR_AN6_AN6 (0x40)
\r
226 #define MCF_GPIO_PANPAR_PANPAR7 (0x80)
\r
227 #define MCF_GPIO_PANPAR_AN7_GPIO (0)
\r
228 #define MCF_GPIO_PANPAR_AN7_AN7 (0x80)
\r
230 /* Bit definitions and macros for MCF_GPIO_PORTAS */
\r
231 #define MCF_GPIO_PORTAS_PORTAS0 (0x1)
\r
232 #define MCF_GPIO_PORTAS_PORTAS1 (0x2)
\r
233 #define MCF_GPIO_PORTAS_PORTAS2 (0x4)
\r
234 #define MCF_GPIO_PORTAS_PORTAS3 (0x8)
\r
236 /* Bit definitions and macros for MCF_GPIO_DDRAS */
\r
237 #define MCF_GPIO_DDRAS_DDRAS0 (0x1)
\r
238 #define MCF_GPIO_DDRAS_DDRAS1 (0x2)
\r
239 #define MCF_GPIO_DDRAS_DDRAS2 (0x4)
\r
240 #define MCF_GPIO_DDRAS_DDRAS3 (0x8)
\r
242 /* Bit definitions and macros for MCF_GPIO_SETAS */
\r
243 #define MCF_GPIO_SETAS_SETAS0 (0x1)
\r
244 #define MCF_GPIO_SETAS_SETAS1 (0x2)
\r
245 #define MCF_GPIO_SETAS_SETAS2 (0x4)
\r
246 #define MCF_GPIO_SETAS_SETAS3 (0x8)
\r
248 /* Bit definitions and macros for MCF_GPIO_CLRAS */
\r
249 #define MCF_GPIO_CLRAS_CLRAS0 (0x1)
\r
250 #define MCF_GPIO_CLRAS_CLRAS1 (0x2)
\r
251 #define MCF_GPIO_CLRAS_CLRAS2 (0x4)
\r
252 #define MCF_GPIO_CLRAS_CLRAS3 (0x8)
\r
254 /* Bit definitions and macros for MCF_GPIO_PASPAR */
\r
255 #define MCF_GPIO_PASPAR_PASPAR0(x) (((x)&0x3)<<0)
\r
256 #define MCF_GPIO_PASPAR_SCL_GPIO (0)
\r
257 #define MCF_GPIO_PASPAR_SCL_SCL (0x1)
\r
258 #define MCF_GPIO_PASPAR_SCL_CANTX (0x2)
\r
259 #define MCF_GPIO_PASPAR_SCL_UTXD2 (0x3)
\r
260 #define MCF_GPIO_PASPAR_PASPAR1(x) (((x)&0x3)<<0x2)
\r
261 #define MCF_GPIO_PASPAR_SDA_GPIO (0)
\r
262 #define MCF_GPIO_PASPAR_SDA_SDA (0x4)
\r
263 #define MCF_GPIO_PASPAR_SDA_CANRX (0x8)
\r
264 #define MCF_GPIO_PASPAR_SDA_URXD2 (0xC)
\r
265 #define MCF_GPIO_PASPAR_PASPAR2(x) (((x)&0x3)<<0x4)
\r
266 #define MCF_GPIO_PASPAR_SYNCB_GPIO (0)
\r
267 #define MCF_GPIO_PASPAR_SYNCB_SYNCB (0x10)
\r
268 #define MCF_GPIO_PASPAR_SYNCB_CANTX (0x20)
\r
269 #define MCF_GPIO_PASPAR_SYNCB_FEC_MDC (0x30)
\r
270 #define MCF_GPIO_PASPAR_PASPAR3(x) (((x)&0x3)<<0x6)
\r
271 #define MCF_GPIO_PASPAR_SYNCA_GPIO (0)
\r
272 #define MCF_GPIO_PASPAR_SYNCA_SYNCA (0x40)
\r
273 #define MCF_GPIO_PASPAR_SYNCA_CANRX (0x80)
\r
274 #define MCF_GPIO_PASPAR_SYNC_FEC_MDIO (0xC0)
\r
276 /* Bit definitions and macros for MCF_GPIO_PORTQS */
\r
277 #define MCF_GPIO_PORTQS_PORTQS0 (0x1)
\r
278 #define MCF_GPIO_PORTQS_PORTQS1 (0x2)
\r
279 #define MCF_GPIO_PORTQS_PORTQS2 (0x4)
\r
280 #define MCF_GPIO_PORTQS_PORTQS3 (0x8)
\r
281 #define MCF_GPIO_PORTQS_PORTQS4 (0x10)
\r
282 #define MCF_GPIO_PORTQS_PORTQS5 (0x20)
\r
283 #define MCF_GPIO_PORTQS_PORTQS6 (0x40)
\r
285 /* Bit definitions and macros for MCF_GPIO_DDRQS */
\r
286 #define MCF_GPIO_DDRQS_DDRQS0 (0x1)
\r
287 #define MCF_GPIO_DDRQS_DDRQS1 (0x2)
\r
288 #define MCF_GPIO_DDRQS_DDRQS2 (0x4)
\r
289 #define MCF_GPIO_DDRQS_DDRQS3 (0x8)
\r
290 #define MCF_GPIO_DDRQS_DDRQS4 (0x10)
\r
291 #define MCF_GPIO_DDRQS_DDRQS5 (0x20)
\r
292 #define MCF_GPIO_DDRQS_DDRQS6 (0x40)
\r
294 /* Bit definitions and macros for MCF_GPIO_SETQS */
\r
295 #define MCF_GPIO_SETQS_SETQS0 (0x1)
\r
296 #define MCF_GPIO_SETQS_SETQS1 (0x2)
\r
297 #define MCF_GPIO_SETQS_SETQS2 (0x4)
\r
298 #define MCF_GPIO_SETQS_SETQS3 (0x8)
\r
299 #define MCF_GPIO_SETQS_SETQS4 (0x10)
\r
300 #define MCF_GPIO_SETQS_SETQS5 (0x20)
\r
301 #define MCF_GPIO_SETQS_SETQS6 (0x40)
\r
303 /* Bit definitions and macros for MCF_GPIO_CLRQS */
\r
304 #define MCF_GPIO_CLRQS_CLRQS0 (0x1)
\r
305 #define MCF_GPIO_CLRQS_CLRQS1 (0x2)
\r
306 #define MCF_GPIO_CLRQS_CLRQS2 (0x4)
\r
307 #define MCF_GPIO_CLRQS_CLRQS3 (0x8)
\r
308 #define MCF_GPIO_CLRQS_CLRQS4 (0x10)
\r
309 #define MCF_GPIO_CLRQS_CLRQS5 (0x20)
\r
310 #define MCF_GPIO_CLRQS_CLRQS6 (0x40)
\r
312 /* Bit definitions and macros for MCF_GPIO_PQSPAR */
\r
313 #define MCF_GPIO_PQSPAR_PQSPAR0(x) (((x)&0x3)<<0)
\r
314 #define MCF_GPIO_PQSPAR_QSPI_DOUT_GPIO (0)
\r
315 #define MCF_GPIO_PQSPAR_QSPI_DOUT_DOUT (0x1)
\r
316 #define MCF_GPIO_PQSPAR_QSPI_DOUT_CANTX (0x2)
\r
317 #define MCF_GPIO_PQSPAR_QSPI_DOUT_UTXD1 (0x3)
\r
318 #define MCF_GPIO_PQSPAR_PQSPAR1(x) (((x)&0x3)<<0x2)
\r
319 #define MCF_GPIO_PQSPAR_QSPI_DIN_GPIO (0)
\r
320 #define MCF_GPIO_PQSPAR_QSPI_DIN_DIN (0x4)
\r
321 #define MCF_GPIO_PQSPAR_QSPI_DIN_CANRX (0x8)
\r
322 #define MCF_GPIO_PQSPAR_QSPI_DIN_URXD1 (0xC)
\r
323 #define MCF_GPIO_PQSPAR_PQSPAR2(x) (((x)&0x3)<<0x4)
\r
324 #define MCF_GPIO_PQSPAR_QSPI_CLK_GPIO (0)
\r
325 #define MCF_GPIO_PQSPAR_QSPI_CLK_CLK (0x10)
\r
326 #define MCF_GPIO_PQSPAR_QSPI_CLK_SCL (0x20)
\r
327 #define MCF_GPIO_PQSPAR_QSPI_CLK_URTS1 (0x30)
\r
328 #define MCF_GPIO_PQSPAR_PQSPAR3(x) (((x)&0x3)<<0x6)
\r
329 #define MCF_GPIO_PQSPAR_QSPI_CS0_GPIO (0)
\r
330 #define MCF_GPIO_PQSPAR_QSPI_CS0_CS0 (0x40)
\r
331 #define MCF_GPIO_PQSPAR_QSPI_CS0_SDA (0x80)
\r
332 #define MCF_GPIO_PQSPAR_QSPI_CS0_UCTS1 (0xC0)
\r
333 #define MCF_GPIO_PQSPAR_PQSPAR4(x) (((x)&0x3)<<0x8)
\r
334 #define MCF_GPIO_PQSPAR_QSPI_CS1_GPIO (0)
\r
335 #define MCF_GPIO_PQSPAR_QSPI_CS1_CS1 (0x100)
\r
336 #define MCF_GPIO_PQSPAR_QSPI_CS1_FEC_TXEN (0x300)
\r
337 #define MCF_GPIO_PQSPAR_PQSPAR5(x) (((x)&0x3)<<0xA)
\r
338 #define MCF_GPIO_PQSPAR_QSPI_CS2_GPIO (0)
\r
339 #define MCF_GPIO_PQSPAR_QSPI_CS2_CS2 (0x400)
\r
340 #define MCF_GPIO_PQSPAR_QSPI_CS2_FEC_TXCLK (0xC00)
\r
341 #define MCF_GPIO_PQSPAR_PQSPAR6(x) (((x)&0x3)<<0xC)
\r
342 #define MCF_GPIO_PQSPAR_QSPI_CS3_GPIO (0)
\r
343 #define MCF_GPIO_PQSPAR_QSPI_CS3_CS3 (0x1000)
\r
344 #define MCF_GPIO_PQSPAR_QSPI_CS3_SYNCA (0x2000)
\r
345 #define MCF_GPIO_PQSPAR_QSPI_CS3_SYNCB (0x3000)
\r
347 /* Bit definitions and macros for MCF_GPIO_PORTTA */
\r
348 #define MCF_GPIO_PORTTA_PORTTA0 (0x1)
\r
349 #define MCF_GPIO_PORTTA_PORTTA1 (0x2)
\r
350 #define MCF_GPIO_PORTTA_PORTTA2 (0x4)
\r
351 #define MCF_GPIO_PORTTA_PORTTA3 (0x8)
\r
353 /* Bit definitions and macros for MCF_GPIO_DDRTA */
\r
354 #define MCF_GPIO_DDRTA_DDRTA0 (0x1)
\r
355 #define MCF_GPIO_DDRTA_DDRTA1 (0x2)
\r
356 #define MCF_GPIO_DDRTA_DDRTA2 (0x4)
\r
357 #define MCF_GPIO_DDRTA_DDRTA3 (0x8)
\r
359 /* Bit definitions and macros for MCF_GPIO_SETTA */
\r
360 #define MCF_GPIO_SETTA_SETTA0 (0x1)
\r
361 #define MCF_GPIO_SETTA_SETTA1 (0x2)
\r
362 #define MCF_GPIO_SETTA_SETTA2 (0x4)
\r
363 #define MCF_GPIO_SETTA_SETTA3 (0x8)
\r
365 /* Bit definitions and macros for MCF_GPIO_CLRTA */
\r
366 #define MCF_GPIO_CLRTA_CLRTA0 (0x1)
\r
367 #define MCF_GPIO_CLRTA_CLRTA1 (0x2)
\r
368 #define MCF_GPIO_CLRTA_CLRTA2 (0x4)
\r
369 #define MCF_GPIO_CLRTA_CLRTA3 (0x8)
\r
371 /* Bit definitions and macros for MCF_GPIO_PTAPAR */
\r
372 #define MCF_GPIO_PTAPAR_PTAPAR0(x) (((x)&0x3)<<0)
\r
373 #define MCF_GPIO_PTAPAR_GPT0_GPIO (0)
\r
374 #define MCF_GPIO_PTAPAR_GPT0_GPT0 (0x1)
\r
375 #define MCF_GPIO_PTAPAR_GPT0_FEC_TXER (0x2)
\r
376 #define MCF_GPIO_PTAPAR_GPT0_PWM1 (0x3)
\r
377 #define MCF_GPIO_PTAPAR_PTAPAR1(x) (((x)&0x3)<<0x2)
\r
378 #define MCF_GPIO_PTAPAR_GPT1_GPIO (0)
\r
379 #define MCF_GPIO_PTAPAR_GPT1_GPT1 (0x4)
\r
380 #define MCF_GPIO_PTAPAR_GPT1_FEC_TXD1 (0x8)
\r
381 #define MCF_GPIO_PTAPAR_GPT1_PWM3 (0xC)
\r
382 #define MCF_GPIO_PTAPAR_PTAPAR2(x) (((x)&0x3)<<0x4)
\r
383 #define MCF_GPIO_PTAPAR_GPT2_GPIO (0)
\r
384 #define MCF_GPIO_PTAPAR_GPT2_GPT2 (0x10)
\r
385 #define MCF_GPIO_PTAPAR_GPT2_FEC_TXD2 (0x20)
\r
386 #define MCF_GPIO_PTAPAR_GPT2_PWM5 (0x30)
\r
387 #define MCF_GPIO_PTAPAR_PTAPAR3(x) (((x)&0x3)<<0x6)
\r
388 #define MCF_GPIO_PTAPAR_GPT3_GPIO (0)
\r
389 #define MCF_GPIO_PTAPAR_GPT3_GPT3 (0x40)
\r
390 #define MCF_GPIO_PTAPAR_GPT3_FEC_TXD3 (0x80)
\r
391 #define MCF_GPIO_PTAPAR_GPT3_PWM7 (0xC0)
\r
393 /* Bit definitions and macros for MCF_GPIO_PORTTC */
\r
394 #define MCF_GPIO_PORTTC_PORTTC0 (0x1)
\r
395 #define MCF_GPIO_PORTTC_PORTTC1 (0x2)
\r
396 #define MCF_GPIO_PORTTC_PORTTC2 (0x4)
\r
397 #define MCF_GPIO_PORTTC_PORTTC3 (0x8)
\r
399 /* Bit definitions and macros for MCF_GPIO_DDRTC */
\r
400 #define MCF_GPIO_DDRTC_DDRTC0 (0x1)
\r
401 #define MCF_GPIO_DDRTC_DDRTC1 (0x2)
\r
402 #define MCF_GPIO_DDRTC_DDRTC2 (0x4)
\r
403 #define MCF_GPIO_DDRTC_DDRTC3 (0x8)
\r
405 /* Bit definitions and macros for MCF_GPIO_SETTC */
\r
406 #define MCF_GPIO_SETTC_SETTC0 (0x1)
\r
407 #define MCF_GPIO_SETTC_SETTC1 (0x2)
\r
408 #define MCF_GPIO_SETTC_SETTC2 (0x4)
\r
409 #define MCF_GPIO_SETTC_SETTC3 (0x8)
\r
411 /* Bit definitions and macros for MCF_GPIO_CLRTC */
\r
412 #define MCF_GPIO_CLRTC_CLRTC0 (0x1)
\r
413 #define MCF_GPIO_CLRTC_CLRTC1 (0x2)
\r
414 #define MCF_GPIO_CLRTC_CLRTC2 (0x4)
\r
415 #define MCF_GPIO_CLRTC_CLRTC3 (0x8)
\r
417 /* Bit definitions and macros for MCF_GPIO_PTCPAR */
\r
418 #define MCF_GPIO_PTCPAR_PTCPAR0(x) (((x)&0x3)<<0)
\r
419 #define MCF_GPIO_PTCPAR_DTIN0_GPIO (0)
\r
420 #define MCF_GPIO_PTCPAR_DTIN0_DTIN0 (0x1)
\r
421 #define MCF_GPIO_PTCPAR_DTIN0_DTOUT0 (0x2)
\r
422 #define MCF_GPIO_PTCPAR_DTIN0_PWM0 (0x3)
\r
423 #define MCF_GPIO_PTCPAR_PTCPAR1(x) (((x)&0x3)<<0x2)
\r
424 #define MCF_GPIO_PTCPAR_DTIN1_GPIO (0)
\r
425 #define MCF_GPIO_PTCPAR_DTIN1_DTIN1 (0x4)
\r
426 #define MCF_GPIO_PTCPAR_DTIN1_DTOUT1 (0x8)
\r
427 #define MCF_GPIO_PTCPAR_DTIN1_PWM2 (0xC)
\r
428 #define MCF_GPIO_PTCPAR_PTCPAR2(x) (((x)&0x3)<<0x4)
\r
429 #define MCF_GPIO_PTCPAR_DTIN2_GPIO (0)
\r
430 #define MCF_GPIO_PTCPAR_DTIN2_DTIN2 (0x10)
\r
431 #define MCF_GPIO_PTCPAR_DTIN2_DTOUT2 (0x20)
\r
432 #define MCF_GPIO_PTCPAR_DTIN2_PWM4 (0x30)
\r
433 #define MCF_GPIO_PTCPAR_PTCPAR3(x) (((x)&0x3)<<0x6)
\r
434 #define MCF_GPIO_PTCPAR_DTIN3_GPIO (0)
\r
435 #define MCF_GPIO_PTCPAR_DTIN3_DTIN3 (0x40)
\r
436 #define MCF_GPIO_PTCPAR_DTIN3_DTOUT3 (0x80)
\r
437 #define MCF_GPIO_PTCPAR_DTIN3_PWM6 (0xC0)
\r
439 /* Bit definitions and macros for MCF_GPIO_PORTTD */
\r
440 #define MCF_GPIO_PORTTD_PORTTD0 (0x1)
\r
441 #define MCF_GPIO_PORTTD_PORTTD1 (0x2)
\r
442 #define MCF_GPIO_PORTTD_PORTTD2 (0x4)
\r
443 #define MCF_GPIO_PORTTD_PORTTD3 (0x8)
\r
445 /* Bit definitions and macros for MCF_GPIO_DDRTD */
\r
446 #define MCF_GPIO_DDRTD_DDRTD0 (0x1)
\r
447 #define MCF_GPIO_DDRTD_DDRTD1 (0x2)
\r
448 #define MCF_GPIO_DDRTD_DDRTD2 (0x4)
\r
449 #define MCF_GPIO_DDRTD_DDRTD3 (0x8)
\r
451 /* Bit definitions and macros for MCF_GPIO_SETTD */
\r
452 #define MCF_GPIO_SETTD_SETTD0 (0x1)
\r
453 #define MCF_GPIO_SETTD_SETTD1 (0x2)
\r
454 #define MCF_GPIO_SETTD_SETTD2 (0x4)
\r
455 #define MCF_GPIO_SETTD_SETTD3 (0x8)
\r
457 /* Bit definitions and macros for MCF_GPIO_CLRTD */
\r
458 #define MCF_GPIO_CLRTD_CLRTD0 (0x1)
\r
459 #define MCF_GPIO_CLRTD_CLRTD1 (0x2)
\r
460 #define MCF_GPIO_CLRTD_CLRTD2 (0x4)
\r
461 #define MCF_GPIO_CLRTD_CLRTD3 (0x8)
\r
463 /* Bit definitions and macros for MCF_GPIO_PTDPAR */
\r
464 #define MCF_GPIO_PTDPAR_PTDPAR0 (0x1)
\r
465 #define MCF_GPIO_PTDPAR_PWM1_GPIO (0)
\r
466 #define MCF_GPIO_PTDPAR_PWM1_PWM1 (0x1)
\r
467 #define MCF_GPIO_PTDPAR_PTDPAR1 (0x2)
\r
468 #define MCF_GPIO_PTDPAR_PWM3_GPIO (0)
\r
469 #define MCF_GPIO_PTDPAR_PWM3_PWM3 (0x2)
\r
470 #define MCF_GPIO_PTDPAR_PTDPAR2 (0x4)
\r
471 #define MCF_GPIO_PTDPAR_PWM5_GPIO (0)
\r
472 #define MCF_GPIO_PTDPAR_PWM5_PWM5 (0x4)
\r
473 #define MCF_GPIO_PTDPAR_PTDPAR3 (0x8)
\r
474 #define MCF_GPIO_PTDPAR_PWM7_GPIO (0)
\r
475 #define MCF_GPIO_PTDPAR_PWM7_PWM7 (0x8)
\r
477 /* Bit definitions and macros for MCF_GPIO_PORTUA */
\r
478 #define MCF_GPIO_PORTUA_PORTUA0 (0x1)
\r
479 #define MCF_GPIO_PORTUA_PORTUA1 (0x2)
\r
480 #define MCF_GPIO_PORTUA_PORTUA2 (0x4)
\r
481 #define MCF_GPIO_PORTUA_PORTUA3 (0x8)
\r
483 /* Bit definitions and macros for MCF_GPIO_DDRUA */
\r
484 #define MCF_GPIO_DDRUA_DDRUA0 (0x1)
\r
485 #define MCF_GPIO_DDRUA_DDRUA1 (0x2)
\r
486 #define MCF_GPIO_DDRUA_DDRUA2 (0x4)
\r
487 #define MCF_GPIO_DDRUA_DDRUA3 (0x8)
\r
489 /* Bit definitions and macros for MCF_GPIO_SETUA */
\r
490 #define MCF_GPIO_SETUA_SETUA0 (0x1)
\r
491 #define MCF_GPIO_SETUA_SETUA1 (0x2)
\r
492 #define MCF_GPIO_SETUA_SETUA2 (0x4)
\r
493 #define MCF_GPIO_SETUA_SETUA3 (0x8)
\r
495 /* Bit definitions and macros for MCF_GPIO_CLRUA */
\r
496 #define MCF_GPIO_CLRUA_CLRUA0 (0x1)
\r
497 #define MCF_GPIO_CLRUA_CLRUA1 (0x2)
\r
498 #define MCF_GPIO_CLRUA_CLRUA2 (0x4)
\r
499 #define MCF_GPIO_CLRUA_CLRUA3 (0x8)
\r
501 /* Bit definitions and macros for MCF_GPIO_PUAPAR */
\r
502 #define MCF_GPIO_PUAPAR_PUAPAR0(x) (((x)&0x3)<<0)
\r
503 #define MCF_GPIO_PUAPAR_UTXD0_GPIO (0)
\r
504 #define MCF_GPIO_PUAPAR_UTXD0_UTXD0 (0x1)
\r
505 #define MCF_GPIO_PUAPAR_UTXD0_FEC_CRS (0x3)
\r
506 #define MCF_GPIO_PUAPAR_PUAPAR1(x) (((x)&0x3)<<0x2)
\r
507 #define MCF_GPIO_PUAPAR_URXD0_GPIO (0)
\r
508 #define MCF_GPIO_PUAPAR_URXD0_URXD0 (0x4)
\r
509 #define MCF_GPIO_PUAPAR_URXD0_FEC_RXD0 (0xC)
\r
510 #define MCF_GPIO_PUAPAR_PUAPAR2(x) (((x)&0x3)<<0x4)
\r
511 #define MCF_GPIO_PUAPAR_URTS0_GPIO (0)
\r
512 #define MCF_GPIO_PUAPAR_URTS0_URTS0 (0x10)
\r
513 #define MCF_GPIO_PUAPAR_URTS0_CANTX (0x20)
\r
514 #define MCF_GPIO_PUAPAR_URTS0_FEC_RXDV (0x30)
\r
515 #define MCF_GPIO_PUAPAR_PUAPAR3(x) (((x)&0x3)<<0x6)
\r
516 #define MCF_GPIO_PUAPAR_UCTS0_GPIO (0)
\r
517 #define MCF_GPIO_PUAPAR_UCTS0_UCTS0 (0x40)
\r
518 #define MCF_GPIO_PUAPAR_UCTS0_CANRX (0x80)
\r
519 #define MCF_GPIO_PUAPAR_UCTS0_FEC_RXCLK (0xC0)
\r
521 /* Bit definitions and macros for MCF_GPIO_PORTUB */
\r
522 #define MCF_GPIO_PORTUB_PORTUB0 (0x1)
\r
523 #define MCF_GPIO_PORTUB_PORTUB1 (0x2)
\r
524 #define MCF_GPIO_PORTUB_PORTUB2 (0x4)
\r
525 #define MCF_GPIO_PORTUB_PORTUB3 (0x8)
\r
527 /* Bit definitions and macros for MCF_GPIO_DDRUB */
\r
528 #define MCF_GPIO_DDRUB_DDRUB0 (0x1)
\r
529 #define MCF_GPIO_DDRUB_DDRUB1 (0x2)
\r
530 #define MCF_GPIO_DDRUB_DDRUB2 (0x4)
\r
531 #define MCF_GPIO_DDRUB_DDRUB3 (0x8)
\r
533 /* Bit definitions and macros for MCF_GPIO_SETUB */
\r
534 #define MCF_GPIO_SETUB_SETUB0 (0x1)
\r
535 #define MCF_GPIO_SETUB_SETUB1 (0x2)
\r
536 #define MCF_GPIO_SETUB_SETUB2 (0x4)
\r
537 #define MCF_GPIO_SETUB_SETUB3 (0x8)
\r
539 /* Bit definitions and macros for MCF_GPIO_CLRUB */
\r
540 #define MCF_GPIO_CLRUB_CLRUB0 (0x1)
\r
541 #define MCF_GPIO_CLRUB_CLRUB1 (0x2)
\r
542 #define MCF_GPIO_CLRUB_CLRUB2 (0x4)
\r
543 #define MCF_GPIO_CLRUB_CLRUB3 (0x8)
\r
545 /* Bit definitions and macros for MCF_GPIO_PUBPAR */
\r
546 #define MCF_GPIO_PUBPAR_PUBPAR0(x) (((x)&0x3)<<0)
\r
547 #define MCF_GPIO_PUBPAR_UTXD1_GPIO (0)
\r
548 #define MCF_GPIO_PUBPAR_UTXD1_UTXD1 (0x1)
\r
549 #define MCF_GPIO_PUBPAR_UTXD1_FEC_COL (0x3)
\r
550 #define MCF_GPIO_PUBPAR_PUBPAR1(x) (((x)&0x3)<<0x2)
\r
551 #define MCF_GPIO_PUBPAR_URXD1_GPIO (0)
\r
552 #define MCF_GPIO_PUBPAR_URXD1_URXD1 (0x4)
\r
553 #define MCF_GPIO_PUBPAR_URXD1_FEC_TXD0 (0xC)
\r
554 #define MCF_GPIO_PUBPAR_PUBPAR2(x) (((x)&0x3)<<0x4)
\r
555 #define MCF_GPIO_PUBPAR_URTS1_GPIO (0)
\r
556 #define MCF_GPIO_PUBPAR_URTS1_URTS1 (0x10)
\r
557 #define MCF_GPIO_PUBPAR_URTS1_SYNCB (0x20)
\r
558 #define MCF_GPIO_PUBPAR_URTS1_UTXD2 (0x30)
\r
559 #define MCF_GPIO_PUBPAR_PUBPAR3(x) (((x)&0x3)<<0x6)
\r
560 #define MCF_GPIO_PUBPAR_UCTS1_GPIO (0)
\r
561 #define MCF_GPIO_PUBPAR_UCTS1_UCTS1 (0x40)
\r
562 #define MCF_GPIO_PUBPAR_UCTS1_SYNCA (0x80)
\r
563 #define MCF_GPIO_PUBPAR_UCTS1_URXD2 (0xC0)
\r
565 /* Bit definitions and macros for MCF_GPIO_PORTUC */
\r
566 #define MCF_GPIO_PORTUC_PORTUC0 (0x1)
\r
567 #define MCF_GPIO_PORTUC_PORTUC1 (0x2)
\r
568 #define MCF_GPIO_PORTUC_PORTUC2 (0x4)
\r
569 #define MCF_GPIO_PORTUC_PORTUC3 (0x8)
\r
571 /* Bit definitions and macros for MCF_GPIO_DDRUC */
\r
572 #define MCF_GPIO_DDRUC_DDRUC0 (0x1)
\r
573 #define MCF_GPIO_DDRUC_DDRUC1 (0x2)
\r
574 #define MCF_GPIO_DDRUC_DDRUC2 (0x4)
\r
575 #define MCF_GPIO_DDRUC_DDRUC3 (0x8)
\r
577 /* Bit definitions and macros for MCF_GPIO_SETUC */
\r
578 #define MCF_GPIO_SETUC_SETUC0 (0x1)
\r
579 #define MCF_GPIO_SETUC_SETUC1 (0x2)
\r
580 #define MCF_GPIO_SETUC_SETUC2 (0x4)
\r
581 #define MCF_GPIO_SETUC_SETUC3 (0x8)
\r
583 /* Bit definitions and macros for MCF_GPIO_CLRUC */
\r
584 #define MCF_GPIO_CLRUC_CLRUC0 (0x1)
\r
585 #define MCF_GPIO_CLRUC_CLRUC1 (0x2)
\r
586 #define MCF_GPIO_CLRUC_CLRUC2 (0x4)
\r
587 #define MCF_GPIO_CLRUC_CLRUC3 (0x8)
\r
589 /* Bit definitions and macros for MCF_GPIO_PUCPAR */
\r
590 #define MCF_GPIO_PUCPAR_PUCPAR0 (0x1)
\r
591 #define MCF_GPIO_PUCPAR_UTXD2_GPIO (0)
\r
592 #define MCF_GPIO_PUCPAR_UTXD2_UTXD2 (0x1)
\r
593 #define MCF_GPIO_PUCPAR_PUCPAR1 (0x2)
\r
594 #define MCF_GPIO_PUCPAR_URXD2_GPIO (0)
\r
595 #define MCF_GPIO_PUCPAR_URXD2_URXD2 (0x2)
\r
596 #define MCF_GPIO_PUCPAR_PUCPAR2 (0x4)
\r
597 #define MCF_GPIO_PUCPAR_URTS2_GPIO (0)
\r
598 #define MCF_GPIO_PUCPAR_URTS2_URTS2 (0x4)
\r
599 #define MCF_GPIO_PUCPAR_PUCPAR3 (0x8)
\r
600 #define MCF_GPIO_PUCPAR_UCTS2_GPIO (0)
\r
601 #define MCF_GPIO_PUCPAR_UCTS2_UCTS2 (0x8)
\r
603 /* Bit definitions and macros for MCF_GPIO_PORTDD */
\r
604 #define MCF_GPIO_PORTDD_PORTDD0 (0x1)
\r
605 #define MCF_GPIO_PORTDD_PORTDD1 (0x2)
\r
606 #define MCF_GPIO_PORTDD_PORTDD2 (0x4)
\r
607 #define MCF_GPIO_PORTDD_PORTDD3 (0x8)
\r
608 #define MCF_GPIO_PORTDD_PORTDD4 (0x10)
\r
609 #define MCF_GPIO_PORTDD_PORTDD5 (0x20)
\r
610 #define MCF_GPIO_PORTDD_PORTDD6 (0x40)
\r
611 #define MCF_GPIO_PORTDD_PORTDD7 (0x80)
\r
613 /* Bit definitions and macros for MCF_GPIO_DDRDD */
\r
614 #define MCF_GPIO_DDRDD_DDRDD0 (0x1)
\r
615 #define MCF_GPIO_DDRDD_DDRDD1 (0x2)
\r
616 #define MCF_GPIO_DDRDD_DDRDD2 (0x4)
\r
617 #define MCF_GPIO_DDRDD_DDRDD3 (0x8)
\r
618 #define MCF_GPIO_DDRDD_DDRDD4 (0x10)
\r
619 #define MCF_GPIO_DDRDD_DDRDD5 (0x20)
\r
620 #define MCF_GPIO_DDRDD_DDRDD6 (0x40)
\r
621 #define MCF_GPIO_DDRDD_DDRDD7 (0x80)
\r
623 /* Bit definitions and macros for MCF_GPIO_SETDD */
\r
624 #define MCF_GPIO_SETDD_SETDD0 (0x1)
\r
625 #define MCF_GPIO_SETDD_SETDD1 (0x2)
\r
626 #define MCF_GPIO_SETDD_SETDD2 (0x4)
\r
627 #define MCF_GPIO_SETDD_SETDD3 (0x8)
\r
628 #define MCF_GPIO_SETDD_SETDD4 (0x10)
\r
629 #define MCF_GPIO_SETDD_SETDD5 (0x20)
\r
630 #define MCF_GPIO_SETDD_SETDD6 (0x40)
\r
631 #define MCF_GPIO_SETDD_SETDD7 (0x80)
\r
633 /* Bit definitions and macros for MCF_GPIO_CLRDD */
\r
634 #define MCF_GPIO_CLRDD_CLRDD0 (0x1)
\r
635 #define MCF_GPIO_CLRDD_CLRDD1 (0x2)
\r
636 #define MCF_GPIO_CLRDD_CLRDD2 (0x4)
\r
637 #define MCF_GPIO_CLRDD_CLRDD3 (0x8)
\r
638 #define MCF_GPIO_CLRDD_CLRDD4 (0x10)
\r
639 #define MCF_GPIO_CLRDD_CLRDD5 (0x20)
\r
640 #define MCF_GPIO_CLRDD_CLRDD6 (0x40)
\r
641 #define MCF_GPIO_CLRDD_CLRDD7 (0x80)
\r
643 /* Bit definitions and macros for MCF_GPIO_PDDPAR */
\r
644 #define MCF_GPIO_PDDPAR_PDDPAR0 (0x1)
\r
645 #define MCF_GPIO_PDDPAR_PDD0_GPIO (0)
\r
646 #define MCF_GPIO_PDDPAR_PDD0_PST0 (0x1)
\r
647 #define MCF_GPIO_PDDPAR_PDDPAR1 (0x2)
\r
648 #define MCF_GPIO_PDDPAR_PDD1_GPIO (0)
\r
649 #define MCF_GPIO_PDDPAR_PDD1_PST1 (0x2)
\r
650 #define MCF_GPIO_PDDPAR_PDDPAR2 (0x4)
\r
651 #define MCF_GPIO_PDDPAR_PDD2_GPIO (0)
\r
652 #define MCF_GPIO_PDDPAR_PDD2_PST2 (0x4)
\r
653 #define MCF_GPIO_PDDPAR_PDDPAR3 (0x8)
\r
654 #define MCF_GPIO_PDDPAR_PDD3_GPIO (0)
\r
655 #define MCF_GPIO_PDDPAR_PDD3_PST3 (0x8)
\r
656 #define MCF_GPIO_PDDPAR_PDDPAR4 (0x10)
\r
657 #define MCF_GPIO_PDDPAR_PDD4_GPIO (0)
\r
658 #define MCF_GPIO_PDDPAR_PDD4_DDATA0 (0x10)
\r
659 #define MCF_GPIO_PDDPAR_PDDPAR5 (0x20)
\r
660 #define MCF_GPIO_PDDPAR_PDD5_GPIO (0)
\r
661 #define MCF_GPIO_PDDPAR_PDD5_DDATA1 (0x20)
\r
662 #define MCF_GPIO_PDDPAR_PDDPAR6 (0x40)
\r
663 #define MCF_GPIO_PDDPAR_PDD6_GPIO (0)
\r
664 #define MCF_GPIO_PDDPAR_PDD6_DDATA2 (0x40)
\r
665 #define MCF_GPIO_PDDPAR_PDDPAR7 (0x80)
\r
666 #define MCF_GPIO_PDDPAR_PDD7_GPIO (0)
\r
667 #define MCF_GPIO_PDDPAR_PDD7_DDATA3 (0x80)
\r
669 /* Bit definitions and macros for MCF_GPIO_PORTLD */
\r
670 #define MCF_GPIO_PORTLD_PORTLD0 (0x1)
\r
671 #define MCF_GPIO_PORTLD_PORTLD1 (0x2)
\r
672 #define MCF_GPIO_PORTLD_PORTLD2 (0x4)
\r
673 #define MCF_GPIO_PORTLD_PORTLD3 (0x8)
\r
674 #define MCF_GPIO_PORTLD_PORTLD4 (0x10)
\r
675 #define MCF_GPIO_PORTLD_PORTLD5 (0x20)
\r
676 #define MCF_GPIO_PORTLD_PORTLD6 (0x40)
\r
678 /* Bit definitions and macros for MCF_GPIO_DDRLD */
\r
679 #define MCF_GPIO_DDRLD_DDRLD0 (0x1)
\r
680 #define MCF_GPIO_DDRLD_DDRLD1 (0x2)
\r
681 #define MCF_GPIO_DDRLD_DDRLD2 (0x4)
\r
682 #define MCF_GPIO_DDRLD_DDRLD3 (0x8)
\r
683 #define MCF_GPIO_DDRLD_DDRLD4 (0x10)
\r
684 #define MCF_GPIO_DDRLD_DDRLD5 (0x20)
\r
685 #define MCF_GPIO_DDRLD_DDRLD6 (0x40)
\r
687 /* Bit definitions and macros for MCF_GPIO_SETLD */
\r
688 #define MCF_GPIO_SETLD_SETLD0 (0x1)
\r
689 #define MCF_GPIO_SETLD_SETLD1 (0x2)
\r
690 #define MCF_GPIO_SETLD_SETLD2 (0x4)
\r
691 #define MCF_GPIO_SETLD_SETLD3 (0x8)
\r
692 #define MCF_GPIO_SETLD_SETLD4 (0x10)
\r
693 #define MCF_GPIO_SETLD_SETLD5 (0x20)
\r
694 #define MCF_GPIO_SETLD_SETLD6 (0x40)
\r
696 /* Bit definitions and macros for MCF_GPIO_CLRLD */
\r
697 #define MCF_GPIO_CLRLD_CLRLD0 (0x1)
\r
698 #define MCF_GPIO_CLRLD_CLRLD1 (0x2)
\r
699 #define MCF_GPIO_CLRLD_CLRLD2 (0x4)
\r
700 #define MCF_GPIO_CLRLD_CLRLD3 (0x8)
\r
701 #define MCF_GPIO_CLRLD_CLRLD4 (0x10)
\r
702 #define MCF_GPIO_CLRLD_CLRLD5 (0x20)
\r
703 #define MCF_GPIO_CLRLD_CLRLD6 (0x40)
\r
705 /* Bit definitions and macros for MCF_GPIO_PLDPAR */
\r
706 #define MCF_GPIO_PLDPAR_PLDPAR0 (0x1)
\r
707 #define MCF_GPIO_PLDPAR_ACTLED_GPIO (0)
\r
708 #define MCF_GPIO_PLDPAR_ACTLED_ACTLED (0x1)
\r
709 #define MCF_GPIO_PLDPAR_PLDPAR1 (0x2)
\r
710 #define MCF_GPIO_PLDPAR_LINKLED_GPIO (0)
\r
711 #define MCF_GPIO_PLDPAR_LINKLED_LINKLED (0x2)
\r
712 #define MCF_GPIO_PLDPAR_PLDPAR2 (0x4)
\r
713 #define MCF_GPIO_PLDPAR_SPDLED_GPIO (0)
\r
714 #define MCF_GPIO_PLDPAR_SPDLED_SPDLED (0x4)
\r
715 #define MCF_GPIO_PLDPAR_PLDPAR3 (0x8)
\r
716 #define MCF_GPIO_PLDPAR_DUPLED_GPIO (0)
\r
717 #define MCF_GPIO_PLDPAR_DUPLED_DUPLED (0x8)
\r
718 #define MCF_GPIO_PLDPAR_PLDPAR4 (0x10)
\r
719 #define MCF_GPIO_PLDPAR_COLLED_GPIO (0)
\r
720 #define MCF_GPIO_PLDPAR_COLLED_COLLED (0x10)
\r
721 #define MCF_GPIO_PLDPAR_PLDPAR5 (0x20)
\r
722 #define MCF_GPIO_PLDPAR_RXLED_GPIO (0)
\r
723 #define MCF_GPIO_PLDPAR_RXLED_RXLED (0x20)
\r
724 #define MCF_GPIO_PLDPAR_PLDPAR6 (0x40)
\r
725 #define MCF_GPIO_PLDPAR_TXLED_GPIO (0)
\r
726 #define MCF_GPIO_PLDPAR_TXLED_TXLED (0x40)
\r
728 /* Bit definitions and macros for MCF_GPIO_PORTGP */
\r
729 #define MCF_GPIO_PORTGP_PORTGP0 (0x1)
\r
730 #define MCF_GPIO_PORTGP_PORTGP1 (0x2)
\r
731 #define MCF_GPIO_PORTGP_PORTGP2 (0x4)
\r
732 #define MCF_GPIO_PORTGP_PORTGP3 (0x8)
\r
733 #define MCF_GPIO_PORTGP_PORTGP4 (0x10)
\r
734 #define MCF_GPIO_PORTGP_PORTGP5 (0x20)
\r
735 #define MCF_GPIO_PORTGP_PORTGP6 (0x40)
\r
736 #define MCF_GPIO_PORTGP_PORTGP7 (0x80)
\r
738 /* Bit definitions and macros for MCF_GPIO_DDRGP */
\r
739 #define MCF_GPIO_DDRGP_DDRGP0 (0x1)
\r
740 #define MCF_GPIO_DDRGP_DDRGP1 (0x2)
\r
741 #define MCF_GPIO_DDRGP_DDRGP2 (0x4)
\r
742 #define MCF_GPIO_DDRGP_DDRGP3 (0x8)
\r
743 #define MCF_GPIO_DDRGP_DDRGP4 (0x10)
\r
744 #define MCF_GPIO_DDRGP_DDRGP5 (0x20)
\r
745 #define MCF_GPIO_DDRGP_DDRGP6 (0x40)
\r
746 #define MCF_GPIO_DDRGP_DDRGP7 (0x80)
\r
748 /* Bit definitions and macros for MCF_GPIO_SETGP */
\r
749 #define MCF_GPIO_SETGP_SETGP0 (0x1)
\r
750 #define MCF_GPIO_SETGP_SETGP1 (0x2)
\r
751 #define MCF_GPIO_SETGP_SETGP2 (0x4)
\r
752 #define MCF_GPIO_SETGP_SETGP3 (0x8)
\r
753 #define MCF_GPIO_SETGP_SETGP4 (0x10)
\r
754 #define MCF_GPIO_SETGP_SETGP5 (0x20)
\r
755 #define MCF_GPIO_SETGP_SETGP6 (0x40)
\r
756 #define MCF_GPIO_SETGP_SETGP7 (0x80)
\r
758 /* Bit definitions and macros for MCF_GPIO_CLRGP */
\r
759 #define MCF_GPIO_CLRGP_CLRGP0 (0x1)
\r
760 #define MCF_GPIO_CLRGP_CLRGP1 (0x2)
\r
761 #define MCF_GPIO_CLRGP_CLRGP2 (0x4)
\r
762 #define MCF_GPIO_CLRGP_CLRGP3 (0x8)
\r
763 #define MCF_GPIO_CLRGP_CLRGP4 (0x10)
\r
764 #define MCF_GPIO_CLRGP_CLRGP5 (0x20)
\r
765 #define MCF_GPIO_CLRGP_CLRGP6 (0x40)
\r
766 #define MCF_GPIO_CLRGP_CLRGP7 (0x80)
\r
768 /* Bit definitions and macros for MCF_GPIO_PGPPAR */
\r
769 #define MCF_GPIO_PGPPAR_PGPPAR0 (0x1)
\r
770 #define MCF_GPIO_PGPPAR_IRQ8_GPIO (0)
\r
771 #define MCF_GPIO_PGPPAR_IRQ8_IRQ8 (0x1)
\r
772 #define MCF_GPIO_PGPPAR_PGPPAR1 (0x2)
\r
773 #define MCF_GPIO_PGPPAR_IRQ9_GPIO (0)
\r
774 #define MCF_GPIO_PGPPAR_IRQ9_IRQ9 (0x2)
\r
775 #define MCF_GPIO_PGPPAR_PGPPAR2 (0x4)
\r
776 #define MCF_GPIO_PGPPAR_IRQ10_GPIO (0)
\r
777 #define MCF_GPIO_PGPPAR_IRQ10_IRQ10 (0x4)
\r
778 #define MCF_GPIO_PGPPAR_PGPPAR3 (0x8)
\r
779 #define MCF_GPIO_PGPPAR_IRQ11_GPIO (0)
\r
780 #define MCF_GPIO_PGPPAR_IRQ11_IRQ11 (0x8)
\r
781 #define MCF_GPIO_PGPPAR_PGPPAR4 (0x10)
\r
782 #define MCF_GPIO_PGPPAR_IRQ12_GPIO (0)
\r
783 #define MCF_GPIO_PGPPAR_IRQ12_IRQ12 (0x10)
\r
784 #define MCF_GPIO_PGPPAR_PGPPAR5 (0x20)
\r
785 #define MCF_GPIO_PGPPAR_IRQ13_GPIO (0)
\r
786 #define MCF_GPIO_PGPPAR_IRQ13_IRQ13 (0x20)
\r
787 #define MCF_GPIO_PGPPAR_PGPPAR6 (0x40)
\r
788 #define MCF_GPIO_PGPPAR_IRQ14_GPIO (0)
\r
789 #define MCF_GPIO_PGPPAR_IRQ14_IRQ14 (0x40)
\r
790 #define MCF_GPIO_PGPPAR_PGPPAR7 (0x80)
\r
791 #define MCF_GPIO_PGPPAR_IRQ15_GPIO (0)
\r
792 #define MCF_GPIO_PGPPAR_IRQ15_IRQ15 (0x80)
\r
795 #endif /* __MCF52235_GPIO_H__ */
\r
projects / freertos / blob