git.sur5r.net Git - freertos/blob - Demo/ColdFire_MCF52233_Eclipse/RTOSDemo/MCF5223x/MCF52235_PAD.h

   1 /* Coldfire C Header File\r
   2  * Copyright Freescale Semiconductor Inc\r
   3  * All rights reserved.\r
   4  *\r
   5  * 2007/03/19 Revision: 0.91\r
   6  */\r
   7 \r
   8 #ifndef __MCF52235_PAD_H__\r
   9 #define __MCF52235_PAD_H__\r
  10 \r
  11 \r
  12 /*********************************************************************\r
  13 *\r
  14 * Common GPIO Registers\r
  15 *\r
  16 *********************************************************************/\r
  17 \r
  18 /* Register read/write macros */\r
  19 #define MCF_PAD_PWOR                         (*(vuint16*)(&__IPSBAR[0x100078]))\r
  20 #define MCF_PAD_PDSR1                        (*(vuint16*)(&__IPSBAR[0x10007A]))\r
  21 #define MCF_PAD_PDSR0                        (*(vuint32*)(&__IPSBAR[0x10007C]))\r
  22 \r
  23 \r
  24 /* Bit definitions and macros for MCF_PAD_PWOR */\r
  25 #define MCF_PAD_PWOR_PWOR0                   (0x1)\r
  26 #define MCF_PAD_PWOR_PWOR1                   (0x2)\r
  27 #define MCF_PAD_PWOR_PWOR2                   (0x4)\r
  28 #define MCF_PAD_PWOR_PWOR3                   (0x8)\r
  29 #define MCF_PAD_PWOR_PWOR4                   (0x10)\r
  30 #define MCF_PAD_PWOR_PWOR5                   (0x20)\r
  31 #define MCF_PAD_PWOR_PWOR6                   (0x40)\r
  32 #define MCF_PAD_PWOR_PWOR7                   (0x80)\r
  33 #define MCF_PAD_PWOR_PWOR8                   (0x100)\r
  34 #define MCF_PAD_PWOR_PWOR9                   (0x200)\r
  35 #define MCF_PAD_PWOR_PWOR10                  (0x400)\r
  36 #define MCF_PAD_PWOR_PWOR11                  (0x800)\r
  37 #define MCF_PAD_PWOR_PWOR12                  (0x1000)\r
  38 #define MCF_PAD_PWOR_PWOR13                  (0x2000)\r
  39 #define MCF_PAD_PWOR_PWOR14                  (0x4000)\r
  40 #define MCF_PAD_PWOR_PWOR15                  (0x8000)\r
  41 \r
  42 /* Bit definitions and macros for MCF_PAD_PDSR1 */\r
  43 #define MCF_PAD_PDSR1_PDSR32                 (0x1)\r
  44 #define MCF_PAD_PDSR1_PDSR33                 (0x2)\r
  45 #define MCF_PAD_PDSR1_PDSR34                 (0x4)\r
  46 #define MCF_PAD_PDSR1_PDSR35                 (0x8)\r
  47 #define MCF_PAD_PDSR1_PDSR36                 (0x10)\r
  48 #define MCF_PAD_PDSR1_PDSR37                 (0x20)\r
  49 #define MCF_PAD_PDSR1_PDSR38                 (0x40)\r
  50 #define MCF_PAD_PDSR1_PDSR39                 (0x80)\r
  51 #define MCF_PAD_PDSR1_PDSR40                 (0x100)\r
  52 #define MCF_PAD_PDSR1_PDSR41                 (0x200)\r
  53 #define MCF_PAD_PDSR1_PDSR42                 (0x400)\r
  54 #define MCF_PAD_PDSR1_PDSR43                 (0x800)\r
  55 #define MCF_PAD_PDSR1_PDSR44                 (0x1000)\r
  56 #define MCF_PAD_PDSR1_PDSR45                 (0x2000)\r
  57 #define MCF_PAD_PDSR1_PDSR46                 (0x4000)\r
  58 #define MCF_PAD_PDSR1_PDSR47                 (0x8000)\r
  59 \r
  60 /* Bit definitions and macros for MCF_PAD_PDSR0 */\r
  61 #define MCF_PAD_PDSR0_PDSR0                  (0x1)\r
  62 #define MCF_PAD_PDSR0_PDSR1                  (0x2)\r
  63 #define MCF_PAD_PDSR0_PDSR2                  (0x4)\r
  64 #define MCF_PAD_PDSR0_PDSR3                  (0x8)\r
  65 #define MCF_PAD_PDSR0_PDSR4                  (0x10)\r
  66 #define MCF_PAD_PDSR0_PDSR5                  (0x20)\r
  67 #define MCF_PAD_PDSR0_PDSR6                  (0x40)\r
  68 #define MCF_PAD_PDSR0_PDSR7                  (0x80)\r
  69 #define MCF_PAD_PDSR0_PDSR8                  (0x100)\r
  70 #define MCF_PAD_PDSR0_PDSR9                  (0x200)\r
  71 #define MCF_PAD_PDSR0_PDSR10                 (0x400)\r
  72 #define MCF_PAD_PDSR0_PDSR11                 (0x800)\r
  73 #define MCF_PAD_PDSR0_PDSR12                 (0x1000)\r
  74 #define MCF_PAD_PDSR0_PDSR13                 (0x2000)\r
  75 #define MCF_PAD_PDSR0_PDSR14                 (0x4000)\r
  76 #define MCF_PAD_PDSR0_PDSR15                 (0x8000)\r
  77 #define MCF_PAD_PDSR0_PDSR16                 (0x10000)\r
  78 #define MCF_PAD_PDSR0_PDSR17                 (0x20000)\r
  79 #define MCF_PAD_PDSR0_PDSR18                 (0x40000)\r
  80 #define MCF_PAD_PDSR0_PDSR19                 (0x80000)\r
  81 #define MCF_PAD_PDSR0_PDSR20                 (0x100000)\r
  82 #define MCF_PAD_PDSR0_PDSR21                 (0x200000)\r
  83 #define MCF_PAD_PDSR0_PDSR22                 (0x400000)\r
  84 #define MCF_PAD_PDSR0_PDSR23                 (0x800000)\r
  85 #define MCF_PAD_PDSR0_PDSR24                 (0x1000000)\r
  86 #define MCF_PAD_PDSR0_PDSR25                 (0x2000000)\r
  87 #define MCF_PAD_PDSR0_PDSR26                 (0x4000000)\r
  88 #define MCF_PAD_PDSR0_PDSR27                 (0x8000000)\r
  89 #define MCF_PAD_PDSR0_PDSR28                 (0x10000000)\r
  90 #define MCF_PAD_PDSR0_PDSR29                 (0x20000000)\r
  91 #define MCF_PAD_PDSR0_PDSR30                 (0x40000000)\r
  92 #define MCF_PAD_PDSR0_PDSR31                 (0x80000000)\r
  93 \r
  94 \r
  95 #endif /* __MCF52235_PAD_H__ */\r