git.sur5r.net Git - freertos/blob - Demo/ColdFire_MCF52233_Eclipse/RTOSDemo/MCF5223x/MCF52235_RCM.h

   1 /* Coldfire C Header File\r
   2  * Copyright Freescale Semiconductor Inc\r
   3  * All rights reserved.\r
   4  *\r
   5  * 2007/03/19 Revision: 0.91\r
   6  */\r
   7 \r
   8 #ifndef __MCF52235_RCM_H__\r
   9 #define __MCF52235_RCM_H__\r
  10 \r
  11 \r
  12 /*********************************************************************\r
  13 *\r
  14 * Reset Controller Module (RCM)\r
  15 *\r
  16 *********************************************************************/\r
  17 \r
  18 /* Register read/write macros */\r
  19 #define MCF_RCM_RCR                          (*(vuint8 *)(&__IPSBAR[0x110000]))\r
  20 #define MCF_RCM_RSR                          (*(vuint8 *)(&__IPSBAR[0x110001]))\r
  21 #define MCF_RCM_CCR                          (*(vuint16*)(&__IPSBAR[0x110004]))\r
  22 #define MCF_RCM_CIR                          (*(vuint16*)(&__IPSBAR[0x11000A]))\r
  23 \r
  24 /* Bit definitions and macros for MCF_RCM_RCR */\r
  25 #define MCF_RCM_RCR_LVDE                     (0x1)\r
  26 #define MCF_RCM_RCR_LVDRE                    (0x4)\r
  27 #define MCF_RCM_RCR_LVDIE                    (0x8)\r
  28 #define MCF_RCM_RCR_LVDF                     (0x10)\r
  29 #define MCF_RCM_RCR_FRCRSTOUT                (0x40)\r
  30 #define MCF_RCM_RCR_SOFTRST                  (0x80)\r
  31 \r
  32 /* Bit definitions and macros for MCF_RCM_RSR */\r
  33 #define MCF_RCM_RSR_LOL                      (0x1)\r
  34 #define MCF_RCM_RSR_LOC                      (0x2)\r
  35 #define MCF_RCM_RSR_EXT                      (0x4)\r
  36 #define MCF_RCM_RSR_POR                      (0x8)\r
  37 #define MCF_RCM_RSR_WDR                      (0x10)\r
  38 #define MCF_RCM_RSR_SOFT                     (0x20)\r
  39 #define MCF_RCM_RSR_LVD                      (0x40)\r
  40 \r
  41 /* Bit definitions and macros for MCF_RCM_CCR */\r
  42 #define MCF_RCM_CCR_LOAD                     (0x8000)\r
  43 \r
  44 \r
  45 #endif /* __MCF52235_RCM_H__ */\r