git.sur5r.net Git - freertos/blob - Demo/ColdFire_MCF5282_Eclipse/RTOSDemo/MCF5282/MCF5282_CS.h

   1 /* Coldfire C Header File\r
   2  * Copyright Freescale Semiconductor Inc\r
   3  * All rights reserved.\r
   4  *\r
   5  * 2007/03/19 Revision: 0.9\r
   6  */\r
   7 \r
   8 #ifndef __MCF5282_CS_H__\r
   9 #define __MCF5282_CS_H__\r
  10 \r
  11 \r
  12 /*********************************************************************\r
  13 *\r
  14 * Chip Select Module (CS)\r
  15 *\r
  16 *********************************************************************/\r
  17 \r
  18 /* Register read/write macros */\r
  19 #define MCF_CS0_CSAR                         (*(vuint16*)(&__IPSBAR[0x80]))\r
  20 #define MCF_CS0_CSMR                         (*(vuint32*)(&__IPSBAR[0x84]))\r
  21 #define MCF_CS0_CSCR                         (*(vuint16*)(&__IPSBAR[0x8A]))\r
  22 \r
  23 #define MCF_CS1_CSAR                         (*(vuint16*)(&__IPSBAR[0x8C]))\r
  24 #define MCF_CS1_CSMR                         (*(vuint32*)(&__IPSBAR[0x90]))\r
  25 #define MCF_CS1_CSCR                         (*(vuint16*)(&__IPSBAR[0x96]))\r
  26 \r
  27 #define MCF_CS2_CSAR                         (*(vuint16*)(&__IPSBAR[0x98]))\r
  28 #define MCF_CS2_CSMR                         (*(vuint32*)(&__IPSBAR[0x9C]))\r
  29 #define MCF_CS2_CSCR                         (*(vuint16*)(&__IPSBAR[0xA2]))\r
  30 \r
  31 #define MCF_CS3_CSAR                         (*(vuint16*)(&__IPSBAR[0xA4]))\r
  32 #define MCF_CS3_CSMR                         (*(vuint32*)(&__IPSBAR[0xA8]))\r
  33 #define MCF_CS3_CSCR                         (*(vuint16*)(&__IPSBAR[0xAE]))\r
  34 \r
  35 #define MCF_CS4_CSAR                         (*(vuint16*)(&__IPSBAR[0xB0]))\r
  36 #define MCF_CS4_CSMR                         (*(vuint32*)(&__IPSBAR[0xB4]))\r
  37 #define MCF_CS4_CSCR                         (*(vuint16*)(&__IPSBAR[0xBA]))\r
  38 \r
  39 #define MCF_CS5_CSAR                         (*(vuint16*)(&__IPSBAR[0xBC]))\r
  40 #define MCF_CS5_CSMR                         (*(vuint32*)(&__IPSBAR[0xC0]))\r
  41 #define MCF_CS5_CSCR                         (*(vuint16*)(&__IPSBAR[0xC6]))\r
  42 \r
  43 #define MCF_CS6_CSAR                         (*(vuint16*)(&__IPSBAR[0xC8]))\r
  44 #define MCF_CS6_CSMR                         (*(vuint32*)(&__IPSBAR[0xCC]))\r
  45 #define MCF_CS6_CSCR                         (*(vuint16*)(&__IPSBAR[0xD2]))\r
  46 \r
  47 #define MCF_CS_CSAR(x)                       (*(vuint16*)(&__IPSBAR[0x80 + ((x)*0xC)]))\r
  48 #define MCF_CS_CSMR(x)                       (*(vuint32*)(&__IPSBAR[0x84 + ((x)*0xC)]))\r
  49 #define MCF_CS_CSCR(x)                       (*(vuint16*)(&__IPSBAR[0x8A + ((x)*0xC)]))\r
  50 \r
  51 \r
  52 /* Bit definitions and macros for MCF_CS_CSAR */\r
  53 #define MCF_CS_CSAR_BA(x)                    (vuint16)(((x)&0xFFFF0000)>>0x10)\r
  54 \r
  55 /* Bit definitions and macros for MCF_CS_CSMR */\r
  56 #define MCF_CS_CSMR_V                        (0x1)\r
  57 #define MCF_CS_CSMR_UD                       (0x2)\r
  58 #define MCF_CS_CSMR_UC                       (0x4)\r
  59 #define MCF_CS_CSMR_SD                       (0x8)\r
  60 #define MCF_CS_CSMR_SC                       (0x10)\r
  61 #define MCF_CS_CSMR_CI                       (0x20)\r
  62 #define MCF_CS_CSMR_AM                       (0x40)\r
  63 #define MCF_CS_CSMR_WP                       (0x100)\r
  64 #define MCF_CS_CSMR_BAM(x)                   (((x)&0xFFFF)<<0x10)\r
  65 #define MCF_CS_CSMR_BAM_4G                   (0xFFFF0000)\r
  66 #define MCF_CS_CSMR_BAM_2G                   (0x7FFF0000)\r
  67 #define MCF_CS_CSMR_BAM_1G                   (0x3FFF0000)\r
  68 #define MCF_CS_CSMR_BAM_1024M                (0x3FFF0000)\r
  69 #define MCF_CS_CSMR_BAM_512M                 (0x1FFF0000)\r
  70 #define MCF_CS_CSMR_BAM_256M                 (0xFFF0000)\r
  71 #define MCF_CS_CSMR_BAM_128M                 (0x7FF0000)\r
  72 #define MCF_CS_CSMR_BAM_64M                  (0x3FF0000)\r
  73 #define MCF_CS_CSMR_BAM_32M                  (0x1FF0000)\r
  74 #define MCF_CS_CSMR_BAM_16M                  (0xFF0000)\r
  75 #define MCF_CS_CSMR_BAM_8M                   (0x7F0000)\r
  76 #define MCF_CS_CSMR_BAM_4M                   (0x3F0000)\r
  77 #define MCF_CS_CSMR_BAM_2M                   (0x1F0000)\r
  78 #define MCF_CS_CSMR_BAM_1M                   (0xF0000)\r
  79 #define MCF_CS_CSMR_BAM_1024K                (0xF0000)\r
  80 #define MCF_CS_CSMR_BAM_512K                 (0x70000)\r
  81 #define MCF_CS_CSMR_BAM_256K                 (0x30000)\r
  82 #define MCF_CS_CSMR_BAM_128K                 (0x10000)\r
  83 #define MCF_CS_CSMR_BAM_64K                  (0)\r
  84 \r
  85 /* Bit definitions and macros for MCF_CS_CSCR */\r
  86 #define MCF_CS_CSCR_BSTW                     (0x8)\r
  87 #define MCF_CS_CSCR_BSTR                     (0x10)\r
  88 #define MCF_CS_CSCR_BEM                      (0x20)\r
  89 #define MCF_CS_CSCR_PS(x)                    (((x)&0x3)<<0x6)\r
  90 #define MCF_CS_CSCR_PS_32                    (0)\r
  91 #define MCF_CS_CSCR_PS_8                     (0x40)\r
  92 #define MCF_CS_CSCR_PS_16                    (0x80)\r
  93 #define MCF_CS_CSCR_AA                       (0x100)\r
  94 #define MCF_CS_CSCR_WS(x)                    (((x)&0xF)<<0xA)\r
  95 \r
  96 \r
  97 #endif /* __MCF5282_CS_H__ */\r