1 /* Coldfire C Header File
\r
2 * Copyright Freescale Semiconductor Inc
\r
3 * All rights reserved.
\r
5 * 2007/03/19 Revision: 0.9
\r
8 #ifndef __MCF5282_PAD_H__
\r
9 #define __MCF5282_PAD_H__
\r
12 /*********************************************************************
\r
14 * Common GPIO Registers
\r
16 *********************************************************************/
\r
18 /* Register read/write macros */
\r
19 #define MCF_PAD_PBCDPAR (*(vuint8 *)(&__IPSBAR[0x100050]))
\r
20 #define MCF_PAD_PFPAR (*(vuint8 *)(&__IPSBAR[0x100051]))
\r
21 #define MCF_PAD_PEPAR (*(vuint16*)(&__IPSBAR[0x100052]))
\r
22 #define MCF_PAD_PJPAR (*(vuint8 *)(&__IPSBAR[0x100054]))
\r
23 #define MCF_PAD_PSDPAR (*(vuint8 *)(&__IPSBAR[0x100055]))
\r
24 #define MCF_PAD_PASPAR (*(vuint16*)(&__IPSBAR[0x100056]))
\r
25 #define MCF_PAD_PEHLPAR (*(vuint8 *)(&__IPSBAR[0x100058]))
\r
26 #define MCF_PAD_PQSPAR (*(vuint8 *)(&__IPSBAR[0x100059]))
\r
27 #define MCF_PAD_PTCPAR (*(vuint8 *)(&__IPSBAR[0x10005A]))
\r
28 #define MCF_PAD_PTDPAR (*(vuint8 *)(&__IPSBAR[0x10005B]))
\r
29 #define MCF_PAD_PUAPAR (*(vuint8 *)(&__IPSBAR[0x10005C]))
\r
32 /* Bit definitions and macros for MCF_PAD_PBCDPAR */
\r
33 #define MCF_PAD_PBCDPAR_PCDPA (0x40)
\r
34 #define MCF_PAD_PBCDPAR_PBPA (0x80)
\r
36 /* Bit definitions and macros for MCF_PAD_PFPAR */
\r
37 #define MCF_PAD_PFPAR_PFPA5 (0x20)
\r
38 #define MCF_PAD_PFPAR_PFPA6 (0x40)
\r
39 #define MCF_PAD_PFPAR_PFPA7 (0x80)
\r
41 /* Bit definitions and macros for MCF_PAD_PEPAR */
\r
42 #define MCF_PAD_PEPAR_PEPA0(x) (((x)&0x3)<<0)
\r
43 #define MCF_PAD_PEPAR_PEPA0_GPIO (0)
\r
44 #define MCF_PAD_PEPAR_PEPA0_SYNCB (0x2)
\r
45 #define MCF_PAD_PEPAR_PEPA0_TIP (0x3)
\r
46 #define MCF_PAD_PEPAR_PEPA1(x) (((x)&0x3)<<0x2)
\r
47 #define MCF_PAD_PEPAR_PEPA1_GPIO (0)
\r
48 #define MCF_PAD_PEPAR_PEPA1_SYNCA (0x8)
\r
49 #define MCF_PAD_PEPAR_PEPA1_TS (0xC)
\r
50 #define MCF_PAD_PEPAR_PEPA2 (0x10)
\r
51 #define MCF_PAD_PEPAR_PEPA3 (0x40)
\r
52 #define MCF_PAD_PEPAR_PEPA4 (0x100)
\r
53 #define MCF_PAD_PEPAR_PEPA5 (0x400)
\r
54 #define MCF_PAD_PEPAR_PEPA6 (0x1000)
\r
55 #define MCF_PAD_PEPAR_PEPA7 (0x4000)
\r
57 /* Bit definitions and macros for MCF_PAD_PJPAR */
\r
58 #define MCF_PAD_PJPAR_PJPA0 (0x1)
\r
59 #define MCF_PAD_PJPAR_PJPA1 (0x2)
\r
60 #define MCF_PAD_PJPAR_PJPA2 (0x4)
\r
61 #define MCF_PAD_PJPAR_PJPA3 (0x8)
\r
62 #define MCF_PAD_PJPAR_PJPA4 (0x10)
\r
63 #define MCF_PAD_PJPAR_PJPA5 (0x20)
\r
64 #define MCF_PAD_PJPAR_PJPA6 (0x40)
\r
65 #define MCF_PAD_PJPAR_PJPA7 (0x80)
\r
67 /* Bit definitions and macros for MCF_PAD_PSDPAR */
\r
68 #define MCF_PAD_PSDPAR_PSDPA (0x80)
\r
70 /* Bit definitions and macros for MCF_PAD_PASPAR */
\r
71 #define MCF_PAD_PASPAR_PASPA0(x) (((x)&0x3)<<0)
\r
72 #define MCF_PAD_PASPAR_PASPA0_GPIO (0)
\r
73 #define MCF_PAD_PASPAR_PASPA0_UTXD2 (0x2)
\r
74 #define MCF_PAD_PASPAR_PASPA0_SCL (0x3)
\r
75 #define MCF_PAD_PASPAR_PASPA1(x) (((x)&0x3)<<0x2)
\r
76 #define MCF_PAD_PASPAR_PASPA1_GPIO (0)
\r
77 #define MCF_PAD_PASPAR_PASPA1_URXD2 (0x8)
\r
78 #define MCF_PAD_PASPAR_PASPA1_SDA (0xC)
\r
79 #define MCF_PAD_PASPAR_PASPA2(x) (((x)&0x3)<<0x4)
\r
80 #define MCF_PAD_PASPAR_PASPA2_GPIO (0)
\r
81 #define MCF_PAD_PASPAR_PASPA2_UTXD2 (0x20)
\r
82 #define MCF_PAD_PASPAR_PASPA2_CANTX (0x30)
\r
83 #define MCF_PAD_PASPAR_PASPA3(x) (((x)&0x3)<<0x6)
\r
84 #define MCF_PAD_PASPAR_PASPA3_GPIO (0)
\r
85 #define MCF_PAD_PASPAR_PASPA3_URXD2 (0x80)
\r
86 #define MCF_PAD_PASPAR_PASPA3_CANRX (0xC0)
\r
87 #define MCF_PAD_PASPAR_PASPA4(x) (((x)&0x3)<<0x8)
\r
88 #define MCF_PAD_PASPAR_PASPA4_GPIO (0)
\r
89 #define MCF_PAD_PASPAR_PASPA4_UTXD2 (0x200)
\r
90 #define MCF_PAD_PASPAR_PASPA4_EMDC (0x300)
\r
91 #define MCF_PAD_PASPAR_PASPA5(x) (((x)&0x3)<<0xA)
\r
92 #define MCF_PAD_PASPAR_PASPA5_GPIO (0)
\r
93 #define MCF_PAD_PASPAR_PASPA5_URXD2 (0x800)
\r
94 #define MCF_PAD_PASPAR_PASPA5_EMDIO (0xC00)
\r
96 /* Bit definitions and macros for MCF_PAD_PEHLPAR */
\r
97 #define MCF_PAD_PEHLPAR_PELPA (0x40)
\r
98 #define MCF_PAD_PEHLPAR_PEHPA (0x80)
\r
100 /* Bit definitions and macros for MCF_PAD_PQSPAR */
\r
101 #define MCF_PAD_PQSPAR_PQSPA0 (0x1)
\r
102 #define MCF_PAD_PQSPAR_PQSPA1 (0x2)
\r
103 #define MCF_PAD_PQSPAR_PQSPA2 (0x4)
\r
104 #define MCF_PAD_PQSPAR_PQSPA3 (0x8)
\r
105 #define MCF_PAD_PQSPAR_PQSPA4 (0x10)
\r
106 #define MCF_PAD_PQSPAR_PQSPA5 (0x20)
\r
107 #define MCF_PAD_PQSPAR_PQSPA6 (0x40)
\r
109 /* Bit definitions and macros for MCF_PAD_PTCPAR */
\r
110 #define MCF_PAD_PTCPAR_PTCPA0(x) (((x)&0x3)<<0)
\r
111 #define MCF_PAD_PTCPAR_PTCPA0_GPIO (0)
\r
112 #define MCF_PAD_PTCPAR_PTCPA0_UCTS0 (0x1)
\r
113 #define MCF_PAD_PTCPAR_PTCPA0_UCTS1 (0x2)
\r
114 #define MCF_PAD_PTCPAR_PTCPA0_TOUT2 (0x3)
\r
115 #define MCF_PAD_PTCPAR_PTCPA1(x) (((x)&0x3)<<0x2)
\r
116 #define MCF_PAD_PTCPAR_PTCPA1_GPIO (0)
\r
117 #define MCF_PAD_PTCPAR_PTCPA1_UCTS0 (0x4)
\r
118 #define MCF_PAD_PTCPAR_PTCPA1_UCTS1 (0x8)
\r
119 #define MCF_PAD_PTCPAR_PTCPA1_TIN2 (0xC)
\r
120 #define MCF_PAD_PTCPAR_PTCPA2(x) (((x)&0x3)<<0x4)
\r
121 #define MCF_PAD_PTCPAR_PTCPA2_GPIO (0)
\r
122 #define MCF_PAD_PTCPAR_PTCPA2_URTS0 (0x10)
\r
123 #define MCF_PAD_PTCPAR_PTCPA2_URTS1 (0x20)
\r
124 #define MCF_PAD_PTCPAR_PTCPA2_TOUT3 (0x30)
\r
125 #define MCF_PAD_PTCPAR_PTCPA3(x) (((x)&0x3)<<0x6)
\r
126 #define MCF_PAD_PTCPAR_PTCPA3_GPIO (0)
\r
127 #define MCF_PAD_PTCPAR_PTCPA3_URTS0 (0x40)
\r
128 #define MCF_PAD_PTCPAR_PTCPA3_URTS1 (0x80)
\r
129 #define MCF_PAD_PTCPAR_PTCPA3_TIN3 (0xC0)
\r
131 /* Bit definitions and macros for MCF_PAD_PTDPAR */
\r
132 #define MCF_PAD_PTDPAR_PTDPA0(x) (((x)&0x3)<<0)
\r
133 #define MCF_PAD_PTDPAR_PTDPA0_GPIO (0)
\r
134 #define MCF_PAD_PTDPAR_PTDPA0_UCTS0 (0x1)
\r
135 #define MCF_PAD_PTDPAR_PTDPA0_UCTS1 (0x2)
\r
136 #define MCF_PAD_PTDPAR_PTDPA0_TOUT0 (0x3)
\r
137 #define MCF_PAD_PTDPAR_PTDPA1(x) (((x)&0x3)<<0x2)
\r
138 #define MCF_PAD_PTDPAR_PTDPA2_GPIO (0)
\r
139 #define MCF_PAD_PTDPAR_PTDPA2_UCTS0 (0x4)
\r
140 #define MCF_PAD_PTDPAR_PTDPA2_UCTS1 (0x8)
\r
141 #define MCF_PAD_PTDPAR_PTDPA2_TIN0 (0xC)
\r
142 #define MCF_PAD_PTDPAR_PTDPA2(x) (((x)&0x3)<<0x4)
\r
143 #define MCF_PAD_PTDPAR_PTDPA2_URTS0 (0x10)
\r
144 #define MCF_PAD_PTDPAR_PTDPA2_URTS1 (0x20)
\r
145 #define MCF_PAD_PTDPAR_PTDPA2_TOUT1 (0x30)
\r
146 #define MCF_PAD_PTDPAR_PTDPA3(x) (((x)&0x3)<<0x6)
\r
147 #define MCF_PAD_PTDPAR_PTDPA3_GPIO (0)
\r
148 #define MCF_PAD_PTDPAR_PTDPA3_URTS0 (0x40)
\r
149 #define MCF_PAD_PTDPAR_PTDPA3_URTS1 (0x80)
\r
150 #define MCF_PAD_PTDPAR_PTDPA3_TIN1 (0xC0)
\r
152 /* Bit definitions and macros for MCF_PAD_PUAPAR */
\r
153 #define MCF_PAD_PUAPAR_PUAPA0 (0x1)
\r
154 #define MCF_PAD_PUAPAR_PUAPA1 (0x2)
\r
155 #define MCF_PAD_PUAPAR_PUAPA2 (0x4)
\r
156 #define MCF_PAD_PUAPAR_PUAPA3 (0x8)
\r
159 #endif /* __MCF5282_PAD_H__ */
\r
projects / freertos / blob