git.sur5r.net Git - freertos/blob - Demo/HCS12_CodeWarrior_small/DOC/RTOSDemo.txt

   1 =============================================================================\r
   2 List of methods in project: RTOSDemo\r
   3 \r
   4 THIS TEXT DESCRIPTION IS GENERATED BY THE TOOL. DO NOT MODIFY IT.\r
   5 =============================================================================\r
   6 \r
   7 Module "Byte1"     (bean ByteIO)\r
   8    Byte1_PutBit -Put the specified value to the specified bit/pin of the Input/Output bean. If direction is [input] saves the \r
   9                 value to a memory or a register, this value will be written to the pin after switching to the output mode - \r
  10                 using [SetDir(TRUE)]. If direction is [output] writes the value to the pin.\r
  11    Byte1_NegBit -Negate (invert) the specified bit of the Input/Output bean. It is the same as [PutBit(Bit,!GetBit(Bit))].\r
  12 \r
  13 Module "TickTimer" (bean TimerInt)\r
  14    TickTimer_Enable -Enable the bean - it starts the timer. Events may be generated ("DisableEvent"/"EnableEvent").\r
  15    TickTimer_SetFreqHz -This method sets the new frequency of the generated events. The frequency is expressed in [Hz] as a \r
  16                 16-bit unsigned integer number. This method is available only if runtime setting type 'from interval' is \r
  17                 selected in the <Timing dialog box> in Runtime setting area.\r
  18 \r
  19 Module "ButtonInterrupt" (bean ExtInt)\r
  20    ButtonInterrupt_Enable -Enable the bean - the external events are accepted.\r
  21 \r
  22 Module "Cpu"       (bean MC9S12C32_80)\r
  23    Cpu_EnableInt -Enable maskable interrupts\r
  24    Cpu_DisableInt -Disable maskable interrupts\r
  25    Cpu_SetWaitMode -Set low power mode - Wait mode.\r
  26 For more information about the wait mode see documentation of this CPU.\r
  27                 \r
  28 Release from Wait mode: Reset or interrupt\r
  29    Cpu_SetStopMode -Set low power mode - Stop mode.\r
  30 For more information about the stop mode see documentation of this CPU.\r
  31 \r
  32 =============================================================================\r