git.sur5r.net Git - freertos/blob - Demo/MCF5235_GCC/include/arch/mcf523x/mcf523x_gpio.h

   1 /*\r
   2  * These files are taken from the MCF523X source code example package\r
   3  * which is available on the Freescale website. Freescale explicitly \r
   4  * grants the redistribution and modification of these source files.\r
   5  * The complete licensing information is available in the file \r
   6  * LICENSE_FREESCALE.TXT.\r
   7  *\r
   8  * File:        mcf523x_gpio.h\r
   9  * Purpose:     Register and bit definitions for the MCF523X\r
  10  *\r
  11  * Notes:       \r
  12  *      \r
  13  */\r
  14 \r
  15 #ifndef __MCF523X_GPIO_H__\r
  16 #define __MCF523X_GPIO_H__\r
  17 \r
  18 /*********************************************************************\r
  19 *\r
  20 * General Purpose I/O (GPIO)\r
  21 *\r
  22 *********************************************************************/\r
  23 \r
  24 /* Register read/write macros */\r
  25 #define MCF_GPIO_PODR_ADDR        (*(vuint8 *)(void*)(&__IPSBAR[0x100000]))\r
  26 #define MCF_GPIO_PODR_DATAH       (*(vuint8 *)(void*)(&__IPSBAR[0x100001]))\r
  27 #define MCF_GPIO_PODR_DATAL       (*(vuint8 *)(void*)(&__IPSBAR[0x100002]))\r
  28 #define MCF_GPIO_PODR_BUSCTL      (*(vuint8 *)(void*)(&__IPSBAR[0x100003]))\r
  29 #define MCF_GPIO_PODR_BS          (*(vuint8 *)(void*)(&__IPSBAR[0x100004]))\r
  30 #define MCF_GPIO_PODR_CS          (*(vuint8 *)(void*)(&__IPSBAR[0x100005]))\r
  31 #define MCF_GPIO_PODR_SDRAM       (*(vuint8 *)(void*)(&__IPSBAR[0x100006]))\r
  32 #define MCF_GPIO_PODR_FECI2C      (*(vuint8 *)(void*)(&__IPSBAR[0x100007]))\r
  33 #define MCF_GPIO_PODR_UARTH       (*(vuint8 *)(void*)(&__IPSBAR[0x100008]))\r
  34 #define MCF_GPIO_PODR_UARTL       (*(vuint8 *)(void*)(&__IPSBAR[0x100009]))\r
  35 #define MCF_GPIO_PODR_QSPI        (*(vuint8 *)(void*)(&__IPSBAR[0x10000A]))\r
  36 #define MCF_GPIO_PODR_TIMER       (*(vuint8 *)(void*)(&__IPSBAR[0x10000B]))\r
  37 #define MCF_GPIO_PODR_ETPU        (*(vuint8 *)(void*)(&__IPSBAR[0x10000C]))\r
  38 #define MCF_GPIO_PDDR_APDDR       (*(vuint8 *)(void*)(&__IPSBAR[0x100010]))\r
  39 #define MCF_GPIO_PDDR_DATAH       (*(vuint8 *)(void*)(&__IPSBAR[0x100011]))\r
  40 #define MCF_GPIO_PDDR_DATAL       (*(vuint8 *)(void*)(&__IPSBAR[0x100012]))\r
  41 #define MCF_GPIO_PDDR_BUSCTL      (*(vuint8 *)(void*)(&__IPSBAR[0x100013]))\r
  42 #define MCF_GPIO_PDDR_BS          (*(vuint8 *)(void*)(&__IPSBAR[0x100014]))\r
  43 #define MCF_GPIO_PDDR_CS          (*(vuint8 *)(void*)(&__IPSBAR[0x100015]))\r
  44 #define MCF_GPIO_PDDR_SDRAM       (*(vuint8 *)(void*)(&__IPSBAR[0x100016]))\r
  45 #define MCF_GPIO_PDDR_FECI2C      (*(vuint8 *)(void*)(&__IPSBAR[0x100017]))\r
  46 #define MCF_GPIO_PDDR_UARTH       (*(vuint8 *)(void*)(&__IPSBAR[0x100018]))\r
  47 #define MCF_GPIO_PDDR_UARTL       (*(vuint8 *)(void*)(&__IPSBAR[0x100019]))\r
  48 #define MCF_GPIO_PDDR_QSPI        (*(vuint8 *)(void*)(&__IPSBAR[0x10001A]))\r
  49 #define MCF_GPIO_PDDR_TIMER       (*(vuint8 *)(void*)(&__IPSBAR[0x10001B]))\r
  50 #define MCF_GPIO_PDDR_ETPU        (*(vuint8 *)(void*)(&__IPSBAR[0x10001C]))\r
  51 #define MCF_GPIO_PPDSDR_ADDR      (*(vuint8 *)(void*)(&__IPSBAR[0x100020]))\r
  52 #define MCF_GPIO_PPDSDR_DATAH     (*(vuint8 *)(void*)(&__IPSBAR[0x100021]))\r
  53 #define MCF_GPIO_PPDSDR_DATAL     (*(vuint8 *)(void*)(&__IPSBAR[0x100022]))\r
  54 #define MCF_GPIO_PPDSDR_BUSCTL    (*(vuint8 *)(void*)(&__IPSBAR[0x100023]))\r
  55 #define MCF_GPIO_PPDSDR_BS        (*(vuint8 *)(void*)(&__IPSBAR[0x100024]))\r
  56 #define MCF_GPIO_PPDSDR_FECI2C    (*(vuint8 *)(void*)(&__IPSBAR[0x100027]))\r
  57 #define MCF_GPIO_PPDSDR_CS        (*(vuint8 *)(void*)(&__IPSBAR[0x100025]))\r
  58 #define MCF_GPIO_PPDSDR_SDRAM     (*(vuint8 *)(void*)(&__IPSBAR[0x100026]))\r
  59 #define MCF_GPIO_PPDSDR_UARTH     (*(vuint8 *)(void*)(&__IPSBAR[0x100028]))\r
  60 #define MCF_GPIO_PPDSDR_UARTL     (*(vuint8 *)(void*)(&__IPSBAR[0x100029]))\r
  61 #define MCF_GPIO_PPDSDR_QSPI      (*(vuint8 *)(void*)(&__IPSBAR[0x10002A]))\r
  62 #define MCF_GPIO_PPDSDR_TIMER     (*(vuint8 *)(void*)(&__IPSBAR[0x10002B]))\r
  63 #define MCF_GPIO_PPDSDR_ETPU      (*(vuint8 *)(void*)(&__IPSBAR[0x10002C]))\r
  64 #define MCF_GPIO_PCLRR_ADDR       (*(vuint8 *)(void*)(&__IPSBAR[0x100030]))\r
  65 #define MCF_GPIO_PCLRR_DATAH      (*(vuint8 *)(void*)(&__IPSBAR[0x100031]))\r
  66 #define MCF_GPIO_PCLRR_DATAL      (*(vuint8 *)(void*)(&__IPSBAR[0x100032]))\r
  67 #define MCF_GPIO_PCLRR_BUSCTL     (*(vuint8 *)(void*)(&__IPSBAR[0x100033]))\r
  68 #define MCF_GPIO_PCLRR_BS         (*(vuint8 *)(void*)(&__IPSBAR[0x100034]))\r
  69 #define MCF_GPIO_PCLRR_CS         (*(vuint8 *)(void*)(&__IPSBAR[0x100035]))\r
  70 #define MCF_GPIO_PCLRR_SDRAM      (*(vuint8 *)(void*)(&__IPSBAR[0x100036]))\r
  71 #define MCF_GPIO_PCLRR_FECI2C     (*(vuint8 *)(void*)(&__IPSBAR[0x100037]))\r
  72 #define MCF_GPIO_PCLRR_UARTH      (*(vuint8 *)(void*)(&__IPSBAR[0x100038]))\r
  73 #define MCF_GPIO_PCLRR_UARTL      (*(vuint8 *)(void*)(&__IPSBAR[0x100039]))\r
  74 #define MCF_GPIO_PCLRR_QSPI       (*(vuint8 *)(void*)(&__IPSBAR[0x10003A]))\r
  75 #define MCF_GPIO_PCLRR_TIMER      (*(vuint8 *)(void*)(&__IPSBAR[0x10003B]))\r
  76 #define MCF_GPIO_PCLRR_ETPU       (*(vuint8 *)(void*)(&__IPSBAR[0x10003C]))\r
  77 #define MCF_GPIO_PAR_AD           (*(vuint8 *)(void*)(&__IPSBAR[0x100040]))\r
  78 #define MCF_GPIO_PAR_BUSCTL       (*(vuint16*)(void*)(&__IPSBAR[0x100042]))\r
  79 #define MCF_GPIO_PAR_BS           (*(vuint8 *)(void*)(&__IPSBAR[0x100044]))\r
  80 #define MCF_GPIO_PAR_CS           (*(vuint8 *)(void*)(&__IPSBAR[0x100045]))\r
  81 #define MCF_GPIO_PAR_SDRAM        (*(vuint8 *)(void*)(&__IPSBAR[0x100046]))\r
  82 #define MCF_GPIO_PAR_FECI2C       (*(vuint8 *)(void*)(&__IPSBAR[0x100047]))\r
  83 #define MCF_GPIO_PAR_UART         (*(vuint16*)(void*)(&__IPSBAR[0x100048]))\r
  84 #define MCF_GPIO_PAR_QSPI         (*(vuint8 *)(void*)(&__IPSBAR[0x10004A]))\r
  85 #define MCF_GPIO_PAR_TIMER        (*(vuint16*)(void*)(&__IPSBAR[0x10004C]))\r
  86 #define MCF_GPIO_PAR_ETPU         (*(vuint8 *)(void*)(&__IPSBAR[0x10004E]))\r
  87 #define MCF_GPIO_DSCR_EIM         (*(vuint8 *)(void*)(&__IPSBAR[0x100050]))\r
  88 #define MCF_GPIO_DSCR_ETPU        (*(vuint8 *)(void*)(&__IPSBAR[0x100051]))\r
  89 #define MCF_GPIO_DSCR_FECI2C      (*(vuint8 *)(void*)(&__IPSBAR[0x100052]))\r
  90 #define MCF_GPIO_DSCR_UART        (*(vuint8 *)(void*)(&__IPSBAR[0x100053]))\r
  91 #define MCF_GPIO_DSCR_QSPI        (*(vuint8 *)(void*)(&__IPSBAR[0x100054]))\r
  92 #define MCF_GPIO_DSCR_TIMER       (*(vuint8 *)(void*)(&__IPSBAR[0x100055]))\r
  93 \r
  94 /* Bit definitions and macros for MCF_GPIO_PODR_ADDR */\r
  95 #define MCF_GPIO_PODR_ADDR_PODR_ADDR5            (0x20)\r
  96 #define MCF_GPIO_PODR_ADDR_PODR_ADDR6            (0x40)\r
  97 #define MCF_GPIO_PODR_ADDR_PODR_ADDR7            (0x80)\r
  98 \r
  99 /* Bit definitions and macros for MCF_GPIO_PODR_DATAH */\r
 100 #define MCF_GPIO_PODR_DATAH_PODR_DATAH0          (0x01)\r
 101 #define MCF_GPIO_PODR_DATAH_PODR_DATAH1          (0x02)\r
 102 #define MCF_GPIO_PODR_DATAH_PODR_DATAH2          (0x04)\r
 103 #define MCF_GPIO_PODR_DATAH_PODR_DATAH3          (0x08)\r
 104 #define MCF_GPIO_PODR_DATAH_PODR_DATAH4          (0x10)\r
 105 #define MCF_GPIO_PODR_DATAH_PODR_DATAH5          (0x20)\r
 106 #define MCF_GPIO_PODR_DATAH_PODR_DATAH6          (0x40)\r
 107 #define MCF_GPIO_PODR_DATAH_PODR_DATAH7          (0x80)\r
 108 \r
 109 /* Bit definitions and macros for MCF_GPIO_PODR_DATAL */\r
 110 #define MCF_GPIO_PODR_DATAL_PODR_DATAL0          (0x01)\r
 111 #define MCF_GPIO_PODR_DATAL_PODR_DATAL1          (0x02)\r
 112 #define MCF_GPIO_PODR_DATAL_PODR_DATAL2          (0x04)\r
 113 #define MCF_GPIO_PODR_DATAL_PODR_DATAL3          (0x08)\r
 114 #define MCF_GPIO_PODR_DATAL_PODR_DATAL4          (0x10)\r
 115 #define MCF_GPIO_PODR_DATAL_PODR_DATAL5          (0x20)\r
 116 #define MCF_GPIO_PODR_DATAL_PODR_DATAL6          (0x40)\r
 117 #define MCF_GPIO_PODR_DATAL_PODR_DATAL7          (0x80)\r
 118 \r
 119 /* Bit definitions and macros for MCF_GPIO_PODR_BUSCTL */\r
 120 #define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL0        (0x01)\r
 121 #define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL1        (0x02)\r
 122 #define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL2        (0x04)\r
 123 #define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL3        (0x08)\r
 124 #define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL4        (0x10)\r
 125 #define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL5        (0x20)\r
 126 #define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL6        (0x40)\r
 127 #define MCF_GPIO_PODR_BUSCTL_PODR_BUSCTL7        (0x80)\r
 128 \r
 129 /* Bit definitions and macros for MCF_GPIO_PODR_BS */\r
 130 #define MCF_GPIO_PODR_BS_PODR_BS0                (0x01)\r
 131 #define MCF_GPIO_PODR_BS_PODR_BS1                (0x02)\r
 132 #define MCF_GPIO_PODR_BS_PODR_BS2                (0x04)\r
 133 #define MCF_GPIO_PODR_BS_PODR_BS3                (0x08)\r
 134 \r
 135 /* Bit definitions and macros for MCF_GPIO_PODR_CS */\r
 136 #define MCF_GPIO_PODR_CS_PODR_CS1                (0x02)\r
 137 #define MCF_GPIO_PODR_CS_PODR_CS2                (0x04)\r
 138 #define MCF_GPIO_PODR_CS_PODR_CS3                (0x08)\r
 139 #define MCF_GPIO_PODR_CS_PODR_CS4                (0x10)\r
 140 #define MCF_GPIO_PODR_CS_PODR_CS5                (0x20)\r
 141 #define MCF_GPIO_PODR_CS_PODR_CS6                (0x40)\r
 142 #define MCF_GPIO_PODR_CS_PODR_CS7                (0x80)\r
 143 \r
 144 /* Bit definitions and macros for MCF_GPIO_PODR_SDRAM */\r
 145 #define MCF_GPIO_PODR_SDRAM_PODR_SDRAM0          (0x01)\r
 146 #define MCF_GPIO_PODR_SDRAM_PODR_SDRAM1          (0x02)\r
 147 #define MCF_GPIO_PODR_SDRAM_PODR_SDRAM2          (0x04)\r
 148 #define MCF_GPIO_PODR_SDRAM_PODR_SDRAM3          (0x08)\r
 149 #define MCF_GPIO_PODR_SDRAM_PODR_SDRAM4          (0x10)\r
 150 #define MCF_GPIO_PODR_SDRAM_PODR_SDRAM5          (0x20)\r
 151 \r
 152 /* Bit definitions and macros for MCF_GPIO_PODR_FECI2C */\r
 153 #define MCF_GPIO_PODR_FECI2C_PODR_FECI2C0        (0x01)\r
 154 #define MCF_GPIO_PODR_FECI2C_PODR_FECI2C1        (0x02)\r
 155 #define MCF_GPIO_PODR_FECI2C_PODR_FECI2C2        (0x04)\r
 156 #define MCF_GPIO_PODR_FECI2C_PODR_FECI2C3        (0x08)\r
 157 \r
 158 /* Bit definitions and macros for MCF_GPIO_PODR_UARTH */\r
 159 #define MCF_GPIO_PODR_UARTH_PODR_UARTH0          (0x01)\r
 160 #define MCF_GPIO_PODR_UARTH_PODR_UARTH1          (0x02)\r
 161 \r
 162 /* Bit definitions and macros for MCF_GPIO_PODR_UARTL */\r
 163 #define MCF_GPIO_PODR_UARTL_PODR_UARTL0          (0x01)\r
 164 #define MCF_GPIO_PODR_UARTL_PODR_UARTL1          (0x02)\r
 165 #define MCF_GPIO_PODR_UARTL_PODR_UARTL2          (0x04)\r
 166 #define MCF_GPIO_PODR_UARTL_PODR_UARTL3          (0x08)\r
 167 #define MCF_GPIO_PODR_UARTL_PODR_UARTL4          (0x10)\r
 168 #define MCF_GPIO_PODR_UARTL_PODR_UARTL5          (0x20)\r
 169 #define MCF_GPIO_PODR_UARTL_PODR_UARTL6          (0x40)\r
 170 #define MCF_GPIO_PODR_UARTL_PODR_UARTL7          (0x80)\r
 171 \r
 172 /* Bit definitions and macros for MCF_GPIO_PODR_QSPI */\r
 173 #define MCF_GPIO_PODR_QSPI_PODR_QSPI0            (0x01)\r
 174 #define MCF_GPIO_PODR_QSPI_PODR_QSPI1            (0x02)\r
 175 #define MCF_GPIO_PODR_QSPI_PODR_QSPI2            (0x04)\r
 176 #define MCF_GPIO_PODR_QSPI_PODR_QSPI3            (0x08)\r
 177 #define MCF_GPIO_PODR_QSPI_PODR_QSPI4            (0x10)\r
 178 \r
 179 /* Bit definitions and macros for MCF_GPIO_PODR_TIMER */\r
 180 #define MCF_GPIO_PODR_TIMER_PODR_TIMER0          (0x01)\r
 181 #define MCF_GPIO_PODR_TIMER_PODR_TIMER1          (0x02)\r
 182 #define MCF_GPIO_PODR_TIMER_PODR_TIMER2          (0x04)\r
 183 #define MCF_GPIO_PODR_TIMER_PODR_TIMER3          (0x08)\r
 184 #define MCF_GPIO_PODR_TIMER_PODR_TIMER4          (0x10)\r
 185 #define MCF_GPIO_PODR_TIMER_PODR_TIMER5          (0x20)\r
 186 #define MCF_GPIO_PODR_TIMER_PODR_TIMER6          (0x40)\r
 187 #define MCF_GPIO_PODR_TIMER_PODR_TIMER7          (0x80)\r
 188 \r
 189 /* Bit definitions and macros for MCF_GPIO_PODR_ETPU */\r
 190 #define MCF_GPIO_PODR_ETPU_PODR_ETPU0            (0x01)\r
 191 #define MCF_GPIO_PODR_ETPU_PODR_ETPU1            (0x02)\r
 192 #define MCF_GPIO_PODR_ETPU_PODR_ETPU2            (0x04)\r
 193 \r
 194 /* Bit definitions and macros for MCF_GPIO_PDDR_APDDR */\r
 195 #define MCF_GPIO_PDDR_APDDR_PDDR_APDDR5          (0x20)\r
 196 #define MCF_GPIO_PDDR_APDDR_PDDR_APDDR6          (0x40)\r
 197 #define MCF_GPIO_PDDR_APDDR_PDDR_APDDR7          (0x80)\r
 198 \r
 199 /* Bit definitions and macros for MCF_GPIO_PDDR_DATAH */\r
 200 #define MCF_GPIO_PDDR_DATAH_PDDR_DATAH0          (0x01)\r
 201 #define MCF_GPIO_PDDR_DATAH_PDDR_DATAH1          (0x02)\r
 202 #define MCF_GPIO_PDDR_DATAH_PDDR_DATAH2          (0x04)\r
 203 #define MCF_GPIO_PDDR_DATAH_PDDR_DATAH3          (0x08)\r
 204 #define MCF_GPIO_PDDR_DATAH_PDDR_DATAH4          (0x10)\r
 205 #define MCF_GPIO_PDDR_DATAH_PDDR_DATAH5          (0x20)\r
 206 #define MCF_GPIO_PDDR_DATAH_PDDR_DATAH6          (0x40)\r
 207 #define MCF_GPIO_PDDR_DATAH_PDDR_DATAH7          (0x80)\r
 208 \r
 209 /* Bit definitions and macros for MCF_GPIO_PDDR_DATAL */\r
 210 #define MCF_GPIO_PDDR_DATAL_PDDR_DATAL0          (0x01)\r
 211 #define MCF_GPIO_PDDR_DATAL_PDDR_DATAL1          (0x02)\r
 212 #define MCF_GPIO_PDDR_DATAL_PDDR_DATAL2          (0x04)\r
 213 #define MCF_GPIO_PDDR_DATAL_PDDR_DATAL3          (0x08)\r
 214 #define MCF_GPIO_PDDR_DATAL_PDDR_DATAL4          (0x10)\r
 215 #define MCF_GPIO_PDDR_DATAL_PDDR_DATAL5          (0x20)\r
 216 #define MCF_GPIO_PDDR_DATAL_PDDR_DATAL6          (0x40)\r
 217 #define MCF_GPIO_PDDR_DATAL_PDDR_DATAL7          (0x80)\r
 218 \r
 219 /* Bit definitions and macros for MCF_GPIO_PDDR_BUSCTL */\r
 220 #define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL0        (0x01)\r
 221 #define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL1        (0x02)\r
 222 #define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL2        (0x04)\r
 223 #define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL3        (0x08)\r
 224 #define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL4        (0x10)\r
 225 #define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL5        (0x20)\r
 226 #define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL6        (0x40)\r
 227 #define MCF_GPIO_PDDR_BUSCTL_PDDR_BUSCTL7        (0x80)\r
 228 \r
 229 /* Bit definitions and macros for MCF_GPIO_PDDR_BS */\r
 230 #define MCF_GPIO_PDDR_BS_PDDR_BS0                (0x01)\r
 231 #define MCF_GPIO_PDDR_BS_PDDR_BS3(x)             (((x)&0x07)<<1)\r
 232 \r
 233 /* Bit definitions and macros for MCF_GPIO_PDDR_CS */\r
 234 #define MCF_GPIO_PDDR_CS_PDDR_CS1                (0x02)\r
 235 #define MCF_GPIO_PDDR_CS_PDDR_CS2                (0x04)\r
 236 #define MCF_GPIO_PDDR_CS_PDDR_CS3                (0x08)\r
 237 #define MCF_GPIO_PDDR_CS_PDDR_CS4                (0x10)\r
 238 #define MCF_GPIO_PDDR_CS_PDDR_CS5                (0x20)\r
 239 #define MCF_GPIO_PDDR_CS_PDDR_CS6                (0x40)\r
 240 #define MCF_GPIO_PDDR_CS_PDDR_CS7                (0x80)\r
 241 \r
 242 /* Bit definitions and macros for MCF_GPIO_PDDR_SDRAM */\r
 243 #define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM0          (0x01)\r
 244 #define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM1          (0x02)\r
 245 #define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM2          (0x04)\r
 246 #define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM3          (0x08)\r
 247 #define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM4          (0x10)\r
 248 #define MCF_GPIO_PDDR_SDRAM_PDDR_SDRAM5          (0x20)\r
 249 \r
 250 /* Bit definitions and macros for MCF_GPIO_PDDR_FECI2C */\r
 251 #define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C0        (0x01)\r
 252 #define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C1        (0x02)\r
 253 #define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C2        (0x04)\r
 254 #define MCF_GPIO_PDDR_FECI2C_PDDR_FECI2C3        (0x08)\r
 255 \r
 256 /* Bit definitions and macros for MCF_GPIO_PDDR_UARTH */\r
 257 #define MCF_GPIO_PDDR_UARTH_PDDR_UARTH0          (0x01)\r
 258 #define MCF_GPIO_PDDR_UARTH_PDDR_UARTH1          (0x02)\r
 259 \r
 260 /* Bit definitions and macros for MCF_GPIO_PDDR_UARTL */\r
 261 #define MCF_GPIO_PDDR_UARTL_PDDR_UARTL0          (0x01)\r
 262 #define MCF_GPIO_PDDR_UARTL_PDDR_UARTL1          (0x02)\r
 263 #define MCF_GPIO_PDDR_UARTL_PDDR_UARTL2          (0x04)\r
 264 #define MCF_GPIO_PDDR_UARTL_PDDR_UARTL3          (0x08)\r
 265 #define MCF_GPIO_PDDR_UARTL_PDDR_UARTL4          (0x10)\r
 266 #define MCF_GPIO_PDDR_UARTL_PDDR_UARTL5          (0x20)\r
 267 #define MCF_GPIO_PDDR_UARTL_PDDR_UARTL6          (0x40)\r
 268 #define MCF_GPIO_PDDR_UARTL_PDDR_UARTL7          (0x80)\r
 269 \r
 270 /* Bit definitions and macros for MCF_GPIO_PDDR_QSPI */\r
 271 #define MCF_GPIO_PDDR_QSPI_PDDR_QSPI0            (0x01)\r
 272 #define MCF_GPIO_PDDR_QSPI_PDDR_QSPI1            (0x02)\r
 273 #define MCF_GPIO_PDDR_QSPI_PDDR_QSPI2            (0x04)\r
 274 #define MCF_GPIO_PDDR_QSPI_PDDR_QSPI3            (0x08)\r
 275 #define MCF_GPIO_PDDR_QSPI_PDDR_QSPI4            (0x10)\r
 276 \r
 277 /* Bit definitions and macros for MCF_GPIO_PDDR_TIMER */\r
 278 #define MCF_GPIO_PDDR_TIMER_PDDR_TIMER0          (0x01)\r
 279 #define MCF_GPIO_PDDR_TIMER_PDDR_TIMER1          (0x02)\r
 280 #define MCF_GPIO_PDDR_TIMER_PDDR_TIMER2          (0x04)\r
 281 #define MCF_GPIO_PDDR_TIMER_PDDR_TIMER3          (0x08)\r
 282 #define MCF_GPIO_PDDR_TIMER_PDDR_TIMER4          (0x10)\r
 283 #define MCF_GPIO_PDDR_TIMER_PDDR_TIMER5          (0x20)\r
 284 #define MCF_GPIO_PDDR_TIMER_PDDR_TIMER6          (0x40)\r
 285 #define MCF_GPIO_PDDR_TIMER_PDDR_TIMER7          (0x80)\r
 286 \r
 287 /* Bit definitions and macros for MCF_GPIO_PDDR_ETPU */\r
 288 #define MCF_GPIO_PDDR_ETPU_PDDR_ETPU0            (0x01)\r
 289 #define MCF_GPIO_PDDR_ETPU_PDDR_ETPU1            (0x02)\r
 290 #define MCF_GPIO_PDDR_ETPU_PDDR_ETPU2            (0x04)\r
 291 \r
 292 /* Bit definitions and macros for MCF_GPIO_PPDSDR_ADDR */\r
 293 #define MCF_GPIO_PPDSDR_ADDR_PPDSDR_ADDR5        (0x20)\r
 294 #define MCF_GPIO_PPDSDR_ADDR_PPDSDR_ADDR6        (0x40)\r
 295 #define MCF_GPIO_PPDSDR_ADDR_PPDSDR_ADDR7        (0x80)\r
 296 \r
 297 /* Bit definitions and macros for MCF_GPIO_PPDSDR_DATAH */\r
 298 #define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH0      (0x01)\r
 299 #define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH1      (0x02)\r
 300 #define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH2      (0x04)\r
 301 #define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH3      (0x08)\r
 302 #define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH4      (0x10)\r
 303 #define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH5      (0x20)\r
 304 #define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH6      (0x40)\r
 305 #define MCF_GPIO_PPDSDR_DATAH_PPDSDR_DATAH7      (0x80)\r
 306 \r
 307 /* Bit definitions and macros for MCF_GPIO_PPDSDR_DATAL */\r
 308 #define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL0      (0x01)\r
 309 #define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL1      (0x02)\r
 310 #define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL2      (0x04)\r
 311 #define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL3      (0x08)\r
 312 #define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL4      (0x10)\r
 313 #define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL5      (0x20)\r
 314 #define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL6      (0x40)\r
 315 #define MCF_GPIO_PPDSDR_DATAL_PPDSDR_DATAL7      (0x80)\r
 316 \r
 317 /* Bit definitions and macros for MCF_GPIO_PPDSDR_BUSCTL */\r
 318 #define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL0    (0x01)\r
 319 #define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL1    (0x02)\r
 320 #define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL2    (0x04)\r
 321 #define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL3    (0x08)\r
 322 #define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL4    (0x10)\r
 323 #define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL5    (0x20)\r
 324 #define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL6    (0x40)\r
 325 #define MCF_GPIO_PPDSDR_BUSCTL_PPDSDR_BUSCTL7    (0x80)\r
 326 \r
 327 /* Bit definitions and macros for MCF_GPIO_PPDSDR_BS */\r
 328 #define MCF_GPIO_PPDSDR_BS_PPDSDR_BS0            (0x01)\r
 329 #define MCF_GPIO_PPDSDR_BS_PPDSDR_BS1            (0x02)\r
 330 #define MCF_GPIO_PPDSDR_BS_PPDSDR_BS2            (0x04)\r
 331 #define MCF_GPIO_PPDSDR_BS_PPDSDR_BS3            (0x08)\r
 332 \r
 333 /* Bit definitions and macros for MCF_GPIO_PPDSDR_FECI2C */\r
 334 #define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C0    (0x01)\r
 335 #define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C1    (0x02)\r
 336 #define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C2    (0x04)\r
 337 #define MCF_GPIO_PPDSDR_FECI2C_PPDSDR_FECI2C3    (0x08)\r
 338 \r
 339 /* Bit definitions and macros for MCF_GPIO_PPDSDR_CS */\r
 340 #define MCF_GPIO_PPDSDR_CS_PPDSDR_CS1            (0x02)\r
 341 #define MCF_GPIO_PPDSDR_CS_PPDSDR_CS2            (0x04)\r
 342 #define MCF_GPIO_PPDSDR_CS_PPDSDR_CS3            (0x08)\r
 343 #define MCF_GPIO_PPDSDR_CS_PPDSDR_CS4            (0x10)\r
 344 #define MCF_GPIO_PPDSDR_CS_PPDSDR_CS5            (0x20)\r
 345 #define MCF_GPIO_PPDSDR_CS_PPDSDR_CS6            (0x40)\r
 346 #define MCF_GPIO_PPDSDR_CS_PPDSDR_CS7            (0x80)\r
 347 \r
 348 /* Bit definitions and macros for MCF_GPIO_PPDSDR_SDRAM */\r
 349 #define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM0      (0x01)\r
 350 #define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM1      (0x02)\r
 351 #define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM2      (0x04)\r
 352 #define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM3      (0x08)\r
 353 #define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM4      (0x10)\r
 354 #define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM5      (0x20)\r
 355 #define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM6      (0x40)\r
 356 #define MCF_GPIO_PPDSDR_SDRAM_PPDSDR_SDRAM7      (0x80)\r
 357 \r
 358 /* Bit definitions and macros for MCF_GPIO_PPDSDR_UARTH */\r
 359 #define MCF_GPIO_PPDSDR_UARTH_PPDSDR_UARTH0      (0x01)\r
 360 #define MCF_GPIO_PPDSDR_UARTH_PPDSDR_UARTH1      (0x02)\r
 361 \r
 362 /* Bit definitions and macros for MCF_GPIO_PPDSDR_UARTL */\r
 363 #define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL0      (0x01)\r
 364 #define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL1      (0x02)\r
 365 #define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL2      (0x04)\r
 366 #define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL3      (0x08)\r
 367 #define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL4      (0x10)\r
 368 #define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL5      (0x20)\r
 369 #define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL6      (0x40)\r
 370 #define MCF_GPIO_PPDSDR_UARTL_PPDSDR_UARTL7      (0x80)\r
 371 \r
 372 /* Bit definitions and macros for MCF_GPIO_PPDSDR_QSPI */\r
 373 #define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI0        (0x01)\r
 374 #define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI1        (0x02)\r
 375 #define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI2        (0x04)\r
 376 #define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI3        (0x08)\r
 377 #define MCF_GPIO_PPDSDR_QSPI_PPDSDR_QSPI4        (0x10)\r
 378 \r
 379 /* Bit definitions and macros for MCF_GPIO_PPDSDR_TIMER */\r
 380 #define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER0      (0x01)\r
 381 #define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER1      (0x02)\r
 382 #define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER2      (0x04)\r
 383 #define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER3      (0x08)\r
 384 #define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER4      (0x10)\r
 385 #define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER5      (0x20)\r
 386 #define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER6      (0x40)\r
 387 #define MCF_GPIO_PPDSDR_TIMER_PPDSDR_TIMER7      (0x80)\r
 388 \r
 389 /* Bit definitions and macros for MCF_GPIO_PPDSDR_ETPU */\r
 390 #define MCF_GPIO_PPDSDR_ETPU_PPDSDR_ETPU0        (0x01)\r
 391 #define MCF_GPIO_PPDSDR_ETPU_PPDSDR_ETPU1        (0x02)\r
 392 #define MCF_GPIO_PPDSDR_ETPU_PPDSDR_ETPU2        (0x04)\r
 393 \r
 394 /* Bit definitions and macros for MCF_GPIO_PCLRR_ADDR */\r
 395 #define MCF_GPIO_PCLRR_ADDR_PCLRR_ADDR5          (0x20)\r
 396 #define MCF_GPIO_PCLRR_ADDR_PCLRR_ADDR6          (0x40)\r
 397 #define MCF_GPIO_PCLRR_ADDR_PCLRR_ADDR7          (0x80)\r
 398 \r
 399 /* Bit definitions and macros for MCF_GPIO_PCLRR_DATAH */\r
 400 #define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH0        (0x01)\r
 401 #define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH1        (0x02)\r
 402 #define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH2        (0x04)\r
 403 #define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH3        (0x08)\r
 404 #define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH4        (0x10)\r
 405 #define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH5        (0x20)\r
 406 #define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH6        (0x40)\r
 407 #define MCF_GPIO_PCLRR_DATAH_PCLRR_DATAH7        (0x80)\r
 408 \r
 409 /* Bit definitions and macros for MCF_GPIO_PCLRR_DATAL */\r
 410 #define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL0        (0x01)\r
 411 #define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL1        (0x02)\r
 412 #define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL2        (0x04)\r
 413 #define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL3        (0x08)\r
 414 #define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL4        (0x10)\r
 415 #define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL5        (0x20)\r
 416 #define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL6        (0x40)\r
 417 #define MCF_GPIO_PCLRR_DATAL_PCLRR_DATAL7        (0x80)\r
 418 \r
 419 /* Bit definitions and macros for MCF_GPIO_PCLRR_BUSCTL */\r
 420 #define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL0      (0x01)\r
 421 #define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL1      (0x02)\r
 422 #define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL2      (0x04)\r
 423 #define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL3      (0x08)\r
 424 #define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL4      (0x10)\r
 425 #define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL5      (0x20)\r
 426 #define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL6      (0x40)\r
 427 #define MCF_GPIO_PCLRR_BUSCTL_PCLRR_BUSCTL7      (0x80)\r
 428 \r
 429 /* Bit definitions and macros for MCF_GPIO_PCLRR_BS */\r
 430 #define MCF_GPIO_PCLRR_BS_PCLRR_BS0              (0x01)\r
 431 #define MCF_GPIO_PCLRR_BS_PCLRR_BS1              (0x02)\r
 432 #define MCF_GPIO_PCLRR_BS_PCLRR_BS2              (0x04)\r
 433 #define MCF_GPIO_PCLRR_BS_PCLRR_BS3              (0x08)\r
 434 \r
 435 /* Bit definitions and macros for MCF_GPIO_PCLRR_CS */\r
 436 #define MCF_GPIO_PCLRR_CS_PCLRR_CS1              (0x02)\r
 437 #define MCF_GPIO_PCLRR_CS_PCLRR_CS2              (0x04)\r
 438 #define MCF_GPIO_PCLRR_CS_PCLRR_CS3              (0x08)\r
 439 #define MCF_GPIO_PCLRR_CS_PCLRR_CS4              (0x10)\r
 440 #define MCF_GPIO_PCLRR_CS_PCLRR_CS5              (0x20)\r
 441 #define MCF_GPIO_PCLRR_CS_PCLRR_CS6              (0x40)\r
 442 #define MCF_GPIO_PCLRR_CS_PCLRR_CS7              (0x80)\r
 443 \r
 444 /* Bit definitions and macros for MCF_GPIO_PCLRR_SDRAM */\r
 445 #define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM0        (0x01)\r
 446 #define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM1        (0x02)\r
 447 #define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM2        (0x04)\r
 448 #define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM3        (0x08)\r
 449 #define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM4        (0x10)\r
 450 #define MCF_GPIO_PCLRR_SDRAM_PCLRR_SDRAM5        (0x20)\r
 451 \r
 452 /* Bit definitions and macros for MCF_GPIO_PCLRR_FECI2C */\r
 453 #define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C0      (0x01)\r
 454 #define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C1      (0x02)\r
 455 #define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C2      (0x04)\r
 456 #define MCF_GPIO_PCLRR_FECI2C_PCLRR_FECI2C3      (0x08)\r
 457 \r
 458 /* Bit definitions and macros for MCF_GPIO_PCLRR_UARTH */\r
 459 #define MCF_GPIO_PCLRR_UARTH_PCLRR_UARTH0        (0x01)\r
 460 #define MCF_GPIO_PCLRR_UARTH_PCLRR_UARTH1        (0x02)\r
 461 \r
 462 /* Bit definitions and macros for MCF_GPIO_PCLRR_UARTL */\r
 463 #define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL0        (0x01)\r
 464 #define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL1        (0x02)\r
 465 #define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL2        (0x04)\r
 466 #define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL3        (0x08)\r
 467 #define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL4        (0x10)\r
 468 #define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL5        (0x20)\r
 469 #define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL6        (0x40)\r
 470 #define MCF_GPIO_PCLRR_UARTL_PCLRR_UARTL7        (0x80)\r
 471 \r
 472 /* Bit definitions and macros for MCF_GPIO_PCLRR_QSPI */\r
 473 #define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI0          (0x01)\r
 474 #define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI1          (0x02)\r
 475 #define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI2          (0x04)\r
 476 #define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI3          (0x08)\r
 477 #define MCF_GPIO_PCLRR_QSPI_PCLRR_QSPI4          (0x10)\r
 478 \r
 479 /* Bit definitions and macros for MCF_GPIO_PCLRR_TIMER */\r
 480 #define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER0        (0x01)\r
 481 #define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER1        (0x02)\r
 482 #define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER2        (0x04)\r
 483 #define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER3        (0x08)\r
 484 #define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER4        (0x10)\r
 485 #define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER5        (0x20)\r
 486 #define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER6        (0x40)\r
 487 #define MCF_GPIO_PCLRR_TIMER_PCLRR_TIMER7        (0x80)\r
 488 \r
 489 /* Bit definitions and macros for MCF_GPIO_PCLRR_ETPU */\r
 490 #define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU0          (0x01)\r
 491 #define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU1          (0x02)\r
 492 #define MCF_GPIO_PCLRR_ETPU_PCLRR_ETPU2          (0x04)\r
 493 \r
 494 /* Bit definitions and macros for MCF_GPIO_PAR_AD */\r
 495 #define MCF_GPIO_PAR_AD_PAR_DATAL                (0x01)\r
 496 #define MCF_GPIO_PAR_AD_PAR_ADDR21               (0x20)\r
 497 #define MCF_GPIO_PAR_AD_PAR_ADDR22               (0x40)\r
 498 #define MCF_GPIO_PAR_AD_PAR_ADDR23               (0x80)\r
 499 \r
 500 /* Bit definitions and macros for MCF_GPIO_PAR_BUSCTL */\r
 501 #define MCF_GPIO_PAR_BUSCTL_PAR_TIP(x)           (((x)&0x0003)<<0)\r
 502 #define MCF_GPIO_PAR_BUSCTL_PAR_TS(x)            (((x)&0x0003)<<2)\r
 503 #define MCF_GPIO_PAR_BUSCTL_PAR_TSIZ0            (0x0010)\r
 504 #define MCF_GPIO_PAR_BUSCTL_PAR_TSIZ1            (0x0040)\r
 505 #define MCF_GPIO_PAR_BUSCTL_PAR_RWB              (0x0100)\r
 506 #define MCF_GPIO_PAR_BUSCTL_PAR_TEA(x)           (((x)&0x0003)<<10)\r
 507 #define MCF_GPIO_PAR_BUSCTL_PAR_TA               (0x1000)\r
 508 #define MCF_GPIO_PAR_BUSCTL_PAR_OE               (0x4000)\r
 509 #define MCF_GPIO_PAR_BUSCTL_PAR_TEA_GPIO         (0x0000)\r
 510 #define MCF_GPIO_PAR_BUSCTL_PAR_TEA_DMA          (0x0800)\r
 511 #define MCF_GPIO_PAR_BUSCTL_PAR_TEA_TEA          (0x0C00)\r
 512 #define MCF_GPIO_PAR_BUSCTL_PAR_TS_GPIO          (0x0000)\r
 513 #define MCF_GPIO_PAR_BUSCTL_PAR_TS_DMA           (0x0080)\r
 514 #define MCF_GPIO_PAR_BUSCTL_PAR_TS_TS            (0x00C0)\r
 515 #define MCF_GPIO_PAR_BUSCTL_PAR_TIP_GPIO         (0x0000)\r
 516 #define MCF_GPIO_PAR_BUSCTL_PAR_TIP_DMA          (0x0002)\r
 517 #define MCF_GPIO_PAR_BUSCTL_PAR_TIP_TEA          (0x0003)\r
 518 \r
 519 /* Bit definitions and macros for MCF_GPIO_PAR_BS */\r
 520 #define MCF_GPIO_PAR_BS_PAR_BS0                  (0x01)\r
 521 #define MCF_GPIO_PAR_BS_PAR_BS1                  (0x02)\r
 522 #define MCF_GPIO_PAR_BS_PAR_BS2                  (0x04)\r
 523 #define MCF_GPIO_PAR_BS_PAR_BS3                  (0x08)\r
 524 \r
 525 /* Bit definitions and macros for MCF_GPIO_PAR_CS */\r
 526 #define MCF_GPIO_PAR_CS_PAR_CS1                  (0x02)\r
 527 #define MCF_GPIO_PAR_CS_PAR_CS2                  (0x04)\r
 528 #define MCF_GPIO_PAR_CS_PAR_CS3                  (0x08)\r
 529 #define MCF_GPIO_PAR_CS_PAR_CS4                  (0x10)\r
 530 #define MCF_GPIO_PAR_CS_PAR_CS5                  (0x20)\r
 531 #define MCF_GPIO_PAR_CS_PAR_CS6                  (0x40)\r
 532 #define MCF_GPIO_PAR_CS_PAR_CS7                  (0x80)\r
 533 \r
 534 /* Bit definitions and macros for MCF_GPIO_PAR_SDRAM */\r
 535 #define MCF_GPIO_PAR_SDRAM_PAR_SDCS0             (0x01)\r
 536 #define MCF_GPIO_PAR_SDRAM_PAR_SDCS1             (0x02)\r
 537 #define MCF_GPIO_PAR_SDRAM_PAR_SCKE              (0x04)\r
 538 #define MCF_GPIO_PAR_SDRAM_PAR_SRAS              (0x08)\r
 539 #define MCF_GPIO_PAR_SDRAM_PAR_SCAS              (0x10)\r
 540 #define MCF_GPIO_PAR_SDRAM_PAR_SDWE              (0x20)\r
 541 #define MCF_GPIO_PAR_SDRAM_PAR_CSSDCS(x)         (((x)&0x03)<<6)\r
 542 \r
 543 /* Bit definitions and macros for MCF_GPIO_PAR_FECI2C */\r
 544 #define MCF_GPIO_PAR_FECI2C_PAR_SDA(x)           (((x)&0x03)<<0)\r
 545 #define MCF_GPIO_PAR_FECI2C_PAR_SCL(x)           (((x)&0x03)<<2)\r
 546 #define MCF_GPIO_PAR_FECI2C_PAR_EMDIO(x)         (((x)&0x03)<<4)\r
 547 #define MCF_GPIO_PAR_FECI2C_PAR_EMDC(x)          (((x)&0x03)<<6)\r
 548 #define MCF_GPIO_PAR_FECI2C_PAR_EMDC_GPIO        (0x00)\r
 549 #define MCF_GPIO_PAR_FECI2C_PAR_EMDC_UART2       (0x40)\r
 550 #define MCF_GPIO_PAR_FECI2C_PAR_EMDC_I2C         (0x80)\r
 551 #define MCF_GPIO_PAR_FECI2C_PAR_EMDC_FEC         (0xC0)\r
 552 #define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_GPIO       (0x00)\r
 553 #define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_UART2      (0x10)\r
 554 #define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_I2C        (0x20)\r
 555 #define MCF_GPIO_PAR_FECI2C_PAR_EMDIO_FEC        (0x30)\r
 556 #define MCF_GPIO_PAR_FECI2C_PAR_SCL_GPIO         (0x00)\r
 557 #define MCF_GPIO_PAR_FECI2C_PAR_SCL_FLEX         (0x08)\r
 558 #define MCF_GPIO_PAR_FECI2C_PAR_SCL_I2C          (0x0C)\r
 559 #define MCF_GPIO_PAR_FECI2C_PAR_SDA_GPIO         (0x00)\r
 560 #define MCF_GPIO_PAR_FECI2C_PAR_SDA_FLEX         (0x02)\r
 561 #define MCF_GPIO_PAR_FECI2C_PAR_SDA_I2C          (0x03)\r
 562 \r
 563 /* Bit definitions and macros for MCF_GPIO_PAR_UART */\r
 564 #define MCF_GPIO_PAR_UART_PAR_U0RTS              (0x0001)\r
 565 #define MCF_GPIO_PAR_UART_PAR_U0CTS              (0x0002)\r
 566 #define MCF_GPIO_PAR_UART_PAR_U0TXD              (0x0004)\r
 567 #define MCF_GPIO_PAR_UART_PAR_U0RXD              (0x0008)\r
 568 #define MCF_GPIO_PAR_UART_PAR_U1RTS(x)           (((x)&0x0003)<<4)\r
 569 #define MCF_GPIO_PAR_UART_PAR_U1CTS(x)           (((x)&0x0003)<<6)\r
 570 #define MCF_GPIO_PAR_UART_PAR_U1TXD(x)           (((x)&0x0003)<<8)\r
 571 #define MCF_GPIO_PAR_UART_PAR_U1RXD(x)           (((x)&0x0003)<<10)\r
 572 #define MCF_GPIO_PAR_UART_PAR_U2TXD              (0x1000)\r
 573 #define MCF_GPIO_PAR_UART_PAR_U2RXD              (0x2000)\r
 574 #define MCF_GPIO_PAR_UART_PAR_CAN1EN             (0x4000)\r
 575 #define MCF_GPIO_PAR_UART_PAR_DREQ2              (0x8000)\r
 576 #define MCF_GPIO_PAR_UART_PAR_U1RXD_GPIO         (0x0000)\r
 577 #define MCF_GPIO_PAR_UART_PAR_U1RXD_FLEX         (0x0800)\r
 578 #define MCF_GPIO_PAR_UART_PAR_U1RXD_UART1        (0x0C00)\r
 579 #define MCF_GPIO_PAR_UART_PAR_U1TXD_GPIO         (0x0000)\r
 580 #define MCF_GPIO_PAR_UART_PAR_U1TXD_FLEX         (0x0200)\r
 581 #define MCF_GPIO_PAR_UART_PAR_U1TXD_UART1        (0x0300)\r
 582 #define MCF_GPIO_PAR_UART_PAR_U1CTS_GPIO         (0x0000)\r
 583 #define MCF_GPIO_PAR_UART_PAR_U1CTS_UART2        (0x0080)\r
 584 #define MCF_GPIO_PAR_UART_PAR_U1CTS_UART1        (0x00C0)\r
 585 #define MCF_GPIO_PAR_UART_PAR_U1RTS_GPIO         (0x0000)\r
 586 #define MCF_GPIO_PAR_UART_PAR_U1RTS_UART2        (0x0020)\r
 587 #define MCF_GPIO_PAR_UART_PAR_U1RTS_UART1        (0x0030)\r
 588 \r
 589 /* Bit definitions and macros for MCF_GPIO_PAR_QSPI */\r
 590 #define MCF_GPIO_PAR_QSPI_PAR_SCK(x)             (((x)&0x03)<<0)\r
 591 #define MCF_GPIO_PAR_QSPI_PAR_DOUT               (0x04)\r
 592 #define MCF_GPIO_PAR_QSPI_PAR_DIN(x)             (((x)&0x03)<<3)\r
 593 #define MCF_GPIO_PAR_QSPI_PAR_PCS0               (0x20)\r
 594 #define MCF_GPIO_PAR_QSPI_PAR_PCS1(x)            (((x)&0x03)<<6)\r
 595 #define MCF_GPIO_PAR_QSPI_PAR_PCS1_GPIO          (0x00)\r
 596 #define MCF_GPIO_PAR_QSPI_PAR_PCS1_SDRAMC        (0x80)\r
 597 #define MCF_GPIO_PAR_QSPI_PAR_PCS1_QSPI          (0xC0)\r
 598 #define MCF_GPIO_PAR_QSPI_PAR_DIN_GPIO           (0x00)\r
 599 #define MCF_GPIO_PAR_QSPI_PAR_DIN_I2C            (0x10)\r
 600 #define MCF_GPIO_PAR_QSPI_PAR_DIN_QSPI           (0x1C)\r
 601 #define MCF_GPIO_PAR_QSPI_PAR_SCK_GPIO           (0x00)\r
 602 #define MCF_GPIO_PAR_QSPI_PAR_SCK_I2C            (0x02)\r
 603 #define MCF_GPIO_PAR_QSPI_PAR_SCK_QSPI           (0x03)\r
 604 \r
 605 /* Bit definitions and macros for MCF_GPIO_PAR_TIMER */\r
 606 #define MCF_GPIO_PAR_TIMER_PAR_T0OUT(x)          (((x)&0x0003)<<0)\r
 607 #define MCF_GPIO_PAR_TIMER_PAR_T1OUT(x)          (((x)&0x0003)<<2)\r
 608 #define MCF_GPIO_PAR_TIMER_PAR_T2OUT(x)          (((x)&0x0003)<<4)\r
 609 #define MCF_GPIO_PAR_TIMER_PAR_T3OUT(x)          (((x)&0x0003)<<6)\r
 610 #define MCF_GPIO_PAR_TIMER_PAR_T0IN(x)           (((x)&0x0003)<<8)\r
 611 #define MCF_GPIO_PAR_TIMER_PAR_T1IN(x)           (((x)&0x0003)<<10)\r
 612 #define MCF_GPIO_PAR_TIMER_PAR_T2IN(x)           (((x)&0x0003)<<12)\r
 613 #define MCF_GPIO_PAR_TIMER_PAR_T3IN(x)           (((x)&0x0003)<<14)\r
 614 #define MCF_GPIO_PAR_TIMER_PAR_T3IN_GPIO         (0x0000)\r
 615 #define MCF_GPIO_PAR_TIMER_PAR_T3IN_QSPI         (0x4000)\r
 616 #define MCF_GPIO_PAR_TIMER_PAR_T3IN_UART2        (0x8000)\r
 617 #define MCF_GPIO_PAR_TIMER_PAR_T3IN_T3IN         (0xC000)\r
 618 #define MCF_GPIO_PAR_TIMER_PAR_T2IN_GPIO         (0x0000)\r
 619 #define MCF_GPIO_PAR_TIMER_PAR_T2IN_T2OUT        (0x1000)\r
 620 #define MCF_GPIO_PAR_TIMER_PAR_T2IN_DMA          (0x2000)\r
 621 #define MCF_GPIO_PAR_TIMER_PAR_T2IN_T2IN         (0x3000)\r
 622 #define MCF_GPIO_PAR_TIMER_PAR_T1IN_GPIO         (0x0000)\r
 623 #define MCF_GPIO_PAR_TIMER_PAR_T1IN_T1OUT        (0x0400)\r
 624 #define MCF_GPIO_PAR_TIMER_PAR_T1IN_DMA          (0x0800)\r
 625 #define MCF_GPIO_PAR_TIMER_PAR_T1IN_T1IN         (0x0C00)\r
 626 #define MCF_GPIO_PAR_TIMER_PAR_T0IN_GPIO         (0x0000)\r
 627 #define MCF_GPIO_PAR_TIMER_PAR_T0IN_DMA          (0x0200)\r
 628 #define MCF_GPIO_PAR_TIMER_PAR_T0IN_T0IN         (0x0300)\r
 629 #define MCF_GPIO_PAR_TIMER_PAR_T3OUT_GPIO        (0x0000)\r
 630 #define MCF_GPIO_PAR_TIMER_PAR_T3OUT_QSPI        (0x0040)\r
 631 #define MCF_GPIO_PAR_TIMER_PAR_T3OUT_UART2       (0x0080)\r
 632 #define MCF_GPIO_PAR_TIMER_PAR_T3OUT_T3OUT       (0x00C0)\r
 633 #define MCF_GPIO_PAR_TIMER_PAR_T2OUT_GPIO        (0x0000)\r
 634 #define MCF_GPIO_PAR_TIMER_PAR_T2OUT_DMA         (0x0020)\r
 635 #define MCF_GPIO_PAR_TIMER_PAR_T2OUT_T2OUT       (0x0030)\r
 636 #define MCF_GPIO_PAR_TIMER_PAR_T1OUT_GPIO        (0x0000)\r
 637 #define MCF_GPIO_PAR_TIMER_PAR_T1OUT_DMA         (0x0008)\r
 638 #define MCF_GPIO_PAR_TIMER_PAR_T1OUT_T1OUT       (0x000C)\r
 639 #define MCF_GPIO_PAR_TIMER_PAR_T0OUT_GPIO        (0x0000)\r
 640 #define MCF_GPIO_PAR_TIMER_PAR_T0OUT_DMA         (0x0002)\r
 641 #define MCF_GPIO_PAR_TIMER_PAR_T0OUT_T0OUT       (0x0003)\r
 642 \r
 643 /* Bit definitions and macros for MCF_GPIO_PAR_ETPU */\r
 644 #define MCF_GPIO_PAR_ETPU_PAR_LTPU_ODIS          (0x01)\r
 645 #define MCF_GPIO_PAR_ETPU_PAR_UTPU_ODIS          (0x02)\r
 646 #define MCF_GPIO_PAR_ETPU_PAR_TCRCLK             (0x04)\r
 647 \r
 648 /* Bit definitions and macros for MCF_GPIO_DSCR_EIM */\r
 649 #define MCF_GPIO_DSCR_EIM_DSCR_EIM0              (0x01)\r
 650 #define MCF_GPIO_DSCR_EIM_DSCR_EIM1              (0x10)\r
 651 \r
 652 /* Bit definitions and macros for MCF_GPIO_DSCR_ETPU */\r
 653 #define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_7_0         (0x01)\r
 654 #define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_15_8        (0x04)\r
 655 #define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_23_16       (0x10)\r
 656 #define MCF_GPIO_DSCR_ETPU_DSCR_ETPU_31_24       (0x40)\r
 657 \r
 658 /* Bit definitions and macros for MCF_GPIO_DSCR_FECI2C */\r
 659 #define MCF_GPIO_DSCR_FECI2C_DSCR_I2C            (0x01)\r
 660 #define MCF_GPIO_DSCR_FECI2C_DSCR_FEC            (0x10)\r
 661 \r
 662 /* Bit definitions and macros for MCF_GPIO_DSCR_UART */\r
 663 #define MCF_GPIO_DSCR_UART_DSCR_UART0            (0x01)\r
 664 #define MCF_GPIO_DSCR_UART_DSCR_UART1            (0x04)\r
 665 #define MCF_GPIO_DSCR_UART_DSCR_UART2            (0x10)\r
 666 #define MCF_GPIO_DSCR_UART_DSCR_IRQ              (0x40)\r
 667 \r
 668 /* Bit definitions and macros for MCF_GPIO_DSCR_QSPI */\r
 669 #define MCF_GPIO_DSCR_QSPI_DSCR_QSPI             (0x01)\r
 670 \r
 671 /* Bit definitions and macros for MCF_GPIO_DSCR_TIMER */\r
 672 #define MCF_GPIO_DSCR_TIMER_DSCR_TIMER           (0x01)\r
 673 \r
 674 /********************************************************************/\r
 675 \r
 676 #endif /* __MCF523X_GPIO_H__ */\r