git.sur5r.net Git - freertos/blob - Demo/MicroBlaze_Spartan-6_EthernetLite/SDKProjects/RTOSDemoSource/FreeRTOS_Source/portable/GCC/MicroBlaze/portasm.s

   1 /*\r
   2     FreeRTOS V7.0.1 - Copyright (C) 2011 Real Time Engineers Ltd.\r
   3 \r
   4 \r
   5         FreeRTOS supports many tools and architectures. V7.0.0 is sponsored by:\r
   6         Atollic AB - Atollic provides professional embedded systems development\r
   7         tools for C/C++ development, code analysis and test automation.\r
   8         See http://www.atollic.com\r
   9 \r
  10 \r
  11     ***************************************************************************\r
  12      *                                                                       *\r
  13      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  14      *    Complete, revised, and edited pdf reference manuals are also       *\r
  15      *    available.                                                         *\r
  16      *                                                                       *\r
  17      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  18      *    ensuring you get running as quickly as possible and with an        *\r
  19      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  20      *    the FreeRTOS project to continue with its mission of providing     *\r
  21      *    professional grade, cross platform, de facto standard solutions    *\r
  22      *    for microcontrollers - completely free of charge!                  *\r
  23      *                                                                       *\r
  24      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  25      *                                                                       *\r
  26      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  27      *                                                                       *\r
  28     ***************************************************************************\r
  29 \r
  30 \r
  31     This file is part of the FreeRTOS distribution.\r
  32 \r
  33     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  34     the terms of the GNU General Public License (version 2) as published by the\r
  35     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  36     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  37     distribute a combined work that includes FreeRTOS without being obliged to\r
  38     provide the source code for proprietary components outside of the FreeRTOS\r
  39     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  40     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  41     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  42     more details. You should have received a copy of the GNU General Public\r
  43     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  44     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  45     by writing to Richard Barry, contact details for whom are available on the\r
  46     FreeRTOS WEB site.\r
  47 \r
  48     1 tab == 4 spaces!\r
  49 \r
  50     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  51     contact details.\r
  52 \r
  53     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  54     critical systems.\r
  55 \r
  56     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  57     licensing and training services.\r
  58 */\r
  59 \r
  60         .extern pxCurrentTCB\r
  61         .extern XIntc_DeviceInterruptHandler\r
  62         .extern vTaskSwitchContext\r
  63         .extern uxCriticalNesting\r
  64         .extern pulISRStack\r
  65 \r
  66         .global vPortFreeRTOSInterruptHandler\r
  67         .global VPortYieldASM\r
  68         .global vStartFirstTask\r
  69 \r
  70 \r
  71 .macro portSAVE_CONTEXT\r
  72         /* Make room for the context on the stack. */\r
  73         addik r1, r1, -132\r
  74         /* Save r31 so it can then be used. */\r
  75         swi r31, r1, 4\r
  76         /* Copy the msr into r31 - this is stacked later. */\r
  77         mfs r31, rmsr\r
  78         /* Stack general registers. */\r
  79         swi r30, r1, 12\r
  80         swi r29, r1, 16\r
  81         swi r28, r1, 20\r
  82         swi r27, r1, 24\r
  83         swi r26, r1, 28\r
  84         swi r25, r1, 32\r
  85         swi r24, r1, 36\r
  86         swi r23, r1, 40\r
  87         swi r22, r1, 44\r
  88         swi r21, r1, 48\r
  89         swi r20, r1, 52\r
  90         swi r19, r1, 56\r
  91         swi r18, r1, 60\r
  92         swi r17, r1, 64\r
  93         swi r16, r1, 68\r
  94         swi r15, r1, 72\r
  95         swi r13, r1, 80\r
  96         swi r12, r1, 84\r
  97         swi r11, r1, 88\r
  98         swi r10, r1, 92\r
  99         swi r9, r1, 96\r
 100         swi r8, r1, 100\r
 101         swi r7, r1, 104\r
 102         swi r6, r1, 108\r
 103         swi r5, r1, 112\r
 104         swi r4, r1, 116\r
 105         swi r3, r1, 120\r
 106         swi r2, r1, 124\r
 107         /* Stack the critical section nesting value. */\r
 108         lwi r3, r0, uxCriticalNesting\r
 109         swi r3, r1, 128\r
 110         /* Save the top of stack value to the TCB. */\r
 111         lwi r3, r0, pxCurrentTCB\r
 112         sw      r1, r0, r3\r
 113         \r
 114         .endm\r
 115 \r
 116 .macro portRESTORE_CONTEXT\r
 117         /* Load the top of stack value from the TCB. */\r
 118         lwi r3, r0, pxCurrentTCB\r
 119         lw      r1, r0, r3      \r
 120         /* Restore the general registers. */\r
 121         lwi r31, r1, 4          \r
 122         lwi r30, r1, 12         \r
 123         lwi r29, r1, 16 \r
 124         lwi r28, r1, 20 \r
 125         lwi r27, r1, 24 \r
 126         lwi r26, r1, 28 \r
 127         lwi r25, r1, 32 \r
 128         lwi r24, r1, 36 \r
 129         lwi r23, r1, 40 \r
 130         lwi r22, r1, 44 \r
 131         lwi r21, r1, 48 \r
 132         lwi r20, r1, 52 \r
 133         lwi r19, r1, 56 \r
 134         lwi r18, r1, 60 \r
 135         lwi r17, r1, 64 \r
 136         lwi r16, r1, 68 \r
 137         lwi r15, r1, 72 \r
 138         lwi r14, r1, 76 \r
 139         lwi r13, r1, 80 \r
 140         lwi r12, r1, 84 \r
 141         lwi r11, r1, 88 \r
 142         lwi r10, r1, 92 \r
 143         lwi r9, r1, 96  \r
 144         lwi r8, r1, 100 \r
 145         lwi r7, r1, 104\r
 146         lwi r6, r1, 108\r
 147         lwi r5, r1, 112\r
 148         lwi r4, r1, 116\r
 149         lwi r2, r1, 124\r
 150 \r
 151         /* Load the critical nesting value. */\r
 152         lwi r3, r1, 128\r
 153         swi r3, r0, uxCriticalNesting\r
 154 \r
 155         /* Obtain the MSR value from the stack. */\r
 156         lwi r3, r1, 8\r
 157 \r
 158         /* Are interrupts enabled in the MSR?  If so return using an return from \r
 159         interrupt instruction to ensure interrupts are enabled only once the task\r
 160         is running again. */\r
 161         andi r3, r3, 2\r
 162         beqid r3, 36\r
 163         or r0, r0, r0\r
 164 \r
 165         /* Reload the rmsr from the stack, clear the enable interrupt bit in the\r
 166         value before saving back to rmsr register, then return enabling interrupts\r
 167         as we return. */\r
 168         lwi r3, r1, 8\r
 169         andi r3, r3, ~2\r
 170         mts rmsr, r3\r
 171         lwi r3, r1, 120\r
 172         addik r1, r1, 132\r
 173         rtid r14, 0\r
 174         or r0, r0, r0\r
 175 \r
 176         /* Reload the rmsr from the stack, place it in the rmsr register, and\r
 177         return without enabling interrupts. */\r
 178         lwi r3, r1, 8\r
 179         mts rmsr, r3\r
 180         lwi r3, r1, 120\r
 181         addik r1, r1, 132\r
 182         rtsd r14, 0\r
 183         or r0, r0, r0\r
 184 \r
 185         .endm\r
 186 \r
 187         .text\r
 188         .align  2\r
 189 \r
 190 \r
 191 vPortFreeRTOSInterruptHandler:\r
 192         portSAVE_CONTEXT\r
 193         /* Entered via an interrupt so interrupts must be enabled in msr. */\r
 194         ori r31, r31, 2\r
 195         /* Stack msr. */\r
 196         swi r31, r1, 8\r
 197         /* Stack the return address.  As we entered via an interrupt we do\r
 198         not need to modify the return address prior to stacking. */\r
 199         swi r14, r1, 76\r
 200         /* Now switch to use the ISR stack. */\r
 201         lwi r3, r0, pulISRStack\r
 202         add r1, r3, r0\r
 203         bralid r15, XIntc_DeviceInterruptHandler\r
 204         or r0, r0, r0\r
 205         portRESTORE_CONTEXT\r
 206 \r
 207 \r
 208 VPortYieldASM:\r
 209         portSAVE_CONTEXT\r
 210         /* Stack msr. */\r
 211         swi r31, r1, 8\r
 212         /* Modify the return address so we return to the instruction after the\r
 213         exception. */\r
 214         addi r14, r14, 8\r
 215         swi r14, r1, 76\r
 216         /* Now switch to use the ISR stack. */\r
 217         lwi r3, r0, pulISRStack\r
 218         add r1, r3, r0\r
 219         bralid r15, vTaskSwitchContext\r
 220         or r0, r0, r0\r
 221         portRESTORE_CONTEXT\r
 222 \r
 223 vStartFirstTask:\r
 224         portRESTORE_CONTEXT\r
 225         \r
 226         \r
 227 \r
 228 \r
 229 \r
 230 \r