git.sur5r.net Git - freertos/blob - Demo/NEC_V850ES_IAR/LowLevelInit/LowLevelInit.c

   1 /*\r
   2         FreeRTOS.org V5.1.1 - Copyright (C) 2003-2008 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS.org distribution.\r
   5 \r
   6         FreeRTOS.org is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS.org is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS.org; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS.org, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section\r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26     ***************************************************************************\r
  27     ***************************************************************************\r
  28     *                                                                         *\r
  29     * SAVE TIME AND MONEY!  We can port FreeRTOS.org to your own hardware,    *\r
  30     * and even write all or part of your application on your behalf.          *\r
  31     * See http://www.OpenRTOS.com for details of the services we provide to   *\r
  32     * expedite your project.                                                  *\r
  33     *                                                                         *\r
  34     ***************************************************************************\r
  35     ***************************************************************************\r
  36 \r
  37         Please ensure to read the configuration and relevant port sections of the\r
  38         online documentation.\r
  39 \r
  40         http://www.FreeRTOS.org - Documentation, latest information, license and\r
  41         contact details.\r
  42 \r
  43         http://www.SafeRTOS.com - A version that is certified for use in safety\r
  44         critical systems.\r
  45 \r
  46         http://www.OpenRTOS.com - Commercial support, development, porting,\r
  47         licensing and training services.\r
  48 */\r
  49 \r
  50 #include "FreeRTOS.h"\r
  51 \r
  52 /*-----------------------------------------------------------*/\r
  53 \r
  54 /* Called by the startup code to initialise the run time system. */\r
  55 unsigned portCHAR __low_level_init(void);\r
  56 \r
  57 /*-----------------------------------------------------------*/\r
  58 \r
  59 unsigned portCHAR __low_level_init(void)\r
  60 {\r
  61 unsigned portCHAR resetflag = RESF;\r
  62 unsigned portCHAR psval = 0;\r
  63 unsigned portBASE_TYPE i = 0;        \r
  64 \r
  65         /* Setup provided by NEC. */\r
  66 \r
  67         portDISABLE_INTERRUPTS();         /* disable global interrupts */                      \r
  68 \r
  69         PRCMD = 0x00;                     /* On-chip debug mode */\r
  70         OCDM = 0x00;\r
  71         VSWC = 0x00;                      /* set system wait control register */\r
  72         WDTM2 = 0x00;                     /* WDT2 setting */\r
  73         PLLON = 0;                        /* PLL stop mode */\r
  74         psval = 0x0A | 0x00;\r
  75         PRCMD = psval;                    /* set Command Register */\r
  76         CKC = psval;                      /* set Clock Control Register */\r
  77         PLLS = 0x03;\r
  78         psval = 0x80;                     /* Set fXX and fCPU */\r
  79         PRCMD = psval;\r
  80         PCC = psval;\r
  81         PLLON = 1;                        /* activate PLL */\r
  82         for( i = 0; i <= 2000; i++ )      /* Wait for stabilisation */\r
  83         {\r
  84         portNOP();\r
  85         }\r
  86         while( LOCK )                     /* Wait for PLL frequency stabiliasation */\r
  87         {\r
  88         ;\r
  89         }\r
  90         SELPLL = 1;                       /* Set PLL mode active */\r
  91         RSTOP = 0;                        /* Set fR (enable) */\r
  92         BGCE0 = 0;                        /* Set fBRG(disable) */\r
  93         psval = 0x00;                     /* Stand-by setting */\r
  94         PRCMD = psval;                    /* set Command Register */\r
  95         PSC = psval;                      /* set Power Save Control Register */\r
  96 \r
  97         return pdTRUE;\r
  98 }\r
  99 /*-----------------------------------------------------------*/\r