1 /*******************************************************************/
\r
3 /* This file is automatically generated by linker script generator.*/
\r
5 /* Version: Xilinx EDK 10.1 EDK_K.15 */
\r
7 /* Copyright (c) 2004 Xilinx, Inc. All rights reserved. */
\r
9 /* Description : PowerPC405 Linker Script */
\r
11 /*******************************************************************/
\r
13 _STACK_SIZE = DEFINED(_STACK_SIZE) ? _STACK_SIZE : 0x400;
\r
14 _HEAP_SIZE = DEFINED(_HEAP_SIZE) ? _HEAP_SIZE : 0x400;
\r
16 /* Define Memories in the system */
\r
20 SRAM_C_MEM0_BASEADDR : ORIGIN = 0xFFF00000, LENGTH = 0x000FFFEC
\r
23 /* Specify the default entry point to the program */
\r
28 /* Define the sections, and where they are mapped in memory */
\r
33 __vectors_start = .;
\r
36 } > SRAM_C_MEM0_BASEADDR
\r
41 *(.gnu.linkonce.t.*)
\r
42 } > SRAM_C_MEM0_BASEADDR
\r
46 } > SRAM_C_MEM0_BASEADDR
\r
50 } > SRAM_C_MEM0_BASEADDR
\r
56 *(.gnu.linkonce.r.*)
\r
58 } > SRAM_C_MEM0_BASEADDR
\r
61 __rodata1_start = .;
\r
65 } > SRAM_C_MEM0_BASEADDR
\r
71 *(.gnu.linkonce.s2.*)
\r
73 } > SRAM_C_MEM0_BASEADDR
\r
79 *(.gnu.linkonce.sb2.*)
\r
81 } > SRAM_C_MEM0_BASEADDR
\r
87 *(.gnu.linkonce.d.*)
\r
89 } > SRAM_C_MEM0_BASEADDR
\r
96 } > SRAM_C_MEM0_BASEADDR
\r
100 } > SRAM_C_MEM0_BASEADDR
\r
104 } > SRAM_C_MEM0_BASEADDR
\r
108 } > SRAM_C_MEM0_BASEADDR
\r
112 ___CTORS_LIST___ = .;
\r
113 KEEP (*crtbegin.o(.ctors))
\r
114 KEEP (*(EXCLUDE_FILE(*crtend.o) .ctors))
\r
115 KEEP (*(SORT(.ctors.*)))
\r
118 ___CTORS_END___ = .;
\r
119 } > SRAM_C_MEM0_BASEADDR
\r
123 ___DTORS_LIST___ = .;
\r
124 KEEP (*crtbegin.o(.dtors))
\r
125 KEEP (*(EXCLUDE_FILE(*crtend.o) .dtors))
\r
126 KEEP (*(SORT(.dtors.*)))
\r
129 ___DTORS_END___ = .;
\r
130 } > SRAM_C_MEM0_BASEADDR
\r
136 } > SRAM_C_MEM0_BASEADDR
\r
140 } > SRAM_C_MEM0_BASEADDR
\r
144 } > SRAM_C_MEM0_BASEADDR
\r
146 .gcc_except_table : {
\r
147 *(.gcc_except_table)
\r
148 } > SRAM_C_MEM0_BASEADDR
\r
154 *(.gnu.linkonce.s.*)
\r
156 } > SRAM_C_MEM0_BASEADDR
\r
162 *(.gnu.linkonce.sb.*)
\r
165 } > SRAM_C_MEM0_BASEADDR
\r
171 *(.gnu.linkonce.td.*)
\r
173 } > SRAM_C_MEM0_BASEADDR
\r
179 *(.gnu.linkonce.tb.*)
\r
181 } > SRAM_C_MEM0_BASEADDR
\r
187 *(.gnu.linkonce.b.*)
\r
191 } > SRAM_C_MEM0_BASEADDR
\r
193 .boot0 0xFFFFFFEC : {
\r
199 .boot 0xFFFFFFFC : {
\r
205 /* Generate Stack and Heap Sections */
\r
212 } > SRAM_C_MEM0_BASEADDR
\r
221 } > SRAM_C_MEM0_BASEADDR
\r