git.sur5r.net Git - freertos/blob - Demo/PPC405_Xilinx_Virtex4_GCC/system.mhs

   1 \r
   2 # ##############################################################################\r
   3 # Created by Base System Builder Wizard for Xilinx EDK 10.1 Build EDK_K.15\r
   4 # Sun Mar 30 11:39:33 2008\r
   5 # Target Board:  Xilinx Virtex 4 ML403 Evaluation Platform Rev 1\r
   6 # Family:    virtex4\r
   7 # Device:    xc4vfx12\r
   8 # Package:   ff668\r
   9 # Speed Grade:  -10\r
  10 # Processor: ppc405_0\r
  11 # Processor clock frequency: 100.00 MHz\r
  12 # Bus clock frequency: 100.00 MHz\r
  13 # Total Off Chip Memory :   1 MB\r
  14 # - SRAM =   1 MB\r
  15 # ##############################################################################\r
  16  PARAMETER VERSION = 2.1.0\r
  17 \r
  18 \r
  19  PORT fpga_0_RS232_Uart_RX_pin = fpga_0_RS232_Uart_RX, DIR = I\r
  20  PORT fpga_0_RS232_Uart_TX_pin = fpga_0_RS232_Uart_TX, DIR = O\r
  21  PORT fpga_0_LEDs_4Bit_GPIO_IO_pin = fpga_0_LEDs_4Bit_GPIO_IO, DIR = IO, VEC = [0:3]\r
  22  PORT fpga_0_LEDs_Positions_GPIO_IO_pin = fpga_0_LEDs_Positions_GPIO_IO, DIR = IO, VEC = [0:4]\r
  23  PORT fpga_0_SRAM_Mem_A_pin = fpga_0_SRAM_Mem_A, DIR = O, VEC = [9:29]\r
  24  PORT fpga_0_SRAM_Mem_BEN_pin = fpga_0_SRAM_Mem_BEN, DIR = O, VEC = [0:3]\r
  25  PORT fpga_0_SRAM_Mem_WEN_pin = fpga_0_SRAM_Mem_WEN, DIR = O\r
  26  PORT fpga_0_SRAM_Mem_DQ_pin = fpga_0_SRAM_Mem_DQ, DIR = IO, VEC = [0:31]\r
  27  PORT fpga_0_SRAM_Mem_OEN_pin = fpga_0_SRAM_Mem_OEN, DIR = O, VEC = [0:0]\r
  28  PORT fpga_0_SRAM_Mem_CEN_pin = fpga_0_SRAM_Mem_CEN, DIR = O, VEC = [0:0]\r
  29  PORT fpga_0_SRAM_Mem_ADV_LDN_pin = fpga_0_SRAM_Mem_ADV_LDN, DIR = O\r
  30  PORT fpga_0_SRAM_CLOCK = sys_clk_s, DIR = O\r
  31  PORT sys_clk_pin = dcm_clk_s, DIR = I, SIGIS = CLK, CLK_FREQ = 100000000\r
  32  PORT sys_rst_pin = sys_rst_s, DIR = I, RST_POLARITY = 0, SIGIS = RST\r
  33 \r
  34 \r
  35 BEGIN ppc405_virtex4\r
  36  PARAMETER INSTANCE = ppc405_0\r
  37  PARAMETER HW_VER = 2.01.a\r
  38  PARAMETER C_FASTEST_PLB_CLOCK = DPLB0\r
  39  PARAMETER C_IDCR_BASEADDR = 0b0100000000\r
  40  PARAMETER C_IDCR_HIGHADDR = 0b0111111111\r
  41  BUS_INTERFACE JTAGPPC = jtagppc_0_0\r
  42  BUS_INTERFACE IPLB0 = plb\r
  43  BUS_INTERFACE DPLB0 = plb\r
  44  BUS_INTERFACE RESETPPC = ppc_reset_bus\r
  45  PORT CPMC405CLOCK = sys_clk_s\r
  46  PORT EICC405EXTINPUTIRQ = EICC405EXTINPUTIRQ\r
  47 END\r
  48 \r
  49 BEGIN jtagppc_cntlr\r
  50  PARAMETER INSTANCE = jtagppc_0\r
  51  PARAMETER HW_VER = 2.01.a\r
  52  BUS_INTERFACE JTAGPPC0 = jtagppc_0_0\r
  53 END\r
  54 \r
  55 BEGIN plb_v46\r
  56  PARAMETER INSTANCE = plb\r
  57  PARAMETER C_DCR_INTFCE = 0\r
  58  PARAMETER C_NUM_CLK_PLB2OPB_REARB = 100\r
  59  PARAMETER HW_VER = 1.02.a\r
  60  PORT PLB_Clk = sys_clk_s\r
  61  PORT SYS_Rst = sys_bus_reset\r
  62 END\r
  63 \r
  64 BEGIN xps_uartlite\r
  65  PARAMETER INSTANCE = RS232_Uart\r
  66  PARAMETER HW_VER = 1.00.a\r
  67  PARAMETER C_BAUDRATE = 9600\r
  68  PARAMETER C_DATA_BITS = 8\r
  69  PARAMETER C_ODD_PARITY = 0\r
  70  PARAMETER C_USE_PARITY = 0\r
  71  PARAMETER C_SPLB_CLK_FREQ_HZ = 100000000\r
  72  PARAMETER C_BASEADDR = 0x84000000\r
  73  PARAMETER C_HIGHADDR = 0x8400ffff\r
  74  BUS_INTERFACE SPLB = plb\r
  75  PORT RX = fpga_0_RS232_Uart_RX\r
  76  PORT TX = fpga_0_RS232_Uart_TX\r
  77  PORT Interrupt = RS232_Uart_Interrupt\r
  78 END\r
  79 \r
  80 BEGIN xps_gpio\r
  81  PARAMETER INSTANCE = LEDs_4Bit\r
  82  PARAMETER HW_VER = 1.00.a\r
  83  PARAMETER C_GPIO_WIDTH = 4\r
  84  PARAMETER C_IS_DUAL = 0\r
  85  PARAMETER C_IS_BIDIR = 1\r
  86  PARAMETER C_ALL_INPUTS = 0\r
  87  PARAMETER C_BASEADDR = 0x81420000\r
  88  PARAMETER C_HIGHADDR = 0x8142ffff\r
  89  BUS_INTERFACE SPLB = plb\r
  90  PORT GPIO_IO = fpga_0_LEDs_4Bit_GPIO_IO\r
  91 END\r
  92 \r
  93 BEGIN xps_gpio\r
  94  PARAMETER INSTANCE = LEDs_Positions\r
  95  PARAMETER HW_VER = 1.00.a\r
  96  PARAMETER C_GPIO_WIDTH = 5\r
  97  PARAMETER C_IS_DUAL = 0\r
  98  PARAMETER C_IS_BIDIR = 1\r
  99  PARAMETER C_ALL_INPUTS = 0\r
 100  PARAMETER C_BASEADDR = 0x81400000\r
 101  PARAMETER C_HIGHADDR = 0x8140ffff\r
 102  BUS_INTERFACE SPLB = plb\r
 103  PORT GPIO_IO = fpga_0_LEDs_Positions_GPIO_IO\r
 104 END\r
 105 \r
 106 BEGIN xps_mch_emc\r
 107  PARAMETER INSTANCE = SRAM\r
 108  PARAMETER HW_VER = 1.01.a\r
 109  PARAMETER C_MCH_PLB_CLK_PERIOD_PS = 10000\r
 110  PARAMETER C_NUM_BANKS_MEM = 1\r
 111  PARAMETER C_MAX_MEM_WIDTH = 32\r
 112  PARAMETER C_INCLUDE_NEGEDGE_IOREGS = 1\r
 113  PARAMETER C_INCLUDE_DATAWIDTH_MATCHING_0 = 1\r
 114  PARAMETER C_MEM0_WIDTH = 32\r
 115  PARAMETER C_SYNCH_MEM_0 = 1\r
 116  PARAMETER C_TCEDV_PS_MEM_0 = 0\r
 117  PARAMETER C_TWC_PS_MEM_0 = 0\r
 118  PARAMETER C_TAVDV_PS_MEM_0 = 0\r
 119  PARAMETER C_TWP_PS_MEM_0 = 0\r
 120  PARAMETER C_THZCE_PS_MEM_0 = 0\r
 121  PARAMETER C_TLZWE_PS_MEM_0 = 0\r
 122  PARAMETER C_MEM0_BASEADDR = 0xfff00000\r
 123  PARAMETER C_MEM0_HIGHADDR = 0xffffffff\r
 124  BUS_INTERFACE SPLB = plb\r
 125  PORT Mem_A = fpga_0_SRAM_Mem_A_split\r
 126  PORT Mem_BEN = fpga_0_SRAM_Mem_BEN\r
 127  PORT Mem_WEN = fpga_0_SRAM_Mem_WEN\r
 128  PORT Mem_DQ = fpga_0_SRAM_Mem_DQ\r
 129  PORT Mem_OEN = fpga_0_SRAM_Mem_OEN\r
 130  PORT Mem_CEN = fpga_0_SRAM_Mem_CEN\r
 131  PORT Mem_ADV_LDN = fpga_0_SRAM_Mem_ADV_LDN\r
 132 END\r
 133 \r
 134 BEGIN util_bus_split\r
 135  PARAMETER INSTANCE = SRAM_util_bus_split_1\r
 136  PARAMETER HW_VER = 1.00.a\r
 137  PARAMETER C_SIZE_IN = 32\r
 138  PARAMETER C_LEFT_POS = 9\r
 139  PARAMETER C_SPLIT = 30\r
 140  PORT Sig = fpga_0_SRAM_Mem_A_split\r
 141  PORT Out1 = fpga_0_SRAM_Mem_A\r
 142 END\r
 143 \r
 144 BEGIN clock_generator\r
 145  PARAMETER INSTANCE = clock_generator_0\r
 146  PARAMETER HW_VER = 2.01.a\r
 147  PARAMETER C_EXT_RESET_HIGH = 1\r
 148  PARAMETER C_CLKIN_FREQ = 100000000\r
 149  PARAMETER C_CLKOUT0_FREQ = 100000000\r
 150  PARAMETER C_CLKOUT0_BUF = TRUE\r
 151  PARAMETER C_CLKOUT0_PHASE = 0\r
 152  PARAMETER C_CLKOUT0_GROUP = NONE\r
 153  PORT CLKOUT0 = sys_clk_s\r
 154  PORT CLKIN = dcm_clk_s\r
 155  PORT LOCKED = Dcm_all_locked\r
 156  PORT RST = net_gnd\r
 157 END\r
 158 \r
 159 BEGIN proc_sys_reset\r
 160  PARAMETER INSTANCE = proc_sys_reset_0\r
 161  PARAMETER HW_VER = 2.00.a\r
 162  PARAMETER C_EXT_RESET_HIGH = 0\r
 163  BUS_INTERFACE RESETPPC0 = ppc_reset_bus\r
 164  PORT Slowest_sync_clk = sys_clk_s\r
 165  PORT Dcm_locked = Dcm_all_locked\r
 166  PORT Ext_Reset_In = sys_rst_s\r
 167  PORT Bus_Struct_Reset = sys_bus_reset\r
 168  PORT Peripheral_Reset = sys_periph_reset\r
 169 END\r
 170 \r
 171 BEGIN xps_intc\r
 172  PARAMETER INSTANCE = xps_intc_0\r
 173  PARAMETER HW_VER = 1.00.a\r
 174  PARAMETER C_BASEADDR = 0x81800000\r
 175  PARAMETER C_HIGHADDR = 0x8180ffff\r
 176  BUS_INTERFACE SPLB = plb\r
 177  PORT Irq = EICC405EXTINPUTIRQ\r
 178  PORT Intr = RS232_Uart_Interrupt\r
 179 END\r
 180 \r