git.sur5r.net Git - freertos/blob - Demo/RX600_RX62N-RDK_GNURX/RTOSDemo/GNU-Files/inthandler.c

   1 /***********************************************************************/\r
   2 /*                                                                     */\r
   3 /*  FILE        :inthandler.c                                          */\r
   4 /*  DATE        :Wed, Aug 25, 2010                                     */\r
   5 /*  DESCRIPTION :Interrupt Handler                                     */\r
   6 /*  CPU TYPE    :Other                                                 */\r
   7 /*                                                                     */\r
   8 /*  This file is generated by KPIT GNU Project Generator.              */\r
   9 /*                                                                     */\r
  10 /***********************************************************************/\r
  11                 \r
  12 \r
  13 \r
  14 \r
  15 #include "inthandler.h"\r
  16 \r
  17 // Exception(Supervisor Instruction)\r
  18 void INT_Excep_SuperVisorInst(void){/* brk(); */}\r
  19 \r
  20 // Exception(Undefined Instruction)\r
  21 void INT_Excep_UndefinedInst(void){ __asm volatile ("brk"); }\r
  22 \r
  23 // Exception(Floating Point)\r
  24 void INT_Excep_FloatingPoint(void){/* brk(); */}\r
  25 \r
  26 // NMI\r
  27 void INT_NonMaskableInterrupt(void){/* brk(); */}\r
  28 \r
  29 // Dummy\r
  30 void Dummy(void){/* brk(); */}\r
  31 \r
  32 // BRK\r
  33 void INT_Excep_BRK(void){ /*wait(); */}\r
  34 \r
  35 // BUSERR\r
  36 void INT_Excep_BUSERR(void){ }\r
  37 \r
  38 // FCU_FCUERR\r
  39 void INT_Excep_FCU_FCUERR(void){ }\r
  40 \r
  41 // FCU_FRDYI\r
  42 void INT_Excep_FCU_FRDYI(void){ }\r
  43 \r
  44 // CMTU0_CMT0 - (RB) NOTE This has been replaced in the vector table with vTickISR().\r
  45 void INT_Excep_CMTU0_CMT0(void){ }\r
  46 \r
  47 // CMTU0_CMT1\r
  48 void INT_Excep_CMTU0_CMT1(void){ }\r
  49 \r
  50 // CMTU1_CMT2\r
  51 void INT_Excep_CMTU1_CMT2(void){ }\r
  52 \r
  53 // CMTU1_CMT3\r
  54 void INT_Excep_CMTU1_CMT3(void){ }\r
  55 \r
  56 // IRQ0\r
  57 void INT_Excep_IRQ0(void){ }\r
  58 \r
  59 // IRQ1\r
  60 void INT_Excep_IRQ1(void){ }\r
  61 \r
  62 // IRQ2\r
  63 void INT_Excep_IRQ2(void){ }\r
  64 \r
  65 // IRQ3\r
  66 void INT_Excep_IRQ3(void){ }\r
  67 \r
  68 // IRQ4\r
  69 void INT_Excep_IRQ4(void){ }\r
  70 \r
  71 // IRQ5\r
  72 void INT_Excep_IRQ5(void){ }\r
  73 \r
  74 // IRQ6\r
  75 void INT_Excep_IRQ6(void){ }\r
  76 \r
  77 // IRQ7\r
  78 void INT_Excep_IRQ7(void){ }\r
  79 \r
  80 // IRQ8\r
  81 void INT_Excep_IRQ8(void){ }\r
  82 \r
  83 // IRQ9\r
  84 void INT_Excep_IRQ9(void){ }\r
  85 \r
  86 // IRQ10\r
  87 void INT_Excep_IRQ10(void){ }\r
  88 \r
  89 // IRQ11\r
  90 void INT_Excep_IRQ11(void){ }\r
  91 \r
  92 // IRQ12\r
  93 void INT_Excep_IRQ12(void){ }\r
  94 \r
  95 // IRQ13\r
  96 void INT_Excep_IRQ13(void){ }\r
  97 \r
  98 // IRQ14\r
  99 void INT_Excep_IRQ14(void){ }\r
 100 \r
 101 // IRQ15\r
 102 void INT_Excep_IRQ15(void){ }\r
 103 \r
 104 // WDT_WOVI\r
 105 void INT_Excep_WDT_WOVI(void){ }\r
 106 \r
 107 // AD0_ADI0\r
 108 void INT_Excep_AD0_ADI0(void){ }\r
 109 \r
 110 // AD1_ADI1\r
 111 void INT_Excep_AD1_ADI1(void){ }\r
 112 \r
 113 // AD2_ADI2\r
 114 void INT_Excep_AD2_ADI2(void){ }\r
 115 \r
 116 // AD3_ADI3\r
 117 void INT_Excep_AD3_ADI3(void){ }\r
 118 \r
 119 // TPU0_TGI0A\r
 120 void INT_Excep_TPU0_TGI0A(void){ }\r
 121 \r
 122 // TPU0_TGI0B\r
 123 void INT_Excep_TPU0_TGI0B(void){ }\r
 124 \r
 125 // TPU0_TGI0C\r
 126 void INT_Excep_TPU0_TGI0C(void){ }\r
 127 \r
 128 // TPU0_TGI0D\r
 129 void INT_Excep_TPU0_TGI0D(void){ }\r
 130 \r
 131 // TPU0_TCI0V\r
 132 void INT_Excep_TPU0_TCI0V(void){ }\r
 133 \r
 134 // TPU1_TGI1A\r
 135 void INT_Excep_TPU1_TGI1A(void){ }\r
 136 \r
 137 // TPU1_TGI1B\r
 138 void INT_Excep_TPU1_TGI1B(void){ }\r
 139 \r
 140 // TPU1_TCI1V\r
 141 void INT_Excep_TPU1_TCI1V(void){ }\r
 142 \r
 143 // TPU1_TCI1U\r
 144 void INT_Excep_TPU1_TCI1U(void){ }\r
 145 \r
 146 // TPU2_TGI2A\r
 147 void INT_Excep_TPU2_TGI2A(void){ }\r
 148 \r
 149 // TPU2_TGI2B\r
 150 void INT_Excep_TPU2_TGI2B(void){ }\r
 151 \r
 152 // TPU2_TCI2V\r
 153 void INT_Excep_TPU2_TCI2V(void){ }\r
 154 \r
 155 // TPU2_TCI2U\r
 156 void INT_Excep_TPU2_TCI2U(void){ }\r
 157 \r
 158 // TPU3_TGI3A\r
 159 void INT_Excep_TPU3_TGI3A(void){ }\r
 160 \r
 161 // TPU3_TGI3B\r
 162 void INT_Excep_TPU3_TGI3B(void){ }\r
 163 \r
 164 // TPU3_TGI3C\r
 165 void INT_Excep_TPU3_TGI3C(void){ }\r
 166 \r
 167 // TPU3_TGI3D\r
 168 void INT_Excep_TPU3_TGI3D(void){ }\r
 169 \r
 170 // TPU3_TCI3V\r
 171 void INT_Excep_TPU3_TCI3V(void){ }\r
 172 \r
 173 // TPU4_TGI4A\r
 174 void INT_Excep_TPU4_TGI4A(void){ }\r
 175 \r
 176 // TPU4_TGI4B\r
 177 void INT_Excep_TPU4_TGI4B(void){ }\r
 178 \r
 179 // TPU4_TCI4V\r
 180 void INT_Excep_TPU4_TCI4V(void){ }\r
 181 \r
 182 // TPU4_TCI4U\r
 183 void INT_Excep_TPU4_TCI4U(void){ }\r
 184 \r
 185 // TPU5_TGI5A\r
 186 void INT_Excep_TPU5_TGI5A(void){ }\r
 187 \r
 188 // TPU5_TGI5B\r
 189 void INT_Excep_TPU5_TGI5B(void){ }\r
 190 \r
 191 // TPU5_TCI5V\r
 192 void INT_Excep_TPU5_TCI5V(void){ }\r
 193 \r
 194 // TPU5_TCI5U\r
 195 void INT_Excep_TPU5_TCI5U(void){ }\r
 196 \r
 197 // TPU6_TGI6A\r
 198 void INT_Excep_TPU6_TGI6A(void){ }\r
 199 \r
 200 // TPU6_TGI6B\r
 201 void INT_Excep_TPU6_TGI6B(void){ }\r
 202 \r
 203 // TPU6_TGI6C\r
 204 void INT_Excep_TPU6_TGI6C(void){ }\r
 205 \r
 206 // TPU6_TGI6D\r
 207 void INT_Excep_TPU6_TGI6D(void){ }\r
 208 \r
 209 // TPU6_TCI6V\r
 210 void INT_Excep_TPU6_TCI6V(void){ }\r
 211 \r
 212 // TPU7_TGI7A\r
 213 void INT_Excep_TPU7_TGI7A(void){ }\r
 214 \r
 215 // TPU7_TGI7B\r
 216 void INT_Excep_TPU7_TGI7B(void){ }\r
 217 \r
 218 // TPU7_TCI7V\r
 219 void INT_Excep_TPU7_TCI7V(void){ }\r
 220 \r
 221 // TPU7_TCI7U\r
 222 void INT_Excep_TPU7_TCI7U(void){ }\r
 223 \r
 224 // TPU8_TGI8A\r
 225 void INT_Excep_TPU8_TGI8A(void){ }\r
 226 \r
 227 // TPU8_TGI8B\r
 228 void INT_Excep_TPU8_TGI8B(void){ }\r
 229 \r
 230 // TPU8_TCI8V\r
 231 void INT_Excep_TPU8_TCI8V(void){ }\r
 232 \r
 233 // TPU8_TCI8U\r
 234 void INT_Excep_TPU8_TCI8U(void){ }\r
 235 \r
 236 // TPU9_TGI9A\r
 237 void INT_Excep_TPU9_TGI9A(void){ }\r
 238 \r
 239 // TPU9_TGI9B\r
 240 void INT_Excep_TPU9_TGI9B(void){ }\r
 241 \r
 242 // TPU9_TGI9C\r
 243 void INT_Excep_TPU9_TGI9C(void){ }\r
 244 \r
 245 // TPU9_TGI9D\r
 246 void INT_Excep_TPU9_TGI9D(void){ }\r
 247 \r
 248 // TPU9_TCI9V\r
 249 void INT_Excep_TPU9_TCI9V(void){ }\r
 250 \r
 251 // TPU10_TGI10A\r
 252 void INT_Excep_TPU10_TGI10A(void){ }\r
 253 \r
 254 // TPU10_TGI10B\r
 255 void INT_Excep_TPU10_TGI10B(void){ }\r
 256 \r
 257 // TPU10_TCI10V\r
 258 void INT_Excep_TPU10_TCI10V(void){ }\r
 259 \r
 260 // TPU10_TCI10U\r
 261 void INT_Excep_TPU10_TCI10U(void){ }\r
 262 \r
 263 // TPU11_TGI11A\r
 264 void INT_Excep_TPU11_TGI11A(void){ }\r
 265 \r
 266 // TPU11_TGI11B\r
 267 void INT_Excep_TPU11_TGI11B(void){ }\r
 268 \r
 269 // TPU11_TCI11V\r
 270 void INT_Excep_TPU11_TCI11V(void){ }\r
 271 \r
 272 // TPU11_TCI11U\r
 273 void INT_Excep_TPU11_TCI11U(void){ }\r
 274 \r
 275 // TMR0_CMI0A\r
 276 void INT_Excep_TMR0_CMI0A(void){ }\r
 277 \r
 278 // TMR0_CMI0B\r
 279 void INT_Excep_TMR0_CMI0B(void){ }\r
 280 \r
 281 // TMR0_OV0I\r
 282 void INT_Excep_TMR0_OV0I(void){ }\r
 283 \r
 284 // TMR1_CMI1A\r
 285 void INT_Excep_TMR1_CMI1A(void){ }\r
 286 \r
 287 // TMR1_CMI1B\r
 288 void INT_Excep_TMR1_CMI1B(void){ }\r
 289 \r
 290 // TMR1_OV1I\r
 291 void INT_Excep_TMR1_OV1I(void){ }\r
 292 \r
 293 // TMR2_CMI2A\r
 294 void INT_Excep_TMR2_CMI2A(void){ }\r
 295 \r
 296 // TMR2_CMI2B\r
 297 void INT_Excep_TMR2_CMI2B(void){ }\r
 298 \r
 299 // TMR2_OV2I\r
 300 void INT_Excep_TMR2_OV2I(void){ }\r
 301 \r
 302 // TMR3_CMI3A\r
 303 void INT_Excep_TMR3_CMI3A(void){ }\r
 304 \r
 305 // TMR3_CMI3B\r
 306 void INT_Excep_TMR3_CMI3B(void){ }\r
 307 \r
 308 // TMR3_OV3I\r
 309 void INT_Excep_TMR3_OV3I(void){ }\r
 310 \r
 311 // DMAC_DMTEND0\r
 312 void INT_Excep_DMAC_DMTEND0(void){ }\r
 313 \r
 314 // DMAC_DMTEND1\r
 315 void INT_Excep_DMAC_DMTEND1(void){ }\r
 316 \r
 317 // DMAC_DMTEND2\r
 318 void INT_Excep_DMAC_DMTEND2(void){ }\r
 319 \r
 320 // DMAC_DMTEND3\r
 321 void INT_Excep_DMAC_DMTEND3(void){ }\r
 322 \r
 323 // SCI0_ERI0\r
 324 void INT_Excep_SCI0_ERI0(void){ }\r
 325 \r
 326 // SCI0_RXI0\r
 327 void INT_Excep_SCI0_RXI0(void){ }\r
 328 \r
 329 // SCI0_TXI0\r
 330 void INT_Excep_SCI0_TXI0(void){ }\r
 331 \r
 332 // SCI0_TEI0\r
 333 void INT_Excep_SCI0_TEI0(void){ }\r
 334 \r
 335 // SCI1_ERI1\r
 336 void INT_Excep_SCI1_ERI1(void){ }\r
 337 \r
 338 // SCI1_RXI1\r
 339 void INT_Excep_SCI1_RXI1(void){ }\r
 340 \r
 341 // SCI1_TXI1\r
 342 void INT_Excep_SCI1_TXI1(void){ }\r
 343 \r
 344 // SCI1_TEI1\r
 345 void INT_Excep_SCI1_TEI1(void){ }\r
 346 \r
 347 // SCI2_ERI2\r
 348 void INT_Excep_SCI2_ERI2(void){ }\r
 349 \r
 350 // SCI2_RXI2\r
 351 void INT_Excep_SCI2_RXI2(void){ }\r
 352 \r
 353 // SCI2_TXI2\r
 354 void INT_Excep_SCI2_TXI2(void){ }\r
 355 \r
 356 // SCI2_TEI2\r
 357 void INT_Excep_SCI2_TEI2(void){ }\r
 358 \r
 359 // SCI3_ERI3\r
 360 void INT_Excep_SCI3_ERI3(void){ }\r
 361 \r
 362 // SCI3_RXI3\r
 363 void INT_Excep_SCI3_RXI3(void){ }\r
 364 \r
 365 // SCI3_TXI3\r
 366 void INT_Excep_SCI3_TXI3(void){ }\r
 367 \r
 368 // SCI3_TEI3\r
 369 void INT_Excep_SCI3_TEI3(void){ }\r
 370 \r
 371 // SCI4_ERI4\r
 372 void INT_Excep_SCI4_ERI4(void){ }\r
 373 \r
 374 // SCI4_RXI4\r
 375 void INT_Excep_SCI4_RXI4(void){ }\r
 376 \r
 377 // SCI4_TXI4\r
 378 void INT_Excep_SCI4_TXI4(void){ }\r
 379 \r
 380 // SCI4_TEI4\r
 381 void INT_Excep_SCI4_TEI4(void){ }\r
 382 \r
 383 // SCI5_ERI5\r
 384 void INT_Excep_SCI5_ERI5(void){ }\r
 385 \r
 386 // SCI5_RXI5\r
 387 void INT_Excep_SCI5_RXI5(void){ }\r
 388 \r
 389 // SCI5_TXI5\r
 390 void INT_Excep_SCI5_TXI5(void){ }\r
 391 \r
 392 // SCI5_TEI5\r
 393 void INT_Excep_SCI5_TEI5(void){ }\r
 394 \r
 395 // SCI6_ERI6\r
 396 void INT_Excep_SCI6_ERI6(void){ }\r
 397 \r
 398 // SCI6_RXI6\r
 399 void INT_Excep_SCI6_RXI6(void){ }\r
 400 \r
 401 // SCI6_TXI6\r
 402 void INT_Excep_SCI6_TXI6(void){ }\r
 403 \r
 404 // SCI6_TEI6\r
 405 void INT_Excep_SCI6_TEI6(void){ }\r
 406 \r
 407 // RIIC0_EEI0\r
 408 void INT_Excep_RIIC0_EEI0(void){ }\r
 409 \r
 410 // RIIC0_RXI0\r
 411 void INT_Excep_RIIC0_RXI0(void){ }\r
 412 \r
 413 // RIIC0_TXI0\r
 414 void INT_Excep_RIIC0_TXI0(void){ }\r
 415 \r
 416 // RIIC0_TEI0\r
 417 void INT_Excep_RIIC0_TEI0(void){ }\r
 418 \r
 419 // RIIC1_EEI1\r
 420 void INT_Excep_RIIC1_EEI1(void){ }\r
 421 \r
 422 // RIIC1_RXI1\r
 423 void INT_Excep_RIIC1_RXI1(void){ }\r
 424 \r
 425 // RIIC1_TXI1\r
 426 void INT_Excep_RIIC1_TXI1(void){ }\r
 427 \r
 428 // RIIC1_TEI1\r
 429 void INT_Excep_RIIC1_TEI1(void){ }\r
 430 \r
 431 \r