git.sur5r.net Git - freertos/blob - Demo/RX600_RX62N-RDK_GNURX/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V6.0.5 - Copyright (C) 2010 Real Time Engineers Ltd.\r
   3 \r
   4     ***************************************************************************\r
   5     *                                                                         *\r
   6     * If you are:                                                             *\r
   7     *                                                                         *\r
   8     *    + New to FreeRTOS,                                                   *\r
   9     *    + Wanting to learn FreeRTOS or multitasking in general quickly       *\r
  10     *    + Looking for basic training,                                        *\r
  11     *    + Wanting to improve your FreeRTOS skills and productivity           *\r
  12     *                                                                         *\r
  13     * then take a look at the FreeRTOS eBook                                  *\r
  14     *                                                                         *\r
  15     *        "Using the FreeRTOS Real Time Kernel - a Practical Guide"        *\r
  16     *                  http://www.FreeRTOS.org/Documentation                  *\r
  17     *                                                                         *\r
  18     * A pdf reference manual is also available.  Both are usually delivered   *\r
  19     * to your inbox within 20 minutes to two hours when purchased between 8am *\r
  20     * and 8pm GMT (although please allow up to 24 hours in case of            *\r
  21     * exceptional circumstances).  Thank you for your support!                *\r
  22     *                                                                         *\r
  23     ***************************************************************************\r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     ***NOTE*** The exception to the GPL is included to allow you to distribute\r
  31     a combined work that includes FreeRTOS without being obliged to provide the\r
  32     source code for proprietary components outside of the FreeRTOS kernel.\r
  33     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT\r
  34     ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
  35     FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public \r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it \r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained \r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43 \r
  44     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  45     contact details.\r
  46 \r
  47     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  48     critical systems.\r
  49 \r
  50     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  51     licensing and training services.\r
  52 */\r
  53 \r
  54 /* Hardware specific includes. */\r
  55 #include "iodefine.h"\r
  56 #include "typedefine.h"\r
  57 #include "r_ether.h"\r
  58 #include "phy.h"\r
  59 \r
  60 /* FreeRTOS includes. */\r
  61 #include "FreeRTOS.h"\r
  62 #include "task.h"\r
  63 #include "semphr.h"\r
  64 \r
  65 /* uIP includes. */\r
  66 #include "net/uip.h"\r
  67 \r
  68 /* The time to wait between attempts to obtain a free buffer. */\r
  69 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  70 \r
  71 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  72 up on attempting to obtain a free buffer all together. */\r
  73 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  74 \r
  75 /* The number of Rx descriptors. */\r
  76 #define emacNUM_RX_DESCRIPTORS  8\r
  77 \r
  78 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  79 more than two. */\r
  80 #define emacNUM_TX_BUFFERS      2\r
  81 \r
  82 /* The total number of EMAC buffers to allocate. */\r
  83 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
  84 \r
  85 /* The time to wait for the Tx descriptor to become free. */\r
  86 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
  87 \r
  88 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
  89 become free. */\r
  90 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
  91 \r
  92 /* Only Rx end and Tx end interrupts are used by this driver. */\r
  93 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
  94 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
  95 \r
  96 /*-----------------------------------------------------------*/\r
  97 \r
  98 /* The buffers and descriptors themselves.  */\r
  99 static volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ] __attribute__((aligned(16)));\r
 100 static volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ] __attribute__((aligned(16)));\r
 101 static char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ] __attribute__((aligned(16)));\r
 102 \r
 103 /* Used to indicate which buffers are free and which are in use.  If an index\r
 104 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 105 the buffer is in use or about to be used. */\r
 106 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 107 \r
 108 /*-----------------------------------------------------------*/\r
 109 \r
 110 /*\r
 111  * Initialise both the Rx and Tx descriptors.\r
 112  */\r
 113 static void prvInitialiseDescriptors( void );\r
 114 \r
 115 /*\r
 116  * Return a pointer to a free buffer within xEthernetBuffers.\r
 117  */\r
 118 static unsigned char *prvGetNextBuffer( void );\r
 119 \r
 120 /*\r
 121  * Return a buffer to the list of free buffers.\r
 122  */\r
 123 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 124 \r
 125 /*\r
 126  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 127  */\r
 128 static unsigned long prvCheckRxFifoStatus( void );\r
 129 \r
 130 /*\r
 131  * Setup the microcontroller for communication with the PHY.\r
 132  */\r
 133 static void prvResetMAC( void );\r
 134 \r
 135 /*\r
 136  * Configure the Ethernet interface peripherals.\r
 137  */\r
 138 static void prvConfigureEtherCAndEDMAC( void );\r
 139 \r
 140 /*\r
 141  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 142  * and descriptors.\r
 143  */\r
 144 static void prvResetEverything( void );\r
 145 \r
 146 /*\r
 147  * Wrapper and handler for the EMAC peripheral.  See the documentation for this\r
 148  * port on http://www.FreeRTOS.org for more information on defining interrupt\r
 149  * handlers.\r
 150  */\r
 151 void vEMAC_ISR_Wrapper( void ) __attribute__((naked));\r
 152 static void vEMAC_ISR_Handler( void ) __attribute__((noinline));\r
 153 \r
 154 /*-----------------------------------------------------------*/\r
 155 \r
 156 /* Points to the Rx descriptor currently in use. */\r
 157 static ethfifo *pxCurrentRxDesc = NULL;\r
 158 \r
 159 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 160 one of the Ethernet buffers when its actually in use. */\r
 161 unsigned char *uip_buf = NULL;\r
 162 \r
 163 /*-----------------------------------------------------------*/\r
 164 \r
 165 void vInitEmac( void )\r
 166 {\r
 167         /* Software reset. */\r
 168         prvResetMAC();\r
 169         \r
 170         /* Set the Rx and Tx descriptors into their initial state. */\r
 171         prvInitialiseDescriptors();\r
 172 \r
 173         /* Set the MAC address into the ETHERC */\r
 174         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 175                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 176                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 177                                         ( unsigned long ) configMAC_ADDR3;\r
 178                                         \r
 179         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 180                                                  ( unsigned long ) configMAC_ADDR5;\r
 181 \r
 182         /* Perform rest of interface hardware configuration. */\r
 183         prvConfigureEtherCAndEDMAC();\r
 184         \r
 185         /* Nothing received yet, so uip_buf points nowhere. */\r
 186         uip_buf = NULL;\r
 187 \r
 188         /* Initialize the PHY */\r
 189         phy_init();\r
 190 }\r
 191 /*-----------------------------------------------------------*/\r
 192 \r
 193 void vEMACWrite( void )\r
 194 {\r
 195 long x;\r
 196 \r
 197         /* Wait until the second transmission of the last packet has completed. */\r
 198         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 199         {\r
 200                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 201                 {\r
 202                         /* Descriptor is still active. */\r
 203                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 204                 }\r
 205                 else\r
 206                 {\r
 207                         break;\r
 208                 }\r
 209         }\r
 210         \r
 211         /* Is the descriptor free after waiting for it? */\r
 212         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 213         {\r
 214                 /* Something has gone wrong. */\r
 215                 prvResetEverything();\r
 216         }\r
 217         \r
 218         /* Setup both descriptors to transmit the frame. */\r
 219         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 220         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 221         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 222         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 223 \r
 224         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 225         for use by the stack. */\r
 226         uip_buf = prvGetNextBuffer();\r
 227 \r
 228         /* Clear previous settings and go. */\r
 229         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 230         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 231         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 232         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 233 \r
 234         EDMAC.EDTRR.LONG = 0x00000001;\r
 235 }\r
 236 /*-----------------------------------------------------------*/\r
 237 \r
 238 unsigned long ulEMACRead( void )\r
 239 {\r
 240 unsigned long ulBytesReceived;\r
 241 \r
 242         ulBytesReceived = prvCheckRxFifoStatus();\r
 243 \r
 244         if( ulBytesReceived > 0 )\r
 245         {\r
 246                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 247                 pxCurrentRxDesc->status |= ACT;                 \r
 248 \r
 249                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 250                 {\r
 251                         /* Restart Ethernet if it has stopped */\r
 252                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 253                 }\r
 254 \r
 255                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 256                 the buffer that contains the received data. */\r
 257                 prvReturnBuffer( uip_buf );\r
 258                 \r
 259                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 260 \r
 261                 /* Move onto the next buffer in the ring. */\r
 262                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 263         }\r
 264 \r
 265         return ulBytesReceived;\r
 266 }\r
 267 /*-----------------------------------------------------------*/\r
 268 \r
 269 long lEMACWaitForLink( void )\r
 270 {\r
 271 long lReturn;\r
 272 \r
 273         /* Set the link status. */\r
 274         switch( phy_set_autonegotiate() )\r
 275         {\r
 276                 /* Half duplex link */\r
 277                 case PHY_LINK_100H:\r
 278                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 279                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 280                                                                 lReturn = pdPASS;\r
 281                                                                 break;\r
 282 \r
 283                 case PHY_LINK_10H:\r
 284                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 285                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 286                                                                 lReturn = pdPASS;\r
 287                                                                 break;\r
 288 \r
 289 \r
 290                 /* Full duplex link */\r
 291                 case PHY_LINK_100F:\r
 292                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 293                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 294                                                                 lReturn = pdPASS;\r
 295                                                                 break;\r
 296                 \r
 297                 case PHY_LINK_10F:\r
 298                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 299                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 300                                                                 lReturn = pdPASS;\r
 301                                                                 break;\r
 302 \r
 303                 default:\r
 304                                                                 lReturn = pdFAIL;\r
 305                                                                 break;\r
 306         }\r
 307 \r
 308         if( lReturn == pdPASS )\r
 309         {\r
 310                 /* Enable receive and transmit. */\r
 311                 ETHERC.ECMR.BIT.RE = 1;\r
 312                 ETHERC.ECMR.BIT.TE = 1;\r
 313 \r
 314                 /* Enable EDMAC receive */\r
 315                 EDMAC.EDRRR.LONG = 0x1;\r
 316         }\r
 317         \r
 318         return lReturn;\r
 319 }\r
 320 /*-----------------------------------------------------------*/\r
 321 \r
 322 static void prvInitialiseDescriptors( void )\r
 323 {\r
 324 volatile ethfifo *pxDescriptor;\r
 325 long x;\r
 326 \r
 327         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 328         {\r
 329                 /* Ensure none of the buffers are shown as in use at the start. */\r
 330                 ucBufferInUse[ x ] = pdFALSE;\r
 331         }\r
 332 \r
 333         /* Initialise the Rx descriptors. */\r
 334         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 335         {\r
 336                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 337                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 338 \r
 339                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 340                 pxDescriptor->size = 0;\r
 341                 pxDescriptor->status = ACT;\r
 342                 pxDescriptor->next = ( struct Descriptor * ) &xRxDescriptors[ x + 1 ];  \r
 343                 \r
 344                 /* Mark this buffer as in use. */\r
 345                 ucBufferInUse[ x ] = pdTRUE;\r
 346         }\r
 347 \r
 348         /* The last descriptor points back to the start. */\r
 349         pxDescriptor->status |= DL;\r
 350         pxDescriptor->next = ( struct Descriptor * ) &xRxDescriptors[ 0 ];\r
 351         \r
 352         /* Initialise the Tx descriptors. */\r
 353         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 354         {\r
 355                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 356                 \r
 357                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 358                 actually required. */\r
 359                 pxDescriptor->buf_p = NULL;\r
 360 \r
 361                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 362                 pxDescriptor->size = 0;\r
 363                 pxDescriptor->status = 0;\r
 364                 pxDescriptor->next = ( struct Descriptor * ) &xTxDescriptors[ x + 1 ];  \r
 365         }\r
 366 \r
 367         /* The last descriptor points back to the start. */\r
 368         pxDescriptor->status |= DL;\r
 369         pxDescriptor->next = ( struct Descriptor * ) &( xTxDescriptors[ 0 ] );\r
 370         \r
 371         /* Use the first Rx descriptor to start with. */\r
 372         pxCurrentRxDesc = ( struct Descriptor * ) &( xRxDescriptors[ 0 ] );\r
 373 }\r
 374 /*-----------------------------------------------------------*/\r
 375 \r
 376 static unsigned char *prvGetNextBuffer( void )\r
 377 {\r
 378 long x;\r
 379 unsigned char *pucReturn = NULL;\r
 380 unsigned long ulAttempts = 0;\r
 381 \r
 382         while( pucReturn == NULL )\r
 383         {\r
 384                 /* Look through the buffers to find one that is not in use by\r
 385                 anything else. */\r
 386                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 387                 {\r
 388                         if( ucBufferInUse[ x ] == pdFALSE )\r
 389                         {\r
 390                                 ucBufferInUse[ x ] = pdTRUE;\r
 391                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 392                                 break;\r
 393                         }\r
 394                 }\r
 395 \r
 396                 /* Was a buffer found? */\r
 397                 if( pucReturn == NULL )\r
 398                 {\r
 399                         ulAttempts++;\r
 400 \r
 401                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 402                         {\r
 403                                 break;\r
 404                         }\r
 405 \r
 406                         /* Wait then look again. */\r
 407                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 408                 }\r
 409         }\r
 410 \r
 411         return pucReturn;\r
 412 }\r
 413 /*-----------------------------------------------------------*/\r
 414 \r
 415 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 416 {\r
 417 unsigned long ul;\r
 418 \r
 419         /* Return a buffer to the pool of free buffers. */\r
 420         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 421         {\r
 422                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 423                 {\r
 424                         ucBufferInUse[ ul ] = pdFALSE;\r
 425                         break;\r
 426                 }\r
 427         }\r
 428 }\r
 429 /*-----------------------------------------------------------*/\r
 430 \r
 431 static void prvResetEverything( void )\r
 432 {\r
 433         /* Temporary code just to see if this gets called.  This function has not\r
 434         been implemented. */\r
 435         portDISABLE_INTERRUPTS();\r
 436         for( ;; );\r
 437 }\r
 438 /*-----------------------------------------------------------*/\r
 439 \r
 440 static unsigned long prvCheckRxFifoStatus( void )\r
 441 {\r
 442 unsigned long ulReturn = 0;\r
 443 \r
 444         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 445         {\r
 446                 /* Current descriptor is still active. */\r
 447         }\r
 448         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 449         {\r
 450                 /* Frame error.  Clear the error. */\r
 451                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 452                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 453                 pxCurrentRxDesc->status |= ACT;\r
 454                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 455 \r
 456                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 457                 {\r
 458                         /* Restart Ethernet if it has stopped. */\r
 459                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 460                 }       \r
 461         }\r
 462         else\r
 463         {\r
 464                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 465                 the frame should always be complete. */\r
 466                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 467                 {\r
 468                         ulReturn = pxCurrentRxDesc->size;\r
 469                 }\r
 470                 else\r
 471                 {\r
 472                         /* Do not expect to get here. */\r
 473                         prvResetEverything();\r
 474                 }\r
 475         }\r
 476         \r
 477         return ulReturn;\r
 478 }\r
 479 /*-----------------------------------------------------------*/\r
 480 \r
 481 static void prvResetMAC( void )\r
 482 {\r
 483         /* Ensure the EtherC and EDMAC are enabled. */\r
 484         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 485         vTaskDelay( 100 / portTICK_RATE_MS );\r
 486         \r
 487         EDMAC.EDMR.BIT.SWR = 1; \r
 488         \r
 489         /* Crude wait for reset to complete. */\r
 490         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 491 }\r
 492 /*-----------------------------------------------------------*/\r
 493 \r
 494 static void prvConfigureEtherCAndEDMAC( void )\r
 495 {\r
 496         /* Initialisation code taken from Renesas example project. */\r
 497         \r
 498         /* TODO:    Check   bit 5   */\r
 499         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 500 \r
 501         /* Set the EDMAC interrupt priority. */\r
 502         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 503 \r
 504         /* TODO:    Check   bit 5   */\r
 505         /* Enable interrupts of interest only. */\r
 506         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 507         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 508         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 509 \r
 510         /* EDMAC */\r
 511         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 512         #ifdef __RX_LITTLE_ENDIAN__\r
 513                 EDMAC.EDMR.BIT.DE = 1;\r
 514         #endif\r
 515         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 516         EDMAC.TDLAR = ( void * ) &( xTxDescriptors[ 0 ] );      /* Initialaize Tx Descriptor List Address */\r
 517         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 518         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 519         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 520         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 521         \r
 522         /* Enable the interrupt... */\r
 523         _IEN( _ETHER_EINT ) = 1;        \r
 524 }\r
 525 /*-----------------------------------------------------------*/\r
 526 \r
 527 void vEMAC_ISR_Wrapper( void )\r
 528 {\r
 529         /* This is a naked function.  See the documentation for this port on\r
 530         http://www.FreeRTOS.org for more information on writing interrupts. \r
 531         \r
 532         /* Save the registers and enable interrupts. */\r
 533         portENTER_INTERRUPT();\r
 534         \r
 535         /* Perform the actual EMAC processing. */\r
 536         vEMAC_ISR_Handler();\r
 537         \r
 538         /* Restore the registers and return. */\r
 539         portEXIT_INTERRUPT();\r
 540 }\r
 541 /*-----------------------------------------------------------*/\r
 542 \r
 543 static void vEMAC_ISR_Handler( void )\r
 544 {\r
 545 unsigned long ul = EDMAC.EESR.LONG;\r
 546 long lHigherPriorityTaskWoken = pdFALSE;\r
 547 extern xSemaphoreHandle xEMACSemaphore;\r
 548 static long ulTxEndInts = 0;\r
 549 \r
 550         /* Has a Tx end occurred? */\r
 551         if( ul & emacTX_END_INTERRUPT )\r
 552         {\r
 553                 ++ulTxEndInts;\r
 554                 if( ulTxEndInts >= 2 )\r
 555                 {\r
 556                         /* Only return the buffer to the pool once both Txes have completed. */\r
 557                         prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 558                         ulTxEndInts = 0;\r
 559                 }\r
 560                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 561         }\r
 562 \r
 563         /* Has an Rx end occurred? */\r
 564         if( ul & emacRX_END_INTERRUPT )\r
 565         {\r
 566                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 567                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 568                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 569                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 570         }\r
 571 }\r
 572 \r