git.sur5r.net Git - freertos/blob - Demo/RX600_RX62N-RDK_Renesas/RTOSDemo/IntQueueTimer.c

   1 /*\r
   2     FreeRTOS V7.0.0 - Copyright (C) 2011 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43 \r
  44     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  45     contact details.\r
  46 \r
  47     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  48     critical systems.\r
  49 \r
  50     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  51     licensing and training services.\r
  52 */\r
  53 \r
  54 /*\r
  55  * This file contains the non-portable and therefore RX62N specific parts of\r
  56  * the IntQueue standard demo task - namely the configuration of the timers\r
  57  * that generate the interrupts and the interrupt entry points.\r
  58  */\r
  59 \r
  60 /* Scheduler includes. */\r
  61 #include "FreeRTOS.h"\r
  62 #include "task.h"\r
  63 \r
  64 /* Demo includes. */\r
  65 #include "IntQueueTimer.h"\r
  66 #include "IntQueue.h"\r
  67 \r
  68 /* Hardware specifics. */\r
  69 #include "iodefine.h"\r
  70 \r
  71 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )\r
  72 #define tmrTIMER_2_3_FREQUENCY  ( 2001UL )\r
  73 \r
  74 void vInitialiseTimerForIntQueueTest( void )\r
  75 {\r
  76         /* Ensure interrupts do not start until full configuration is complete. */\r
  77         portENTER_CRITICAL();\r
  78         {\r
  79                 /* Cascade two 8bit timer channels to generate the interrupts. \r
  80                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are\r
  81                 utilised for this test. */\r
  82 \r
  83                 /* Enable the timers. */\r
  84                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;\r
  85                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;\r
  86 \r
  87                 /* Enable compare match A interrupt request. */\r
  88                 TMR0.TCR.BIT.CMIEA = 1;\r
  89                 TMR2.TCR.BIT.CMIEA = 1;\r
  90 \r
  91                 /* Clear the timer on compare match A. */\r
  92                 TMR0.TCR.BIT.CCLR = 1;\r
  93                 TMR2.TCR.BIT.CCLR = 1;\r
  94 \r
  95                 /* Set the compare match value. */\r
  96                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
  97                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
  98 \r
  99                 /* 16 bit operation ( count from timer 1,2 ). */\r
 100                 TMR0.TCCR.BIT.CSS = 3;\r
 101                 TMR2.TCCR.BIT.CSS = 3;\r
 102         \r
 103                 /* Use PCLK as the input. */\r
 104                 TMR1.TCCR.BIT.CSS = 1;\r
 105                 TMR3.TCCR.BIT.CSS = 1;\r
 106         \r
 107                 /* Divide PCLK by 8. */\r
 108                 TMR1.TCCR.BIT.CKS = 2;\r
 109                 TMR3.TCCR.BIT.CKS = 2;\r
 110         \r
 111                 /* Enable TMR 0, 2 interrupts. */\r
 112                 IEN( TMR0, CMIA0 ) = 1;\r
 113                 IEN( TMR2, CMIA2 ) = 1;\r
 114 \r
 115                 /* Set the timer interrupts to be above the kernel.  The interrupts are\r
 116                 assigned different priorities so they nest with each other. */\r
 117                 IPR( TMR0, CMIA0 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;\r
 118                 IPR( TMR2, CMIA2 ) = ( configMAX_SYSCALL_INTERRUPT_PRIORITY - 2 );\r
 119         }\r
 120         portEXIT_CRITICAL();\r
 121         \r
 122         /* Ensure the interrupts are clear as they are edge detected. */\r
 123         IR( TMR0, CMIA0 ) = 0;\r
 124         IR( TMR2, CMIA2 ) = 0;\r
 125 }\r
 126 /*-----------------------------------------------------------*/\r
 127 \r
 128 #pragma interrupt ( vT0_1InterruptHandler( vect = VECT_TMR0_CMIA0, enable ) )\r
 129 void vT0_1InterruptHandler( void )\r
 130 {\r
 131         portYIELD_FROM_ISR( xFirstTimerHandler() );\r
 132 }\r
 133 /*-----------------------------------------------------------*/\r
 134 \r
 135 #pragma interrupt ( vT2_3InterruptHandler( vect = VECT_TMR2_CMIA2, enable ) )\r
 136 void vT2_3InterruptHandler( void )\r
 137 {\r
 138         portYIELD_FROM_ISR( xSecondTimerHandler() );\r
 139 }\r
 140 \r
 141 \r
 142 \r
 143 \r