git.sur5r.net Git - freertos/blob - Demo/SuperH_SH7216_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V6.0.2 - Copyright (C) 2010 Real Time Engineers Ltd.\r
   3 \r
   4     ***************************************************************************\r
   5     *                                                                         *\r
   6     * If you are:                                                             *\r
   7     *                                                                         *\r
   8     *    + New to FreeRTOS,                                                   *\r
   9     *    + Wanting to learn FreeRTOS or multitasking in general quickly       *\r
  10     *    + Looking for basic training,                                        *\r
  11     *    + Wanting to improve your FreeRTOS skills and productivity           *\r
  12     *                                                                         *\r
  13     * then take a look at the FreeRTOS eBook                                  *\r
  14     *                                                                         *\r
  15     *        "Using the FreeRTOS Real Time Kernel - a Practical Guide"        *\r
  16     *                  http://www.FreeRTOS.org/Documentation                  *\r
  17     *                                                                         *\r
  18     * A pdf reference manual is also available.  Both are usually delivered   *\r
  19     * to your inbox within 20 minutes to two hours when purchased between 8am *\r
  20     * and 8pm GMT (although please allow up to 24 hours in case of            *\r
  21     * exceptional circumstances).  Thank you for your support!                *\r
  22     *                                                                         *\r
  23     ***************************************************************************\r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     ***NOTE*** The exception to the GPL is included to allow you to distribute\r
  31     a combined work that includes FreeRTOS without being obliged to provide the\r
  32     source code for proprietary components outside of the FreeRTOS kernel.\r
  33     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT\r
  34     ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
  35     FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public \r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it \r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained \r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43 \r
  44     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  45     contact details.\r
  46 \r
  47     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  48     critical systems.\r
  49 \r
  50     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  51     licensing and training services.\r
  52 */\r
  53 \r
  54 /* Hardware specific includes. */\r
  55 #include "iodefine.h"\r
  56 #include "hwEthernet.h"\r
  57 #include "hwEthernetPhy.h"\r
  58 \r
  59 /* FreeRTOS includes. */\r
  60 #include "FreeRTOS.h"\r
  61 #include "task.h"\r
  62 #include "semphr.h"\r
  63 \r
  64 /* uIP includes. */\r
  65 #include "net/uip.h"\r
  66 \r
  67 /* The time to wait between attempts to obtain a free buffer. */\r
  68 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  69 \r
  70 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  71 up on attempting to obtain a free buffer all together. */\r
  72 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  73 \r
  74 /* The number of Rx descriptors. */\r
  75 #define emacNUM_RX_DESCRIPTORS  3\r
  76 \r
  77 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  78 more than two. */\r
  79 #define emacNUM_TX_BUFFERS      2\r
  80 \r
  81 /* The total number of EMAC buffers to allocate. */\r
  82 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
  83 \r
  84 /* The time to wait for the Tx descriptor to become free. */\r
  85 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
  86 \r
  87 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
  88 become free. */\r
  89 #define emacTX_WAIT_ATTEMPTS ( 5 )\r
  90 \r
  91 /* Only Rx end and Tx end interrupts are used by this driver. */\r
  92 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
  93 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
  94 \r
  95 /*-----------------------------------------------------------*/\r
  96 \r
  97 /* The buffers and descriptors themselves. */\r
  98 #pragma section RX_DESCR\r
  99         ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 100 #pragma section TX_DESCR\r
 101         ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 102 #pragma section _ETHERNET_BUFFERS\r
 103         char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 104 #pragma section\r
 105 \r
 106 /* Used to indicate which buffers are free and which are in use.  If an index\r
 107 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 108 the buffer is in use or about to be used. */\r
 109 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 110 \r
 111 /*-----------------------------------------------------------*/\r
 112 \r
 113 /*\r
 114  * Initialise both the Rx and Tx descriptors.\r
 115  */\r
 116 static void prvInitialiseDescriptors( void );\r
 117 \r
 118 /*\r
 119  * Return a pointer to a free buffer within xEthernetBuffers.\r
 120  */\r
 121 static unsigned char *prvGetNextBuffer( void );\r
 122 \r
 123 /*\r
 124  * Return a buffer to the list of free buffers.\r
 125  */\r
 126 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 127 \r
 128 /*\r
 129  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 130  */\r
 131 static unsigned long prvCheckRxFifoStatus( void );\r
 132 \r
 133 /*\r
 134  * Setup the microcontroller for communication with the PHY.\r
 135  */\r
 136 static void prvSetupPortPinsAndReset( void );\r
 137 \r
 138 /*\r
 139  * Configure the Ethernet interface peripherals.\r
 140  */\r
 141 static void prvConfigureEtherCAndEDMAC( void );\r
 142 \r
 143 /*\r
 144  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 145  * and descriptors.\r
 146  */\r
 147 static void prvResetEverything( void );\r
 148 \r
 149 /*-----------------------------------------------------------*/\r
 150 \r
 151 /* Points to the Rx descriptor currently in use. */\r
 152 static ethfifo *xCurrentRxDesc = NULL;\r
 153 \r
 154 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 155 one of the Ethernet buffers when its actually in use. */\r
 156 unsigned char *uip_buf = NULL;\r
 157 \r
 158 /*-----------------------------------------------------------*/\r
 159 \r
 160 void vInitEmac( void )\r
 161 {\r
 162         /* Setup the SH hardware for MII communications. */\r
 163         prvSetupPortPinsAndReset();\r
 164         \r
 165         /* Set the Rx and Tx descriptors into their initial state. */\r
 166         prvInitialiseDescriptors();\r
 167 \r
 168         /* Set the MAC address into the ETHERC */\r
 169         EtherC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 170                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 171                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 172                                         ( unsigned long ) configMAC_ADDR3;\r
 173                                         \r
 174         EtherC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 175                                                  ( unsigned long ) configMAC_ADDR5;\r
 176 \r
 177         /* Perform rest of interface hardware configuration. */\r
 178         prvConfigureEtherCAndEDMAC();\r
 179         \r
 180         /* Nothing received yet, so uip_buf points nowhere. */\r
 181         uip_buf = NULL;\r
 182 \r
 183         /* Initialize the PHY */\r
 184         phyReset();\r
 185 }\r
 186 /*-----------------------------------------------------------*/\r
 187 \r
 188 void vEMACWrite( void )\r
 189 {\r
 190 long x;\r
 191 \r
 192         /* Wait until the second transmission of the last packet has completed. */\r
 193         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 194         {\r
 195                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 196                 {\r
 197                         /* Descriptor is still active. */\r
 198                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 199                 }\r
 200                 else\r
 201                 {\r
 202                         break;\r
 203                 }\r
 204         }\r
 205         \r
 206         /* Is the descriptor free after waiting for it? */\r
 207         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 208         {\r
 209                 /* Something has gone wrong. */\r
 210                 prvResetEverything();\r
 211         }\r
 212         \r
 213         /* Setup both descriptors to transmit the frame. */\r
 214         xTxDescriptors[ 0 ].buf_p = uip_buf;\r
 215         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 216         xTxDescriptors[ 1 ].buf_p = uip_buf;\r
 217         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 218 \r
 219         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 220         for use by the stack. */\r
 221         uip_buf = prvGetNextBuffer();\r
 222 \r
 223         /* Clear previous settings and go. */\r
 224         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 225         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 226         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 227         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 228 \r
 229         EDMAC.EDTRR.LONG = 0x00000001;\r
 230 }\r
 231 /*-----------------------------------------------------------*/\r
 232 \r
 233 unsigned long ulEMACRead( void )\r
 234 {\r
 235 unsigned long ulBytesReceived;\r
 236 \r
 237         ulBytesReceived = prvCheckRxFifoStatus();\r
 238 \r
 239         if( ulBytesReceived > 0 )\r
 240         {\r
 241                 xCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 242                 xCurrentRxDesc->status |= ACT;                  \r
 243 \r
 244                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 245                 {\r
 246                         /* Restart Ethernet if it has stopped */\r
 247                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 248                 }\r
 249 \r
 250                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 251                 the buffer that contains the received data. */\r
 252                 prvReturnBuffer( uip_buf );\r
 253                 \r
 254                 uip_buf = ( void * ) xCurrentRxDesc->buf_p;\r
 255 \r
 256                 /* Move onto the next buffer in the ring. */\r
 257                 xCurrentRxDesc = xCurrentRxDesc->next;\r
 258         }\r
 259 \r
 260         return ulBytesReceived;\r
 261 }\r
 262 /*-----------------------------------------------------------*/\r
 263 \r
 264 long lEMACWaitForLink( void )\r
 265 {\r
 266 long lReturn;\r
 267 \r
 268         /* Set the link status. */\r
 269         switch( phyStatus() )\r
 270         {\r
 271                 /* Half duplex link */\r
 272                 case PHY_LINK_100H:\r
 273                 case PHY_LINK_10H:\r
 274                                                                 EtherC.ECMR.BIT.DM = 0;\r
 275                                                                 lReturn = pdPASS;\r
 276                                                                 break;\r
 277 \r
 278                 /* Full duplex link */\r
 279                 case PHY_LINK_100F:\r
 280                 case PHY_LINK_10F:\r
 281                                                                 EtherC.ECMR.BIT.DM = 1;\r
 282                                                                 lReturn = pdPASS;\r
 283                                                                 break;\r
 284 \r
 285                 default:\r
 286                                                                 lReturn = pdFAIL;\r
 287                                                                 break;\r
 288         }\r
 289 \r
 290         if( lReturn == pdPASS )\r
 291         {\r
 292                 /* Enable receive and transmit. */\r
 293                 EtherC.ECMR.BIT.RE = 1;\r
 294                 EtherC.ECMR.BIT.TE = 1;\r
 295 \r
 296                 /* Enable EDMAC receive */\r
 297                 EDMAC.EDRRR.LONG = 0x1;\r
 298         }\r
 299 }\r
 300 /*-----------------------------------------------------------*/\r
 301 \r
 302 static void prvInitialiseDescriptors( void )\r
 303 {\r
 304 ethfifo *pxDescriptor;\r
 305 long x;\r
 306 \r
 307         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 308         {\r
 309                 /* Ensure none of the buffers are shown as in use at the start. */\r
 310                 ucBufferInUse[ x ] = pdFALSE;\r
 311         }\r
 312 \r
 313         /* Initialise the Rx descriptors. */\r
 314         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 315         {\r
 316                 pxDescriptor = &xRxDescriptors[ x ];\r
 317                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 318 \r
 319                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 320                 pxDescriptor->size = 0;\r
 321                 pxDescriptor->status = ACT;\r
 322                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 323                 \r
 324                 /* Mark this buffer as in use. */\r
 325                 ucBufferInUse[ x ] = pdTRUE;\r
 326         }\r
 327 \r
 328         /* The last descriptor points back to the start. */\r
 329         pxDescriptor->status |= DL;\r
 330         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 331         \r
 332         /* Initialise the Tx descriptors. */\r
 333         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 334         {\r
 335                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 336                 \r
 337                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 338                 actually required. */\r
 339                 pxDescriptor->buf_p = NULL;\r
 340 \r
 341                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 342                 pxDescriptor->size = 0;\r
 343                 pxDescriptor->status = 0;\r
 344                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 345         }\r
 346 \r
 347         /* The last descriptor points back to the start. */\r
 348         pxDescriptor->status |= DL;\r
 349         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 350         \r
 351         /* Use the first Rx descriptor to start with. */\r
 352         xCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 353 }\r
 354 /*-----------------------------------------------------------*/\r
 355 \r
 356 static unsigned char *prvGetNextBuffer( void )\r
 357 {\r
 358 long x;\r
 359 unsigned char *pucReturn = NULL;\r
 360 unsigned long ulAttempts = 0;\r
 361 \r
 362         while( pucReturn == NULL )\r
 363         {\r
 364                 /* Look through the buffers to find one that is not in use by\r
 365                 anything else. */\r
 366                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 367                 {\r
 368                         if( ucBufferInUse[ x ] == pdFALSE )\r
 369                         {\r
 370                                 ucBufferInUse[ x ] = pdTRUE;\r
 371                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 372                                 break;\r
 373                         }\r
 374                 }\r
 375 \r
 376                 /* Was a buffer found? */\r
 377                 if( pucReturn == NULL )\r
 378                 {\r
 379                         ulAttempts++;\r
 380 \r
 381                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 382                         {\r
 383                                 break;\r
 384                         }\r
 385 \r
 386                         /* Wait then look again. */\r
 387                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 388                 }\r
 389         }\r
 390 \r
 391         return pucReturn;\r
 392 }\r
 393 /*-----------------------------------------------------------*/\r
 394 \r
 395 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 396 {\r
 397 unsigned long ul;\r
 398 \r
 399         /* Return a buffer to the pool of free buffers. */\r
 400         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 401         {\r
 402                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 403                 {\r
 404                         ucBufferInUse[ ul ] = pdFALSE;\r
 405                         break;\r
 406                 }\r
 407         }\r
 408 }\r
 409 /*-----------------------------------------------------------*/\r
 410 \r
 411 static void prvResetEverything( void )\r
 412 {\r
 413         /* Temporary code just to see if this gets called.  This function has not\r
 414         been implemented. */\r
 415         portDISABLE_INTERRUPTS();\r
 416         for( ;; );\r
 417 }\r
 418 /*-----------------------------------------------------------*/\r
 419 \r
 420 static unsigned long prvCheckRxFifoStatus( void )\r
 421 {\r
 422 unsigned long ulReturn = 0;\r
 423 \r
 424         if( ( xCurrentRxDesc->status & ACT ) != 0 )\r
 425         {\r
 426                 /* Current descriptor is still active. */\r
 427         }\r
 428         else if( ( xCurrentRxDesc->status & FE ) != 0 )\r
 429         {\r
 430                 /* Frame error.  Clear the error. */\r
 431                 xCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 432                 xCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 433                 xCurrentRxDesc->status |= ACT;\r
 434                 xCurrentRxDesc = xCurrentRxDesc->next;\r
 435 \r
 436                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 437                 {\r
 438                         /* Restart Ethernet if it has stopped. */\r
 439                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 440                 }       \r
 441         }\r
 442         else\r
 443         {\r
 444                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 445                 the frame should always be complete. */\r
 446                 if( (xCurrentRxDesc->status & FP0) == FP0 )\r
 447                 {\r
 448                         ulReturn = xCurrentRxDesc->size;\r
 449                 }\r
 450                 else\r
 451                 {\r
 452                         /* Do not expect to get here. */\r
 453                         prvResetEverything();\r
 454                 }\r
 455         }\r
 456         \r
 457         return ulReturn;\r
 458 }\r
 459 /*-----------------------------------------------------------*/\r
 460 \r
 461 static void prvSetupPortPinsAndReset( void )\r
 462 {\r
 463         /* Initialisation code taken from Renesas example project. */\r
 464         \r
 465         PFC.PACRL4.BIT.PA12MD = 0x7;            /* Set TX_CLK input      (EtherC) */\r
 466         PFC.PACRL3.BIT.PA11MD = 0x7;            /* Set TX_EN output      (EtherC) */\r
 467         PFC.PACRL3.BIT.PA10MD = 0x7;            /* Set MII_TXD0 output   (EtherC) */\r
 468         PFC.PACRL3.BIT.PA9MD  = 0x7;            /* Set MII_TXD1 output   (EtherC) */\r
 469         PFC.PACRL3.BIT.PA8MD  = 0x7;            /* Set MII_TXD2 output   (EtherC) */\r
 470         PFC.PACRL2.BIT.PA7MD  = 0x7;            /* Set MII_TXD3 output   (EtherC) */\r
 471         PFC.PACRL2.BIT.PA6MD  = 0x7;            /* Set TX_ER output      (EtherC) */\r
 472         PFC.PDCRH4.BIT.PD31MD = 0x7;            /* Set RX_DV input       (EtherC) */\r
 473         PFC.PDCRH4.BIT.PD30MD = 0x7;            /* Set RX_ER input       (EtherC) */\r
 474         PFC.PDCRH4.BIT.PD29MD = 0x7;            /* Set MII_RXD3 input    (EtherC) */\r
 475         PFC.PDCRH4.BIT.PD28MD = 0x7;            /* Set MII_RXD2 input    (EtherC) */\r
 476         PFC.PDCRH3.BIT.PD27MD = 0x7;            /* Set MII_RXD1 input    (EtherC) */\r
 477         PFC.PDCRH3.BIT.PD26MD = 0x7;            /* Set MII_RXD0 input    (EtherC) */\r
 478         PFC.PDCRH3.BIT.PD25MD = 0x7;            /* Set RX_CLK input      (EtherC) */\r
 479         PFC.PDCRH3.BIT.PD24MD = 0x7;            /* Set CRS input         (EtherC) */\r
 480         PFC.PDCRH2.BIT.PD23MD = 0x7;            /* Set COL input         (EtherC) */\r
 481         PFC.PDCRH2.BIT.PD22MD = 0x7;            /* Set WOL output        (EtherC) */\r
 482         PFC.PDCRH2.BIT.PD21MD = 0x7;            /* Set EXOUT output      (EtherC) */\r
 483         PFC.PDCRH2.BIT.PD20MD = 0x7;            /* Set MDC output        (EtherC) */\r
 484         PFC.PDCRH1.BIT.PD19MD = 0x7;            /* Set LINKSTA input     (EtherC) */\r
 485         PFC.PDCRH1.BIT.PD18MD = 0x7;            /* Set MDIO input/output (EtherC) */\r
 486         \r
 487         STB.CR4.BIT._ETHER = 0x0;       \r
 488         EDMAC.EDMR.BIT.SWR = 1; \r
 489         \r
 490         /* Crude wait for reset to complete. */\r
 491         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 492 }\r
 493 /*-----------------------------------------------------------*/\r
 494 \r
 495 static void prvConfigureEtherCAndEDMAC( void )\r
 496 {\r
 497         /* Initialisation code taken from Renesas example project. */\r
 498         \r
 499         /* TODO:    Check   bit 5   */\r
 500         EtherC.ECSR.LONG = 0x00000037;                          /* Clear all EtherC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 501 \r
 502         /* TODO:    Check   bit 5   */\r
 503         EtherC.ECSIPR.LONG = 0x00000020;                        /* Disable EtherC status change interrupt */\r
 504         EtherC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 505         EtherC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 506 \r
 507         /* EDMAC */\r
 508         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all EtherC and EDMAC status bits */\r
 509         EDMAC.RDLAR = ( void * ) xCurrentRxDesc;        /* Initialaize Rx Descriptor List Address */\r
 510         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 511         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 512         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 513         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 514         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 515 \r
 516         /* Set the EDMAC interrupt priority - the interrupt priority must be\r
 517         configKERNEL_INTERRUPT_PRIORITY no matter which peripheral is used to \r
 518         generate the tick interrupt. */\r
 519         INTC.IPR19.BIT._EDMAC = portKERNEL_INTERRUPT_PRIORITY;\r
 520         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;        /* Enable Rx and Tx end interrupts. */\r
 521 \r
 522         /* Clear the interrupt flag. */\r
 523         CMT0.CMCSR.BIT.CMF = 0;\r
 524 }\r
 525 /*-----------------------------------------------------------*/\r
 526 \r
 527 void vEMAC_ISR_Handler( void )\r
 528 {\r
 529 unsigned long ul = EDMAC.EESR.LONG;\r
 530 long lHigherPriorityTaskWoken = pdFALSE;\r
 531 extern xSemaphoreHandle xEMACSemaphore;\r
 532 static long ulTxEndInts = 0;\r
 533 \r
 534         /* Has a Tx end occurred? */\r
 535         if( ul & emacTX_END_INTERRUPT )\r
 536         {\r
 537                 ++ulTxEndInts;\r
 538                 if( ulTxEndInts >= 2 )\r
 539                 {\r
 540                         /* Only return the buffer to the pool once both Txes have completed. */\r
 541                         prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 542                         ulTxEndInts = 0;\r
 543                 }\r
 544                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 545         }\r
 546 \r
 547         /* Has an Rx end occurred? */\r
 548         if( ul & emacRX_END_INTERRUPT )\r
 549         {\r
 550                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 551                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 552                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 553                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 554         }\r
 555 }\r