git.sur5r.net Git - freertos/blob - Demo/SuperH_SH7216_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V6.0.2 - Copyright (C) 2010 Real Time Engineers Ltd.\r
   3 \r
   4     ***************************************************************************\r
   5     *                                                                         *\r
   6     * If you are:                                                             *\r
   7     *                                                                         *\r
   8     *    + New to FreeRTOS,                                                   *\r
   9     *    + Wanting to learn FreeRTOS or multitasking in general quickly       *\r
  10     *    + Looking for basic training,                                        *\r
  11     *    + Wanting to improve your FreeRTOS skills and productivity           *\r
  12     *                                                                         *\r
  13     * then take a look at the FreeRTOS eBook                                  *\r
  14     *                                                                         *\r
  15     *        "Using the FreeRTOS Real Time Kernel - a Practical Guide"        *\r
  16     *                  http://www.FreeRTOS.org/Documentation                  *\r
  17     *                                                                         *\r
  18     * A pdf reference manual is also available.  Both are usually delivered   *\r
  19     * to your inbox within 20 minutes to two hours when purchased between 8am *\r
  20     * and 8pm GMT (although please allow up to 24 hours in case of            *\r
  21     * exceptional circumstances).  Thank you for your support!                *\r
  22     *                                                                         *\r
  23     ***************************************************************************\r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     ***NOTE*** The exception to the GPL is included to allow you to distribute\r
  31     a combined work that includes FreeRTOS without being obliged to provide the\r
  32     source code for proprietary components outside of the FreeRTOS kernel.\r
  33     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT\r
  34     ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
  35     FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public \r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it \r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained \r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43 \r
  44     http://www.FreeRTOS.org - Documentation, latest information, license and\r
  45     contact details.\r
  46 \r
  47     http://www.SafeRTOS.com - A version that is certified for use in safety\r
  48     critical systems.\r
  49 \r
  50     http://www.OpenRTOS.com - Commercial support, development, porting,\r
  51     licensing and training services.\r
  52 */\r
  53 \r
  54 /* Hardware specific includes. */\r
  55 #include "iodefine.h"\r
  56 #include "typedefine.h"\r
  57 #include "hwEthernet.h"\r
  58 #include "hwEthernetPhy.h"\r
  59 \r
  60 /* FreeRTOS includes. */\r
  61 #include "FreeRTOS.h"\r
  62 #include "task.h"\r
  63 #include "semphr.h"\r
  64 \r
  65 /* uIP includes. */\r
  66 #include "net/uip.h"\r
  67 \r
  68 /* The time to wait between attempts to obtain a free buffer. */\r
  69 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  70 \r
  71 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  72 up on attempting to obtain a free buffer all together. */\r
  73 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  74 \r
  75 /* The number of Rx descriptors. */\r
  76 #define emacNUM_RX_DESCRIPTORS  3\r
  77 \r
  78 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  79 more than two. */\r
  80 #define emacNUM_TX_BUFFERS      2\r
  81 \r
  82 /* The total number of EMAC buffers to allocate. */\r
  83 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
  84 \r
  85 /* The time to wait for the Tx descriptor to become free. */\r
  86 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
  87 \r
  88 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
  89 become free. */\r
  90 #define emacTX_WAIT_ATTEMPTS ( 5 )\r
  91 \r
  92 /* Only Rx end and Tx end interrupts are used by this driver. */\r
  93 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
  94 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
  95 \r
  96 /*-----------------------------------------------------------*/\r
  97 \r
  98 /* The buffers and descriptors themselves. */\r
  99 #pragma section RX_DESCR\r
 100         ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 101 #pragma section TX_DESCR\r
 102         ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 103 #pragma section _ETHERNET_BUFFERS\r
 104         char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 105 #pragma section\r
 106 \r
 107 /* Used to indicate which buffers are free and which are in use.  If an index\r
 108 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 109 the buffer is in use or about to be used. */\r
 110 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 111 \r
 112 /*-----------------------------------------------------------*/\r
 113 \r
 114 /*\r
 115  * Initialise both the Rx and Tx descriptors.\r
 116  */\r
 117 static void prvInitialiseDescriptors( void );\r
 118 \r
 119 /*\r
 120  * Return a pointer to a free buffer within xEthernetBuffers.\r
 121  */\r
 122 static unsigned char *prvGetNextBuffer( void );\r
 123 \r
 124 /*\r
 125  * Return a buffer to the list of free buffers.\r
 126  */\r
 127 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 128 \r
 129 /*\r
 130  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 131  */\r
 132 static unsigned long prvCheckRxFifoStatus( void );\r
 133 \r
 134 /*\r
 135  * Setup the microcontroller for communication with the PHY.\r
 136  */\r
 137 static void prvSetupPortPinsAndReset( void );\r
 138 \r
 139 /*\r
 140  * Configure the Ethernet interface peripherals.\r
 141  */\r
 142 static void prvConfigureEtherCAndEDMAC( void );\r
 143 \r
 144 /*\r
 145  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 146  * and descriptors.\r
 147  */\r
 148 static void prvResetEverything( void );\r
 149 \r
 150 /*-----------------------------------------------------------*/\r
 151 \r
 152 /* Points to the Rx descriptor currently in use. */\r
 153 static ethfifo *xCurrentRxDesc = NULL;\r
 154 \r
 155 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 156 one of the Ethernet buffers when its actually in use. */\r
 157 unsigned char *uip_buf = NULL;\r
 158 \r
 159 /*-----------------------------------------------------------*/\r
 160 \r
 161 void vInitEmac( void )\r
 162 {\r
 163         /* Setup the SH hardware for MII communications. */\r
 164         prvSetupPortPinsAndReset();\r
 165         \r
 166         /* Set the Rx and Tx descriptors into their initial state. */\r
 167         prvInitialiseDescriptors();\r
 168 \r
 169         /* Set the MAC address into the ETHERC */\r
 170         EtherC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 171                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 172                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 173                                         ( unsigned long ) configMAC_ADDR3;\r
 174                                         \r
 175         EtherC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 176                                                  ( unsigned long ) configMAC_ADDR5;\r
 177 \r
 178         /* Perform rest of interface hardware configuration. */\r
 179         prvConfigureEtherCAndEDMAC();\r
 180         \r
 181         /* Nothing received yet, so uip_buf points nowhere. */\r
 182         uip_buf = NULL;\r
 183 \r
 184         /* Initialize the PHY */\r
 185         phyReset();\r
 186 }\r
 187 /*-----------------------------------------------------------*/\r
 188 \r
 189 void vEMACWrite( void )\r
 190 {\r
 191 long x;\r
 192 \r
 193         /* Wait until the second transmission of the last packet has completed. */\r
 194         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 195         {\r
 196                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 197                 {\r
 198                         /* Descriptor is still active. */\r
 199                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 200                 }\r
 201                 else\r
 202                 {\r
 203                         break;\r
 204                 }\r
 205         }\r
 206         \r
 207         /* Is the descriptor free after waiting for it? */\r
 208         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 209         {\r
 210                 /* Something has gone wrong. */\r
 211                 prvResetEverything();\r
 212         }\r
 213         \r
 214         /* Setup both descriptors to transmit the frame. */\r
 215         xTxDescriptors[ 0 ].buf_p = uip_buf;\r
 216         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 217         xTxDescriptors[ 1 ].buf_p = uip_buf;\r
 218         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 219 \r
 220         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 221         for use by the stack. */\r
 222         uip_buf = prvGetNextBuffer();\r
 223 \r
 224         /* Clear previous settings and go. */\r
 225         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 226         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 227         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 228         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 229 \r
 230         EDMAC.EDTRR.LONG = 0x00000001;\r
 231 }\r
 232 /*-----------------------------------------------------------*/\r
 233 \r
 234 unsigned long ulEMACRead( void )\r
 235 {\r
 236 unsigned long ulBytesReceived;\r
 237 \r
 238         ulBytesReceived = prvCheckRxFifoStatus();\r
 239 \r
 240         if( ulBytesReceived > 0 )\r
 241         {\r
 242                 xCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 243                 xCurrentRxDesc->status |= ACT;                  \r
 244 \r
 245                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 246                 {\r
 247                         /* Restart Ethernet if it has stopped */\r
 248                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 249                 }\r
 250 \r
 251                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 252                 the buffer that contains the received data. */\r
 253                 prvReturnBuffer( uip_buf );\r
 254                 \r
 255                 uip_buf = ( void * ) xCurrentRxDesc->buf_p;\r
 256 \r
 257                 /* Move onto the next buffer in the ring. */\r
 258                 xCurrentRxDesc = xCurrentRxDesc->next;\r
 259         }\r
 260 \r
 261         return ulBytesReceived;\r
 262 }\r
 263 /*-----------------------------------------------------------*/\r
 264 \r
 265 long lEMACWaitForLink( void )\r
 266 {\r
 267 long lReturn;\r
 268 \r
 269         /* Set the link status. */\r
 270         switch( phyStatus() )\r
 271         {\r
 272                 /* Half duplex link */\r
 273                 case PHY_LINK_100H:\r
 274                 case PHY_LINK_10H:\r
 275                                                                 EtherC.ECMR.BIT.DM = 0;\r
 276                                                                 lReturn = pdPASS;\r
 277                                                                 break;\r
 278 \r
 279                 /* Full duplex link */\r
 280                 case PHY_LINK_100F:\r
 281                 case PHY_LINK_10F:\r
 282                                                                 EtherC.ECMR.BIT.DM = 1;\r
 283                                                                 lReturn = pdPASS;\r
 284                                                                 break;\r
 285 \r
 286                 default:\r
 287                                                                 lReturn = pdFAIL;\r
 288                                                                 break;\r
 289         }\r
 290 \r
 291         if( lReturn == pdPASS )\r
 292         {\r
 293                 /* Enable receive and transmit. */\r
 294                 EtherC.ECMR.BIT.RE = 1;\r
 295                 EtherC.ECMR.BIT.TE = 1;\r
 296 \r
 297                 /* Enable EDMAC receive */\r
 298                 EDMAC.EDRRR.LONG = 0x1;\r
 299         }\r
 300         \r
 301         return lReturn;\r
 302 }\r
 303 /*-----------------------------------------------------------*/\r
 304 \r
 305 static void prvInitialiseDescriptors( void )\r
 306 {\r
 307 ethfifo *pxDescriptor;\r
 308 long x;\r
 309 \r
 310         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 311         {\r
 312                 /* Ensure none of the buffers are shown as in use at the start. */\r
 313                 ucBufferInUse[ x ] = pdFALSE;\r
 314         }\r
 315 \r
 316         /* Initialise the Rx descriptors. */\r
 317         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 318         {\r
 319                 pxDescriptor = &xRxDescriptors[ x ];\r
 320                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 321 \r
 322                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 323                 pxDescriptor->size = 0;\r
 324                 pxDescriptor->status = ACT;\r
 325                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 326                 \r
 327                 /* Mark this buffer as in use. */\r
 328                 ucBufferInUse[ x ] = pdTRUE;\r
 329         }\r
 330 \r
 331         /* The last descriptor points back to the start. */\r
 332         pxDescriptor->status |= DL;\r
 333         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 334         \r
 335         /* Initialise the Tx descriptors. */\r
 336         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 337         {\r
 338                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 339                 \r
 340                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 341                 actually required. */\r
 342                 pxDescriptor->buf_p = NULL;\r
 343 \r
 344                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 345                 pxDescriptor->size = 0;\r
 346                 pxDescriptor->status = 0;\r
 347                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 348         }\r
 349 \r
 350         /* The last descriptor points back to the start. */\r
 351         pxDescriptor->status |= DL;\r
 352         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 353         \r
 354         /* Use the first Rx descriptor to start with. */\r
 355         xCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 356 }\r
 357 /*-----------------------------------------------------------*/\r
 358 \r
 359 static unsigned char *prvGetNextBuffer( void )\r
 360 {\r
 361 long x;\r
 362 unsigned char *pucReturn = NULL;\r
 363 unsigned long ulAttempts = 0;\r
 364 \r
 365         while( pucReturn == NULL )\r
 366         {\r
 367                 /* Look through the buffers to find one that is not in use by\r
 368                 anything else. */\r
 369                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 370                 {\r
 371                         if( ucBufferInUse[ x ] == pdFALSE )\r
 372                         {\r
 373                                 ucBufferInUse[ x ] = pdTRUE;\r
 374                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 375                                 break;\r
 376                         }\r
 377                 }\r
 378 \r
 379                 /* Was a buffer found? */\r
 380                 if( pucReturn == NULL )\r
 381                 {\r
 382                         ulAttempts++;\r
 383 \r
 384                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 385                         {\r
 386                                 break;\r
 387                         }\r
 388 \r
 389                         /* Wait then look again. */\r
 390                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 391                 }\r
 392         }\r
 393 \r
 394         return pucReturn;\r
 395 }\r
 396 /*-----------------------------------------------------------*/\r
 397 \r
 398 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 399 {\r
 400 unsigned long ul;\r
 401 \r
 402         /* Return a buffer to the pool of free buffers. */\r
 403         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 404         {\r
 405                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 406                 {\r
 407                         ucBufferInUse[ ul ] = pdFALSE;\r
 408                         break;\r
 409                 }\r
 410         }\r
 411 }\r
 412 /*-----------------------------------------------------------*/\r
 413 \r
 414 static void prvResetEverything( void )\r
 415 {\r
 416         /* Temporary code just to see if this gets called.  This function has not\r
 417         been implemented. */\r
 418         portDISABLE_INTERRUPTS();\r
 419         for( ;; );\r
 420 }\r
 421 /*-----------------------------------------------------------*/\r
 422 \r
 423 static unsigned long prvCheckRxFifoStatus( void )\r
 424 {\r
 425 unsigned long ulReturn = 0;\r
 426 \r
 427         if( ( xCurrentRxDesc->status & ACT ) != 0 )\r
 428         {\r
 429                 /* Current descriptor is still active. */\r
 430         }\r
 431         else if( ( xCurrentRxDesc->status & FE ) != 0 )\r
 432         {\r
 433                 /* Frame error.  Clear the error. */\r
 434                 xCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 435                 xCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 436                 xCurrentRxDesc->status |= ACT;\r
 437                 xCurrentRxDesc = xCurrentRxDesc->next;\r
 438 \r
 439                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 440                 {\r
 441                         /* Restart Ethernet if it has stopped. */\r
 442                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 443                 }       \r
 444         }\r
 445         else\r
 446         {\r
 447                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 448                 the frame should always be complete. */\r
 449                 if( (xCurrentRxDesc->status & FP0) == FP0 )\r
 450                 {\r
 451                         ulReturn = xCurrentRxDesc->size;\r
 452                 }\r
 453                 else\r
 454                 {\r
 455                         /* Do not expect to get here. */\r
 456                         prvResetEverything();\r
 457                 }\r
 458         }\r
 459         \r
 460         return ulReturn;\r
 461 }\r
 462 /*-----------------------------------------------------------*/\r
 463 \r
 464 static void prvSetupPortPinsAndReset( void )\r
 465 {\r
 466         /* Initialisation code taken from Renesas example project. */\r
 467         \r
 468         PFC.PACRL4.BIT.PA12MD = 0x7;            /* Set TX_CLK input      (EtherC) */\r
 469         PFC.PACRL3.BIT.PA11MD = 0x7;            /* Set TX_EN output      (EtherC) */\r
 470         PFC.PACRL3.BIT.PA10MD = 0x7;            /* Set MII_TXD0 output   (EtherC) */\r
 471         PFC.PACRL3.BIT.PA9MD  = 0x7;            /* Set MII_TXD1 output   (EtherC) */\r
 472         PFC.PACRL3.BIT.PA8MD  = 0x7;            /* Set MII_TXD2 output   (EtherC) */\r
 473         PFC.PACRL2.BIT.PA7MD  = 0x7;            /* Set MII_TXD3 output   (EtherC) */\r
 474         PFC.PACRL2.BIT.PA6MD  = 0x7;            /* Set TX_ER output      (EtherC) */\r
 475         PFC.PDCRH4.BIT.PD31MD = 0x7;            /* Set RX_DV input       (EtherC) */\r
 476         PFC.PDCRH4.BIT.PD30MD = 0x7;            /* Set RX_ER input       (EtherC) */\r
 477         PFC.PDCRH4.BIT.PD29MD = 0x7;            /* Set MII_RXD3 input    (EtherC) */\r
 478         PFC.PDCRH4.BIT.PD28MD = 0x7;            /* Set MII_RXD2 input    (EtherC) */\r
 479         PFC.PDCRH3.BIT.PD27MD = 0x7;            /* Set MII_RXD1 input    (EtherC) */\r
 480         PFC.PDCRH3.BIT.PD26MD = 0x7;            /* Set MII_RXD0 input    (EtherC) */\r
 481         PFC.PDCRH3.BIT.PD25MD = 0x7;            /* Set RX_CLK input      (EtherC) */\r
 482         PFC.PDCRH3.BIT.PD24MD = 0x7;            /* Set CRS input         (EtherC) */\r
 483         PFC.PDCRH2.BIT.PD23MD = 0x7;            /* Set COL input         (EtherC) */\r
 484         PFC.PDCRH2.BIT.PD22MD = 0x7;            /* Set WOL output        (EtherC) */\r
 485         PFC.PDCRH2.BIT.PD21MD = 0x7;            /* Set EXOUT output      (EtherC) */\r
 486         PFC.PDCRH2.BIT.PD20MD = 0x7;            /* Set MDC output        (EtherC) */\r
 487         PFC.PDCRH1.BIT.PD19MD = 0x7;            /* Set LINKSTA input     (EtherC) */\r
 488         PFC.PDCRH1.BIT.PD18MD = 0x7;            /* Set MDIO input/output (EtherC) */\r
 489         \r
 490         STB.CR4.BIT._ETHER = 0x0;       \r
 491         EDMAC.EDMR.BIT.SWR = 1; \r
 492         \r
 493         /* Crude wait for reset to complete. */\r
 494         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 495 }\r
 496 /*-----------------------------------------------------------*/\r
 497 \r
 498 static void prvConfigureEtherCAndEDMAC( void )\r
 499 {\r
 500         /* Initialisation code taken from Renesas example project. */\r
 501         \r
 502         /* TODO:    Check   bit 5   */\r
 503         EtherC.ECSR.LONG = 0x00000037;                          /* Clear all EtherC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 504 \r
 505         /* TODO:    Check   bit 5   */\r
 506         EtherC.ECSIPR.LONG = 0x00000020;                        /* Disable EtherC status change interrupt */\r
 507         EtherC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 508         EtherC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 509 \r
 510         /* EDMAC */\r
 511         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all EtherC and EDMAC status bits */\r
 512         EDMAC.RDLAR = ( void * ) xCurrentRxDesc;        /* Initialaize Rx Descriptor List Address */\r
 513         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 514         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 515         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 516         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 517         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 518 \r
 519         /* Set the EDMAC interrupt priority - the interrupt priority must be\r
 520         configKERNEL_INTERRUPT_PRIORITY no matter which peripheral is used to \r
 521         generate the tick interrupt. */\r
 522         INTC.IPR19.BIT._EDMAC = portKERNEL_INTERRUPT_PRIORITY;\r
 523         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;        /* Enable Rx and Tx end interrupts. */\r
 524 \r
 525         /* Clear the interrupt flag. */\r
 526         CMT0.CMCSR.BIT.CMF = 0;\r
 527 }\r
 528 /*-----------------------------------------------------------*/\r
 529 \r
 530 void vEMAC_ISR_Handler( void )\r
 531 {\r
 532 unsigned long ul = EDMAC.EESR.LONG;\r
 533 long lHigherPriorityTaskWoken = pdFALSE;\r
 534 extern xSemaphoreHandle xEMACSemaphore;\r
 535 static long ulTxEndInts = 0;\r
 536 \r
 537         /* Has a Tx end occurred? */\r
 538         if( ul & emacTX_END_INTERRUPT )\r
 539         {\r
 540                 ++ulTxEndInts;\r
 541                 if( ulTxEndInts >= 2 )\r
 542                 {\r
 543                         /* Only return the buffer to the pool once both Txes have completed. */\r
 544                         prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 545                         ulTxEndInts = 0;\r
 546                 }\r
 547                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 548         }\r
 549 \r
 550         /* Has an Rx end occurred? */\r
 551         if( ul & emacRX_END_INTERRUPT )\r
 552         {\r
 553                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 554                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 555                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 556                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 557         }\r
 558 }\r