git.sur5r.net Git - freertos/blob - Demo/WizNET_DEMO_GCC_ARM7/TCP.c

   1 /*\r
   2         FreeRTOS.org V4.0.2 - copyright (C) 2003-2006 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS.org distribution.\r
   5 \r
   6         FreeRTOS.org is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS.org is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS.org; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS.org, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section \r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26         ***************************************************************************\r
  27         See http://www.FreeRTOS.org for documentation, latest information, license \r
  28         and contact details.  Please ensure to read the configuration and relevant \r
  29         port sections of the online documentation.\r
  30         ***************************************************************************\r
  31 */\r
  32 \r
  33 /*\r
  34         Changes from V3.2.3\r
  35         \r
  36         + Modified char* types to compile without warning when using GCC V4.0.1.\r
  37         + Corrected the address to which the MAC address is written.  Thanks to\r
  38           Bill Knight for this correction.\r
  39 \r
  40         Changes from V3.2.4\r
  41 \r
  42         + Changed the default MAC address to something more realistic.\r
  43 \r
  44 */\r
  45 \r
  46 /* Standard includes. */\r
  47 #include <stdlib.h>\r
  48 #include <string.h>\r
  49 \r
  50 /* Scheduler include files. */\r
  51 #include "FreeRTOS.h"\r
  52 #include "task.h"\r
  53 #include "semphr.h"\r
  54 #include "tcp.h"\r
  55 #include "serial.h"\r
  56 \r
  57 /* Application includes. */\r
  58 #include "i2c.h"\r
  59 #include "html_pages.h"\r
  60 \r
  61 /*-----------------------------------------------------------*/\r
  62 \r
  63 /* Hardwired i2c address of the WIZNet device. */\r
  64 #define tcpDEVICE_ADDRESS                               ( ( unsigned portCHAR ) 0x00 )\r
  65 \r
  66 /* Constants used to configure the Tx and Rx buffer sizes within the WIZnet\r
  67 device. */\r
  68 #define tcp8K_RX                                                ( ( unsigned portCHAR ) 0x03 )\r
  69 #define tcp8K_TX                                                ( ( unsigned portCHAR ) 0x03 )\r
  70 \r
  71 /* Constants used to generate the WIZnet internal buffer addresses. */\r
  72 #define tcpSINGLE_SOCKET_ADDR_MASK              ( ( unsigned portLONG ) 0x1fff )\r
  73 #define tcpSINGLE_SOCKET_ADDR_OFFSET    ( ( unsigned portLONG ) 0x4000 )\r
  74 \r
  75 /* Bit definitions of the commands that can be sent to the command register. */\r
  76 #define tcpRESET_CMD                                    ( ( unsigned portCHAR ) 0x80 )\r
  77 #define tcpSYS_INIT_CMD                                 ( ( unsigned portCHAR ) 0x01 )\r
  78 #define tcpSOCK_STREAM                                  ( ( unsigned portCHAR ) 0x01 )\r
  79 #define tcpSOCK_INIT                                    ( ( unsigned portCHAR ) 0x02 )\r
  80 #define tcpLISTEN_CMD                                   ( ( unsigned portCHAR ) 0x08 )\r
  81 #define tcpRECEIVE_CMD                                  ( ( unsigned portCHAR ) 0x40 )\r
  82 #define tcpDISCONNECT_CMD                               ( ( unsigned portCHAR ) 0x10 )\r
  83 #define tcpSEND_CMD                                             ( ( unsigned portCHAR ) 0x20 )\r
  84 \r
  85 /* Constants required to handle the interrupts. */\r
  86 #define tcpCLEAR_EINT0                                  ( 1 )\r
  87 #define i2cCLEAR_ALL_INTERRUPTS                 ( ( unsigned portCHAR ) 0xff )\r
  88 #define i2cCHANNEL_0_ISR_ENABLE                 ( ( unsigned portCHAR ) 0x01 )\r
  89 #define i2cCHANNEL_0_ISR_DISABLE                ( ( unsigned portCHAR ) 0x00 )\r
  90 #define tcpWAKE_ON_EINT0                                ( 1 )\r
  91 #define tcpENABLE_EINT0_FUNCTION                ( ( unsigned portLONG ) 0x01 )\r
  92 #define tcpEINT0_VIC_CHANNEL_BIT                ( ( unsigned portLONG ) 0x4000 )\r
  93 #define tcpEINT0_VIC_CHANNEL                    ( ( unsigned portLONG ) 14 )\r
  94 #define tcpEINT0_VIC_ENABLE                             ( ( unsigned portLONG ) 0x0020 )\r
  95 \r
  96 /* Various delays used in the driver. */\r
  97 #define tcpRESET_DELAY                                  ( ( portTickType ) 16 / portTICK_RATE_MS )\r
  98 #define tcpINIT_DELAY                                   ( ( portTickType ) 500 / portTICK_RATE_MS  )\r
  99 #define tcpLONG_DELAY                                   ( ( portTickType ) 500 / portTICK_RATE_MS  )\r
 100 #define tcpSHORT_DELAY                                  ( ( portTickType ) 5 / portTICK_RATE_MS )\r
 101 #define tcpCONNECTION_WAIT_DELAY                ( ( portTickType ) 100 / portTICK_RATE_MS )\r
 102 #define tcpNO_DELAY                                             ( ( portTickType ) 0 )\r
 103 \r
 104 /* Length of the data to read for various register reads. */\r
 105 #define tcpSTATUS_READ_LEN                              ( ( unsigned portLONG ) 1 )\r
 106 #define tcpSHADOW_READ_LEN                              ( ( unsigned portLONG ) 1 )\r
 107         \r
 108 /* Register addresses within the WIZnet device. */\r
 109 #define tcpCOMMAND_REG                                  ( ( unsigned portSHORT ) 0x0000 )\r
 110 #define tcpGATEWAY_ADDR_REG                             ( ( unsigned portSHORT ) 0x0080 )\r
 111 #define tcpSUBNET_MASK_REG                              ( ( unsigned portSHORT ) 0x0084 )\r
 112 #define tcpSOURCE_HA_REG                                ( ( unsigned portSHORT ) 0x0088 )\r
 113 #define tpcSOURCE_IP_REG                                ( ( unsigned portSHORT ) 0x008E )\r
 114 #define tpcSOCKET_OPT_REG                               ( ( unsigned portSHORT ) 0x00A1 )\r
 115 #define tcpSOURCE_PORT_REG                              ( ( unsigned portSHORT ) 0x00AE )\r
 116 #define tcpTX_WRITE_POINTER_REG                 ( ( unsigned portSHORT ) 0x0040 )\r
 117 #define tcpTX_READ_POINTER_REG                  ( ( unsigned portSHORT ) 0x0044 )\r
 118 #define tcpTX_ACK_POINTER_REG                   ( ( unsigned portSHORT ) 0x0018 )\r
 119 #define tcpTX_MEM_SIZE_REG                              ( ( unsigned portSHORT ) 0x0096 )\r
 120 #define tcpRX_MEM_SIZE_REG                              ( ( unsigned portSHORT ) 0x0095 )\r
 121 #define tcpINTERRUPT_STATUS_REG                 ( ( unsigned portSHORT ) 0x0004 )\r
 122 #define tcpTX_WRITE_SHADOW_REG                  ( ( unsigned portSHORT ) 0x01F0 )\r
 123 #define tcpTX_ACK_SHADOW_REG                    ( ( unsigned portSHORT ) 0x01E2 )\r
 124 #define tcpISR_MASK_REG                                 ( ( unsigned portSHORT ) 0x0009 )\r
 125 #define tcpINTERRUPT_REG                                ( ( unsigned portSHORT ) 0x0008 )\r
 126 #define tcpSOCKET_STATE_REG                             ( ( unsigned portSHORT ) 0x00a0 )\r
 127 \r
 128 /* Constants required for hardware setup. */\r
 129 #define tcpRESET_ACTIVE_LOW                     ( ( unsigned portLONG ) 0x20 )\r
 130 #define tcpRESET_ACTIVE_HIGH                    ( ( unsigned portLONG ) 0x10 )\r
 131 \r
 132 /* Constants defining the source of the WIZnet ISR. */\r
 133 #define tcpISR_SYS_INIT                                 ( ( unsigned portCHAR ) 0x01 )\r
 134 #define tcpISR_SOCKET_INIT                              ( ( unsigned portCHAR ) 0x02 )\r
 135 #define tcpISR_ESTABLISHED                              ( ( unsigned portCHAR ) 0x04 )\r
 136 #define tcpISR_CLOSED                                   ( ( unsigned portCHAR ) 0x08 )\r
 137 #define tcpISR_TIMEOUT                                  ( ( unsigned portCHAR ) 0x10 )\r
 138 #define tcpISR_TX_COMPLETE                              ( ( unsigned portCHAR ) 0x20 )\r
 139 #define tcpISR_RX_COMPLETE                              ( ( unsigned portCHAR ) 0x40 )\r
 140 \r
 141 /* Constants defining the socket status bits. */\r
 142 #define tcpSTATUS_ESTABLISHED                   ( ( unsigned portCHAR ) 0x06 )\r
 143 #define tcpSTATUS_LISTEN                                ( ( unsigned portCHAR ) 0x02 )\r
 144 \r
 145 /* Misc constants. */\r
 146 #define tcpNO_STATUS_BITS                               ( ( unsigned portCHAR ) 0x00 )\r
 147 #define i2cNO_ADDR_REQUIRED                             ( ( unsigned portSHORT ) 0x0000 )\r
 148 #define i2cNO_DATA_REQUIRED                             ( 0x0000 )\r
 149 #define tcpISR_QUEUE_LENGTH                             ( ( unsigned portBASE_TYPE ) 10 )\r
 150 #define tcpISR_QUEUE_ITEM_SIZE                  ( ( unsigned portBASE_TYPE ) 0 )\r
 151 #define tcpBUFFER_LEN                                   ( 4 * 1024 )\r
 152 #define tcpMAX_REGISTER_LEN                             ( 4 )\r
 153 #define tcpMAX_ATTEMPTS_TO_CHECK_BUFFER ( 6 )\r
 154 #define tcpMAX_NON_LISTEN_STAUS_READS   ( 5 )\r
 155 \r
 156 /* Message definitions.  The IP address, MAC address, gateway address, etc.\r
 157 is set here! */\r
 158 const unsigned portCHAR const ucDataGAR[]                               = { 172, 25, 218, 3 };  /* Gateway address. */\r
 159 const unsigned portCHAR const ucDataMSR[]                               = { 255, 255, 255, 0 }; /* Subnet mask.         */\r
 160 const unsigned portCHAR const ucDataSIPR[]                              = { 172, 25, 218, 201 };/* IP address.          */\r
 161 const unsigned portCHAR const ucDataSHAR[]                              = { 00, 23, 30, 41, 15, 26 }; /* MAC address - DO NOT USE THIS ON A PUBLIC NETWORK! */\r
 162 \r
 163 /* Other fixed messages. */\r
 164 const unsigned portCHAR const ucDataReset[]                             = { tcpRESET_CMD }; \r
 165 const unsigned portCHAR const ucDataInit[]                              = { tcpSYS_INIT_CMD }; \r
 166 const unsigned portCHAR const ucDataProtocol[]                  = { tcpSOCK_STREAM };\r
 167 const unsigned portCHAR const ucDataPort[]                              = { 0xBA, 0xCC };\r
 168 const unsigned portCHAR const ucDataSockInit[]                  = { tcpSOCK_INIT };\r
 169 const unsigned portCHAR const ucDataTxWritePointer[]    = { 0x11, 0x22, 0x00, 0x00 };\r
 170 const unsigned portCHAR const ucDataTxAckPointer[]              = { 0x11, 0x22, 0x00, 0x00 };\r
 171 const unsigned portCHAR const ucDataTxReadPointer[]             = { 0x11, 0x22, 0x00, 0x00 };\r
 172 const unsigned portCHAR const ucDataListen[]                    = { tcpLISTEN_CMD };\r
 173 const unsigned portCHAR const ucDataReceiveCmd[]                = { tcpRECEIVE_CMD };\r
 174 const unsigned portCHAR const ucDataSetTxBufSize[]              = { tcp8K_TX };\r
 175 const unsigned portCHAR const ucDataSetRxBufSize[]              = { tcp8K_RX };\r
 176 const unsigned portCHAR const ucDataSend[]                              = { tcpSEND_CMD };\r
 177 const unsigned portCHAR const ucDataDisconnect[]                = { tcpDISCONNECT_CMD };\r
 178 const unsigned portCHAR const ucDataEnableISR[]                 = { i2cCHANNEL_0_ISR_ENABLE };\r
 179 const unsigned portCHAR const ucDataDisableISR[]                = { i2cCHANNEL_0_ISR_DISABLE };\r
 180 const unsigned portCHAR const ucDataClearInterrupt[]    = { i2cCLEAR_ALL_INTERRUPTS };\r
 181 \r
 182 static xSemaphoreHandle xMessageComplete = NULL;\r
 183 xQueueHandle xTCPISRQueue = NULL;\r
 184 \r
 185 /* Dynamically generate and send an html page. */\r
 186 static void prvSendSamplePage( void );\r
 187 \r
 188 /* Read a register from the WIZnet device via the i2c interface. */\r
 189 static void prvReadRegister( unsigned portCHAR *pucDestination, unsigned portSHORT usAddress, unsigned portLONG ulLength );\r
 190 \r
 191 /* Send the entire Tx buffer (the Tx buffer within the WIZnet device). */\r
 192 static void prvFlushBuffer( unsigned portLONG ulTxAddress );\r
 193 \r
 194 /* Write a string to the WIZnet Tx buffer. */\r
 195 static void prvWriteString( const portCHAR * const pucTxBuffer, portLONG lTxLen, unsigned portLONG *pulTxAddress );\r
 196 \r
 197 /* Convert a number to a string. */\r
 198 void ultoa( unsigned portLONG ulVal, portCHAR *pcBuffer, portLONG lIgnore );\r
 199 \r
 200 /*-----------------------------------------------------------*/\r
 201 \r
 202 void ultoa( unsigned portLONG ulVal, portCHAR *pcBuffer, portLONG lIgnore )\r
 203 {\r
 204 unsigned portLONG lNibble;\r
 205 portLONG lIndex;\r
 206 \r
 207         /* Simple routine to convert an unsigned long value into a string in hex \r
 208         format. */\r
 209 \r
 210         /* For each nibble in the number we are converting. */\r
 211         for( lIndex = 0; lIndex < ( sizeof( ulVal ) * 2 ); lIndex++ )\r
 212         {\r
 213                 /* Take the top four bits of the number. */\r
 214                 lNibble = ( ulVal >> 28 );\r
 215 \r
 216                 /* We are converting it to a hex string, so is the number in the range\r
 217                 0-10 or A-F? */\r
 218                 if( lNibble < 10 )\r
 219                 {\r
 220                         pcBuffer[ lIndex ] = '0' + lNibble;\r
 221                 }\r
 222                 else\r
 223                 {\r
 224                         lNibble -= 10;\r
 225                         pcBuffer[ lIndex ] = 'A' + lNibble;\r
 226                 }\r
 227 \r
 228                 /* Shift off the top nibble so we use the next nibble next time around. */\r
 229                 ulVal <<= 4;\r
 230         }       \r
 231 \r
 232         /* Mark the end of the string with a null terminator. */\r
 233         pcBuffer[ lIndex ] = 0x00;\r
 234 }\r
 235 /*-----------------------------------------------------------*/\r
 236 \r
 237 static void prvReadRegister( unsigned portCHAR *pucDestination, unsigned portSHORT usAddress, unsigned portLONG ulLength )\r
 238 {\r
 239 unsigned portCHAR ucRxBuffer[ tcpMAX_REGISTER_LEN ];\r
 240 \r
 241         /* Read a register value from the WIZnet device. */\r
 242 \r
 243         /* First write out the address of the register we want to read. */\r
 244         i2cMessage( ucRxBuffer, i2cNO_DATA_REQUIRED, tcpDEVICE_ADDRESS, usAddress, i2cWRITE, NULL, portMAX_DELAY );\r
 245         \r
 246         /* Then read back from that address. */\r
 247         i2cMessage( ( unsigned portCHAR * ) pucDestination, ulLength, tcpDEVICE_ADDRESS, i2cNO_ADDR_REQUIRED, i2cREAD, xMessageComplete, portMAX_DELAY );\r
 248 \r
 249         /* I2C messages are queued so use the semaphore to wait for the read to \r
 250         complete - otherwise we will leave this function before the I2C \r
 251         transactions have completed. */\r
 252         xSemaphoreTake( xMessageComplete, tcpLONG_DELAY );\r
 253 }\r
 254 /*-----------------------------------------------------------*/\r
 255 \r
 256 void vTCPHardReset( void )\r
 257 {\r
 258         /* Physical reset of the WIZnet device by using the GPIO lines to hold the \r
 259         WIZnet reset lines active for a few milliseconds. */\r
 260 \r
 261         /* Make sure the interrupt from the WIZnet is disabled. */\r
 262         VICIntEnClear |= tcpEINT0_VIC_CHANNEL_BIT;\r
 263 \r
 264         /* If xMessageComplete is NULL then this is the first time that this \r
 265         function has been called and the queue and semaphore used in this file\r
 266         have not yet been created. */\r
 267         if( xMessageComplete == NULL )\r
 268         {\r
 269                 /* Create and obtain the semaphore used when we want to wait for an i2c\r
 270                 message to be completed. */\r
 271                 vSemaphoreCreateBinary( xMessageComplete );\r
 272                 xSemaphoreTake( xMessageComplete, tcpNO_DELAY );\r
 273 \r
 274                 /* Create the queue used to communicate between the WIZnet and TCP tasks. */\r
 275                 xTCPISRQueue = xQueueCreate( tcpISR_QUEUE_LENGTH, tcpISR_QUEUE_ITEM_SIZE );\r
 276         }\r
 277 \r
 278         /* Use the GPIO to reset the network hardware. */\r
 279         GPIO_IOCLR = tcpRESET_ACTIVE_LOW;\r
 280         GPIO_IOSET = tcpRESET_ACTIVE_HIGH;\r
 281 \r
 282         /* Delay with the network hardware in reset for a short while. */\r
 283         vTaskDelay( tcpRESET_DELAY );\r
 284 \r
 285         GPIO_IOCLR = tcpRESET_ACTIVE_HIGH;\r
 286         GPIO_IOSET = tcpRESET_ACTIVE_LOW;\r
 287 \r
 288         vTaskDelay( tcpINIT_DELAY );\r
 289 \r
 290         /* Setup the EINT0 to interrupt on required events from the WIZnet device.\r
 291         First enable the EINT0 function of the pin. */\r
 292         PCB_PINSEL1 |= tcpENABLE_EINT0_FUNCTION;\r
 293         \r
 294         /* We want the TCP comms to wake us from power save. */\r
 295         SCB_EXTWAKE = tcpWAKE_ON_EINT0;\r
 296 \r
 297         /* Install the ISR into the VIC - but don't enable it yet! */\r
 298         portENTER_CRITICAL();\r
 299         {\r
 300                 extern void ( vEINT0_ISR )( void );\r
 301 \r
 302                 VICIntSelect &= ~( tcpEINT0_VIC_CHANNEL_BIT );\r
 303                 VICVectAddr3 = ( portLONG ) vEINT0_ISR;\r
 304 \r
 305                 VICVectCntl3 = tcpEINT0_VIC_CHANNEL | tcpEINT0_VIC_ENABLE;\r
 306         }\r
 307         portEXIT_CRITICAL();\r
 308 \r
 309         /* Enable interrupts in the WIZnet itself. */\r
 310         i2cMessage( ucDataEnableISR, sizeof( ucDataEnableISR ), tcpDEVICE_ADDRESS, tcpISR_MASK_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 311 \r
 312         vTaskDelay( tcpLONG_DELAY );\r
 313 }\r
 314 /*-----------------------------------------------------------*/\r
 315 \r
 316 portLONG lTCPSoftReset( void )\r
 317 {\r
 318 unsigned portCHAR ucStatus;\r
 319 extern volatile portLONG lTransactionCompleted;\r
 320 \r
 321         /* Send a message to the WIZnet device to tell it set all it's registers\r
 322         back to their default states.  Then setup the WIZnet device as required. */\r
 323 \r
 324         /* Reset the internal WIZnet registers. */\r
 325         i2cMessage( ucDataReset,        sizeof( ucDataReset ),  tcpDEVICE_ADDRESS, tcpCOMMAND_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 326 \r
 327         /* Now we can configure the protocol.   Here the MAC address, gateway \r
 328         address, subnet mask and IP address are configured. */\r
 329         i2cMessage( ucDataSHAR,         sizeof( ucDataSHAR ),   tcpDEVICE_ADDRESS, tcpSOURCE_HA_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 330         i2cMessage( ucDataGAR,          sizeof( ucDataGAR ),    tcpDEVICE_ADDRESS, tcpGATEWAY_ADDR_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 331         i2cMessage( ucDataMSR,          sizeof( ucDataMSR ),    tcpDEVICE_ADDRESS, tcpSUBNET_MASK_REG,  i2cWRITE, NULL, portMAX_DELAY );\r
 332         i2cMessage( ucDataSIPR,         sizeof( ucDataSIPR ),   tcpDEVICE_ADDRESS, tpcSOURCE_IP_REG,    i2cWRITE, NULL, portMAX_DELAY );\r
 333         \r
 334         /* Next the memory buffers are configured to give all the WIZnet internal\r
 335         memory over to a single socket.  This gives the socket the maximum internal\r
 336         Tx and Rx buffer space. */\r
 337         i2cMessage( ucDataSetTxBufSize, sizeof( ucDataSetTxBufSize ), tcpDEVICE_ADDRESS, tcpTX_MEM_SIZE_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 338         i2cMessage( ucDataSetRxBufSize, sizeof( ucDataSetRxBufSize ), tcpDEVICE_ADDRESS, tcpRX_MEM_SIZE_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 339 \r
 340         /* Send the sys init command so the above parameters take effect. */\r
 341         i2cMessage( ucDataInit,         sizeof( ucDataInit ),   tcpDEVICE_ADDRESS, tcpCOMMAND_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 342 \r
 343         /* Seems to like a little wait here. */\r
 344         vTaskDelay( tcpINIT_DELAY );\r
 345 \r
 346         /* Read back the status to ensure the system initialised ok. */\r
 347         prvReadRegister( &ucStatus, tcpINTERRUPT_STATUS_REG, tcpSTATUS_READ_LEN );\r
 348 \r
 349         /* We should find that the sys init was successful. */\r
 350         if( ucStatus != tcpISR_SYS_INIT )\r
 351         {\r
 352                 return ( portLONG ) pdFAIL;\r
 353         }\r
 354 \r
 355         /* No i2c errors yet. */\r
 356         portENTER_CRITICAL();\r
 357                 lTransactionCompleted = pdTRUE;\r
 358         portEXIT_CRITICAL();\r
 359 \r
 360         return ( portLONG ) pdPASS;\r
 361 }\r
 362 /*-----------------------------------------------------------*/\r
 363 \r
 364 portLONG lTCPCreateSocket( void )\r
 365 {\r
 366 unsigned portCHAR ucStatus;\r
 367 \r
 368         /* Create and configure a socket. */\r
 369 \r
 370         /* Setup and init the socket.  Here the port number is set and the socket\r
 371         is initialised. */\r
 372         i2cMessage( ucDataProtocol, sizeof( ucDataProtocol),tcpDEVICE_ADDRESS, tpcSOCKET_OPT_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 373         i2cMessage( ucDataPort,         sizeof( ucDataPort),    tcpDEVICE_ADDRESS, tcpSOURCE_PORT_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 374         i2cMessage( ucDataSockInit, sizeof( ucDataSockInit),tcpDEVICE_ADDRESS, tcpCOMMAND_REG, i2cWRITE, xMessageComplete, portMAX_DELAY );\r
 375 \r
 376         /* Wait for the Init command to be sent. */\r
 377         if( !xSemaphoreTake( xMessageComplete, tcpLONG_DELAY ) )\r
 378         {\r
 379                 /* For some reason the message was not transmitted within our block\r
 380                 period. */\r
 381                 return ( portLONG ) pdFAIL;\r
 382         }\r
 383 \r
 384         /* Allow the socket to initialise. */\r
 385         vTaskDelay( tcpINIT_DELAY );\r
 386 \r
 387         /* Read back the status to ensure the socket initialised ok. */\r
 388         prvReadRegister( &ucStatus, tcpINTERRUPT_STATUS_REG, tcpSTATUS_READ_LEN );\r
 389         \r
 390         /* We should find that the socket init was successful. */\r
 391         if( ucStatus != tcpISR_SOCKET_INIT )\r
 392         {\r
 393                 return ( portLONG ) pdFAIL;\r
 394         }\r
 395 \r
 396 \r
 397         /* Setup the Tx pointer registers to indicate that the Tx buffer is empty. */\r
 398         i2cMessage( ucDataTxReadPointer, sizeof( ucDataTxReadPointer ), tcpDEVICE_ADDRESS, tcpTX_READ_POINTER_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 399         vTaskDelay( tcpSHORT_DELAY );\r
 400         i2cMessage( ucDataTxWritePointer, sizeof( ucDataTxWritePointer ), tcpDEVICE_ADDRESS, tcpTX_WRITE_POINTER_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 401         vTaskDelay( tcpSHORT_DELAY );\r
 402         i2cMessage( ucDataTxAckPointer,   sizeof( ucDataTxAckPointer ),   tcpDEVICE_ADDRESS, tcpTX_ACK_POINTER_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 403         vTaskDelay( tcpSHORT_DELAY );\r
 404 \r
 405         return ( portLONG ) pdPASS;\r
 406 }\r
 407 /*-----------------------------------------------------------*/\r
 408 \r
 409 void vTCPListen( void )\r
 410 {\r
 411 unsigned portCHAR ucISR;\r
 412 \r
 413         /* Start a passive listen on the socket. */\r
 414 \r
 415         /* Enable interrupts in the WizNet device after ensuring none are \r
 416         currently pending. */\r
 417         while( SCB_EXTINT & tcpCLEAR_EINT0 )\r
 418         {\r
 419                 /* The WIZnet device is still asserting and interrupt so tell it to \r
 420                 clear. */\r
 421                 i2cMessage( ucDataClearInterrupt, sizeof( ucDataClearInterrupt ), tcpDEVICE_ADDRESS, tcpINTERRUPT_REG, i2cWRITE, xMessageComplete, portMAX_DELAY );\r
 422                 xSemaphoreTake( xMessageComplete, tcpLONG_DELAY );\r
 423 \r
 424                 vTaskDelay( 1 );\r
 425                 SCB_EXTINT = tcpCLEAR_EINT0;\r
 426         }\r
 427 \r
 428         while( xQueueReceive( xTCPISRQueue, &ucISR, tcpNO_DELAY ) )\r
 429         {\r
 430                 /* Just clearing the queue used by the ISR routine to tell this task\r
 431                 that the WIZnet device needs attention. */\r
 432         }\r
 433 \r
 434         /* Now all the pending interrupts have been cleared we can enable the \r
 435         processor interrupts. */\r
 436         VICIntEnable |= tcpEINT0_VIC_CHANNEL_BIT;\r
 437 \r
 438         /* Then start listening for incoming connections. */\r
 439         i2cMessage( ucDataListen, sizeof( ucDataListen ), tcpDEVICE_ADDRESS, tcpCOMMAND_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 440 }\r
 441 /*-----------------------------------------------------------*/\r
 442 \r
 443 portLONG lProcessConnection( void )\r
 444 {\r
 445 unsigned portCHAR ucISR, ucState, ucLastState = 2, ucShadow;\r
 446 extern volatile portLONG lTransactionCompleted;\r
 447 portLONG lSameStateCount = 0, lDataSent = pdFALSE;\r
 448 unsigned portLONG ulWritePointer, ulAckPointer;\r
 449 \r
 450         /* No I2C errors can yet have occurred. */\r
 451         portENTER_CRITICAL();\r
 452                 lTransactionCompleted = pdTRUE;\r
 453         portEXIT_CRITICAL();\r
 454 \r
 455         /* Keep looping - processing interrupts, until we have completed a \r
 456         transaction.   This uses the WIZnet in it's simplest form.  The socket\r
 457         accepts a connection - we process the connection - then close the socket.\r
 458         We then go back to reinitialise everything and start again. */\r
 459         while( lTransactionCompleted == pdTRUE )\r
 460         {\r
 461                 /* Wait for a message on the queue from the WIZnet ISR.  When the \r
 462                 WIZnet device asserts an interrupt the ISR simply posts a message\r
 463                 onto this queue to wake this task. */\r
 464                 if( xQueueReceive( xTCPISRQueue, &ucISR, tcpCONNECTION_WAIT_DELAY ) )\r
 465                 {\r
 466                         /* The ISR posted a message on this queue to tell us that the\r
 467                         WIZnet device asserted an interrupt.  The ISR cannot process\r
 468                         an I2C message so cannot tell us what caused the interrupt so\r
 469                         we have to query the device here.  This task is the highest\r
 470                         priority in the system so will run immediately following the ISR. */\r
 471                         prvReadRegister( &ucISR, tcpINTERRUPT_STATUS_REG, tcpSTATUS_READ_LEN );\r
 472 \r
 473                         /* Once we have read what caused the ISR we can clear the interrupt\r
 474                         in the WIZnet. */\r
 475                         i2cMessage( ucDataClearInterrupt, sizeof( ucDataClearInterrupt ), tcpDEVICE_ADDRESS, tcpINTERRUPT_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 476 \r
 477                         /* Now we can clear the processor interrupt and re-enable ready for\r
 478                         the next. */\r
 479                         SCB_EXTINT = tcpCLEAR_EINT0;\r
 480                         VICIntEnable |= tcpEINT0_VIC_CHANNEL_BIT;\r
 481         \r
 482                         /* Process the interrupt ... */\r
 483 \r
 484                         if( ucISR & tcpISR_ESTABLISHED )\r
 485                         {\r
 486                                 /* A connection has been established - respond by sending\r
 487                                 a receive command. */\r
 488                                 i2cMessage( ucDataReceiveCmd, sizeof( ucDataReceiveCmd ), tcpDEVICE_ADDRESS, tcpCOMMAND_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 489                         }\r
 490                 \r
 491                         if( ucISR & tcpISR_RX_COMPLETE )\r
 492                         {\r
 493                                 /* We message has been received.  This will be an HTTP get \r
 494                                 command.  We only have one page to send so just send it without\r
 495                                 regard to what the actual requested page was. */\r
 496                                 prvSendSamplePage();\r
 497                         }\r
 498                 \r
 499                         if( ucISR & tcpISR_TX_COMPLETE )\r
 500                         {\r
 501                                 /* We have a TX complete interrupt - which oddly does not \r
 502                                 indicate that the message being sent is complete so we cannot\r
 503                                 yet close the socket.  Instead we read the position of the Tx\r
 504                                 pointer within the WIZnet device so we know how much data it\r
 505                                 has to send.  Later we will read the ack pointer and compare \r
 506                                 this to the Tx pointer to ascertain whether the transmission \r
 507                                 has completed. */\r
 508 \r
 509                                 /* First read the shadow register. */\r
 510                                 prvReadRegister( &ucShadow, tcpTX_WRITE_SHADOW_REG, tcpSHADOW_READ_LEN );\r
 511                         \r
 512                                 /* Now a short delay is required. */\r
 513                                 vTaskDelay( tcpSHORT_DELAY );\r
 514 \r
 515                                 /* Then we can read the real register. */\r
 516                                 prvReadRegister( ( unsigned portCHAR * ) &ulWritePointer, tcpTX_WRITE_POINTER_REG, sizeof( ulWritePointer ) );\r
 517 \r
 518                                 /* We cannot do anything more here but need to remember that \r
 519                                 this interrupt has occurred. */\r
 520                                 lDataSent = pdTRUE;\r
 521                         }\r
 522                 \r
 523                         if( ucISR & tcpISR_CLOSED )\r
 524                         {\r
 525                                 /* The socket has been closed so we can leave this function. */\r
 526                                 lTransactionCompleted = pdFALSE;\r
 527                         }\r
 528                 }\r
 529                 else\r
 530                 {\r
 531                         /* We have not received an interrupt from the WIZnet device for a \r
 532                         while.  Read the socket status and check that everything is as\r
 533                         expected. */\r
 534                         prvReadRegister( &ucState, tcpSOCKET_STATE_REG, tcpSTATUS_READ_LEN );\r
 535                         \r
 536                         if( ( ucState == tcpSTATUS_ESTABLISHED ) && ( lDataSent > 0 ) ) \r
 537                         {\r
 538                                 /* The socket is established and we have already received a Tx\r
 539                                 end interrupt.  We must therefore be waiting for the Tx buffer\r
 540                                 inside the WIZnet device to be empty before we can close the\r
 541                                 socket. \r
 542 \r
 543                                 Read the Ack pointer register to see if it has caught up with\r
 544                                 the Tx pointer register.  First we have to read the shadow \r
 545                                 register. */\r
 546                                 prvReadRegister( &ucShadow, tcpTX_ACK_SHADOW_REG, tcpSHADOW_READ_LEN );\r
 547                                 vTaskDelay( tcpSHORT_DELAY );\r
 548                                 prvReadRegister( ( unsigned portCHAR * ) &ulAckPointer, tcpTX_ACK_POINTER_REG, sizeof( ulWritePointer ) );\r
 549 \r
 550                                 if( ulAckPointer == ulWritePointer )\r
 551                                 {\r
 552                                         /* The Ack and write pointer are now equal and we can \r
 553                                         safely close the socket. */\r
 554                                         i2cMessage( ucDataDisconnect, sizeof( ucDataDisconnect ), tcpDEVICE_ADDRESS, tcpCOMMAND_REG, i2cWRITE, NULL, portMAX_DELAY );\r
 555                                 }\r
 556                                 else\r
 557                                 {\r
 558                                         /* Keep a count of how many times we encounter the Tx\r
 559                                         buffer still containing data. */\r
 560                                         lDataSent++;\r
 561                                         if( lDataSent > tcpMAX_ATTEMPTS_TO_CHECK_BUFFER )\r
 562                                         {\r
 563                                                 /* Assume we cannot complete sending the data and \r
 564                                                 therefore cannot safely close the socket.  Start over. */\r
 565                                                 vTCPHardReset();\r
 566                                                 lTransactionCompleted = pdFALSE;\r
 567                                         }\r
 568                                 }\r
 569                         }\r
 570                         else if( ucState != tcpSTATUS_LISTEN )\r
 571                         {\r
 572                                 /* If we have not yet received a Tx end interrupt we would only \r
 573                                 ever expect to find the socket still listening for any \r
 574                                 sustained period. */\r
 575                                 if( ucState == ucLastState )\r
 576                                 {\r
 577                                         lSameStateCount++;\r
 578                                         if( lSameStateCount > tcpMAX_NON_LISTEN_STAUS_READS )\r
 579                                         {                                               \r
 580                                                 /* We are persistently in an unexpected state.  Assume\r
 581                                                 we cannot safely close the socket and start over. */\r
 582                                                 vTCPHardReset();\r
 583                                                 lTransactionCompleted = pdFALSE;\r
 584                                         }\r
 585                                 }\r
 586                         }\r
 587                         else\r
 588                         {\r
 589                                 /* We are in the listen state so are happy that everything\r
 590                                 is as expected. */\r
 591                                 lSameStateCount = 0;\r
 592                         }\r
 593 \r
 594                         /* Remember what state we are in this time around so we can check\r
 595                         for a persistence on an unexpected state. */\r
 596                         ucLastState = ucState;\r
 597                 }\r
 598         }\r
 599 \r
 600         /* We are going to reinitialise the WIZnet device so do not want our \r
 601         interrupts from the WIZnet to be processed. */\r
 602         VICIntEnClear |= tcpEINT0_VIC_CHANNEL_BIT;\r
 603         return lTransactionCompleted;\r
 604 }\r
 605 /*-----------------------------------------------------------*/\r
 606 \r
 607 static void prvWriteString( const portCHAR * const pucTxBuffer, portLONG lTxLen, unsigned portLONG *pulTxAddress )\r
 608 {\r
 609 unsigned portLONG ulSendAddress;\r
 610 \r
 611         /* Send a string to the Tx buffer internal to the WIZnet device. */\r
 612 \r
 613         /* Calculate the address to which we are going to write in the buffer. */\r
 614         ulSendAddress = ( *pulTxAddress & tcpSINGLE_SOCKET_ADDR_MASK ) + tcpSINGLE_SOCKET_ADDR_OFFSET;\r
 615 \r
 616         /* Send the buffer to the calculated address.  Use the semaphore so we\r
 617         can wait until the entire message has been transferred. */\r
 618         i2cMessage( ( unsigned portCHAR * ) pucTxBuffer, lTxLen, tcpDEVICE_ADDRESS, ( unsigned portSHORT ) ulSendAddress, i2cWRITE, xMessageComplete, portMAX_DELAY );\r
 619 \r
 620         /* Wait until the semaphore indicates that the message has been transferred. */\r
 621         if( !xSemaphoreTake( xMessageComplete, tcpLONG_DELAY ) )\r
 622         {\r
 623                 return;\r
 624         }\r
 625 \r
 626         /* Return the new address of the end of the buffer (within the WIZnet \r
 627         device). */\r
 628         *pulTxAddress += ( unsigned portLONG ) lTxLen;\r
 629 }\r
 630 /*-----------------------------------------------------------*/\r
 631 \r
 632 static void prvFlushBuffer( unsigned portLONG ulTxAddress )\r
 633 {\r
 634 unsigned portCHAR ucTxBuffer[ tcpMAX_REGISTER_LEN ];\r
 635 \r
 636         /* We have written some data to the Tx buffer internal to the WIZnet\r
 637         device.  Now we update the Tx pointer inside the WIZnet then send a\r
 638         Send command - which causes     the data up to the new Tx pointer to be \r
 639         transmitted. */\r
 640 \r
 641         /* Make sure endieness is correct for transmission. */\r
 642         ulTxAddress = htonl( ulTxAddress );\r
 643 \r
 644         /* Place the new Tx pointer in the string to be transmitted. */\r
 645         ucTxBuffer[ 0 ] = ( unsigned portCHAR ) ( ulTxAddress & 0xff );\r
 646         ulTxAddress >>= 8;\r
 647         ucTxBuffer[ 1 ] = ( unsigned portCHAR ) ( ulTxAddress & 0xff );\r
 648         ulTxAddress >>= 8;\r
 649         ucTxBuffer[ 2 ] = ( unsigned portCHAR ) ( ulTxAddress & 0xff );\r
 650         ulTxAddress >>= 8;\r
 651         ucTxBuffer[ 3 ] = ( unsigned portCHAR ) ( ulTxAddress & 0xff );\r
 652         ulTxAddress >>= 8;\r
 653 \r
 654         /* And send it to the WIZnet device. */\r
 655         i2cMessage( ucTxBuffer, sizeof( ulTxAddress ), tcpDEVICE_ADDRESS, tcpTX_WRITE_POINTER_REG, i2cWRITE, xMessageComplete, portMAX_DELAY );\r
 656 \r
 657         if( !xSemaphoreTake( xMessageComplete, tcpLONG_DELAY ) )\r
 658         {\r
 659                 return;\r
 660         }\r
 661 \r
 662         vTaskDelay( tcpSHORT_DELAY );\r
 663 \r
 664         /* Transmit! */\r
 665         i2cMessage( ucDataSend, sizeof( ucDataSend ), tcpDEVICE_ADDRESS, tcpCOMMAND_REG, i2cWRITE, xMessageComplete, portMAX_DELAY );\r
 666 \r
 667         if( !xSemaphoreTake( xMessageComplete, tcpLONG_DELAY ) )\r
 668         {\r
 669                 return;\r
 670         }\r
 671 }\r
 672 /*-----------------------------------------------------------*/\r
 673 \r
 674 static void prvSendSamplePage( void )\r
 675 {\r
 676 extern portLONG lErrorInTask;\r
 677 unsigned portLONG ulTxAddress;\r
 678 unsigned portCHAR ucShadow;\r
 679 portLONG lIndex;\r
 680 static unsigned portLONG ulRefreshCount = 0x00;\r
 681 static portCHAR cPageBuffer[ tcpBUFFER_LEN ];\r
 682 \r
 683 \r
 684         /* This function just generates a sample page of HTML which gets\r
 685         sent each time a client attaches to the socket.  The page is created\r
 686         from two fixed strings (cSamplePageFirstPart and cSamplePageSecondPart)\r
 687         with a bit of dynamically generated data in the middle. */\r
 688 \r
 689         /* We need to know the address to which the html string should be sent\r
 690         in the WIZnet Tx buffer.  First read the shadow register. */\r
 691         prvReadRegister( &ucShadow, tcpTX_WRITE_SHADOW_REG, tcpSHADOW_READ_LEN );\r
 692 \r
 693         /* Now a short delay is required. */\r
 694         vTaskDelay( tcpSHORT_DELAY );\r
 695 \r
 696         /* Now we can read the real pointer value. */\r
 697         prvReadRegister( ( unsigned portCHAR * ) &ulTxAddress, tcpTX_WRITE_POINTER_REG, sizeof( ulTxAddress ) );\r
 698 \r
 699         /* Make sure endieness is correct. */\r
 700         ulTxAddress = htonl( ulTxAddress );\r
 701 \r
 702         /* Send the start of the page. */\r
 703         prvWriteString( cSamplePageFirstPart, strlen( cSamplePageFirstPart ), &ulTxAddress );\r
 704 \r
 705         /* Generate a bit of dynamic data and place it in the buffer ready to be\r
 706         transmitted. */\r
 707         strcpy( cPageBuffer, "<BR>Number of ticks since boot = 0x" );\r
 708         lIndex = strlen( cPageBuffer );\r
 709         ultoa( xTaskGetTickCount(), &( cPageBuffer[ lIndex ] ), 0 );\r
 710         strcat( cPageBuffer, "<br>Number of tasks executing = ");\r
 711         lIndex = strlen( cPageBuffer );\r
 712         ultoa( ( unsigned portLONG ) uxTaskGetNumberOfTasks(), &( cPageBuffer[ lIndex ] ), 0 );\r
 713         strcat( cPageBuffer, "<br>IO port 0 state (used by flash tasks) = 0x" );\r
 714         lIndex = strlen( cPageBuffer );\r
 715         ultoa( ( unsigned portLONG ) GPIO0_IOPIN, &( cPageBuffer[ lIndex ] ), 0 );\r
 716         strcat( cPageBuffer, "<br>Refresh = 0x" );\r
 717         lIndex = strlen( cPageBuffer );\r
 718         ultoa( ( unsigned portLONG ) ulRefreshCount, &( cPageBuffer[ lIndex ] ), 0 );\r
 719         \r
 720         if( lErrorInTask )\r
 721         {\r
 722                 strcat( cPageBuffer, "<p>An error has occurred in at least one task." );\r
 723         }\r
 724         else\r
 725         {\r
 726                 strcat( cPageBuffer, "<p>All tasks executing without error." );         \r
 727         }\r
 728 \r
 729         ulRefreshCount++;\r
 730 \r
 731         /* Send the dynamically generated string. */\r
 732         prvWriteString( cPageBuffer, strlen( cPageBuffer ), &ulTxAddress );\r
 733 \r
 734         /* Finish the page. */\r
 735         prvWriteString( cSamplePageSecondPart, strlen( cSamplePageSecondPart ), &ulTxAddress );\r
 736 \r
 737         /* Tell the WIZnet to send the data we have just written to its Tx buffer. */\r
 738         prvFlushBuffer( ulTxAddress );\r
 739 }\r
 740 \r