git.sur5r.net Git - freertos/blob - Demo/WizNET_DEMO_GCC_ARM7/i2c.c

   1 /*\r
   2         FreeRTOS.org V4.5.0 - Copyright (C) 2003-2007 Richard Barry.\r
   3 \r
   4         This file is part of the FreeRTOS.org distribution.\r
   5 \r
   6         FreeRTOS.org is free software; you can redistribute it and/or modify\r
   7         it under the terms of the GNU General Public License as published by\r
   8         the Free Software Foundation; either version 2 of the License, or\r
   9         (at your option) any later version.\r
  10 \r
  11         FreeRTOS.org is distributed in the hope that it will be useful,\r
  12         but WITHOUT ANY WARRANTY; without even the implied warranty of\r
  13         MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the\r
  14         GNU General Public License for more details.\r
  15 \r
  16         You should have received a copy of the GNU General Public License\r
  17         along with FreeRTOS.org; if not, write to the Free Software\r
  18         Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA\r
  19 \r
  20         A special exception to the GPL can be applied should you wish to distribute\r
  21         a combined work that includes FreeRTOS.org, without being obliged to provide\r
  22         the source code for any proprietary components.  See the licensing section \r
  23         of http://www.FreeRTOS.org for full details of how and when the exception\r
  24         can be applied.\r
  25 \r
  26         ***************************************************************************\r
  27         See http://www.FreeRTOS.org for documentation, latest information, license \r
  28         and contact details.  Please ensure to read the configuration and relevant \r
  29         port sections of the online documentation.\r
  30 \r
  31         Also see http://www.SafeRTOS.com for an IEC 61508 compliant version along\r
  32         with commercial development and support options.\r
  33         ***************************************************************************\r
  34 */\r
  35 \r
  36 \r
  37 /* Standard includes. */\r
  38 #include <stdlib.h>\r
  39 \r
  40 /* Scheduler include files. */\r
  41 #include "FreeRTOS.h"\r
  42 #include "queue.h"\r
  43 #include "semphr.h"\r
  44 \r
  45 /* Application includes. */\r
  46 #include "i2c.h"\r
  47 \r
  48 /*-----------------------------------------------------------*/\r
  49 \r
  50 /* Constants to setup the microcontroller IO. */\r
  51 #define mainSDA_ENABLE                  ( ( unsigned portLONG ) 0x0040 )\r
  52 #define mainSCL_ENABLE                  ( ( unsigned portLONG ) 0x0010 )\r
  53 \r
  54 /* Bit definitions within the I2CONCLR register. */\r
  55 #define i2cSTA_BIT                              ( ( unsigned portCHAR ) 0x20 )\r
  56 #define i2cSI_BIT                               ( ( unsigned portCHAR ) 0x08 )\r
  57 #define i2cSTO_BIT                              ( ( unsigned portCHAR ) 0x10 )\r
  58 \r
  59 /* Constants required to setup the VIC. */\r
  60 #define i2cI2C_VIC_CHANNEL              ( ( unsigned portLONG ) 0x0009 )\r
  61 #define i2cI2C_VIC_CHANNEL_BIT  ( ( unsigned portLONG ) 0x0200 )\r
  62 #define i2cI2C_VIC_ENABLE               ( ( unsigned portLONG ) 0x0020 )\r
  63 \r
  64 /* Misc constants. */\r
  65 #define i2cNO_BLOCK                             ( ( portTickType ) 0 )\r
  66 #define i2cQUEUE_LENGTH                 ( ( unsigned portCHAR ) 5 )\r
  67 #define i2cEXTRA_MESSAGES               ( ( unsigned portCHAR ) 2 )\r
  68 #define i2cREAD_TX_LEN                  ( ( unsigned portLONG ) 2 )\r
  69 #define i2cACTIVE_MASTER_MODE   ( ( unsigned portCHAR ) 0x40 )\r
  70 #define i2cTIMERL                               ( 200 )\r
  71 #define i2cTIMERH                               ( 200 )\r
  72 \r
  73 /* Array of message definitions.  See the header file for more information\r
  74 on the structure members.  There are two more places in the queue than as\r
  75 defined by i2cQUEUE_LENGTH.  This is to ensure that there is always a free\r
  76 message available - one can be in the process of being transmitted and one\r
  77 can be left free. */\r
  78 static xI2CMessage xTxMessages[ i2cQUEUE_LENGTH + i2cEXTRA_MESSAGES ];\r
  79 \r
  80 /* Function in the ARM part of the code used to create the queues. */\r
  81 extern void vI2CISRCreateQueues( unsigned portBASE_TYPE uxQueueLength, xQueueHandle *pxTxMessages, unsigned portLONG **ppulBusFree );\r
  82 \r
  83 /* Index to the next free message in the xTxMessages array. */\r
  84 unsigned portLONG ulNextFreeMessage = ( unsigned portLONG ) 0;\r
  85 \r
  86 /* Queue of messages that are waiting transmission. */\r
  87 static xQueueHandle xMessagesForTx;\r
  88 \r
  89 /* Flag to indicate the state of the I2C ISR state machine. */\r
  90 static unsigned portLONG *pulBusFree;\r
  91 \r
  92 /*-----------------------------------------------------------*/\r
  93 void i2cMessage( const unsigned portCHAR * const pucMessage, portLONG lMessageLength, unsigned portCHAR ucSlaveAddress, unsigned portSHORT usBufferAddress, unsigned portLONG ulDirection, xSemaphoreHandle xMessageCompleteSemaphore, portTickType xBlockTime )\r
  94 {\r
  95 extern volatile xI2CMessage *pxCurrentMessage;\r
  96 xI2CMessage *pxNextFreeMessage;\r
  97 signed portBASE_TYPE xReturn;\r
  98 \r
  99         portENTER_CRITICAL();\r
 100         {\r
 101                 /* This message is guaranteed to be free as there are two more messages\r
 102                 than spaces in the queue allowing for one message to be in process of\r
 103                 being transmitted and one to be left free. */\r
 104                 pxNextFreeMessage = &( xTxMessages[ ulNextFreeMessage ] );\r
 105 \r
 106                 /* Fill the message with the data to be sent. */\r
 107 \r
 108                 /* Pointer to the actual data.  Only a pointer is stored (i.e. the \r
 109                 actual data is not copied, so the data being pointed to must still\r
 110                 be valid when the message eventually gets sent (it may be queued for\r
 111                 a while. */\r
 112                 pxNextFreeMessage->pucBuffer = ( unsigned portCHAR * ) pucMessage;              \r
 113 \r
 114                 /* This is the address of the I2C device we are going to transmit this\r
 115                 message to. */\r
 116                 pxNextFreeMessage->ucSlaveAddress = ucSlaveAddress | ( unsigned portCHAR ) ulDirection;\r
 117 \r
 118                 /* A semaphore can be used to allow the I2C ISR to indicate that the\r
 119                 message has been sent.  This can be NULL if you don't want to wait for\r
 120                 the message transmission to complete. */\r
 121                 pxNextFreeMessage->xMessageCompleteSemaphore = xMessageCompleteSemaphore;\r
 122 \r
 123                 /* How many bytes are to be sent? */\r
 124                 pxNextFreeMessage->lMessageLength = lMessageLength;\r
 125 \r
 126                 /* The address within the WIZnet device to which the data will be \r
 127                 written.  This could be the address of a register, or alternatively\r
 128                 a location within the WIZnet Tx buffer. */\r
 129                 pxNextFreeMessage->ucBufferAddressLowByte = ( unsigned portCHAR ) ( usBufferAddress & 0xff );\r
 130 \r
 131                 /* Second byte of the address. */\r
 132                 usBufferAddress >>= 8;\r
 133                 pxNextFreeMessage->ucBufferAddressHighByte = ( unsigned portCHAR ) ( usBufferAddress & 0xff );\r
 134 \r
 135                 /* Increment to the next message in the array - with a wrap around check. */\r
 136                 ulNextFreeMessage++;\r
 137                 if( ulNextFreeMessage >= ( i2cQUEUE_LENGTH + i2cEXTRA_MESSAGES ) )\r
 138                 {\r
 139                         ulNextFreeMessage = ( unsigned portLONG ) 0;\r
 140                 }\r
 141 \r
 142                 /* Is the I2C interrupt in the middle of transmitting a message? */\r
 143                 if( *pulBusFree == ( unsigned portLONG ) pdTRUE )\r
 144                 {\r
 145                         /* No message is currently being sent or queued to be sent.  We\r
 146                         can start the ISR sending this message immediately. */\r
 147                         pxCurrentMessage = pxNextFreeMessage;\r
 148 \r
 149                         I2C_I2CONCLR = i2cSI_BIT;       \r
 150                         I2C_I2CONSET = i2cSTA_BIT;\r
 151                         \r
 152                         *pulBusFree = ( unsigned portLONG ) pdFALSE;\r
 153                 }\r
 154                 else\r
 155                 {\r
 156                         /* The I2C interrupt routine is mid sending a message.  Queue\r
 157                         this message ready to be sent. */\r
 158                         xReturn = xQueueSend( xMessagesForTx, &pxNextFreeMessage, xBlockTime );\r
 159 \r
 160                         /* We may have blocked while trying to queue the message.  If this\r
 161                         was the case then the interrupt would have been enabled and we may\r
 162                         now find that the I2C interrupt routine is no longer sending a\r
 163                         message. */\r
 164                         if( ( *pulBusFree == ( unsigned portLONG ) pdTRUE ) && ( xReturn == pdPASS ) )\r
 165                         {\r
 166                                 /* Get the next message in the queue (this should be the \r
 167                                 message we just posted) and start off the transmission\r
 168                                 again. */\r
 169                                 xQueueReceive( xMessagesForTx, &pxNextFreeMessage, i2cNO_BLOCK );\r
 170                                 pxCurrentMessage = pxNextFreeMessage;\r
 171 \r
 172                                 I2C_I2CONCLR = i2cSI_BIT;       \r
 173                                 I2C_I2CONSET = i2cSTA_BIT;\r
 174                                 \r
 175                                 *pulBusFree = ( unsigned portLONG ) pdFALSE;\r
 176                         }\r
 177                 }\r
 178         }\r
 179         portEXIT_CRITICAL();\r
 180 }\r
 181 /*-----------------------------------------------------------*/\r
 182 \r
 183 void i2cInit( void )\r
 184 {\r
 185 extern void ( vI2C_ISR )( void );\r
 186 \r
 187         /* Create the queue used to send messages to the ISR. */\r
 188         vI2CISRCreateQueues( i2cQUEUE_LENGTH, &xMessagesForTx, &pulBusFree );\r
 189 \r
 190         /* Configure the I2C hardware. */\r
 191 \r
 192         I2C_I2CONCLR = 0xff; \r
 193 \r
 194         PCB_PINSEL0 |= mainSDA_ENABLE;\r
 195         PCB_PINSEL0 |= mainSCL_ENABLE;\r
 196 \r
 197         I2C_I2SCLL = i2cTIMERL;\r
 198         I2C_I2SCLH = i2cTIMERH;\r
 199         I2C_I2CONSET = i2cACTIVE_MASTER_MODE;\r
 200 \r
 201         portENTER_CRITICAL();\r
 202         {\r
 203                 /* Setup the VIC for the i2c interrupt. */\r
 204                 VICIntSelect &= ~( i2cI2C_VIC_CHANNEL_BIT );\r
 205                 VICIntEnable |= i2cI2C_VIC_CHANNEL_BIT;\r
 206                 VICVectAddr2 = ( portLONG ) vI2C_ISR;\r
 207 \r
 208                 VICVectCntl2 = i2cI2C_VIC_CHANNEL | i2cI2C_VIC_ENABLE;\r
 209         }\r
 210         portEXIT_CRITICAL();\r
 211 }\r
 212 \r