git.sur5r.net Git - freertos/blob - Demo/WizNET_DEMO_TERN_186/186.cfg

   1 // 186.cfg\r
   2 //      You must select RAM, ROM for your controller   04-26-2000\r
   3 //      Your TERN controller is installed with SRAM and ROM with different sizes.\r
   4 //      For debug, 128K or 512K SRAM can be selected\r
   5 //      For build a ROM, you need to select the ROM size.\r
   6 // How to select ?\r
   7 //      1) commend out the unwanted #define RAM size line with "//"\r
   8 //      2) delete the "//" preceding the wanted #define RAM size line\r
   9 //\r
  10 \r
  11 // #define RAM 32 // 32KB SRAM installed\r
  12 #define RAM 128 // 128KB SRAM installed\r
  13 // #define RAM 512 // 512KB SRAM installed\r
  14 \r
  15 // #define ROM 32 // Use 32KB ROM chip 27C256-70\r
  16 #define ROM 64 // Use 64KB ROM chip 27C512-70\r
  17 // #define ROM 128 // Use 128KB ROM chip 27C010-70 \r
  18 // #define ROM 256 // Use 256KB ROM chip 27C020-70\r
  19 // #define ROM 512 // Use 512KB ROM chip 27C040-70, Change Jumper on board\r
  20 \r
  21 \r
  22 cputype Am186ES // AMD188/6 based controllers\r
  23 \r
  24 #if defined(__PDREMOTE__)\r
  25 \r
  26 #if RAM == 32\r
  27 map     0x00000 to 0x00fff as reserved // interrupt vector table\r
  28 map     0x01000 to 0x03fff as rdwr      // System RAM area (60KB RAM)\r
  29 map     0x04000 to 0x07fff as rdonly    // Simulated EPROM area (64KB RAM)\r
  30 map     0x08000 to 0xfffff as reserved  // No access allowed\r
  31 #define CODE_START 0x0400       // Start of application code, STEP2 !\r
  32 \r
  33 #elif RAM == 128\r
  34 map     0x00000 to 0x00fff as reserved // interrupt vector table\r
  35 map     0x01000 to 0x07fff as rdwr      // System RAM area (60KB RAM)\r
  36 map     0x08000 to 0x1ffff as rdonly    // Simulated EPROM area (64KB RAM)\r
  37 map     0x20000 to 0xfffff as reserved  // No access allowed\r
  38 #define CODE_START 0x0800               // Start of application code\r
  39 \r
  40 #elif RAM == 512\r
  41 map     0x00000 to 0x00fff as reserved // interrupt vector table\r
  42 map     0x01000 to 0x07fff as rdwr      // System RAM area (60KB RAM)\r
  43 map     0x08000 to 0x7ffff as rdonly    // Simulated EPROM area(480KB RAM)\r
  44 map     0x80000 to 0xfffff as reserved // No access allowed\r
  45 #define CODE_START 0x0800               // Start of application code\r
  46 #endif\r
  47 \r
  48 #define DATA_START 0x0100       // Start of application data\r
  49 #define BOOT_START 0x1fc0       // Start of initialization code\r
  50 \r
  51 #else\r
  52 #if ROM == 32                       \r
  53 map     0x00000 to 0x1ffff as rdwr      // 128KB RAM address space\r
  54 map     0x20000 to 0xf7fff as reserved  // No access\r
  55 map     0xF8000 to 0xfffff as rdonly    // 32KB EPROM address space\r
  56 #define CODE_START 0xF800               // Start of application code\r
  57 #elif ROM == 64\r
  58 map     0x00000 to 0x1ffff as rdwr      // 128KB RAM address space\r
  59 map     0x20000 to 0xEffff as reserved  // No access\r
  60 map     0xF0000 to 0xfffff as rdonly    // 64KB EPROM address space\r
  61 #define CODE_START 0xF000               // Start of application code\r
  62 #elif ROM == 128\r
  63 map     0x00000 to 0x1ffff as rdwr      // 128KB RAM address space\r
  64 map     0x20000 to 0xDffff as reserved  // No access\r
  65 map     0xE0000 to 0xfffff as rdonly    // 128KB EPROM address space\r
  66 #define CODE_START 0xE000               // Start of application code\r
  67 #elif ROM == 256\r
  68 map     0x00000 to 0x1ffff as rdwr      // 128KB RAM address space\r
  69 map     0x20000 to 0xBffff as reserved  // No access\r
  70 map     0xC0000 to 0xfffff as rdonly    // 256KB EPROM address space\r
  71 #define CODE_START 0xC000                       // Start of application code\r
  72 #elif ROM == 512\r
  73 map     0x00000 to 0x1ffff as rdwr                      // 128KB RAM address space\r
  74 map     0x20000 to 0x7ffff as reserved  // No access\r
  75 map     0x80000 to 0xfffff as rdonly            // 512KB EPROM address space\r
  76 #define CODE_START 0x8000                       // Start of application code\r
  77 #endif\r
  78 \r
  79 #define DATA_START              0x0040                  // Start of application data\r
  80 #define BOOT_START              0xffc0                  // Start of initialization code\r
  81 \r
  82 initcode        reset           \ // Reset vector to program entry point\r
  83                 umcs = 0x80bf   \ // 512K ROM, 3 wait states\r
  84                 lmcs = 0x7fbf   \ // 512K RAM, 3 wait states\r
  85                 mpcs = 0xa0bf   \\r
  86                 mmcs = 0x81ff   \\r
  87                 pacs = 0x007f\r
  88 \r
  89 class   ??LOCATE = BOOT_START           // Chip select initialization\r
  90 output  ??LOCATE\r
  91 \r
  92 #if ROM == 32                   // 27C256-90 EPROM or FLASH\r
  93 hexfile binary offset=0xf8000 size=32   // for 27C256, bin file\r
  94 #elif ROM == 64                         // 27C512-90 EPROM or FLASH\r
  95 hexfile binary offset=0xF0000 size=64   // for 27C512\r
  96 #elif ROM == 128                        // 27C010-90 EPROM or FLASH\r
  97 hexfile binary offset=0xE0000 size=128  // for 27C010\r
  98 #elif ROM == 256                        // 27C020-90 EPROM or FLASH\r
  99 hexfile binary offset=0xC0000 size=256  // for 27C020\r
 100 #elif ROM == 512                        // 27C040-90 EPROM or FLASH\r
 101 hexfile Intel86 offset=0x80000 size=512 // for 27C040, output .HEX file\r
 102 #endif\r
 103 \r
 104 #endif\r
 105 \r
 106 \r
 107 //\r
 108 // Start of common configuration file settings.\r
 109 //\r
 110 \r
 111 absfile axe86                                                                   // Paradigm C++ debugging output\r
 112 listfile        segments                                                                // Absolute segment map\r
 113 \r
 114 dup             DATA ROMDATA            // Make a copy of initialized data\r
 115 dup             FAR_DATA ROMFARDATA     // Make a copy of far initialized data\r
 116 \r
 117 #if defined(__COMPFARDATA__)            // Compress and display results\r
 118 compress        ROMFARDATA\r
 119 display compression\r
 120 #endif\r
 121 \r
 122 class           CODE = CODE_START       // Application code\r
 123 class           DATA = DATA_START       // Application data\r
 124 \r
 125 order           DATA                                                            \       // RAM class organization\r
 126                         BSS                     \\r
 127                         NVRAM                   \\r
 128                         EDATA                   \\r
 129                         STACK                   \\r
 130                         FAR_DATA ENDFAR_DATA    \\r
 131                         FAR_BSS ENDFAR_BSS      \\r
 132                         FAR_HEAP ENDFAR_HEAP\r
 133 \r
 134 order           CODE                            \       // EPROM class organization\r
 135                         INITDATA EXITDATA       \\r
 136                         FAR_CONST ENDFAR_CONST  \\r
 137                         ROMDATA ENDROMDATA      \\r
 138                         ROMFARDATA ENDROMFARDATA\r
 139 \r
 140 output  CODE                                    \       // Classes in the output file(s)\r
 141                         INITDATA EXITDATA       \\r
 142                         FAR_CONST ENDFAR_CONST  \\r
 143                         ROMDATA ENDROMDATA      \\r
 144                         ROMFARDATA ENDROMFARDATA\r
 145 \1a