git.sur5r.net Git - freertos/blob - Demo/_Cortex_STM32L152_IAR/system_and_ST_code/STM32L1xx_StdPeriph_Driver/inc/stm32l1xx_rcc.h

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32l1xx_rcc.h\r
   4   * @author  MCD Application Team\r
   5   * @version V1.0.0RC1\r
   6   * @date    07/02/2010\r
   7   * @brief   This file contains all the functions prototypes for the RCC \r
   8   *          firmware library.\r
   9   ******************************************************************************\r
  10   * @copy\r
  11   *\r
  12   * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS\r
  13   * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE\r
  14   * TIME. AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY\r
  15   * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING\r
  16   * FROM THE CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE\r
  17   * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.\r
  18   *\r
  19   * <h2><center>&copy; COPYRIGHT 2010 STMicroelectronics</center></h2>\r
  20   */ \r
  21 \r
  22 /* Define to prevent recursive inclusion -------------------------------------*/\r
  23 #ifndef __STM32L1xx_RCC_H\r
  24 #define __STM32L1xx_RCC_H\r
  25 \r
  26 #ifdef __cplusplus\r
  27  extern "C" {\r
  28 #endif\r
  29 \r
  30 /* Includes ------------------------------------------------------------------*/\r
  31 #include "stm32l1xx.h"\r
  32 \r
  33 /** @addtogroup STM32L1xx_StdPeriph_Driver\r
  34   * @{\r
  35   */\r
  36 \r
  37 /** @addtogroup RCC\r
  38   * @{\r
  39   */\r
  40 \r
  41 /** @defgroup RCC_Exported_Types\r
  42   * @{\r
  43   */\r
  44 \r
  45 typedef struct\r
  46 {\r
  47   uint32_t SYSCLK_Frequency;\r
  48   uint32_t HCLK_Frequency;\r
  49   uint32_t PCLK1_Frequency;\r
  50   uint32_t PCLK2_Frequency;\r
  51 }RCC_ClocksTypeDef;\r
  52 \r
  53 /**\r
  54   * @}\r
  55   */\r
  56 \r
  57 /** @defgroup RCC_Exported_Constants\r
  58   * @{\r
  59   */\r
  60 \r
  61 /** @defgroup HSE_configuration \r
  62   * @{\r
  63   */\r
  64 \r
  65 #define RCC_HSE_OFF                      ((uint8_t)0x00)\r
  66 #define RCC_HSE_ON                       ((uint8_t)0x01)\r
  67 #define RCC_HSE_Bypass                   ((uint8_t)0x05)\r
  68 #define IS_RCC_HSE(HSE) (((HSE) == RCC_HSE_OFF) || ((HSE) == RCC_HSE_ON) || \\r
  69                          ((HSE) == RCC_HSE_Bypass))\r
  70 \r
  71 /**\r
  72   * @}\r
  73   */ \r
  74 \r
  75 /** @defgroup MSI_Clock_Range \r
  76   * @{\r
  77   */\r
  78 \r
  79 #define RCC_MSIRange_64KHz               RCC_ICSCR_MSIRANGE_64KHz\r
  80 #define RCC_MSIRange_128KHz              RCC_ICSCR_MSIRANGE_128KHz\r
  81 #define RCC_MSIRange_256KHz              RCC_ICSCR_MSIRANGE_256KHz\r
  82 #define RCC_MSIRange_512KHz              RCC_ICSCR_MSIRANGE_512KHz\r
  83 #define RCC_MSIRange_1MHz                RCC_ICSCR_MSIRANGE_1MHz\r
  84 #define RCC_MSIRange_2MHz                RCC_ICSCR_MSIRANGE_2MHz\r
  85 #define RCC_MSIRange_4MHz                RCC_ICSCR_MSIRANGE_4MHz\r
  86 \r
  87 #define IS_RCC_MSI_CLOCK_RANGE(RANGE) (((RANGE) == RCC_MSIRange_64KHz) || \\r
  88                                        ((RANGE) == RCC_MSIRange_128KHz) || \\r
  89                                        ((RANGE) == RCC_MSIRange_256KHz) || \\r
  90                                        ((RANGE) == RCC_MSIRange_512KHz) || \\r
  91                                        ((RANGE) == RCC_MSIRange_1MHz) || \\r
  92                                        ((RANGE) == RCC_MSIRange_2MHz) || \\r
  93                                        ((RANGE) == RCC_MSIRange_4MHz))\r
  94 \r
  95 /**\r
  96   * @}\r
  97   */ \r
  98   \r
  99 /** @defgroup PLL_Clock_Source \r
 100   * @{\r
 101   */\r
 102 \r
 103 #define RCC_PLLSource_HSI                ((uint8_t)0x00)\r
 104 #define RCC_PLLSource_HSE                ((uint8_t)0x01)\r
 105 \r
 106 #define IS_RCC_PLL_SOURCE(SOURCE) (((SOURCE) == RCC_PLLSource_HSI) || \\r
 107                                    ((SOURCE) == RCC_PLLSource_HSE))\r
 108 /**\r
 109   * @}\r
 110   */ \r
 111 \r
 112 /** @defgroup PLL_Multiplication_Factor \r
 113   * @{\r
 114   */\r
 115 \r
 116 #define RCC_PLLMul_3                     ((uint8_t)0x00)\r
 117 #define RCC_PLLMul_4                     ((uint8_t)0x04)\r
 118 #define RCC_PLLMul_6                     ((uint8_t)0x08)\r
 119 #define RCC_PLLMul_8                     ((uint8_t)0x0C)\r
 120 #define RCC_PLLMul_12                    ((uint8_t)0x10)\r
 121 #define RCC_PLLMul_16                    ((uint8_t)0x14)\r
 122 #define RCC_PLLMul_24                    ((uint8_t)0x18)\r
 123 #define RCC_PLLMul_32                    ((uint8_t)0x1C)\r
 124 #define RCC_PLLMul_48                    ((uint8_t)0x20)\r
 125 \r
 126 \r
 127 #define IS_RCC_PLL_MUL(MUL) (((MUL) == RCC_PLLMul_3) || ((MUL) == RCC_PLLMul_4) || \\r
 128                              ((MUL) == RCC_PLLMul_6) || ((MUL) == RCC_PLLMul_8) || \\r
 129                              ((MUL) == RCC_PLLMul_12) || ((MUL) == RCC_PLLMul_16) || \\r
 130                              ((MUL) == RCC_PLLMul_24) || ((MUL) == RCC_PLLMul_32) || \\r
 131                              ((MUL) == RCC_PLLMul_48))\r
 132 /**\r
 133   * @}\r
 134   */\r
 135 \r
 136 /** @defgroup PLL_Divider_Factor \r
 137   * @{\r
 138   */\r
 139 \r
 140 #define RCC_PLLDiv_2                     ((uint8_t)0x40)\r
 141 #define RCC_PLLDiv_3                     ((uint8_t)0x80)\r
 142 #define RCC_PLLDiv_4                     ((uint8_t)0xC0)\r
 143 \r
 144 \r
 145 #define IS_RCC_PLL_DIV(DIV) (((DIV) == RCC_PLLDiv_2) || ((DIV) == RCC_PLLDiv_3) || \\r
 146                              ((DIV) == RCC_PLLDiv_4))\r
 147 /**\r
 148   * @}\r
 149   */\r
 150   \r
 151 /** @defgroup System_Clock_Source \r
 152   * @{\r
 153   */\r
 154 \r
 155 #define RCC_SYSCLKSource_MSI             RCC_CFGR_SW_MSI\r
 156 #define RCC_SYSCLKSource_HSI             RCC_CFGR_SW_HSI\r
 157 #define RCC_SYSCLKSource_HSE             RCC_CFGR_SW_HSE\r
 158 #define RCC_SYSCLKSource_PLLCLK          RCC_CFGR_SW_PLL\r
 159 #define IS_RCC_SYSCLK_SOURCE(SOURCE) (((SOURCE) == RCC_SYSCLKSource_MSI) || \\r
 160                                       ((SOURCE) == RCC_SYSCLKSource_HSI) || \\r
 161                                       ((SOURCE) == RCC_SYSCLKSource_HSE) || \\r
 162                                       ((SOURCE) == RCC_SYSCLKSource_PLLCLK))\r
 163 /**\r
 164   * @}\r
 165   */\r
 166 \r
 167 /** @defgroup AHB_Clock_Source\r
 168   * @{\r
 169   */\r
 170 \r
 171 #define RCC_SYSCLK_Div1                  RCC_CFGR_HPRE_DIV1\r
 172 #define RCC_SYSCLK_Div2                  RCC_CFGR_HPRE_DIV2\r
 173 #define RCC_SYSCLK_Div4                  RCC_CFGR_HPRE_DIV4\r
 174 #define RCC_SYSCLK_Div8                  RCC_CFGR_HPRE_DIV8\r
 175 #define RCC_SYSCLK_Div16                 RCC_CFGR_HPRE_DIV16\r
 176 #define RCC_SYSCLK_Div64                 RCC_CFGR_HPRE_DIV64\r
 177 #define RCC_SYSCLK_Div128                RCC_CFGR_HPRE_DIV128\r
 178 #define RCC_SYSCLK_Div256                RCC_CFGR_HPRE_DIV256\r
 179 #define RCC_SYSCLK_Div512                RCC_CFGR_HPRE_DIV512\r
 180 #define IS_RCC_HCLK(HCLK) (((HCLK) == RCC_SYSCLK_Div1) || ((HCLK) == RCC_SYSCLK_Div2) || \\r
 181                            ((HCLK) == RCC_SYSCLK_Div4) || ((HCLK) == RCC_SYSCLK_Div8) || \\r
 182                            ((HCLK) == RCC_SYSCLK_Div16) || ((HCLK) == RCC_SYSCLK_Div64) || \\r
 183                            ((HCLK) == RCC_SYSCLK_Div128) || ((HCLK) == RCC_SYSCLK_Div256) || \\r
 184                            ((HCLK) == RCC_SYSCLK_Div512))\r
 185 /**\r
 186   * @}\r
 187   */ \r
 188 \r
 189 /** @defgroup APB1_APB2_Clock_Source\r
 190   * @{\r
 191   */\r
 192 \r
 193 #define RCC_HCLK_Div1                    RCC_CFGR_PPRE1_DIV1\r
 194 #define RCC_HCLK_Div2                    RCC_CFGR_PPRE1_DIV2\r
 195 #define RCC_HCLK_Div4                    RCC_CFGR_PPRE1_DIV4\r
 196 #define RCC_HCLK_Div8                    RCC_CFGR_PPRE1_DIV8\r
 197 #define RCC_HCLK_Div16                   RCC_CFGR_PPRE1_DIV16\r
 198 #define IS_RCC_PCLK(PCLK) (((PCLK) == RCC_HCLK_Div1) || ((PCLK) == RCC_HCLK_Div2) || \\r
 199                            ((PCLK) == RCC_HCLK_Div4) || ((PCLK) == RCC_HCLK_Div8) || \\r
 200                            ((PCLK) == RCC_HCLK_Div16))\r
 201 /**\r
 202   * @}\r
 203   */\r
 204   \r
 205 \r
 206 /** @defgroup RCC_Interrupt_Source \r
 207   * @{\r
 208   */\r
 209 \r
 210 #define RCC_IT_LSIRDY                    ((uint8_t)0x01)\r
 211 #define RCC_IT_LSERDY                    ((uint8_t)0x02)\r
 212 #define RCC_IT_HSIRDY                    ((uint8_t)0x04)\r
 213 #define RCC_IT_HSERDY                    ((uint8_t)0x08)\r
 214 #define RCC_IT_PLLRDY                    ((uint8_t)0x10)\r
 215 #define RCC_IT_MSIRDY                    ((uint8_t)0x20)\r
 216 #define RCC_IT_CSS                       ((uint8_t)0x80)\r
 217 \r
 218 #define IS_RCC_IT(IT) ((((IT) & (uint8_t)0xC0) == 0x00) && ((IT) != 0x00))\r
 219 \r
 220 #define IS_RCC_GET_IT(IT) (((IT) == RCC_IT_LSIRDY) || ((IT) == RCC_IT_LSERDY) || \\r
 221                            ((IT) == RCC_IT_HSIRDY) || ((IT) == RCC_IT_HSERDY) || \\r
 222                            ((IT) == RCC_IT_PLLRDY) || ((IT) == RCC_IT_MSIRDY) || \\r
 223                            ((IT) == RCC_IT_CSS))\r
 224 \r
 225 #define IS_RCC_CLEAR_IT(IT) ((((IT) & (uint8_t)0x40) == 0x00) && ((IT) != 0x00))\r
 226 \r
 227 /**\r
 228   * @}\r
 229   */\r
 230   \r
 231 /** @defgroup LSE_Configuration \r
 232   * @{\r
 233   */\r
 234 \r
 235 #define RCC_LSE_OFF                      ((uint8_t)0x00)\r
 236 #define RCC_LSE_ON                       ((uint8_t)0x01)\r
 237 #define RCC_LSE_Bypass                   ((uint8_t)0x05)\r
 238 #define IS_RCC_LSE(LSE) (((LSE) == RCC_LSE_OFF) || ((LSE) == RCC_LSE_ON) || \\r
 239                          ((LSE) == RCC_LSE_Bypass))\r
 240 /**\r
 241   * @}\r
 242   */\r
 243 \r
 244 /** @defgroup RTC_Clock_Source\r
 245   * @{\r
 246   */\r
 247 \r
 248 #define RCC_RTCCLKSource_LSE             RCC_CSR_RTCSEL_LSE\r
 249 #define RCC_RTCCLKSource_LSI             RCC_CSR_RTCSEL_LSI\r
 250 #define RCC_RTCCLKSource_HSE_Div2        RCC_CSR_RTCSEL_HSE\r
 251 #define RCC_RTCCLKSource_HSE_Div4        ((uint32_t)RCC_CSR_RTCSEL_HSE | RCC_CR_RTCPRE_0)\r
 252 #define RCC_RTCCLKSource_HSE_Div8        ((uint32_t)RCC_CSR_RTCSEL_HSE | RCC_CR_RTCPRE_1)\r
 253 #define RCC_RTCCLKSource_HSE_Div16       ((uint32_t)RCC_CSR_RTCSEL_HSE | RCC_CR_RTCPRE)\r
 254 #define IS_RCC_RTCCLK_SOURCE(SOURCE) (((SOURCE) == RCC_RTCCLKSource_LSE) || \\r
 255                                       ((SOURCE) == RCC_RTCCLKSource_LSI) || \\r
 256                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div2) || \\r
 257                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div4) || \\r
 258                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div8) || \\r
 259                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div16))\r
 260 /**\r
 261   * @}\r
 262   */\r
 263 \r
 264 /** @defgroup AHB_Peripherals \r
 265   * @{\r
 266   */\r
 267 \r
 268 #define RCC_AHBPeriph_GPIOA               RCC_AHBENR_GPIOAEN\r
 269 #define RCC_AHBPeriph_GPIOB               RCC_AHBENR_GPIOBEN\r
 270 #define RCC_AHBPeriph_GPIOC               RCC_AHBENR_GPIOCEN\r
 271 #define RCC_AHBPeriph_GPIOD               RCC_AHBENR_GPIODEN\r
 272 #define RCC_AHBPeriph_GPIOE               RCC_AHBENR_GPIOEEN\r
 273 #define RCC_AHBPeriph_GPIOH               RCC_AHBENR_GPIOHEN\r
 274 #define RCC_AHBPeriph_CRC                 RCC_AHBENR_CRCEN\r
 275 #define RCC_AHBPeriph_FLITF               RCC_AHBENR_FLITFEN\r
 276 #define RCC_AHBPeriph_SRAM                RCC_AHBLPENR_SRAMLPEN\r
 277 #define RCC_AHBPeriph_DMA1                RCC_AHBENR_DMA1EN\r
 278 \r
 279 #define IS_RCC_AHB_PERIPH(PERIPH) ((((PERIPH) & 0xFEFF6FC0) == 0x00) && ((PERIPH) != 0x00))\r
 280 #define IS_RCC_AHB_LPMODE_PERIPH(PERIPH) ((((PERIPH) & 0xFEFE6FC0) == 0x00) && ((PERIPH) != 0x00))\r
 281 \r
 282 /**\r
 283   * @}\r
 284   */\r
 285 \r
 286 /** @defgroup APB2_Peripherals \r
 287   * @{\r
 288   */\r
 289 \r
 290 #define RCC_APB2Periph_SYSCFG            RCC_APB2ENR_SYSCFGEN\r
 291 #define RCC_APB2Periph_TIM9              RCC_APB2ENR_TIM9EN\r
 292 #define RCC_APB2Periph_TIM10             RCC_APB2ENR_TIM10EN\r
 293 #define RCC_APB2Periph_TIM11             RCC_APB2ENR_TIM11EN\r
 294 #define RCC_APB2Periph_ADC1              RCC_APB2ENR_ADC1EN\r
 295 #define RCC_APB2Periph_SPI1              RCC_APB2ENR_SPI1EN\r
 296 #define RCC_APB2Periph_USART1            RCC_APB2ENR_USART1EN\r
 297 \r
 298 #define IS_RCC_APB2_PERIPH(PERIPH) ((((PERIPH) & 0xFFFFADE2) == 0x00) && ((PERIPH) != 0x00))\r
 299 /**\r
 300   * @}\r
 301   */ \r
 302 \r
 303 /** @defgroup APB1_Peripherals \r
 304   * @{\r
 305   */\r
 306 \r
 307 #define RCC_APB1Periph_TIM2              RCC_APB1ENR_TIM2EN\r
 308 #define RCC_APB1Periph_TIM3              RCC_APB1ENR_TIM3EN\r
 309 #define RCC_APB1Periph_TIM4              RCC_APB1ENR_TIM4EN\r
 310 #define RCC_APB1Periph_TIM6              RCC_APB1ENR_TIM6EN\r
 311 #define RCC_APB1Periph_TIM7              RCC_APB1ENR_TIM7EN\r
 312 #define RCC_APB1Periph_LCD               RCC_APB1ENR_LCDEN\r
 313 #define RCC_APB1Periph_WWDG              RCC_APB1ENR_WWDGEN\r
 314 #define RCC_APB1Periph_SPI2              RCC_APB1ENR_SPI2EN\r
 315 #define RCC_APB1Periph_USART2            RCC_APB1ENR_USART2EN\r
 316 #define RCC_APB1Periph_USART3            RCC_APB1ENR_USART3EN\r
 317 #define RCC_APB1Periph_I2C1              RCC_APB1ENR_I2C1EN\r
 318 #define RCC_APB1Periph_I2C2              RCC_APB1ENR_I2C2EN\r
 319 #define RCC_APB1Periph_USB               RCC_APB1ENR_USBEN\r
 320 #define RCC_APB1Periph_PWR               RCC_APB1ENR_PWREN\r
 321 #define RCC_APB1Periph_DAC               RCC_APB1ENR_DACEN\r
 322 #define RCC_APB1Periph_COMP              RCC_APB1ENR_COMPEN\r
 323 \r
 324 #define IS_RCC_APB1_PERIPH(PERIPH) ((((PERIPH) & 0x4F19B5C8) == 0x00) && ((PERIPH) != 0x00))\r
 325 /**\r
 326   * @}\r
 327   */\r
 328 \r
 329 /** @defgroup MCO_Clock_Source\r
 330   * @{\r
 331   */\r
 332 \r
 333 #define RCC_MCOSource_NoClock            ((uint8_t)0x00)\r
 334 #define RCC_MCOSource_SYSCLK             ((uint8_t)0x01)\r
 335 #define RCC_MCOSource_HSI                ((uint8_t)0x02)\r
 336 #define RCC_MCOSource_MSI                ((uint8_t)0x03)\r
 337 #define RCC_MCOSource_HSE                ((uint8_t)0x04)\r
 338 #define RCC_MCOSource_PLLCLK             ((uint8_t)0x05)\r
 339 #define RCC_MCOSource_LSI                ((uint8_t)0x06)\r
 340 #define RCC_MCOSource_LSE                ((uint8_t)0x07)\r
 341 \r
 342 #define IS_RCC_MCO_SOURCE(SOURCE) (((SOURCE) == RCC_MCOSource_NoClock) || ((SOURCE) == RCC_MCOSource_SYSCLK) || \\r
 343                                    ((SOURCE) == RCC_MCOSource_HSI)  || ((SOURCE) == RCC_MCOSource_MSI) || \\r
 344                                    ((SOURCE) == RCC_MCOSource_HSE)  || ((SOURCE) == RCC_MCOSource_PLLCLK) || \\r
 345                                    ((SOURCE) == RCC_MCOSource_LSI) || ((SOURCE) == RCC_MCOSource_LSE))\r
 346 /**\r
 347   * @}\r
 348   */\r
 349 \r
 350 /** @defgroup MCO_Output_Divider \r
 351   * @{\r
 352   */\r
 353 \r
 354 #define RCC_MCODiv_1                     ((uint8_t)0x00)\r
 355 #define RCC_MCODiv_2                     ((uint8_t)0x10)\r
 356 #define RCC_MCODiv_4                     ((uint8_t)0x20)\r
 357 #define RCC_MCODiv_8                     ((uint8_t)0x30)\r
 358 #define RCC_MCODiv_16                    ((uint8_t)0x40)\r
 359 \r
 360 #define IS_RCC_MCO_DIV(DIV) (((DIV) == RCC_MCODiv_1) || ((DIV) == RCC_MCODiv_2) || \\r
 361                              ((DIV) == RCC_MCODiv_4)  || ((DIV) == RCC_MCODiv_8) || \\r
 362                              ((DIV) == RCC_MCODiv_16))\r
 363 /**\r
 364   * @}\r
 365   */  \r
 366 \r
 367 /** @defgroup RCC_Flag \r
 368   * @{\r
 369   */\r
 370 \r
 371 #define RCC_FLAG_HSIRDY                  ((uint8_t)0x21)\r
 372 #define RCC_FLAG_MSIRDY                  ((uint8_t)0x29)\r
 373 #define RCC_FLAG_HSERDY                  ((uint8_t)0x31)\r
 374 #define RCC_FLAG_PLLRDY                  ((uint8_t)0x39)\r
 375 #define RCC_FLAG_LSERDY                  ((uint8_t)0x49)\r
 376 #define RCC_FLAG_LSIRDY                  ((uint8_t)0x41)\r
 377 #define RCC_FLAG_OBLRST                  ((uint8_t)0x59)\r
 378 #define RCC_FLAG_PINRST                  ((uint8_t)0x5A)\r
 379 #define RCC_FLAG_PORRST                  ((uint8_t)0x5B)\r
 380 #define RCC_FLAG_SFTRST                  ((uint8_t)0x5C)\r
 381 #define RCC_FLAG_IWDGRST                 ((uint8_t)0x5D)\r
 382 #define RCC_FLAG_WWDGRST                 ((uint8_t)0x5E)\r
 383 #define RCC_FLAG_LPWRRST                 ((uint8_t)0x5F)\r
 384 \r
 385 #define IS_RCC_FLAG(FLAG) (((FLAG) == RCC_FLAG_HSIRDY) || ((FLAG) == RCC_FLAG_HSERDY) || \\r
 386                            ((FLAG) == RCC_FLAG_MSIRDY) || ((FLAG) == RCC_FLAG_PLLRDY) || \\r
 387                            ((FLAG) == RCC_FLAG_LSERDY) || ((FLAG) == RCC_FLAG_LSIRDY) || \\r
 388                            ((FLAG) == RCC_FLAG_PINRST) || ((FLAG) == RCC_FLAG_PORRST) || \\r
 389                            ((FLAG) == RCC_FLAG_SFTRST) || ((FLAG) == RCC_FLAG_IWDGRST)|| \\r
 390                            ((FLAG) == RCC_FLAG_WWDGRST)|| ((FLAG) == RCC_FLAG_LPWRRST)|| \\r
 391                            ((FLAG) == RCC_FLAG_WWDGRST))\r
 392 \r
 393 #define IS_RCC_HSI_CALIBRATION_VALUE(VALUE) ((VALUE) <= 0x1F)\r
 394 #define IS_RCC_MSI_CALIBRATION_VALUE(VALUE) ((VALUE) <= 0x3F)\r
 395 \r
 396 /**\r
 397   * @}\r
 398   */\r
 399 \r
 400 /**\r
 401   * @}\r
 402   */\r
 403 \r
 404 /** @defgroup RCC_Exported_Macros\r
 405   * @{\r
 406   */\r
 407 \r
 408 /**\r
 409   * @}\r
 410   */\r
 411 \r
 412 /** @defgroup RCC_Exported_Functions\r
 413   * @{\r
 414   */\r
 415 \r
 416 void RCC_DeInit(void);\r
 417 void RCC_HSEConfig(uint8_t RCC_HSE);\r
 418 ErrorStatus RCC_WaitForHSEStartUp(void);\r
 419 void RCC_AdjustHSICalibrationValue(uint8_t HSICalibrationValue);\r
 420 void RCC_AdjustMSICalibrationValue(uint8_t MSICalibrationValue);\r
 421 void RCC_MSIRangeConfig(uint32_t RCC_MSIRange);\r
 422 void RCC_MSICmd(FunctionalState NewState);\r
 423 void RCC_HSICmd(FunctionalState NewState);\r
 424 void RCC_PLLConfig(uint8_t RCC_PLLSource, uint8_t RCC_PLLMul, uint8_t RCC_PLLDiv);\r
 425 void RCC_PLLCmd(FunctionalState NewState);\r
 426 void RCC_SYSCLKConfig(uint32_t RCC_SYSCLKSource);\r
 427 uint8_t RCC_GetSYSCLKSource(void);\r
 428 void RCC_HCLKConfig(uint32_t RCC_SYSCLK);\r
 429 void RCC_PCLK1Config(uint32_t RCC_HCLK);\r
 430 void RCC_PCLK2Config(uint32_t RCC_HCLK);\r
 431 void RCC_ITConfig(uint8_t RCC_IT, FunctionalState NewState);\r
 432 void RCC_LSEConfig(uint8_t RCC_LSE);\r
 433 void RCC_LSICmd(FunctionalState NewState);\r
 434 void RCC_RTCCLKConfig(uint32_t RCC_RTCCLKSource);\r
 435 void RCC_RTCCLKCmd(FunctionalState NewState);\r
 436 void RCC_RTCResetCmd(FunctionalState NewState);\r
 437 void RCC_GetClocksFreq(RCC_ClocksTypeDef* RCC_Clocks);\r
 438 void RCC_AHBPeriphClockCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 439 void RCC_APB2PeriphClockCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 440 void RCC_APB1PeriphClockCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 441 void RCC_AHBPeriphResetCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 442 void RCC_APB2PeriphResetCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 443 void RCC_APB1PeriphResetCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 444 void RCC_AHBPeriphClockLPModeCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 445 void RCC_APB2PeriphClockLPModeCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 446 void RCC_APB1PeriphClockLPModeCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 447 void RCC_ClockSecuritySystemCmd(FunctionalState NewState);\r
 448 void RCC_MCOConfig(uint8_t RCC_MCOSource, uint8_t RCC_MCODiv);\r
 449 FlagStatus RCC_GetFlagStatus(uint8_t RCC_FLAG);\r
 450 void RCC_ClearFlag(void);\r
 451 ITStatus RCC_GetITStatus(uint8_t RCC_IT);\r
 452 void RCC_ClearITPendingBit(uint8_t RCC_IT);\r
 453 \r
 454 #ifdef __cplusplus\r
 455 }\r
 456 #endif\r
 457 \r
 458 #endif /* __STM32L1xx_RCC_H */\r
 459 /**\r
 460   * @}\r
 461   */\r
 462 \r
 463 /**\r
 464   * @}\r
 465   */\r
 466 \r
 467 /**\r
 468   * @}\r
 469   */ \r
 470 \r
 471 /******************* (C) COPYRIGHT 2010 STMicroelectronics *****END OF FILE****/\r