git.sur5r.net Git - freertos/blob - Demo/uIP_Demo_IAR_ARM7/SrcIAR/Cstartup_SAM7.c

   1 //*----------------------------------------------------------------------------\r
   2 //*         ATMEL Microcontroller Software Support  -  ROUSSET  -\r
   3 //*----------------------------------------------------------------------------\r
   4 //* The software is delivered "AS IS" without warranty or condition of any\r
   5 //* kind, either express, implied or statutory. This includes without\r
   6 //* limitation any warranty or condition with respect to merchantability or\r
   7 //* fitness for any particular purpose, or against the infringements of\r
   8 //* intellectual property rights of others.\r
   9 //*----------------------------------------------------------------------------\r
  10 //* File Name           : Cstartup_SAM7.c\r
  11 //* Object              : Low level initializations written in C for IAR\r
  12 //*                       tools\r
  13 //* 1.0   08/Sep/04 JPP : Creation\r
  14 //* 1.10  10/Sep/04 JPP : Update AT91C_CKGR_PLLCOUNT filed\r
  15 //*----------------------------------------------------------------------------\r
  16 \r
  17 \r
  18 // Include the board file description\r
  19 #include "Board.h"\r
  20 //#include "init.h"\r
  21 #include <string.h>\r
  22 \r
  23 // The following functions must be write in ARM mode this function called directly\r
  24 // by exception vector\r
  25 extern void AT91F_Spurious_handler(void);\r
  26 extern void AT91F_Default_IRQ_handler(void);\r
  27 extern void AT91F_Default_FIQ_handler(void);\r
  28 \r
  29 \r
  30 //*----------------------------------------------------------------------------\r
  31 //* \fn    AT91F_LowLevelInit\r
  32 //* \brief This function performs very low level HW initialization\r
  33 //*        this function can be use a Stack, depending the compilation\r
  34 //*        optimization mode\r
  35 //*----------------------------------------------------------------------------\r
  36 void AT91F_LowLevelInit( void);\r
  37 void AT91F_LowLevelInit( void ) @ "ICODE"\r
  38 {\r
  39  int            i;\r
  40  AT91PS_PMC     pPMC = AT91C_BASE_PMC;\r
  41 \r
  42     //* Set Flash Waite sate\r
  43         //  Single Cycle Access at Up to 30 MHz, or 40\r
  44         //  if MCK = 47923200 I have 50 Cycle for 1 useconde ( flied MC_FMR->FMCN\r
  45             AT91C_BASE_MC->MC_FMR = ((AT91C_MC_FMCN)&(75 <<16)) | AT91C_MC_FWS_1FWS ;\r
  46 \r
  47     //* Watchdog Disable\r
  48         AT91C_BASE_WDTC->WDTC_WDMR= AT91C_WDTC_WDDIS;\r
  49 \r
  50                 \r
  51         // If we are running off a j-link then the PLL will have already been setup.\r
  52         if( !( pPMC->PMC_MCKR & AT91C_PMC_CSS_PLL_CLK ) )\r
  53         {\r
  54                 //* Set MCK at 47 923 200\r
  55         // 1 Enabling the Main Oscillator:\r
  56         // SCK = 1/32768 = 30.51 uSeconde\r
  57         // Start up time = 8 * 6 / SCK = 56 * 30.51 = 1,46484375 ms\r
  58         pPMC->PMC_MOR = (( AT91C_CKGR_OSCOUNT & (0x06 <<8) | AT91C_CKGR_MOSCEN ));\r
  59         // Wait the startup time\r
  60         while(!(pPMC->PMC_SR & AT91C_PMC_MOSCS));\r
  61                 // 2 Checking the Main Oscillator Frequency (Optional)\r
  62                 // 3 Setting PLL and divider:\r
  63                 // - div by 5 Fin = 3,6864 =(18,432 / 5)\r
  64                 // - Mul 25+1: Fout =   95,8464 =(3,6864 *26)\r
  65                 // for 96 MHz the erroe is 0.16%\r
  66                 //eld out NOT USED = 0 Fi\r
  67         pPMC->PMC_PLLR = ((AT91C_CKGR_DIV & 5) |\r
  68                          (AT91C_CKGR_PLLCOUNT & (28<<8)) |\r
  69                          (AT91C_CKGR_MUL & (25<<16)));\r
  70 \r
  71         // Wait the startup time\r
  72         while(!(pPMC->PMC_SR & AT91C_PMC_LOCK));\r
  73                 // 4. Selection of Master Clock and Processor Clock\r
  74         // select the PLL clock divided by 2\r
  75 \r
  76         pPMC->PMC_MCKR = AT91C_PMC_PRES_CLK_2 ;\r
  77         while(!(pPMC->PMC_SR & AT91C_PMC_MCKRDY));\r
  78 \r
  79         \r
  80         pPMC->PMC_MCKR |= AT91C_PMC_CSS_PLL_CLK ;\r
  81         while(!(pPMC->PMC_SR & AT91C_PMC_MCKRDY));\r
  82         }               \r
  83                 \r
  84         // Set up the default interrupts handler vectors\r
  85         AT91C_BASE_AIC->AIC_SVR[0] = (int) AT91F_Default_FIQ_handler ;\r
  86         for (i=1;i < 31; i++)\r
  87         {\r
  88             AT91C_BASE_AIC->AIC_SVR[i] = (int) AT91F_Default_IRQ_handler ;\r
  89         }\r
  90         AT91C_BASE_AIC->AIC_SPU  = (int) AT91F_Spurious_handler ;\r
  91 }\r
  92 \r
  93 \r
  94 \r