git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/ARM7_LPC2368_Rowley/webserver/emac.c

   1 /******************************************************************\r
   2  *****                                                        *****\r
   3  *****  Name: cs8900.c                                        *****\r
   4  *****  Ver.: 1.0                                             *****\r
   5  *****  Date: 07/05/2001                                      *****\r
   6  *****  Auth: Andreas Dannenberg                              *****\r
   7  *****        HTWK Leipzig                                    *****\r
   8  *****        university of applied sciences                  *****\r
   9  *****        Germany                                         *****\r
  10  *****  Func: ethernet packet-driver for use with LAN-        *****\r
  11  *****        controller CS8900 from Crystal/Cirrus Logic     *****\r
  12  *****                                                        *****\r
  13  *****  Keil: Module modified for use with Philips            *****\r
  14  *****        LPC2378 EMAC Ethernet controller                *****\r
  15  *****                                                        *****\r
  16  ******************************************************************/\r
  17 \r
  18 /* Adapted from file originally written by Andreas Dannenberg.  Supplied with permission. */\r
  19 \r
  20 #include "FreeRTOS.h"\r
  21 #include "semphr.h" \r
  22 #include "task.h"\r
  23 #include "emac.h"\r
  24 \r
  25 /* The semaphore used to wake the uIP task when data arives. */\r
  26 xSemaphoreHandle xEMACSemaphore = NULL;\r
  27 \r
  28 static unsigned short *rptr;\r
  29 static unsigned short *tptr;\r
  30 \r
  31 // easyWEB internal function\r
  32 // help function to swap the byte order of a WORD\r
  33 \r
  34 static unsigned short SwapBytes(unsigned short Data)\r
  35 {\r
  36   return (Data >> 8) | (Data << 8);\r
  37 }\r
  38 \r
  39 // Keil: function added to write PHY\r
  40 void write_PHY (int PhyReg, int Value)\r
  41 {\r
  42   unsigned int tout;\r
  43 \r
  44   MADR = DP83848C_DEF_ADR | PhyReg;\r
  45   MWTD = Value;\r
  46 \r
  47   /* Wait utill operation completed */\r
  48   tout = 0;\r
  49   for (tout = 0; tout < MII_WR_TOUT; tout++) {\r
  50     if ((MIND & MIND_BUSY) == 0) {\r
  51       break;\r
  52     }\r
  53   }\r
  54 }\r
  55 \r
  56 \r
  57 // Keil: function added to read PHY\r
  58 unsigned short read_PHY (unsigned char PhyReg) \r
  59 {\r
  60   unsigned int tout;\r
  61 \r
  62   MADR = DP83848C_DEF_ADR | PhyReg;\r
  63   MCMD = MCMD_READ;\r
  64 \r
  65   /* Wait until operation completed */\r
  66   tout = 0;\r
  67   for (tout = 0; tout < MII_RD_TOUT; tout++) {\r
  68     if ((MIND & MIND_BUSY) == 0) {\r
  69       break;\r
  70     }\r
  71   }\r
  72   MCMD = 0;\r
  73   return (MRDD);\r
  74 }\r
  75 \r
  76 \r
  77 // Keil: function added to initialize Rx Descriptors\r
  78 void rx_descr_init (void)\r
  79 {\r
  80   unsigned int i;\r
  81 \r
  82   for (i = 0; i < NUM_RX_FRAG; i++) {\r
  83     RX_DESC_PACKET(i)  = RX_BUF(i);\r
  84     RX_DESC_CTRL(i)    = RCTRL_INT | (ETH_FRAG_SIZE-1);\r
  85     RX_STAT_INFO(i)    = 0;\r
  86     RX_STAT_HASHCRC(i) = 0;\r
  87   }\r
  88 \r
  89   /* Set EMAC Receive Descriptor Registers. */\r
  90   RxDescriptor    = RX_DESC_BASE;\r
  91   RxStatus        = RX_STAT_BASE;\r
  92   RxDescriptorNumber = NUM_RX_FRAG-1;\r
  93 \r
  94   /* Rx Descriptors Point to 0 */\r
  95   RxConsumeIndex  = 0;\r
  96 }\r
  97 \r
  98 \r
  99 // Keil: function added to initialize Tx Descriptors\r
 100 void tx_descr_init (void) {\r
 101   unsigned int i;\r
 102 \r
 103   for (i = 0; i < NUM_TX_FRAG; i++) {\r
 104     TX_DESC_PACKET(i) = TX_BUF(i);\r
 105     TX_DESC_CTRL(i)   = 0;\r
 106     TX_STAT_INFO(i)   = 0;\r
 107   }\r
 108 \r
 109   /* Set EMAC Transmit Descriptor Registers. */\r
 110   TxDescriptor    = TX_DESC_BASE;\r
 111   TxStatus        = TX_STAT_BASE;\r
 112   TxDescriptorNumber = NUM_TX_FRAG-1;\r
 113 \r
 114   /* Tx Descriptors Point to 0 */\r
 115   TxProduceIndex  = 0;\r
 116 }\r
 117 \r
 118 \r
 119 // configure port-pins for use with LAN-controller,\r
 120 // reset it and send the configuration-sequence\r
 121 \r
 122 portBASE_TYPE Init_EMAC(void)\r
 123 {\r
 124 portBASE_TYPE xReturn = pdPASS;\r
 125 static portBASE_TYPE xAttempt = 0;\r
 126 // Keil: function modified to access the EMAC\r
 127 // Initializes the EMAC ethernet controller\r
 128   volatile unsigned int regv,tout,id1,id2;\r
 129 \r
 130   /* Enable P1 Ethernet Pins. */\r
 131   PINSEL2 = configPINSEL2_VALUE;\r
 132   PINSEL3 = (PINSEL3 & ~0x0000000F) | 0x00000005;\r
 133 \r
 134   /* Power Up the EMAC controller. */\r
 135   PCONP |= 0x40000000;\r
 136   vTaskDelay( 10 );\r
 137 \r
 138   /* Reset all EMAC internal modules. */\r
 139   MAC1 = MAC1_RES_TX | MAC1_RES_MCS_TX | MAC1_RES_RX | MAC1_RES_MCS_RX |\r
 140              MAC1_SIM_RES | MAC1_SOFT_RES;\r
 141   Command = CR_REG_RES | CR_TX_RES | CR_RX_RES;\r
 142 \r
 143   /* A short delay after reset. */\r
 144   vTaskDelay( 10 );\r
 145 \r
 146   /* Initialize MAC control registers. */\r
 147   MAC1 = MAC1_PASS_ALL;\r
 148   MAC2 = MAC2_CRC_EN | MAC2_PAD_EN;\r
 149   MAXF = ETH_MAX_FLEN;\r
 150   CLRT = CLRT_DEF;\r
 151   IPGR = IPGR_DEF;\r
 152 \r
 153   /* Enable Reduced MII interface. */\r
 154   Command = CR_RMII | CR_PASS_RUNT_FRM;\r
 155 \r
 156   /* Reset Reduced MII Logic. */\r
 157   SUPP = SUPP_RES_RMII;\r
 158   SUPP = 0;\r
 159 \r
 160   /* Put the DP83848C in reset mode */\r
 161   write_PHY (PHY_REG_BMCR, 0x8000);\r
 162   write_PHY (PHY_REG_BMCR, 0x8000);\r
 163 \r
 164   /* Wait for hardware reset to end. */\r
 165   for (tout = 0; tout < 100; tout++) {\r
 166     vTaskDelay( 200 );\r
 167     regv = read_PHY (PHY_REG_BMCR);\r
 168     if (!(regv & 0x8000)) {\r
 169       /* Reset complete */\r
 170       break;\r
 171     }\r
 172   }\r
 173 \r
 174   /* Check if this is a DP83848C PHY. */\r
 175   id1 = read_PHY (PHY_REG_IDR1);\r
 176   id2 = read_PHY (PHY_REG_IDR2);\r
 177   if (((id1 << 16) | (id2 & 0xFFF0)) == DP83848C_ID) {\r
 178     /* Configure the PHY device */\r
 179 \r
 180     /* Use autonegotiation about the link speed. */\r
 181     write_PHY (PHY_REG_BMCR, PHY_AUTO_NEG);\r
 182     /* Wait to complete Auto_Negotiation. */\r
 183     for (tout = 0; tout < 10; tout++) {\r
 184       vTaskDelay( 200 );\r
 185       regv = read_PHY (PHY_REG_BMSR);\r
 186       if (regv & 0x0020) {\r
 187         /* Autonegotiation Complete. */\r
 188         break;\r
 189       }\r
 190     }\r
 191   }\r
 192   else\r
 193   {\r
 194     xReturn = pdFAIL;\r
 195   }\r
 196 \r
 197   /* Check the link status. */\r
 198   if( xReturn == pdPASS )\r
 199   {\r
 200     xReturn = pdFAIL;\r
 201     for (tout = 0; tout < 10; tout++) {\r
 202       vTaskDelay( 200 );\r
 203       regv = read_PHY (PHY_REG_STS);\r
 204       if (regv & 0x0001) {\r
 205         /* Link is on. */\r
 206         xReturn = pdPASS;\r
 207         break;\r
 208       }\r
 209     }\r
 210   }\r
 211 \r
 212   if( xReturn == pdPASS )\r
 213   {\r
 214     /* Configure Full/Half Duplex mode. */\r
 215     if (regv & 0x0004) {\r
 216       /* Full duplex is enabled. */\r
 217       MAC2    |= MAC2_FULL_DUP;\r
 218       Command |= CR_FULL_DUP;\r
 219       IPGT     = IPGT_FULL_DUP;\r
 220     }\r
 221     else {\r
 222       /* Half duplex mode. */\r
 223       IPGT = IPGT_HALF_DUP;\r
 224     }\r
 225 \r
 226     /* Configure 100MBit/10MBit mode. */\r
 227     if (regv & 0x0002) {\r
 228       /* 10MBit mode. */\r
 229       SUPP = 0;\r
 230     }\r
 231     else {\r
 232       /* 100MBit mode. */\r
 233       SUPP = SUPP_SPEED;\r
 234     }\r
 235 \r
 236     /* Set the Ethernet MAC Address registers */\r
 237     SA0 = (emacETHADDR0 << 8) | emacETHADDR1;\r
 238     SA1 = (emacETHADDR2 << 8) | emacETHADDR3;\r
 239     SA2 = (emacETHADDR4 << 8) | emacETHADDR5;\r
 240 \r
 241     /* Initialize Tx and Rx DMA Descriptors */\r
 242     rx_descr_init ();\r
 243     tx_descr_init ();\r
 244 \r
 245     /* Receive Broadcast and Perfect Match Packets */\r
 246     RxFilterCtrl = RFC_UCAST_EN | RFC_BCAST_EN | RFC_PERFECT_EN;\r
 247 \r
 248     /* Create the semaphore used ot wake the uIP task. */\r
 249     vSemaphoreCreateBinary( xEMACSemaphore );\r
 250 \r
 251     /* Reset all interrupts */\r
 252     IntClear  = 0xFFFF;\r
 253 \r
 254     /* Enable receive and transmit mode of MAC Ethernet core */\r
 255     Command  |= (CR_RX_EN | CR_TX_EN);\r
 256     MAC1     |= MAC1_REC_EN;\r
 257   }\r
 258 \r
 259   return xReturn;\r
 260 }\r
 261 \r
 262 \r
 263 // reads a word in little-endian byte order from RX_BUFFER\r
 264 \r
 265 unsigned short ReadFrame_EMAC(void)\r
 266 {\r
 267   return (*rptr++);\r
 268 }\r
 269 \r
 270 // reads a word in big-endian byte order from RX_FRAME_PORT\r
 271 // (useful to avoid permanent byte-swapping while reading\r
 272 // TCP/IP-data)\r
 273 \r
 274 unsigned short ReadFrameBE_EMAC(void)\r
 275 {\r
 276   unsigned short ReturnValue;\r
 277 \r
 278   ReturnValue = SwapBytes (*rptr++);\r
 279   return (ReturnValue);\r
 280 }\r
 281 \r
 282 \r
 283 // copies bytes from frame port to MCU-memory\r
 284 // NOTES: * an odd number of byte may only be transfered\r
 285 //          if the frame is read to the end!\r
 286 //        * MCU-memory MUST start at word-boundary\r
 287 \r
 288 void CopyFromFrame_EMAC(void *Dest, unsigned short Size)\r
 289 {\r
 290   unsigned short * piDest;                       // Keil: Pointer added to correct expression\r
 291 \r
 292   piDest = Dest;                                 // Keil: Line added\r
 293   while (Size > 1) {\r
 294     *piDest++ = ReadFrame_EMAC();\r
 295     Size -= 2;\r
 296   }\r
 297   \r
 298   if (Size) {                                         // check for leftover byte...\r
 299     *(unsigned char *)piDest = (char)ReadFrame_EMAC();// the LAN-Controller will return 0\r
 300   }                                                   // for the highbyte\r
 301 }\r
 302 \r
 303 // does a dummy read on frame-I/O-port\r
 304 // NOTE: only an even number of bytes is read!\r
 305 \r
 306 void DummyReadFrame_EMAC(unsigned short Size)    // discards an EVEN number of bytes\r
 307 {                                                // from RX-fifo\r
 308   while (Size > 1) {\r
 309     ReadFrame_EMAC();\r
 310     Size -= 2;\r
 311   }\r
 312 }\r
 313 \r
 314 // Reads the length of the received ethernet frame and checks if the \r
 315 // destination address is a broadcast message or not\r
 316 // returns the frame length\r
 317 unsigned short StartReadFrame(void) {\r
 318   unsigned short RxLen;\r
 319   unsigned int idx;\r
 320 \r
 321   idx = RxConsumeIndex;\r
 322   RxLen = (RX_STAT_INFO(idx) & RINFO_SIZE) - 3;\r
 323   rptr = (unsigned short *)RX_DESC_PACKET(idx);\r
 324   return(RxLen);\r
 325 }\r
 326 \r
 327 void EndReadFrame(void) {\r
 328   unsigned int idx;\r
 329 \r
 330   /* DMA free packet. */\r
 331   idx = RxConsumeIndex;\r
 332 \r
 333   if (++idx == NUM_RX_FRAG)\r
 334     idx = 0;\r
 335 \r
 336   RxConsumeIndex = idx;\r
 337 }\r
 338 \r
 339 unsigned int CheckFrameReceived(void) {             // Packet received ?\r
 340 \r
 341   if (RxProduceIndex != RxConsumeIndex)     // more packets received ?\r
 342     return(1);\r
 343   else \r
 344     return(0);\r
 345 }\r
 346 \r
 347 unsigned int uiGetEMACRxData( unsigned char *ucBuffer )\r
 348 {\r
 349 unsigned int uiLen = 0;\r
 350 \r
 351     if( RxProduceIndex != RxConsumeIndex )\r
 352     {\r
 353         uiLen = StartReadFrame();\r
 354         CopyFromFrame_EMAC( ucBuffer, uiLen );\r
 355         EndReadFrame();\r
 356     }\r
 357 \r
 358     return uiLen;\r
 359 }\r
 360 \r
 361 // requests space in EMAC memory for storing an outgoing frame\r
 362 \r
 363 void RequestSend(void)\r
 364 {\r
 365   unsigned int idx;\r
 366 \r
 367   idx  = TxProduceIndex;\r
 368   tptr = (unsigned short *)TX_DESC_PACKET(idx);\r
 369 }\r
 370 \r
 371 // check if ethernet controller is ready to accept the\r
 372 // frame we want to send\r
 373 \r
 374 unsigned int Rdy4Tx(void)\r
 375 {\r
 376   return (1);   // the ethernet controller transmits much faster\r
 377 }               // than the CPU can load its buffers\r
 378 \r
 379 \r
 380 // writes a word in little-endian byte order to TX_BUFFER\r
 381 void WriteFrame_EMAC(unsigned short Data)\r
 382 {\r
 383   *tptr++ = Data;\r
 384 }\r
 385 \r
 386 // copies bytes from MCU-memory to frame port\r
 387 // NOTES: * an odd number of byte may only be transfered\r
 388 //          if the frame is written to the end!\r
 389 //        * MCU-memory MUST start at word-boundary\r
 390 \r
 391 void CopyToFrame_EMAC(void *Source, unsigned int Size)\r
 392 {\r
 393   unsigned short * piSource;\r
 394 \r
 395   piSource = Source;\r
 396   Size = (Size + 1) & 0xFFFE;    // round Size up to next even number\r
 397   while (Size > 0) {\r
 398     WriteFrame_EMAC(*piSource++);\r
 399     Size -= 2;\r
 400   }\r
 401 }\r
 402 \r
 403 void DoSend_EMAC(unsigned short FrameSize)\r
 404 {\r
 405   unsigned int idx;\r
 406 \r
 407   idx = TxProduceIndex;\r
 408   TX_DESC_CTRL(idx) = FrameSize | TCTRL_LAST;\r
 409   if (++idx == NUM_TX_FRAG) idx = 0;\r
 410   TxProduceIndex = idx;\r
 411 }\r
 412 \r