git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/ARM7_STR75x_IAR/STLibrary/inc/75x_map.h

   1 /******************** (C) COPYRIGHT 2006 STMicroelectronics ********************\r
   2 * File Name          : 75x_map.h\r
   3 * Author             : MCD Application Team\r
   4 * Date First Issued  : 03/10/2006\r
   5 * Description        : This file contains all the peripheral register's definitions\r
   6 *                      and memory mapping.\r
   7 ********************************************************************************\r
   8 * History:\r
   9 * 07/17/2006 : V1.0\r
  10 * 03/10/2006 : V0.1\r
  11 ********************************************************************************\r
  12 * THE PRESENT SOFTWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS\r
  13 * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE TIME.\r
  14 * AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY DIRECT,\r
  15 * INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING FROM THE\r
  16 * CONTENT OF SUCH SOFTWARE AND/OR THE USE MADE BY CUSTOMERS OF THE CODING\r
  17 * INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.\r
  18 *******************************************************************************/\r
  19 \r
  20 /* Define to prevent recursive inclusion -------------------------------------*/\r
  21 #ifndef __75x_MAP_H\r
  22 #define __75x_MAP_H\r
  23 \r
  24 #ifndef EXT\r
  25   #define EXT extern\r
  26 #endif /* EXT */\r
  27 \r
  28 /* Includes ------------------------------------------------------------------*/\r
  29 #include "75x_conf.h"\r
  30 #include "75x_type.h"\r
  31 \r
  32 /* Exported types ------------------------------------------------------------*/\r
  33 /******************************************************************************/\r
  34 /*                          IP registers structures                           */\r
  35 /******************************************************************************/\r
  36 \r
  37 /*------------------------ Analog to Digital Converter -----------------------*/\r
  38 typedef struct\r
  39 {\r
  40   vu16 CLR0;\r
  41   u16  EMPTY1;\r
  42   vu16 CLR1;\r
  43   u16  EMPTY2;\r
  44   vu16 CLR2;\r
  45   u16  EMPTY3;\r
  46   vu16 CLR3;\r
  47   u16  EMPTY4;\r
  48   vu16 CLR4;\r
  49   u16  EMPTY5;\r
  50   vu16 TRA0;\r
  51   u16  EMPTY6;\r
  52   vu16 TRA1;\r
  53   u16  EMPTY7;\r
  54   vu16 TRA2;\r
  55   u16  EMPTY8;\r
  56   vu16 TRA3;\r
  57   u16  EMPTY9;\r
  58   vu16 TRB0;\r
  59   u16  EMPTY10;\r
  60   vu16 TRB1;\r
  61   u16  EMPTY11;\r
  62   vu16 TRB2;\r
  63   u16  EMPTY12;\r
  64   vu16 TRB3;\r
  65   u16  EMPTY13;\r
  66   vu16 DMAR;\r
  67   u16  EMPTY14[7];\r
  68   vu16 DMAE;\r
  69   u16  EMPTY15 ;\r
  70   vu16 PBR;\r
  71   u16  EMPTY16;\r
  72   vu16 IMR;\r
  73   u16  EMPTY17;\r
  74   vu16 D0;\r
  75   u16  EMPTY18;\r
  76   vu16 D1;\r
  77   u16  EMPTY19;\r
  78   vu16 D2;\r
  79   u16  EMPTY20;\r
  80   vu16 D3;\r
  81   u16  EMPTY21;\r
  82   vu16 D4;\r
  83   u16  EMPTY22;\r
  84   vu16 D5;\r
  85   u16  EMPTY23;\r
  86   vu16 D6;\r
  87   u16  EMPTY24;\r
  88   vu16 D7;\r
  89   u16  EMPTY25;\r
  90   vu16 D8;\r
  91   u16  EMPTY26;\r
  92   vu16 D9;\r
  93   u16  EMPTY27;\r
  94   vu16 D10;\r
  95   u16  EMPTY28;\r
  96   vu16 D11;\r
  97   u16  EMPTY29;\r
  98   vu16 D12;\r
  99   u16  EMPTY30;\r
 100   vu16 D13;\r
 101   u16  EMPTY31;\r
 102   vu16 D14;\r
 103   u16  EMPTY32;\r
 104   vu16 D15;\r
 105   u16  EMPTY33;\r
 106 } ADC_TypeDef;\r
 107 \r
 108 /*------------------------ Controller Area Network ---------------------------*/\r
 109 typedef struct\r
 110 {\r
 111   vu16 CRR;                     \r
 112   u16  EMPTY1;\r
 113   vu16 CMR;                     \r
 114   u16  EMPTY2;\r
 115   vu16 M1R;                     \r
 116   u16  EMPTY3;\r
 117   vu16 M2R;                     \r
 118   u16  EMPTY4;\r
 119   vu16 A1R;                     \r
 120   u16  EMPTY5;\r
 121   vu16 A2R;                     \r
 122   u16  EMPTY6;\r
 123   vu16 MCR;                     \r
 124   u16  EMPTY7;\r
 125   vu16 DA1R;            \r
 126   u16  EMPTY8;\r
 127   vu16 DA2R;            \r
 128   u16  EMPTY9;\r
 129   vu16 DB1R;            \r
 130   u16  EMPTY10;\r
 131   vu16 DB2R;            \r
 132   u16  EMPTY11[27];\r
 133 } CAN_MsgObj_TypeDef;\r
 134 \r
 135 typedef struct\r
 136 {\r
 137   vu16 CR;                      \r
 138   u16  EMPTY1;\r
 139   vu16 SR;                      \r
 140   u16  EMPTY2;\r
 141   vu16 ERR;                     \r
 142   u16  EMPTY3;\r
 143   vu16 BTR;                     \r
 144   u16  EMPTY4;\r
 145   vu16 IDR;                     \r
 146   u16  EMPTY5;\r
 147   vu16 TESTR;           \r
 148   u16  EMPTY6;\r
 149   vu16 BRPR;            \r
 150   u16  EMPTY7[3];\r
 151   CAN_MsgObj_TypeDef sMsgObj[2];\r
 152   u16  EMPTY8[16];\r
 153   vu16 TXR1R;           \r
 154   u16  EMPTY9;\r
 155   vu16 TXR2R;           \r
 156   u16  EMPTY10[13];\r
 157   vu16 ND1R;            \r
 158   u16  EMPTY11;\r
 159   vu16 ND2R;            \r
 160   u16  EMPTY12[13];\r
 161   vu16 IP1R;            \r
 162   u16  EMPTY13;\r
 163   vu16 IP2R;            \r
 164   u16  EMPTY14[13];\r
 165   vu16 MV1R;            \r
 166   u16  EMPTY15;\r
 167   vu16 MV2R;            \r
 168   u16  EMPTY16;\r
 169 } CAN_TypeDef;\r
 170 \r
 171 /*--------------------------- Configuration Register -------------------------*/\r
 172 typedef struct\r
 173 {\r
 174   vu32 GLCONF;\r
 175 } CFG_TypeDef;\r
 176 \r
 177 /*-------------------------------- DMA Controller ----------------------------*/\r
 178 typedef struct\r
 179 {\r
 180   vu16  SOURCEL;\r
 181   u16   EMPTY1;\r
 182   vu16  SOURCEH;\r
 183   u16   EMPTY2;\r
 184   vu16  DESTL;\r
 185   u16   EMPTY3;\r
 186   vu16  DESTH;\r
 187   u16   EMPTY4;\r
 188   vu16  MAX;\r
 189   u16   EMPTY5;\r
 190   vu16  CTRL;\r
 191   u16   EMPTY6;\r
 192   vuc16 SOCURRH;\r
 193   u16   EMPTY7;\r
 194   vuc16 SOCURRL;\r
 195   u16   EMPTY8;\r
 196   vuc16 DECURRH;\r
 197   u16   EMPTY9;\r
 198   vuc16 DECURRL;\r
 199   u16   EMPTY10;\r
 200   vuc16 TCNT;\r
 201   u16   EMPTY11;\r
 202   vu16  LUBUFF;\r
 203   u16   EMPTY12;\r
 204 } DMA_Stream_TypeDef;\r
 205 \r
 206 typedef struct\r
 207 {\r
 208   vu16 MASK;\r
 209   u16  EMPTY4;\r
 210   vu16 CLR;\r
 211   u16  EMPTY5;\r
 212   vuc16 STATUS;\r
 213   u16  EMPTY6;\r
 214   vu16 LAST;       \r
 215   u16  EMPTY7;\r
 216 } DMA_TypeDef;\r
 217 \r
 218 /*----------------------- Enhanced Interrupt Controller ----------------------*/\r
 219 typedef struct\r
 220 {\r
 221   vu32 ICR; \r
 222   vuc32 CICR;   \r
 223   vu32 CIPR;\r
 224   u32  EMPTY1;\r
 225   vu32 FIER;\r
 226   vu32 FIPR;\r
 227   vu32 IVR;\r
 228   vu32 FIR;\r
 229   vu32 IER;\r
 230   u32  EMPTY2[7];\r
 231   vu32 IPR;\r
 232   u32  EMPTY3[7];\r
 233   vu32 SIRn[32];\r
 234 } EIC_TypeDef;\r
 235 \r
 236 /*------------------------- External Interrupt Controller --------------------*/\r
 237 typedef struct\r
 238 {\r
 239   vu32 MR;\r
 240   vu32 TSR;\r
 241   vu32 SWIR;\r
 242   vu32 PR;\r
 243 } EXTIT_TypeDef;\r
 244 \r
 245 /*-------------------------- General Purpose IO ports ------------------------*/\r
 246 typedef struct\r
 247 {\r
 248   vu32 PC0;\r
 249   vu32 PC1;\r
 250   vu32 PC2;\r
 251   vu32 PD;\r
 252   vu32 PM;\r
 253 } GPIO_TypeDef;\r
 254 \r
 255 typedef struct\r
 256 {\r
 257   vu32 REMAP0R;\r
 258   vu32 REMAP1R;\r
 259 } GPIOREMAP_TypeDef;\r
 260 \r
 261 /*--------------------------------- I2C interface ----------------------------*/\r
 262 typedef struct\r
 263 {\r
 264   vu8 CR; \r
 265   u8  EMPTY1[3];\r
 266   vu8 SR1;\r
 267   u8  EMPTY2[3];\r
 268   vu8 SR2;\r
 269   u8  EMPTY3[3];\r
 270   vu8 CCR;\r
 271   u8  EMPTY4[3];\r
 272   vu8 OAR1;\r
 273   u8  EMPTY5[3];\r
 274   vu8 OAR2;\r
 275   u8  EMPTY6[3];\r
 276   vu8 DR;\r
 277   u8  EMPTY7[3];\r
 278   vu8 ECCR;\r
 279   u8  EMPTY8[3];\r
 280 } I2C_TypeDef;\r
 281 \r
 282 /*---------------------------- Power, Reset and Clocks -----------------------*/\r
 283 typedef  struct\r
 284 {\r
 285   vu32 CLKCTL;\r
 286   vu32 RFSR;\r
 287   vu32 PWRCTRL;\r
 288   u32  EMPTY1;\r
 289   vu32 PCLKEN;\r
 290   vu32 PSWRES;\r
 291   u32  EMPTY2[2];\r
 292   vu32 BKP0;\r
 293   vu32 BKP1;\r
 294 } MRCC_TypeDef;\r
 295 \r
 296 /*-------------------------------- Real Time Clock ---------------------------*/\r
 297 typedef struct\r
 298 {\r
 299   vu16 CRH;\r
 300   u16  EMPTY;\r
 301   vu16 CRL;\r
 302   u16  EMPTY1;\r
 303   vu16 PRLH;\r
 304   u16  EMPTY2;\r
 305   vu16 PRLL;\r
 306   u16  EMPTY3;\r
 307   vu16 DIVH;\r
 308   u16  EMPTY4;\r
 309   vu16 DIVL;\r
 310   u16  EMPTY5;\r
 311   vu16 CNTH;\r
 312   u16  EMPTY6;\r
 313   vu16 CNTL;\r
 314   u16  EMPTY7;\r
 315   vu16 ALRH;\r
 316   u16  EMPTY8;\r
 317   vu16 ALRL;\r
 318   u16  EMPTY9;\r
 319 } RTC_TypeDef;\r
 320 \r
 321 /*---------------------------- Serial Memory Interface -----------------------*/\r
 322 typedef struct\r
 323 {\r
 324   vu32 CR1;\r
 325   vu32 CR2;\r
 326   vu32 SR;\r
 327   vu32 TR;\r
 328   vuc32 RR;\r
 329 } SMI_TypeDef;\r
 330 \r
 331 /*--------------------------------- Timer Base -------------------------------*/\r
 332 typedef struct\r
 333 {\r
 334   vu16 CR;\r
 335   u16  EMPTY1;\r
 336   vu16 SCR;\r
 337   u16  EMPTY2;\r
 338   vu16 IMCR;\r
 339   u16  EMPTY3[7];\r
 340   vu16 RSR;\r
 341   u16  EMPTY4;\r
 342   vu16 RER;\r
 343   u16  EMPTY5;\r
 344   vu16 ISR;\r
 345   u16  EMPTY6;\r
 346   vu16 CNT;\r
 347   u16  EMPTY7;\r
 348   vu16 PSC;\r
 349   u16  EMPTY8[3];\r
 350   vu16 ARR;\r
 351   u16  EMPTY9[13];\r
 352   vu16 ICR1;\r
 353   u16  EMPTY10;\r
 354 } TB_TypeDef;\r
 355 \r
 356 /*------------------------------------ TIM -----------------------------------*/\r
 357 typedef struct\r
 358 {\r
 359   vu16 CR;\r
 360   u16  EMPTY1;\r
 361   vu16 SCR;\r
 362   u16  EMPTY2;\r
 363   vu16 IMCR;\r
 364   u16  EMPTY3;\r
 365   vu16 OMR1;\r
 366   u16  EMPTY4[5];\r
 367   vu16 RSR;\r
 368   u16  EMPTY5;\r
 369   vu16 RER;\r
 370   u16  EMPTY6;\r
 371   vu16 ISR;\r
 372   u16  EMPTY7;\r
 373   vu16 CNT;\r
 374   u16  EMPTY8;\r
 375   vu16 PSC;\r
 376   u16  EMPTY9[3];\r
 377   vu16 ARR;\r
 378   u16  EMPTY10;\r
 379   vu16 OCR1;\r
 380   u16  EMPTY11;\r
 381   vu16 OCR2;\r
 382   u16  EMPTY12[9];\r
 383   vu16 ICR1;\r
 384   u16  EMPTY13;\r
 385   vu16 ICR2;\r
 386   u16  EMPTY14[9];\r
 387   vu16 DMAB;\r
 388   u16  EMPTY15;\r
 389 } TIM_TypeDef;\r
 390 \r
 391 /*------------------------------------ PWM -----------------------------------*/\r
 392 typedef struct\r
 393 {\r
 394   vu16 CR;\r
 395   u16  EMPTY1;\r
 396   vu16 SCR;\r
 397   u16  EMPTY2[3];\r
 398   vu16 OMR1;\r
 399   u16  EMPTY3;\r
 400   vu16 OMR2;\r
 401   u16  EMPTY4[3];\r
 402   vu16 RSR;\r
 403   u16  EMPTY5;\r
 404   vu16 RER;\r
 405   u16  EMPTY6;\r
 406   vu16 ISR;\r
 407   u16  EMPTY7;\r
 408   vu16 CNT;\r
 409   u16  EMPTY8;\r
 410   vu16 PSC;\r
 411   u16  EMPTY9;\r
 412   vu16 RCR;\r
 413   u16  EMPTY10;\r
 414   vu16 ARR;\r
 415   u16  EMPTY11;\r
 416   vu16 OCR1;\r
 417   u16  EMPTY12;\r
 418   vu16 OCR2;\r
 419   u16  EMPTY13;\r
 420   vu16 OCR3;\r
 421   u16  EMPTY14[15];\r
 422   vu16 DTR;\r
 423   u16  EMPTY15;\r
 424   vu16 DMAB;\r
 425   u16  EMPTY16;\r
 426 } PWM_TypeDef;\r
 427 \r
 428 /*----------------------- Synchronous Serial Peripheral ----------------------*/\r
 429 typedef struct\r
 430 {\r
 431   vu32 CR0;\r
 432   vu32 CR1;\r
 433   vu32 DR;\r
 434   vu32 SR;\r
 435   vu32 PR;\r
 436   vu32 IMSCR;\r
 437   vu32 RISR;\r
 438   vu32 MISR;\r
 439   vu32 ICR;\r
 440   vu32 DMACR;\r
 441 } SSP_TypeDef;\r
 442 \r
 443 /*---------------- Universal Asynchronous Receiver Transmitter ---------------*/\r
 444 typedef struct\r
 445 {\r
 446   vu16 DR;\r
 447   u16  EMPTY;\r
 448   vu16 RSR;\r
 449   u16  EMPTY1[9];\r
 450   vu16 FR;\r
 451   u16  EMPTY2;\r
 452   vu16 BKR;\r
 453   u16  EMPTY3[3];\r
 454   vu16 IBRD;\r
 455   u16  EMPTY4;\r
 456   vu16 FBRD;\r
 457   u16  EMPTY5;\r
 458   vu16 LCR;\r
 459   u16  EMPTY6;\r
 460   vu16 CR;\r
 461   u16  EMPTY7;\r
 462   vu16 IFLS;\r
 463   u16  EMPTY8;\r
 464   vu16 IMSC;\r
 465   u16  EMPTY9;\r
 466   vu16 RIS;\r
 467   u16  EMPTY10;\r
 468   vu16 MIS;\r
 469   u16  EMPTY11;\r
 470   vu16 ICR;\r
 471   u16  EMPTY12;\r
 472   vu16 DMACR;\r
 473   u16  EMPTY13;\r
 474 } UART_TypeDef;\r
 475 \r
 476 /*---------------------------------- WATCHDOG --------------------------------*/\r
 477 typedef struct\r
 478 {\r
 479   vu16 CR;\r
 480   u16  EMPTY1;\r
 481   vu16 PR;\r
 482   u16 EMPTY2;\r
 483   vu16 VR;\r
 484   u16  EMPTY3;\r
 485   vu16 CNT;\r
 486   u16  EMPTY4;\r
 487   vu16 SR;\r
 488   u16  EMPTY5;\r
 489   vu16 MR;\r
 490   u16  EMPTY6;\r
 491   vu16 KR;\r
 492   u16  EMPTY7;\r
 493 } WDG_TypeDef;\r
 494 \r
 495 /*******************************************************************************\r
 496 *                      Peripherals' Base addresses\r
 497 *******************************************************************************/\r
 498 \r
 499 #define SRAM_BASE      0x40000000\r
 500 \r
 501 #define CONFIG_BASE    0x60000000\r
 502 \r
 503 #define SMIR_BASE      0x90000000\r
 504 \r
 505 #define PERIPH_BASE    0xFFFF0000\r
 506 \r
 507 #define CFG_BASE            (CONFIG_BASE + 0x0010)\r
 508 #define MRCC_BASE           (CONFIG_BASE + 0x0020)\r
 509 #define ADC_BASE            (PERIPH_BASE + 0x8400)\r
 510 #define TB_BASE             (PERIPH_BASE + 0x8800)\r
 511 #define TIM0_BASE           (PERIPH_BASE + 0x8C00)\r
 512 #define TIM1_BASE           (PERIPH_BASE + 0x9000)\r
 513 #define TIM2_BASE           (PERIPH_BASE + 0x9400)\r
 514 #define PWM_BASE            (PERIPH_BASE + 0x9800)\r
 515 #define WDG_BASE            (PERIPH_BASE + 0xB000)\r
 516 #define SSP0_BASE           (PERIPH_BASE + 0xB800)\r
 517 #define SSP1_BASE           (PERIPH_BASE + 0xBC00)\r
 518 #define CAN_BASE            (PERIPH_BASE + 0xC400)\r
 519 #define I2C_BASE            (PERIPH_BASE + 0xCC00)\r
 520 #define UART0_BASE          (PERIPH_BASE + 0xD400)\r
 521 #define UART1_BASE          (PERIPH_BASE + 0xD800)\r
 522 #define UART2_BASE          (PERIPH_BASE + 0xDC00)\r
 523 #define GPIO0_BASE          (PERIPH_BASE + 0xE400)\r
 524 #define GPIOREMAP_BASE      (PERIPH_BASE + 0xE420)\r
 525 #define GPIO1_BASE          (PERIPH_BASE + 0xE440)\r
 526 #define GPIO2_BASE          (PERIPH_BASE + 0xE480)\r
 527 #define DMA_BASE            (PERIPH_BASE + 0xECF0)\r
 528 #define DMA_Stream0_BASE    (PERIPH_BASE + 0xEC00)\r
 529 #define DMA_Stream1_BASE    (PERIPH_BASE + 0xEC40)\r
 530 #define DMA_Stream2_BASE    (PERIPH_BASE + 0xEC80)\r
 531 #define DMA_Stream3_BASE    (PERIPH_BASE + 0xECC0)\r
 532 #define RTC_BASE            (PERIPH_BASE + 0xF000)\r
 533 #define EXTIT_BASE          (PERIPH_BASE + 0xF400)\r
 534 #define EIC_BASE            (PERIPH_BASE + 0xF800)\r
 535 \r
 536 /*******************************************************************************\r
 537                             IPs' declaration\r
 538 *******************************************************************************/\r
 539 \r
 540 /*------------------- Non Debug Mode -----------------------------------------*/\r
 541 \r
 542 #ifndef DEBUG\r
 543   #define SMI            ((SMI_TypeDef *)           SMIR_BASE)\r
 544   #define CFG            ((CFG_TypeDef *)           CFG_BASE)\r
 545   #define MRCC           ((MRCC_TypeDef *)          MRCC_BASE)\r
 546   #define ADC            ((ADC_TypeDef *)           ADC_BASE)\r
 547   #define TB             ((TB_TypeDef *)            TB_BASE)\r
 548   #define TIM0           ((TIM_TypeDef *)           TIM0_BASE)\r
 549   #define TIM1           ((TIM_TypeDef *)           TIM1_BASE)\r
 550   #define TIM2           ((TIM_TypeDef *)           TIM2_BASE)\r
 551   #define PWM            ((PWM_TypeDef *)           PWM_BASE)\r
 552   #define WDG            ((WDG_TypeDef *)           WDG_BASE)\r
 553   #define SSP0           ((SSP_TypeDef *)           SSP0_BASE)\r
 554   #define SSP1           ((SSP_TypeDef *)           SSP1_BASE)\r
 555   #define CAN            ((CAN_TypeDef *)           CAN_BASE)\r
 556   #define I2C            ((I2C_TypeDef *)           I2C_BASE)\r
 557   #define UART0          ((UART_TypeDef *)          UART0_BASE)\r
 558   #define UART1          ((UART_TypeDef *)          UART1_BASE)\r
 559   #define UART2          ((UART_TypeDef *)          UART2_BASE)\r
 560   #define GPIO0          ((GPIO_TypeDef *)          GPIO0_BASE)\r
 561   #define GPIOREMAP      ((GPIOREMAP_TypeDef *)     GPIOREMAP_BASE)\r
 562   #define GPIO1          ((GPIO_TypeDef *)          GPIO1_BASE)\r
 563   #define GPIO2          ((GPIO_TypeDef *)          GPIO2_BASE)\r
 564   #define DMA            ((DMA_TypeDef *)           DMA_BASE)\r
 565   #define DMA_Stream0    ((DMA_Stream_TypeDef *)    DMA_Stream0_BASE)\r
 566   #define DMA_Stream1    ((DMA_Stream_TypeDef *)    DMA_Stream1_BASE)\r
 567   #define DMA_Stream2    ((DMA_Stream_TypeDef *)    DMA_Stream2_BASE)\r
 568   #define DMA_Stream3    ((DMA_Stream_TypeDef *)    DMA_Stream3_BASE)\r
 569   #define RTC            ((RTC_TypeDef *)           RTC_BASE)\r
 570   #define EXTIT          ((EXTIT_TypeDef *)         EXTIT_BASE)\r
 571   #define EIC            ((EIC_TypeDef *)           EIC_BASE)\r
 572 #else   /* DEBUG */\r
 573   #ifdef _SMI\r
 574     EXT SMI_TypeDef           *SMI;\r
 575   #endif /*_SMI */\r
 576 \r
 577   #ifdef _CFG\r
 578     EXT CFG_TypeDef           *CFG;\r
 579   #endif /*_CFG */\r
 580 \r
 581   #ifdef _MRCC\r
 582     EXT MRCC_TypeDef          *MRCC;\r
 583   #endif /*_MRCC */\r
 584 \r
 585   #ifdef _ADC\r
 586     EXT ADC_TypeDef           *ADC;\r
 587   #endif /*_ADC */  \r
 588 \r
 589   #ifdef _TB\r
 590     EXT TB_TypeDef            *TB;\r
 591   #endif /*_TB */\r
 592 \r
 593   #ifdef _TIM0\r
 594     EXT TIM_TypeDef           *TIM0;\r
 595   #endif /*_TIM0 */\r
 596 \r
 597   #ifdef _TIM1\r
 598     EXT TIM_TypeDef           *TIM1;\r
 599   #endif /*_TIM1 */\r
 600 \r
 601   #ifdef _TIM2\r
 602     EXT TIM_TypeDef           *TIM2;\r
 603   #endif /*_TIM2 */\r
 604 \r
 605   #ifdef _PWM\r
 606     EXT PWM_TypeDef           *PWM;\r
 607   #endif /*_PWM */\r
 608 \r
 609   #ifdef _WDG\r
 610     EXT WDG_TypeDef           *WDG;\r
 611   #endif /*_WDG */\r
 612 \r
 613   #ifdef _SSP0\r
 614     EXT SSP_TypeDef           *SSP0;\r
 615   #endif /*_SSP0 */\r
 616 \r
 617   #ifdef _SSP1\r
 618     EXT SSP_TypeDef           *SSP1;\r
 619   #endif /*_SSP1 */\r
 620 \r
 621   #ifdef _CAN\r
 622     EXT CAN_TypeDef           *CAN;\r
 623   #endif /*_CAN */\r
 624 \r
 625   #ifdef _I2C\r
 626     EXT I2C_TypeDef           *I2C;\r
 627   #endif /*_I2C */\r
 628 \r
 629   #ifdef _UART0\r
 630     EXT UART_TypeDef          *UART0;\r
 631   #endif /*_UART0 */\r
 632 \r
 633   #ifdef _UART1\r
 634     EXT UART_TypeDef          *UART1;\r
 635   #endif /*_UART1 */\r
 636 \r
 637   #ifdef _UART2\r
 638     EXT UART_TypeDef          *UART2;\r
 639   #endif /*_UART2 */\r
 640 \r
 641   #ifdef _GPIO0\r
 642     EXT GPIO_TypeDef          *GPIO0;\r
 643   #endif /*_GPIO0 */\r
 644 \r
 645   #ifdef _GPIOREMAP\r
 646     EXT GPIOREMAP_TypeDef     *GPIOREMAP;\r
 647   #endif /*_GPIOREMAP */\r
 648 \r
 649   #ifdef _GPIO1\r
 650     EXT GPIO_TypeDef          *GPIO1;\r
 651   #endif /*_GPIO1 */\r
 652 \r
 653   #ifdef _GPIO2\r
 654     EXT GPIO_TypeDef          *GPIO2;\r
 655   #endif /*_GPIO2 */\r
 656 \r
 657   #ifdef _DMA\r
 658     EXT DMA_TypeDef           *DMA;\r
 659   #endif /*_DMA */\r
 660 \r
 661   #ifdef _DMA_Stream0\r
 662     EXT DMA_Stream_TypeDef    *DMA_Stream0;\r
 663   #endif /*_DMA_Stream0 */\r
 664 \r
 665   #ifdef _DMA_Stream1\r
 666     EXT DMA_Stream_TypeDef    *DMA_Stream1;\r
 667   #endif /*_DMA_Stream1 */\r
 668 \r
 669   #ifdef _DMA_Stream2\r
 670     EXT DMA_Stream_TypeDef    *DMA_Stream2;\r
 671   #endif /*_DMA_Stream2 */\r
 672 \r
 673   #ifdef _DMA_Stream3\r
 674     EXT DMA_Stream_TypeDef    *DMA_Stream3;\r
 675   #endif /*_DMA_Stream3 */\r
 676 \r
 677   #ifdef _RTC\r
 678     EXT RTC_TypeDef           *RTC;\r
 679   #endif /*_RTC */\r
 680 \r
 681   #ifdef _EXTIT\r
 682     EXT EXTIT_TypeDef         *EXTIT;\r
 683   #endif /*_EXTIT */\r
 684 \r
 685   #ifdef _EIC\r
 686     EXT EIC_TypeDef           *EIC;\r
 687   #endif /*_EIC */\r
 688   \r
 689 #endif  /* DEBUG */\r
 690 \r
 691 /* Exported constants --------------------------------------------------------*/\r
 692 /* Exported macro ------------------------------------------------------------*/\r
 693 /* Exported functions ------------------------------------------------------- */\r
 694 \r
 695 #endif /* __75x_MAP_H */\r
 696 \r
 697 /******************* (C) COPYRIGHT 2006 STMicroelectronics *****END OF FILE****/\r