git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A53_64-bit_UltraScale_MPSoC/ZynqMP_hw_platform/psu_init.html

   1 <!DOCTYPE html PUBLIC "-//W3C//DTD HTML 4.0//EN" "http://www.w3.org/TR/REC-html40/strict.dtd">\r
   2 <html lang="en">\r
   3 <head>\r
   4 <meta http-equiv="content-type" content="text/html;charset=UTF-8">\r
   5 <title>Zynq PS configuration detail</title>\r
   6 <style type="text/css">.sitename {    background-color: #EEE;border:2px ridge #FFCF01;color: #B20838;       font-size:22px;       font-style:oblique;       font-weight:bold;margin:0px 0px 10px 0px;padding:5px 0px;        text-align:center;        z-index: 3;        -moz-border-radius: 10px;        -webkit-border-radius: 10px;        -khtml-border-radius: 10px;        border-radius: 10px;}.navpath {color: #FFCF01;       font-size:8px;padding: 7px 2px 2px 11px;         text-transform: capitalize;         z-index:2;}.navbar {    background-color: #B20838;    background-color: #EE3424;color: #fff;border: 1px solid #000;        border-left: 0px solid #000;        border-right: 0px solid #000;        font-family: arial, sans-serif;        font-weight: bold;height:50px;       letter-spacing: 2px;       text-transform: uppercase;position:fixed;top:0px;left:0px;right:0px;      z-index: 0;      /*         -moz-border-radius: 10px;         -webkit-border-radius: 10px;         -khtml-border-radius: 10px;         border-radius: 10px;       */}.navlink_container {    text-align:center;position: absolute;bottom:-1px;}.navbar a {color: #FFF;}.navbar a:hover {color: #EC891D;}.navbar ul {    margin-left: 0px;height: 70px;overflow: hidden;}.navbar li {    background-color: #B20838;padding: 4px 400px 4px 400px;float: left;       font-size:24px;width: 800px;}.navbar li:hover {    background-color: #000;color: #eee;}.navbar li#last {    padding-right: 10px;    border-right: 1px solid #050505;    background-image: none;}.nav_splash {width: 80%;float:right;      z-index: 0;}.search_form {position:fixed;top:25px;right:5px;      z-index:2;}.action_tray {padding:5px;position: fixed;top: 57px;width: 210px;}.action_tray_header {    text-align: center;    background-color: #DDD;border: 2px groove #FFCF01;        margin-bottom: 10px;        -moz-border-radius: 10px;        -webkit-border-radius: 10px;        -khtml-border-radius: 10px;        border-radius: 10px;}.action_tray_header:hover {    background-color: #eee;}.action_container {padding:10px 5px;        text-align: center;}.action {    background-color: #FFF;border: 1px outset #B20838;padding: 5px 0px;         font-weight:bolder;         margin-bottom: 2px;         -moz-border-radius: 7px;         -webkit-border-radius: 7px;         -khtml-border-radius: 7px;         border-radius: 7px;         text-transform:uppercase;color: #B20838; }.action:hover {border: 1px inset #000;        background-color: #FFCF01;color: #000;}.content_container {    background-color:#fff;border: 0px solid #000;        border-left: 1px solid #000;color: #000;overflow:auto;padding: 10px;position:fixed;left: 224px;top: 52px;right: 0px;bottom:0px;       text-align: left;       padding-right:25px;       z-index:1;}.SelectButtons {    background-color:white;    border-width:1px 1px 1px 1px;    border-style:solid;    border-color:black;margin:10px 10px 10px 0px;       z-index:2;       -moz-border-radius: 5px;       -webkit-border-radius: 5px;       -khtml-border-radius: 5px;       border-radius: 5px;       font-weight:bold;}address {    margin-top: 1em;    padding-top: 1em;    border-top: thin dotted     }.viewButtons {    background-color:#F3F781;    border-width:1px 1px 1px 1px;    border-style:solid;    border-color:black;margin:10px 0px 10px 0px;       z-index:2;       -moz-border-radius: 5px;       -webkit-border-radius: 5px;       -khtml-border-radius: 5px;       border-radius: 5px;       font-weight:bold;}address {    margin-top: 1em;    padding-top: 1em;    border-top: thin dotted }.db_selector {margin:10px 0px 10px 0px;}.db_selector_title {    background-color: #00FFFF;border: 1px solid #000;        margin-bottom:5px;        font-weight:bold;padding:5px 3px;        -moz-border-radius: 5px;        -webkit-border-radius: 5px;        -khtml-border-radius: 5px;        border-radius: 5px;}select {    background-color: #FFEFC0;    font-weight:bolder;padding:3px;        -moz-border-radius: 5px;        -webkit-border-radius: 5px;        -khtml-border-radius: 5px;        border-radius: 5px;}select:hover {           background-color: #AFEFF0;       }</style>\r
   7 <script type="text/javascript" language="JavaScript">function ChangeSilRegLink(id) {        var ver=document.getElementById(id).value;         if (ver == "Silicon3.0") {            document.getElementById("MIO_Registers").href="#psu_mio_init_data_3_0";            document.getElementById("PLL_Registers").href="#psu_pll_init_data_3_0";            document.getElementById("Clock_Registers").href="#psu_clock_init_data_3_0";            document.getElementById("DDR_Registers").href="#psu_ddr_init_data_3_0";            document.getElementById("Peri_Registers").href="#psu_peripherals_init_data_3_0";            window.location = '#psu_mio_init_data_3_0';        } else if (ver == "Silicon2.0") {            document.getElementById("MIO_Registers").href="#psu_mio_init_data_2_0";            document.getElementById("PLL_Registers").href="#psu_pll_init_data_2_0";            document.getElementById("Clock_Registers").href="#psu_clock_init_data_2_0";            document.getElementById("DDR_Registers").href="#psu_ddr_init_data_2_0";            document.getElementById("Peri_Registers").href="#psu_peripherals_init_data_2_0";            window.location = '#psu_mio_init_data_2_0';        } else {            document.getElementById("MIO_Registers").href="#psu_mio_init_data_1_0";            document.getElementById("PLL_Registers").href="#psu_pll_init_data_1_0";            document.getElementById("Clock_Registers").href="#psu_clock_init_data_1_0";            document.getElementById("DDR_Registers").href="#psu_ddr_init_data_1_0";            document.getElementById("Peri_Registers").href="#psu_peripherals_init_data_1_0";            window.location = '#psu_mio_init_data_1_0';        }}</script>\r
   8 <body>\r
   9 <DIV class="navbar">\r
  10 <DIV class="navlink_container">\r
  11 <A id="Summary" href="#">\r
  12 <li>\r
  13 <DIV class="navlink">Zynq PS Register Summary Viewer\r
  14 </DIV>\r
  15 </li>\r
  16 </A>\r
  17 </DIV>\r
  18 </DIV>\r
  19 <DIV class="action_tray">\r
  20 <A id="Report" href="#">\r
  21 <DIV class="sitename">Zynq PS7 Summary Report\r
  22 </DIV>\r
  23 </A>\r
  24 <DIV class="viewButtons">User Configurations\r
  25 </DIV>\r
  26 <DIV class="viewButtons">\r
  27 <A id="MIO_Configurations" href="#ZynqPerTab">\r
  28 <DIV class="viewButtonHalf">MIO Configurations\r
  29 </DIV>\r
  30 </A>\r
  31 <HR class="action_separator">\r
  32 <A id="CLK_Configurations" href="#ClockInfoTab">\r
  33 <DIV class="viewButtonHalf">CLK Configurations\r
  34 </DIV>\r
  35 </A>\r
  36 <HR class="action_separator">\r
  37 <A id="DDR_Configurations" href="#DDRInfoTab">\r
  38 <DIV class="viewButtonHalf">DDR Configurations\r
  39 </DIV>\r
  40 </A>\r
  41 <HR class="action_separator">\r
  42 <A id="SMC_Configurations" href="#SMCInfoTab">\r
  43 <DIV class="viewButtonHalf">SMC Configurations\r
  44 </DIV>\r
  45 </A>\r
  46 </DIV>\r
  47 <DIV class="db_selector">\r
  48 <DIV class="db_selector_title">Select Version:\r
  49 <select id="db_selection" class="db_selection" onChange="ChangeSilRegLink(this.id)" width="210" style="width: 210px">\r
  50 <option value="Silicon3.0">Silicon 3.0</option>\r
  51 <option value="Silicon2.0">Silicon 2.0</option>\r
  52 <option value="Silicon1.0">Silicon 1.0</option>\r
  53 </select>\r
  54 </DIV>\r
  55 </DIV>\r
  56 <DIV class="viewButtons">Zynq Register View\r
  57 </DIV>\r
  58 <DIV class="action_container">\r
  59 <A id="MIO_Registers" href="#psu_mio_init_data">\r
  60 <DIV class="action">MIO Registers\r
  61 </DIV>\r
  62 </A>\r
  63 <A id="PLL_Registers" href="#psu_pll_init_data">\r
  64 <DIV class="action">PLL Registers\r
  65 </DIV>\r
  66 </A>\r
  67 <A id="Clock_Registers" href="#psu_clock_init_data">\r
  68 <DIV class="action">Clock Registers\r
  69 </DIV>\r
  70 </A>\r
  71 <A id="DDR_Registers" href="#psu_ddr_init_data">\r
  72 <DIV class="action">DDR Registers\r
  73 </DIV>\r
  74 </A>\r
  75 <A id="Peri_Registers" href="#psu_peripherals_init_data">\r
  76 <DIV class="action">Peripherals Registers\r
  77 </DIV>\r
  78 </A>\r
  79 </DIV>\r
  80 <DIV class="content_container">This design is targeted for7vx485tboard (part number: )\r
  81 \r
  82 <br>\r
  83 <H1>Zynq Design Summary</H1>\r
  84 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
  85 <TR valign="top">\r
  86 <TD width=20% BGCOLOR=#C0C0FF>\r
  87 <B>Device</B>\r
  88 </TD>\r
  89 <TD width=80% BGCOLOR=#E6E6E6>\r
  90 7vx485t\r
  91 </TD>\r
  92 </TR>\r
  93 <TR valign="top">\r
  94 <TD width=20% BGCOLOR=#C0C0FF>\r
  95 <B>SpeedGrade</B>\r
  96 </TD>\r
  97 <TD width=80% BGCOLOR=#E6E6E6>\r
  98 7vx485t\r
  99 </TD>\r
 100 </TR>\r
 101 <TR valign="top">\r
 102 <TD width=20% BGCOLOR=#C0C0FF>\r
 103 <B>Part</B>\r
 104 </TD>\r
 105 <TD width=80% BGCOLOR=#E6E6E6>\r
 106 \r
 107 </TD>\r
 108 </TR>\r
 109 <TR valign="top">\r
 110 <TD width=20% BGCOLOR=#C0C0FF>\r
 111 <B>Description</B>\r
 112 </TD>\r
 113 <TD width=80% BGCOLOR=#E6E6E6>\r
 114 Zynq PS Configuration Report with register details\r
 115 </TD>\r
 116 </TR>\r
 117 <TR valign="top">\r
 118 <TD width=20% BGCOLOR=#C0C0FF>\r
 119 <B>Vendor</B>\r
 120 </TD>\r
 121 <TD width=80% BGCOLOR=#E6E6E6>\r
 122 Xilinx\r
 123 </TD>\r
 124 </TR>\r
 125 </TABLE>\r
 126 <H2><a name="ZynqPerTab">MIO Table View</a></H2>\r
 127 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
 128 <TR valign="top">\r
 129 <TD width=10% BGCOLOR=#C0C0FF>\r
 130 <B>MIO Pin</B>\r
 131 </TD>\r
 132 <TD width=10% BGCOLOR=#C0C0FF>\r
 133 <B>Peripheral</B>\r
 134 </TD>\r
 135 <TD width=10% BGCOLOR=#C0C0FF>\r
 136 <B>Signal</B>\r
 137 </TD>\r
 138 <TD width=10% BGCOLOR=#C0C0FF>\r
 139 <B>IO Type</B>\r
 140 </TD>\r
 141 <TD width=10% BGCOLOR=#C0C0FF>\r
 142 <B>Speed</B>\r
 143 </TD>\r
 144 <TD width=10% BGCOLOR=#C0C0FF>\r
 145 <B>Pullup</B>\r
 146 </TD>\r
 147 <TD width=10% BGCOLOR=#C0C0FF>\r
 148 <B>Direction</B>\r
 149 </TD>\r
 150 </TR>\r
 151 <TR valign="top">\r
 152 <TD width=10% BGCOLOR=#FBF5EF>\r
 153 <B>MIO 0</B>\r
 154 </TD>\r
 155 <TD width=10% BGCOLOR=#FBF5EF>\r
 156 Single Quad SPI (4bit)\r
 157 </TD>\r
 158 <TD width=10% BGCOLOR=#FBF5EF>\r
 159 sclk_out\r
 160 </TD>\r
 161 <TD width=10% BGCOLOR=#FBF5EF>\r
 162 0\r
 163 </TD>\r
 164 <TD width=10% BGCOLOR=#FBF5EF>\r
 165 0\r
 166 </TD>\r
 167 <TD width=10% BGCOLOR=#FBF5EF>\r
 168 1\r
 169 </TD>\r
 170 <TD width=10% BGCOLOR=#FBF5EF>\r
 171 out\r
 172 </TD>\r
 173 </TR>\r
 174 <TR valign="top">\r
 175 <TD width=10% BGCOLOR=#FBF5EF>\r
 176 <B>MIO 1</B>\r
 177 </TD>\r
 178 <TD width=10% BGCOLOR=#FBF5EF>\r
 179 Single Quad SPI (4bit)\r
 180 </TD>\r
 181 <TD width=10% BGCOLOR=#FBF5EF>\r
 182 so_mo1\r
 183 </TD>\r
 184 <TD width=10% BGCOLOR=#FBF5EF>\r
 185 0\r
 186 </TD>\r
 187 <TD width=10% BGCOLOR=#FBF5EF>\r
 188 0\r
 189 </TD>\r
 190 <TD width=10% BGCOLOR=#FBF5EF>\r
 191 1\r
 192 </TD>\r
 193 <TD width=10% BGCOLOR=#FBF5EF>\r
 194 inout\r
 195 </TD>\r
 196 </TR>\r
 197 <TR valign="top">\r
 198 <TD width=10% BGCOLOR=#FBF5EF>\r
 199 <B>MIO 2</B>\r
 200 </TD>\r
 201 <TD width=10% BGCOLOR=#FBF5EF>\r
 202 Single Quad SPI (4bit)\r
 203 </TD>\r
 204 <TD width=10% BGCOLOR=#FBF5EF>\r
 205 mo2\r
 206 </TD>\r
 207 <TD width=10% BGCOLOR=#FBF5EF>\r
 208 0\r
 209 </TD>\r
 210 <TD width=10% BGCOLOR=#FBF5EF>\r
 211 0\r
 212 </TD>\r
 213 <TD width=10% BGCOLOR=#FBF5EF>\r
 214 1\r
 215 </TD>\r
 216 <TD width=10% BGCOLOR=#FBF5EF>\r
 217 inout\r
 218 </TD>\r
 219 </TR>\r
 220 <TR valign="top">\r
 221 <TD width=10% BGCOLOR=#FBF5EF>\r
 222 <B>MIO 3</B>\r
 223 </TD>\r
 224 <TD width=10% BGCOLOR=#FBF5EF>\r
 225 Single Quad SPI (4bit)\r
 226 </TD>\r
 227 <TD width=10% BGCOLOR=#FBF5EF>\r
 228 mo3\r
 229 </TD>\r
 230 <TD width=10% BGCOLOR=#FBF5EF>\r
 231 0\r
 232 </TD>\r
 233 <TD width=10% BGCOLOR=#FBF5EF>\r
 234 0\r
 235 </TD>\r
 236 <TD width=10% BGCOLOR=#FBF5EF>\r
 237 1\r
 238 </TD>\r
 239 <TD width=10% BGCOLOR=#FBF5EF>\r
 240 inout\r
 241 </TD>\r
 242 </TR>\r
 243 <TR valign="top">\r
 244 <TD width=10% BGCOLOR=#FBF5EF>\r
 245 <B>MIO 4</B>\r
 246 </TD>\r
 247 <TD width=10% BGCOLOR=#FBF5EF>\r
 248 Single Quad SPI (4bit)\r
 249 </TD>\r
 250 <TD width=10% BGCOLOR=#FBF5EF>\r
 251 si_mi0\r
 252 </TD>\r
 253 <TD width=10% BGCOLOR=#FBF5EF>\r
 254 0\r
 255 </TD>\r
 256 <TD width=10% BGCOLOR=#FBF5EF>\r
 257 0\r
 258 </TD>\r
 259 <TD width=10% BGCOLOR=#FBF5EF>\r
 260 1\r
 261 </TD>\r
 262 <TD width=10% BGCOLOR=#FBF5EF>\r
 263 inout\r
 264 </TD>\r
 265 </TR>\r
 266 <TR valign="top">\r
 267 <TD width=10% BGCOLOR=#FBF5EF>\r
 268 <B>MIO 5</B>\r
 269 </TD>\r
 270 <TD width=10% BGCOLOR=#FBF5EF>\r
 271 Single Quad SPI (4bit)\r
 272 </TD>\r
 273 <TD width=10% BGCOLOR=#FBF5EF>\r
 274 n_ss_out\r
 275 </TD>\r
 276 <TD width=10% BGCOLOR=#FBF5EF>\r
 277 0\r
 278 </TD>\r
 279 <TD width=10% BGCOLOR=#FBF5EF>\r
 280 0\r
 281 </TD>\r
 282 <TD width=10% BGCOLOR=#FBF5EF>\r
 283 1\r
 284 </TD>\r
 285 <TD width=10% BGCOLOR=#FBF5EF>\r
 286 out\r
 287 </TD>\r
 288 </TR>\r
 289 <TR valign="top">\r
 290 <TD width=10% BGCOLOR=#FBF5EF>\r
 291 <B>MIO 6</B>\r
 292 </TD>\r
 293 <TD width=10% BGCOLOR=#FBF5EF>\r
 294 GPIO0 MIO\r
 295 </TD>\r
 296 <TD width=10% BGCOLOR=#FBF5EF>\r
 297 gpio0[6]\r
 298 </TD>\r
 299 <TD width=10% BGCOLOR=#FBF5EF>\r
 300 0\r
 301 </TD>\r
 302 <TD width=10% BGCOLOR=#FBF5EF>\r
 303 0\r
 304 </TD>\r
 305 <TD width=10% BGCOLOR=#FBF5EF>\r
 306 1\r
 307 </TD>\r
 308 <TD width=10% BGCOLOR=#FBF5EF>\r
 309 inout\r
 310 </TD>\r
 311 </TR>\r
 312 <TR valign="top">\r
 313 <TD width=10% BGCOLOR=#FBF5EF>\r
 314 <B>MIO 7</B>\r
 315 </TD>\r
 316 <TD width=10% BGCOLOR=#FBF5EF>\r
 317 GPIO0 MIO\r
 318 </TD>\r
 319 <TD width=10% BGCOLOR=#FBF5EF>\r
 320 gpio0[7]\r
 321 </TD>\r
 322 <TD width=10% BGCOLOR=#FBF5EF>\r
 323 0\r
 324 </TD>\r
 325 <TD width=10% BGCOLOR=#FBF5EF>\r
 326 0\r
 327 </TD>\r
 328 <TD width=10% BGCOLOR=#FBF5EF>\r
 329 1\r
 330 </TD>\r
 331 <TD width=10% BGCOLOR=#FBF5EF>\r
 332 inout\r
 333 </TD>\r
 334 </TR>\r
 335 <TR valign="top">\r
 336 <TD width=10% BGCOLOR=#FBF5EF>\r
 337 <B>MIO 8</B>\r
 338 </TD>\r
 339 <TD width=10% BGCOLOR=#FBF5EF>\r
 340 GPIO0 MIO\r
 341 </TD>\r
 342 <TD width=10% BGCOLOR=#FBF5EF>\r
 343 gpio0[8]\r
 344 </TD>\r
 345 <TD width=10% BGCOLOR=#FBF5EF>\r
 346 0\r
 347 </TD>\r
 348 <TD width=10% BGCOLOR=#FBF5EF>\r
 349 0\r
 350 </TD>\r
 351 <TD width=10% BGCOLOR=#FBF5EF>\r
 352 1\r
 353 </TD>\r
 354 <TD width=10% BGCOLOR=#FBF5EF>\r
 355 inout\r
 356 </TD>\r
 357 </TR>\r
 358 <TR valign="top">\r
 359 <TD width=10% BGCOLOR=#FBF5EF>\r
 360 <B>MIO 9</B>\r
 361 </TD>\r
 362 <TD width=10% BGCOLOR=#FBF5EF>\r
 363 GPIO0 MIO\r
 364 </TD>\r
 365 <TD width=10% BGCOLOR=#FBF5EF>\r
 366 gpio0[9]\r
 367 </TD>\r
 368 <TD width=10% BGCOLOR=#FBF5EF>\r
 369 0\r
 370 </TD>\r
 371 <TD width=10% BGCOLOR=#FBF5EF>\r
 372 0\r
 373 </TD>\r
 374 <TD width=10% BGCOLOR=#FBF5EF>\r
 375 1\r
 376 </TD>\r
 377 <TD width=10% BGCOLOR=#FBF5EF>\r
 378 inout\r
 379 </TD>\r
 380 </TR>\r
 381 <TR valign="top">\r
 382 <TD width=10% BGCOLOR=#FBF5EF>\r
 383 <B>MIO 10</B>\r
 384 </TD>\r
 385 <TD width=10% BGCOLOR=#FBF5EF>\r
 386 NAND\r
 387 </TD>\r
 388 <TD width=10% BGCOLOR=#FBF5EF>\r
 389 nfc_rb_n[0]\r
 390 </TD>\r
 391 <TD width=10% BGCOLOR=#FBF5EF>\r
 392 0\r
 393 </TD>\r
 394 <TD width=10% BGCOLOR=#FBF5EF>\r
 395 0\r
 396 </TD>\r
 397 <TD width=10% BGCOLOR=#FBF5EF>\r
 398 1\r
 399 </TD>\r
 400 <TD width=10% BGCOLOR=#FBF5EF>\r
 401 in\r
 402 </TD>\r
 403 </TR>\r
 404 <TR valign="top">\r
 405 <TD width=10% BGCOLOR=#FBF5EF>\r
 406 <B>MIO 11</B>\r
 407 </TD>\r
 408 <TD width=10% BGCOLOR=#FBF5EF>\r
 409 NAND\r
 410 </TD>\r
 411 <TD width=10% BGCOLOR=#FBF5EF>\r
 412 nfc_rb_n[1]\r
 413 </TD>\r
 414 <TD width=10% BGCOLOR=#FBF5EF>\r
 415 0\r
 416 </TD>\r
 417 <TD width=10% BGCOLOR=#FBF5EF>\r
 418 0\r
 419 </TD>\r
 420 <TD width=10% BGCOLOR=#FBF5EF>\r
 421 1\r
 422 </TD>\r
 423 <TD width=10% BGCOLOR=#FBF5EF>\r
 424 in\r
 425 </TD>\r
 426 </TR>\r
 427 <TR valign="top">\r
 428 <TD width=10% BGCOLOR=#FBF5EF>\r
 429 <B>MIO 12</B>\r
 430 </TD>\r
 431 <TD width=10% BGCOLOR=#FBF5EF>\r
 432 GPIO0 MIO\r
 433 </TD>\r
 434 <TD width=10% BGCOLOR=#FBF5EF>\r
 435 gpio0[12]\r
 436 </TD>\r
 437 <TD width=10% BGCOLOR=#FBF5EF>\r
 438 0\r
 439 </TD>\r
 440 <TD width=10% BGCOLOR=#FBF5EF>\r
 441 0\r
 442 </TD>\r
 443 <TD width=10% BGCOLOR=#FBF5EF>\r
 444 1\r
 445 </TD>\r
 446 <TD width=10% BGCOLOR=#FBF5EF>\r
 447 inout\r
 448 </TD>\r
 449 </TR>\r
 450 <TR valign="top">\r
 451 <TD width=10% BGCOLOR=#FBF5EF>\r
 452 <B>MIO 13</B>\r
 453 </TD>\r
 454 <TD width=10% BGCOLOR=#FBF5EF>\r
 455 NAND\r
 456 </TD>\r
 457 <TD width=10% BGCOLOR=#FBF5EF>\r
 458 nfc_ce[0]\r
 459 </TD>\r
 460 <TD width=10% BGCOLOR=#FBF5EF>\r
 461 0\r
 462 </TD>\r
 463 <TD width=10% BGCOLOR=#FBF5EF>\r
 464 0\r
 465 </TD>\r
 466 <TD width=10% BGCOLOR=#FBF5EF>\r
 467 1\r
 468 </TD>\r
 469 <TD width=10% BGCOLOR=#FBF5EF>\r
 470 out\r
 471 </TD>\r
 472 </TR>\r
 473 <TR valign="top">\r
 474 <TD width=10% BGCOLOR=#FBF5EF>\r
 475 <B>MIO 14</B>\r
 476 </TD>\r
 477 <TD width=10% BGCOLOR=#FBF5EF>\r
 478 NAND\r
 479 </TD>\r
 480 <TD width=10% BGCOLOR=#FBF5EF>\r
 481 nfc_cle\r
 482 </TD>\r
 483 <TD width=10% BGCOLOR=#FBF5EF>\r
 484 0\r
 485 </TD>\r
 486 <TD width=10% BGCOLOR=#FBF5EF>\r
 487 0\r
 488 </TD>\r
 489 <TD width=10% BGCOLOR=#FBF5EF>\r
 490 1\r
 491 </TD>\r
 492 <TD width=10% BGCOLOR=#FBF5EF>\r
 493 out\r
 494 </TD>\r
 495 </TR>\r
 496 <TR valign="top">\r
 497 <TD width=10% BGCOLOR=#FBF5EF>\r
 498 <B>MIO 15</B>\r
 499 </TD>\r
 500 <TD width=10% BGCOLOR=#FBF5EF>\r
 501 NAND\r
 502 </TD>\r
 503 <TD width=10% BGCOLOR=#FBF5EF>\r
 504 nfc_ale\r
 505 </TD>\r
 506 <TD width=10% BGCOLOR=#FBF5EF>\r
 507 0\r
 508 </TD>\r
 509 <TD width=10% BGCOLOR=#FBF5EF>\r
 510 0\r
 511 </TD>\r
 512 <TD width=10% BGCOLOR=#FBF5EF>\r
 513 1\r
 514 </TD>\r
 515 <TD width=10% BGCOLOR=#FBF5EF>\r
 516 out\r
 517 </TD>\r
 518 </TR>\r
 519 <TR valign="top">\r
 520 <TD width=10% BGCOLOR=#FBF5EF>\r
 521 <B>MIO 16</B>\r
 522 </TD>\r
 523 <TD width=10% BGCOLOR=#FBF5EF>\r
 524 NAND\r
 525 </TD>\r
 526 <TD width=10% BGCOLOR=#FBF5EF>\r
 527 nfc_dq_out[0]\r
 528 </TD>\r
 529 <TD width=10% BGCOLOR=#FBF5EF>\r
 530 0\r
 531 </TD>\r
 532 <TD width=10% BGCOLOR=#FBF5EF>\r
 533 0\r
 534 </TD>\r
 535 <TD width=10% BGCOLOR=#FBF5EF>\r
 536 1\r
 537 </TD>\r
 538 <TD width=10% BGCOLOR=#FBF5EF>\r
 539 inout\r
 540 </TD>\r
 541 </TR>\r
 542 <TR valign="top">\r
 543 <TD width=10% BGCOLOR=#FBF5EF>\r
 544 <B>MIO 17</B>\r
 545 </TD>\r
 546 <TD width=10% BGCOLOR=#FBF5EF>\r
 547 NAND\r
 548 </TD>\r
 549 <TD width=10% BGCOLOR=#FBF5EF>\r
 550 nfc_dq_out[1]\r
 551 </TD>\r
 552 <TD width=10% BGCOLOR=#FBF5EF>\r
 553 0\r
 554 </TD>\r
 555 <TD width=10% BGCOLOR=#FBF5EF>\r
 556 0\r
 557 </TD>\r
 558 <TD width=10% BGCOLOR=#FBF5EF>\r
 559 1\r
 560 </TD>\r
 561 <TD width=10% BGCOLOR=#FBF5EF>\r
 562 inout\r
 563 </TD>\r
 564 </TR>\r
 565 <TR valign="top">\r
 566 <TD width=10% BGCOLOR=#FBF5EF>\r
 567 <B>MIO 18</B>\r
 568 </TD>\r
 569 <TD width=10% BGCOLOR=#FBF5EF>\r
 570 NAND\r
 571 </TD>\r
 572 <TD width=10% BGCOLOR=#FBF5EF>\r
 573 nfc_dq_out[2]\r
 574 </TD>\r
 575 <TD width=10% BGCOLOR=#FBF5EF>\r
 576 0\r
 577 </TD>\r
 578 <TD width=10% BGCOLOR=#FBF5EF>\r
 579 0\r
 580 </TD>\r
 581 <TD width=10% BGCOLOR=#FBF5EF>\r
 582 1\r
 583 </TD>\r
 584 <TD width=10% BGCOLOR=#FBF5EF>\r
 585 inout\r
 586 </TD>\r
 587 </TR>\r
 588 <TR valign="top">\r
 589 <TD width=10% BGCOLOR=#FBF5EF>\r
 590 <B>MIO 19</B>\r
 591 </TD>\r
 592 <TD width=10% BGCOLOR=#FBF5EF>\r
 593 NAND\r
 594 </TD>\r
 595 <TD width=10% BGCOLOR=#FBF5EF>\r
 596 nfc_dq_out[3]\r
 597 </TD>\r
 598 <TD width=10% BGCOLOR=#FBF5EF>\r
 599 0\r
 600 </TD>\r
 601 <TD width=10% BGCOLOR=#FBF5EF>\r
 602 0\r
 603 </TD>\r
 604 <TD width=10% BGCOLOR=#FBF5EF>\r
 605 1\r
 606 </TD>\r
 607 <TD width=10% BGCOLOR=#FBF5EF>\r
 608 inout\r
 609 </TD>\r
 610 </TR>\r
 611 <TR valign="top">\r
 612 <TD width=10% BGCOLOR=#FBF5EF>\r
 613 <B>MIO 20</B>\r
 614 </TD>\r
 615 <TD width=10% BGCOLOR=#FBF5EF>\r
 616 NAND\r
 617 </TD>\r
 618 <TD width=10% BGCOLOR=#FBF5EF>\r
 619 nfc_dq_out[4]\r
 620 </TD>\r
 621 <TD width=10% BGCOLOR=#FBF5EF>\r
 622 0\r
 623 </TD>\r
 624 <TD width=10% BGCOLOR=#FBF5EF>\r
 625 0\r
 626 </TD>\r
 627 <TD width=10% BGCOLOR=#FBF5EF>\r
 628 1\r
 629 </TD>\r
 630 <TD width=10% BGCOLOR=#FBF5EF>\r
 631 inout\r
 632 </TD>\r
 633 </TR>\r
 634 <TR valign="top">\r
 635 <TD width=10% BGCOLOR=#FBF5EF>\r
 636 <B>MIO 21</B>\r
 637 </TD>\r
 638 <TD width=10% BGCOLOR=#FBF5EF>\r
 639 NAND\r
 640 </TD>\r
 641 <TD width=10% BGCOLOR=#FBF5EF>\r
 642 nfc_dq_out[5]\r
 643 </TD>\r
 644 <TD width=10% BGCOLOR=#FBF5EF>\r
 645 0\r
 646 </TD>\r
 647 <TD width=10% BGCOLOR=#FBF5EF>\r
 648 0\r
 649 </TD>\r
 650 <TD width=10% BGCOLOR=#FBF5EF>\r
 651 1\r
 652 </TD>\r
 653 <TD width=10% BGCOLOR=#FBF5EF>\r
 654 inout\r
 655 </TD>\r
 656 </TR>\r
 657 <TR valign="top">\r
 658 <TD width=10% BGCOLOR=#FBF5EF>\r
 659 <B>MIO 22</B>\r
 660 </TD>\r
 661 <TD width=10% BGCOLOR=#FBF5EF>\r
 662 NAND\r
 663 </TD>\r
 664 <TD width=10% BGCOLOR=#FBF5EF>\r
 665 nfc_we_b\r
 666 </TD>\r
 667 <TD width=10% BGCOLOR=#FBF5EF>\r
 668 0\r
 669 </TD>\r
 670 <TD width=10% BGCOLOR=#FBF5EF>\r
 671 0\r
 672 </TD>\r
 673 <TD width=10% BGCOLOR=#FBF5EF>\r
 674 1\r
 675 </TD>\r
 676 <TD width=10% BGCOLOR=#FBF5EF>\r
 677 out\r
 678 </TD>\r
 679 </TR>\r
 680 <TR valign="top">\r
 681 <TD width=10% BGCOLOR=#FBF5EF>\r
 682 <B>MIO 23</B>\r
 683 </TD>\r
 684 <TD width=10% BGCOLOR=#FBF5EF>\r
 685 NAND\r
 686 </TD>\r
 687 <TD width=10% BGCOLOR=#FBF5EF>\r
 688 nfc_dq_out[6]\r
 689 </TD>\r
 690 <TD width=10% BGCOLOR=#FBF5EF>\r
 691 0\r
 692 </TD>\r
 693 <TD width=10% BGCOLOR=#FBF5EF>\r
 694 0\r
 695 </TD>\r
 696 <TD width=10% BGCOLOR=#FBF5EF>\r
 697 1\r
 698 </TD>\r
 699 <TD width=10% BGCOLOR=#FBF5EF>\r
 700 inout\r
 701 </TD>\r
 702 </TR>\r
 703 <TR valign="top">\r
 704 <TD width=10% BGCOLOR=#FBF5EF>\r
 705 <B>MIO 24</B>\r
 706 </TD>\r
 707 <TD width=10% BGCOLOR=#FBF5EF>\r
 708 NAND\r
 709 </TD>\r
 710 <TD width=10% BGCOLOR=#FBF5EF>\r
 711 nfc_dq_out[7]\r
 712 </TD>\r
 713 <TD width=10% BGCOLOR=#FBF5EF>\r
 714 0\r
 715 </TD>\r
 716 <TD width=10% BGCOLOR=#FBF5EF>\r
 717 0\r
 718 </TD>\r
 719 <TD width=10% BGCOLOR=#FBF5EF>\r
 720 1\r
 721 </TD>\r
 722 <TD width=10% BGCOLOR=#FBF5EF>\r
 723 inout\r
 724 </TD>\r
 725 </TR>\r
 726 <TR valign="top">\r
 727 <TD width=10% BGCOLOR=#FBF5EF>\r
 728 <B>MIO 25</B>\r
 729 </TD>\r
 730 <TD width=10% BGCOLOR=#FBF5EF>\r
 731 NAND\r
 732 </TD>\r
 733 <TD width=10% BGCOLOR=#FBF5EF>\r
 734 nfc_re_n\r
 735 </TD>\r
 736 <TD width=10% BGCOLOR=#FBF5EF>\r
 737 0\r
 738 </TD>\r
 739 <TD width=10% BGCOLOR=#FBF5EF>\r
 740 0\r
 741 </TD>\r
 742 <TD width=10% BGCOLOR=#FBF5EF>\r
 743 1\r
 744 </TD>\r
 745 <TD width=10% BGCOLOR=#FBF5EF>\r
 746 out\r
 747 </TD>\r
 748 </TR>\r
 749 <TR valign="top">\r
 750 <TD width=10% BGCOLOR=#FBF5EF>\r
 751 <B>MIO 26</B>\r
 752 </TD>\r
 753 <TD width=10% BGCOLOR=#FBF5EF>\r
 754 NAND\r
 755 </TD>\r
 756 <TD width=10% BGCOLOR=#FBF5EF>\r
 757 nfc_ce[1]\r
 758 </TD>\r
 759 <TD width=10% BGCOLOR=#FBF5EF>\r
 760 0\r
 761 </TD>\r
 762 <TD width=10% BGCOLOR=#FBF5EF>\r
 763 0\r
 764 </TD>\r
 765 <TD width=10% BGCOLOR=#FBF5EF>\r
 766 1\r
 767 </TD>\r
 768 <TD width=10% BGCOLOR=#FBF5EF>\r
 769 out\r
 770 </TD>\r
 771 </TR>\r
 772 <TR valign="top">\r
 773 <TD width=10% BGCOLOR=#FBF5EF>\r
 774 <B>MIO 27</B>\r
 775 </TD>\r
 776 <TD width=10% BGCOLOR=#FBF5EF>\r
 777 GPIO1 MIO\r
 778 </TD>\r
 779 <TD width=10% BGCOLOR=#FBF5EF>\r
 780 gpio1[27]\r
 781 </TD>\r
 782 <TD width=10% BGCOLOR=#FBF5EF>\r
 783 0\r
 784 </TD>\r
 785 <TD width=10% BGCOLOR=#FBF5EF>\r
 786 0\r
 787 </TD>\r
 788 <TD width=10% BGCOLOR=#FBF5EF>\r
 789 1\r
 790 </TD>\r
 791 <TD width=10% BGCOLOR=#FBF5EF>\r
 792 inout\r
 793 </TD>\r
 794 </TR>\r
 795 <TR valign="top">\r
 796 <TD width=10% BGCOLOR=#FBF5EF>\r
 797 <B>MIO 28</B>\r
 798 </TD>\r
 799 <TD width=10% BGCOLOR=#FBF5EF>\r
 800 GPIO1 MIO\r
 801 </TD>\r
 802 <TD width=10% BGCOLOR=#FBF5EF>\r
 803 gpio1[28]\r
 804 </TD>\r
 805 <TD width=10% BGCOLOR=#FBF5EF>\r
 806 0\r
 807 </TD>\r
 808 <TD width=10% BGCOLOR=#FBF5EF>\r
 809 0\r
 810 </TD>\r
 811 <TD width=10% BGCOLOR=#FBF5EF>\r
 812 1\r
 813 </TD>\r
 814 <TD width=10% BGCOLOR=#FBF5EF>\r
 815 inout\r
 816 </TD>\r
 817 </TR>\r
 818 <TR valign="top">\r
 819 <TD width=10% BGCOLOR=#FBF5EF>\r
 820 <B>MIO 29</B>\r
 821 </TD>\r
 822 <TD width=10% BGCOLOR=#FBF5EF>\r
 823 SPI 0\r
 824 </TD>\r
 825 <TD width=10% BGCOLOR=#FBF5EF>\r
 826 n_ss_out[0]\r
 827 </TD>\r
 828 <TD width=10% BGCOLOR=#FBF5EF>\r
 829 0\r
 830 </TD>\r
 831 <TD width=10% BGCOLOR=#FBF5EF>\r
 832 0\r
 833 </TD>\r
 834 <TD width=10% BGCOLOR=#FBF5EF>\r
 835 1\r
 836 </TD>\r
 837 <TD width=10% BGCOLOR=#FBF5EF>\r
 838 inout\r
 839 </TD>\r
 840 </TR>\r
 841 <TR valign="top">\r
 842 <TD width=10% BGCOLOR=#FBF5EF>\r
 843 <B>MIO 30</B>\r
 844 </TD>\r
 845 <TD width=10% BGCOLOR=#FBF5EF>\r
 846 GPIO1 MIO\r
 847 </TD>\r
 848 <TD width=10% BGCOLOR=#FBF5EF>\r
 849 gpio1[30]\r
 850 </TD>\r
 851 <TD width=10% BGCOLOR=#FBF5EF>\r
 852 0\r
 853 </TD>\r
 854 <TD width=10% BGCOLOR=#FBF5EF>\r
 855 0\r
 856 </TD>\r
 857 <TD width=10% BGCOLOR=#FBF5EF>\r
 858 1\r
 859 </TD>\r
 860 <TD width=10% BGCOLOR=#FBF5EF>\r
 861 inout\r
 862 </TD>\r
 863 </TR>\r
 864 <TR valign="top">\r
 865 <TD width=10% BGCOLOR=#FBF5EF>\r
 866 <B>MIO 31</B>\r
 867 </TD>\r
 868 <TD width=10% BGCOLOR=#FBF5EF>\r
 869 GPIO1 MIO\r
 870 </TD>\r
 871 <TD width=10% BGCOLOR=#FBF5EF>\r
 872 gpio1[31]\r
 873 </TD>\r
 874 <TD width=10% BGCOLOR=#FBF5EF>\r
 875 0\r
 876 </TD>\r
 877 <TD width=10% BGCOLOR=#FBF5EF>\r
 878 0\r
 879 </TD>\r
 880 <TD width=10% BGCOLOR=#FBF5EF>\r
 881 1\r
 882 </TD>\r
 883 <TD width=10% BGCOLOR=#FBF5EF>\r
 884 inout\r
 885 </TD>\r
 886 </TR>\r
 887 <TR valign="top">\r
 888 <TD width=10% BGCOLOR=#FBF5EF>\r
 889 <B>MIO 32</B>\r
 890 </TD>\r
 891 <TD width=10% BGCOLOR=#FBF5EF>\r
 892 NAND\r
 893 </TD>\r
 894 <TD width=10% BGCOLOR=#FBF5EF>\r
 895 nfc_dqs_out\r
 896 </TD>\r
 897 <TD width=10% BGCOLOR=#FBF5EF>\r
 898 0\r
 899 </TD>\r
 900 <TD width=10% BGCOLOR=#FBF5EF>\r
 901 0\r
 902 </TD>\r
 903 <TD width=10% BGCOLOR=#FBF5EF>\r
 904 1\r
 905 </TD>\r
 906 <TD width=10% BGCOLOR=#FBF5EF>\r
 907 inout\r
 908 </TD>\r
 909 </TR>\r
 910 <TR valign="top">\r
 911 <TD width=10% BGCOLOR=#FBF5EF>\r
 912 <B>MIO 33</B>\r
 913 </TD>\r
 914 <TD width=10% BGCOLOR=#FBF5EF>\r
 915 GPIO1 MIO\r
 916 </TD>\r
 917 <TD width=10% BGCOLOR=#FBF5EF>\r
 918 gpio1[33]\r
 919 </TD>\r
 920 <TD width=10% BGCOLOR=#FBF5EF>\r
 921 0\r
 922 </TD>\r
 923 <TD width=10% BGCOLOR=#FBF5EF>\r
 924 0\r
 925 </TD>\r
 926 <TD width=10% BGCOLOR=#FBF5EF>\r
 927 1\r
 928 </TD>\r
 929 <TD width=10% BGCOLOR=#FBF5EF>\r
 930 inout\r
 931 </TD>\r
 932 </TR>\r
 933 <TR valign="top">\r
 934 <TD width=10% BGCOLOR=#FBF5EF>\r
 935 <B>MIO 34</B>\r
 936 </TD>\r
 937 <TD width=10% BGCOLOR=#FBF5EF>\r
 938 GPIO1 MIO\r
 939 </TD>\r
 940 <TD width=10% BGCOLOR=#FBF5EF>\r
 941 gpio1[34]\r
 942 </TD>\r
 943 <TD width=10% BGCOLOR=#FBF5EF>\r
 944 0\r
 945 </TD>\r
 946 <TD width=10% BGCOLOR=#FBF5EF>\r
 947 0\r
 948 </TD>\r
 949 <TD width=10% BGCOLOR=#FBF5EF>\r
 950 1\r
 951 </TD>\r
 952 <TD width=10% BGCOLOR=#FBF5EF>\r
 953 inout\r
 954 </TD>\r
 955 </TR>\r
 956 <TR valign="top">\r
 957 <TD width=10% BGCOLOR=#FBF5EF>\r
 958 <B>MIO 35</B>\r
 959 </TD>\r
 960 <TD width=10% BGCOLOR=#FBF5EF>\r
 961 SPI 1\r
 962 </TD>\r
 963 <TD width=10% BGCOLOR=#FBF5EF>\r
 964 n_ss_out[0]\r
 965 </TD>\r
 966 <TD width=10% BGCOLOR=#FBF5EF>\r
 967 0\r
 968 </TD>\r
 969 <TD width=10% BGCOLOR=#FBF5EF>\r
 970 0\r
 971 </TD>\r
 972 <TD width=10% BGCOLOR=#FBF5EF>\r
 973 1\r
 974 </TD>\r
 975 <TD width=10% BGCOLOR=#FBF5EF>\r
 976 inout\r
 977 </TD>\r
 978 </TR>\r
 979 <TR valign="top">\r
 980 <TD width=10% BGCOLOR=#FBF5EF>\r
 981 <B>MIO 36</B>\r
 982 </TD>\r
 983 <TD width=10% BGCOLOR=#FBF5EF>\r
 984 GPIO1 MIO\r
 985 </TD>\r
 986 <TD width=10% BGCOLOR=#FBF5EF>\r
 987 gpio1[36]\r
 988 </TD>\r
 989 <TD width=10% BGCOLOR=#FBF5EF>\r
 990 0\r
 991 </TD>\r
 992 <TD width=10% BGCOLOR=#FBF5EF>\r
 993 0\r
 994 </TD>\r
 995 <TD width=10% BGCOLOR=#FBF5EF>\r
 996 1\r
 997 </TD>\r
 998 <TD width=10% BGCOLOR=#FBF5EF>\r
 999 inout\r
1000 </TD>\r
1001 </TR>\r
1002 <TR valign="top">\r
1003 <TD width=10% BGCOLOR=#FBF5EF>\r
1004 <B>MIO 37</B>\r
1005 </TD>\r
1006 <TD width=10% BGCOLOR=#FBF5EF>\r
1007 GPIO1 MIO\r
1008 </TD>\r
1009 <TD width=10% BGCOLOR=#FBF5EF>\r
1010 gpio1[37]\r
1011 </TD>\r
1012 <TD width=10% BGCOLOR=#FBF5EF>\r
1013 0\r
1014 </TD>\r
1015 <TD width=10% BGCOLOR=#FBF5EF>\r
1016 0\r
1017 </TD>\r
1018 <TD width=10% BGCOLOR=#FBF5EF>\r
1019 1\r
1020 </TD>\r
1021 <TD width=10% BGCOLOR=#FBF5EF>\r
1022 inout\r
1023 </TD>\r
1024 </TR>\r
1025 <TR valign="top">\r
1026 <TD width=10% BGCOLOR=#FBF5EF>\r
1027 <B>MIO 38</B>\r
1028 </TD>\r
1029 <TD width=10% BGCOLOR=#FBF5EF>\r
1030 GPIO1 MIO\r
1031 </TD>\r
1032 <TD width=10% BGCOLOR=#FBF5EF>\r
1033 gpio1[38]\r
1034 </TD>\r
1035 <TD width=10% BGCOLOR=#FBF5EF>\r
1036 0\r
1037 </TD>\r
1038 <TD width=10% BGCOLOR=#FBF5EF>\r
1039 0\r
1040 </TD>\r
1041 <TD width=10% BGCOLOR=#FBF5EF>\r
1042 1\r
1043 </TD>\r
1044 <TD width=10% BGCOLOR=#FBF5EF>\r
1045 inout\r
1046 </TD>\r
1047 </TR>\r
1048 <TR valign="top">\r
1049 <TD width=10% BGCOLOR=#FBF5EF>\r
1050 <B>MIO 39</B>\r
1051 </TD>\r
1052 <TD width=10% BGCOLOR=#FBF5EF>\r
1053 SD 1\r
1054 </TD>\r
1055 <TD width=10% BGCOLOR=#FBF5EF>\r
1056 sdio1_data_out[4]\r
1057 </TD>\r
1058 <TD width=10% BGCOLOR=#FBF5EF>\r
1059 0\r
1060 </TD>\r
1061 <TD width=10% BGCOLOR=#FBF5EF>\r
1062 0\r
1063 </TD>\r
1064 <TD width=10% BGCOLOR=#FBF5EF>\r
1065 1\r
1066 </TD>\r
1067 <TD width=10% BGCOLOR=#FBF5EF>\r
1068 inout\r
1069 </TD>\r
1070 </TR>\r
1071 <TR valign="top">\r
1072 <TD width=10% BGCOLOR=#FBF5EF>\r
1073 <B>MIO 40</B>\r
1074 </TD>\r
1075 <TD width=10% BGCOLOR=#FBF5EF>\r
1076 SD 1\r
1077 </TD>\r
1078 <TD width=10% BGCOLOR=#FBF5EF>\r
1079 sdio1_data_out[5]\r
1080 </TD>\r
1081 <TD width=10% BGCOLOR=#FBF5EF>\r
1082 0\r
1083 </TD>\r
1084 <TD width=10% BGCOLOR=#FBF5EF>\r
1085 0\r
1086 </TD>\r
1087 <TD width=10% BGCOLOR=#FBF5EF>\r
1088 1\r
1089 </TD>\r
1090 <TD width=10% BGCOLOR=#FBF5EF>\r
1091 inout\r
1092 </TD>\r
1093 </TR>\r
1094 <TR valign="top">\r
1095 <TD width=10% BGCOLOR=#FBF5EF>\r
1096 <B>MIO 41</B>\r
1097 </TD>\r
1098 <TD width=10% BGCOLOR=#FBF5EF>\r
1099 SD 1\r
1100 </TD>\r
1101 <TD width=10% BGCOLOR=#FBF5EF>\r
1102 sdio1_data_out[6]\r
1103 </TD>\r
1104 <TD width=10% BGCOLOR=#FBF5EF>\r
1105 0\r
1106 </TD>\r
1107 <TD width=10% BGCOLOR=#FBF5EF>\r
1108 0\r
1109 </TD>\r
1110 <TD width=10% BGCOLOR=#FBF5EF>\r
1111 1\r
1112 </TD>\r
1113 <TD width=10% BGCOLOR=#FBF5EF>\r
1114 inout\r
1115 </TD>\r
1116 </TR>\r
1117 <TR valign="top">\r
1118 <TD width=10% BGCOLOR=#FBF5EF>\r
1119 <B>MIO 42</B>\r
1120 </TD>\r
1121 <TD width=10% BGCOLOR=#FBF5EF>\r
1122 SD 1\r
1123 </TD>\r
1124 <TD width=10% BGCOLOR=#FBF5EF>\r
1125 sdio1_data_out[7]\r
1126 </TD>\r
1127 <TD width=10% BGCOLOR=#FBF5EF>\r
1128 0\r
1129 </TD>\r
1130 <TD width=10% BGCOLOR=#FBF5EF>\r
1131 0\r
1132 </TD>\r
1133 <TD width=10% BGCOLOR=#FBF5EF>\r
1134 1\r
1135 </TD>\r
1136 <TD width=10% BGCOLOR=#FBF5EF>\r
1137 inout\r
1138 </TD>\r
1139 </TR>\r
1140 <TR valign="top">\r
1141 <TD width=10% BGCOLOR=#FBF5EF>\r
1142 <B>MIO 43</B>\r
1143 </TD>\r
1144 <TD width=10% BGCOLOR=#FBF5EF>\r
1145 SD 1\r
1146 </TD>\r
1147 <TD width=10% BGCOLOR=#FBF5EF>\r
1148 sdio1_bus_pow\r
1149 </TD>\r
1150 <TD width=10% BGCOLOR=#FBF5EF>\r
1151 0\r
1152 </TD>\r
1153 <TD width=10% BGCOLOR=#FBF5EF>\r
1154 0\r
1155 </TD>\r
1156 <TD width=10% BGCOLOR=#FBF5EF>\r
1157 1\r
1158 </TD>\r
1159 <TD width=10% BGCOLOR=#FBF5EF>\r
1160 out\r
1161 </TD>\r
1162 </TR>\r
1163 <TR valign="top">\r
1164 <TD width=10% BGCOLOR=#FBF5EF>\r
1165 <B>MIO 44</B>\r
1166 </TD>\r
1167 <TD width=10% BGCOLOR=#FBF5EF>\r
1168 GPIO1 MIO\r
1169 </TD>\r
1170 <TD width=10% BGCOLOR=#FBF5EF>\r
1171 gpio1[44]\r
1172 </TD>\r
1173 <TD width=10% BGCOLOR=#FBF5EF>\r
1174 0\r
1175 </TD>\r
1176 <TD width=10% BGCOLOR=#FBF5EF>\r
1177 0\r
1178 </TD>\r
1179 <TD width=10% BGCOLOR=#FBF5EF>\r
1180 1\r
1181 </TD>\r
1182 <TD width=10% BGCOLOR=#FBF5EF>\r
1183 inout\r
1184 </TD>\r
1185 </TR>\r
1186 <TR valign="top">\r
1187 <TD width=10% BGCOLOR=#FBF5EF>\r
1188 <B>MIO 45</B>\r
1189 </TD>\r
1190 <TD width=10% BGCOLOR=#FBF5EF>\r
1191 GPIO1 MIO\r
1192 </TD>\r
1193 <TD width=10% BGCOLOR=#FBF5EF>\r
1194 gpio1[45]\r
1195 </TD>\r
1196 <TD width=10% BGCOLOR=#FBF5EF>\r
1197 0\r
1198 </TD>\r
1199 <TD width=10% BGCOLOR=#FBF5EF>\r
1200 0\r
1201 </TD>\r
1202 <TD width=10% BGCOLOR=#FBF5EF>\r
1203 1\r
1204 </TD>\r
1205 <TD width=10% BGCOLOR=#FBF5EF>\r
1206 inout\r
1207 </TD>\r
1208 </TR>\r
1209 <TR valign="top">\r
1210 <TD width=10% BGCOLOR=#FBF5EF>\r
1211 <B>MIO 46</B>\r
1212 </TD>\r
1213 <TD width=10% BGCOLOR=#FBF5EF>\r
1214 SD 1\r
1215 </TD>\r
1216 <TD width=10% BGCOLOR=#FBF5EF>\r
1217 sdio1_data_out[0]\r
1218 </TD>\r
1219 <TD width=10% BGCOLOR=#FBF5EF>\r
1220 0\r
1221 </TD>\r
1222 <TD width=10% BGCOLOR=#FBF5EF>\r
1223 0\r
1224 </TD>\r
1225 <TD width=10% BGCOLOR=#FBF5EF>\r
1226 1\r
1227 </TD>\r
1228 <TD width=10% BGCOLOR=#FBF5EF>\r
1229 inout\r
1230 </TD>\r
1231 </TR>\r
1232 <TR valign="top">\r
1233 <TD width=10% BGCOLOR=#FBF5EF>\r
1234 <B>MIO 47</B>\r
1235 </TD>\r
1236 <TD width=10% BGCOLOR=#FBF5EF>\r
1237 SD 1\r
1238 </TD>\r
1239 <TD width=10% BGCOLOR=#FBF5EF>\r
1240 sdio1_data_out[1]\r
1241 </TD>\r
1242 <TD width=10% BGCOLOR=#FBF5EF>\r
1243 0\r
1244 </TD>\r
1245 <TD width=10% BGCOLOR=#FBF5EF>\r
1246 0\r
1247 </TD>\r
1248 <TD width=10% BGCOLOR=#FBF5EF>\r
1249 1\r
1250 </TD>\r
1251 <TD width=10% BGCOLOR=#FBF5EF>\r
1252 inout\r
1253 </TD>\r
1254 </TR>\r
1255 <TR valign="top">\r
1256 <TD width=10% BGCOLOR=#FBF5EF>\r
1257 <B>MIO 48</B>\r
1258 </TD>\r
1259 <TD width=10% BGCOLOR=#FBF5EF>\r
1260 SD 1\r
1261 </TD>\r
1262 <TD width=10% BGCOLOR=#FBF5EF>\r
1263 sdio1_data_out[2]\r
1264 </TD>\r
1265 <TD width=10% BGCOLOR=#FBF5EF>\r
1266 0\r
1267 </TD>\r
1268 <TD width=10% BGCOLOR=#FBF5EF>\r
1269 0\r
1270 </TD>\r
1271 <TD width=10% BGCOLOR=#FBF5EF>\r
1272 1\r
1273 </TD>\r
1274 <TD width=10% BGCOLOR=#FBF5EF>\r
1275 inout\r
1276 </TD>\r
1277 </TR>\r
1278 <TR valign="top">\r
1279 <TD width=10% BGCOLOR=#FBF5EF>\r
1280 <B>MIO 49</B>\r
1281 </TD>\r
1282 <TD width=10% BGCOLOR=#FBF5EF>\r
1283 SD 1\r
1284 </TD>\r
1285 <TD width=10% BGCOLOR=#FBF5EF>\r
1286 sdio1_data_out[3]\r
1287 </TD>\r
1288 <TD width=10% BGCOLOR=#FBF5EF>\r
1289 0\r
1290 </TD>\r
1291 <TD width=10% BGCOLOR=#FBF5EF>\r
1292 0\r
1293 </TD>\r
1294 <TD width=10% BGCOLOR=#FBF5EF>\r
1295 1\r
1296 </TD>\r
1297 <TD width=10% BGCOLOR=#FBF5EF>\r
1298 inout\r
1299 </TD>\r
1300 </TR>\r
1301 <TR valign="top">\r
1302 <TD width=10% BGCOLOR=#FBF5EF>\r
1303 <B>MIO 50</B>\r
1304 </TD>\r
1305 <TD width=10% BGCOLOR=#FBF5EF>\r
1306 SD 1\r
1307 </TD>\r
1308 <TD width=10% BGCOLOR=#FBF5EF>\r
1309 sdio1_cmd_out\r
1310 </TD>\r
1311 <TD width=10% BGCOLOR=#FBF5EF>\r
1312 0\r
1313 </TD>\r
1314 <TD width=10% BGCOLOR=#FBF5EF>\r
1315 0\r
1316 </TD>\r
1317 <TD width=10% BGCOLOR=#FBF5EF>\r
1318 1\r
1319 </TD>\r
1320 <TD width=10% BGCOLOR=#FBF5EF>\r
1321 inout\r
1322 </TD>\r
1323 </TR>\r
1324 <TR valign="top">\r
1325 <TD width=10% BGCOLOR=#FBF5EF>\r
1326 <B>MIO 51</B>\r
1327 </TD>\r
1328 <TD width=10% BGCOLOR=#FBF5EF>\r
1329 SD 1\r
1330 </TD>\r
1331 <TD width=10% BGCOLOR=#FBF5EF>\r
1332 sdio1_clk_out\r
1333 </TD>\r
1334 <TD width=10% BGCOLOR=#FBF5EF>\r
1335 0\r
1336 </TD>\r
1337 <TD width=10% BGCOLOR=#FBF5EF>\r
1338 0\r
1339 </TD>\r
1340 <TD width=10% BGCOLOR=#FBF5EF>\r
1341 1\r
1342 </TD>\r
1343 <TD width=10% BGCOLOR=#FBF5EF>\r
1344 out\r
1345 </TD>\r
1346 </TR>\r
1347 <TR valign="top">\r
1348 <TD width=10% BGCOLOR=#FBF5EF>\r
1349 <B>MIO 52</B>\r
1350 </TD>\r
1351 <TD width=10% BGCOLOR=#FBF5EF>\r
1352 USB 0\r
1353 </TD>\r
1354 <TD width=10% BGCOLOR=#FBF5EF>\r
1355 ulpi_clk_in\r
1356 </TD>\r
1357 <TD width=10% BGCOLOR=#FBF5EF>\r
1358 0\r
1359 </TD>\r
1360 <TD width=10% BGCOLOR=#FBF5EF>\r
1361 0\r
1362 </TD>\r
1363 <TD width=10% BGCOLOR=#FBF5EF>\r
1364 1\r
1365 </TD>\r
1366 <TD width=10% BGCOLOR=#FBF5EF>\r
1367 in\r
1368 </TD>\r
1369 </TR>\r
1370 <TR valign="top">\r
1371 <TD width=10% BGCOLOR=#FBF5EF>\r
1372 <B>MIO 53</B>\r
1373 </TD>\r
1374 <TD width=10% BGCOLOR=#FBF5EF>\r
1375 USB 0\r
1376 </TD>\r
1377 <TD width=10% BGCOLOR=#FBF5EF>\r
1378 ulpi_dir\r
1379 </TD>\r
1380 <TD width=10% BGCOLOR=#FBF5EF>\r
1381 0\r
1382 </TD>\r
1383 <TD width=10% BGCOLOR=#FBF5EF>\r
1384 0\r
1385 </TD>\r
1386 <TD width=10% BGCOLOR=#FBF5EF>\r
1387 1\r
1388 </TD>\r
1389 <TD width=10% BGCOLOR=#FBF5EF>\r
1390 in\r
1391 </TD>\r
1392 </TR>\r
1393 </TABLE>\r
1394 <H2><a name="psu_pll_init_data">psu_pll_init_data</a></H2>\r
1395 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
1396 <TR valign="top">\r
1397 <TD width=15% BGCOLOR=#FFC0FF>\r
1398 <B>Register Name</B>\r
1399 </TD>\r
1400 <TD width=15% BGCOLOR=#FFC0FF>\r
1401 <B>Address</B>\r
1402 </TD>\r
1403 <TD width=10% BGCOLOR=#FFC0FF>\r
1404 <B>Width</B>\r
1405 </TD>\r
1406 <TD width=10% BGCOLOR=#FFC0FF>\r
1407 <B>Type</B>\r
1408 </TD>\r
1409 <TD width=15% BGCOLOR=#FFC0FF>\r
1410 <B>Reset Value</B>\r
1411 </TD>\r
1412 <TD width=35% BGCOLOR=#FFC0FF>\r
1413 <B>Description</B>\r
1414 </TD>\r
1415 </TR>\r
1416 <TR valign="top">\r
1417 <TD width=15% BGCOLOR=#FBF5EF>\r
1418 <A href="#PSU_CRL_APB_RPLL_CTRL">\r
1419 PSU_CRL_APB_RPLL_CTRL\r
1420 </A>\r
1421 </TD>\r
1422 <TD width=15% BGCOLOR=#FBF5EF>\r
1423 <B>0XFF5E0030</B>\r
1424 </TD>\r
1425 <TD width=10% BGCOLOR=#FBF5EF>\r
1426 <B>32</B>\r
1427 </TD>\r
1428 <TD width=10% BGCOLOR=#FBF5EF>\r
1429 <B>RW</B>\r
1430 </TD>\r
1431 <TD width=15% BGCOLOR=#FBF5EF>\r
1432 <B>0x000000</B>\r
1433 </TD>\r
1434 <TD width=35% BGCOLOR=#FBF5EF>\r
1435 <B>PLL Basic Control</B>\r
1436 </TD>\r
1437 </TR>\r
1438 <TR valign="top">\r
1439 <TD width=15% BGCOLOR=#FBF5EF>\r
1440 <A href="#PSU_CRL_APB_RPLL_CTRL">\r
1441 PSU_CRL_APB_RPLL_CTRL\r
1442 </A>\r
1443 </TD>\r
1444 <TD width=15% BGCOLOR=#FBF5EF>\r
1445 <B>0XFF5E0030</B>\r
1446 </TD>\r
1447 <TD width=10% BGCOLOR=#FBF5EF>\r
1448 <B>32</B>\r
1449 </TD>\r
1450 <TD width=10% BGCOLOR=#FBF5EF>\r
1451 <B>RW</B>\r
1452 </TD>\r
1453 <TD width=15% BGCOLOR=#FBF5EF>\r
1454 <B>0x000000</B>\r
1455 </TD>\r
1456 <TD width=35% BGCOLOR=#FBF5EF>\r
1457 <B>PLL Basic Control</B>\r
1458 </TD>\r
1459 </TR>\r
1460 <TR valign="top">\r
1461 <TD width=15% BGCOLOR=#FBF5EF>\r
1462 <A href="#PSU_CRL_APB_RPLL_CTRL">\r
1463 PSU_CRL_APB_RPLL_CTRL\r
1464 </A>\r
1465 </TD>\r
1466 <TD width=15% BGCOLOR=#FBF5EF>\r
1467 <B>0XFF5E0030</B>\r
1468 </TD>\r
1469 <TD width=10% BGCOLOR=#FBF5EF>\r
1470 <B>32</B>\r
1471 </TD>\r
1472 <TD width=10% BGCOLOR=#FBF5EF>\r
1473 <B>RW</B>\r
1474 </TD>\r
1475 <TD width=15% BGCOLOR=#FBF5EF>\r
1476 <B>0x000000</B>\r
1477 </TD>\r
1478 <TD width=35% BGCOLOR=#FBF5EF>\r
1479 <B>PLL Basic Control</B>\r
1480 </TD>\r
1481 </TR>\r
1482 <TR valign="top">\r
1483 <TD width=15% BGCOLOR=#FBF5EF>\r
1484 <A href="#PSU_CRL_APB_RPLL_CTRL">\r
1485 PSU_CRL_APB_RPLL_CTRL\r
1486 </A>\r
1487 </TD>\r
1488 <TD width=15% BGCOLOR=#FBF5EF>\r
1489 <B>0XFF5E0030</B>\r
1490 </TD>\r
1491 <TD width=10% BGCOLOR=#FBF5EF>\r
1492 <B>32</B>\r
1493 </TD>\r
1494 <TD width=10% BGCOLOR=#FBF5EF>\r
1495 <B>RW</B>\r
1496 </TD>\r
1497 <TD width=15% BGCOLOR=#FBF5EF>\r
1498 <B>0x000000</B>\r
1499 </TD>\r
1500 <TD width=35% BGCOLOR=#FBF5EF>\r
1501 <B>PLL Basic Control</B>\r
1502 </TD>\r
1503 </TR>\r
1504 <TR valign="top">\r
1505 <TD width=15% BGCOLOR=#FBF5EF>\r
1506 <A href="#PSU_CRL_APB_RPLL_CTRL">\r
1507 PSU_CRL_APB_RPLL_CTRL\r
1508 </A>\r
1509 </TD>\r
1510 <TD width=15% BGCOLOR=#FBF5EF>\r
1511 <B>0XFF5E0030</B>\r
1512 </TD>\r
1513 <TD width=10% BGCOLOR=#FBF5EF>\r
1514 <B>32</B>\r
1515 </TD>\r
1516 <TD width=10% BGCOLOR=#FBF5EF>\r
1517 <B>RW</B>\r
1518 </TD>\r
1519 <TD width=15% BGCOLOR=#FBF5EF>\r
1520 <B>0x000000</B>\r
1521 </TD>\r
1522 <TD width=35% BGCOLOR=#FBF5EF>\r
1523 <B>PLL Basic Control</B>\r
1524 </TD>\r
1525 </TR>\r
1526 <TR valign="top">\r
1527 <TD width=15% BGCOLOR=#FBF5EF>\r
1528 <A href="#PSU_CRL_APB_RPLL_TO_FPD_CTRL">\r
1529 PSU_CRL_APB_RPLL_TO_FPD_CTRL\r
1530 </A>\r
1531 </TD>\r
1532 <TD width=15% BGCOLOR=#FBF5EF>\r
1533 <B>0XFF5E0048</B>\r
1534 </TD>\r
1535 <TD width=10% BGCOLOR=#FBF5EF>\r
1536 <B>32</B>\r
1537 </TD>\r
1538 <TD width=10% BGCOLOR=#FBF5EF>\r
1539 <B>RW</B>\r
1540 </TD>\r
1541 <TD width=15% BGCOLOR=#FBF5EF>\r
1542 <B>0x000000</B>\r
1543 </TD>\r
1544 <TD width=35% BGCOLOR=#FBF5EF>\r
1545 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
1546 </TD>\r
1547 </TR>\r
1548 <TR valign="top">\r
1549 <TD width=15% BGCOLOR=#FBF5EF>\r
1550 <A href="#PSU_CRL_APB_IOPLL_CTRL">\r
1551 PSU_CRL_APB_IOPLL_CTRL\r
1552 </A>\r
1553 </TD>\r
1554 <TD width=15% BGCOLOR=#FBF5EF>\r
1555 <B>0XFF5E0020</B>\r
1556 </TD>\r
1557 <TD width=10% BGCOLOR=#FBF5EF>\r
1558 <B>32</B>\r
1559 </TD>\r
1560 <TD width=10% BGCOLOR=#FBF5EF>\r
1561 <B>RW</B>\r
1562 </TD>\r
1563 <TD width=15% BGCOLOR=#FBF5EF>\r
1564 <B>0x000000</B>\r
1565 </TD>\r
1566 <TD width=35% BGCOLOR=#FBF5EF>\r
1567 <B>PLL Basic Control</B>\r
1568 </TD>\r
1569 </TR>\r
1570 <TR valign="top">\r
1571 <TD width=15% BGCOLOR=#FBF5EF>\r
1572 <A href="#PSU_CRL_APB_IOPLL_CTRL">\r
1573 PSU_CRL_APB_IOPLL_CTRL\r
1574 </A>\r
1575 </TD>\r
1576 <TD width=15% BGCOLOR=#FBF5EF>\r
1577 <B>0XFF5E0020</B>\r
1578 </TD>\r
1579 <TD width=10% BGCOLOR=#FBF5EF>\r
1580 <B>32</B>\r
1581 </TD>\r
1582 <TD width=10% BGCOLOR=#FBF5EF>\r
1583 <B>RW</B>\r
1584 </TD>\r
1585 <TD width=15% BGCOLOR=#FBF5EF>\r
1586 <B>0x000000</B>\r
1587 </TD>\r
1588 <TD width=35% BGCOLOR=#FBF5EF>\r
1589 <B>PLL Basic Control</B>\r
1590 </TD>\r
1591 </TR>\r
1592 <TR valign="top">\r
1593 <TD width=15% BGCOLOR=#FBF5EF>\r
1594 <A href="#PSU_CRL_APB_IOPLL_CTRL">\r
1595 PSU_CRL_APB_IOPLL_CTRL\r
1596 </A>\r
1597 </TD>\r
1598 <TD width=15% BGCOLOR=#FBF5EF>\r
1599 <B>0XFF5E0020</B>\r
1600 </TD>\r
1601 <TD width=10% BGCOLOR=#FBF5EF>\r
1602 <B>32</B>\r
1603 </TD>\r
1604 <TD width=10% BGCOLOR=#FBF5EF>\r
1605 <B>RW</B>\r
1606 </TD>\r
1607 <TD width=15% BGCOLOR=#FBF5EF>\r
1608 <B>0x000000</B>\r
1609 </TD>\r
1610 <TD width=35% BGCOLOR=#FBF5EF>\r
1611 <B>PLL Basic Control</B>\r
1612 </TD>\r
1613 </TR>\r
1614 <TR valign="top">\r
1615 <TD width=15% BGCOLOR=#FBF5EF>\r
1616 <A href="#PSU_CRL_APB_IOPLL_CTRL">\r
1617 PSU_CRL_APB_IOPLL_CTRL\r
1618 </A>\r
1619 </TD>\r
1620 <TD width=15% BGCOLOR=#FBF5EF>\r
1621 <B>0XFF5E0020</B>\r
1622 </TD>\r
1623 <TD width=10% BGCOLOR=#FBF5EF>\r
1624 <B>32</B>\r
1625 </TD>\r
1626 <TD width=10% BGCOLOR=#FBF5EF>\r
1627 <B>RW</B>\r
1628 </TD>\r
1629 <TD width=15% BGCOLOR=#FBF5EF>\r
1630 <B>0x000000</B>\r
1631 </TD>\r
1632 <TD width=35% BGCOLOR=#FBF5EF>\r
1633 <B>PLL Basic Control</B>\r
1634 </TD>\r
1635 </TR>\r
1636 <TR valign="top">\r
1637 <TD width=15% BGCOLOR=#FBF5EF>\r
1638 <A href="#PSU_CRL_APB_IOPLL_CTRL">\r
1639 PSU_CRL_APB_IOPLL_CTRL\r
1640 </A>\r
1641 </TD>\r
1642 <TD width=15% BGCOLOR=#FBF5EF>\r
1643 <B>0XFF5E0020</B>\r
1644 </TD>\r
1645 <TD width=10% BGCOLOR=#FBF5EF>\r
1646 <B>32</B>\r
1647 </TD>\r
1648 <TD width=10% BGCOLOR=#FBF5EF>\r
1649 <B>RW</B>\r
1650 </TD>\r
1651 <TD width=15% BGCOLOR=#FBF5EF>\r
1652 <B>0x000000</B>\r
1653 </TD>\r
1654 <TD width=35% BGCOLOR=#FBF5EF>\r
1655 <B>PLL Basic Control</B>\r
1656 </TD>\r
1657 </TR>\r
1658 <TR valign="top">\r
1659 <TD width=15% BGCOLOR=#FBF5EF>\r
1660 <A href="#PSU_CRL_APB_IOPLL_TO_FPD_CTRL">\r
1661 PSU_CRL_APB_IOPLL_TO_FPD_CTRL\r
1662 </A>\r
1663 </TD>\r
1664 <TD width=15% BGCOLOR=#FBF5EF>\r
1665 <B>0XFF5E0044</B>\r
1666 </TD>\r
1667 <TD width=10% BGCOLOR=#FBF5EF>\r
1668 <B>32</B>\r
1669 </TD>\r
1670 <TD width=10% BGCOLOR=#FBF5EF>\r
1671 <B>RW</B>\r
1672 </TD>\r
1673 <TD width=15% BGCOLOR=#FBF5EF>\r
1674 <B>0x000000</B>\r
1675 </TD>\r
1676 <TD width=35% BGCOLOR=#FBF5EF>\r
1677 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
1678 </TD>\r
1679 </TR>\r
1680 <TR valign="top">\r
1681 <TD width=15% BGCOLOR=#FBF5EF>\r
1682 <A href="#PSU_CRF_APB_APLL_CTRL">\r
1683 PSU_CRF_APB_APLL_CTRL\r
1684 </A>\r
1685 </TD>\r
1686 <TD width=15% BGCOLOR=#FBF5EF>\r
1687 <B>0XFD1A0020</B>\r
1688 </TD>\r
1689 <TD width=10% BGCOLOR=#FBF5EF>\r
1690 <B>32</B>\r
1691 </TD>\r
1692 <TD width=10% BGCOLOR=#FBF5EF>\r
1693 <B>RW</B>\r
1694 </TD>\r
1695 <TD width=15% BGCOLOR=#FBF5EF>\r
1696 <B>0x000000</B>\r
1697 </TD>\r
1698 <TD width=35% BGCOLOR=#FBF5EF>\r
1699 <B>PLL Basic Control</B>\r
1700 </TD>\r
1701 </TR>\r
1702 <TR valign="top">\r
1703 <TD width=15% BGCOLOR=#FBF5EF>\r
1704 <A href="#PSU_CRF_APB_APLL_CTRL">\r
1705 PSU_CRF_APB_APLL_CTRL\r
1706 </A>\r
1707 </TD>\r
1708 <TD width=15% BGCOLOR=#FBF5EF>\r
1709 <B>0XFD1A0020</B>\r
1710 </TD>\r
1711 <TD width=10% BGCOLOR=#FBF5EF>\r
1712 <B>32</B>\r
1713 </TD>\r
1714 <TD width=10% BGCOLOR=#FBF5EF>\r
1715 <B>RW</B>\r
1716 </TD>\r
1717 <TD width=15% BGCOLOR=#FBF5EF>\r
1718 <B>0x000000</B>\r
1719 </TD>\r
1720 <TD width=35% BGCOLOR=#FBF5EF>\r
1721 <B>PLL Basic Control</B>\r
1722 </TD>\r
1723 </TR>\r
1724 <TR valign="top">\r
1725 <TD width=15% BGCOLOR=#FBF5EF>\r
1726 <A href="#PSU_CRF_APB_APLL_CTRL">\r
1727 PSU_CRF_APB_APLL_CTRL\r
1728 </A>\r
1729 </TD>\r
1730 <TD width=15% BGCOLOR=#FBF5EF>\r
1731 <B>0XFD1A0020</B>\r
1732 </TD>\r
1733 <TD width=10% BGCOLOR=#FBF5EF>\r
1734 <B>32</B>\r
1735 </TD>\r
1736 <TD width=10% BGCOLOR=#FBF5EF>\r
1737 <B>RW</B>\r
1738 </TD>\r
1739 <TD width=15% BGCOLOR=#FBF5EF>\r
1740 <B>0x000000</B>\r
1741 </TD>\r
1742 <TD width=35% BGCOLOR=#FBF5EF>\r
1743 <B>PLL Basic Control</B>\r
1744 </TD>\r
1745 </TR>\r
1746 <TR valign="top">\r
1747 <TD width=15% BGCOLOR=#FBF5EF>\r
1748 <A href="#PSU_CRF_APB_APLL_CTRL">\r
1749 PSU_CRF_APB_APLL_CTRL\r
1750 </A>\r
1751 </TD>\r
1752 <TD width=15% BGCOLOR=#FBF5EF>\r
1753 <B>0XFD1A0020</B>\r
1754 </TD>\r
1755 <TD width=10% BGCOLOR=#FBF5EF>\r
1756 <B>32</B>\r
1757 </TD>\r
1758 <TD width=10% BGCOLOR=#FBF5EF>\r
1759 <B>RW</B>\r
1760 </TD>\r
1761 <TD width=15% BGCOLOR=#FBF5EF>\r
1762 <B>0x000000</B>\r
1763 </TD>\r
1764 <TD width=35% BGCOLOR=#FBF5EF>\r
1765 <B>PLL Basic Control</B>\r
1766 </TD>\r
1767 </TR>\r
1768 <TR valign="top">\r
1769 <TD width=15% BGCOLOR=#FBF5EF>\r
1770 <A href="#PSU_CRF_APB_APLL_CTRL">\r
1771 PSU_CRF_APB_APLL_CTRL\r
1772 </A>\r
1773 </TD>\r
1774 <TD width=15% BGCOLOR=#FBF5EF>\r
1775 <B>0XFD1A0020</B>\r
1776 </TD>\r
1777 <TD width=10% BGCOLOR=#FBF5EF>\r
1778 <B>32</B>\r
1779 </TD>\r
1780 <TD width=10% BGCOLOR=#FBF5EF>\r
1781 <B>RW</B>\r
1782 </TD>\r
1783 <TD width=15% BGCOLOR=#FBF5EF>\r
1784 <B>0x000000</B>\r
1785 </TD>\r
1786 <TD width=35% BGCOLOR=#FBF5EF>\r
1787 <B>PLL Basic Control</B>\r
1788 </TD>\r
1789 </TR>\r
1790 <TR valign="top">\r
1791 <TD width=15% BGCOLOR=#FBF5EF>\r
1792 <A href="#PSU_CRF_APB_APLL_TO_LPD_CTRL">\r
1793 PSU_CRF_APB_APLL_TO_LPD_CTRL\r
1794 </A>\r
1795 </TD>\r
1796 <TD width=15% BGCOLOR=#FBF5EF>\r
1797 <B>0XFD1A0048</B>\r
1798 </TD>\r
1799 <TD width=10% BGCOLOR=#FBF5EF>\r
1800 <B>32</B>\r
1801 </TD>\r
1802 <TD width=10% BGCOLOR=#FBF5EF>\r
1803 <B>RW</B>\r
1804 </TD>\r
1805 <TD width=15% BGCOLOR=#FBF5EF>\r
1806 <B>0x000000</B>\r
1807 </TD>\r
1808 <TD width=35% BGCOLOR=#FBF5EF>\r
1809 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
1810 </TD>\r
1811 </TR>\r
1812 <TR valign="top">\r
1813 <TD width=15% BGCOLOR=#FBF5EF>\r
1814 <A href="#PSU_CRF_APB_DPLL_CTRL">\r
1815 PSU_CRF_APB_DPLL_CTRL\r
1816 </A>\r
1817 </TD>\r
1818 <TD width=15% BGCOLOR=#FBF5EF>\r
1819 <B>0XFD1A002C</B>\r
1820 </TD>\r
1821 <TD width=10% BGCOLOR=#FBF5EF>\r
1822 <B>32</B>\r
1823 </TD>\r
1824 <TD width=10% BGCOLOR=#FBF5EF>\r
1825 <B>RW</B>\r
1826 </TD>\r
1827 <TD width=15% BGCOLOR=#FBF5EF>\r
1828 <B>0x000000</B>\r
1829 </TD>\r
1830 <TD width=35% BGCOLOR=#FBF5EF>\r
1831 <B>PLL Basic Control</B>\r
1832 </TD>\r
1833 </TR>\r
1834 <TR valign="top">\r
1835 <TD width=15% BGCOLOR=#FBF5EF>\r
1836 <A href="#PSU_CRF_APB_DPLL_CTRL">\r
1837 PSU_CRF_APB_DPLL_CTRL\r
1838 </A>\r
1839 </TD>\r
1840 <TD width=15% BGCOLOR=#FBF5EF>\r
1841 <B>0XFD1A002C</B>\r
1842 </TD>\r
1843 <TD width=10% BGCOLOR=#FBF5EF>\r
1844 <B>32</B>\r
1845 </TD>\r
1846 <TD width=10% BGCOLOR=#FBF5EF>\r
1847 <B>RW</B>\r
1848 </TD>\r
1849 <TD width=15% BGCOLOR=#FBF5EF>\r
1850 <B>0x000000</B>\r
1851 </TD>\r
1852 <TD width=35% BGCOLOR=#FBF5EF>\r
1853 <B>PLL Basic Control</B>\r
1854 </TD>\r
1855 </TR>\r
1856 <TR valign="top">\r
1857 <TD width=15% BGCOLOR=#FBF5EF>\r
1858 <A href="#PSU_CRF_APB_DPLL_CTRL">\r
1859 PSU_CRF_APB_DPLL_CTRL\r
1860 </A>\r
1861 </TD>\r
1862 <TD width=15% BGCOLOR=#FBF5EF>\r
1863 <B>0XFD1A002C</B>\r
1864 </TD>\r
1865 <TD width=10% BGCOLOR=#FBF5EF>\r
1866 <B>32</B>\r
1867 </TD>\r
1868 <TD width=10% BGCOLOR=#FBF5EF>\r
1869 <B>RW</B>\r
1870 </TD>\r
1871 <TD width=15% BGCOLOR=#FBF5EF>\r
1872 <B>0x000000</B>\r
1873 </TD>\r
1874 <TD width=35% BGCOLOR=#FBF5EF>\r
1875 <B>PLL Basic Control</B>\r
1876 </TD>\r
1877 </TR>\r
1878 <TR valign="top">\r
1879 <TD width=15% BGCOLOR=#FBF5EF>\r
1880 <A href="#PSU_CRF_APB_DPLL_CTRL">\r
1881 PSU_CRF_APB_DPLL_CTRL\r
1882 </A>\r
1883 </TD>\r
1884 <TD width=15% BGCOLOR=#FBF5EF>\r
1885 <B>0XFD1A002C</B>\r
1886 </TD>\r
1887 <TD width=10% BGCOLOR=#FBF5EF>\r
1888 <B>32</B>\r
1889 </TD>\r
1890 <TD width=10% BGCOLOR=#FBF5EF>\r
1891 <B>RW</B>\r
1892 </TD>\r
1893 <TD width=15% BGCOLOR=#FBF5EF>\r
1894 <B>0x000000</B>\r
1895 </TD>\r
1896 <TD width=35% BGCOLOR=#FBF5EF>\r
1897 <B>PLL Basic Control</B>\r
1898 </TD>\r
1899 </TR>\r
1900 <TR valign="top">\r
1901 <TD width=15% BGCOLOR=#FBF5EF>\r
1902 <A href="#PSU_CRF_APB_DPLL_CTRL">\r
1903 PSU_CRF_APB_DPLL_CTRL\r
1904 </A>\r
1905 </TD>\r
1906 <TD width=15% BGCOLOR=#FBF5EF>\r
1907 <B>0XFD1A002C</B>\r
1908 </TD>\r
1909 <TD width=10% BGCOLOR=#FBF5EF>\r
1910 <B>32</B>\r
1911 </TD>\r
1912 <TD width=10% BGCOLOR=#FBF5EF>\r
1913 <B>RW</B>\r
1914 </TD>\r
1915 <TD width=15% BGCOLOR=#FBF5EF>\r
1916 <B>0x000000</B>\r
1917 </TD>\r
1918 <TD width=35% BGCOLOR=#FBF5EF>\r
1919 <B>PLL Basic Control</B>\r
1920 </TD>\r
1921 </TR>\r
1922 <TR valign="top">\r
1923 <TD width=15% BGCOLOR=#FBF5EF>\r
1924 <A href="#PSU_CRF_APB_DPLL_TO_LPD_CTRL">\r
1925 PSU_CRF_APB_DPLL_TO_LPD_CTRL\r
1926 </A>\r
1927 </TD>\r
1928 <TD width=15% BGCOLOR=#FBF5EF>\r
1929 <B>0XFD1A004C</B>\r
1930 </TD>\r
1931 <TD width=10% BGCOLOR=#FBF5EF>\r
1932 <B>32</B>\r
1933 </TD>\r
1934 <TD width=10% BGCOLOR=#FBF5EF>\r
1935 <B>RW</B>\r
1936 </TD>\r
1937 <TD width=15% BGCOLOR=#FBF5EF>\r
1938 <B>0x000000</B>\r
1939 </TD>\r
1940 <TD width=35% BGCOLOR=#FBF5EF>\r
1941 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
1942 </TD>\r
1943 </TR>\r
1944 <TR valign="top">\r
1945 <TD width=15% BGCOLOR=#FBF5EF>\r
1946 <A href="#PSU_CRF_APB_VPLL_CTRL">\r
1947 PSU_CRF_APB_VPLL_CTRL\r
1948 </A>\r
1949 </TD>\r
1950 <TD width=15% BGCOLOR=#FBF5EF>\r
1951 <B>0XFD1A0038</B>\r
1952 </TD>\r
1953 <TD width=10% BGCOLOR=#FBF5EF>\r
1954 <B>32</B>\r
1955 </TD>\r
1956 <TD width=10% BGCOLOR=#FBF5EF>\r
1957 <B>RW</B>\r
1958 </TD>\r
1959 <TD width=15% BGCOLOR=#FBF5EF>\r
1960 <B>0x000000</B>\r
1961 </TD>\r
1962 <TD width=35% BGCOLOR=#FBF5EF>\r
1963 <B>PLL Basic Control</B>\r
1964 </TD>\r
1965 </TR>\r
1966 <TR valign="top">\r
1967 <TD width=15% BGCOLOR=#FBF5EF>\r
1968 <A href="#PSU_CRF_APB_VPLL_CTRL">\r
1969 PSU_CRF_APB_VPLL_CTRL\r
1970 </A>\r
1971 </TD>\r
1972 <TD width=15% BGCOLOR=#FBF5EF>\r
1973 <B>0XFD1A0038</B>\r
1974 </TD>\r
1975 <TD width=10% BGCOLOR=#FBF5EF>\r
1976 <B>32</B>\r
1977 </TD>\r
1978 <TD width=10% BGCOLOR=#FBF5EF>\r
1979 <B>RW</B>\r
1980 </TD>\r
1981 <TD width=15% BGCOLOR=#FBF5EF>\r
1982 <B>0x000000</B>\r
1983 </TD>\r
1984 <TD width=35% BGCOLOR=#FBF5EF>\r
1985 <B>PLL Basic Control</B>\r
1986 </TD>\r
1987 </TR>\r
1988 <TR valign="top">\r
1989 <TD width=15% BGCOLOR=#FBF5EF>\r
1990 <A href="#PSU_CRF_APB_VPLL_CTRL">\r
1991 PSU_CRF_APB_VPLL_CTRL\r
1992 </A>\r
1993 </TD>\r
1994 <TD width=15% BGCOLOR=#FBF5EF>\r
1995 <B>0XFD1A0038</B>\r
1996 </TD>\r
1997 <TD width=10% BGCOLOR=#FBF5EF>\r
1998 <B>32</B>\r
1999 </TD>\r
2000 <TD width=10% BGCOLOR=#FBF5EF>\r
2001 <B>RW</B>\r
2002 </TD>\r
2003 <TD width=15% BGCOLOR=#FBF5EF>\r
2004 <B>0x000000</B>\r
2005 </TD>\r
2006 <TD width=35% BGCOLOR=#FBF5EF>\r
2007 <B>PLL Basic Control</B>\r
2008 </TD>\r
2009 </TR>\r
2010 <TR valign="top">\r
2011 <TD width=15% BGCOLOR=#FBF5EF>\r
2012 <A href="#PSU_CRF_APB_VPLL_CTRL">\r
2013 PSU_CRF_APB_VPLL_CTRL\r
2014 </A>\r
2015 </TD>\r
2016 <TD width=15% BGCOLOR=#FBF5EF>\r
2017 <B>0XFD1A0038</B>\r
2018 </TD>\r
2019 <TD width=10% BGCOLOR=#FBF5EF>\r
2020 <B>32</B>\r
2021 </TD>\r
2022 <TD width=10% BGCOLOR=#FBF5EF>\r
2023 <B>RW</B>\r
2024 </TD>\r
2025 <TD width=15% BGCOLOR=#FBF5EF>\r
2026 <B>0x000000</B>\r
2027 </TD>\r
2028 <TD width=35% BGCOLOR=#FBF5EF>\r
2029 <B>PLL Basic Control</B>\r
2030 </TD>\r
2031 </TR>\r
2032 <TR valign="top">\r
2033 <TD width=15% BGCOLOR=#FBF5EF>\r
2034 <A href="#PSU_CRF_APB_VPLL_CTRL">\r
2035 PSU_CRF_APB_VPLL_CTRL\r
2036 </A>\r
2037 </TD>\r
2038 <TD width=15% BGCOLOR=#FBF5EF>\r
2039 <B>0XFD1A0038</B>\r
2040 </TD>\r
2041 <TD width=10% BGCOLOR=#FBF5EF>\r
2042 <B>32</B>\r
2043 </TD>\r
2044 <TD width=10% BGCOLOR=#FBF5EF>\r
2045 <B>RW</B>\r
2046 </TD>\r
2047 <TD width=15% BGCOLOR=#FBF5EF>\r
2048 <B>0x000000</B>\r
2049 </TD>\r
2050 <TD width=35% BGCOLOR=#FBF5EF>\r
2051 <B>PLL Basic Control</B>\r
2052 </TD>\r
2053 </TR>\r
2054 <TR valign="top">\r
2055 <TD width=15% BGCOLOR=#FBF5EF>\r
2056 <A href="#PSU_CRF_APB_VPLL_TO_LPD_CTRL">\r
2057 PSU_CRF_APB_VPLL_TO_LPD_CTRL\r
2058 </A>\r
2059 </TD>\r
2060 <TD width=15% BGCOLOR=#FBF5EF>\r
2061 <B>0XFD1A0050</B>\r
2062 </TD>\r
2063 <TD width=10% BGCOLOR=#FBF5EF>\r
2064 <B>32</B>\r
2065 </TD>\r
2066 <TD width=10% BGCOLOR=#FBF5EF>\r
2067 <B>RW</B>\r
2068 </TD>\r
2069 <TD width=15% BGCOLOR=#FBF5EF>\r
2070 <B>0x000000</B>\r
2071 </TD>\r
2072 <TD width=35% BGCOLOR=#FBF5EF>\r
2073 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
2074 </TD>\r
2075 </TR>\r
2076 </TABLE>\r
2077 <P>\r
2078 <H2><a name="psu_pll_init_data">psu_pll_init_data</a></H2>\r
2079 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2080 <TR valign="top">\r
2081 <TD width=15% BGCOLOR=#FFC0FF>\r
2082 <B>Register Name</B>\r
2083 </TD>\r
2084 <TD width=15% BGCOLOR=#FFC0FF>\r
2085 <B>Address</B>\r
2086 </TD>\r
2087 <TD width=10% BGCOLOR=#FFC0FF>\r
2088 <B>Width</B>\r
2089 </TD>\r
2090 <TD width=10% BGCOLOR=#FFC0FF>\r
2091 <B>Type</B>\r
2092 </TD>\r
2093 <TD width=15% BGCOLOR=#FFC0FF>\r
2094 <B>Reset Value</B>\r
2095 </TD>\r
2096 <TD width=35% BGCOLOR=#FFC0FF>\r
2097 <B>Description</B>\r
2098 </TD>\r
2099 </TR>\r
2100 <H1>RPLL INIT</H1>\r
2101 <H1>UPDATE FB_DIV</H1>\r
2102 <H2><a name="RPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)RPLL_CTRL</a></H2>\r
2103 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2104 <TR valign="top">\r
2105 <TD width=15% BGCOLOR=#FFFF00>\r
2106 <B>Register Name</B>\r
2107 </TD>\r
2108 <TD width=15% BGCOLOR=#FFFF00>\r
2109 <B>Address</B>\r
2110 </TD>\r
2111 <TD width=10% BGCOLOR=#FFFF00>\r
2112 <B>Width</B>\r
2113 </TD>\r
2114 <TD width=10% BGCOLOR=#FFFF00>\r
2115 <B>Type</B>\r
2116 </TD>\r
2117 <TD width=15% BGCOLOR=#FFFF00>\r
2118 <B>Reset Value</B>\r
2119 </TD>\r
2120 <TD width=35% BGCOLOR=#FFFF00>\r
2121 <B>Description</B>\r
2122 </TD>\r
2123 </TR>\r
2124 <TR valign="top">\r
2125 <TD width=15% BGCOLOR=#FBF5EF>\r
2126 <B>RPLL_CTRL</B>\r
2127 </TD>\r
2128 <TD width=15% BGCOLOR=#FBF5EF>\r
2129 <B>0XFF5E0030</B>\r
2130 </TD>\r
2131 <TD width=10% BGCOLOR=#FBF5EF>\r
2132 <B>32</B>\r
2133 </TD>\r
2134 <TD width=10% BGCOLOR=#FBF5EF>\r
2135 <B>rw</B>\r
2136 </TD>\r
2137 <TD width=15% BGCOLOR=#FBF5EF>\r
2138 <B>0x00000000</B>\r
2139 </TD>\r
2140 <TD width=35% BGCOLOR=#FBF5EF>\r
2141 <B>--</B>\r
2142 </TD>\r
2143 </TR>\r
2144 </TABLE>\r
2145 <P>\r
2146 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2147 <TR valign="top">\r
2148 <TD width=15% BGCOLOR=#C0FFC0>\r
2149 <B>Field Name</B>\r
2150 </TD>\r
2151 <TD width=15% BGCOLOR=#C0FFC0>\r
2152 <B>Bits</B>\r
2153 </TD>\r
2154 <TD width=10% BGCOLOR=#C0FFC0>\r
2155 <B>Mask</B>\r
2156 </TD>\r
2157 <TD width=10% BGCOLOR=#C0FFC0>\r
2158 <B>Value</B>\r
2159 </TD>\r
2160 <TD width=15% BGCOLOR=#C0FFC0>\r
2161 <B>Shifted Value</B>\r
2162 </TD>\r
2163 <TD width=35% BGCOLOR=#C0FFC0>\r
2164 <B>Description</B>\r
2165 </TD>\r
2166 </TR>\r
2167 <TR valign="top">\r
2168 <TD width=15% BGCOLOR=#FBF5EF>\r
2169 <B>PSU_CRL_APB_RPLL_CTRL_FBDIV</B>\r
2170 </TD>\r
2171 <TD width=15% BGCOLOR=#FBF5EF>\r
2172 <B>14:8</B>\r
2173 </TD>\r
2174 <TD width=10% BGCOLOR=#FBF5EF>\r
2175 <B>7f00</B>\r
2176 </TD>\r
2177 <TD width=10% BGCOLOR=#FBF5EF>\r
2178 <B>30</B>\r
2179 </TD>\r
2180 <TD width=15% BGCOLOR=#FBF5EF>\r
2181 <B>3000</B>\r
2182 </TD>\r
2183 <TD width=35% BGCOLOR=#FBF5EF>\r
2184 <B>The integer portion of the feedback divider to the PLL</B>\r
2185 </TD>\r
2186 </TR>\r
2187 <TR valign="top">\r
2188 <TD width=15% BGCOLOR=#FBF5EF>\r
2189 <B>PSU_CRL_APB_RPLL_CTRL_DIV2</B>\r
2190 </TD>\r
2191 <TD width=15% BGCOLOR=#FBF5EF>\r
2192 <B>16:16</B>\r
2193 </TD>\r
2194 <TD width=10% BGCOLOR=#FBF5EF>\r
2195 <B>10000</B>\r
2196 </TD>\r
2197 <TD width=10% BGCOLOR=#FBF5EF>\r
2198 <B>1</B>\r
2199 </TD>\r
2200 <TD width=15% BGCOLOR=#FBF5EF>\r
2201 <B>10000</B>\r
2202 </TD>\r
2203 <TD width=35% BGCOLOR=#FBF5EF>\r
2204 <B>This turns on the divide by 2 that is inside of the PLL. This does not change the VCO frequency, just the output frequency</B>\r
2205 </TD>\r
2206 </TR>\r
2207 <TR valign="top">\r
2208 <TD width=15% BGCOLOR=#C0C0C0>\r
2209 <B>PSU_CRL_APB_RPLL_CTRL@0XFF5E0030</B>\r
2210 </TD>\r
2211 <TD width=15% BGCOLOR=#C0C0C0>\r
2212 <B>31:0</B>\r
2213 </TD>\r
2214 <TD width=10% BGCOLOR=#C0C0C0>\r
2215 <B>17f00</B>\r
2216 </TD>\r
2217 <TD width=10% BGCOLOR=#C0C0C0>\r
2218 <B></B>\r
2219 </TD>\r
2220 <TD width=15% BGCOLOR=#C0C0C0>\r
2221 <B>13000</B>\r
2222 </TD>\r
2223 <TD width=35% BGCOLOR=#C0C0C0>\r
2224 <B>PLL Basic Control</B>\r
2225 </TD>\r
2226 </TR>\r
2227 </TABLE>\r
2228 <P>\r
2229 <H1>BY PASS PLL</H1>\r
2230 <H2><a name="RPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)RPLL_CTRL</a></H2>\r
2231 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2232 <TR valign="top">\r
2233 <TD width=15% BGCOLOR=#FFFF00>\r
2234 <B>Register Name</B>\r
2235 </TD>\r
2236 <TD width=15% BGCOLOR=#FFFF00>\r
2237 <B>Address</B>\r
2238 </TD>\r
2239 <TD width=10% BGCOLOR=#FFFF00>\r
2240 <B>Width</B>\r
2241 </TD>\r
2242 <TD width=10% BGCOLOR=#FFFF00>\r
2243 <B>Type</B>\r
2244 </TD>\r
2245 <TD width=15% BGCOLOR=#FFFF00>\r
2246 <B>Reset Value</B>\r
2247 </TD>\r
2248 <TD width=35% BGCOLOR=#FFFF00>\r
2249 <B>Description</B>\r
2250 </TD>\r
2251 </TR>\r
2252 <TR valign="top">\r
2253 <TD width=15% BGCOLOR=#FBF5EF>\r
2254 <B>RPLL_CTRL</B>\r
2255 </TD>\r
2256 <TD width=15% BGCOLOR=#FBF5EF>\r
2257 <B>0XFF5E0030</B>\r
2258 </TD>\r
2259 <TD width=10% BGCOLOR=#FBF5EF>\r
2260 <B>32</B>\r
2261 </TD>\r
2262 <TD width=10% BGCOLOR=#FBF5EF>\r
2263 <B>rw</B>\r
2264 </TD>\r
2265 <TD width=15% BGCOLOR=#FBF5EF>\r
2266 <B>0x00000000</B>\r
2267 </TD>\r
2268 <TD width=35% BGCOLOR=#FBF5EF>\r
2269 <B>--</B>\r
2270 </TD>\r
2271 </TR>\r
2272 </TABLE>\r
2273 <P>\r
2274 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2275 <TR valign="top">\r
2276 <TD width=15% BGCOLOR=#C0FFC0>\r
2277 <B>Field Name</B>\r
2278 </TD>\r
2279 <TD width=15% BGCOLOR=#C0FFC0>\r
2280 <B>Bits</B>\r
2281 </TD>\r
2282 <TD width=10% BGCOLOR=#C0FFC0>\r
2283 <B>Mask</B>\r
2284 </TD>\r
2285 <TD width=10% BGCOLOR=#C0FFC0>\r
2286 <B>Value</B>\r
2287 </TD>\r
2288 <TD width=15% BGCOLOR=#C0FFC0>\r
2289 <B>Shifted Value</B>\r
2290 </TD>\r
2291 <TD width=35% BGCOLOR=#C0FFC0>\r
2292 <B>Description</B>\r
2293 </TD>\r
2294 </TR>\r
2295 <TR valign="top">\r
2296 <TD width=15% BGCOLOR=#FBF5EF>\r
2297 <B>PSU_CRL_APB_RPLL_CTRL_BYPASS</B>\r
2298 </TD>\r
2299 <TD width=15% BGCOLOR=#FBF5EF>\r
2300 <B>3:3</B>\r
2301 </TD>\r
2302 <TD width=10% BGCOLOR=#FBF5EF>\r
2303 <B>8</B>\r
2304 </TD>\r
2305 <TD width=10% BGCOLOR=#FBF5EF>\r
2306 <B>1</B>\r
2307 </TD>\r
2308 <TD width=15% BGCOLOR=#FBF5EF>\r
2309 <B>8</B>\r
2310 </TD>\r
2311 <TD width=35% BGCOLOR=#FBF5EF>\r
2312 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
2313 </TD>\r
2314 </TR>\r
2315 <TR valign="top">\r
2316 <TD width=15% BGCOLOR=#C0C0C0>\r
2317 <B>PSU_CRL_APB_RPLL_CTRL@0XFF5E0030</B>\r
2318 </TD>\r
2319 <TD width=15% BGCOLOR=#C0C0C0>\r
2320 <B>31:0</B>\r
2321 </TD>\r
2322 <TD width=10% BGCOLOR=#C0C0C0>\r
2323 <B>8</B>\r
2324 </TD>\r
2325 <TD width=10% BGCOLOR=#C0C0C0>\r
2326 <B></B>\r
2327 </TD>\r
2328 <TD width=15% BGCOLOR=#C0C0C0>\r
2329 <B>8</B>\r
2330 </TD>\r
2331 <TD width=35% BGCOLOR=#C0C0C0>\r
2332 <B>PLL Basic Control</B>\r
2333 </TD>\r
2334 </TR>\r
2335 </TABLE>\r
2336 <P>\r
2337 <H1>ASSERT RESET</H1>\r
2338 <H2><a name="RPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)RPLL_CTRL</a></H2>\r
2339 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2340 <TR valign="top">\r
2341 <TD width=15% BGCOLOR=#FFFF00>\r
2342 <B>Register Name</B>\r
2343 </TD>\r
2344 <TD width=15% BGCOLOR=#FFFF00>\r
2345 <B>Address</B>\r
2346 </TD>\r
2347 <TD width=10% BGCOLOR=#FFFF00>\r
2348 <B>Width</B>\r
2349 </TD>\r
2350 <TD width=10% BGCOLOR=#FFFF00>\r
2351 <B>Type</B>\r
2352 </TD>\r
2353 <TD width=15% BGCOLOR=#FFFF00>\r
2354 <B>Reset Value</B>\r
2355 </TD>\r
2356 <TD width=35% BGCOLOR=#FFFF00>\r
2357 <B>Description</B>\r
2358 </TD>\r
2359 </TR>\r
2360 <TR valign="top">\r
2361 <TD width=15% BGCOLOR=#FBF5EF>\r
2362 <B>RPLL_CTRL</B>\r
2363 </TD>\r
2364 <TD width=15% BGCOLOR=#FBF5EF>\r
2365 <B>0XFF5E0030</B>\r
2366 </TD>\r
2367 <TD width=10% BGCOLOR=#FBF5EF>\r
2368 <B>32</B>\r
2369 </TD>\r
2370 <TD width=10% BGCOLOR=#FBF5EF>\r
2371 <B>rw</B>\r
2372 </TD>\r
2373 <TD width=15% BGCOLOR=#FBF5EF>\r
2374 <B>0x00000000</B>\r
2375 </TD>\r
2376 <TD width=35% BGCOLOR=#FBF5EF>\r
2377 <B>--</B>\r
2378 </TD>\r
2379 </TR>\r
2380 </TABLE>\r
2381 <P>\r
2382 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2383 <TR valign="top">\r
2384 <TD width=15% BGCOLOR=#C0FFC0>\r
2385 <B>Field Name</B>\r
2386 </TD>\r
2387 <TD width=15% BGCOLOR=#C0FFC0>\r
2388 <B>Bits</B>\r
2389 </TD>\r
2390 <TD width=10% BGCOLOR=#C0FFC0>\r
2391 <B>Mask</B>\r
2392 </TD>\r
2393 <TD width=10% BGCOLOR=#C0FFC0>\r
2394 <B>Value</B>\r
2395 </TD>\r
2396 <TD width=15% BGCOLOR=#C0FFC0>\r
2397 <B>Shifted Value</B>\r
2398 </TD>\r
2399 <TD width=35% BGCOLOR=#C0FFC0>\r
2400 <B>Description</B>\r
2401 </TD>\r
2402 </TR>\r
2403 <TR valign="top">\r
2404 <TD width=15% BGCOLOR=#FBF5EF>\r
2405 <B>PSU_CRL_APB_RPLL_CTRL_RESET</B>\r
2406 </TD>\r
2407 <TD width=15% BGCOLOR=#FBF5EF>\r
2408 <B>0:0</B>\r
2409 </TD>\r
2410 <TD width=10% BGCOLOR=#FBF5EF>\r
2411 <B>1</B>\r
2412 </TD>\r
2413 <TD width=10% BGCOLOR=#FBF5EF>\r
2414 <B>1</B>\r
2415 </TD>\r
2416 <TD width=15% BGCOLOR=#FBF5EF>\r
2417 <B>1</B>\r
2418 </TD>\r
2419 <TD width=35% BGCOLOR=#FBF5EF>\r
2420 <B>Asserts Reset to the PLL</B>\r
2421 </TD>\r
2422 </TR>\r
2423 <TR valign="top">\r
2424 <TD width=15% BGCOLOR=#C0C0C0>\r
2425 <B>PSU_CRL_APB_RPLL_CTRL@0XFF5E0030</B>\r
2426 </TD>\r
2427 <TD width=15% BGCOLOR=#C0C0C0>\r
2428 <B>31:0</B>\r
2429 </TD>\r
2430 <TD width=10% BGCOLOR=#C0C0C0>\r
2431 <B>1</B>\r
2432 </TD>\r
2433 <TD width=10% BGCOLOR=#C0C0C0>\r
2434 <B></B>\r
2435 </TD>\r
2436 <TD width=15% BGCOLOR=#C0C0C0>\r
2437 <B>1</B>\r
2438 </TD>\r
2439 <TD width=35% BGCOLOR=#C0C0C0>\r
2440 <B>PLL Basic Control</B>\r
2441 </TD>\r
2442 </TR>\r
2443 </TABLE>\r
2444 <P>\r
2445 <H1>DEASSERT RESET</H1>\r
2446 <H2><a name="RPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)RPLL_CTRL</a></H2>\r
2447 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2448 <TR valign="top">\r
2449 <TD width=15% BGCOLOR=#FFFF00>\r
2450 <B>Register Name</B>\r
2451 </TD>\r
2452 <TD width=15% BGCOLOR=#FFFF00>\r
2453 <B>Address</B>\r
2454 </TD>\r
2455 <TD width=10% BGCOLOR=#FFFF00>\r
2456 <B>Width</B>\r
2457 </TD>\r
2458 <TD width=10% BGCOLOR=#FFFF00>\r
2459 <B>Type</B>\r
2460 </TD>\r
2461 <TD width=15% BGCOLOR=#FFFF00>\r
2462 <B>Reset Value</B>\r
2463 </TD>\r
2464 <TD width=35% BGCOLOR=#FFFF00>\r
2465 <B>Description</B>\r
2466 </TD>\r
2467 </TR>\r
2468 <TR valign="top">\r
2469 <TD width=15% BGCOLOR=#FBF5EF>\r
2470 <B>RPLL_CTRL</B>\r
2471 </TD>\r
2472 <TD width=15% BGCOLOR=#FBF5EF>\r
2473 <B>0XFF5E0030</B>\r
2474 </TD>\r
2475 <TD width=10% BGCOLOR=#FBF5EF>\r
2476 <B>32</B>\r
2477 </TD>\r
2478 <TD width=10% BGCOLOR=#FBF5EF>\r
2479 <B>rw</B>\r
2480 </TD>\r
2481 <TD width=15% BGCOLOR=#FBF5EF>\r
2482 <B>0x00000000</B>\r
2483 </TD>\r
2484 <TD width=35% BGCOLOR=#FBF5EF>\r
2485 <B>--</B>\r
2486 </TD>\r
2487 </TR>\r
2488 </TABLE>\r
2489 <P>\r
2490 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2491 <TR valign="top">\r
2492 <TD width=15% BGCOLOR=#C0FFC0>\r
2493 <B>Field Name</B>\r
2494 </TD>\r
2495 <TD width=15% BGCOLOR=#C0FFC0>\r
2496 <B>Bits</B>\r
2497 </TD>\r
2498 <TD width=10% BGCOLOR=#C0FFC0>\r
2499 <B>Mask</B>\r
2500 </TD>\r
2501 <TD width=10% BGCOLOR=#C0FFC0>\r
2502 <B>Value</B>\r
2503 </TD>\r
2504 <TD width=15% BGCOLOR=#C0FFC0>\r
2505 <B>Shifted Value</B>\r
2506 </TD>\r
2507 <TD width=35% BGCOLOR=#C0FFC0>\r
2508 <B>Description</B>\r
2509 </TD>\r
2510 </TR>\r
2511 <TR valign="top">\r
2512 <TD width=15% BGCOLOR=#FBF5EF>\r
2513 <B>PSU_CRL_APB_RPLL_CTRL_RESET</B>\r
2514 </TD>\r
2515 <TD width=15% BGCOLOR=#FBF5EF>\r
2516 <B>0:0</B>\r
2517 </TD>\r
2518 <TD width=10% BGCOLOR=#FBF5EF>\r
2519 <B>1</B>\r
2520 </TD>\r
2521 <TD width=10% BGCOLOR=#FBF5EF>\r
2522 <B>0</B>\r
2523 </TD>\r
2524 <TD width=15% BGCOLOR=#FBF5EF>\r
2525 <B>0</B>\r
2526 </TD>\r
2527 <TD width=35% BGCOLOR=#FBF5EF>\r
2528 <B>Asserts Reset to the PLL</B>\r
2529 </TD>\r
2530 </TR>\r
2531 <TR valign="top">\r
2532 <TD width=15% BGCOLOR=#C0C0C0>\r
2533 <B>PSU_CRL_APB_RPLL_CTRL@0XFF5E0030</B>\r
2534 </TD>\r
2535 <TD width=15% BGCOLOR=#C0C0C0>\r
2536 <B>31:0</B>\r
2537 </TD>\r
2538 <TD width=10% BGCOLOR=#C0C0C0>\r
2539 <B>1</B>\r
2540 </TD>\r
2541 <TD width=10% BGCOLOR=#C0C0C0>\r
2542 <B></B>\r
2543 </TD>\r
2544 <TD width=15% BGCOLOR=#C0C0C0>\r
2545 <B>0</B>\r
2546 </TD>\r
2547 <TD width=35% BGCOLOR=#C0C0C0>\r
2548 <B>PLL Basic Control</B>\r
2549 </TD>\r
2550 </TR>\r
2551 </TABLE>\r
2552 <P>\r
2553 <H1>CHECK PLL STATUS</H1>\r
2554 <H2><a name="PLL_STATUS">Register (<A href=#mod___slcr> slcr </A>)PLL_STATUS</a></H2>\r
2555 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2556 <TR valign="top">\r
2557 <TD width=15% BGCOLOR=#FFFF00>\r
2558 <B>Register Name</B>\r
2559 </TD>\r
2560 <TD width=15% BGCOLOR=#FFFF00>\r
2561 <B>Address</B>\r
2562 </TD>\r
2563 <TD width=10% BGCOLOR=#FFFF00>\r
2564 <B>Width</B>\r
2565 </TD>\r
2566 <TD width=10% BGCOLOR=#FFFF00>\r
2567 <B>Type</B>\r
2568 </TD>\r
2569 <TD width=15% BGCOLOR=#FFFF00>\r
2570 <B>Reset Value</B>\r
2571 </TD>\r
2572 <TD width=35% BGCOLOR=#FFFF00>\r
2573 <B>Description</B>\r
2574 </TD>\r
2575 </TR>\r
2576 <TR valign="top">\r
2577 <TD width=15% BGCOLOR=#FBF5EF>\r
2578 <B>PLL_STATUS</B>\r
2579 </TD>\r
2580 <TD width=15% BGCOLOR=#FBF5EF>\r
2581 <B>0XFF5E0040</B>\r
2582 </TD>\r
2583 <TD width=10% BGCOLOR=#FBF5EF>\r
2584 <B>32</B>\r
2585 </TD>\r
2586 <TD width=10% BGCOLOR=#FBF5EF>\r
2587 <B>rw</B>\r
2588 </TD>\r
2589 <TD width=15% BGCOLOR=#FBF5EF>\r
2590 <B>0x00000000</B>\r
2591 </TD>\r
2592 <TD width=35% BGCOLOR=#FBF5EF>\r
2593 <B>--</B>\r
2594 </TD>\r
2595 </TR>\r
2596 </TABLE>\r
2597 <P>\r
2598 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2599 <TR valign="top">\r
2600 <TD width=15% BGCOLOR=#C0FFC0>\r
2601 <B>Field Name</B>\r
2602 </TD>\r
2603 <TD width=15% BGCOLOR=#C0FFC0>\r
2604 <B>Bits</B>\r
2605 </TD>\r
2606 <TD width=10% BGCOLOR=#C0FFC0>\r
2607 <B>Mask</B>\r
2608 </TD>\r
2609 <TD width=10% BGCOLOR=#C0FFC0>\r
2610 <B>Value</B>\r
2611 </TD>\r
2612 <TD width=15% BGCOLOR=#C0FFC0>\r
2613 <B>Shifted Value</B>\r
2614 </TD>\r
2615 <TD width=35% BGCOLOR=#C0FFC0>\r
2616 <B>Description</B>\r
2617 </TD>\r
2618 </TR>\r
2619 <TR valign="top">\r
2620 <TD width=15% BGCOLOR=#FBF5EF>\r
2621 <B>PSU_CRL_APB_PLL_STATUS_RPLL_LOCK</B>\r
2622 </TD>\r
2623 <TD width=15% BGCOLOR=#FBF5EF>\r
2624 <B>1:1</B>\r
2625 </TD>\r
2626 <TD width=10% BGCOLOR=#FBF5EF>\r
2627 <B>2</B>\r
2628 </TD>\r
2629 <TD width=10% BGCOLOR=#FBF5EF>\r
2630 <B>1</B>\r
2631 </TD>\r
2632 <TD width=15% BGCOLOR=#FBF5EF>\r
2633 <B>2</B>\r
2634 </TD>\r
2635 <TD width=35% BGCOLOR=#FBF5EF>\r
2636 <B>RPLL is locked</B>\r
2637 </TD>\r
2638 </TR>\r
2639 <TR valign="top">\r
2640 <TD width=15% BGCOLOR=#C0C0C0>\r
2641 <B>PSU_CRL_APB_PLL_STATUS@0XFF5E0040</B>\r
2642 </TD>\r
2643 <TD width=15% BGCOLOR=#C0C0C0>\r
2644 <B>31:0</B>\r
2645 </TD>\r
2646 <TD width=10% BGCOLOR=#C0C0C0>\r
2647 <B>2</B>\r
2648 </TD>\r
2649 <TD width=10% BGCOLOR=#C0C0C0>\r
2650 <B></B>\r
2651 </TD>\r
2652 <TD width=15% BGCOLOR=#C0C0C0>\r
2653 <B>2</B>\r
2654 </TD>\r
2655 <TD width=35% BGCOLOR=#C0C0C0>\r
2656 <B>tobe</B>\r
2657 </TD>\r
2658 </TR>\r
2659 </TABLE>\r
2660 <P>\r
2661 <H1>REMOVE PLL BY PASS</H1>\r
2662 <H2><a name="RPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)RPLL_CTRL</a></H2>\r
2663 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2664 <TR valign="top">\r
2665 <TD width=15% BGCOLOR=#FFFF00>\r
2666 <B>Register Name</B>\r
2667 </TD>\r
2668 <TD width=15% BGCOLOR=#FFFF00>\r
2669 <B>Address</B>\r
2670 </TD>\r
2671 <TD width=10% BGCOLOR=#FFFF00>\r
2672 <B>Width</B>\r
2673 </TD>\r
2674 <TD width=10% BGCOLOR=#FFFF00>\r
2675 <B>Type</B>\r
2676 </TD>\r
2677 <TD width=15% BGCOLOR=#FFFF00>\r
2678 <B>Reset Value</B>\r
2679 </TD>\r
2680 <TD width=35% BGCOLOR=#FFFF00>\r
2681 <B>Description</B>\r
2682 </TD>\r
2683 </TR>\r
2684 <TR valign="top">\r
2685 <TD width=15% BGCOLOR=#FBF5EF>\r
2686 <B>RPLL_CTRL</B>\r
2687 </TD>\r
2688 <TD width=15% BGCOLOR=#FBF5EF>\r
2689 <B>0XFF5E0030</B>\r
2690 </TD>\r
2691 <TD width=10% BGCOLOR=#FBF5EF>\r
2692 <B>32</B>\r
2693 </TD>\r
2694 <TD width=10% BGCOLOR=#FBF5EF>\r
2695 <B>rw</B>\r
2696 </TD>\r
2697 <TD width=15% BGCOLOR=#FBF5EF>\r
2698 <B>0x00000000</B>\r
2699 </TD>\r
2700 <TD width=35% BGCOLOR=#FBF5EF>\r
2701 <B>--</B>\r
2702 </TD>\r
2703 </TR>\r
2704 </TABLE>\r
2705 <P>\r
2706 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2707 <TR valign="top">\r
2708 <TD width=15% BGCOLOR=#C0FFC0>\r
2709 <B>Field Name</B>\r
2710 </TD>\r
2711 <TD width=15% BGCOLOR=#C0FFC0>\r
2712 <B>Bits</B>\r
2713 </TD>\r
2714 <TD width=10% BGCOLOR=#C0FFC0>\r
2715 <B>Mask</B>\r
2716 </TD>\r
2717 <TD width=10% BGCOLOR=#C0FFC0>\r
2718 <B>Value</B>\r
2719 </TD>\r
2720 <TD width=15% BGCOLOR=#C0FFC0>\r
2721 <B>Shifted Value</B>\r
2722 </TD>\r
2723 <TD width=35% BGCOLOR=#C0FFC0>\r
2724 <B>Description</B>\r
2725 </TD>\r
2726 </TR>\r
2727 <TR valign="top">\r
2728 <TD width=15% BGCOLOR=#FBF5EF>\r
2729 <B>PSU_CRL_APB_RPLL_CTRL_BYPASS</B>\r
2730 </TD>\r
2731 <TD width=15% BGCOLOR=#FBF5EF>\r
2732 <B>3:3</B>\r
2733 </TD>\r
2734 <TD width=10% BGCOLOR=#FBF5EF>\r
2735 <B>8</B>\r
2736 </TD>\r
2737 <TD width=10% BGCOLOR=#FBF5EF>\r
2738 <B>0</B>\r
2739 </TD>\r
2740 <TD width=15% BGCOLOR=#FBF5EF>\r
2741 <B>0</B>\r
2742 </TD>\r
2743 <TD width=35% BGCOLOR=#FBF5EF>\r
2744 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
2745 </TD>\r
2746 </TR>\r
2747 <TR valign="top">\r
2748 <TD width=15% BGCOLOR=#C0C0C0>\r
2749 <B>PSU_CRL_APB_RPLL_CTRL@0XFF5E0030</B>\r
2750 </TD>\r
2751 <TD width=15% BGCOLOR=#C0C0C0>\r
2752 <B>31:0</B>\r
2753 </TD>\r
2754 <TD width=10% BGCOLOR=#C0C0C0>\r
2755 <B>8</B>\r
2756 </TD>\r
2757 <TD width=10% BGCOLOR=#C0C0C0>\r
2758 <B></B>\r
2759 </TD>\r
2760 <TD width=15% BGCOLOR=#C0C0C0>\r
2761 <B>0</B>\r
2762 </TD>\r
2763 <TD width=35% BGCOLOR=#C0C0C0>\r
2764 <B>PLL Basic Control</B>\r
2765 </TD>\r
2766 </TR>\r
2767 </TABLE>\r
2768 <P>\r
2769 <H2><a name="RPLL_TO_FPD_CTRL">Register (<A href=#mod___slcr> slcr </A>)RPLL_TO_FPD_CTRL</a></H2>\r
2770 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2771 <TR valign="top">\r
2772 <TD width=15% BGCOLOR=#FFFF00>\r
2773 <B>Register Name</B>\r
2774 </TD>\r
2775 <TD width=15% BGCOLOR=#FFFF00>\r
2776 <B>Address</B>\r
2777 </TD>\r
2778 <TD width=10% BGCOLOR=#FFFF00>\r
2779 <B>Width</B>\r
2780 </TD>\r
2781 <TD width=10% BGCOLOR=#FFFF00>\r
2782 <B>Type</B>\r
2783 </TD>\r
2784 <TD width=15% BGCOLOR=#FFFF00>\r
2785 <B>Reset Value</B>\r
2786 </TD>\r
2787 <TD width=35% BGCOLOR=#FFFF00>\r
2788 <B>Description</B>\r
2789 </TD>\r
2790 </TR>\r
2791 <TR valign="top">\r
2792 <TD width=15% BGCOLOR=#FBF5EF>\r
2793 <B>RPLL_TO_FPD_CTRL</B>\r
2794 </TD>\r
2795 <TD width=15% BGCOLOR=#FBF5EF>\r
2796 <B>0XFF5E0048</B>\r
2797 </TD>\r
2798 <TD width=10% BGCOLOR=#FBF5EF>\r
2799 <B>32</B>\r
2800 </TD>\r
2801 <TD width=10% BGCOLOR=#FBF5EF>\r
2802 <B>rw</B>\r
2803 </TD>\r
2804 <TD width=15% BGCOLOR=#FBF5EF>\r
2805 <B>0x00000000</B>\r
2806 </TD>\r
2807 <TD width=35% BGCOLOR=#FBF5EF>\r
2808 <B>--</B>\r
2809 </TD>\r
2810 </TR>\r
2811 </TABLE>\r
2812 <P>\r
2813 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2814 <TR valign="top">\r
2815 <TD width=15% BGCOLOR=#C0FFC0>\r
2816 <B>Field Name</B>\r
2817 </TD>\r
2818 <TD width=15% BGCOLOR=#C0FFC0>\r
2819 <B>Bits</B>\r
2820 </TD>\r
2821 <TD width=10% BGCOLOR=#C0FFC0>\r
2822 <B>Mask</B>\r
2823 </TD>\r
2824 <TD width=10% BGCOLOR=#C0FFC0>\r
2825 <B>Value</B>\r
2826 </TD>\r
2827 <TD width=15% BGCOLOR=#C0FFC0>\r
2828 <B>Shifted Value</B>\r
2829 </TD>\r
2830 <TD width=35% BGCOLOR=#C0FFC0>\r
2831 <B>Description</B>\r
2832 </TD>\r
2833 </TR>\r
2834 <TR valign="top">\r
2835 <TD width=15% BGCOLOR=#FBF5EF>\r
2836 <B>PSU_CRL_APB_RPLL_TO_FPD_CTRL_DIVISOR0</B>\r
2837 </TD>\r
2838 <TD width=15% BGCOLOR=#FBF5EF>\r
2839 <B>13:8</B>\r
2840 </TD>\r
2841 <TD width=10% BGCOLOR=#FBF5EF>\r
2842 <B>3f00</B>\r
2843 </TD>\r
2844 <TD width=10% BGCOLOR=#FBF5EF>\r
2845 <B>3</B>\r
2846 </TD>\r
2847 <TD width=15% BGCOLOR=#FBF5EF>\r
2848 <B>300</B>\r
2849 </TD>\r
2850 <TD width=35% BGCOLOR=#FBF5EF>\r
2851 <B>Divisor value for this clock.</B>\r
2852 </TD>\r
2853 </TR>\r
2854 <TR valign="top">\r
2855 <TD width=15% BGCOLOR=#C0C0C0>\r
2856 <B>PSU_CRL_APB_RPLL_TO_FPD_CTRL@0XFF5E0048</B>\r
2857 </TD>\r
2858 <TD width=15% BGCOLOR=#C0C0C0>\r
2859 <B>31:0</B>\r
2860 </TD>\r
2861 <TD width=10% BGCOLOR=#C0C0C0>\r
2862 <B>3f00</B>\r
2863 </TD>\r
2864 <TD width=10% BGCOLOR=#C0C0C0>\r
2865 <B></B>\r
2866 </TD>\r
2867 <TD width=15% BGCOLOR=#C0C0C0>\r
2868 <B>300</B>\r
2869 </TD>\r
2870 <TD width=35% BGCOLOR=#C0C0C0>\r
2871 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
2872 </TD>\r
2873 </TR>\r
2874 </TABLE>\r
2875 <P>\r
2876 <H1>RPLL FRAC CFG</H1>\r
2877 <H1>IOPLL INIT</H1>\r
2878 <H1>UPDATE FB_DIV</H1>\r
2879 <H2><a name="IOPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)IOPLL_CTRL</a></H2>\r
2880 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2881 <TR valign="top">\r
2882 <TD width=15% BGCOLOR=#FFFF00>\r
2883 <B>Register Name</B>\r
2884 </TD>\r
2885 <TD width=15% BGCOLOR=#FFFF00>\r
2886 <B>Address</B>\r
2887 </TD>\r
2888 <TD width=10% BGCOLOR=#FFFF00>\r
2889 <B>Width</B>\r
2890 </TD>\r
2891 <TD width=10% BGCOLOR=#FFFF00>\r
2892 <B>Type</B>\r
2893 </TD>\r
2894 <TD width=15% BGCOLOR=#FFFF00>\r
2895 <B>Reset Value</B>\r
2896 </TD>\r
2897 <TD width=35% BGCOLOR=#FFFF00>\r
2898 <B>Description</B>\r
2899 </TD>\r
2900 </TR>\r
2901 <TR valign="top">\r
2902 <TD width=15% BGCOLOR=#FBF5EF>\r
2903 <B>IOPLL_CTRL</B>\r
2904 </TD>\r
2905 <TD width=15% BGCOLOR=#FBF5EF>\r
2906 <B>0XFF5E0020</B>\r
2907 </TD>\r
2908 <TD width=10% BGCOLOR=#FBF5EF>\r
2909 <B>32</B>\r
2910 </TD>\r
2911 <TD width=10% BGCOLOR=#FBF5EF>\r
2912 <B>rw</B>\r
2913 </TD>\r
2914 <TD width=15% BGCOLOR=#FBF5EF>\r
2915 <B>0x00000000</B>\r
2916 </TD>\r
2917 <TD width=35% BGCOLOR=#FBF5EF>\r
2918 <B>--</B>\r
2919 </TD>\r
2920 </TR>\r
2921 </TABLE>\r
2922 <P>\r
2923 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
2924 <TR valign="top">\r
2925 <TD width=15% BGCOLOR=#C0FFC0>\r
2926 <B>Field Name</B>\r
2927 </TD>\r
2928 <TD width=15% BGCOLOR=#C0FFC0>\r
2929 <B>Bits</B>\r
2930 </TD>\r
2931 <TD width=10% BGCOLOR=#C0FFC0>\r
2932 <B>Mask</B>\r
2933 </TD>\r
2934 <TD width=10% BGCOLOR=#C0FFC0>\r
2935 <B>Value</B>\r
2936 </TD>\r
2937 <TD width=15% BGCOLOR=#C0FFC0>\r
2938 <B>Shifted Value</B>\r
2939 </TD>\r
2940 <TD width=35% BGCOLOR=#C0FFC0>\r
2941 <B>Description</B>\r
2942 </TD>\r
2943 </TR>\r
2944 <TR valign="top">\r
2945 <TD width=15% BGCOLOR=#FBF5EF>\r
2946 <B>PSU_CRL_APB_IOPLL_CTRL_FBDIV</B>\r
2947 </TD>\r
2948 <TD width=15% BGCOLOR=#FBF5EF>\r
2949 <B>14:8</B>\r
2950 </TD>\r
2951 <TD width=10% BGCOLOR=#FBF5EF>\r
2952 <B>7f00</B>\r
2953 </TD>\r
2954 <TD width=10% BGCOLOR=#FBF5EF>\r
2955 <B>3c</B>\r
2956 </TD>\r
2957 <TD width=15% BGCOLOR=#FBF5EF>\r
2958 <B>3c00</B>\r
2959 </TD>\r
2960 <TD width=35% BGCOLOR=#FBF5EF>\r
2961 <B>The integer portion of the feedback divider to the PLL</B>\r
2962 </TD>\r
2963 </TR>\r
2964 <TR valign="top">\r
2965 <TD width=15% BGCOLOR=#FBF5EF>\r
2966 <B>PSU_CRL_APB_IOPLL_CTRL_DIV2</B>\r
2967 </TD>\r
2968 <TD width=15% BGCOLOR=#FBF5EF>\r
2969 <B>16:16</B>\r
2970 </TD>\r
2971 <TD width=10% BGCOLOR=#FBF5EF>\r
2972 <B>10000</B>\r
2973 </TD>\r
2974 <TD width=10% BGCOLOR=#FBF5EF>\r
2975 <B>1</B>\r
2976 </TD>\r
2977 <TD width=15% BGCOLOR=#FBF5EF>\r
2978 <B>10000</B>\r
2979 </TD>\r
2980 <TD width=35% BGCOLOR=#FBF5EF>\r
2981 <B>This turns on the divide by 2 that is inside of the PLL. This does not change the VCO frequency, just the output frequency</B>\r
2982 </TD>\r
2983 </TR>\r
2984 <TR valign="top">\r
2985 <TD width=15% BGCOLOR=#C0C0C0>\r
2986 <B>PSU_CRL_APB_IOPLL_CTRL@0XFF5E0020</B>\r
2987 </TD>\r
2988 <TD width=15% BGCOLOR=#C0C0C0>\r
2989 <B>31:0</B>\r
2990 </TD>\r
2991 <TD width=10% BGCOLOR=#C0C0C0>\r
2992 <B>17f00</B>\r
2993 </TD>\r
2994 <TD width=10% BGCOLOR=#C0C0C0>\r
2995 <B></B>\r
2996 </TD>\r
2997 <TD width=15% BGCOLOR=#C0C0C0>\r
2998 <B>13c00</B>\r
2999 </TD>\r
3000 <TD width=35% BGCOLOR=#C0C0C0>\r
3001 <B>PLL Basic Control</B>\r
3002 </TD>\r
3003 </TR>\r
3004 </TABLE>\r
3005 <P>\r
3006 <H1>BY PASS PLL</H1>\r
3007 <H2><a name="IOPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)IOPLL_CTRL</a></H2>\r
3008 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3009 <TR valign="top">\r
3010 <TD width=15% BGCOLOR=#FFFF00>\r
3011 <B>Register Name</B>\r
3012 </TD>\r
3013 <TD width=15% BGCOLOR=#FFFF00>\r
3014 <B>Address</B>\r
3015 </TD>\r
3016 <TD width=10% BGCOLOR=#FFFF00>\r
3017 <B>Width</B>\r
3018 </TD>\r
3019 <TD width=10% BGCOLOR=#FFFF00>\r
3020 <B>Type</B>\r
3021 </TD>\r
3022 <TD width=15% BGCOLOR=#FFFF00>\r
3023 <B>Reset Value</B>\r
3024 </TD>\r
3025 <TD width=35% BGCOLOR=#FFFF00>\r
3026 <B>Description</B>\r
3027 </TD>\r
3028 </TR>\r
3029 <TR valign="top">\r
3030 <TD width=15% BGCOLOR=#FBF5EF>\r
3031 <B>IOPLL_CTRL</B>\r
3032 </TD>\r
3033 <TD width=15% BGCOLOR=#FBF5EF>\r
3034 <B>0XFF5E0020</B>\r
3035 </TD>\r
3036 <TD width=10% BGCOLOR=#FBF5EF>\r
3037 <B>32</B>\r
3038 </TD>\r
3039 <TD width=10% BGCOLOR=#FBF5EF>\r
3040 <B>rw</B>\r
3041 </TD>\r
3042 <TD width=15% BGCOLOR=#FBF5EF>\r
3043 <B>0x00000000</B>\r
3044 </TD>\r
3045 <TD width=35% BGCOLOR=#FBF5EF>\r
3046 <B>--</B>\r
3047 </TD>\r
3048 </TR>\r
3049 </TABLE>\r
3050 <P>\r
3051 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3052 <TR valign="top">\r
3053 <TD width=15% BGCOLOR=#C0FFC0>\r
3054 <B>Field Name</B>\r
3055 </TD>\r
3056 <TD width=15% BGCOLOR=#C0FFC0>\r
3057 <B>Bits</B>\r
3058 </TD>\r
3059 <TD width=10% BGCOLOR=#C0FFC0>\r
3060 <B>Mask</B>\r
3061 </TD>\r
3062 <TD width=10% BGCOLOR=#C0FFC0>\r
3063 <B>Value</B>\r
3064 </TD>\r
3065 <TD width=15% BGCOLOR=#C0FFC0>\r
3066 <B>Shifted Value</B>\r
3067 </TD>\r
3068 <TD width=35% BGCOLOR=#C0FFC0>\r
3069 <B>Description</B>\r
3070 </TD>\r
3071 </TR>\r
3072 <TR valign="top">\r
3073 <TD width=15% BGCOLOR=#FBF5EF>\r
3074 <B>PSU_CRL_APB_IOPLL_CTRL_BYPASS</B>\r
3075 </TD>\r
3076 <TD width=15% BGCOLOR=#FBF5EF>\r
3077 <B>3:3</B>\r
3078 </TD>\r
3079 <TD width=10% BGCOLOR=#FBF5EF>\r
3080 <B>8</B>\r
3081 </TD>\r
3082 <TD width=10% BGCOLOR=#FBF5EF>\r
3083 <B>1</B>\r
3084 </TD>\r
3085 <TD width=15% BGCOLOR=#FBF5EF>\r
3086 <B>8</B>\r
3087 </TD>\r
3088 <TD width=35% BGCOLOR=#FBF5EF>\r
3089 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
3090 </TD>\r
3091 </TR>\r
3092 <TR valign="top">\r
3093 <TD width=15% BGCOLOR=#C0C0C0>\r
3094 <B>PSU_CRL_APB_IOPLL_CTRL@0XFF5E0020</B>\r
3095 </TD>\r
3096 <TD width=15% BGCOLOR=#C0C0C0>\r
3097 <B>31:0</B>\r
3098 </TD>\r
3099 <TD width=10% BGCOLOR=#C0C0C0>\r
3100 <B>8</B>\r
3101 </TD>\r
3102 <TD width=10% BGCOLOR=#C0C0C0>\r
3103 <B></B>\r
3104 </TD>\r
3105 <TD width=15% BGCOLOR=#C0C0C0>\r
3106 <B>8</B>\r
3107 </TD>\r
3108 <TD width=35% BGCOLOR=#C0C0C0>\r
3109 <B>PLL Basic Control</B>\r
3110 </TD>\r
3111 </TR>\r
3112 </TABLE>\r
3113 <P>\r
3114 <H1>ASSERT RESET</H1>\r
3115 <H2><a name="IOPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)IOPLL_CTRL</a></H2>\r
3116 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3117 <TR valign="top">\r
3118 <TD width=15% BGCOLOR=#FFFF00>\r
3119 <B>Register Name</B>\r
3120 </TD>\r
3121 <TD width=15% BGCOLOR=#FFFF00>\r
3122 <B>Address</B>\r
3123 </TD>\r
3124 <TD width=10% BGCOLOR=#FFFF00>\r
3125 <B>Width</B>\r
3126 </TD>\r
3127 <TD width=10% BGCOLOR=#FFFF00>\r
3128 <B>Type</B>\r
3129 </TD>\r
3130 <TD width=15% BGCOLOR=#FFFF00>\r
3131 <B>Reset Value</B>\r
3132 </TD>\r
3133 <TD width=35% BGCOLOR=#FFFF00>\r
3134 <B>Description</B>\r
3135 </TD>\r
3136 </TR>\r
3137 <TR valign="top">\r
3138 <TD width=15% BGCOLOR=#FBF5EF>\r
3139 <B>IOPLL_CTRL</B>\r
3140 </TD>\r
3141 <TD width=15% BGCOLOR=#FBF5EF>\r
3142 <B>0XFF5E0020</B>\r
3143 </TD>\r
3144 <TD width=10% BGCOLOR=#FBF5EF>\r
3145 <B>32</B>\r
3146 </TD>\r
3147 <TD width=10% BGCOLOR=#FBF5EF>\r
3148 <B>rw</B>\r
3149 </TD>\r
3150 <TD width=15% BGCOLOR=#FBF5EF>\r
3151 <B>0x00000000</B>\r
3152 </TD>\r
3153 <TD width=35% BGCOLOR=#FBF5EF>\r
3154 <B>--</B>\r
3155 </TD>\r
3156 </TR>\r
3157 </TABLE>\r
3158 <P>\r
3159 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3160 <TR valign="top">\r
3161 <TD width=15% BGCOLOR=#C0FFC0>\r
3162 <B>Field Name</B>\r
3163 </TD>\r
3164 <TD width=15% BGCOLOR=#C0FFC0>\r
3165 <B>Bits</B>\r
3166 </TD>\r
3167 <TD width=10% BGCOLOR=#C0FFC0>\r
3168 <B>Mask</B>\r
3169 </TD>\r
3170 <TD width=10% BGCOLOR=#C0FFC0>\r
3171 <B>Value</B>\r
3172 </TD>\r
3173 <TD width=15% BGCOLOR=#C0FFC0>\r
3174 <B>Shifted Value</B>\r
3175 </TD>\r
3176 <TD width=35% BGCOLOR=#C0FFC0>\r
3177 <B>Description</B>\r
3178 </TD>\r
3179 </TR>\r
3180 <TR valign="top">\r
3181 <TD width=15% BGCOLOR=#FBF5EF>\r
3182 <B>PSU_CRL_APB_IOPLL_CTRL_RESET</B>\r
3183 </TD>\r
3184 <TD width=15% BGCOLOR=#FBF5EF>\r
3185 <B>0:0</B>\r
3186 </TD>\r
3187 <TD width=10% BGCOLOR=#FBF5EF>\r
3188 <B>1</B>\r
3189 </TD>\r
3190 <TD width=10% BGCOLOR=#FBF5EF>\r
3191 <B>1</B>\r
3192 </TD>\r
3193 <TD width=15% BGCOLOR=#FBF5EF>\r
3194 <B>1</B>\r
3195 </TD>\r
3196 <TD width=35% BGCOLOR=#FBF5EF>\r
3197 <B>Asserts Reset to the PLL</B>\r
3198 </TD>\r
3199 </TR>\r
3200 <TR valign="top">\r
3201 <TD width=15% BGCOLOR=#C0C0C0>\r
3202 <B>PSU_CRL_APB_IOPLL_CTRL@0XFF5E0020</B>\r
3203 </TD>\r
3204 <TD width=15% BGCOLOR=#C0C0C0>\r
3205 <B>31:0</B>\r
3206 </TD>\r
3207 <TD width=10% BGCOLOR=#C0C0C0>\r
3208 <B>1</B>\r
3209 </TD>\r
3210 <TD width=10% BGCOLOR=#C0C0C0>\r
3211 <B></B>\r
3212 </TD>\r
3213 <TD width=15% BGCOLOR=#C0C0C0>\r
3214 <B>1</B>\r
3215 </TD>\r
3216 <TD width=35% BGCOLOR=#C0C0C0>\r
3217 <B>PLL Basic Control</B>\r
3218 </TD>\r
3219 </TR>\r
3220 </TABLE>\r
3221 <P>\r
3222 <H1>DEASSERT RESET</H1>\r
3223 <H2><a name="IOPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)IOPLL_CTRL</a></H2>\r
3224 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3225 <TR valign="top">\r
3226 <TD width=15% BGCOLOR=#FFFF00>\r
3227 <B>Register Name</B>\r
3228 </TD>\r
3229 <TD width=15% BGCOLOR=#FFFF00>\r
3230 <B>Address</B>\r
3231 </TD>\r
3232 <TD width=10% BGCOLOR=#FFFF00>\r
3233 <B>Width</B>\r
3234 </TD>\r
3235 <TD width=10% BGCOLOR=#FFFF00>\r
3236 <B>Type</B>\r
3237 </TD>\r
3238 <TD width=15% BGCOLOR=#FFFF00>\r
3239 <B>Reset Value</B>\r
3240 </TD>\r
3241 <TD width=35% BGCOLOR=#FFFF00>\r
3242 <B>Description</B>\r
3243 </TD>\r
3244 </TR>\r
3245 <TR valign="top">\r
3246 <TD width=15% BGCOLOR=#FBF5EF>\r
3247 <B>IOPLL_CTRL</B>\r
3248 </TD>\r
3249 <TD width=15% BGCOLOR=#FBF5EF>\r
3250 <B>0XFF5E0020</B>\r
3251 </TD>\r
3252 <TD width=10% BGCOLOR=#FBF5EF>\r
3253 <B>32</B>\r
3254 </TD>\r
3255 <TD width=10% BGCOLOR=#FBF5EF>\r
3256 <B>rw</B>\r
3257 </TD>\r
3258 <TD width=15% BGCOLOR=#FBF5EF>\r
3259 <B>0x00000000</B>\r
3260 </TD>\r
3261 <TD width=35% BGCOLOR=#FBF5EF>\r
3262 <B>--</B>\r
3263 </TD>\r
3264 </TR>\r
3265 </TABLE>\r
3266 <P>\r
3267 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3268 <TR valign="top">\r
3269 <TD width=15% BGCOLOR=#C0FFC0>\r
3270 <B>Field Name</B>\r
3271 </TD>\r
3272 <TD width=15% BGCOLOR=#C0FFC0>\r
3273 <B>Bits</B>\r
3274 </TD>\r
3275 <TD width=10% BGCOLOR=#C0FFC0>\r
3276 <B>Mask</B>\r
3277 </TD>\r
3278 <TD width=10% BGCOLOR=#C0FFC0>\r
3279 <B>Value</B>\r
3280 </TD>\r
3281 <TD width=15% BGCOLOR=#C0FFC0>\r
3282 <B>Shifted Value</B>\r
3283 </TD>\r
3284 <TD width=35% BGCOLOR=#C0FFC0>\r
3285 <B>Description</B>\r
3286 </TD>\r
3287 </TR>\r
3288 <TR valign="top">\r
3289 <TD width=15% BGCOLOR=#FBF5EF>\r
3290 <B>PSU_CRL_APB_IOPLL_CTRL_RESET</B>\r
3291 </TD>\r
3292 <TD width=15% BGCOLOR=#FBF5EF>\r
3293 <B>0:0</B>\r
3294 </TD>\r
3295 <TD width=10% BGCOLOR=#FBF5EF>\r
3296 <B>1</B>\r
3297 </TD>\r
3298 <TD width=10% BGCOLOR=#FBF5EF>\r
3299 <B>0</B>\r
3300 </TD>\r
3301 <TD width=15% BGCOLOR=#FBF5EF>\r
3302 <B>0</B>\r
3303 </TD>\r
3304 <TD width=35% BGCOLOR=#FBF5EF>\r
3305 <B>Asserts Reset to the PLL</B>\r
3306 </TD>\r
3307 </TR>\r
3308 <TR valign="top">\r
3309 <TD width=15% BGCOLOR=#C0C0C0>\r
3310 <B>PSU_CRL_APB_IOPLL_CTRL@0XFF5E0020</B>\r
3311 </TD>\r
3312 <TD width=15% BGCOLOR=#C0C0C0>\r
3313 <B>31:0</B>\r
3314 </TD>\r
3315 <TD width=10% BGCOLOR=#C0C0C0>\r
3316 <B>1</B>\r
3317 </TD>\r
3318 <TD width=10% BGCOLOR=#C0C0C0>\r
3319 <B></B>\r
3320 </TD>\r
3321 <TD width=15% BGCOLOR=#C0C0C0>\r
3322 <B>0</B>\r
3323 </TD>\r
3324 <TD width=35% BGCOLOR=#C0C0C0>\r
3325 <B>PLL Basic Control</B>\r
3326 </TD>\r
3327 </TR>\r
3328 </TABLE>\r
3329 <P>\r
3330 <H1>CHECK PLL STATUS</H1>\r
3331 <H2><a name="PLL_STATUS">Register (<A href=#mod___slcr> slcr </A>)PLL_STATUS</a></H2>\r
3332 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3333 <TR valign="top">\r
3334 <TD width=15% BGCOLOR=#FFFF00>\r
3335 <B>Register Name</B>\r
3336 </TD>\r
3337 <TD width=15% BGCOLOR=#FFFF00>\r
3338 <B>Address</B>\r
3339 </TD>\r
3340 <TD width=10% BGCOLOR=#FFFF00>\r
3341 <B>Width</B>\r
3342 </TD>\r
3343 <TD width=10% BGCOLOR=#FFFF00>\r
3344 <B>Type</B>\r
3345 </TD>\r
3346 <TD width=15% BGCOLOR=#FFFF00>\r
3347 <B>Reset Value</B>\r
3348 </TD>\r
3349 <TD width=35% BGCOLOR=#FFFF00>\r
3350 <B>Description</B>\r
3351 </TD>\r
3352 </TR>\r
3353 <TR valign="top">\r
3354 <TD width=15% BGCOLOR=#FBF5EF>\r
3355 <B>PLL_STATUS</B>\r
3356 </TD>\r
3357 <TD width=15% BGCOLOR=#FBF5EF>\r
3358 <B>0XFF5E0040</B>\r
3359 </TD>\r
3360 <TD width=10% BGCOLOR=#FBF5EF>\r
3361 <B>32</B>\r
3362 </TD>\r
3363 <TD width=10% BGCOLOR=#FBF5EF>\r
3364 <B>rw</B>\r
3365 </TD>\r
3366 <TD width=15% BGCOLOR=#FBF5EF>\r
3367 <B>0x00000000</B>\r
3368 </TD>\r
3369 <TD width=35% BGCOLOR=#FBF5EF>\r
3370 <B>--</B>\r
3371 </TD>\r
3372 </TR>\r
3373 </TABLE>\r
3374 <P>\r
3375 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3376 <TR valign="top">\r
3377 <TD width=15% BGCOLOR=#C0FFC0>\r
3378 <B>Field Name</B>\r
3379 </TD>\r
3380 <TD width=15% BGCOLOR=#C0FFC0>\r
3381 <B>Bits</B>\r
3382 </TD>\r
3383 <TD width=10% BGCOLOR=#C0FFC0>\r
3384 <B>Mask</B>\r
3385 </TD>\r
3386 <TD width=10% BGCOLOR=#C0FFC0>\r
3387 <B>Value</B>\r
3388 </TD>\r
3389 <TD width=15% BGCOLOR=#C0FFC0>\r
3390 <B>Shifted Value</B>\r
3391 </TD>\r
3392 <TD width=35% BGCOLOR=#C0FFC0>\r
3393 <B>Description</B>\r
3394 </TD>\r
3395 </TR>\r
3396 <TR valign="top">\r
3397 <TD width=15% BGCOLOR=#FBF5EF>\r
3398 <B>PSU_CRL_APB_PLL_STATUS_IOPLL_LOCK</B>\r
3399 </TD>\r
3400 <TD width=15% BGCOLOR=#FBF5EF>\r
3401 <B>0:0</B>\r
3402 </TD>\r
3403 <TD width=10% BGCOLOR=#FBF5EF>\r
3404 <B>1</B>\r
3405 </TD>\r
3406 <TD width=10% BGCOLOR=#FBF5EF>\r
3407 <B>1</B>\r
3408 </TD>\r
3409 <TD width=15% BGCOLOR=#FBF5EF>\r
3410 <B>1</B>\r
3411 </TD>\r
3412 <TD width=35% BGCOLOR=#FBF5EF>\r
3413 <B>IOPLL is locked</B>\r
3414 </TD>\r
3415 </TR>\r
3416 <TR valign="top">\r
3417 <TD width=15% BGCOLOR=#C0C0C0>\r
3418 <B>PSU_CRL_APB_PLL_STATUS@0XFF5E0040</B>\r
3419 </TD>\r
3420 <TD width=15% BGCOLOR=#C0C0C0>\r
3421 <B>31:0</B>\r
3422 </TD>\r
3423 <TD width=10% BGCOLOR=#C0C0C0>\r
3424 <B>1</B>\r
3425 </TD>\r
3426 <TD width=10% BGCOLOR=#C0C0C0>\r
3427 <B></B>\r
3428 </TD>\r
3429 <TD width=15% BGCOLOR=#C0C0C0>\r
3430 <B>1</B>\r
3431 </TD>\r
3432 <TD width=35% BGCOLOR=#C0C0C0>\r
3433 <B>tobe</B>\r
3434 </TD>\r
3435 </TR>\r
3436 </TABLE>\r
3437 <P>\r
3438 <H1>REMOVE PLL BY PASS</H1>\r
3439 <H2><a name="IOPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)IOPLL_CTRL</a></H2>\r
3440 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3441 <TR valign="top">\r
3442 <TD width=15% BGCOLOR=#FFFF00>\r
3443 <B>Register Name</B>\r
3444 </TD>\r
3445 <TD width=15% BGCOLOR=#FFFF00>\r
3446 <B>Address</B>\r
3447 </TD>\r
3448 <TD width=10% BGCOLOR=#FFFF00>\r
3449 <B>Width</B>\r
3450 </TD>\r
3451 <TD width=10% BGCOLOR=#FFFF00>\r
3452 <B>Type</B>\r
3453 </TD>\r
3454 <TD width=15% BGCOLOR=#FFFF00>\r
3455 <B>Reset Value</B>\r
3456 </TD>\r
3457 <TD width=35% BGCOLOR=#FFFF00>\r
3458 <B>Description</B>\r
3459 </TD>\r
3460 </TR>\r
3461 <TR valign="top">\r
3462 <TD width=15% BGCOLOR=#FBF5EF>\r
3463 <B>IOPLL_CTRL</B>\r
3464 </TD>\r
3465 <TD width=15% BGCOLOR=#FBF5EF>\r
3466 <B>0XFF5E0020</B>\r
3467 </TD>\r
3468 <TD width=10% BGCOLOR=#FBF5EF>\r
3469 <B>32</B>\r
3470 </TD>\r
3471 <TD width=10% BGCOLOR=#FBF5EF>\r
3472 <B>rw</B>\r
3473 </TD>\r
3474 <TD width=15% BGCOLOR=#FBF5EF>\r
3475 <B>0x00000000</B>\r
3476 </TD>\r
3477 <TD width=35% BGCOLOR=#FBF5EF>\r
3478 <B>--</B>\r
3479 </TD>\r
3480 </TR>\r
3481 </TABLE>\r
3482 <P>\r
3483 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3484 <TR valign="top">\r
3485 <TD width=15% BGCOLOR=#C0FFC0>\r
3486 <B>Field Name</B>\r
3487 </TD>\r
3488 <TD width=15% BGCOLOR=#C0FFC0>\r
3489 <B>Bits</B>\r
3490 </TD>\r
3491 <TD width=10% BGCOLOR=#C0FFC0>\r
3492 <B>Mask</B>\r
3493 </TD>\r
3494 <TD width=10% BGCOLOR=#C0FFC0>\r
3495 <B>Value</B>\r
3496 </TD>\r
3497 <TD width=15% BGCOLOR=#C0FFC0>\r
3498 <B>Shifted Value</B>\r
3499 </TD>\r
3500 <TD width=35% BGCOLOR=#C0FFC0>\r
3501 <B>Description</B>\r
3502 </TD>\r
3503 </TR>\r
3504 <TR valign="top">\r
3505 <TD width=15% BGCOLOR=#FBF5EF>\r
3506 <B>PSU_CRL_APB_IOPLL_CTRL_BYPASS</B>\r
3507 </TD>\r
3508 <TD width=15% BGCOLOR=#FBF5EF>\r
3509 <B>3:3</B>\r
3510 </TD>\r
3511 <TD width=10% BGCOLOR=#FBF5EF>\r
3512 <B>8</B>\r
3513 </TD>\r
3514 <TD width=10% BGCOLOR=#FBF5EF>\r
3515 <B>0</B>\r
3516 </TD>\r
3517 <TD width=15% BGCOLOR=#FBF5EF>\r
3518 <B>0</B>\r
3519 </TD>\r
3520 <TD width=35% BGCOLOR=#FBF5EF>\r
3521 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
3522 </TD>\r
3523 </TR>\r
3524 <TR valign="top">\r
3525 <TD width=15% BGCOLOR=#C0C0C0>\r
3526 <B>PSU_CRL_APB_IOPLL_CTRL@0XFF5E0020</B>\r
3527 </TD>\r
3528 <TD width=15% BGCOLOR=#C0C0C0>\r
3529 <B>31:0</B>\r
3530 </TD>\r
3531 <TD width=10% BGCOLOR=#C0C0C0>\r
3532 <B>8</B>\r
3533 </TD>\r
3534 <TD width=10% BGCOLOR=#C0C0C0>\r
3535 <B></B>\r
3536 </TD>\r
3537 <TD width=15% BGCOLOR=#C0C0C0>\r
3538 <B>0</B>\r
3539 </TD>\r
3540 <TD width=35% BGCOLOR=#C0C0C0>\r
3541 <B>PLL Basic Control</B>\r
3542 </TD>\r
3543 </TR>\r
3544 </TABLE>\r
3545 <P>\r
3546 <H2><a name="IOPLL_TO_FPD_CTRL">Register (<A href=#mod___slcr> slcr </A>)IOPLL_TO_FPD_CTRL</a></H2>\r
3547 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3548 <TR valign="top">\r
3549 <TD width=15% BGCOLOR=#FFFF00>\r
3550 <B>Register Name</B>\r
3551 </TD>\r
3552 <TD width=15% BGCOLOR=#FFFF00>\r
3553 <B>Address</B>\r
3554 </TD>\r
3555 <TD width=10% BGCOLOR=#FFFF00>\r
3556 <B>Width</B>\r
3557 </TD>\r
3558 <TD width=10% BGCOLOR=#FFFF00>\r
3559 <B>Type</B>\r
3560 </TD>\r
3561 <TD width=15% BGCOLOR=#FFFF00>\r
3562 <B>Reset Value</B>\r
3563 </TD>\r
3564 <TD width=35% BGCOLOR=#FFFF00>\r
3565 <B>Description</B>\r
3566 </TD>\r
3567 </TR>\r
3568 <TR valign="top">\r
3569 <TD width=15% BGCOLOR=#FBF5EF>\r
3570 <B>IOPLL_TO_FPD_CTRL</B>\r
3571 </TD>\r
3572 <TD width=15% BGCOLOR=#FBF5EF>\r
3573 <B>0XFF5E0044</B>\r
3574 </TD>\r
3575 <TD width=10% BGCOLOR=#FBF5EF>\r
3576 <B>32</B>\r
3577 </TD>\r
3578 <TD width=10% BGCOLOR=#FBF5EF>\r
3579 <B>rw</B>\r
3580 </TD>\r
3581 <TD width=15% BGCOLOR=#FBF5EF>\r
3582 <B>0x00000000</B>\r
3583 </TD>\r
3584 <TD width=35% BGCOLOR=#FBF5EF>\r
3585 <B>--</B>\r
3586 </TD>\r
3587 </TR>\r
3588 </TABLE>\r
3589 <P>\r
3590 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3591 <TR valign="top">\r
3592 <TD width=15% BGCOLOR=#C0FFC0>\r
3593 <B>Field Name</B>\r
3594 </TD>\r
3595 <TD width=15% BGCOLOR=#C0FFC0>\r
3596 <B>Bits</B>\r
3597 </TD>\r
3598 <TD width=10% BGCOLOR=#C0FFC0>\r
3599 <B>Mask</B>\r
3600 </TD>\r
3601 <TD width=10% BGCOLOR=#C0FFC0>\r
3602 <B>Value</B>\r
3603 </TD>\r
3604 <TD width=15% BGCOLOR=#C0FFC0>\r
3605 <B>Shifted Value</B>\r
3606 </TD>\r
3607 <TD width=35% BGCOLOR=#C0FFC0>\r
3608 <B>Description</B>\r
3609 </TD>\r
3610 </TR>\r
3611 <TR valign="top">\r
3612 <TD width=15% BGCOLOR=#FBF5EF>\r
3613 <B>PSU_CRL_APB_IOPLL_TO_FPD_CTRL_DIVISOR0</B>\r
3614 </TD>\r
3615 <TD width=15% BGCOLOR=#FBF5EF>\r
3616 <B>13:8</B>\r
3617 </TD>\r
3618 <TD width=10% BGCOLOR=#FBF5EF>\r
3619 <B>3f00</B>\r
3620 </TD>\r
3621 <TD width=10% BGCOLOR=#FBF5EF>\r
3622 <B>4</B>\r
3623 </TD>\r
3624 <TD width=15% BGCOLOR=#FBF5EF>\r
3625 <B>400</B>\r
3626 </TD>\r
3627 <TD width=35% BGCOLOR=#FBF5EF>\r
3628 <B>Divisor value for this clock.</B>\r
3629 </TD>\r
3630 </TR>\r
3631 <TR valign="top">\r
3632 <TD width=15% BGCOLOR=#C0C0C0>\r
3633 <B>PSU_CRL_APB_IOPLL_TO_FPD_CTRL@0XFF5E0044</B>\r
3634 </TD>\r
3635 <TD width=15% BGCOLOR=#C0C0C0>\r
3636 <B>31:0</B>\r
3637 </TD>\r
3638 <TD width=10% BGCOLOR=#C0C0C0>\r
3639 <B>3f00</B>\r
3640 </TD>\r
3641 <TD width=10% BGCOLOR=#C0C0C0>\r
3642 <B></B>\r
3643 </TD>\r
3644 <TD width=15% BGCOLOR=#C0C0C0>\r
3645 <B>400</B>\r
3646 </TD>\r
3647 <TD width=35% BGCOLOR=#C0C0C0>\r
3648 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
3649 </TD>\r
3650 </TR>\r
3651 </TABLE>\r
3652 <P>\r
3653 <H1>IOPLL FRAC CFG</H1>\r
3654 <H1>APU_PLL INIT</H1>\r
3655 <H1>UPDATE FB_DIV</H1>\r
3656 <H2><a name="APLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)APLL_CTRL</a></H2>\r
3657 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3658 <TR valign="top">\r
3659 <TD width=15% BGCOLOR=#FFFF00>\r
3660 <B>Register Name</B>\r
3661 </TD>\r
3662 <TD width=15% BGCOLOR=#FFFF00>\r
3663 <B>Address</B>\r
3664 </TD>\r
3665 <TD width=10% BGCOLOR=#FFFF00>\r
3666 <B>Width</B>\r
3667 </TD>\r
3668 <TD width=10% BGCOLOR=#FFFF00>\r
3669 <B>Type</B>\r
3670 </TD>\r
3671 <TD width=15% BGCOLOR=#FFFF00>\r
3672 <B>Reset Value</B>\r
3673 </TD>\r
3674 <TD width=35% BGCOLOR=#FFFF00>\r
3675 <B>Description</B>\r
3676 </TD>\r
3677 </TR>\r
3678 <TR valign="top">\r
3679 <TD width=15% BGCOLOR=#FBF5EF>\r
3680 <B>APLL_CTRL</B>\r
3681 </TD>\r
3682 <TD width=15% BGCOLOR=#FBF5EF>\r
3683 <B>0XFD1A0020</B>\r
3684 </TD>\r
3685 <TD width=10% BGCOLOR=#FBF5EF>\r
3686 <B>32</B>\r
3687 </TD>\r
3688 <TD width=10% BGCOLOR=#FBF5EF>\r
3689 <B>rw</B>\r
3690 </TD>\r
3691 <TD width=15% BGCOLOR=#FBF5EF>\r
3692 <B>0x00000000</B>\r
3693 </TD>\r
3694 <TD width=35% BGCOLOR=#FBF5EF>\r
3695 <B>--</B>\r
3696 </TD>\r
3697 </TR>\r
3698 </TABLE>\r
3699 <P>\r
3700 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3701 <TR valign="top">\r
3702 <TD width=15% BGCOLOR=#C0FFC0>\r
3703 <B>Field Name</B>\r
3704 </TD>\r
3705 <TD width=15% BGCOLOR=#C0FFC0>\r
3706 <B>Bits</B>\r
3707 </TD>\r
3708 <TD width=10% BGCOLOR=#C0FFC0>\r
3709 <B>Mask</B>\r
3710 </TD>\r
3711 <TD width=10% BGCOLOR=#C0FFC0>\r
3712 <B>Value</B>\r
3713 </TD>\r
3714 <TD width=15% BGCOLOR=#C0FFC0>\r
3715 <B>Shifted Value</B>\r
3716 </TD>\r
3717 <TD width=35% BGCOLOR=#C0FFC0>\r
3718 <B>Description</B>\r
3719 </TD>\r
3720 </TR>\r
3721 <TR valign="top">\r
3722 <TD width=15% BGCOLOR=#FBF5EF>\r
3723 <B>PSU_CRF_APB_APLL_CTRL_FBDIV</B>\r
3724 </TD>\r
3725 <TD width=15% BGCOLOR=#FBF5EF>\r
3726 <B>14:8</B>\r
3727 </TD>\r
3728 <TD width=10% BGCOLOR=#FBF5EF>\r
3729 <B>7f00</B>\r
3730 </TD>\r
3731 <TD width=10% BGCOLOR=#FBF5EF>\r
3732 <B>3c</B>\r
3733 </TD>\r
3734 <TD width=15% BGCOLOR=#FBF5EF>\r
3735 <B>3c00</B>\r
3736 </TD>\r
3737 <TD width=35% BGCOLOR=#FBF5EF>\r
3738 <B>The integer portion of the feedback divider to the PLL</B>\r
3739 </TD>\r
3740 </TR>\r
3741 <TR valign="top">\r
3742 <TD width=15% BGCOLOR=#FBF5EF>\r
3743 <B>PSU_CRF_APB_APLL_CTRL_DIV2</B>\r
3744 </TD>\r
3745 <TD width=15% BGCOLOR=#FBF5EF>\r
3746 <B>16:16</B>\r
3747 </TD>\r
3748 <TD width=10% BGCOLOR=#FBF5EF>\r
3749 <B>10000</B>\r
3750 </TD>\r
3751 <TD width=10% BGCOLOR=#FBF5EF>\r
3752 <B>1</B>\r
3753 </TD>\r
3754 <TD width=15% BGCOLOR=#FBF5EF>\r
3755 <B>10000</B>\r
3756 </TD>\r
3757 <TD width=35% BGCOLOR=#FBF5EF>\r
3758 <B>This turns on the divide by 2 that is inside of the PLL. This does not change the VCO frequency, just the output frequency</B>\r
3759 </TD>\r
3760 </TR>\r
3761 <TR valign="top">\r
3762 <TD width=15% BGCOLOR=#C0C0C0>\r
3763 <B>PSU_CRF_APB_APLL_CTRL@0XFD1A0020</B>\r
3764 </TD>\r
3765 <TD width=15% BGCOLOR=#C0C0C0>\r
3766 <B>31:0</B>\r
3767 </TD>\r
3768 <TD width=10% BGCOLOR=#C0C0C0>\r
3769 <B>17f00</B>\r
3770 </TD>\r
3771 <TD width=10% BGCOLOR=#C0C0C0>\r
3772 <B></B>\r
3773 </TD>\r
3774 <TD width=15% BGCOLOR=#C0C0C0>\r
3775 <B>13c00</B>\r
3776 </TD>\r
3777 <TD width=35% BGCOLOR=#C0C0C0>\r
3778 <B>PLL Basic Control</B>\r
3779 </TD>\r
3780 </TR>\r
3781 </TABLE>\r
3782 <P>\r
3783 <H1>BY PASS PLL</H1>\r
3784 <H2><a name="APLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)APLL_CTRL</a></H2>\r
3785 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3786 <TR valign="top">\r
3787 <TD width=15% BGCOLOR=#FFFF00>\r
3788 <B>Register Name</B>\r
3789 </TD>\r
3790 <TD width=15% BGCOLOR=#FFFF00>\r
3791 <B>Address</B>\r
3792 </TD>\r
3793 <TD width=10% BGCOLOR=#FFFF00>\r
3794 <B>Width</B>\r
3795 </TD>\r
3796 <TD width=10% BGCOLOR=#FFFF00>\r
3797 <B>Type</B>\r
3798 </TD>\r
3799 <TD width=15% BGCOLOR=#FFFF00>\r
3800 <B>Reset Value</B>\r
3801 </TD>\r
3802 <TD width=35% BGCOLOR=#FFFF00>\r
3803 <B>Description</B>\r
3804 </TD>\r
3805 </TR>\r
3806 <TR valign="top">\r
3807 <TD width=15% BGCOLOR=#FBF5EF>\r
3808 <B>APLL_CTRL</B>\r
3809 </TD>\r
3810 <TD width=15% BGCOLOR=#FBF5EF>\r
3811 <B>0XFD1A0020</B>\r
3812 </TD>\r
3813 <TD width=10% BGCOLOR=#FBF5EF>\r
3814 <B>32</B>\r
3815 </TD>\r
3816 <TD width=10% BGCOLOR=#FBF5EF>\r
3817 <B>rw</B>\r
3818 </TD>\r
3819 <TD width=15% BGCOLOR=#FBF5EF>\r
3820 <B>0x00000000</B>\r
3821 </TD>\r
3822 <TD width=35% BGCOLOR=#FBF5EF>\r
3823 <B>--</B>\r
3824 </TD>\r
3825 </TR>\r
3826 </TABLE>\r
3827 <P>\r
3828 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3829 <TR valign="top">\r
3830 <TD width=15% BGCOLOR=#C0FFC0>\r
3831 <B>Field Name</B>\r
3832 </TD>\r
3833 <TD width=15% BGCOLOR=#C0FFC0>\r
3834 <B>Bits</B>\r
3835 </TD>\r
3836 <TD width=10% BGCOLOR=#C0FFC0>\r
3837 <B>Mask</B>\r
3838 </TD>\r
3839 <TD width=10% BGCOLOR=#C0FFC0>\r
3840 <B>Value</B>\r
3841 </TD>\r
3842 <TD width=15% BGCOLOR=#C0FFC0>\r
3843 <B>Shifted Value</B>\r
3844 </TD>\r
3845 <TD width=35% BGCOLOR=#C0FFC0>\r
3846 <B>Description</B>\r
3847 </TD>\r
3848 </TR>\r
3849 <TR valign="top">\r
3850 <TD width=15% BGCOLOR=#FBF5EF>\r
3851 <B>PSU_CRF_APB_APLL_CTRL_BYPASS</B>\r
3852 </TD>\r
3853 <TD width=15% BGCOLOR=#FBF5EF>\r
3854 <B>3:3</B>\r
3855 </TD>\r
3856 <TD width=10% BGCOLOR=#FBF5EF>\r
3857 <B>8</B>\r
3858 </TD>\r
3859 <TD width=10% BGCOLOR=#FBF5EF>\r
3860 <B>1</B>\r
3861 </TD>\r
3862 <TD width=15% BGCOLOR=#FBF5EF>\r
3863 <B>8</B>\r
3864 </TD>\r
3865 <TD width=35% BGCOLOR=#FBF5EF>\r
3866 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
3867 </TD>\r
3868 </TR>\r
3869 <TR valign="top">\r
3870 <TD width=15% BGCOLOR=#C0C0C0>\r
3871 <B>PSU_CRF_APB_APLL_CTRL@0XFD1A0020</B>\r
3872 </TD>\r
3873 <TD width=15% BGCOLOR=#C0C0C0>\r
3874 <B>31:0</B>\r
3875 </TD>\r
3876 <TD width=10% BGCOLOR=#C0C0C0>\r
3877 <B>8</B>\r
3878 </TD>\r
3879 <TD width=10% BGCOLOR=#C0C0C0>\r
3880 <B></B>\r
3881 </TD>\r
3882 <TD width=15% BGCOLOR=#C0C0C0>\r
3883 <B>8</B>\r
3884 </TD>\r
3885 <TD width=35% BGCOLOR=#C0C0C0>\r
3886 <B>PLL Basic Control</B>\r
3887 </TD>\r
3888 </TR>\r
3889 </TABLE>\r
3890 <P>\r
3891 <H1>ASSERT RESET</H1>\r
3892 <H2><a name="APLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)APLL_CTRL</a></H2>\r
3893 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3894 <TR valign="top">\r
3895 <TD width=15% BGCOLOR=#FFFF00>\r
3896 <B>Register Name</B>\r
3897 </TD>\r
3898 <TD width=15% BGCOLOR=#FFFF00>\r
3899 <B>Address</B>\r
3900 </TD>\r
3901 <TD width=10% BGCOLOR=#FFFF00>\r
3902 <B>Width</B>\r
3903 </TD>\r
3904 <TD width=10% BGCOLOR=#FFFF00>\r
3905 <B>Type</B>\r
3906 </TD>\r
3907 <TD width=15% BGCOLOR=#FFFF00>\r
3908 <B>Reset Value</B>\r
3909 </TD>\r
3910 <TD width=35% BGCOLOR=#FFFF00>\r
3911 <B>Description</B>\r
3912 </TD>\r
3913 </TR>\r
3914 <TR valign="top">\r
3915 <TD width=15% BGCOLOR=#FBF5EF>\r
3916 <B>APLL_CTRL</B>\r
3917 </TD>\r
3918 <TD width=15% BGCOLOR=#FBF5EF>\r
3919 <B>0XFD1A0020</B>\r
3920 </TD>\r
3921 <TD width=10% BGCOLOR=#FBF5EF>\r
3922 <B>32</B>\r
3923 </TD>\r
3924 <TD width=10% BGCOLOR=#FBF5EF>\r
3925 <B>rw</B>\r
3926 </TD>\r
3927 <TD width=15% BGCOLOR=#FBF5EF>\r
3928 <B>0x00000000</B>\r
3929 </TD>\r
3930 <TD width=35% BGCOLOR=#FBF5EF>\r
3931 <B>--</B>\r
3932 </TD>\r
3933 </TR>\r
3934 </TABLE>\r
3935 <P>\r
3936 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
3937 <TR valign="top">\r
3938 <TD width=15% BGCOLOR=#C0FFC0>\r
3939 <B>Field Name</B>\r
3940 </TD>\r
3941 <TD width=15% BGCOLOR=#C0FFC0>\r
3942 <B>Bits</B>\r
3943 </TD>\r
3944 <TD width=10% BGCOLOR=#C0FFC0>\r
3945 <B>Mask</B>\r
3946 </TD>\r
3947 <TD width=10% BGCOLOR=#C0FFC0>\r
3948 <B>Value</B>\r
3949 </TD>\r
3950 <TD width=15% BGCOLOR=#C0FFC0>\r
3951 <B>Shifted Value</B>\r
3952 </TD>\r
3953 <TD width=35% BGCOLOR=#C0FFC0>\r
3954 <B>Description</B>\r
3955 </TD>\r
3956 </TR>\r
3957 <TR valign="top">\r
3958 <TD width=15% BGCOLOR=#FBF5EF>\r
3959 <B>PSU_CRF_APB_APLL_CTRL_RESET</B>\r
3960 </TD>\r
3961 <TD width=15% BGCOLOR=#FBF5EF>\r
3962 <B>0:0</B>\r
3963 </TD>\r
3964 <TD width=10% BGCOLOR=#FBF5EF>\r
3965 <B>1</B>\r
3966 </TD>\r
3967 <TD width=10% BGCOLOR=#FBF5EF>\r
3968 <B>1</B>\r
3969 </TD>\r
3970 <TD width=15% BGCOLOR=#FBF5EF>\r
3971 <B>1</B>\r
3972 </TD>\r
3973 <TD width=35% BGCOLOR=#FBF5EF>\r
3974 <B>Asserts Reset to the PLL</B>\r
3975 </TD>\r
3976 </TR>\r
3977 <TR valign="top">\r
3978 <TD width=15% BGCOLOR=#C0C0C0>\r
3979 <B>PSU_CRF_APB_APLL_CTRL@0XFD1A0020</B>\r
3980 </TD>\r
3981 <TD width=15% BGCOLOR=#C0C0C0>\r
3982 <B>31:0</B>\r
3983 </TD>\r
3984 <TD width=10% BGCOLOR=#C0C0C0>\r
3985 <B>1</B>\r
3986 </TD>\r
3987 <TD width=10% BGCOLOR=#C0C0C0>\r
3988 <B></B>\r
3989 </TD>\r
3990 <TD width=15% BGCOLOR=#C0C0C0>\r
3991 <B>1</B>\r
3992 </TD>\r
3993 <TD width=35% BGCOLOR=#C0C0C0>\r
3994 <B>PLL Basic Control</B>\r
3995 </TD>\r
3996 </TR>\r
3997 </TABLE>\r
3998 <P>\r
3999 <H1>DEASSERT RESET</H1>\r
4000 <H2><a name="APLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)APLL_CTRL</a></H2>\r
4001 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4002 <TR valign="top">\r
4003 <TD width=15% BGCOLOR=#FFFF00>\r
4004 <B>Register Name</B>\r
4005 </TD>\r
4006 <TD width=15% BGCOLOR=#FFFF00>\r
4007 <B>Address</B>\r
4008 </TD>\r
4009 <TD width=10% BGCOLOR=#FFFF00>\r
4010 <B>Width</B>\r
4011 </TD>\r
4012 <TD width=10% BGCOLOR=#FFFF00>\r
4013 <B>Type</B>\r
4014 </TD>\r
4015 <TD width=15% BGCOLOR=#FFFF00>\r
4016 <B>Reset Value</B>\r
4017 </TD>\r
4018 <TD width=35% BGCOLOR=#FFFF00>\r
4019 <B>Description</B>\r
4020 </TD>\r
4021 </TR>\r
4022 <TR valign="top">\r
4023 <TD width=15% BGCOLOR=#FBF5EF>\r
4024 <B>APLL_CTRL</B>\r
4025 </TD>\r
4026 <TD width=15% BGCOLOR=#FBF5EF>\r
4027 <B>0XFD1A0020</B>\r
4028 </TD>\r
4029 <TD width=10% BGCOLOR=#FBF5EF>\r
4030 <B>32</B>\r
4031 </TD>\r
4032 <TD width=10% BGCOLOR=#FBF5EF>\r
4033 <B>rw</B>\r
4034 </TD>\r
4035 <TD width=15% BGCOLOR=#FBF5EF>\r
4036 <B>0x00000000</B>\r
4037 </TD>\r
4038 <TD width=35% BGCOLOR=#FBF5EF>\r
4039 <B>--</B>\r
4040 </TD>\r
4041 </TR>\r
4042 </TABLE>\r
4043 <P>\r
4044 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4045 <TR valign="top">\r
4046 <TD width=15% BGCOLOR=#C0FFC0>\r
4047 <B>Field Name</B>\r
4048 </TD>\r
4049 <TD width=15% BGCOLOR=#C0FFC0>\r
4050 <B>Bits</B>\r
4051 </TD>\r
4052 <TD width=10% BGCOLOR=#C0FFC0>\r
4053 <B>Mask</B>\r
4054 </TD>\r
4055 <TD width=10% BGCOLOR=#C0FFC0>\r
4056 <B>Value</B>\r
4057 </TD>\r
4058 <TD width=15% BGCOLOR=#C0FFC0>\r
4059 <B>Shifted Value</B>\r
4060 </TD>\r
4061 <TD width=35% BGCOLOR=#C0FFC0>\r
4062 <B>Description</B>\r
4063 </TD>\r
4064 </TR>\r
4065 <TR valign="top">\r
4066 <TD width=15% BGCOLOR=#FBF5EF>\r
4067 <B>PSU_CRF_APB_APLL_CTRL_RESET</B>\r
4068 </TD>\r
4069 <TD width=15% BGCOLOR=#FBF5EF>\r
4070 <B>0:0</B>\r
4071 </TD>\r
4072 <TD width=10% BGCOLOR=#FBF5EF>\r
4073 <B>1</B>\r
4074 </TD>\r
4075 <TD width=10% BGCOLOR=#FBF5EF>\r
4076 <B>0</B>\r
4077 </TD>\r
4078 <TD width=15% BGCOLOR=#FBF5EF>\r
4079 <B>0</B>\r
4080 </TD>\r
4081 <TD width=35% BGCOLOR=#FBF5EF>\r
4082 <B>Asserts Reset to the PLL</B>\r
4083 </TD>\r
4084 </TR>\r
4085 <TR valign="top">\r
4086 <TD width=15% BGCOLOR=#C0C0C0>\r
4087 <B>PSU_CRF_APB_APLL_CTRL@0XFD1A0020</B>\r
4088 </TD>\r
4089 <TD width=15% BGCOLOR=#C0C0C0>\r
4090 <B>31:0</B>\r
4091 </TD>\r
4092 <TD width=10% BGCOLOR=#C0C0C0>\r
4093 <B>1</B>\r
4094 </TD>\r
4095 <TD width=10% BGCOLOR=#C0C0C0>\r
4096 <B></B>\r
4097 </TD>\r
4098 <TD width=15% BGCOLOR=#C0C0C0>\r
4099 <B>0</B>\r
4100 </TD>\r
4101 <TD width=35% BGCOLOR=#C0C0C0>\r
4102 <B>PLL Basic Control</B>\r
4103 </TD>\r
4104 </TR>\r
4105 </TABLE>\r
4106 <P>\r
4107 <H1>CHECK PLL STATUS</H1>\r
4108 <H2><a name="PLL_STATUS">Register (<A href=#mod___slcr> slcr </A>)PLL_STATUS</a></H2>\r
4109 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4110 <TR valign="top">\r
4111 <TD width=15% BGCOLOR=#FFFF00>\r
4112 <B>Register Name</B>\r
4113 </TD>\r
4114 <TD width=15% BGCOLOR=#FFFF00>\r
4115 <B>Address</B>\r
4116 </TD>\r
4117 <TD width=10% BGCOLOR=#FFFF00>\r
4118 <B>Width</B>\r
4119 </TD>\r
4120 <TD width=10% BGCOLOR=#FFFF00>\r
4121 <B>Type</B>\r
4122 </TD>\r
4123 <TD width=15% BGCOLOR=#FFFF00>\r
4124 <B>Reset Value</B>\r
4125 </TD>\r
4126 <TD width=35% BGCOLOR=#FFFF00>\r
4127 <B>Description</B>\r
4128 </TD>\r
4129 </TR>\r
4130 <TR valign="top">\r
4131 <TD width=15% BGCOLOR=#FBF5EF>\r
4132 <B>PLL_STATUS</B>\r
4133 </TD>\r
4134 <TD width=15% BGCOLOR=#FBF5EF>\r
4135 <B>0XFD1A0044</B>\r
4136 </TD>\r
4137 <TD width=10% BGCOLOR=#FBF5EF>\r
4138 <B>32</B>\r
4139 </TD>\r
4140 <TD width=10% BGCOLOR=#FBF5EF>\r
4141 <B>rw</B>\r
4142 </TD>\r
4143 <TD width=15% BGCOLOR=#FBF5EF>\r
4144 <B>0x00000000</B>\r
4145 </TD>\r
4146 <TD width=35% BGCOLOR=#FBF5EF>\r
4147 <B>--</B>\r
4148 </TD>\r
4149 </TR>\r
4150 </TABLE>\r
4151 <P>\r
4152 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4153 <TR valign="top">\r
4154 <TD width=15% BGCOLOR=#C0FFC0>\r
4155 <B>Field Name</B>\r
4156 </TD>\r
4157 <TD width=15% BGCOLOR=#C0FFC0>\r
4158 <B>Bits</B>\r
4159 </TD>\r
4160 <TD width=10% BGCOLOR=#C0FFC0>\r
4161 <B>Mask</B>\r
4162 </TD>\r
4163 <TD width=10% BGCOLOR=#C0FFC0>\r
4164 <B>Value</B>\r
4165 </TD>\r
4166 <TD width=15% BGCOLOR=#C0FFC0>\r
4167 <B>Shifted Value</B>\r
4168 </TD>\r
4169 <TD width=35% BGCOLOR=#C0FFC0>\r
4170 <B>Description</B>\r
4171 </TD>\r
4172 </TR>\r
4173 <TR valign="top">\r
4174 <TD width=15% BGCOLOR=#FBF5EF>\r
4175 <B>PSU_CRF_APB_PLL_STATUS_APLL_LOCK</B>\r
4176 </TD>\r
4177 <TD width=15% BGCOLOR=#FBF5EF>\r
4178 <B>0:0</B>\r
4179 </TD>\r
4180 <TD width=10% BGCOLOR=#FBF5EF>\r
4181 <B>1</B>\r
4182 </TD>\r
4183 <TD width=10% BGCOLOR=#FBF5EF>\r
4184 <B>1</B>\r
4185 </TD>\r
4186 <TD width=15% BGCOLOR=#FBF5EF>\r
4187 <B>1</B>\r
4188 </TD>\r
4189 <TD width=35% BGCOLOR=#FBF5EF>\r
4190 <B>APLL is locked</B>\r
4191 </TD>\r
4192 </TR>\r
4193 <TR valign="top">\r
4194 <TD width=15% BGCOLOR=#C0C0C0>\r
4195 <B>PSU_CRF_APB_PLL_STATUS@0XFD1A0044</B>\r
4196 </TD>\r
4197 <TD width=15% BGCOLOR=#C0C0C0>\r
4198 <B>31:0</B>\r
4199 </TD>\r
4200 <TD width=10% BGCOLOR=#C0C0C0>\r
4201 <B>1</B>\r
4202 </TD>\r
4203 <TD width=10% BGCOLOR=#C0C0C0>\r
4204 <B></B>\r
4205 </TD>\r
4206 <TD width=15% BGCOLOR=#C0C0C0>\r
4207 <B>1</B>\r
4208 </TD>\r
4209 <TD width=35% BGCOLOR=#C0C0C0>\r
4210 <B>tobe</B>\r
4211 </TD>\r
4212 </TR>\r
4213 </TABLE>\r
4214 <P>\r
4215 <H1>REMOVE PLL BY PASS</H1>\r
4216 <H2><a name="APLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)APLL_CTRL</a></H2>\r
4217 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4218 <TR valign="top">\r
4219 <TD width=15% BGCOLOR=#FFFF00>\r
4220 <B>Register Name</B>\r
4221 </TD>\r
4222 <TD width=15% BGCOLOR=#FFFF00>\r
4223 <B>Address</B>\r
4224 </TD>\r
4225 <TD width=10% BGCOLOR=#FFFF00>\r
4226 <B>Width</B>\r
4227 </TD>\r
4228 <TD width=10% BGCOLOR=#FFFF00>\r
4229 <B>Type</B>\r
4230 </TD>\r
4231 <TD width=15% BGCOLOR=#FFFF00>\r
4232 <B>Reset Value</B>\r
4233 </TD>\r
4234 <TD width=35% BGCOLOR=#FFFF00>\r
4235 <B>Description</B>\r
4236 </TD>\r
4237 </TR>\r
4238 <TR valign="top">\r
4239 <TD width=15% BGCOLOR=#FBF5EF>\r
4240 <B>APLL_CTRL</B>\r
4241 </TD>\r
4242 <TD width=15% BGCOLOR=#FBF5EF>\r
4243 <B>0XFD1A0020</B>\r
4244 </TD>\r
4245 <TD width=10% BGCOLOR=#FBF5EF>\r
4246 <B>32</B>\r
4247 </TD>\r
4248 <TD width=10% BGCOLOR=#FBF5EF>\r
4249 <B>rw</B>\r
4250 </TD>\r
4251 <TD width=15% BGCOLOR=#FBF5EF>\r
4252 <B>0x00000000</B>\r
4253 </TD>\r
4254 <TD width=35% BGCOLOR=#FBF5EF>\r
4255 <B>--</B>\r
4256 </TD>\r
4257 </TR>\r
4258 </TABLE>\r
4259 <P>\r
4260 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4261 <TR valign="top">\r
4262 <TD width=15% BGCOLOR=#C0FFC0>\r
4263 <B>Field Name</B>\r
4264 </TD>\r
4265 <TD width=15% BGCOLOR=#C0FFC0>\r
4266 <B>Bits</B>\r
4267 </TD>\r
4268 <TD width=10% BGCOLOR=#C0FFC0>\r
4269 <B>Mask</B>\r
4270 </TD>\r
4271 <TD width=10% BGCOLOR=#C0FFC0>\r
4272 <B>Value</B>\r
4273 </TD>\r
4274 <TD width=15% BGCOLOR=#C0FFC0>\r
4275 <B>Shifted Value</B>\r
4276 </TD>\r
4277 <TD width=35% BGCOLOR=#C0FFC0>\r
4278 <B>Description</B>\r
4279 </TD>\r
4280 </TR>\r
4281 <TR valign="top">\r
4282 <TD width=15% BGCOLOR=#FBF5EF>\r
4283 <B>PSU_CRF_APB_APLL_CTRL_BYPASS</B>\r
4284 </TD>\r
4285 <TD width=15% BGCOLOR=#FBF5EF>\r
4286 <B>3:3</B>\r
4287 </TD>\r
4288 <TD width=10% BGCOLOR=#FBF5EF>\r
4289 <B>8</B>\r
4290 </TD>\r
4291 <TD width=10% BGCOLOR=#FBF5EF>\r
4292 <B>0</B>\r
4293 </TD>\r
4294 <TD width=15% BGCOLOR=#FBF5EF>\r
4295 <B>0</B>\r
4296 </TD>\r
4297 <TD width=35% BGCOLOR=#FBF5EF>\r
4298 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
4299 </TD>\r
4300 </TR>\r
4301 <TR valign="top">\r
4302 <TD width=15% BGCOLOR=#C0C0C0>\r
4303 <B>PSU_CRF_APB_APLL_CTRL@0XFD1A0020</B>\r
4304 </TD>\r
4305 <TD width=15% BGCOLOR=#C0C0C0>\r
4306 <B>31:0</B>\r
4307 </TD>\r
4308 <TD width=10% BGCOLOR=#C0C0C0>\r
4309 <B>8</B>\r
4310 </TD>\r
4311 <TD width=10% BGCOLOR=#C0C0C0>\r
4312 <B></B>\r
4313 </TD>\r
4314 <TD width=15% BGCOLOR=#C0C0C0>\r
4315 <B>0</B>\r
4316 </TD>\r
4317 <TD width=35% BGCOLOR=#C0C0C0>\r
4318 <B>PLL Basic Control</B>\r
4319 </TD>\r
4320 </TR>\r
4321 </TABLE>\r
4322 <P>\r
4323 <H2><a name="APLL_TO_LPD_CTRL">Register (<A href=#mod___slcr> slcr </A>)APLL_TO_LPD_CTRL</a></H2>\r
4324 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4325 <TR valign="top">\r
4326 <TD width=15% BGCOLOR=#FFFF00>\r
4327 <B>Register Name</B>\r
4328 </TD>\r
4329 <TD width=15% BGCOLOR=#FFFF00>\r
4330 <B>Address</B>\r
4331 </TD>\r
4332 <TD width=10% BGCOLOR=#FFFF00>\r
4333 <B>Width</B>\r
4334 </TD>\r
4335 <TD width=10% BGCOLOR=#FFFF00>\r
4336 <B>Type</B>\r
4337 </TD>\r
4338 <TD width=15% BGCOLOR=#FFFF00>\r
4339 <B>Reset Value</B>\r
4340 </TD>\r
4341 <TD width=35% BGCOLOR=#FFFF00>\r
4342 <B>Description</B>\r
4343 </TD>\r
4344 </TR>\r
4345 <TR valign="top">\r
4346 <TD width=15% BGCOLOR=#FBF5EF>\r
4347 <B>APLL_TO_LPD_CTRL</B>\r
4348 </TD>\r
4349 <TD width=15% BGCOLOR=#FBF5EF>\r
4350 <B>0XFD1A0048</B>\r
4351 </TD>\r
4352 <TD width=10% BGCOLOR=#FBF5EF>\r
4353 <B>32</B>\r
4354 </TD>\r
4355 <TD width=10% BGCOLOR=#FBF5EF>\r
4356 <B>rw</B>\r
4357 </TD>\r
4358 <TD width=15% BGCOLOR=#FBF5EF>\r
4359 <B>0x00000000</B>\r
4360 </TD>\r
4361 <TD width=35% BGCOLOR=#FBF5EF>\r
4362 <B>--</B>\r
4363 </TD>\r
4364 </TR>\r
4365 </TABLE>\r
4366 <P>\r
4367 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4368 <TR valign="top">\r
4369 <TD width=15% BGCOLOR=#C0FFC0>\r
4370 <B>Field Name</B>\r
4371 </TD>\r
4372 <TD width=15% BGCOLOR=#C0FFC0>\r
4373 <B>Bits</B>\r
4374 </TD>\r
4375 <TD width=10% BGCOLOR=#C0FFC0>\r
4376 <B>Mask</B>\r
4377 </TD>\r
4378 <TD width=10% BGCOLOR=#C0FFC0>\r
4379 <B>Value</B>\r
4380 </TD>\r
4381 <TD width=15% BGCOLOR=#C0FFC0>\r
4382 <B>Shifted Value</B>\r
4383 </TD>\r
4384 <TD width=35% BGCOLOR=#C0FFC0>\r
4385 <B>Description</B>\r
4386 </TD>\r
4387 </TR>\r
4388 <TR valign="top">\r
4389 <TD width=15% BGCOLOR=#FBF5EF>\r
4390 <B>PSU_CRF_APB_APLL_TO_LPD_CTRL_DIVISOR0</B>\r
4391 </TD>\r
4392 <TD width=15% BGCOLOR=#FBF5EF>\r
4393 <B>13:8</B>\r
4394 </TD>\r
4395 <TD width=10% BGCOLOR=#FBF5EF>\r
4396 <B>3f00</B>\r
4397 </TD>\r
4398 <TD width=10% BGCOLOR=#FBF5EF>\r
4399 <B>4</B>\r
4400 </TD>\r
4401 <TD width=15% BGCOLOR=#FBF5EF>\r
4402 <B>400</B>\r
4403 </TD>\r
4404 <TD width=35% BGCOLOR=#FBF5EF>\r
4405 <B>Divisor value for this clock.</B>\r
4406 </TD>\r
4407 </TR>\r
4408 <TR valign="top">\r
4409 <TD width=15% BGCOLOR=#C0C0C0>\r
4410 <B>PSU_CRF_APB_APLL_TO_LPD_CTRL@0XFD1A0048</B>\r
4411 </TD>\r
4412 <TD width=15% BGCOLOR=#C0C0C0>\r
4413 <B>31:0</B>\r
4414 </TD>\r
4415 <TD width=10% BGCOLOR=#C0C0C0>\r
4416 <B>3f00</B>\r
4417 </TD>\r
4418 <TD width=10% BGCOLOR=#C0C0C0>\r
4419 <B></B>\r
4420 </TD>\r
4421 <TD width=15% BGCOLOR=#C0C0C0>\r
4422 <B>400</B>\r
4423 </TD>\r
4424 <TD width=35% BGCOLOR=#C0C0C0>\r
4425 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
4426 </TD>\r
4427 </TR>\r
4428 </TABLE>\r
4429 <P>\r
4430 <H1>APLL FRAC CFG</H1>\r
4431 <H1>DDR_PLL INIT</H1>\r
4432 <H1>UPDATE FB_DIV</H1>\r
4433 <H2><a name="DPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)DPLL_CTRL</a></H2>\r
4434 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4435 <TR valign="top">\r
4436 <TD width=15% BGCOLOR=#FFFF00>\r
4437 <B>Register Name</B>\r
4438 </TD>\r
4439 <TD width=15% BGCOLOR=#FFFF00>\r
4440 <B>Address</B>\r
4441 </TD>\r
4442 <TD width=10% BGCOLOR=#FFFF00>\r
4443 <B>Width</B>\r
4444 </TD>\r
4445 <TD width=10% BGCOLOR=#FFFF00>\r
4446 <B>Type</B>\r
4447 </TD>\r
4448 <TD width=15% BGCOLOR=#FFFF00>\r
4449 <B>Reset Value</B>\r
4450 </TD>\r
4451 <TD width=35% BGCOLOR=#FFFF00>\r
4452 <B>Description</B>\r
4453 </TD>\r
4454 </TR>\r
4455 <TR valign="top">\r
4456 <TD width=15% BGCOLOR=#FBF5EF>\r
4457 <B>DPLL_CTRL</B>\r
4458 </TD>\r
4459 <TD width=15% BGCOLOR=#FBF5EF>\r
4460 <B>0XFD1A002C</B>\r
4461 </TD>\r
4462 <TD width=10% BGCOLOR=#FBF5EF>\r
4463 <B>32</B>\r
4464 </TD>\r
4465 <TD width=10% BGCOLOR=#FBF5EF>\r
4466 <B>rw</B>\r
4467 </TD>\r
4468 <TD width=15% BGCOLOR=#FBF5EF>\r
4469 <B>0x00000000</B>\r
4470 </TD>\r
4471 <TD width=35% BGCOLOR=#FBF5EF>\r
4472 <B>--</B>\r
4473 </TD>\r
4474 </TR>\r
4475 </TABLE>\r
4476 <P>\r
4477 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4478 <TR valign="top">\r
4479 <TD width=15% BGCOLOR=#C0FFC0>\r
4480 <B>Field Name</B>\r
4481 </TD>\r
4482 <TD width=15% BGCOLOR=#C0FFC0>\r
4483 <B>Bits</B>\r
4484 </TD>\r
4485 <TD width=10% BGCOLOR=#C0FFC0>\r
4486 <B>Mask</B>\r
4487 </TD>\r
4488 <TD width=10% BGCOLOR=#C0FFC0>\r
4489 <B>Value</B>\r
4490 </TD>\r
4491 <TD width=15% BGCOLOR=#C0FFC0>\r
4492 <B>Shifted Value</B>\r
4493 </TD>\r
4494 <TD width=35% BGCOLOR=#C0FFC0>\r
4495 <B>Description</B>\r
4496 </TD>\r
4497 </TR>\r
4498 <TR valign="top">\r
4499 <TD width=15% BGCOLOR=#FBF5EF>\r
4500 <B>PSU_CRF_APB_DPLL_CTRL_FBDIV</B>\r
4501 </TD>\r
4502 <TD width=15% BGCOLOR=#FBF5EF>\r
4503 <B>14:8</B>\r
4504 </TD>\r
4505 <TD width=10% BGCOLOR=#FBF5EF>\r
4506 <B>7f00</B>\r
4507 </TD>\r
4508 <TD width=10% BGCOLOR=#FBF5EF>\r
4509 <B>3c</B>\r
4510 </TD>\r
4511 <TD width=15% BGCOLOR=#FBF5EF>\r
4512 <B>3c00</B>\r
4513 </TD>\r
4514 <TD width=35% BGCOLOR=#FBF5EF>\r
4515 <B>The integer portion of the feedback divider to the PLL</B>\r
4516 </TD>\r
4517 </TR>\r
4518 <TR valign="top">\r
4519 <TD width=15% BGCOLOR=#FBF5EF>\r
4520 <B>PSU_CRF_APB_DPLL_CTRL_DIV2</B>\r
4521 </TD>\r
4522 <TD width=15% BGCOLOR=#FBF5EF>\r
4523 <B>16:16</B>\r
4524 </TD>\r
4525 <TD width=10% BGCOLOR=#FBF5EF>\r
4526 <B>10000</B>\r
4527 </TD>\r
4528 <TD width=10% BGCOLOR=#FBF5EF>\r
4529 <B>1</B>\r
4530 </TD>\r
4531 <TD width=15% BGCOLOR=#FBF5EF>\r
4532 <B>10000</B>\r
4533 </TD>\r
4534 <TD width=35% BGCOLOR=#FBF5EF>\r
4535 <B>This turns on the divide by 2 that is inside of the PLL. This does not change the VCO frequency, just the output frequency</B>\r
4536 </TD>\r
4537 </TR>\r
4538 <TR valign="top">\r
4539 <TD width=15% BGCOLOR=#C0C0C0>\r
4540 <B>PSU_CRF_APB_DPLL_CTRL@0XFD1A002C</B>\r
4541 </TD>\r
4542 <TD width=15% BGCOLOR=#C0C0C0>\r
4543 <B>31:0</B>\r
4544 </TD>\r
4545 <TD width=10% BGCOLOR=#C0C0C0>\r
4546 <B>17f00</B>\r
4547 </TD>\r
4548 <TD width=10% BGCOLOR=#C0C0C0>\r
4549 <B></B>\r
4550 </TD>\r
4551 <TD width=15% BGCOLOR=#C0C0C0>\r
4552 <B>13c00</B>\r
4553 </TD>\r
4554 <TD width=35% BGCOLOR=#C0C0C0>\r
4555 <B>PLL Basic Control</B>\r
4556 </TD>\r
4557 </TR>\r
4558 </TABLE>\r
4559 <P>\r
4560 <H1>BY PASS PLL</H1>\r
4561 <H2><a name="DPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)DPLL_CTRL</a></H2>\r
4562 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4563 <TR valign="top">\r
4564 <TD width=15% BGCOLOR=#FFFF00>\r
4565 <B>Register Name</B>\r
4566 </TD>\r
4567 <TD width=15% BGCOLOR=#FFFF00>\r
4568 <B>Address</B>\r
4569 </TD>\r
4570 <TD width=10% BGCOLOR=#FFFF00>\r
4571 <B>Width</B>\r
4572 </TD>\r
4573 <TD width=10% BGCOLOR=#FFFF00>\r
4574 <B>Type</B>\r
4575 </TD>\r
4576 <TD width=15% BGCOLOR=#FFFF00>\r
4577 <B>Reset Value</B>\r
4578 </TD>\r
4579 <TD width=35% BGCOLOR=#FFFF00>\r
4580 <B>Description</B>\r
4581 </TD>\r
4582 </TR>\r
4583 <TR valign="top">\r
4584 <TD width=15% BGCOLOR=#FBF5EF>\r
4585 <B>DPLL_CTRL</B>\r
4586 </TD>\r
4587 <TD width=15% BGCOLOR=#FBF5EF>\r
4588 <B>0XFD1A002C</B>\r
4589 </TD>\r
4590 <TD width=10% BGCOLOR=#FBF5EF>\r
4591 <B>32</B>\r
4592 </TD>\r
4593 <TD width=10% BGCOLOR=#FBF5EF>\r
4594 <B>rw</B>\r
4595 </TD>\r
4596 <TD width=15% BGCOLOR=#FBF5EF>\r
4597 <B>0x00000000</B>\r
4598 </TD>\r
4599 <TD width=35% BGCOLOR=#FBF5EF>\r
4600 <B>--</B>\r
4601 </TD>\r
4602 </TR>\r
4603 </TABLE>\r
4604 <P>\r
4605 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4606 <TR valign="top">\r
4607 <TD width=15% BGCOLOR=#C0FFC0>\r
4608 <B>Field Name</B>\r
4609 </TD>\r
4610 <TD width=15% BGCOLOR=#C0FFC0>\r
4611 <B>Bits</B>\r
4612 </TD>\r
4613 <TD width=10% BGCOLOR=#C0FFC0>\r
4614 <B>Mask</B>\r
4615 </TD>\r
4616 <TD width=10% BGCOLOR=#C0FFC0>\r
4617 <B>Value</B>\r
4618 </TD>\r
4619 <TD width=15% BGCOLOR=#C0FFC0>\r
4620 <B>Shifted Value</B>\r
4621 </TD>\r
4622 <TD width=35% BGCOLOR=#C0FFC0>\r
4623 <B>Description</B>\r
4624 </TD>\r
4625 </TR>\r
4626 <TR valign="top">\r
4627 <TD width=15% BGCOLOR=#FBF5EF>\r
4628 <B>PSU_CRF_APB_DPLL_CTRL_BYPASS</B>\r
4629 </TD>\r
4630 <TD width=15% BGCOLOR=#FBF5EF>\r
4631 <B>3:3</B>\r
4632 </TD>\r
4633 <TD width=10% BGCOLOR=#FBF5EF>\r
4634 <B>8</B>\r
4635 </TD>\r
4636 <TD width=10% BGCOLOR=#FBF5EF>\r
4637 <B>1</B>\r
4638 </TD>\r
4639 <TD width=15% BGCOLOR=#FBF5EF>\r
4640 <B>8</B>\r
4641 </TD>\r
4642 <TD width=35% BGCOLOR=#FBF5EF>\r
4643 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
4644 </TD>\r
4645 </TR>\r
4646 <TR valign="top">\r
4647 <TD width=15% BGCOLOR=#C0C0C0>\r
4648 <B>PSU_CRF_APB_DPLL_CTRL@0XFD1A002C</B>\r
4649 </TD>\r
4650 <TD width=15% BGCOLOR=#C0C0C0>\r
4651 <B>31:0</B>\r
4652 </TD>\r
4653 <TD width=10% BGCOLOR=#C0C0C0>\r
4654 <B>8</B>\r
4655 </TD>\r
4656 <TD width=10% BGCOLOR=#C0C0C0>\r
4657 <B></B>\r
4658 </TD>\r
4659 <TD width=15% BGCOLOR=#C0C0C0>\r
4660 <B>8</B>\r
4661 </TD>\r
4662 <TD width=35% BGCOLOR=#C0C0C0>\r
4663 <B>PLL Basic Control</B>\r
4664 </TD>\r
4665 </TR>\r
4666 </TABLE>\r
4667 <P>\r
4668 <H1>ASSERT RESET</H1>\r
4669 <H2><a name="DPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)DPLL_CTRL</a></H2>\r
4670 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4671 <TR valign="top">\r
4672 <TD width=15% BGCOLOR=#FFFF00>\r
4673 <B>Register Name</B>\r
4674 </TD>\r
4675 <TD width=15% BGCOLOR=#FFFF00>\r
4676 <B>Address</B>\r
4677 </TD>\r
4678 <TD width=10% BGCOLOR=#FFFF00>\r
4679 <B>Width</B>\r
4680 </TD>\r
4681 <TD width=10% BGCOLOR=#FFFF00>\r
4682 <B>Type</B>\r
4683 </TD>\r
4684 <TD width=15% BGCOLOR=#FFFF00>\r
4685 <B>Reset Value</B>\r
4686 </TD>\r
4687 <TD width=35% BGCOLOR=#FFFF00>\r
4688 <B>Description</B>\r
4689 </TD>\r
4690 </TR>\r
4691 <TR valign="top">\r
4692 <TD width=15% BGCOLOR=#FBF5EF>\r
4693 <B>DPLL_CTRL</B>\r
4694 </TD>\r
4695 <TD width=15% BGCOLOR=#FBF5EF>\r
4696 <B>0XFD1A002C</B>\r
4697 </TD>\r
4698 <TD width=10% BGCOLOR=#FBF5EF>\r
4699 <B>32</B>\r
4700 </TD>\r
4701 <TD width=10% BGCOLOR=#FBF5EF>\r
4702 <B>rw</B>\r
4703 </TD>\r
4704 <TD width=15% BGCOLOR=#FBF5EF>\r
4705 <B>0x00000000</B>\r
4706 </TD>\r
4707 <TD width=35% BGCOLOR=#FBF5EF>\r
4708 <B>--</B>\r
4709 </TD>\r
4710 </TR>\r
4711 </TABLE>\r
4712 <P>\r
4713 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4714 <TR valign="top">\r
4715 <TD width=15% BGCOLOR=#C0FFC0>\r
4716 <B>Field Name</B>\r
4717 </TD>\r
4718 <TD width=15% BGCOLOR=#C0FFC0>\r
4719 <B>Bits</B>\r
4720 </TD>\r
4721 <TD width=10% BGCOLOR=#C0FFC0>\r
4722 <B>Mask</B>\r
4723 </TD>\r
4724 <TD width=10% BGCOLOR=#C0FFC0>\r
4725 <B>Value</B>\r
4726 </TD>\r
4727 <TD width=15% BGCOLOR=#C0FFC0>\r
4728 <B>Shifted Value</B>\r
4729 </TD>\r
4730 <TD width=35% BGCOLOR=#C0FFC0>\r
4731 <B>Description</B>\r
4732 </TD>\r
4733 </TR>\r
4734 <TR valign="top">\r
4735 <TD width=15% BGCOLOR=#FBF5EF>\r
4736 <B>PSU_CRF_APB_DPLL_CTRL_RESET</B>\r
4737 </TD>\r
4738 <TD width=15% BGCOLOR=#FBF5EF>\r
4739 <B>0:0</B>\r
4740 </TD>\r
4741 <TD width=10% BGCOLOR=#FBF5EF>\r
4742 <B>1</B>\r
4743 </TD>\r
4744 <TD width=10% BGCOLOR=#FBF5EF>\r
4745 <B>1</B>\r
4746 </TD>\r
4747 <TD width=15% BGCOLOR=#FBF5EF>\r
4748 <B>1</B>\r
4749 </TD>\r
4750 <TD width=35% BGCOLOR=#FBF5EF>\r
4751 <B>Asserts Reset to the PLL</B>\r
4752 </TD>\r
4753 </TR>\r
4754 <TR valign="top">\r
4755 <TD width=15% BGCOLOR=#C0C0C0>\r
4756 <B>PSU_CRF_APB_DPLL_CTRL@0XFD1A002C</B>\r
4757 </TD>\r
4758 <TD width=15% BGCOLOR=#C0C0C0>\r
4759 <B>31:0</B>\r
4760 </TD>\r
4761 <TD width=10% BGCOLOR=#C0C0C0>\r
4762 <B>1</B>\r
4763 </TD>\r
4764 <TD width=10% BGCOLOR=#C0C0C0>\r
4765 <B></B>\r
4766 </TD>\r
4767 <TD width=15% BGCOLOR=#C0C0C0>\r
4768 <B>1</B>\r
4769 </TD>\r
4770 <TD width=35% BGCOLOR=#C0C0C0>\r
4771 <B>PLL Basic Control</B>\r
4772 </TD>\r
4773 </TR>\r
4774 </TABLE>\r
4775 <P>\r
4776 <H1>DEASSERT RESET</H1>\r
4777 <H2><a name="DPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)DPLL_CTRL</a></H2>\r
4778 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4779 <TR valign="top">\r
4780 <TD width=15% BGCOLOR=#FFFF00>\r
4781 <B>Register Name</B>\r
4782 </TD>\r
4783 <TD width=15% BGCOLOR=#FFFF00>\r
4784 <B>Address</B>\r
4785 </TD>\r
4786 <TD width=10% BGCOLOR=#FFFF00>\r
4787 <B>Width</B>\r
4788 </TD>\r
4789 <TD width=10% BGCOLOR=#FFFF00>\r
4790 <B>Type</B>\r
4791 </TD>\r
4792 <TD width=15% BGCOLOR=#FFFF00>\r
4793 <B>Reset Value</B>\r
4794 </TD>\r
4795 <TD width=35% BGCOLOR=#FFFF00>\r
4796 <B>Description</B>\r
4797 </TD>\r
4798 </TR>\r
4799 <TR valign="top">\r
4800 <TD width=15% BGCOLOR=#FBF5EF>\r
4801 <B>DPLL_CTRL</B>\r
4802 </TD>\r
4803 <TD width=15% BGCOLOR=#FBF5EF>\r
4804 <B>0XFD1A002C</B>\r
4805 </TD>\r
4806 <TD width=10% BGCOLOR=#FBF5EF>\r
4807 <B>32</B>\r
4808 </TD>\r
4809 <TD width=10% BGCOLOR=#FBF5EF>\r
4810 <B>rw</B>\r
4811 </TD>\r
4812 <TD width=15% BGCOLOR=#FBF5EF>\r
4813 <B>0x00000000</B>\r
4814 </TD>\r
4815 <TD width=35% BGCOLOR=#FBF5EF>\r
4816 <B>--</B>\r
4817 </TD>\r
4818 </TR>\r
4819 </TABLE>\r
4820 <P>\r
4821 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4822 <TR valign="top">\r
4823 <TD width=15% BGCOLOR=#C0FFC0>\r
4824 <B>Field Name</B>\r
4825 </TD>\r
4826 <TD width=15% BGCOLOR=#C0FFC0>\r
4827 <B>Bits</B>\r
4828 </TD>\r
4829 <TD width=10% BGCOLOR=#C0FFC0>\r
4830 <B>Mask</B>\r
4831 </TD>\r
4832 <TD width=10% BGCOLOR=#C0FFC0>\r
4833 <B>Value</B>\r
4834 </TD>\r
4835 <TD width=15% BGCOLOR=#C0FFC0>\r
4836 <B>Shifted Value</B>\r
4837 </TD>\r
4838 <TD width=35% BGCOLOR=#C0FFC0>\r
4839 <B>Description</B>\r
4840 </TD>\r
4841 </TR>\r
4842 <TR valign="top">\r
4843 <TD width=15% BGCOLOR=#FBF5EF>\r
4844 <B>PSU_CRF_APB_DPLL_CTRL_RESET</B>\r
4845 </TD>\r
4846 <TD width=15% BGCOLOR=#FBF5EF>\r
4847 <B>0:0</B>\r
4848 </TD>\r
4849 <TD width=10% BGCOLOR=#FBF5EF>\r
4850 <B>1</B>\r
4851 </TD>\r
4852 <TD width=10% BGCOLOR=#FBF5EF>\r
4853 <B>0</B>\r
4854 </TD>\r
4855 <TD width=15% BGCOLOR=#FBF5EF>\r
4856 <B>0</B>\r
4857 </TD>\r
4858 <TD width=35% BGCOLOR=#FBF5EF>\r
4859 <B>Asserts Reset to the PLL</B>\r
4860 </TD>\r
4861 </TR>\r
4862 <TR valign="top">\r
4863 <TD width=15% BGCOLOR=#C0C0C0>\r
4864 <B>PSU_CRF_APB_DPLL_CTRL@0XFD1A002C</B>\r
4865 </TD>\r
4866 <TD width=15% BGCOLOR=#C0C0C0>\r
4867 <B>31:0</B>\r
4868 </TD>\r
4869 <TD width=10% BGCOLOR=#C0C0C0>\r
4870 <B>1</B>\r
4871 </TD>\r
4872 <TD width=10% BGCOLOR=#C0C0C0>\r
4873 <B></B>\r
4874 </TD>\r
4875 <TD width=15% BGCOLOR=#C0C0C0>\r
4876 <B>0</B>\r
4877 </TD>\r
4878 <TD width=35% BGCOLOR=#C0C0C0>\r
4879 <B>PLL Basic Control</B>\r
4880 </TD>\r
4881 </TR>\r
4882 </TABLE>\r
4883 <P>\r
4884 <H1>CHECK PLL STATUS</H1>\r
4885 <H2><a name="PLL_STATUS">Register (<A href=#mod___slcr> slcr </A>)PLL_STATUS</a></H2>\r
4886 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4887 <TR valign="top">\r
4888 <TD width=15% BGCOLOR=#FFFF00>\r
4889 <B>Register Name</B>\r
4890 </TD>\r
4891 <TD width=15% BGCOLOR=#FFFF00>\r
4892 <B>Address</B>\r
4893 </TD>\r
4894 <TD width=10% BGCOLOR=#FFFF00>\r
4895 <B>Width</B>\r
4896 </TD>\r
4897 <TD width=10% BGCOLOR=#FFFF00>\r
4898 <B>Type</B>\r
4899 </TD>\r
4900 <TD width=15% BGCOLOR=#FFFF00>\r
4901 <B>Reset Value</B>\r
4902 </TD>\r
4903 <TD width=35% BGCOLOR=#FFFF00>\r
4904 <B>Description</B>\r
4905 </TD>\r
4906 </TR>\r
4907 <TR valign="top">\r
4908 <TD width=15% BGCOLOR=#FBF5EF>\r
4909 <B>PLL_STATUS</B>\r
4910 </TD>\r
4911 <TD width=15% BGCOLOR=#FBF5EF>\r
4912 <B>0XFD1A0044</B>\r
4913 </TD>\r
4914 <TD width=10% BGCOLOR=#FBF5EF>\r
4915 <B>32</B>\r
4916 </TD>\r
4917 <TD width=10% BGCOLOR=#FBF5EF>\r
4918 <B>rw</B>\r
4919 </TD>\r
4920 <TD width=15% BGCOLOR=#FBF5EF>\r
4921 <B>0x00000000</B>\r
4922 </TD>\r
4923 <TD width=35% BGCOLOR=#FBF5EF>\r
4924 <B>--</B>\r
4925 </TD>\r
4926 </TR>\r
4927 </TABLE>\r
4928 <P>\r
4929 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4930 <TR valign="top">\r
4931 <TD width=15% BGCOLOR=#C0FFC0>\r
4932 <B>Field Name</B>\r
4933 </TD>\r
4934 <TD width=15% BGCOLOR=#C0FFC0>\r
4935 <B>Bits</B>\r
4936 </TD>\r
4937 <TD width=10% BGCOLOR=#C0FFC0>\r
4938 <B>Mask</B>\r
4939 </TD>\r
4940 <TD width=10% BGCOLOR=#C0FFC0>\r
4941 <B>Value</B>\r
4942 </TD>\r
4943 <TD width=15% BGCOLOR=#C0FFC0>\r
4944 <B>Shifted Value</B>\r
4945 </TD>\r
4946 <TD width=35% BGCOLOR=#C0FFC0>\r
4947 <B>Description</B>\r
4948 </TD>\r
4949 </TR>\r
4950 <TR valign="top">\r
4951 <TD width=15% BGCOLOR=#FBF5EF>\r
4952 <B>PSU_CRF_APB_PLL_STATUS_DPLL_LOCK</B>\r
4953 </TD>\r
4954 <TD width=15% BGCOLOR=#FBF5EF>\r
4955 <B>1:1</B>\r
4956 </TD>\r
4957 <TD width=10% BGCOLOR=#FBF5EF>\r
4958 <B>2</B>\r
4959 </TD>\r
4960 <TD width=10% BGCOLOR=#FBF5EF>\r
4961 <B>1</B>\r
4962 </TD>\r
4963 <TD width=15% BGCOLOR=#FBF5EF>\r
4964 <B>2</B>\r
4965 </TD>\r
4966 <TD width=35% BGCOLOR=#FBF5EF>\r
4967 <B>DPLL is locked</B>\r
4968 </TD>\r
4969 </TR>\r
4970 <TR valign="top">\r
4971 <TD width=15% BGCOLOR=#C0C0C0>\r
4972 <B>PSU_CRF_APB_PLL_STATUS@0XFD1A0044</B>\r
4973 </TD>\r
4974 <TD width=15% BGCOLOR=#C0C0C0>\r
4975 <B>31:0</B>\r
4976 </TD>\r
4977 <TD width=10% BGCOLOR=#C0C0C0>\r
4978 <B>2</B>\r
4979 </TD>\r
4980 <TD width=10% BGCOLOR=#C0C0C0>\r
4981 <B></B>\r
4982 </TD>\r
4983 <TD width=15% BGCOLOR=#C0C0C0>\r
4984 <B>2</B>\r
4985 </TD>\r
4986 <TD width=35% BGCOLOR=#C0C0C0>\r
4987 <B>tobe</B>\r
4988 </TD>\r
4989 </TR>\r
4990 </TABLE>\r
4991 <P>\r
4992 <H1>REMOVE PLL BY PASS</H1>\r
4993 <H2><a name="DPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)DPLL_CTRL</a></H2>\r
4994 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
4995 <TR valign="top">\r
4996 <TD width=15% BGCOLOR=#FFFF00>\r
4997 <B>Register Name</B>\r
4998 </TD>\r
4999 <TD width=15% BGCOLOR=#FFFF00>\r
5000 <B>Address</B>\r
5001 </TD>\r
5002 <TD width=10% BGCOLOR=#FFFF00>\r
5003 <B>Width</B>\r
5004 </TD>\r
5005 <TD width=10% BGCOLOR=#FFFF00>\r
5006 <B>Type</B>\r
5007 </TD>\r
5008 <TD width=15% BGCOLOR=#FFFF00>\r
5009 <B>Reset Value</B>\r
5010 </TD>\r
5011 <TD width=35% BGCOLOR=#FFFF00>\r
5012 <B>Description</B>\r
5013 </TD>\r
5014 </TR>\r
5015 <TR valign="top">\r
5016 <TD width=15% BGCOLOR=#FBF5EF>\r
5017 <B>DPLL_CTRL</B>\r
5018 </TD>\r
5019 <TD width=15% BGCOLOR=#FBF5EF>\r
5020 <B>0XFD1A002C</B>\r
5021 </TD>\r
5022 <TD width=10% BGCOLOR=#FBF5EF>\r
5023 <B>32</B>\r
5024 </TD>\r
5025 <TD width=10% BGCOLOR=#FBF5EF>\r
5026 <B>rw</B>\r
5027 </TD>\r
5028 <TD width=15% BGCOLOR=#FBF5EF>\r
5029 <B>0x00000000</B>\r
5030 </TD>\r
5031 <TD width=35% BGCOLOR=#FBF5EF>\r
5032 <B>--</B>\r
5033 </TD>\r
5034 </TR>\r
5035 </TABLE>\r
5036 <P>\r
5037 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5038 <TR valign="top">\r
5039 <TD width=15% BGCOLOR=#C0FFC0>\r
5040 <B>Field Name</B>\r
5041 </TD>\r
5042 <TD width=15% BGCOLOR=#C0FFC0>\r
5043 <B>Bits</B>\r
5044 </TD>\r
5045 <TD width=10% BGCOLOR=#C0FFC0>\r
5046 <B>Mask</B>\r
5047 </TD>\r
5048 <TD width=10% BGCOLOR=#C0FFC0>\r
5049 <B>Value</B>\r
5050 </TD>\r
5051 <TD width=15% BGCOLOR=#C0FFC0>\r
5052 <B>Shifted Value</B>\r
5053 </TD>\r
5054 <TD width=35% BGCOLOR=#C0FFC0>\r
5055 <B>Description</B>\r
5056 </TD>\r
5057 </TR>\r
5058 <TR valign="top">\r
5059 <TD width=15% BGCOLOR=#FBF5EF>\r
5060 <B>PSU_CRF_APB_DPLL_CTRL_BYPASS</B>\r
5061 </TD>\r
5062 <TD width=15% BGCOLOR=#FBF5EF>\r
5063 <B>3:3</B>\r
5064 </TD>\r
5065 <TD width=10% BGCOLOR=#FBF5EF>\r
5066 <B>8</B>\r
5067 </TD>\r
5068 <TD width=10% BGCOLOR=#FBF5EF>\r
5069 <B>0</B>\r
5070 </TD>\r
5071 <TD width=15% BGCOLOR=#FBF5EF>\r
5072 <B>0</B>\r
5073 </TD>\r
5074 <TD width=35% BGCOLOR=#FBF5EF>\r
5075 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
5076 </TD>\r
5077 </TR>\r
5078 <TR valign="top">\r
5079 <TD width=15% BGCOLOR=#C0C0C0>\r
5080 <B>PSU_CRF_APB_DPLL_CTRL@0XFD1A002C</B>\r
5081 </TD>\r
5082 <TD width=15% BGCOLOR=#C0C0C0>\r
5083 <B>31:0</B>\r
5084 </TD>\r
5085 <TD width=10% BGCOLOR=#C0C0C0>\r
5086 <B>8</B>\r
5087 </TD>\r
5088 <TD width=10% BGCOLOR=#C0C0C0>\r
5089 <B></B>\r
5090 </TD>\r
5091 <TD width=15% BGCOLOR=#C0C0C0>\r
5092 <B>0</B>\r
5093 </TD>\r
5094 <TD width=35% BGCOLOR=#C0C0C0>\r
5095 <B>PLL Basic Control</B>\r
5096 </TD>\r
5097 </TR>\r
5098 </TABLE>\r
5099 <P>\r
5100 <H2><a name="DPLL_TO_LPD_CTRL">Register (<A href=#mod___slcr> slcr </A>)DPLL_TO_LPD_CTRL</a></H2>\r
5101 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5102 <TR valign="top">\r
5103 <TD width=15% BGCOLOR=#FFFF00>\r
5104 <B>Register Name</B>\r
5105 </TD>\r
5106 <TD width=15% BGCOLOR=#FFFF00>\r
5107 <B>Address</B>\r
5108 </TD>\r
5109 <TD width=10% BGCOLOR=#FFFF00>\r
5110 <B>Width</B>\r
5111 </TD>\r
5112 <TD width=10% BGCOLOR=#FFFF00>\r
5113 <B>Type</B>\r
5114 </TD>\r
5115 <TD width=15% BGCOLOR=#FFFF00>\r
5116 <B>Reset Value</B>\r
5117 </TD>\r
5118 <TD width=35% BGCOLOR=#FFFF00>\r
5119 <B>Description</B>\r
5120 </TD>\r
5121 </TR>\r
5122 <TR valign="top">\r
5123 <TD width=15% BGCOLOR=#FBF5EF>\r
5124 <B>DPLL_TO_LPD_CTRL</B>\r
5125 </TD>\r
5126 <TD width=15% BGCOLOR=#FBF5EF>\r
5127 <B>0XFD1A004C</B>\r
5128 </TD>\r
5129 <TD width=10% BGCOLOR=#FBF5EF>\r
5130 <B>32</B>\r
5131 </TD>\r
5132 <TD width=10% BGCOLOR=#FBF5EF>\r
5133 <B>rw</B>\r
5134 </TD>\r
5135 <TD width=15% BGCOLOR=#FBF5EF>\r
5136 <B>0x00000000</B>\r
5137 </TD>\r
5138 <TD width=35% BGCOLOR=#FBF5EF>\r
5139 <B>--</B>\r
5140 </TD>\r
5141 </TR>\r
5142 </TABLE>\r
5143 <P>\r
5144 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5145 <TR valign="top">\r
5146 <TD width=15% BGCOLOR=#C0FFC0>\r
5147 <B>Field Name</B>\r
5148 </TD>\r
5149 <TD width=15% BGCOLOR=#C0FFC0>\r
5150 <B>Bits</B>\r
5151 </TD>\r
5152 <TD width=10% BGCOLOR=#C0FFC0>\r
5153 <B>Mask</B>\r
5154 </TD>\r
5155 <TD width=10% BGCOLOR=#C0FFC0>\r
5156 <B>Value</B>\r
5157 </TD>\r
5158 <TD width=15% BGCOLOR=#C0FFC0>\r
5159 <B>Shifted Value</B>\r
5160 </TD>\r
5161 <TD width=35% BGCOLOR=#C0FFC0>\r
5162 <B>Description</B>\r
5163 </TD>\r
5164 </TR>\r
5165 <TR valign="top">\r
5166 <TD width=15% BGCOLOR=#FBF5EF>\r
5167 <B>PSU_CRF_APB_DPLL_TO_LPD_CTRL_DIVISOR0</B>\r
5168 </TD>\r
5169 <TD width=15% BGCOLOR=#FBF5EF>\r
5170 <B>13:8</B>\r
5171 </TD>\r
5172 <TD width=10% BGCOLOR=#FBF5EF>\r
5173 <B>3f00</B>\r
5174 </TD>\r
5175 <TD width=10% BGCOLOR=#FBF5EF>\r
5176 <B>4</B>\r
5177 </TD>\r
5178 <TD width=15% BGCOLOR=#FBF5EF>\r
5179 <B>400</B>\r
5180 </TD>\r
5181 <TD width=35% BGCOLOR=#FBF5EF>\r
5182 <B>Divisor value for this clock.</B>\r
5183 </TD>\r
5184 </TR>\r
5185 <TR valign="top">\r
5186 <TD width=15% BGCOLOR=#C0C0C0>\r
5187 <B>PSU_CRF_APB_DPLL_TO_LPD_CTRL@0XFD1A004C</B>\r
5188 </TD>\r
5189 <TD width=15% BGCOLOR=#C0C0C0>\r
5190 <B>31:0</B>\r
5191 </TD>\r
5192 <TD width=10% BGCOLOR=#C0C0C0>\r
5193 <B>3f00</B>\r
5194 </TD>\r
5195 <TD width=10% BGCOLOR=#C0C0C0>\r
5196 <B></B>\r
5197 </TD>\r
5198 <TD width=15% BGCOLOR=#C0C0C0>\r
5199 <B>400</B>\r
5200 </TD>\r
5201 <TD width=35% BGCOLOR=#C0C0C0>\r
5202 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
5203 </TD>\r
5204 </TR>\r
5205 </TABLE>\r
5206 <P>\r
5207 <H1>DPLL FRAC CFG</H1>\r
5208 <H1>VIDEO_PLL INIT</H1>\r
5209 <H1>UPDATE FB_DIV</H1>\r
5210 <H2><a name="VPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)VPLL_CTRL</a></H2>\r
5211 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5212 <TR valign="top">\r
5213 <TD width=15% BGCOLOR=#FFFF00>\r
5214 <B>Register Name</B>\r
5215 </TD>\r
5216 <TD width=15% BGCOLOR=#FFFF00>\r
5217 <B>Address</B>\r
5218 </TD>\r
5219 <TD width=10% BGCOLOR=#FFFF00>\r
5220 <B>Width</B>\r
5221 </TD>\r
5222 <TD width=10% BGCOLOR=#FFFF00>\r
5223 <B>Type</B>\r
5224 </TD>\r
5225 <TD width=15% BGCOLOR=#FFFF00>\r
5226 <B>Reset Value</B>\r
5227 </TD>\r
5228 <TD width=35% BGCOLOR=#FFFF00>\r
5229 <B>Description</B>\r
5230 </TD>\r
5231 </TR>\r
5232 <TR valign="top">\r
5233 <TD width=15% BGCOLOR=#FBF5EF>\r
5234 <B>VPLL_CTRL</B>\r
5235 </TD>\r
5236 <TD width=15% BGCOLOR=#FBF5EF>\r
5237 <B>0XFD1A0038</B>\r
5238 </TD>\r
5239 <TD width=10% BGCOLOR=#FBF5EF>\r
5240 <B>32</B>\r
5241 </TD>\r
5242 <TD width=10% BGCOLOR=#FBF5EF>\r
5243 <B>rw</B>\r
5244 </TD>\r
5245 <TD width=15% BGCOLOR=#FBF5EF>\r
5246 <B>0x00000000</B>\r
5247 </TD>\r
5248 <TD width=35% BGCOLOR=#FBF5EF>\r
5249 <B>--</B>\r
5250 </TD>\r
5251 </TR>\r
5252 </TABLE>\r
5253 <P>\r
5254 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5255 <TR valign="top">\r
5256 <TD width=15% BGCOLOR=#C0FFC0>\r
5257 <B>Field Name</B>\r
5258 </TD>\r
5259 <TD width=15% BGCOLOR=#C0FFC0>\r
5260 <B>Bits</B>\r
5261 </TD>\r
5262 <TD width=10% BGCOLOR=#C0FFC0>\r
5263 <B>Mask</B>\r
5264 </TD>\r
5265 <TD width=10% BGCOLOR=#C0FFC0>\r
5266 <B>Value</B>\r
5267 </TD>\r
5268 <TD width=15% BGCOLOR=#C0FFC0>\r
5269 <B>Shifted Value</B>\r
5270 </TD>\r
5271 <TD width=35% BGCOLOR=#C0FFC0>\r
5272 <B>Description</B>\r
5273 </TD>\r
5274 </TR>\r
5275 <TR valign="top">\r
5276 <TD width=15% BGCOLOR=#FBF5EF>\r
5277 <B>PSU_CRF_APB_VPLL_CTRL_FBDIV</B>\r
5278 </TD>\r
5279 <TD width=15% BGCOLOR=#FBF5EF>\r
5280 <B>14:8</B>\r
5281 </TD>\r
5282 <TD width=10% BGCOLOR=#FBF5EF>\r
5283 <B>7f00</B>\r
5284 </TD>\r
5285 <TD width=10% BGCOLOR=#FBF5EF>\r
5286 <B>3f</B>\r
5287 </TD>\r
5288 <TD width=15% BGCOLOR=#FBF5EF>\r
5289 <B>3f00</B>\r
5290 </TD>\r
5291 <TD width=35% BGCOLOR=#FBF5EF>\r
5292 <B>The integer portion of the feedback divider to the PLL</B>\r
5293 </TD>\r
5294 </TR>\r
5295 <TR valign="top">\r
5296 <TD width=15% BGCOLOR=#FBF5EF>\r
5297 <B>PSU_CRF_APB_VPLL_CTRL_DIV2</B>\r
5298 </TD>\r
5299 <TD width=15% BGCOLOR=#FBF5EF>\r
5300 <B>16:16</B>\r
5301 </TD>\r
5302 <TD width=10% BGCOLOR=#FBF5EF>\r
5303 <B>10000</B>\r
5304 </TD>\r
5305 <TD width=10% BGCOLOR=#FBF5EF>\r
5306 <B>1</B>\r
5307 </TD>\r
5308 <TD width=15% BGCOLOR=#FBF5EF>\r
5309 <B>10000</B>\r
5310 </TD>\r
5311 <TD width=35% BGCOLOR=#FBF5EF>\r
5312 <B>This turns on the divide by 2 that is inside of the PLL. This does not change the VCO frequency, just the output frequency</B>\r
5313 </TD>\r
5314 </TR>\r
5315 <TR valign="top">\r
5316 <TD width=15% BGCOLOR=#C0C0C0>\r
5317 <B>PSU_CRF_APB_VPLL_CTRL@0XFD1A0038</B>\r
5318 </TD>\r
5319 <TD width=15% BGCOLOR=#C0C0C0>\r
5320 <B>31:0</B>\r
5321 </TD>\r
5322 <TD width=10% BGCOLOR=#C0C0C0>\r
5323 <B>17f00</B>\r
5324 </TD>\r
5325 <TD width=10% BGCOLOR=#C0C0C0>\r
5326 <B></B>\r
5327 </TD>\r
5328 <TD width=15% BGCOLOR=#C0C0C0>\r
5329 <B>13f00</B>\r
5330 </TD>\r
5331 <TD width=35% BGCOLOR=#C0C0C0>\r
5332 <B>PLL Basic Control</B>\r
5333 </TD>\r
5334 </TR>\r
5335 </TABLE>\r
5336 <P>\r
5337 <H1>BY PASS PLL</H1>\r
5338 <H2><a name="VPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)VPLL_CTRL</a></H2>\r
5339 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5340 <TR valign="top">\r
5341 <TD width=15% BGCOLOR=#FFFF00>\r
5342 <B>Register Name</B>\r
5343 </TD>\r
5344 <TD width=15% BGCOLOR=#FFFF00>\r
5345 <B>Address</B>\r
5346 </TD>\r
5347 <TD width=10% BGCOLOR=#FFFF00>\r
5348 <B>Width</B>\r
5349 </TD>\r
5350 <TD width=10% BGCOLOR=#FFFF00>\r
5351 <B>Type</B>\r
5352 </TD>\r
5353 <TD width=15% BGCOLOR=#FFFF00>\r
5354 <B>Reset Value</B>\r
5355 </TD>\r
5356 <TD width=35% BGCOLOR=#FFFF00>\r
5357 <B>Description</B>\r
5358 </TD>\r
5359 </TR>\r
5360 <TR valign="top">\r
5361 <TD width=15% BGCOLOR=#FBF5EF>\r
5362 <B>VPLL_CTRL</B>\r
5363 </TD>\r
5364 <TD width=15% BGCOLOR=#FBF5EF>\r
5365 <B>0XFD1A0038</B>\r
5366 </TD>\r
5367 <TD width=10% BGCOLOR=#FBF5EF>\r
5368 <B>32</B>\r
5369 </TD>\r
5370 <TD width=10% BGCOLOR=#FBF5EF>\r
5371 <B>rw</B>\r
5372 </TD>\r
5373 <TD width=15% BGCOLOR=#FBF5EF>\r
5374 <B>0x00000000</B>\r
5375 </TD>\r
5376 <TD width=35% BGCOLOR=#FBF5EF>\r
5377 <B>--</B>\r
5378 </TD>\r
5379 </TR>\r
5380 </TABLE>\r
5381 <P>\r
5382 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5383 <TR valign="top">\r
5384 <TD width=15% BGCOLOR=#C0FFC0>\r
5385 <B>Field Name</B>\r
5386 </TD>\r
5387 <TD width=15% BGCOLOR=#C0FFC0>\r
5388 <B>Bits</B>\r
5389 </TD>\r
5390 <TD width=10% BGCOLOR=#C0FFC0>\r
5391 <B>Mask</B>\r
5392 </TD>\r
5393 <TD width=10% BGCOLOR=#C0FFC0>\r
5394 <B>Value</B>\r
5395 </TD>\r
5396 <TD width=15% BGCOLOR=#C0FFC0>\r
5397 <B>Shifted Value</B>\r
5398 </TD>\r
5399 <TD width=35% BGCOLOR=#C0FFC0>\r
5400 <B>Description</B>\r
5401 </TD>\r
5402 </TR>\r
5403 <TR valign="top">\r
5404 <TD width=15% BGCOLOR=#FBF5EF>\r
5405 <B>PSU_CRF_APB_VPLL_CTRL_BYPASS</B>\r
5406 </TD>\r
5407 <TD width=15% BGCOLOR=#FBF5EF>\r
5408 <B>3:3</B>\r
5409 </TD>\r
5410 <TD width=10% BGCOLOR=#FBF5EF>\r
5411 <B>8</B>\r
5412 </TD>\r
5413 <TD width=10% BGCOLOR=#FBF5EF>\r
5414 <B>1</B>\r
5415 </TD>\r
5416 <TD width=15% BGCOLOR=#FBF5EF>\r
5417 <B>8</B>\r
5418 </TD>\r
5419 <TD width=35% BGCOLOR=#FBF5EF>\r
5420 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
5421 </TD>\r
5422 </TR>\r
5423 <TR valign="top">\r
5424 <TD width=15% BGCOLOR=#C0C0C0>\r
5425 <B>PSU_CRF_APB_VPLL_CTRL@0XFD1A0038</B>\r
5426 </TD>\r
5427 <TD width=15% BGCOLOR=#C0C0C0>\r
5428 <B>31:0</B>\r
5429 </TD>\r
5430 <TD width=10% BGCOLOR=#C0C0C0>\r
5431 <B>8</B>\r
5432 </TD>\r
5433 <TD width=10% BGCOLOR=#C0C0C0>\r
5434 <B></B>\r
5435 </TD>\r
5436 <TD width=15% BGCOLOR=#C0C0C0>\r
5437 <B>8</B>\r
5438 </TD>\r
5439 <TD width=35% BGCOLOR=#C0C0C0>\r
5440 <B>PLL Basic Control</B>\r
5441 </TD>\r
5442 </TR>\r
5443 </TABLE>\r
5444 <P>\r
5445 <H1>ASSERT RESET</H1>\r
5446 <H2><a name="VPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)VPLL_CTRL</a></H2>\r
5447 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5448 <TR valign="top">\r
5449 <TD width=15% BGCOLOR=#FFFF00>\r
5450 <B>Register Name</B>\r
5451 </TD>\r
5452 <TD width=15% BGCOLOR=#FFFF00>\r
5453 <B>Address</B>\r
5454 </TD>\r
5455 <TD width=10% BGCOLOR=#FFFF00>\r
5456 <B>Width</B>\r
5457 </TD>\r
5458 <TD width=10% BGCOLOR=#FFFF00>\r
5459 <B>Type</B>\r
5460 </TD>\r
5461 <TD width=15% BGCOLOR=#FFFF00>\r
5462 <B>Reset Value</B>\r
5463 </TD>\r
5464 <TD width=35% BGCOLOR=#FFFF00>\r
5465 <B>Description</B>\r
5466 </TD>\r
5467 </TR>\r
5468 <TR valign="top">\r
5469 <TD width=15% BGCOLOR=#FBF5EF>\r
5470 <B>VPLL_CTRL</B>\r
5471 </TD>\r
5472 <TD width=15% BGCOLOR=#FBF5EF>\r
5473 <B>0XFD1A0038</B>\r
5474 </TD>\r
5475 <TD width=10% BGCOLOR=#FBF5EF>\r
5476 <B>32</B>\r
5477 </TD>\r
5478 <TD width=10% BGCOLOR=#FBF5EF>\r
5479 <B>rw</B>\r
5480 </TD>\r
5481 <TD width=15% BGCOLOR=#FBF5EF>\r
5482 <B>0x00000000</B>\r
5483 </TD>\r
5484 <TD width=35% BGCOLOR=#FBF5EF>\r
5485 <B>--</B>\r
5486 </TD>\r
5487 </TR>\r
5488 </TABLE>\r
5489 <P>\r
5490 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5491 <TR valign="top">\r
5492 <TD width=15% BGCOLOR=#C0FFC0>\r
5493 <B>Field Name</B>\r
5494 </TD>\r
5495 <TD width=15% BGCOLOR=#C0FFC0>\r
5496 <B>Bits</B>\r
5497 </TD>\r
5498 <TD width=10% BGCOLOR=#C0FFC0>\r
5499 <B>Mask</B>\r
5500 </TD>\r
5501 <TD width=10% BGCOLOR=#C0FFC0>\r
5502 <B>Value</B>\r
5503 </TD>\r
5504 <TD width=15% BGCOLOR=#C0FFC0>\r
5505 <B>Shifted Value</B>\r
5506 </TD>\r
5507 <TD width=35% BGCOLOR=#C0FFC0>\r
5508 <B>Description</B>\r
5509 </TD>\r
5510 </TR>\r
5511 <TR valign="top">\r
5512 <TD width=15% BGCOLOR=#FBF5EF>\r
5513 <B>PSU_CRF_APB_VPLL_CTRL_RESET</B>\r
5514 </TD>\r
5515 <TD width=15% BGCOLOR=#FBF5EF>\r
5516 <B>0:0</B>\r
5517 </TD>\r
5518 <TD width=10% BGCOLOR=#FBF5EF>\r
5519 <B>1</B>\r
5520 </TD>\r
5521 <TD width=10% BGCOLOR=#FBF5EF>\r
5522 <B>1</B>\r
5523 </TD>\r
5524 <TD width=15% BGCOLOR=#FBF5EF>\r
5525 <B>1</B>\r
5526 </TD>\r
5527 <TD width=35% BGCOLOR=#FBF5EF>\r
5528 <B>Asserts Reset to the PLL</B>\r
5529 </TD>\r
5530 </TR>\r
5531 <TR valign="top">\r
5532 <TD width=15% BGCOLOR=#C0C0C0>\r
5533 <B>PSU_CRF_APB_VPLL_CTRL@0XFD1A0038</B>\r
5534 </TD>\r
5535 <TD width=15% BGCOLOR=#C0C0C0>\r
5536 <B>31:0</B>\r
5537 </TD>\r
5538 <TD width=10% BGCOLOR=#C0C0C0>\r
5539 <B>1</B>\r
5540 </TD>\r
5541 <TD width=10% BGCOLOR=#C0C0C0>\r
5542 <B></B>\r
5543 </TD>\r
5544 <TD width=15% BGCOLOR=#C0C0C0>\r
5545 <B>1</B>\r
5546 </TD>\r
5547 <TD width=35% BGCOLOR=#C0C0C0>\r
5548 <B>PLL Basic Control</B>\r
5549 </TD>\r
5550 </TR>\r
5551 </TABLE>\r
5552 <P>\r
5553 <H1>DEASSERT RESET</H1>\r
5554 <H2><a name="VPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)VPLL_CTRL</a></H2>\r
5555 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5556 <TR valign="top">\r
5557 <TD width=15% BGCOLOR=#FFFF00>\r
5558 <B>Register Name</B>\r
5559 </TD>\r
5560 <TD width=15% BGCOLOR=#FFFF00>\r
5561 <B>Address</B>\r
5562 </TD>\r
5563 <TD width=10% BGCOLOR=#FFFF00>\r
5564 <B>Width</B>\r
5565 </TD>\r
5566 <TD width=10% BGCOLOR=#FFFF00>\r
5567 <B>Type</B>\r
5568 </TD>\r
5569 <TD width=15% BGCOLOR=#FFFF00>\r
5570 <B>Reset Value</B>\r
5571 </TD>\r
5572 <TD width=35% BGCOLOR=#FFFF00>\r
5573 <B>Description</B>\r
5574 </TD>\r
5575 </TR>\r
5576 <TR valign="top">\r
5577 <TD width=15% BGCOLOR=#FBF5EF>\r
5578 <B>VPLL_CTRL</B>\r
5579 </TD>\r
5580 <TD width=15% BGCOLOR=#FBF5EF>\r
5581 <B>0XFD1A0038</B>\r
5582 </TD>\r
5583 <TD width=10% BGCOLOR=#FBF5EF>\r
5584 <B>32</B>\r
5585 </TD>\r
5586 <TD width=10% BGCOLOR=#FBF5EF>\r
5587 <B>rw</B>\r
5588 </TD>\r
5589 <TD width=15% BGCOLOR=#FBF5EF>\r
5590 <B>0x00000000</B>\r
5591 </TD>\r
5592 <TD width=35% BGCOLOR=#FBF5EF>\r
5593 <B>--</B>\r
5594 </TD>\r
5595 </TR>\r
5596 </TABLE>\r
5597 <P>\r
5598 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5599 <TR valign="top">\r
5600 <TD width=15% BGCOLOR=#C0FFC0>\r
5601 <B>Field Name</B>\r
5602 </TD>\r
5603 <TD width=15% BGCOLOR=#C0FFC0>\r
5604 <B>Bits</B>\r
5605 </TD>\r
5606 <TD width=10% BGCOLOR=#C0FFC0>\r
5607 <B>Mask</B>\r
5608 </TD>\r
5609 <TD width=10% BGCOLOR=#C0FFC0>\r
5610 <B>Value</B>\r
5611 </TD>\r
5612 <TD width=15% BGCOLOR=#C0FFC0>\r
5613 <B>Shifted Value</B>\r
5614 </TD>\r
5615 <TD width=35% BGCOLOR=#C0FFC0>\r
5616 <B>Description</B>\r
5617 </TD>\r
5618 </TR>\r
5619 <TR valign="top">\r
5620 <TD width=15% BGCOLOR=#FBF5EF>\r
5621 <B>PSU_CRF_APB_VPLL_CTRL_RESET</B>\r
5622 </TD>\r
5623 <TD width=15% BGCOLOR=#FBF5EF>\r
5624 <B>0:0</B>\r
5625 </TD>\r
5626 <TD width=10% BGCOLOR=#FBF5EF>\r
5627 <B>1</B>\r
5628 </TD>\r
5629 <TD width=10% BGCOLOR=#FBF5EF>\r
5630 <B>0</B>\r
5631 </TD>\r
5632 <TD width=15% BGCOLOR=#FBF5EF>\r
5633 <B>0</B>\r
5634 </TD>\r
5635 <TD width=35% BGCOLOR=#FBF5EF>\r
5636 <B>Asserts Reset to the PLL</B>\r
5637 </TD>\r
5638 </TR>\r
5639 <TR valign="top">\r
5640 <TD width=15% BGCOLOR=#C0C0C0>\r
5641 <B>PSU_CRF_APB_VPLL_CTRL@0XFD1A0038</B>\r
5642 </TD>\r
5643 <TD width=15% BGCOLOR=#C0C0C0>\r
5644 <B>31:0</B>\r
5645 </TD>\r
5646 <TD width=10% BGCOLOR=#C0C0C0>\r
5647 <B>1</B>\r
5648 </TD>\r
5649 <TD width=10% BGCOLOR=#C0C0C0>\r
5650 <B></B>\r
5651 </TD>\r
5652 <TD width=15% BGCOLOR=#C0C0C0>\r
5653 <B>0</B>\r
5654 </TD>\r
5655 <TD width=35% BGCOLOR=#C0C0C0>\r
5656 <B>PLL Basic Control</B>\r
5657 </TD>\r
5658 </TR>\r
5659 </TABLE>\r
5660 <P>\r
5661 <H1>CHECK PLL STATUS</H1>\r
5662 <H2><a name="PLL_STATUS">Register (<A href=#mod___slcr> slcr </A>)PLL_STATUS</a></H2>\r
5663 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5664 <TR valign="top">\r
5665 <TD width=15% BGCOLOR=#FFFF00>\r
5666 <B>Register Name</B>\r
5667 </TD>\r
5668 <TD width=15% BGCOLOR=#FFFF00>\r
5669 <B>Address</B>\r
5670 </TD>\r
5671 <TD width=10% BGCOLOR=#FFFF00>\r
5672 <B>Width</B>\r
5673 </TD>\r
5674 <TD width=10% BGCOLOR=#FFFF00>\r
5675 <B>Type</B>\r
5676 </TD>\r
5677 <TD width=15% BGCOLOR=#FFFF00>\r
5678 <B>Reset Value</B>\r
5679 </TD>\r
5680 <TD width=35% BGCOLOR=#FFFF00>\r
5681 <B>Description</B>\r
5682 </TD>\r
5683 </TR>\r
5684 <TR valign="top">\r
5685 <TD width=15% BGCOLOR=#FBF5EF>\r
5686 <B>PLL_STATUS</B>\r
5687 </TD>\r
5688 <TD width=15% BGCOLOR=#FBF5EF>\r
5689 <B>0XFD1A0044</B>\r
5690 </TD>\r
5691 <TD width=10% BGCOLOR=#FBF5EF>\r
5692 <B>32</B>\r
5693 </TD>\r
5694 <TD width=10% BGCOLOR=#FBF5EF>\r
5695 <B>rw</B>\r
5696 </TD>\r
5697 <TD width=15% BGCOLOR=#FBF5EF>\r
5698 <B>0x00000000</B>\r
5699 </TD>\r
5700 <TD width=35% BGCOLOR=#FBF5EF>\r
5701 <B>--</B>\r
5702 </TD>\r
5703 </TR>\r
5704 </TABLE>\r
5705 <P>\r
5706 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5707 <TR valign="top">\r
5708 <TD width=15% BGCOLOR=#C0FFC0>\r
5709 <B>Field Name</B>\r
5710 </TD>\r
5711 <TD width=15% BGCOLOR=#C0FFC0>\r
5712 <B>Bits</B>\r
5713 </TD>\r
5714 <TD width=10% BGCOLOR=#C0FFC0>\r
5715 <B>Mask</B>\r
5716 </TD>\r
5717 <TD width=10% BGCOLOR=#C0FFC0>\r
5718 <B>Value</B>\r
5719 </TD>\r
5720 <TD width=15% BGCOLOR=#C0FFC0>\r
5721 <B>Shifted Value</B>\r
5722 </TD>\r
5723 <TD width=35% BGCOLOR=#C0FFC0>\r
5724 <B>Description</B>\r
5725 </TD>\r
5726 </TR>\r
5727 <TR valign="top">\r
5728 <TD width=15% BGCOLOR=#FBF5EF>\r
5729 <B>PSU_CRF_APB_PLL_STATUS_VPLL_LOCK</B>\r
5730 </TD>\r
5731 <TD width=15% BGCOLOR=#FBF5EF>\r
5732 <B>2:2</B>\r
5733 </TD>\r
5734 <TD width=10% BGCOLOR=#FBF5EF>\r
5735 <B>4</B>\r
5736 </TD>\r
5737 <TD width=10% BGCOLOR=#FBF5EF>\r
5738 <B>1</B>\r
5739 </TD>\r
5740 <TD width=15% BGCOLOR=#FBF5EF>\r
5741 <B>4</B>\r
5742 </TD>\r
5743 <TD width=35% BGCOLOR=#FBF5EF>\r
5744 <B>VPLL is locked</B>\r
5745 </TD>\r
5746 </TR>\r
5747 <TR valign="top">\r
5748 <TD width=15% BGCOLOR=#C0C0C0>\r
5749 <B>PSU_CRF_APB_PLL_STATUS@0XFD1A0044</B>\r
5750 </TD>\r
5751 <TD width=15% BGCOLOR=#C0C0C0>\r
5752 <B>31:0</B>\r
5753 </TD>\r
5754 <TD width=10% BGCOLOR=#C0C0C0>\r
5755 <B>4</B>\r
5756 </TD>\r
5757 <TD width=10% BGCOLOR=#C0C0C0>\r
5758 <B></B>\r
5759 </TD>\r
5760 <TD width=15% BGCOLOR=#C0C0C0>\r
5761 <B>4</B>\r
5762 </TD>\r
5763 <TD width=35% BGCOLOR=#C0C0C0>\r
5764 <B>tobe</B>\r
5765 </TD>\r
5766 </TR>\r
5767 </TABLE>\r
5768 <P>\r
5769 <H1>REMOVE PLL BY PASS</H1>\r
5770 <H2><a name="VPLL_CTRL">Register (<A href=#mod___slcr> slcr </A>)VPLL_CTRL</a></H2>\r
5771 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5772 <TR valign="top">\r
5773 <TD width=15% BGCOLOR=#FFFF00>\r
5774 <B>Register Name</B>\r
5775 </TD>\r
5776 <TD width=15% BGCOLOR=#FFFF00>\r
5777 <B>Address</B>\r
5778 </TD>\r
5779 <TD width=10% BGCOLOR=#FFFF00>\r
5780 <B>Width</B>\r
5781 </TD>\r
5782 <TD width=10% BGCOLOR=#FFFF00>\r
5783 <B>Type</B>\r
5784 </TD>\r
5785 <TD width=15% BGCOLOR=#FFFF00>\r
5786 <B>Reset Value</B>\r
5787 </TD>\r
5788 <TD width=35% BGCOLOR=#FFFF00>\r
5789 <B>Description</B>\r
5790 </TD>\r
5791 </TR>\r
5792 <TR valign="top">\r
5793 <TD width=15% BGCOLOR=#FBF5EF>\r
5794 <B>VPLL_CTRL</B>\r
5795 </TD>\r
5796 <TD width=15% BGCOLOR=#FBF5EF>\r
5797 <B>0XFD1A0038</B>\r
5798 </TD>\r
5799 <TD width=10% BGCOLOR=#FBF5EF>\r
5800 <B>32</B>\r
5801 </TD>\r
5802 <TD width=10% BGCOLOR=#FBF5EF>\r
5803 <B>rw</B>\r
5804 </TD>\r
5805 <TD width=15% BGCOLOR=#FBF5EF>\r
5806 <B>0x00000000</B>\r
5807 </TD>\r
5808 <TD width=35% BGCOLOR=#FBF5EF>\r
5809 <B>--</B>\r
5810 </TD>\r
5811 </TR>\r
5812 </TABLE>\r
5813 <P>\r
5814 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5815 <TR valign="top">\r
5816 <TD width=15% BGCOLOR=#C0FFC0>\r
5817 <B>Field Name</B>\r
5818 </TD>\r
5819 <TD width=15% BGCOLOR=#C0FFC0>\r
5820 <B>Bits</B>\r
5821 </TD>\r
5822 <TD width=10% BGCOLOR=#C0FFC0>\r
5823 <B>Mask</B>\r
5824 </TD>\r
5825 <TD width=10% BGCOLOR=#C0FFC0>\r
5826 <B>Value</B>\r
5827 </TD>\r
5828 <TD width=15% BGCOLOR=#C0FFC0>\r
5829 <B>Shifted Value</B>\r
5830 </TD>\r
5831 <TD width=35% BGCOLOR=#C0FFC0>\r
5832 <B>Description</B>\r
5833 </TD>\r
5834 </TR>\r
5835 <TR valign="top">\r
5836 <TD width=15% BGCOLOR=#FBF5EF>\r
5837 <B>PSU_CRF_APB_VPLL_CTRL_BYPASS</B>\r
5838 </TD>\r
5839 <TD width=15% BGCOLOR=#FBF5EF>\r
5840 <B>3:3</B>\r
5841 </TD>\r
5842 <TD width=10% BGCOLOR=#FBF5EF>\r
5843 <B>8</B>\r
5844 </TD>\r
5845 <TD width=10% BGCOLOR=#FBF5EF>\r
5846 <B>0</B>\r
5847 </TD>\r
5848 <TD width=15% BGCOLOR=#FBF5EF>\r
5849 <B>0</B>\r
5850 </TD>\r
5851 <TD width=35% BGCOLOR=#FBF5EF>\r
5852 <B>Bypasses the PLL clock. The usable clock will be determined from the POST_SRC field. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
5853 </TD>\r
5854 </TR>\r
5855 <TR valign="top">\r
5856 <TD width=15% BGCOLOR=#C0C0C0>\r
5857 <B>PSU_CRF_APB_VPLL_CTRL@0XFD1A0038</B>\r
5858 </TD>\r
5859 <TD width=15% BGCOLOR=#C0C0C0>\r
5860 <B>31:0</B>\r
5861 </TD>\r
5862 <TD width=10% BGCOLOR=#C0C0C0>\r
5863 <B>8</B>\r
5864 </TD>\r
5865 <TD width=10% BGCOLOR=#C0C0C0>\r
5866 <B></B>\r
5867 </TD>\r
5868 <TD width=15% BGCOLOR=#C0C0C0>\r
5869 <B>0</B>\r
5870 </TD>\r
5871 <TD width=35% BGCOLOR=#C0C0C0>\r
5872 <B>PLL Basic Control</B>\r
5873 </TD>\r
5874 </TR>\r
5875 </TABLE>\r
5876 <P>\r
5877 <H2><a name="VPLL_TO_LPD_CTRL">Register (<A href=#mod___slcr> slcr </A>)VPLL_TO_LPD_CTRL</a></H2>\r
5878 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5879 <TR valign="top">\r
5880 <TD width=15% BGCOLOR=#FFFF00>\r
5881 <B>Register Name</B>\r
5882 </TD>\r
5883 <TD width=15% BGCOLOR=#FFFF00>\r
5884 <B>Address</B>\r
5885 </TD>\r
5886 <TD width=10% BGCOLOR=#FFFF00>\r
5887 <B>Width</B>\r
5888 </TD>\r
5889 <TD width=10% BGCOLOR=#FFFF00>\r
5890 <B>Type</B>\r
5891 </TD>\r
5892 <TD width=15% BGCOLOR=#FFFF00>\r
5893 <B>Reset Value</B>\r
5894 </TD>\r
5895 <TD width=35% BGCOLOR=#FFFF00>\r
5896 <B>Description</B>\r
5897 </TD>\r
5898 </TR>\r
5899 <TR valign="top">\r
5900 <TD width=15% BGCOLOR=#FBF5EF>\r
5901 <B>VPLL_TO_LPD_CTRL</B>\r
5902 </TD>\r
5903 <TD width=15% BGCOLOR=#FBF5EF>\r
5904 <B>0XFD1A0050</B>\r
5905 </TD>\r
5906 <TD width=10% BGCOLOR=#FBF5EF>\r
5907 <B>32</B>\r
5908 </TD>\r
5909 <TD width=10% BGCOLOR=#FBF5EF>\r
5910 <B>rw</B>\r
5911 </TD>\r
5912 <TD width=15% BGCOLOR=#FBF5EF>\r
5913 <B>0x00000000</B>\r
5914 </TD>\r
5915 <TD width=35% BGCOLOR=#FBF5EF>\r
5916 <B>--</B>\r
5917 </TD>\r
5918 </TR>\r
5919 </TABLE>\r
5920 <P>\r
5921 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5922 <TR valign="top">\r
5923 <TD width=15% BGCOLOR=#C0FFC0>\r
5924 <B>Field Name</B>\r
5925 </TD>\r
5926 <TD width=15% BGCOLOR=#C0FFC0>\r
5927 <B>Bits</B>\r
5928 </TD>\r
5929 <TD width=10% BGCOLOR=#C0FFC0>\r
5930 <B>Mask</B>\r
5931 </TD>\r
5932 <TD width=10% BGCOLOR=#C0FFC0>\r
5933 <B>Value</B>\r
5934 </TD>\r
5935 <TD width=15% BGCOLOR=#C0FFC0>\r
5936 <B>Shifted Value</B>\r
5937 </TD>\r
5938 <TD width=35% BGCOLOR=#C0FFC0>\r
5939 <B>Description</B>\r
5940 </TD>\r
5941 </TR>\r
5942 <TR valign="top">\r
5943 <TD width=15% BGCOLOR=#FBF5EF>\r
5944 <B>PSU_CRF_APB_VPLL_TO_LPD_CTRL_DIVISOR0</B>\r
5945 </TD>\r
5946 <TD width=15% BGCOLOR=#FBF5EF>\r
5947 <B>13:8</B>\r
5948 </TD>\r
5949 <TD width=10% BGCOLOR=#FBF5EF>\r
5950 <B>3f00</B>\r
5951 </TD>\r
5952 <TD width=10% BGCOLOR=#FBF5EF>\r
5953 <B>4</B>\r
5954 </TD>\r
5955 <TD width=15% BGCOLOR=#FBF5EF>\r
5956 <B>400</B>\r
5957 </TD>\r
5958 <TD width=35% BGCOLOR=#FBF5EF>\r
5959 <B>Divisor value for this clock.</B>\r
5960 </TD>\r
5961 </TR>\r
5962 <TR valign="top">\r
5963 <TD width=15% BGCOLOR=#C0C0C0>\r
5964 <B>PSU_CRF_APB_VPLL_TO_LPD_CTRL@0XFD1A0050</B>\r
5965 </TD>\r
5966 <TD width=15% BGCOLOR=#C0C0C0>\r
5967 <B>31:0</B>\r
5968 </TD>\r
5969 <TD width=10% BGCOLOR=#C0C0C0>\r
5970 <B>3f00</B>\r
5971 </TD>\r
5972 <TD width=10% BGCOLOR=#C0C0C0>\r
5973 <B></B>\r
5974 </TD>\r
5975 <TD width=15% BGCOLOR=#C0C0C0>\r
5976 <B>400</B>\r
5977 </TD>\r
5978 <TD width=35% BGCOLOR=#C0C0C0>\r
5979 <B>Control for a clock that will be generated in the LPD, but used in the FPD as a clock source for the peripheral clock muxes.</B>\r
5980 </TD>\r
5981 </TR>\r
5982 </TABLE>\r
5983 <P>\r
5984 <H1>VIDEO FRAC CFG</H1>\r
5985 </TABLE>\r
5986 <P>\r
5987 <H2><a name="psu_clock_init_data">psu_clock_init_data</a></H2>\r
5988 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
5989 <TR valign="top">\r
5990 <TD width=15% BGCOLOR=#FFC0FF>\r
5991 <B>Register Name</B>\r
5992 </TD>\r
5993 <TD width=15% BGCOLOR=#FFC0FF>\r
5994 <B>Address</B>\r
5995 </TD>\r
5996 <TD width=10% BGCOLOR=#FFC0FF>\r
5997 <B>Width</B>\r
5998 </TD>\r
5999 <TD width=10% BGCOLOR=#FFC0FF>\r
6000 <B>Type</B>\r
6001 </TD>\r
6002 <TD width=15% BGCOLOR=#FFC0FF>\r
6003 <B>Reset Value</B>\r
6004 </TD>\r
6005 <TD width=35% BGCOLOR=#FFC0FF>\r
6006 <B>Description</B>\r
6007 </TD>\r
6008 </TR>\r
6009 <TR valign="top">\r
6010 <TD width=15% BGCOLOR=#FBF5EF>\r
6011 <A href="#PSU_CRL_APB_GEM0_REF_CTRL">\r
6012 PSU_CRL_APB_GEM0_REF_CTRL\r
6013 </A>\r
6014 </TD>\r
6015 <TD width=15% BGCOLOR=#FBF5EF>\r
6016 <B>0XFF5E0050</B>\r
6017 </TD>\r
6018 <TD width=10% BGCOLOR=#FBF5EF>\r
6019 <B>32</B>\r
6020 </TD>\r
6021 <TD width=10% BGCOLOR=#FBF5EF>\r
6022 <B>RW</B>\r
6023 </TD>\r
6024 <TD width=15% BGCOLOR=#FBF5EF>\r
6025 <B>0x000000</B>\r
6026 </TD>\r
6027 <TD width=35% BGCOLOR=#FBF5EF>\r
6028 <B>This register controls this reference clock</B>\r
6029 </TD>\r
6030 </TR>\r
6031 <TR valign="top">\r
6032 <TD width=15% BGCOLOR=#FBF5EF>\r
6033 <A href="#PSU_CRL_APB_GEM1_REF_CTRL">\r
6034 PSU_CRL_APB_GEM1_REF_CTRL\r
6035 </A>\r
6036 </TD>\r
6037 <TD width=15% BGCOLOR=#FBF5EF>\r
6038 <B>0XFF5E0054</B>\r
6039 </TD>\r
6040 <TD width=10% BGCOLOR=#FBF5EF>\r
6041 <B>32</B>\r
6042 </TD>\r
6043 <TD width=10% BGCOLOR=#FBF5EF>\r
6044 <B>RW</B>\r
6045 </TD>\r
6046 <TD width=15% BGCOLOR=#FBF5EF>\r
6047 <B>0x000000</B>\r
6048 </TD>\r
6049 <TD width=35% BGCOLOR=#FBF5EF>\r
6050 <B>This register controls this reference clock</B>\r
6051 </TD>\r
6052 </TR>\r
6053 <TR valign="top">\r
6054 <TD width=15% BGCOLOR=#FBF5EF>\r
6055 <A href="#PSU_CRL_APB_GEM2_REF_CTRL">\r
6056 PSU_CRL_APB_GEM2_REF_CTRL\r
6057 </A>\r
6058 </TD>\r
6059 <TD width=15% BGCOLOR=#FBF5EF>\r
6060 <B>0XFF5E0058</B>\r
6061 </TD>\r
6062 <TD width=10% BGCOLOR=#FBF5EF>\r
6063 <B>32</B>\r
6064 </TD>\r
6065 <TD width=10% BGCOLOR=#FBF5EF>\r
6066 <B>RW</B>\r
6067 </TD>\r
6068 <TD width=15% BGCOLOR=#FBF5EF>\r
6069 <B>0x000000</B>\r
6070 </TD>\r
6071 <TD width=35% BGCOLOR=#FBF5EF>\r
6072 <B>This register controls this reference clock</B>\r
6073 </TD>\r
6074 </TR>\r
6075 <TR valign="top">\r
6076 <TD width=15% BGCOLOR=#FBF5EF>\r
6077 <A href="#PSU_CRL_APB_GEM3_REF_CTRL">\r
6078 PSU_CRL_APB_GEM3_REF_CTRL\r
6079 </A>\r
6080 </TD>\r
6081 <TD width=15% BGCOLOR=#FBF5EF>\r
6082 <B>0XFF5E005C</B>\r
6083 </TD>\r
6084 <TD width=10% BGCOLOR=#FBF5EF>\r
6085 <B>32</B>\r
6086 </TD>\r
6087 <TD width=10% BGCOLOR=#FBF5EF>\r
6088 <B>RW</B>\r
6089 </TD>\r
6090 <TD width=15% BGCOLOR=#FBF5EF>\r
6091 <B>0x000000</B>\r
6092 </TD>\r
6093 <TD width=35% BGCOLOR=#FBF5EF>\r
6094 <B>This register controls this reference clock</B>\r
6095 </TD>\r
6096 </TR>\r
6097 <TR valign="top">\r
6098 <TD width=15% BGCOLOR=#FBF5EF>\r
6099 <A href="#PSU_CRL_APB_USB0_BUS_REF_CTRL">\r
6100 PSU_CRL_APB_USB0_BUS_REF_CTRL\r
6101 </A>\r
6102 </TD>\r
6103 <TD width=15% BGCOLOR=#FBF5EF>\r
6104 <B>0XFF5E0060</B>\r
6105 </TD>\r
6106 <TD width=10% BGCOLOR=#FBF5EF>\r
6107 <B>32</B>\r
6108 </TD>\r
6109 <TD width=10% BGCOLOR=#FBF5EF>\r
6110 <B>RW</B>\r
6111 </TD>\r
6112 <TD width=15% BGCOLOR=#FBF5EF>\r
6113 <B>0x000000</B>\r
6114 </TD>\r
6115 <TD width=35% BGCOLOR=#FBF5EF>\r
6116 <B>This register controls this reference clock</B>\r
6117 </TD>\r
6118 </TR>\r
6119 <TR valign="top">\r
6120 <TD width=15% BGCOLOR=#FBF5EF>\r
6121 <A href="#PSU_CRL_APB_USB3_DUAL_REF_CTRL">\r
6122 PSU_CRL_APB_USB3_DUAL_REF_CTRL\r
6123 </A>\r
6124 </TD>\r
6125 <TD width=15% BGCOLOR=#FBF5EF>\r
6126 <B>0XFF5E004C</B>\r
6127 </TD>\r
6128 <TD width=10% BGCOLOR=#FBF5EF>\r
6129 <B>32</B>\r
6130 </TD>\r
6131 <TD width=10% BGCOLOR=#FBF5EF>\r
6132 <B>RW</B>\r
6133 </TD>\r
6134 <TD width=15% BGCOLOR=#FBF5EF>\r
6135 <B>0x000000</B>\r
6136 </TD>\r
6137 <TD width=35% BGCOLOR=#FBF5EF>\r
6138 <B>This register controls this reference clock</B>\r
6139 </TD>\r
6140 </TR>\r
6141 <TR valign="top">\r
6142 <TD width=15% BGCOLOR=#FBF5EF>\r
6143 <A href="#PSU_CRL_APB_QSPI_REF_CTRL">\r
6144 PSU_CRL_APB_QSPI_REF_CTRL\r
6145 </A>\r
6146 </TD>\r
6147 <TD width=15% BGCOLOR=#FBF5EF>\r
6148 <B>0XFF5E0068</B>\r
6149 </TD>\r
6150 <TD width=10% BGCOLOR=#FBF5EF>\r
6151 <B>32</B>\r
6152 </TD>\r
6153 <TD width=10% BGCOLOR=#FBF5EF>\r
6154 <B>RW</B>\r
6155 </TD>\r
6156 <TD width=15% BGCOLOR=#FBF5EF>\r
6157 <B>0x000000</B>\r
6158 </TD>\r
6159 <TD width=35% BGCOLOR=#FBF5EF>\r
6160 <B>This register controls this reference clock</B>\r
6161 </TD>\r
6162 </TR>\r
6163 <TR valign="top">\r
6164 <TD width=15% BGCOLOR=#FBF5EF>\r
6165 <A href="#PSU_CRL_APB_SDIO0_REF_CTRL">\r
6166 PSU_CRL_APB_SDIO0_REF_CTRL\r
6167 </A>\r
6168 </TD>\r
6169 <TD width=15% BGCOLOR=#FBF5EF>\r
6170 <B>0XFF5E006C</B>\r
6171 </TD>\r
6172 <TD width=10% BGCOLOR=#FBF5EF>\r
6173 <B>32</B>\r
6174 </TD>\r
6175 <TD width=10% BGCOLOR=#FBF5EF>\r
6176 <B>RW</B>\r
6177 </TD>\r
6178 <TD width=15% BGCOLOR=#FBF5EF>\r
6179 <B>0x000000</B>\r
6180 </TD>\r
6181 <TD width=35% BGCOLOR=#FBF5EF>\r
6182 <B>This register controls this reference clock</B>\r
6183 </TD>\r
6184 </TR>\r
6185 <TR valign="top">\r
6186 <TD width=15% BGCOLOR=#FBF5EF>\r
6187 <A href="#PSU_CRL_APB_SDIO1_REF_CTRL">\r
6188 PSU_CRL_APB_SDIO1_REF_CTRL\r
6189 </A>\r
6190 </TD>\r
6191 <TD width=15% BGCOLOR=#FBF5EF>\r
6192 <B>0XFF5E0070</B>\r
6193 </TD>\r
6194 <TD width=10% BGCOLOR=#FBF5EF>\r
6195 <B>32</B>\r
6196 </TD>\r
6197 <TD width=10% BGCOLOR=#FBF5EF>\r
6198 <B>RW</B>\r
6199 </TD>\r
6200 <TD width=15% BGCOLOR=#FBF5EF>\r
6201 <B>0x000000</B>\r
6202 </TD>\r
6203 <TD width=35% BGCOLOR=#FBF5EF>\r
6204 <B>This register controls this reference clock</B>\r
6205 </TD>\r
6206 </TR>\r
6207 <TR valign="top">\r
6208 <TD width=15% BGCOLOR=#FBF5EF>\r
6209 <A href="#PSU_CRL_APB_UART0_REF_CTRL">\r
6210 PSU_CRL_APB_UART0_REF_CTRL\r
6211 </A>\r
6212 </TD>\r
6213 <TD width=15% BGCOLOR=#FBF5EF>\r
6214 <B>0XFF5E0074</B>\r
6215 </TD>\r
6216 <TD width=10% BGCOLOR=#FBF5EF>\r
6217 <B>32</B>\r
6218 </TD>\r
6219 <TD width=10% BGCOLOR=#FBF5EF>\r
6220 <B>RW</B>\r
6221 </TD>\r
6222 <TD width=15% BGCOLOR=#FBF5EF>\r
6223 <B>0x000000</B>\r
6224 </TD>\r
6225 <TD width=35% BGCOLOR=#FBF5EF>\r
6226 <B>This register controls this reference clock</B>\r
6227 </TD>\r
6228 </TR>\r
6229 <TR valign="top">\r
6230 <TD width=15% BGCOLOR=#FBF5EF>\r
6231 <A href="#PSU_CRL_APB_UART1_REF_CTRL">\r
6232 PSU_CRL_APB_UART1_REF_CTRL\r
6233 </A>\r
6234 </TD>\r
6235 <TD width=15% BGCOLOR=#FBF5EF>\r
6236 <B>0XFF5E0078</B>\r
6237 </TD>\r
6238 <TD width=10% BGCOLOR=#FBF5EF>\r
6239 <B>32</B>\r
6240 </TD>\r
6241 <TD width=10% BGCOLOR=#FBF5EF>\r
6242 <B>RW</B>\r
6243 </TD>\r
6244 <TD width=15% BGCOLOR=#FBF5EF>\r
6245 <B>0x000000</B>\r
6246 </TD>\r
6247 <TD width=35% BGCOLOR=#FBF5EF>\r
6248 <B>This register controls this reference clock</B>\r
6249 </TD>\r
6250 </TR>\r
6251 <TR valign="top">\r
6252 <TD width=15% BGCOLOR=#FBF5EF>\r
6253 <A href="#PSU_CRL_APB_I2C0_REF_CTRL">\r
6254 PSU_CRL_APB_I2C0_REF_CTRL\r
6255 </A>\r
6256 </TD>\r
6257 <TD width=15% BGCOLOR=#FBF5EF>\r
6258 <B>0XFF5E0120</B>\r
6259 </TD>\r
6260 <TD width=10% BGCOLOR=#FBF5EF>\r
6261 <B>32</B>\r
6262 </TD>\r
6263 <TD width=10% BGCOLOR=#FBF5EF>\r
6264 <B>RW</B>\r
6265 </TD>\r
6266 <TD width=15% BGCOLOR=#FBF5EF>\r
6267 <B>0x000000</B>\r
6268 </TD>\r
6269 <TD width=35% BGCOLOR=#FBF5EF>\r
6270 <B>This register controls this reference clock</B>\r
6271 </TD>\r
6272 </TR>\r
6273 <TR valign="top">\r
6274 <TD width=15% BGCOLOR=#FBF5EF>\r
6275 <A href="#PSU_CRL_APB_I2C1_REF_CTRL">\r
6276 PSU_CRL_APB_I2C1_REF_CTRL\r
6277 </A>\r
6278 </TD>\r
6279 <TD width=15% BGCOLOR=#FBF5EF>\r
6280 <B>0XFF5E0124</B>\r
6281 </TD>\r
6282 <TD width=10% BGCOLOR=#FBF5EF>\r
6283 <B>32</B>\r
6284 </TD>\r
6285 <TD width=10% BGCOLOR=#FBF5EF>\r
6286 <B>RW</B>\r
6287 </TD>\r
6288 <TD width=15% BGCOLOR=#FBF5EF>\r
6289 <B>0x000000</B>\r
6290 </TD>\r
6291 <TD width=35% BGCOLOR=#FBF5EF>\r
6292 <B>This register controls this reference clock</B>\r
6293 </TD>\r
6294 </TR>\r
6295 <TR valign="top">\r
6296 <TD width=15% BGCOLOR=#FBF5EF>\r
6297 <A href="#PSU_CRL_APB_SPI0_REF_CTRL">\r
6298 PSU_CRL_APB_SPI0_REF_CTRL\r
6299 </A>\r
6300 </TD>\r
6301 <TD width=15% BGCOLOR=#FBF5EF>\r
6302 <B>0XFF5E007C</B>\r
6303 </TD>\r
6304 <TD width=10% BGCOLOR=#FBF5EF>\r
6305 <B>32</B>\r
6306 </TD>\r
6307 <TD width=10% BGCOLOR=#FBF5EF>\r
6308 <B>RW</B>\r
6309 </TD>\r
6310 <TD width=15% BGCOLOR=#FBF5EF>\r
6311 <B>0x000000</B>\r
6312 </TD>\r
6313 <TD width=35% BGCOLOR=#FBF5EF>\r
6314 <B>This register controls this reference clock</B>\r
6315 </TD>\r
6316 </TR>\r
6317 <TR valign="top">\r
6318 <TD width=15% BGCOLOR=#FBF5EF>\r
6319 <A href="#PSU_CRL_APB_SPI1_REF_CTRL">\r
6320 PSU_CRL_APB_SPI1_REF_CTRL\r
6321 </A>\r
6322 </TD>\r
6323 <TD width=15% BGCOLOR=#FBF5EF>\r
6324 <B>0XFF5E0080</B>\r
6325 </TD>\r
6326 <TD width=10% BGCOLOR=#FBF5EF>\r
6327 <B>32</B>\r
6328 </TD>\r
6329 <TD width=10% BGCOLOR=#FBF5EF>\r
6330 <B>RW</B>\r
6331 </TD>\r
6332 <TD width=15% BGCOLOR=#FBF5EF>\r
6333 <B>0x000000</B>\r
6334 </TD>\r
6335 <TD width=35% BGCOLOR=#FBF5EF>\r
6336 <B>This register controls this reference clock</B>\r
6337 </TD>\r
6338 </TR>\r
6339 <TR valign="top">\r
6340 <TD width=15% BGCOLOR=#FBF5EF>\r
6341 <A href="#PSU_CRL_APB_CAN0_REF_CTRL">\r
6342 PSU_CRL_APB_CAN0_REF_CTRL\r
6343 </A>\r
6344 </TD>\r
6345 <TD width=15% BGCOLOR=#FBF5EF>\r
6346 <B>0XFF5E0084</B>\r
6347 </TD>\r
6348 <TD width=10% BGCOLOR=#FBF5EF>\r
6349 <B>32</B>\r
6350 </TD>\r
6351 <TD width=10% BGCOLOR=#FBF5EF>\r
6352 <B>RW</B>\r
6353 </TD>\r
6354 <TD width=15% BGCOLOR=#FBF5EF>\r
6355 <B>0x000000</B>\r
6356 </TD>\r
6357 <TD width=35% BGCOLOR=#FBF5EF>\r
6358 <B>This register controls this reference clock</B>\r
6359 </TD>\r
6360 </TR>\r
6361 <TR valign="top">\r
6362 <TD width=15% BGCOLOR=#FBF5EF>\r
6363 <A href="#PSU_CRL_APB_CAN1_REF_CTRL">\r
6364 PSU_CRL_APB_CAN1_REF_CTRL\r
6365 </A>\r
6366 </TD>\r
6367 <TD width=15% BGCOLOR=#FBF5EF>\r
6368 <B>0XFF5E0088</B>\r
6369 </TD>\r
6370 <TD width=10% BGCOLOR=#FBF5EF>\r
6371 <B>32</B>\r
6372 </TD>\r
6373 <TD width=10% BGCOLOR=#FBF5EF>\r
6374 <B>RW</B>\r
6375 </TD>\r
6376 <TD width=15% BGCOLOR=#FBF5EF>\r
6377 <B>0x000000</B>\r
6378 </TD>\r
6379 <TD width=35% BGCOLOR=#FBF5EF>\r
6380 <B>This register controls this reference clock</B>\r
6381 </TD>\r
6382 </TR>\r
6383 <TR valign="top">\r
6384 <TD width=15% BGCOLOR=#FBF5EF>\r
6385 <A href="#PSU_CRL_APB_CPU_R5_CTRL">\r
6386 PSU_CRL_APB_CPU_R5_CTRL\r
6387 </A>\r
6388 </TD>\r
6389 <TD width=15% BGCOLOR=#FBF5EF>\r
6390 <B>0XFF5E0090</B>\r
6391 </TD>\r
6392 <TD width=10% BGCOLOR=#FBF5EF>\r
6393 <B>32</B>\r
6394 </TD>\r
6395 <TD width=10% BGCOLOR=#FBF5EF>\r
6396 <B>RW</B>\r
6397 </TD>\r
6398 <TD width=15% BGCOLOR=#FBF5EF>\r
6399 <B>0x000000</B>\r
6400 </TD>\r
6401 <TD width=35% BGCOLOR=#FBF5EF>\r
6402 <B>This register controls this reference clock</B>\r
6403 </TD>\r
6404 </TR>\r
6405 <TR valign="top">\r
6406 <TD width=15% BGCOLOR=#FBF5EF>\r
6407 <A href="#PSU_CRL_APB_IOU_SWITCH_CTRL">\r
6408 PSU_CRL_APB_IOU_SWITCH_CTRL\r
6409 </A>\r
6410 </TD>\r
6411 <TD width=15% BGCOLOR=#FBF5EF>\r
6412 <B>0XFF5E009C</B>\r
6413 </TD>\r
6414 <TD width=10% BGCOLOR=#FBF5EF>\r
6415 <B>32</B>\r
6416 </TD>\r
6417 <TD width=10% BGCOLOR=#FBF5EF>\r
6418 <B>RW</B>\r
6419 </TD>\r
6420 <TD width=15% BGCOLOR=#FBF5EF>\r
6421 <B>0x000000</B>\r
6422 </TD>\r
6423 <TD width=35% BGCOLOR=#FBF5EF>\r
6424 <B>This register controls this reference clock</B>\r
6425 </TD>\r
6426 </TR>\r
6427 <TR valign="top">\r
6428 <TD width=15% BGCOLOR=#FBF5EF>\r
6429 <A href="#PSU_CRL_APB_PCAP_CTRL">\r
6430 PSU_CRL_APB_PCAP_CTRL\r
6431 </A>\r
6432 </TD>\r
6433 <TD width=15% BGCOLOR=#FBF5EF>\r
6434 <B>0XFF5E00A4</B>\r
6435 </TD>\r
6436 <TD width=10% BGCOLOR=#FBF5EF>\r
6437 <B>32</B>\r
6438 </TD>\r
6439 <TD width=10% BGCOLOR=#FBF5EF>\r
6440 <B>RW</B>\r
6441 </TD>\r
6442 <TD width=15% BGCOLOR=#FBF5EF>\r
6443 <B>0x000000</B>\r
6444 </TD>\r
6445 <TD width=35% BGCOLOR=#FBF5EF>\r
6446 <B>This register controls this reference clock</B>\r
6447 </TD>\r
6448 </TR>\r
6449 <TR valign="top">\r
6450 <TD width=15% BGCOLOR=#FBF5EF>\r
6451 <A href="#PSU_CRL_APB_LPD_SWITCH_CTRL">\r
6452 PSU_CRL_APB_LPD_SWITCH_CTRL\r
6453 </A>\r
6454 </TD>\r
6455 <TD width=15% BGCOLOR=#FBF5EF>\r
6456 <B>0XFF5E00A8</B>\r
6457 </TD>\r
6458 <TD width=10% BGCOLOR=#FBF5EF>\r
6459 <B>32</B>\r
6460 </TD>\r
6461 <TD width=10% BGCOLOR=#FBF5EF>\r
6462 <B>RW</B>\r
6463 </TD>\r
6464 <TD width=15% BGCOLOR=#FBF5EF>\r
6465 <B>0x000000</B>\r
6466 </TD>\r
6467 <TD width=35% BGCOLOR=#FBF5EF>\r
6468 <B>This register controls this reference clock</B>\r
6469 </TD>\r
6470 </TR>\r
6471 <TR valign="top">\r
6472 <TD width=15% BGCOLOR=#FBF5EF>\r
6473 <A href="#PSU_CRL_APB_LPD_LSBUS_CTRL">\r
6474 PSU_CRL_APB_LPD_LSBUS_CTRL\r
6475 </A>\r
6476 </TD>\r
6477 <TD width=15% BGCOLOR=#FBF5EF>\r
6478 <B>0XFF5E00AC</B>\r
6479 </TD>\r
6480 <TD width=10% BGCOLOR=#FBF5EF>\r
6481 <B>32</B>\r
6482 </TD>\r
6483 <TD width=10% BGCOLOR=#FBF5EF>\r
6484 <B>RW</B>\r
6485 </TD>\r
6486 <TD width=15% BGCOLOR=#FBF5EF>\r
6487 <B>0x000000</B>\r
6488 </TD>\r
6489 <TD width=35% BGCOLOR=#FBF5EF>\r
6490 <B>This register controls this reference clock</B>\r
6491 </TD>\r
6492 </TR>\r
6493 <TR valign="top">\r
6494 <TD width=15% BGCOLOR=#FBF5EF>\r
6495 <A href="#PSU_CRL_APB_DBG_LPD_CTRL">\r
6496 PSU_CRL_APB_DBG_LPD_CTRL\r
6497 </A>\r
6498 </TD>\r
6499 <TD width=15% BGCOLOR=#FBF5EF>\r
6500 <B>0XFF5E00B0</B>\r
6501 </TD>\r
6502 <TD width=10% BGCOLOR=#FBF5EF>\r
6503 <B>32</B>\r
6504 </TD>\r
6505 <TD width=10% BGCOLOR=#FBF5EF>\r
6506 <B>RW</B>\r
6507 </TD>\r
6508 <TD width=15% BGCOLOR=#FBF5EF>\r
6509 <B>0x000000</B>\r
6510 </TD>\r
6511 <TD width=35% BGCOLOR=#FBF5EF>\r
6512 <B>This register controls this reference clock</B>\r
6513 </TD>\r
6514 </TR>\r
6515 <TR valign="top">\r
6516 <TD width=15% BGCOLOR=#FBF5EF>\r
6517 <A href="#PSU_CRL_APB_NAND_REF_CTRL">\r
6518 PSU_CRL_APB_NAND_REF_CTRL\r
6519 </A>\r
6520 </TD>\r
6521 <TD width=15% BGCOLOR=#FBF5EF>\r
6522 <B>0XFF5E00B4</B>\r
6523 </TD>\r
6524 <TD width=10% BGCOLOR=#FBF5EF>\r
6525 <B>32</B>\r
6526 </TD>\r
6527 <TD width=10% BGCOLOR=#FBF5EF>\r
6528 <B>RW</B>\r
6529 </TD>\r
6530 <TD width=15% BGCOLOR=#FBF5EF>\r
6531 <B>0x000000</B>\r
6532 </TD>\r
6533 <TD width=35% BGCOLOR=#FBF5EF>\r
6534 <B>This register controls this reference clock</B>\r
6535 </TD>\r
6536 </TR>\r
6537 <TR valign="top">\r
6538 <TD width=15% BGCOLOR=#FBF5EF>\r
6539 <A href="#PSU_CRL_APB_ADMA_REF_CTRL">\r
6540 PSU_CRL_APB_ADMA_REF_CTRL\r
6541 </A>\r
6542 </TD>\r
6543 <TD width=15% BGCOLOR=#FBF5EF>\r
6544 <B>0XFF5E00B8</B>\r
6545 </TD>\r
6546 <TD width=10% BGCOLOR=#FBF5EF>\r
6547 <B>32</B>\r
6548 </TD>\r
6549 <TD width=10% BGCOLOR=#FBF5EF>\r
6550 <B>RW</B>\r
6551 </TD>\r
6552 <TD width=15% BGCOLOR=#FBF5EF>\r
6553 <B>0x000000</B>\r
6554 </TD>\r
6555 <TD width=35% BGCOLOR=#FBF5EF>\r
6556 <B>This register controls this reference clock</B>\r
6557 </TD>\r
6558 </TR>\r
6559 <TR valign="top">\r
6560 <TD width=15% BGCOLOR=#FBF5EF>\r
6561 <A href="#PSU_CRL_APB_AMS_REF_CTRL">\r
6562 PSU_CRL_APB_AMS_REF_CTRL\r
6563 </A>\r
6564 </TD>\r
6565 <TD width=15% BGCOLOR=#FBF5EF>\r
6566 <B>0XFF5E0108</B>\r
6567 </TD>\r
6568 <TD width=10% BGCOLOR=#FBF5EF>\r
6569 <B>32</B>\r
6570 </TD>\r
6571 <TD width=10% BGCOLOR=#FBF5EF>\r
6572 <B>RW</B>\r
6573 </TD>\r
6574 <TD width=15% BGCOLOR=#FBF5EF>\r
6575 <B>0x000000</B>\r
6576 </TD>\r
6577 <TD width=35% BGCOLOR=#FBF5EF>\r
6578 <B>This register controls this reference clock</B>\r
6579 </TD>\r
6580 </TR>\r
6581 <TR valign="top">\r
6582 <TD width=15% BGCOLOR=#FBF5EF>\r
6583 <A href="#PSU_CRL_APB_DLL_REF_CTRL">\r
6584 PSU_CRL_APB_DLL_REF_CTRL\r
6585 </A>\r
6586 </TD>\r
6587 <TD width=15% BGCOLOR=#FBF5EF>\r
6588 <B>0XFF5E0104</B>\r
6589 </TD>\r
6590 <TD width=10% BGCOLOR=#FBF5EF>\r
6591 <B>32</B>\r
6592 </TD>\r
6593 <TD width=10% BGCOLOR=#FBF5EF>\r
6594 <B>RW</B>\r
6595 </TD>\r
6596 <TD width=15% BGCOLOR=#FBF5EF>\r
6597 <B>0x000000</B>\r
6598 </TD>\r
6599 <TD width=35% BGCOLOR=#FBF5EF>\r
6600 <B>This register controls this reference clock</B>\r
6601 </TD>\r
6602 </TR>\r
6603 <TR valign="top">\r
6604 <TD width=15% BGCOLOR=#FBF5EF>\r
6605 <A href="#PSU_CRL_APB_TIMESTAMP_REF_CTRL">\r
6606 PSU_CRL_APB_TIMESTAMP_REF_CTRL\r
6607 </A>\r
6608 </TD>\r
6609 <TD width=15% BGCOLOR=#FBF5EF>\r
6610 <B>0XFF5E0128</B>\r
6611 </TD>\r
6612 <TD width=10% BGCOLOR=#FBF5EF>\r
6613 <B>32</B>\r
6614 </TD>\r
6615 <TD width=10% BGCOLOR=#FBF5EF>\r
6616 <B>RW</B>\r
6617 </TD>\r
6618 <TD width=15% BGCOLOR=#FBF5EF>\r
6619 <B>0x000000</B>\r
6620 </TD>\r
6621 <TD width=35% BGCOLOR=#FBF5EF>\r
6622 <B>This register controls this reference clock</B>\r
6623 </TD>\r
6624 </TR>\r
6625 <TR valign="top">\r
6626 <TD width=15% BGCOLOR=#FBF5EF>\r
6627 <A href="#PSU_CRF_APB_PCIE_REF_CTRL">\r
6628 PSU_CRF_APB_PCIE_REF_CTRL\r
6629 </A>\r
6630 </TD>\r
6631 <TD width=15% BGCOLOR=#FBF5EF>\r
6632 <B>0XFD1A00B4</B>\r
6633 </TD>\r
6634 <TD width=10% BGCOLOR=#FBF5EF>\r
6635 <B>32</B>\r
6636 </TD>\r
6637 <TD width=10% BGCOLOR=#FBF5EF>\r
6638 <B>RW</B>\r
6639 </TD>\r
6640 <TD width=15% BGCOLOR=#FBF5EF>\r
6641 <B>0x000000</B>\r
6642 </TD>\r
6643 <TD width=35% BGCOLOR=#FBF5EF>\r
6644 <B>This register controls this reference clock</B>\r
6645 </TD>\r
6646 </TR>\r
6647 <TR valign="top">\r
6648 <TD width=15% BGCOLOR=#FBF5EF>\r
6649 <A href="#PSU_CRF_APB_DP_VIDEO_REF_CTRL">\r
6650 PSU_CRF_APB_DP_VIDEO_REF_CTRL\r
6651 </A>\r
6652 </TD>\r
6653 <TD width=15% BGCOLOR=#FBF5EF>\r
6654 <B>0XFD1A0070</B>\r
6655 </TD>\r
6656 <TD width=10% BGCOLOR=#FBF5EF>\r
6657 <B>32</B>\r
6658 </TD>\r
6659 <TD width=10% BGCOLOR=#FBF5EF>\r
6660 <B>RW</B>\r
6661 </TD>\r
6662 <TD width=15% BGCOLOR=#FBF5EF>\r
6663 <B>0x000000</B>\r
6664 </TD>\r
6665 <TD width=35% BGCOLOR=#FBF5EF>\r
6666 <B>This register controls this reference clock</B>\r
6667 </TD>\r
6668 </TR>\r
6669 <TR valign="top">\r
6670 <TD width=15% BGCOLOR=#FBF5EF>\r
6671 <A href="#PSU_CRF_APB_DP_AUDIO_REF_CTRL">\r
6672 PSU_CRF_APB_DP_AUDIO_REF_CTRL\r
6673 </A>\r
6674 </TD>\r
6675 <TD width=15% BGCOLOR=#FBF5EF>\r
6676 <B>0XFD1A0074</B>\r
6677 </TD>\r
6678 <TD width=10% BGCOLOR=#FBF5EF>\r
6679 <B>32</B>\r
6680 </TD>\r
6681 <TD width=10% BGCOLOR=#FBF5EF>\r
6682 <B>RW</B>\r
6683 </TD>\r
6684 <TD width=15% BGCOLOR=#FBF5EF>\r
6685 <B>0x000000</B>\r
6686 </TD>\r
6687 <TD width=35% BGCOLOR=#FBF5EF>\r
6688 <B>This register controls this reference clock</B>\r
6689 </TD>\r
6690 </TR>\r
6691 <TR valign="top">\r
6692 <TD width=15% BGCOLOR=#FBF5EF>\r
6693 <A href="#PSU_CRF_APB_DP_STC_REF_CTRL">\r
6694 PSU_CRF_APB_DP_STC_REF_CTRL\r
6695 </A>\r
6696 </TD>\r
6697 <TD width=15% BGCOLOR=#FBF5EF>\r
6698 <B>0XFD1A007C</B>\r
6699 </TD>\r
6700 <TD width=10% BGCOLOR=#FBF5EF>\r
6701 <B>32</B>\r
6702 </TD>\r
6703 <TD width=10% BGCOLOR=#FBF5EF>\r
6704 <B>RW</B>\r
6705 </TD>\r
6706 <TD width=15% BGCOLOR=#FBF5EF>\r
6707 <B>0x000000</B>\r
6708 </TD>\r
6709 <TD width=35% BGCOLOR=#FBF5EF>\r
6710 <B>This register controls this reference clock</B>\r
6711 </TD>\r
6712 </TR>\r
6713 <TR valign="top">\r
6714 <TD width=15% BGCOLOR=#FBF5EF>\r
6715 <A href="#PSU_CRF_APB_ACPU_CTRL">\r
6716 PSU_CRF_APB_ACPU_CTRL\r
6717 </A>\r
6718 </TD>\r
6719 <TD width=15% BGCOLOR=#FBF5EF>\r
6720 <B>0XFD1A0060</B>\r
6721 </TD>\r
6722 <TD width=10% BGCOLOR=#FBF5EF>\r
6723 <B>32</B>\r
6724 </TD>\r
6725 <TD width=10% BGCOLOR=#FBF5EF>\r
6726 <B>RW</B>\r
6727 </TD>\r
6728 <TD width=15% BGCOLOR=#FBF5EF>\r
6729 <B>0x000000</B>\r
6730 </TD>\r
6731 <TD width=35% BGCOLOR=#FBF5EF>\r
6732 <B>This register controls this reference clock</B>\r
6733 </TD>\r
6734 </TR>\r
6735 <TR valign="top">\r
6736 <TD width=15% BGCOLOR=#FBF5EF>\r
6737 <A href="#PSU_CRF_APB_DBG_TRACE_CTRL">\r
6738 PSU_CRF_APB_DBG_TRACE_CTRL\r
6739 </A>\r
6740 </TD>\r
6741 <TD width=15% BGCOLOR=#FBF5EF>\r
6742 <B>0XFD1A0064</B>\r
6743 </TD>\r
6744 <TD width=10% BGCOLOR=#FBF5EF>\r
6745 <B>32</B>\r
6746 </TD>\r
6747 <TD width=10% BGCOLOR=#FBF5EF>\r
6748 <B>RW</B>\r
6749 </TD>\r
6750 <TD width=15% BGCOLOR=#FBF5EF>\r
6751 <B>0x000000</B>\r
6752 </TD>\r
6753 <TD width=35% BGCOLOR=#FBF5EF>\r
6754 <B>This register controls this reference clock</B>\r
6755 </TD>\r
6756 </TR>\r
6757 <TR valign="top">\r
6758 <TD width=15% BGCOLOR=#FBF5EF>\r
6759 <A href="#PSU_CRF_APB_DBG_FPD_CTRL">\r
6760 PSU_CRF_APB_DBG_FPD_CTRL\r
6761 </A>\r
6762 </TD>\r
6763 <TD width=15% BGCOLOR=#FBF5EF>\r
6764 <B>0XFD1A0068</B>\r
6765 </TD>\r
6766 <TD width=10% BGCOLOR=#FBF5EF>\r
6767 <B>32</B>\r
6768 </TD>\r
6769 <TD width=10% BGCOLOR=#FBF5EF>\r
6770 <B>RW</B>\r
6771 </TD>\r
6772 <TD width=15% BGCOLOR=#FBF5EF>\r
6773 <B>0x000000</B>\r
6774 </TD>\r
6775 <TD width=35% BGCOLOR=#FBF5EF>\r
6776 <B>This register controls this reference clock</B>\r
6777 </TD>\r
6778 </TR>\r
6779 <TR valign="top">\r
6780 <TD width=15% BGCOLOR=#FBF5EF>\r
6781 <A href="#PSU_CRF_APB_DDR_CTRL">\r
6782 PSU_CRF_APB_DDR_CTRL\r
6783 </A>\r
6784 </TD>\r
6785 <TD width=15% BGCOLOR=#FBF5EF>\r
6786 <B>0XFD1A0080</B>\r
6787 </TD>\r
6788 <TD width=10% BGCOLOR=#FBF5EF>\r
6789 <B>32</B>\r
6790 </TD>\r
6791 <TD width=10% BGCOLOR=#FBF5EF>\r
6792 <B>RW</B>\r
6793 </TD>\r
6794 <TD width=15% BGCOLOR=#FBF5EF>\r
6795 <B>0x000000</B>\r
6796 </TD>\r
6797 <TD width=35% BGCOLOR=#FBF5EF>\r
6798 <B>This register controls this reference clock</B>\r
6799 </TD>\r
6800 </TR>\r
6801 <TR valign="top">\r
6802 <TD width=15% BGCOLOR=#FBF5EF>\r
6803 <A href="#PSU_CRF_APB_GPU_REF_CTRL">\r
6804 PSU_CRF_APB_GPU_REF_CTRL\r
6805 </A>\r
6806 </TD>\r
6807 <TD width=15% BGCOLOR=#FBF5EF>\r
6808 <B>0XFD1A0084</B>\r
6809 </TD>\r
6810 <TD width=10% BGCOLOR=#FBF5EF>\r
6811 <B>32</B>\r
6812 </TD>\r
6813 <TD width=10% BGCOLOR=#FBF5EF>\r
6814 <B>RW</B>\r
6815 </TD>\r
6816 <TD width=15% BGCOLOR=#FBF5EF>\r
6817 <B>0x000000</B>\r
6818 </TD>\r
6819 <TD width=35% BGCOLOR=#FBF5EF>\r
6820 <B>This register controls this reference clock</B>\r
6821 </TD>\r
6822 </TR>\r
6823 <TR valign="top">\r
6824 <TD width=15% BGCOLOR=#FBF5EF>\r
6825 <A href="#PSU_CRF_APB_GDMA_REF_CTRL">\r
6826 PSU_CRF_APB_GDMA_REF_CTRL\r
6827 </A>\r
6828 </TD>\r
6829 <TD width=15% BGCOLOR=#FBF5EF>\r
6830 <B>0XFD1A00B8</B>\r
6831 </TD>\r
6832 <TD width=10% BGCOLOR=#FBF5EF>\r
6833 <B>32</B>\r
6834 </TD>\r
6835 <TD width=10% BGCOLOR=#FBF5EF>\r
6836 <B>RW</B>\r
6837 </TD>\r
6838 <TD width=15% BGCOLOR=#FBF5EF>\r
6839 <B>0x000000</B>\r
6840 </TD>\r
6841 <TD width=35% BGCOLOR=#FBF5EF>\r
6842 <B>This register controls this reference clock</B>\r
6843 </TD>\r
6844 </TR>\r
6845 <TR valign="top">\r
6846 <TD width=15% BGCOLOR=#FBF5EF>\r
6847 <A href="#PSU_CRF_APB_DPDMA_REF_CTRL">\r
6848 PSU_CRF_APB_DPDMA_REF_CTRL\r
6849 </A>\r
6850 </TD>\r
6851 <TD width=15% BGCOLOR=#FBF5EF>\r
6852 <B>0XFD1A00BC</B>\r
6853 </TD>\r
6854 <TD width=10% BGCOLOR=#FBF5EF>\r
6855 <B>32</B>\r
6856 </TD>\r
6857 <TD width=10% BGCOLOR=#FBF5EF>\r
6858 <B>RW</B>\r
6859 </TD>\r
6860 <TD width=15% BGCOLOR=#FBF5EF>\r
6861 <B>0x000000</B>\r
6862 </TD>\r
6863 <TD width=35% BGCOLOR=#FBF5EF>\r
6864 <B>This register controls this reference clock</B>\r
6865 </TD>\r
6866 </TR>\r
6867 <TR valign="top">\r
6868 <TD width=15% BGCOLOR=#FBF5EF>\r
6869 <A href="#PSU_CRF_APB_TOPSW_MAIN_CTRL">\r
6870 PSU_CRF_APB_TOPSW_MAIN_CTRL\r
6871 </A>\r
6872 </TD>\r
6873 <TD width=15% BGCOLOR=#FBF5EF>\r
6874 <B>0XFD1A00C0</B>\r
6875 </TD>\r
6876 <TD width=10% BGCOLOR=#FBF5EF>\r
6877 <B>32</B>\r
6878 </TD>\r
6879 <TD width=10% BGCOLOR=#FBF5EF>\r
6880 <B>RW</B>\r
6881 </TD>\r
6882 <TD width=15% BGCOLOR=#FBF5EF>\r
6883 <B>0x000000</B>\r
6884 </TD>\r
6885 <TD width=35% BGCOLOR=#FBF5EF>\r
6886 <B>This register controls this reference clock</B>\r
6887 </TD>\r
6888 </TR>\r
6889 <TR valign="top">\r
6890 <TD width=15% BGCOLOR=#FBF5EF>\r
6891 <A href="#PSU_CRF_APB_TOPSW_LSBUS_CTRL">\r
6892 PSU_CRF_APB_TOPSW_LSBUS_CTRL\r
6893 </A>\r
6894 </TD>\r
6895 <TD width=15% BGCOLOR=#FBF5EF>\r
6896 <B>0XFD1A00C4</B>\r
6897 </TD>\r
6898 <TD width=10% BGCOLOR=#FBF5EF>\r
6899 <B>32</B>\r
6900 </TD>\r
6901 <TD width=10% BGCOLOR=#FBF5EF>\r
6902 <B>RW</B>\r
6903 </TD>\r
6904 <TD width=15% BGCOLOR=#FBF5EF>\r
6905 <B>0x000000</B>\r
6906 </TD>\r
6907 <TD width=35% BGCOLOR=#FBF5EF>\r
6908 <B>This register controls this reference clock</B>\r
6909 </TD>\r
6910 </TR>\r
6911 <TR valign="top">\r
6912 <TD width=15% BGCOLOR=#FBF5EF>\r
6913 <A href="#PSU_CRF_APB_GTGREF0_REF_CTRL">\r
6914 PSU_CRF_APB_GTGREF0_REF_CTRL\r
6915 </A>\r
6916 </TD>\r
6917 <TD width=15% BGCOLOR=#FBF5EF>\r
6918 <B>0XFD1A00C8</B>\r
6919 </TD>\r
6920 <TD width=10% BGCOLOR=#FBF5EF>\r
6921 <B>32</B>\r
6922 </TD>\r
6923 <TD width=10% BGCOLOR=#FBF5EF>\r
6924 <B>RW</B>\r
6925 </TD>\r
6926 <TD width=15% BGCOLOR=#FBF5EF>\r
6927 <B>0x000000</B>\r
6928 </TD>\r
6929 <TD width=35% BGCOLOR=#FBF5EF>\r
6930 <B>This register controls this reference clock</B>\r
6931 </TD>\r
6932 </TR>\r
6933 <TR valign="top">\r
6934 <TD width=15% BGCOLOR=#FBF5EF>\r
6935 <A href="#PSU_CRF_APB_DBG_TSTMP_CTRL">\r
6936 PSU_CRF_APB_DBG_TSTMP_CTRL\r
6937 </A>\r
6938 </TD>\r
6939 <TD width=15% BGCOLOR=#FBF5EF>\r
6940 <B>0XFD1A00F8</B>\r
6941 </TD>\r
6942 <TD width=10% BGCOLOR=#FBF5EF>\r
6943 <B>32</B>\r
6944 </TD>\r
6945 <TD width=10% BGCOLOR=#FBF5EF>\r
6946 <B>RW</B>\r
6947 </TD>\r
6948 <TD width=15% BGCOLOR=#FBF5EF>\r
6949 <B>0x000000</B>\r
6950 </TD>\r
6951 <TD width=35% BGCOLOR=#FBF5EF>\r
6952 <B>This register controls this reference clock</B>\r
6953 </TD>\r
6954 </TR>\r
6955 </TABLE>\r
6956 <P>\r
6957 <H2><a name="psu_clock_init_data">psu_clock_init_data</a></H2>\r
6958 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
6959 <TR valign="top">\r
6960 <TD width=15% BGCOLOR=#FFC0FF>\r
6961 <B>Register Name</B>\r
6962 </TD>\r
6963 <TD width=15% BGCOLOR=#FFC0FF>\r
6964 <B>Address</B>\r
6965 </TD>\r
6966 <TD width=10% BGCOLOR=#FFC0FF>\r
6967 <B>Width</B>\r
6968 </TD>\r
6969 <TD width=10% BGCOLOR=#FFC0FF>\r
6970 <B>Type</B>\r
6971 </TD>\r
6972 <TD width=15% BGCOLOR=#FFC0FF>\r
6973 <B>Reset Value</B>\r
6974 </TD>\r
6975 <TD width=35% BGCOLOR=#FFC0FF>\r
6976 <B>Description</B>\r
6977 </TD>\r
6978 </TR>\r
6979 <H1>CLOCK CONTROL SLCR REGISTER</H1>\r
6980 <H2><a name="GEM0_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)GEM0_REF_CTRL</a></H2>\r
6981 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
6982 <TR valign="top">\r
6983 <TD width=15% BGCOLOR=#FFFF00>\r
6984 <B>Register Name</B>\r
6985 </TD>\r
6986 <TD width=15% BGCOLOR=#FFFF00>\r
6987 <B>Address</B>\r
6988 </TD>\r
6989 <TD width=10% BGCOLOR=#FFFF00>\r
6990 <B>Width</B>\r
6991 </TD>\r
6992 <TD width=10% BGCOLOR=#FFFF00>\r
6993 <B>Type</B>\r
6994 </TD>\r
6995 <TD width=15% BGCOLOR=#FFFF00>\r
6996 <B>Reset Value</B>\r
6997 </TD>\r
6998 <TD width=35% BGCOLOR=#FFFF00>\r
6999 <B>Description</B>\r
7000 </TD>\r
7001 </TR>\r
7002 <TR valign="top">\r
7003 <TD width=15% BGCOLOR=#FBF5EF>\r
7004 <B>GEM0_REF_CTRL</B>\r
7005 </TD>\r
7006 <TD width=15% BGCOLOR=#FBF5EF>\r
7007 <B>0XFF5E0050</B>\r
7008 </TD>\r
7009 <TD width=10% BGCOLOR=#FBF5EF>\r
7010 <B>32</B>\r
7011 </TD>\r
7012 <TD width=10% BGCOLOR=#FBF5EF>\r
7013 <B>rw</B>\r
7014 </TD>\r
7015 <TD width=15% BGCOLOR=#FBF5EF>\r
7016 <B>0x00000000</B>\r
7017 </TD>\r
7018 <TD width=35% BGCOLOR=#FBF5EF>\r
7019 <B>--</B>\r
7020 </TD>\r
7021 </TR>\r
7022 </TABLE>\r
7023 <P>\r
7024 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7025 <TR valign="top">\r
7026 <TD width=15% BGCOLOR=#C0FFC0>\r
7027 <B>Field Name</B>\r
7028 </TD>\r
7029 <TD width=15% BGCOLOR=#C0FFC0>\r
7030 <B>Bits</B>\r
7031 </TD>\r
7032 <TD width=10% BGCOLOR=#C0FFC0>\r
7033 <B>Mask</B>\r
7034 </TD>\r
7035 <TD width=10% BGCOLOR=#C0FFC0>\r
7036 <B>Value</B>\r
7037 </TD>\r
7038 <TD width=15% BGCOLOR=#C0FFC0>\r
7039 <B>Shifted Value</B>\r
7040 </TD>\r
7041 <TD width=35% BGCOLOR=#C0FFC0>\r
7042 <B>Description</B>\r
7043 </TD>\r
7044 </TR>\r
7045 <TR valign="top">\r
7046 <TD width=15% BGCOLOR=#FBF5EF>\r
7047 <B>PSU_CRL_APB_GEM0_REF_CTRL_RX_CLKACT</B>\r
7048 </TD>\r
7049 <TD width=15% BGCOLOR=#FBF5EF>\r
7050 <B>26:26</B>\r
7051 </TD>\r
7052 <TD width=10% BGCOLOR=#FBF5EF>\r
7053 <B>4000000</B>\r
7054 </TD>\r
7055 <TD width=10% BGCOLOR=#FBF5EF>\r
7056 <B>1</B>\r
7057 </TD>\r
7058 <TD width=15% BGCOLOR=#FBF5EF>\r
7059 <B>4000000</B>\r
7060 </TD>\r
7061 <TD width=35% BGCOLOR=#FBF5EF>\r
7062 <B>Clock active for the RX channel</B>\r
7063 </TD>\r
7064 </TR>\r
7065 <TR valign="top">\r
7066 <TD width=15% BGCOLOR=#FBF5EF>\r
7067 <B>PSU_CRL_APB_GEM0_REF_CTRL_CLKACT</B>\r
7068 </TD>\r
7069 <TD width=15% BGCOLOR=#FBF5EF>\r
7070 <B>25:25</B>\r
7071 </TD>\r
7072 <TD width=10% BGCOLOR=#FBF5EF>\r
7073 <B>2000000</B>\r
7074 </TD>\r
7075 <TD width=10% BGCOLOR=#FBF5EF>\r
7076 <B>1</B>\r
7077 </TD>\r
7078 <TD width=15% BGCOLOR=#FBF5EF>\r
7079 <B>2000000</B>\r
7080 </TD>\r
7081 <TD width=35% BGCOLOR=#FBF5EF>\r
7082 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
7083 </TD>\r
7084 </TR>\r
7085 <TR valign="top">\r
7086 <TD width=15% BGCOLOR=#FBF5EF>\r
7087 <B>PSU_CRL_APB_GEM0_REF_CTRL_DIVISOR1</B>\r
7088 </TD>\r
7089 <TD width=15% BGCOLOR=#FBF5EF>\r
7090 <B>21:16</B>\r
7091 </TD>\r
7092 <TD width=10% BGCOLOR=#FBF5EF>\r
7093 <B>3f0000</B>\r
7094 </TD>\r
7095 <TD width=10% BGCOLOR=#FBF5EF>\r
7096 <B>2</B>\r
7097 </TD>\r
7098 <TD width=15% BGCOLOR=#FBF5EF>\r
7099 <B>20000</B>\r
7100 </TD>\r
7101 <TD width=35% BGCOLOR=#FBF5EF>\r
7102 <B>6 bit divider</B>\r
7103 </TD>\r
7104 </TR>\r
7105 <TR valign="top">\r
7106 <TD width=15% BGCOLOR=#FBF5EF>\r
7107 <B>PSU_CRL_APB_GEM0_REF_CTRL_DIVISOR0</B>\r
7108 </TD>\r
7109 <TD width=15% BGCOLOR=#FBF5EF>\r
7110 <B>13:8</B>\r
7111 </TD>\r
7112 <TD width=10% BGCOLOR=#FBF5EF>\r
7113 <B>3f00</B>\r
7114 </TD>\r
7115 <TD width=10% BGCOLOR=#FBF5EF>\r
7116 <B>28</B>\r
7117 </TD>\r
7118 <TD width=15% BGCOLOR=#FBF5EF>\r
7119 <B>2800</B>\r
7120 </TD>\r
7121 <TD width=35% BGCOLOR=#FBF5EF>\r
7122 <B>6 bit divider</B>\r
7123 </TD>\r
7124 </TR>\r
7125 <TR valign="top">\r
7126 <TD width=15% BGCOLOR=#FBF5EF>\r
7127 <B>PSU_CRL_APB_GEM0_REF_CTRL_SRCSEL</B>\r
7128 </TD>\r
7129 <TD width=15% BGCOLOR=#FBF5EF>\r
7130 <B>2:0</B>\r
7131 </TD>\r
7132 <TD width=10% BGCOLOR=#FBF5EF>\r
7133 <B>7</B>\r
7134 </TD>\r
7135 <TD width=10% BGCOLOR=#FBF5EF>\r
7136 <B>0</B>\r
7137 </TD>\r
7138 <TD width=15% BGCOLOR=#FBF5EF>\r
7139 <B>0</B>\r
7140 </TD>\r
7141 <TD width=35% BGCOLOR=#FBF5EF>\r
7142 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
7143 </TD>\r
7144 </TR>\r
7145 <TR valign="top">\r
7146 <TD width=15% BGCOLOR=#C0C0C0>\r
7147 <B>PSU_CRL_APB_GEM0_REF_CTRL@0XFF5E0050</B>\r
7148 </TD>\r
7149 <TD width=15% BGCOLOR=#C0C0C0>\r
7150 <B>31:0</B>\r
7151 </TD>\r
7152 <TD width=10% BGCOLOR=#C0C0C0>\r
7153 <B>63f3f07</B>\r
7154 </TD>\r
7155 <TD width=10% BGCOLOR=#C0C0C0>\r
7156 <B></B>\r
7157 </TD>\r
7158 <TD width=15% BGCOLOR=#C0C0C0>\r
7159 <B>6022800</B>\r
7160 </TD>\r
7161 <TD width=35% BGCOLOR=#C0C0C0>\r
7162 <B>This register controls this reference clock</B>\r
7163 </TD>\r
7164 </TR>\r
7165 </TABLE>\r
7166 <P>\r
7167 <H2><a name="GEM1_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)GEM1_REF_CTRL</a></H2>\r
7168 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7169 <TR valign="top">\r
7170 <TD width=15% BGCOLOR=#FFFF00>\r
7171 <B>Register Name</B>\r
7172 </TD>\r
7173 <TD width=15% BGCOLOR=#FFFF00>\r
7174 <B>Address</B>\r
7175 </TD>\r
7176 <TD width=10% BGCOLOR=#FFFF00>\r
7177 <B>Width</B>\r
7178 </TD>\r
7179 <TD width=10% BGCOLOR=#FFFF00>\r
7180 <B>Type</B>\r
7181 </TD>\r
7182 <TD width=15% BGCOLOR=#FFFF00>\r
7183 <B>Reset Value</B>\r
7184 </TD>\r
7185 <TD width=35% BGCOLOR=#FFFF00>\r
7186 <B>Description</B>\r
7187 </TD>\r
7188 </TR>\r
7189 <TR valign="top">\r
7190 <TD width=15% BGCOLOR=#FBF5EF>\r
7191 <B>GEM1_REF_CTRL</B>\r
7192 </TD>\r
7193 <TD width=15% BGCOLOR=#FBF5EF>\r
7194 <B>0XFF5E0054</B>\r
7195 </TD>\r
7196 <TD width=10% BGCOLOR=#FBF5EF>\r
7197 <B>32</B>\r
7198 </TD>\r
7199 <TD width=10% BGCOLOR=#FBF5EF>\r
7200 <B>rw</B>\r
7201 </TD>\r
7202 <TD width=15% BGCOLOR=#FBF5EF>\r
7203 <B>0x00000000</B>\r
7204 </TD>\r
7205 <TD width=35% BGCOLOR=#FBF5EF>\r
7206 <B>--</B>\r
7207 </TD>\r
7208 </TR>\r
7209 </TABLE>\r
7210 <P>\r
7211 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7212 <TR valign="top">\r
7213 <TD width=15% BGCOLOR=#C0FFC0>\r
7214 <B>Field Name</B>\r
7215 </TD>\r
7216 <TD width=15% BGCOLOR=#C0FFC0>\r
7217 <B>Bits</B>\r
7218 </TD>\r
7219 <TD width=10% BGCOLOR=#C0FFC0>\r
7220 <B>Mask</B>\r
7221 </TD>\r
7222 <TD width=10% BGCOLOR=#C0FFC0>\r
7223 <B>Value</B>\r
7224 </TD>\r
7225 <TD width=15% BGCOLOR=#C0FFC0>\r
7226 <B>Shifted Value</B>\r
7227 </TD>\r
7228 <TD width=35% BGCOLOR=#C0FFC0>\r
7229 <B>Description</B>\r
7230 </TD>\r
7231 </TR>\r
7232 <TR valign="top">\r
7233 <TD width=15% BGCOLOR=#FBF5EF>\r
7234 <B>PSU_CRL_APB_GEM1_REF_CTRL_RX_CLKACT</B>\r
7235 </TD>\r
7236 <TD width=15% BGCOLOR=#FBF5EF>\r
7237 <B>26:26</B>\r
7238 </TD>\r
7239 <TD width=10% BGCOLOR=#FBF5EF>\r
7240 <B>4000000</B>\r
7241 </TD>\r
7242 <TD width=10% BGCOLOR=#FBF5EF>\r
7243 <B>1</B>\r
7244 </TD>\r
7245 <TD width=15% BGCOLOR=#FBF5EF>\r
7246 <B>4000000</B>\r
7247 </TD>\r
7248 <TD width=35% BGCOLOR=#FBF5EF>\r
7249 <B>Clock active for the RX channel</B>\r
7250 </TD>\r
7251 </TR>\r
7252 <TR valign="top">\r
7253 <TD width=15% BGCOLOR=#FBF5EF>\r
7254 <B>PSU_CRL_APB_GEM1_REF_CTRL_CLKACT</B>\r
7255 </TD>\r
7256 <TD width=15% BGCOLOR=#FBF5EF>\r
7257 <B>25:25</B>\r
7258 </TD>\r
7259 <TD width=10% BGCOLOR=#FBF5EF>\r
7260 <B>2000000</B>\r
7261 </TD>\r
7262 <TD width=10% BGCOLOR=#FBF5EF>\r
7263 <B>1</B>\r
7264 </TD>\r
7265 <TD width=15% BGCOLOR=#FBF5EF>\r
7266 <B>2000000</B>\r
7267 </TD>\r
7268 <TD width=35% BGCOLOR=#FBF5EF>\r
7269 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
7270 </TD>\r
7271 </TR>\r
7272 <TR valign="top">\r
7273 <TD width=15% BGCOLOR=#FBF5EF>\r
7274 <B>PSU_CRL_APB_GEM1_REF_CTRL_DIVISOR1</B>\r
7275 </TD>\r
7276 <TD width=15% BGCOLOR=#FBF5EF>\r
7277 <B>21:16</B>\r
7278 </TD>\r
7279 <TD width=10% BGCOLOR=#FBF5EF>\r
7280 <B>3f0000</B>\r
7281 </TD>\r
7282 <TD width=10% BGCOLOR=#FBF5EF>\r
7283 <B>2</B>\r
7284 </TD>\r
7285 <TD width=15% BGCOLOR=#FBF5EF>\r
7286 <B>20000</B>\r
7287 </TD>\r
7288 <TD width=35% BGCOLOR=#FBF5EF>\r
7289 <B>6 bit divider</B>\r
7290 </TD>\r
7291 </TR>\r
7292 <TR valign="top">\r
7293 <TD width=15% BGCOLOR=#FBF5EF>\r
7294 <B>PSU_CRL_APB_GEM1_REF_CTRL_DIVISOR0</B>\r
7295 </TD>\r
7296 <TD width=15% BGCOLOR=#FBF5EF>\r
7297 <B>13:8</B>\r
7298 </TD>\r
7299 <TD width=10% BGCOLOR=#FBF5EF>\r
7300 <B>3f00</B>\r
7301 </TD>\r
7302 <TD width=10% BGCOLOR=#FBF5EF>\r
7303 <B>28</B>\r
7304 </TD>\r
7305 <TD width=15% BGCOLOR=#FBF5EF>\r
7306 <B>2800</B>\r
7307 </TD>\r
7308 <TD width=35% BGCOLOR=#FBF5EF>\r
7309 <B>6 bit divider</B>\r
7310 </TD>\r
7311 </TR>\r
7312 <TR valign="top">\r
7313 <TD width=15% BGCOLOR=#FBF5EF>\r
7314 <B>PSU_CRL_APB_GEM1_REF_CTRL_SRCSEL</B>\r
7315 </TD>\r
7316 <TD width=15% BGCOLOR=#FBF5EF>\r
7317 <B>2:0</B>\r
7318 </TD>\r
7319 <TD width=10% BGCOLOR=#FBF5EF>\r
7320 <B>7</B>\r
7321 </TD>\r
7322 <TD width=10% BGCOLOR=#FBF5EF>\r
7323 <B>0</B>\r
7324 </TD>\r
7325 <TD width=15% BGCOLOR=#FBF5EF>\r
7326 <B>0</B>\r
7327 </TD>\r
7328 <TD width=35% BGCOLOR=#FBF5EF>\r
7329 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
7330 </TD>\r
7331 </TR>\r
7332 <TR valign="top">\r
7333 <TD width=15% BGCOLOR=#C0C0C0>\r
7334 <B>PSU_CRL_APB_GEM1_REF_CTRL@0XFF5E0054</B>\r
7335 </TD>\r
7336 <TD width=15% BGCOLOR=#C0C0C0>\r
7337 <B>31:0</B>\r
7338 </TD>\r
7339 <TD width=10% BGCOLOR=#C0C0C0>\r
7340 <B>63f3f07</B>\r
7341 </TD>\r
7342 <TD width=10% BGCOLOR=#C0C0C0>\r
7343 <B></B>\r
7344 </TD>\r
7345 <TD width=15% BGCOLOR=#C0C0C0>\r
7346 <B>6022800</B>\r
7347 </TD>\r
7348 <TD width=35% BGCOLOR=#C0C0C0>\r
7349 <B>This register controls this reference clock</B>\r
7350 </TD>\r
7351 </TR>\r
7352 </TABLE>\r
7353 <P>\r
7354 <H2><a name="GEM2_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)GEM2_REF_CTRL</a></H2>\r
7355 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7356 <TR valign="top">\r
7357 <TD width=15% BGCOLOR=#FFFF00>\r
7358 <B>Register Name</B>\r
7359 </TD>\r
7360 <TD width=15% BGCOLOR=#FFFF00>\r
7361 <B>Address</B>\r
7362 </TD>\r
7363 <TD width=10% BGCOLOR=#FFFF00>\r
7364 <B>Width</B>\r
7365 </TD>\r
7366 <TD width=10% BGCOLOR=#FFFF00>\r
7367 <B>Type</B>\r
7368 </TD>\r
7369 <TD width=15% BGCOLOR=#FFFF00>\r
7370 <B>Reset Value</B>\r
7371 </TD>\r
7372 <TD width=35% BGCOLOR=#FFFF00>\r
7373 <B>Description</B>\r
7374 </TD>\r
7375 </TR>\r
7376 <TR valign="top">\r
7377 <TD width=15% BGCOLOR=#FBF5EF>\r
7378 <B>GEM2_REF_CTRL</B>\r
7379 </TD>\r
7380 <TD width=15% BGCOLOR=#FBF5EF>\r
7381 <B>0XFF5E0058</B>\r
7382 </TD>\r
7383 <TD width=10% BGCOLOR=#FBF5EF>\r
7384 <B>32</B>\r
7385 </TD>\r
7386 <TD width=10% BGCOLOR=#FBF5EF>\r
7387 <B>rw</B>\r
7388 </TD>\r
7389 <TD width=15% BGCOLOR=#FBF5EF>\r
7390 <B>0x00000000</B>\r
7391 </TD>\r
7392 <TD width=35% BGCOLOR=#FBF5EF>\r
7393 <B>--</B>\r
7394 </TD>\r
7395 </TR>\r
7396 </TABLE>\r
7397 <P>\r
7398 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7399 <TR valign="top">\r
7400 <TD width=15% BGCOLOR=#C0FFC0>\r
7401 <B>Field Name</B>\r
7402 </TD>\r
7403 <TD width=15% BGCOLOR=#C0FFC0>\r
7404 <B>Bits</B>\r
7405 </TD>\r
7406 <TD width=10% BGCOLOR=#C0FFC0>\r
7407 <B>Mask</B>\r
7408 </TD>\r
7409 <TD width=10% BGCOLOR=#C0FFC0>\r
7410 <B>Value</B>\r
7411 </TD>\r
7412 <TD width=15% BGCOLOR=#C0FFC0>\r
7413 <B>Shifted Value</B>\r
7414 </TD>\r
7415 <TD width=35% BGCOLOR=#C0FFC0>\r
7416 <B>Description</B>\r
7417 </TD>\r
7418 </TR>\r
7419 <TR valign="top">\r
7420 <TD width=15% BGCOLOR=#FBF5EF>\r
7421 <B>PSU_CRL_APB_GEM2_REF_CTRL_RX_CLKACT</B>\r
7422 </TD>\r
7423 <TD width=15% BGCOLOR=#FBF5EF>\r
7424 <B>26:26</B>\r
7425 </TD>\r
7426 <TD width=10% BGCOLOR=#FBF5EF>\r
7427 <B>4000000</B>\r
7428 </TD>\r
7429 <TD width=10% BGCOLOR=#FBF5EF>\r
7430 <B>1</B>\r
7431 </TD>\r
7432 <TD width=15% BGCOLOR=#FBF5EF>\r
7433 <B>4000000</B>\r
7434 </TD>\r
7435 <TD width=35% BGCOLOR=#FBF5EF>\r
7436 <B>Clock active for the RX channel</B>\r
7437 </TD>\r
7438 </TR>\r
7439 <TR valign="top">\r
7440 <TD width=15% BGCOLOR=#FBF5EF>\r
7441 <B>PSU_CRL_APB_GEM2_REF_CTRL_CLKACT</B>\r
7442 </TD>\r
7443 <TD width=15% BGCOLOR=#FBF5EF>\r
7444 <B>25:25</B>\r
7445 </TD>\r
7446 <TD width=10% BGCOLOR=#FBF5EF>\r
7447 <B>2000000</B>\r
7448 </TD>\r
7449 <TD width=10% BGCOLOR=#FBF5EF>\r
7450 <B>1</B>\r
7451 </TD>\r
7452 <TD width=15% BGCOLOR=#FBF5EF>\r
7453 <B>2000000</B>\r
7454 </TD>\r
7455 <TD width=35% BGCOLOR=#FBF5EF>\r
7456 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
7457 </TD>\r
7458 </TR>\r
7459 <TR valign="top">\r
7460 <TD width=15% BGCOLOR=#FBF5EF>\r
7461 <B>PSU_CRL_APB_GEM2_REF_CTRL_DIVISOR1</B>\r
7462 </TD>\r
7463 <TD width=15% BGCOLOR=#FBF5EF>\r
7464 <B>21:16</B>\r
7465 </TD>\r
7466 <TD width=10% BGCOLOR=#FBF5EF>\r
7467 <B>3f0000</B>\r
7468 </TD>\r
7469 <TD width=10% BGCOLOR=#FBF5EF>\r
7470 <B>2</B>\r
7471 </TD>\r
7472 <TD width=15% BGCOLOR=#FBF5EF>\r
7473 <B>20000</B>\r
7474 </TD>\r
7475 <TD width=35% BGCOLOR=#FBF5EF>\r
7476 <B>6 bit divider</B>\r
7477 </TD>\r
7478 </TR>\r
7479 <TR valign="top">\r
7480 <TD width=15% BGCOLOR=#FBF5EF>\r
7481 <B>PSU_CRL_APB_GEM2_REF_CTRL_DIVISOR0</B>\r
7482 </TD>\r
7483 <TD width=15% BGCOLOR=#FBF5EF>\r
7484 <B>13:8</B>\r
7485 </TD>\r
7486 <TD width=10% BGCOLOR=#FBF5EF>\r
7487 <B>3f00</B>\r
7488 </TD>\r
7489 <TD width=10% BGCOLOR=#FBF5EF>\r
7490 <B>28</B>\r
7491 </TD>\r
7492 <TD width=15% BGCOLOR=#FBF5EF>\r
7493 <B>2800</B>\r
7494 </TD>\r
7495 <TD width=35% BGCOLOR=#FBF5EF>\r
7496 <B>6 bit divider</B>\r
7497 </TD>\r
7498 </TR>\r
7499 <TR valign="top">\r
7500 <TD width=15% BGCOLOR=#FBF5EF>\r
7501 <B>PSU_CRL_APB_GEM2_REF_CTRL_SRCSEL</B>\r
7502 </TD>\r
7503 <TD width=15% BGCOLOR=#FBF5EF>\r
7504 <B>2:0</B>\r
7505 </TD>\r
7506 <TD width=10% BGCOLOR=#FBF5EF>\r
7507 <B>7</B>\r
7508 </TD>\r
7509 <TD width=10% BGCOLOR=#FBF5EF>\r
7510 <B>0</B>\r
7511 </TD>\r
7512 <TD width=15% BGCOLOR=#FBF5EF>\r
7513 <B>0</B>\r
7514 </TD>\r
7515 <TD width=35% BGCOLOR=#FBF5EF>\r
7516 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
7517 </TD>\r
7518 </TR>\r
7519 <TR valign="top">\r
7520 <TD width=15% BGCOLOR=#C0C0C0>\r
7521 <B>PSU_CRL_APB_GEM2_REF_CTRL@0XFF5E0058</B>\r
7522 </TD>\r
7523 <TD width=15% BGCOLOR=#C0C0C0>\r
7524 <B>31:0</B>\r
7525 </TD>\r
7526 <TD width=10% BGCOLOR=#C0C0C0>\r
7527 <B>63f3f07</B>\r
7528 </TD>\r
7529 <TD width=10% BGCOLOR=#C0C0C0>\r
7530 <B></B>\r
7531 </TD>\r
7532 <TD width=15% BGCOLOR=#C0C0C0>\r
7533 <B>6022800</B>\r
7534 </TD>\r
7535 <TD width=35% BGCOLOR=#C0C0C0>\r
7536 <B>This register controls this reference clock</B>\r
7537 </TD>\r
7538 </TR>\r
7539 </TABLE>\r
7540 <P>\r
7541 <H2><a name="GEM3_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)GEM3_REF_CTRL</a></H2>\r
7542 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7543 <TR valign="top">\r
7544 <TD width=15% BGCOLOR=#FFFF00>\r
7545 <B>Register Name</B>\r
7546 </TD>\r
7547 <TD width=15% BGCOLOR=#FFFF00>\r
7548 <B>Address</B>\r
7549 </TD>\r
7550 <TD width=10% BGCOLOR=#FFFF00>\r
7551 <B>Width</B>\r
7552 </TD>\r
7553 <TD width=10% BGCOLOR=#FFFF00>\r
7554 <B>Type</B>\r
7555 </TD>\r
7556 <TD width=15% BGCOLOR=#FFFF00>\r
7557 <B>Reset Value</B>\r
7558 </TD>\r
7559 <TD width=35% BGCOLOR=#FFFF00>\r
7560 <B>Description</B>\r
7561 </TD>\r
7562 </TR>\r
7563 <TR valign="top">\r
7564 <TD width=15% BGCOLOR=#FBF5EF>\r
7565 <B>GEM3_REF_CTRL</B>\r
7566 </TD>\r
7567 <TD width=15% BGCOLOR=#FBF5EF>\r
7568 <B>0XFF5E005C</B>\r
7569 </TD>\r
7570 <TD width=10% BGCOLOR=#FBF5EF>\r
7571 <B>32</B>\r
7572 </TD>\r
7573 <TD width=10% BGCOLOR=#FBF5EF>\r
7574 <B>rw</B>\r
7575 </TD>\r
7576 <TD width=15% BGCOLOR=#FBF5EF>\r
7577 <B>0x00000000</B>\r
7578 </TD>\r
7579 <TD width=35% BGCOLOR=#FBF5EF>\r
7580 <B>--</B>\r
7581 </TD>\r
7582 </TR>\r
7583 </TABLE>\r
7584 <P>\r
7585 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7586 <TR valign="top">\r
7587 <TD width=15% BGCOLOR=#C0FFC0>\r
7588 <B>Field Name</B>\r
7589 </TD>\r
7590 <TD width=15% BGCOLOR=#C0FFC0>\r
7591 <B>Bits</B>\r
7592 </TD>\r
7593 <TD width=10% BGCOLOR=#C0FFC0>\r
7594 <B>Mask</B>\r
7595 </TD>\r
7596 <TD width=10% BGCOLOR=#C0FFC0>\r
7597 <B>Value</B>\r
7598 </TD>\r
7599 <TD width=15% BGCOLOR=#C0FFC0>\r
7600 <B>Shifted Value</B>\r
7601 </TD>\r
7602 <TD width=35% BGCOLOR=#C0FFC0>\r
7603 <B>Description</B>\r
7604 </TD>\r
7605 </TR>\r
7606 <TR valign="top">\r
7607 <TD width=15% BGCOLOR=#FBF5EF>\r
7608 <B>PSU_CRL_APB_GEM3_REF_CTRL_RX_CLKACT</B>\r
7609 </TD>\r
7610 <TD width=15% BGCOLOR=#FBF5EF>\r
7611 <B>26:26</B>\r
7612 </TD>\r
7613 <TD width=10% BGCOLOR=#FBF5EF>\r
7614 <B>4000000</B>\r
7615 </TD>\r
7616 <TD width=10% BGCOLOR=#FBF5EF>\r
7617 <B>1</B>\r
7618 </TD>\r
7619 <TD width=15% BGCOLOR=#FBF5EF>\r
7620 <B>4000000</B>\r
7621 </TD>\r
7622 <TD width=35% BGCOLOR=#FBF5EF>\r
7623 <B>Clock active for the RX channel</B>\r
7624 </TD>\r
7625 </TR>\r
7626 <TR valign="top">\r
7627 <TD width=15% BGCOLOR=#FBF5EF>\r
7628 <B>PSU_CRL_APB_GEM3_REF_CTRL_CLKACT</B>\r
7629 </TD>\r
7630 <TD width=15% BGCOLOR=#FBF5EF>\r
7631 <B>25:25</B>\r
7632 </TD>\r
7633 <TD width=10% BGCOLOR=#FBF5EF>\r
7634 <B>2000000</B>\r
7635 </TD>\r
7636 <TD width=10% BGCOLOR=#FBF5EF>\r
7637 <B>1</B>\r
7638 </TD>\r
7639 <TD width=15% BGCOLOR=#FBF5EF>\r
7640 <B>2000000</B>\r
7641 </TD>\r
7642 <TD width=35% BGCOLOR=#FBF5EF>\r
7643 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
7644 </TD>\r
7645 </TR>\r
7646 <TR valign="top">\r
7647 <TD width=15% BGCOLOR=#FBF5EF>\r
7648 <B>PSU_CRL_APB_GEM3_REF_CTRL_DIVISOR1</B>\r
7649 </TD>\r
7650 <TD width=15% BGCOLOR=#FBF5EF>\r
7651 <B>21:16</B>\r
7652 </TD>\r
7653 <TD width=10% BGCOLOR=#FBF5EF>\r
7654 <B>3f0000</B>\r
7655 </TD>\r
7656 <TD width=10% BGCOLOR=#FBF5EF>\r
7657 <B>2</B>\r
7658 </TD>\r
7659 <TD width=15% BGCOLOR=#FBF5EF>\r
7660 <B>20000</B>\r
7661 </TD>\r
7662 <TD width=35% BGCOLOR=#FBF5EF>\r
7663 <B>6 bit divider</B>\r
7664 </TD>\r
7665 </TR>\r
7666 <TR valign="top">\r
7667 <TD width=15% BGCOLOR=#FBF5EF>\r
7668 <B>PSU_CRL_APB_GEM3_REF_CTRL_DIVISOR0</B>\r
7669 </TD>\r
7670 <TD width=15% BGCOLOR=#FBF5EF>\r
7671 <B>13:8</B>\r
7672 </TD>\r
7673 <TD width=10% BGCOLOR=#FBF5EF>\r
7674 <B>3f00</B>\r
7675 </TD>\r
7676 <TD width=10% BGCOLOR=#FBF5EF>\r
7677 <B>28</B>\r
7678 </TD>\r
7679 <TD width=15% BGCOLOR=#FBF5EF>\r
7680 <B>2800</B>\r
7681 </TD>\r
7682 <TD width=35% BGCOLOR=#FBF5EF>\r
7683 <B>6 bit divider</B>\r
7684 </TD>\r
7685 </TR>\r
7686 <TR valign="top">\r
7687 <TD width=15% BGCOLOR=#FBF5EF>\r
7688 <B>PSU_CRL_APB_GEM3_REF_CTRL_SRCSEL</B>\r
7689 </TD>\r
7690 <TD width=15% BGCOLOR=#FBF5EF>\r
7691 <B>2:0</B>\r
7692 </TD>\r
7693 <TD width=10% BGCOLOR=#FBF5EF>\r
7694 <B>7</B>\r
7695 </TD>\r
7696 <TD width=10% BGCOLOR=#FBF5EF>\r
7697 <B>0</B>\r
7698 </TD>\r
7699 <TD width=15% BGCOLOR=#FBF5EF>\r
7700 <B>0</B>\r
7701 </TD>\r
7702 <TD width=35% BGCOLOR=#FBF5EF>\r
7703 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
7704 </TD>\r
7705 </TR>\r
7706 <TR valign="top">\r
7707 <TD width=15% BGCOLOR=#C0C0C0>\r
7708 <B>PSU_CRL_APB_GEM3_REF_CTRL@0XFF5E005C</B>\r
7709 </TD>\r
7710 <TD width=15% BGCOLOR=#C0C0C0>\r
7711 <B>31:0</B>\r
7712 </TD>\r
7713 <TD width=10% BGCOLOR=#C0C0C0>\r
7714 <B>63f3f07</B>\r
7715 </TD>\r
7716 <TD width=10% BGCOLOR=#C0C0C0>\r
7717 <B></B>\r
7718 </TD>\r
7719 <TD width=15% BGCOLOR=#C0C0C0>\r
7720 <B>6022800</B>\r
7721 </TD>\r
7722 <TD width=35% BGCOLOR=#C0C0C0>\r
7723 <B>This register controls this reference clock</B>\r
7724 </TD>\r
7725 </TR>\r
7726 </TABLE>\r
7727 <P>\r
7728 <H2><a name="USB0_BUS_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)USB0_BUS_REF_CTRL</a></H2>\r
7729 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7730 <TR valign="top">\r
7731 <TD width=15% BGCOLOR=#FFFF00>\r
7732 <B>Register Name</B>\r
7733 </TD>\r
7734 <TD width=15% BGCOLOR=#FFFF00>\r
7735 <B>Address</B>\r
7736 </TD>\r
7737 <TD width=10% BGCOLOR=#FFFF00>\r
7738 <B>Width</B>\r
7739 </TD>\r
7740 <TD width=10% BGCOLOR=#FFFF00>\r
7741 <B>Type</B>\r
7742 </TD>\r
7743 <TD width=15% BGCOLOR=#FFFF00>\r
7744 <B>Reset Value</B>\r
7745 </TD>\r
7746 <TD width=35% BGCOLOR=#FFFF00>\r
7747 <B>Description</B>\r
7748 </TD>\r
7749 </TR>\r
7750 <TR valign="top">\r
7751 <TD width=15% BGCOLOR=#FBF5EF>\r
7752 <B>USB0_BUS_REF_CTRL</B>\r
7753 </TD>\r
7754 <TD width=15% BGCOLOR=#FBF5EF>\r
7755 <B>0XFF5E0060</B>\r
7756 </TD>\r
7757 <TD width=10% BGCOLOR=#FBF5EF>\r
7758 <B>32</B>\r
7759 </TD>\r
7760 <TD width=10% BGCOLOR=#FBF5EF>\r
7761 <B>rw</B>\r
7762 </TD>\r
7763 <TD width=15% BGCOLOR=#FBF5EF>\r
7764 <B>0x00000000</B>\r
7765 </TD>\r
7766 <TD width=35% BGCOLOR=#FBF5EF>\r
7767 <B>--</B>\r
7768 </TD>\r
7769 </TR>\r
7770 </TABLE>\r
7771 <P>\r
7772 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7773 <TR valign="top">\r
7774 <TD width=15% BGCOLOR=#C0FFC0>\r
7775 <B>Field Name</B>\r
7776 </TD>\r
7777 <TD width=15% BGCOLOR=#C0FFC0>\r
7778 <B>Bits</B>\r
7779 </TD>\r
7780 <TD width=10% BGCOLOR=#C0FFC0>\r
7781 <B>Mask</B>\r
7782 </TD>\r
7783 <TD width=10% BGCOLOR=#C0FFC0>\r
7784 <B>Value</B>\r
7785 </TD>\r
7786 <TD width=15% BGCOLOR=#C0FFC0>\r
7787 <B>Shifted Value</B>\r
7788 </TD>\r
7789 <TD width=35% BGCOLOR=#C0FFC0>\r
7790 <B>Description</B>\r
7791 </TD>\r
7792 </TR>\r
7793 <TR valign="top">\r
7794 <TD width=15% BGCOLOR=#FBF5EF>\r
7795 <B>PSU_CRL_APB_USB0_BUS_REF_CTRL_CLKACT</B>\r
7796 </TD>\r
7797 <TD width=15% BGCOLOR=#FBF5EF>\r
7798 <B>25:25</B>\r
7799 </TD>\r
7800 <TD width=10% BGCOLOR=#FBF5EF>\r
7801 <B>2000000</B>\r
7802 </TD>\r
7803 <TD width=10% BGCOLOR=#FBF5EF>\r
7804 <B>1</B>\r
7805 </TD>\r
7806 <TD width=15% BGCOLOR=#FBF5EF>\r
7807 <B>2000000</B>\r
7808 </TD>\r
7809 <TD width=35% BGCOLOR=#FBF5EF>\r
7810 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
7811 </TD>\r
7812 </TR>\r
7813 <TR valign="top">\r
7814 <TD width=15% BGCOLOR=#FBF5EF>\r
7815 <B>PSU_CRL_APB_USB0_BUS_REF_CTRL_DIVISOR1</B>\r
7816 </TD>\r
7817 <TD width=15% BGCOLOR=#FBF5EF>\r
7818 <B>21:16</B>\r
7819 </TD>\r
7820 <TD width=10% BGCOLOR=#FBF5EF>\r
7821 <B>3f0000</B>\r
7822 </TD>\r
7823 <TD width=10% BGCOLOR=#FBF5EF>\r
7824 <B>1</B>\r
7825 </TD>\r
7826 <TD width=15% BGCOLOR=#FBF5EF>\r
7827 <B>10000</B>\r
7828 </TD>\r
7829 <TD width=35% BGCOLOR=#FBF5EF>\r
7830 <B>6 bit divider</B>\r
7831 </TD>\r
7832 </TR>\r
7833 <TR valign="top">\r
7834 <TD width=15% BGCOLOR=#FBF5EF>\r
7835 <B>PSU_CRL_APB_USB0_BUS_REF_CTRL_DIVISOR0</B>\r
7836 </TD>\r
7837 <TD width=15% BGCOLOR=#FBF5EF>\r
7838 <B>13:8</B>\r
7839 </TD>\r
7840 <TD width=10% BGCOLOR=#FBF5EF>\r
7841 <B>3f00</B>\r
7842 </TD>\r
7843 <TD width=10% BGCOLOR=#FBF5EF>\r
7844 <B>32</B>\r
7845 </TD>\r
7846 <TD width=15% BGCOLOR=#FBF5EF>\r
7847 <B>3200</B>\r
7848 </TD>\r
7849 <TD width=35% BGCOLOR=#FBF5EF>\r
7850 <B>6 bit divider</B>\r
7851 </TD>\r
7852 </TR>\r
7853 <TR valign="top">\r
7854 <TD width=15% BGCOLOR=#FBF5EF>\r
7855 <B>PSU_CRL_APB_USB0_BUS_REF_CTRL_SRCSEL</B>\r
7856 </TD>\r
7857 <TD width=15% BGCOLOR=#FBF5EF>\r
7858 <B>2:0</B>\r
7859 </TD>\r
7860 <TD width=10% BGCOLOR=#FBF5EF>\r
7861 <B>7</B>\r
7862 </TD>\r
7863 <TD width=10% BGCOLOR=#FBF5EF>\r
7864 <B>0</B>\r
7865 </TD>\r
7866 <TD width=15% BGCOLOR=#FBF5EF>\r
7867 <B>0</B>\r
7868 </TD>\r
7869 <TD width=35% BGCOLOR=#FBF5EF>\r
7870 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
7871 </TD>\r
7872 </TR>\r
7873 <TR valign="top">\r
7874 <TD width=15% BGCOLOR=#C0C0C0>\r
7875 <B>PSU_CRL_APB_USB0_BUS_REF_CTRL@0XFF5E0060</B>\r
7876 </TD>\r
7877 <TD width=15% BGCOLOR=#C0C0C0>\r
7878 <B>31:0</B>\r
7879 </TD>\r
7880 <TD width=10% BGCOLOR=#C0C0C0>\r
7881 <B>23f3f07</B>\r
7882 </TD>\r
7883 <TD width=10% BGCOLOR=#C0C0C0>\r
7884 <B></B>\r
7885 </TD>\r
7886 <TD width=15% BGCOLOR=#C0C0C0>\r
7887 <B>2013200</B>\r
7888 </TD>\r
7889 <TD width=35% BGCOLOR=#C0C0C0>\r
7890 <B>This register controls this reference clock</B>\r
7891 </TD>\r
7892 </TR>\r
7893 </TABLE>\r
7894 <P>\r
7895 <H2><a name="USB3_DUAL_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)USB3_DUAL_REF_CTRL</a></H2>\r
7896 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7897 <TR valign="top">\r
7898 <TD width=15% BGCOLOR=#FFFF00>\r
7899 <B>Register Name</B>\r
7900 </TD>\r
7901 <TD width=15% BGCOLOR=#FFFF00>\r
7902 <B>Address</B>\r
7903 </TD>\r
7904 <TD width=10% BGCOLOR=#FFFF00>\r
7905 <B>Width</B>\r
7906 </TD>\r
7907 <TD width=10% BGCOLOR=#FFFF00>\r
7908 <B>Type</B>\r
7909 </TD>\r
7910 <TD width=15% BGCOLOR=#FFFF00>\r
7911 <B>Reset Value</B>\r
7912 </TD>\r
7913 <TD width=35% BGCOLOR=#FFFF00>\r
7914 <B>Description</B>\r
7915 </TD>\r
7916 </TR>\r
7917 <TR valign="top">\r
7918 <TD width=15% BGCOLOR=#FBF5EF>\r
7919 <B>USB3_DUAL_REF_CTRL</B>\r
7920 </TD>\r
7921 <TD width=15% BGCOLOR=#FBF5EF>\r
7922 <B>0XFF5E004C</B>\r
7923 </TD>\r
7924 <TD width=10% BGCOLOR=#FBF5EF>\r
7925 <B>32</B>\r
7926 </TD>\r
7927 <TD width=10% BGCOLOR=#FBF5EF>\r
7928 <B>rw</B>\r
7929 </TD>\r
7930 <TD width=15% BGCOLOR=#FBF5EF>\r
7931 <B>0x00000000</B>\r
7932 </TD>\r
7933 <TD width=35% BGCOLOR=#FBF5EF>\r
7934 <B>--</B>\r
7935 </TD>\r
7936 </TR>\r
7937 </TABLE>\r
7938 <P>\r
7939 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
7940 <TR valign="top">\r
7941 <TD width=15% BGCOLOR=#C0FFC0>\r
7942 <B>Field Name</B>\r
7943 </TD>\r
7944 <TD width=15% BGCOLOR=#C0FFC0>\r
7945 <B>Bits</B>\r
7946 </TD>\r
7947 <TD width=10% BGCOLOR=#C0FFC0>\r
7948 <B>Mask</B>\r
7949 </TD>\r
7950 <TD width=10% BGCOLOR=#C0FFC0>\r
7951 <B>Value</B>\r
7952 </TD>\r
7953 <TD width=15% BGCOLOR=#C0FFC0>\r
7954 <B>Shifted Value</B>\r
7955 </TD>\r
7956 <TD width=35% BGCOLOR=#C0FFC0>\r
7957 <B>Description</B>\r
7958 </TD>\r
7959 </TR>\r
7960 <TR valign="top">\r
7961 <TD width=15% BGCOLOR=#FBF5EF>\r
7962 <B>PSU_CRL_APB_USB3_DUAL_REF_CTRL_CLKACT</B>\r
7963 </TD>\r
7964 <TD width=15% BGCOLOR=#FBF5EF>\r
7965 <B>25:25</B>\r
7966 </TD>\r
7967 <TD width=10% BGCOLOR=#FBF5EF>\r
7968 <B>2000000</B>\r
7969 </TD>\r
7970 <TD width=10% BGCOLOR=#FBF5EF>\r
7971 <B>1</B>\r
7972 </TD>\r
7973 <TD width=15% BGCOLOR=#FBF5EF>\r
7974 <B>2000000</B>\r
7975 </TD>\r
7976 <TD width=35% BGCOLOR=#FBF5EF>\r
7977 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
7978 </TD>\r
7979 </TR>\r
7980 <TR valign="top">\r
7981 <TD width=15% BGCOLOR=#FBF5EF>\r
7982 <B>PSU_CRL_APB_USB3_DUAL_REF_CTRL_DIVISOR1</B>\r
7983 </TD>\r
7984 <TD width=15% BGCOLOR=#FBF5EF>\r
7985 <B>21:16</B>\r
7986 </TD>\r
7987 <TD width=10% BGCOLOR=#FBF5EF>\r
7988 <B>3f0000</B>\r
7989 </TD>\r
7990 <TD width=10% BGCOLOR=#FBF5EF>\r
7991 <B>1</B>\r
7992 </TD>\r
7993 <TD width=15% BGCOLOR=#FBF5EF>\r
7994 <B>10000</B>\r
7995 </TD>\r
7996 <TD width=35% BGCOLOR=#FBF5EF>\r
7997 <B>6 bit divider</B>\r
7998 </TD>\r
7999 </TR>\r
8000 <TR valign="top">\r
8001 <TD width=15% BGCOLOR=#FBF5EF>\r
8002 <B>PSU_CRL_APB_USB3_DUAL_REF_CTRL_DIVISOR0</B>\r
8003 </TD>\r
8004 <TD width=15% BGCOLOR=#FBF5EF>\r
8005 <B>13:8</B>\r
8006 </TD>\r
8007 <TD width=10% BGCOLOR=#FBF5EF>\r
8008 <B>3f00</B>\r
8009 </TD>\r
8010 <TD width=10% BGCOLOR=#FBF5EF>\r
8011 <B>8</B>\r
8012 </TD>\r
8013 <TD width=15% BGCOLOR=#FBF5EF>\r
8014 <B>800</B>\r
8015 </TD>\r
8016 <TD width=35% BGCOLOR=#FBF5EF>\r
8017 <B>6 bit divider</B>\r
8018 </TD>\r
8019 </TR>\r
8020 <TR valign="top">\r
8021 <TD width=15% BGCOLOR=#FBF5EF>\r
8022 <B>PSU_CRL_APB_USB3_DUAL_REF_CTRL_SRCSEL</B>\r
8023 </TD>\r
8024 <TD width=15% BGCOLOR=#FBF5EF>\r
8025 <B>2:0</B>\r
8026 </TD>\r
8027 <TD width=10% BGCOLOR=#FBF5EF>\r
8028 <B>7</B>\r
8029 </TD>\r
8030 <TD width=10% BGCOLOR=#FBF5EF>\r
8031 <B>0</B>\r
8032 </TD>\r
8033 <TD width=15% BGCOLOR=#FBF5EF>\r
8034 <B>0</B>\r
8035 </TD>\r
8036 <TD width=35% BGCOLOR=#FBF5EF>\r
8037 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL. (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
8038 </TD>\r
8039 </TR>\r
8040 <TR valign="top">\r
8041 <TD width=15% BGCOLOR=#C0C0C0>\r
8042 <B>PSU_CRL_APB_USB3_DUAL_REF_CTRL@0XFF5E004C</B>\r
8043 </TD>\r
8044 <TD width=15% BGCOLOR=#C0C0C0>\r
8045 <B>31:0</B>\r
8046 </TD>\r
8047 <TD width=10% BGCOLOR=#C0C0C0>\r
8048 <B>23f3f07</B>\r
8049 </TD>\r
8050 <TD width=10% BGCOLOR=#C0C0C0>\r
8051 <B></B>\r
8052 </TD>\r
8053 <TD width=15% BGCOLOR=#C0C0C0>\r
8054 <B>2010800</B>\r
8055 </TD>\r
8056 <TD width=35% BGCOLOR=#C0C0C0>\r
8057 <B>This register controls this reference clock</B>\r
8058 </TD>\r
8059 </TR>\r
8060 </TABLE>\r
8061 <P>\r
8062 <H2><a name="QSPI_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)QSPI_REF_CTRL</a></H2>\r
8063 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8064 <TR valign="top">\r
8065 <TD width=15% BGCOLOR=#FFFF00>\r
8066 <B>Register Name</B>\r
8067 </TD>\r
8068 <TD width=15% BGCOLOR=#FFFF00>\r
8069 <B>Address</B>\r
8070 </TD>\r
8071 <TD width=10% BGCOLOR=#FFFF00>\r
8072 <B>Width</B>\r
8073 </TD>\r
8074 <TD width=10% BGCOLOR=#FFFF00>\r
8075 <B>Type</B>\r
8076 </TD>\r
8077 <TD width=15% BGCOLOR=#FFFF00>\r
8078 <B>Reset Value</B>\r
8079 </TD>\r
8080 <TD width=35% BGCOLOR=#FFFF00>\r
8081 <B>Description</B>\r
8082 </TD>\r
8083 </TR>\r
8084 <TR valign="top">\r
8085 <TD width=15% BGCOLOR=#FBF5EF>\r
8086 <B>QSPI_REF_CTRL</B>\r
8087 </TD>\r
8088 <TD width=15% BGCOLOR=#FBF5EF>\r
8089 <B>0XFF5E0068</B>\r
8090 </TD>\r
8091 <TD width=10% BGCOLOR=#FBF5EF>\r
8092 <B>32</B>\r
8093 </TD>\r
8094 <TD width=10% BGCOLOR=#FBF5EF>\r
8095 <B>rw</B>\r
8096 </TD>\r
8097 <TD width=15% BGCOLOR=#FBF5EF>\r
8098 <B>0x00000000</B>\r
8099 </TD>\r
8100 <TD width=35% BGCOLOR=#FBF5EF>\r
8101 <B>--</B>\r
8102 </TD>\r
8103 </TR>\r
8104 </TABLE>\r
8105 <P>\r
8106 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8107 <TR valign="top">\r
8108 <TD width=15% BGCOLOR=#C0FFC0>\r
8109 <B>Field Name</B>\r
8110 </TD>\r
8111 <TD width=15% BGCOLOR=#C0FFC0>\r
8112 <B>Bits</B>\r
8113 </TD>\r
8114 <TD width=10% BGCOLOR=#C0FFC0>\r
8115 <B>Mask</B>\r
8116 </TD>\r
8117 <TD width=10% BGCOLOR=#C0FFC0>\r
8118 <B>Value</B>\r
8119 </TD>\r
8120 <TD width=15% BGCOLOR=#C0FFC0>\r
8121 <B>Shifted Value</B>\r
8122 </TD>\r
8123 <TD width=35% BGCOLOR=#C0FFC0>\r
8124 <B>Description</B>\r
8125 </TD>\r
8126 </TR>\r
8127 <TR valign="top">\r
8128 <TD width=15% BGCOLOR=#FBF5EF>\r
8129 <B>PSU_CRL_APB_QSPI_REF_CTRL_CLKACT</B>\r
8130 </TD>\r
8131 <TD width=15% BGCOLOR=#FBF5EF>\r
8132 <B>24:24</B>\r
8133 </TD>\r
8134 <TD width=10% BGCOLOR=#FBF5EF>\r
8135 <B>1000000</B>\r
8136 </TD>\r
8137 <TD width=10% BGCOLOR=#FBF5EF>\r
8138 <B>1</B>\r
8139 </TD>\r
8140 <TD width=15% BGCOLOR=#FBF5EF>\r
8141 <B>1000000</B>\r
8142 </TD>\r
8143 <TD width=35% BGCOLOR=#FBF5EF>\r
8144 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
8145 </TD>\r
8146 </TR>\r
8147 <TR valign="top">\r
8148 <TD width=15% BGCOLOR=#FBF5EF>\r
8149 <B>PSU_CRL_APB_QSPI_REF_CTRL_DIVISOR1</B>\r
8150 </TD>\r
8151 <TD width=15% BGCOLOR=#FBF5EF>\r
8152 <B>21:16</B>\r
8153 </TD>\r
8154 <TD width=10% BGCOLOR=#FBF5EF>\r
8155 <B>3f0000</B>\r
8156 </TD>\r
8157 <TD width=10% BGCOLOR=#FBF5EF>\r
8158 <B>2</B>\r
8159 </TD>\r
8160 <TD width=15% BGCOLOR=#FBF5EF>\r
8161 <B>20000</B>\r
8162 </TD>\r
8163 <TD width=35% BGCOLOR=#FBF5EF>\r
8164 <B>6 bit divider</B>\r
8165 </TD>\r
8166 </TR>\r
8167 <TR valign="top">\r
8168 <TD width=15% BGCOLOR=#FBF5EF>\r
8169 <B>PSU_CRL_APB_QSPI_REF_CTRL_DIVISOR0</B>\r
8170 </TD>\r
8171 <TD width=15% BGCOLOR=#FBF5EF>\r
8172 <B>13:8</B>\r
8173 </TD>\r
8174 <TD width=10% BGCOLOR=#FBF5EF>\r
8175 <B>3f00</B>\r
8176 </TD>\r
8177 <TD width=10% BGCOLOR=#FBF5EF>\r
8178 <B>32</B>\r
8179 </TD>\r
8180 <TD width=15% BGCOLOR=#FBF5EF>\r
8181 <B>3200</B>\r
8182 </TD>\r
8183 <TD width=35% BGCOLOR=#FBF5EF>\r
8184 <B>6 bit divider</B>\r
8185 </TD>\r
8186 </TR>\r
8187 <TR valign="top">\r
8188 <TD width=15% BGCOLOR=#FBF5EF>\r
8189 <B>PSU_CRL_APB_QSPI_REF_CTRL_SRCSEL</B>\r
8190 </TD>\r
8191 <TD width=15% BGCOLOR=#FBF5EF>\r
8192 <B>2:0</B>\r
8193 </TD>\r
8194 <TD width=10% BGCOLOR=#FBF5EF>\r
8195 <B>7</B>\r
8196 </TD>\r
8197 <TD width=10% BGCOLOR=#FBF5EF>\r
8198 <B>0</B>\r
8199 </TD>\r
8200 <TD width=15% BGCOLOR=#FBF5EF>\r
8201 <B>0</B>\r
8202 </TD>\r
8203 <TD width=35% BGCOLOR=#FBF5EF>\r
8204 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
8205 </TD>\r
8206 </TR>\r
8207 <TR valign="top">\r
8208 <TD width=15% BGCOLOR=#C0C0C0>\r
8209 <B>PSU_CRL_APB_QSPI_REF_CTRL@0XFF5E0068</B>\r
8210 </TD>\r
8211 <TD width=15% BGCOLOR=#C0C0C0>\r
8212 <B>31:0</B>\r
8213 </TD>\r
8214 <TD width=10% BGCOLOR=#C0C0C0>\r
8215 <B>13f3f07</B>\r
8216 </TD>\r
8217 <TD width=10% BGCOLOR=#C0C0C0>\r
8218 <B></B>\r
8219 </TD>\r
8220 <TD width=15% BGCOLOR=#C0C0C0>\r
8221 <B>1023200</B>\r
8222 </TD>\r
8223 <TD width=35% BGCOLOR=#C0C0C0>\r
8224 <B>This register controls this reference clock</B>\r
8225 </TD>\r
8226 </TR>\r
8227 </TABLE>\r
8228 <P>\r
8229 <H2><a name="SDIO0_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)SDIO0_REF_CTRL</a></H2>\r
8230 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8231 <TR valign="top">\r
8232 <TD width=15% BGCOLOR=#FFFF00>\r
8233 <B>Register Name</B>\r
8234 </TD>\r
8235 <TD width=15% BGCOLOR=#FFFF00>\r
8236 <B>Address</B>\r
8237 </TD>\r
8238 <TD width=10% BGCOLOR=#FFFF00>\r
8239 <B>Width</B>\r
8240 </TD>\r
8241 <TD width=10% BGCOLOR=#FFFF00>\r
8242 <B>Type</B>\r
8243 </TD>\r
8244 <TD width=15% BGCOLOR=#FFFF00>\r
8245 <B>Reset Value</B>\r
8246 </TD>\r
8247 <TD width=35% BGCOLOR=#FFFF00>\r
8248 <B>Description</B>\r
8249 </TD>\r
8250 </TR>\r
8251 <TR valign="top">\r
8252 <TD width=15% BGCOLOR=#FBF5EF>\r
8253 <B>SDIO0_REF_CTRL</B>\r
8254 </TD>\r
8255 <TD width=15% BGCOLOR=#FBF5EF>\r
8256 <B>0XFF5E006C</B>\r
8257 </TD>\r
8258 <TD width=10% BGCOLOR=#FBF5EF>\r
8259 <B>32</B>\r
8260 </TD>\r
8261 <TD width=10% BGCOLOR=#FBF5EF>\r
8262 <B>rw</B>\r
8263 </TD>\r
8264 <TD width=15% BGCOLOR=#FBF5EF>\r
8265 <B>0x00000000</B>\r
8266 </TD>\r
8267 <TD width=35% BGCOLOR=#FBF5EF>\r
8268 <B>--</B>\r
8269 </TD>\r
8270 </TR>\r
8271 </TABLE>\r
8272 <P>\r
8273 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8274 <TR valign="top">\r
8275 <TD width=15% BGCOLOR=#C0FFC0>\r
8276 <B>Field Name</B>\r
8277 </TD>\r
8278 <TD width=15% BGCOLOR=#C0FFC0>\r
8279 <B>Bits</B>\r
8280 </TD>\r
8281 <TD width=10% BGCOLOR=#C0FFC0>\r
8282 <B>Mask</B>\r
8283 </TD>\r
8284 <TD width=10% BGCOLOR=#C0FFC0>\r
8285 <B>Value</B>\r
8286 </TD>\r
8287 <TD width=15% BGCOLOR=#C0FFC0>\r
8288 <B>Shifted Value</B>\r
8289 </TD>\r
8290 <TD width=35% BGCOLOR=#C0FFC0>\r
8291 <B>Description</B>\r
8292 </TD>\r
8293 </TR>\r
8294 <TR valign="top">\r
8295 <TD width=15% BGCOLOR=#FBF5EF>\r
8296 <B>PSU_CRL_APB_SDIO0_REF_CTRL_CLKACT</B>\r
8297 </TD>\r
8298 <TD width=15% BGCOLOR=#FBF5EF>\r
8299 <B>24:24</B>\r
8300 </TD>\r
8301 <TD width=10% BGCOLOR=#FBF5EF>\r
8302 <B>1000000</B>\r
8303 </TD>\r
8304 <TD width=10% BGCOLOR=#FBF5EF>\r
8305 <B>1</B>\r
8306 </TD>\r
8307 <TD width=15% BGCOLOR=#FBF5EF>\r
8308 <B>1000000</B>\r
8309 </TD>\r
8310 <TD width=35% BGCOLOR=#FBF5EF>\r
8311 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
8312 </TD>\r
8313 </TR>\r
8314 <TR valign="top">\r
8315 <TD width=15% BGCOLOR=#FBF5EF>\r
8316 <B>PSU_CRL_APB_SDIO0_REF_CTRL_DIVISOR1</B>\r
8317 </TD>\r
8318 <TD width=15% BGCOLOR=#FBF5EF>\r
8319 <B>21:16</B>\r
8320 </TD>\r
8321 <TD width=10% BGCOLOR=#FBF5EF>\r
8322 <B>3f0000</B>\r
8323 </TD>\r
8324 <TD width=10% BGCOLOR=#FBF5EF>\r
8325 <B>2</B>\r
8326 </TD>\r
8327 <TD width=15% BGCOLOR=#FBF5EF>\r
8328 <B>20000</B>\r
8329 </TD>\r
8330 <TD width=35% BGCOLOR=#FBF5EF>\r
8331 <B>6 bit divider</B>\r
8332 </TD>\r
8333 </TR>\r
8334 <TR valign="top">\r
8335 <TD width=15% BGCOLOR=#FBF5EF>\r
8336 <B>PSU_CRL_APB_SDIO0_REF_CTRL_DIVISOR0</B>\r
8337 </TD>\r
8338 <TD width=15% BGCOLOR=#FBF5EF>\r
8339 <B>13:8</B>\r
8340 </TD>\r
8341 <TD width=10% BGCOLOR=#FBF5EF>\r
8342 <B>3f00</B>\r
8343 </TD>\r
8344 <TD width=10% BGCOLOR=#FBF5EF>\r
8345 <B>32</B>\r
8346 </TD>\r
8347 <TD width=15% BGCOLOR=#FBF5EF>\r
8348 <B>3200</B>\r
8349 </TD>\r
8350 <TD width=35% BGCOLOR=#FBF5EF>\r
8351 <B>6 bit divider</B>\r
8352 </TD>\r
8353 </TR>\r
8354 <TR valign="top">\r
8355 <TD width=15% BGCOLOR=#FBF5EF>\r
8356 <B>PSU_CRL_APB_SDIO0_REF_CTRL_SRCSEL</B>\r
8357 </TD>\r
8358 <TD width=15% BGCOLOR=#FBF5EF>\r
8359 <B>2:0</B>\r
8360 </TD>\r
8361 <TD width=10% BGCOLOR=#FBF5EF>\r
8362 <B>7</B>\r
8363 </TD>\r
8364 <TD width=10% BGCOLOR=#FBF5EF>\r
8365 <B>0</B>\r
8366 </TD>\r
8367 <TD width=15% BGCOLOR=#FBF5EF>\r
8368 <B>0</B>\r
8369 </TD>\r
8370 <TD width=35% BGCOLOR=#FBF5EF>\r
8371 <B>000 = IOPLL; 010 = RPLL; 011 = VPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
8372 </TD>\r
8373 </TR>\r
8374 <TR valign="top">\r
8375 <TD width=15% BGCOLOR=#C0C0C0>\r
8376 <B>PSU_CRL_APB_SDIO0_REF_CTRL@0XFF5E006C</B>\r
8377 </TD>\r
8378 <TD width=15% BGCOLOR=#C0C0C0>\r
8379 <B>31:0</B>\r
8380 </TD>\r
8381 <TD width=10% BGCOLOR=#C0C0C0>\r
8382 <B>13f3f07</B>\r
8383 </TD>\r
8384 <TD width=10% BGCOLOR=#C0C0C0>\r
8385 <B></B>\r
8386 </TD>\r
8387 <TD width=15% BGCOLOR=#C0C0C0>\r
8388 <B>1023200</B>\r
8389 </TD>\r
8390 <TD width=35% BGCOLOR=#C0C0C0>\r
8391 <B>This register controls this reference clock</B>\r
8392 </TD>\r
8393 </TR>\r
8394 </TABLE>\r
8395 <P>\r
8396 <H2><a name="SDIO1_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)SDIO1_REF_CTRL</a></H2>\r
8397 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8398 <TR valign="top">\r
8399 <TD width=15% BGCOLOR=#FFFF00>\r
8400 <B>Register Name</B>\r
8401 </TD>\r
8402 <TD width=15% BGCOLOR=#FFFF00>\r
8403 <B>Address</B>\r
8404 </TD>\r
8405 <TD width=10% BGCOLOR=#FFFF00>\r
8406 <B>Width</B>\r
8407 </TD>\r
8408 <TD width=10% BGCOLOR=#FFFF00>\r
8409 <B>Type</B>\r
8410 </TD>\r
8411 <TD width=15% BGCOLOR=#FFFF00>\r
8412 <B>Reset Value</B>\r
8413 </TD>\r
8414 <TD width=35% BGCOLOR=#FFFF00>\r
8415 <B>Description</B>\r
8416 </TD>\r
8417 </TR>\r
8418 <TR valign="top">\r
8419 <TD width=15% BGCOLOR=#FBF5EF>\r
8420 <B>SDIO1_REF_CTRL</B>\r
8421 </TD>\r
8422 <TD width=15% BGCOLOR=#FBF5EF>\r
8423 <B>0XFF5E0070</B>\r
8424 </TD>\r
8425 <TD width=10% BGCOLOR=#FBF5EF>\r
8426 <B>32</B>\r
8427 </TD>\r
8428 <TD width=10% BGCOLOR=#FBF5EF>\r
8429 <B>rw</B>\r
8430 </TD>\r
8431 <TD width=15% BGCOLOR=#FBF5EF>\r
8432 <B>0x00000000</B>\r
8433 </TD>\r
8434 <TD width=35% BGCOLOR=#FBF5EF>\r
8435 <B>--</B>\r
8436 </TD>\r
8437 </TR>\r
8438 </TABLE>\r
8439 <P>\r
8440 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8441 <TR valign="top">\r
8442 <TD width=15% BGCOLOR=#C0FFC0>\r
8443 <B>Field Name</B>\r
8444 </TD>\r
8445 <TD width=15% BGCOLOR=#C0FFC0>\r
8446 <B>Bits</B>\r
8447 </TD>\r
8448 <TD width=10% BGCOLOR=#C0FFC0>\r
8449 <B>Mask</B>\r
8450 </TD>\r
8451 <TD width=10% BGCOLOR=#C0FFC0>\r
8452 <B>Value</B>\r
8453 </TD>\r
8454 <TD width=15% BGCOLOR=#C0FFC0>\r
8455 <B>Shifted Value</B>\r
8456 </TD>\r
8457 <TD width=35% BGCOLOR=#C0FFC0>\r
8458 <B>Description</B>\r
8459 </TD>\r
8460 </TR>\r
8461 <TR valign="top">\r
8462 <TD width=15% BGCOLOR=#FBF5EF>\r
8463 <B>PSU_CRL_APB_SDIO1_REF_CTRL_CLKACT</B>\r
8464 </TD>\r
8465 <TD width=15% BGCOLOR=#FBF5EF>\r
8466 <B>24:24</B>\r
8467 </TD>\r
8468 <TD width=10% BGCOLOR=#FBF5EF>\r
8469 <B>1000000</B>\r
8470 </TD>\r
8471 <TD width=10% BGCOLOR=#FBF5EF>\r
8472 <B>1</B>\r
8473 </TD>\r
8474 <TD width=15% BGCOLOR=#FBF5EF>\r
8475 <B>1000000</B>\r
8476 </TD>\r
8477 <TD width=35% BGCOLOR=#FBF5EF>\r
8478 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
8479 </TD>\r
8480 </TR>\r
8481 <TR valign="top">\r
8482 <TD width=15% BGCOLOR=#FBF5EF>\r
8483 <B>PSU_CRL_APB_SDIO1_REF_CTRL_DIVISOR1</B>\r
8484 </TD>\r
8485 <TD width=15% BGCOLOR=#FBF5EF>\r
8486 <B>21:16</B>\r
8487 </TD>\r
8488 <TD width=10% BGCOLOR=#FBF5EF>\r
8489 <B>3f0000</B>\r
8490 </TD>\r
8491 <TD width=10% BGCOLOR=#FBF5EF>\r
8492 <B>2</B>\r
8493 </TD>\r
8494 <TD width=15% BGCOLOR=#FBF5EF>\r
8495 <B>20000</B>\r
8496 </TD>\r
8497 <TD width=35% BGCOLOR=#FBF5EF>\r
8498 <B>6 bit divider</B>\r
8499 </TD>\r
8500 </TR>\r
8501 <TR valign="top">\r
8502 <TD width=15% BGCOLOR=#FBF5EF>\r
8503 <B>PSU_CRL_APB_SDIO1_REF_CTRL_DIVISOR0</B>\r
8504 </TD>\r
8505 <TD width=15% BGCOLOR=#FBF5EF>\r
8506 <B>13:8</B>\r
8507 </TD>\r
8508 <TD width=10% BGCOLOR=#FBF5EF>\r
8509 <B>3f00</B>\r
8510 </TD>\r
8511 <TD width=10% BGCOLOR=#FBF5EF>\r
8512 <B>32</B>\r
8513 </TD>\r
8514 <TD width=15% BGCOLOR=#FBF5EF>\r
8515 <B>3200</B>\r
8516 </TD>\r
8517 <TD width=35% BGCOLOR=#FBF5EF>\r
8518 <B>6 bit divider</B>\r
8519 </TD>\r
8520 </TR>\r
8521 <TR valign="top">\r
8522 <TD width=15% BGCOLOR=#FBF5EF>\r
8523 <B>PSU_CRL_APB_SDIO1_REF_CTRL_SRCSEL</B>\r
8524 </TD>\r
8525 <TD width=15% BGCOLOR=#FBF5EF>\r
8526 <B>2:0</B>\r
8527 </TD>\r
8528 <TD width=10% BGCOLOR=#FBF5EF>\r
8529 <B>7</B>\r
8530 </TD>\r
8531 <TD width=10% BGCOLOR=#FBF5EF>\r
8532 <B>0</B>\r
8533 </TD>\r
8534 <TD width=15% BGCOLOR=#FBF5EF>\r
8535 <B>0</B>\r
8536 </TD>\r
8537 <TD width=35% BGCOLOR=#FBF5EF>\r
8538 <B>000 = IOPLL; 010 = RPLL; 011 = VPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
8539 </TD>\r
8540 </TR>\r
8541 <TR valign="top">\r
8542 <TD width=15% BGCOLOR=#C0C0C0>\r
8543 <B>PSU_CRL_APB_SDIO1_REF_CTRL@0XFF5E0070</B>\r
8544 </TD>\r
8545 <TD width=15% BGCOLOR=#C0C0C0>\r
8546 <B>31:0</B>\r
8547 </TD>\r
8548 <TD width=10% BGCOLOR=#C0C0C0>\r
8549 <B>13f3f07</B>\r
8550 </TD>\r
8551 <TD width=10% BGCOLOR=#C0C0C0>\r
8552 <B></B>\r
8553 </TD>\r
8554 <TD width=15% BGCOLOR=#C0C0C0>\r
8555 <B>1023200</B>\r
8556 </TD>\r
8557 <TD width=35% BGCOLOR=#C0C0C0>\r
8558 <B>This register controls this reference clock</B>\r
8559 </TD>\r
8560 </TR>\r
8561 </TABLE>\r
8562 <P>\r
8563 <H2><a name="UART0_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)UART0_REF_CTRL</a></H2>\r
8564 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8565 <TR valign="top">\r
8566 <TD width=15% BGCOLOR=#FFFF00>\r
8567 <B>Register Name</B>\r
8568 </TD>\r
8569 <TD width=15% BGCOLOR=#FFFF00>\r
8570 <B>Address</B>\r
8571 </TD>\r
8572 <TD width=10% BGCOLOR=#FFFF00>\r
8573 <B>Width</B>\r
8574 </TD>\r
8575 <TD width=10% BGCOLOR=#FFFF00>\r
8576 <B>Type</B>\r
8577 </TD>\r
8578 <TD width=15% BGCOLOR=#FFFF00>\r
8579 <B>Reset Value</B>\r
8580 </TD>\r
8581 <TD width=35% BGCOLOR=#FFFF00>\r
8582 <B>Description</B>\r
8583 </TD>\r
8584 </TR>\r
8585 <TR valign="top">\r
8586 <TD width=15% BGCOLOR=#FBF5EF>\r
8587 <B>UART0_REF_CTRL</B>\r
8588 </TD>\r
8589 <TD width=15% BGCOLOR=#FBF5EF>\r
8590 <B>0XFF5E0074</B>\r
8591 </TD>\r
8592 <TD width=10% BGCOLOR=#FBF5EF>\r
8593 <B>32</B>\r
8594 </TD>\r
8595 <TD width=10% BGCOLOR=#FBF5EF>\r
8596 <B>rw</B>\r
8597 </TD>\r
8598 <TD width=15% BGCOLOR=#FBF5EF>\r
8599 <B>0x00000000</B>\r
8600 </TD>\r
8601 <TD width=35% BGCOLOR=#FBF5EF>\r
8602 <B>--</B>\r
8603 </TD>\r
8604 </TR>\r
8605 </TABLE>\r
8606 <P>\r
8607 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8608 <TR valign="top">\r
8609 <TD width=15% BGCOLOR=#C0FFC0>\r
8610 <B>Field Name</B>\r
8611 </TD>\r
8612 <TD width=15% BGCOLOR=#C0FFC0>\r
8613 <B>Bits</B>\r
8614 </TD>\r
8615 <TD width=10% BGCOLOR=#C0FFC0>\r
8616 <B>Mask</B>\r
8617 </TD>\r
8618 <TD width=10% BGCOLOR=#C0FFC0>\r
8619 <B>Value</B>\r
8620 </TD>\r
8621 <TD width=15% BGCOLOR=#C0FFC0>\r
8622 <B>Shifted Value</B>\r
8623 </TD>\r
8624 <TD width=35% BGCOLOR=#C0FFC0>\r
8625 <B>Description</B>\r
8626 </TD>\r
8627 </TR>\r
8628 <TR valign="top">\r
8629 <TD width=15% BGCOLOR=#FBF5EF>\r
8630 <B>PSU_CRL_APB_UART0_REF_CTRL_CLKACT</B>\r
8631 </TD>\r
8632 <TD width=15% BGCOLOR=#FBF5EF>\r
8633 <B>24:24</B>\r
8634 </TD>\r
8635 <TD width=10% BGCOLOR=#FBF5EF>\r
8636 <B>1000000</B>\r
8637 </TD>\r
8638 <TD width=10% BGCOLOR=#FBF5EF>\r
8639 <B>1</B>\r
8640 </TD>\r
8641 <TD width=15% BGCOLOR=#FBF5EF>\r
8642 <B>1000000</B>\r
8643 </TD>\r
8644 <TD width=35% BGCOLOR=#FBF5EF>\r
8645 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
8646 </TD>\r
8647 </TR>\r
8648 <TR valign="top">\r
8649 <TD width=15% BGCOLOR=#FBF5EF>\r
8650 <B>PSU_CRL_APB_UART0_REF_CTRL_DIVISOR1</B>\r
8651 </TD>\r
8652 <TD width=15% BGCOLOR=#FBF5EF>\r
8653 <B>21:16</B>\r
8654 </TD>\r
8655 <TD width=10% BGCOLOR=#FBF5EF>\r
8656 <B>3f0000</B>\r
8657 </TD>\r
8658 <TD width=10% BGCOLOR=#FBF5EF>\r
8659 <B>2</B>\r
8660 </TD>\r
8661 <TD width=15% BGCOLOR=#FBF5EF>\r
8662 <B>20000</B>\r
8663 </TD>\r
8664 <TD width=35% BGCOLOR=#FBF5EF>\r
8665 <B>6 bit divider</B>\r
8666 </TD>\r
8667 </TR>\r
8668 <TR valign="top">\r
8669 <TD width=15% BGCOLOR=#FBF5EF>\r
8670 <B>PSU_CRL_APB_UART0_REF_CTRL_DIVISOR0</B>\r
8671 </TD>\r
8672 <TD width=15% BGCOLOR=#FBF5EF>\r
8673 <B>13:8</B>\r
8674 </TD>\r
8675 <TD width=10% BGCOLOR=#FBF5EF>\r
8676 <B>3f00</B>\r
8677 </TD>\r
8678 <TD width=10% BGCOLOR=#FBF5EF>\r
8679 <B>28</B>\r
8680 </TD>\r
8681 <TD width=15% BGCOLOR=#FBF5EF>\r
8682 <B>2800</B>\r
8683 </TD>\r
8684 <TD width=35% BGCOLOR=#FBF5EF>\r
8685 <B>6 bit divider</B>\r
8686 </TD>\r
8687 </TR>\r
8688 <TR valign="top">\r
8689 <TD width=15% BGCOLOR=#FBF5EF>\r
8690 <B>PSU_CRL_APB_UART0_REF_CTRL_SRCSEL</B>\r
8691 </TD>\r
8692 <TD width=15% BGCOLOR=#FBF5EF>\r
8693 <B>2:0</B>\r
8694 </TD>\r
8695 <TD width=10% BGCOLOR=#FBF5EF>\r
8696 <B>7</B>\r
8697 </TD>\r
8698 <TD width=10% BGCOLOR=#FBF5EF>\r
8699 <B>0</B>\r
8700 </TD>\r
8701 <TD width=15% BGCOLOR=#FBF5EF>\r
8702 <B>0</B>\r
8703 </TD>\r
8704 <TD width=35% BGCOLOR=#FBF5EF>\r
8705 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
8706 </TD>\r
8707 </TR>\r
8708 <TR valign="top">\r
8709 <TD width=15% BGCOLOR=#C0C0C0>\r
8710 <B>PSU_CRL_APB_UART0_REF_CTRL@0XFF5E0074</B>\r
8711 </TD>\r
8712 <TD width=15% BGCOLOR=#C0C0C0>\r
8713 <B>31:0</B>\r
8714 </TD>\r
8715 <TD width=10% BGCOLOR=#C0C0C0>\r
8716 <B>13f3f07</B>\r
8717 </TD>\r
8718 <TD width=10% BGCOLOR=#C0C0C0>\r
8719 <B></B>\r
8720 </TD>\r
8721 <TD width=15% BGCOLOR=#C0C0C0>\r
8722 <B>1022800</B>\r
8723 </TD>\r
8724 <TD width=35% BGCOLOR=#C0C0C0>\r
8725 <B>This register controls this reference clock</B>\r
8726 </TD>\r
8727 </TR>\r
8728 </TABLE>\r
8729 <P>\r
8730 <H2><a name="UART1_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)UART1_REF_CTRL</a></H2>\r
8731 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8732 <TR valign="top">\r
8733 <TD width=15% BGCOLOR=#FFFF00>\r
8734 <B>Register Name</B>\r
8735 </TD>\r
8736 <TD width=15% BGCOLOR=#FFFF00>\r
8737 <B>Address</B>\r
8738 </TD>\r
8739 <TD width=10% BGCOLOR=#FFFF00>\r
8740 <B>Width</B>\r
8741 </TD>\r
8742 <TD width=10% BGCOLOR=#FFFF00>\r
8743 <B>Type</B>\r
8744 </TD>\r
8745 <TD width=15% BGCOLOR=#FFFF00>\r
8746 <B>Reset Value</B>\r
8747 </TD>\r
8748 <TD width=35% BGCOLOR=#FFFF00>\r
8749 <B>Description</B>\r
8750 </TD>\r
8751 </TR>\r
8752 <TR valign="top">\r
8753 <TD width=15% BGCOLOR=#FBF5EF>\r
8754 <B>UART1_REF_CTRL</B>\r
8755 </TD>\r
8756 <TD width=15% BGCOLOR=#FBF5EF>\r
8757 <B>0XFF5E0078</B>\r
8758 </TD>\r
8759 <TD width=10% BGCOLOR=#FBF5EF>\r
8760 <B>32</B>\r
8761 </TD>\r
8762 <TD width=10% BGCOLOR=#FBF5EF>\r
8763 <B>rw</B>\r
8764 </TD>\r
8765 <TD width=15% BGCOLOR=#FBF5EF>\r
8766 <B>0x00000000</B>\r
8767 </TD>\r
8768 <TD width=35% BGCOLOR=#FBF5EF>\r
8769 <B>--</B>\r
8770 </TD>\r
8771 </TR>\r
8772 </TABLE>\r
8773 <P>\r
8774 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8775 <TR valign="top">\r
8776 <TD width=15% BGCOLOR=#C0FFC0>\r
8777 <B>Field Name</B>\r
8778 </TD>\r
8779 <TD width=15% BGCOLOR=#C0FFC0>\r
8780 <B>Bits</B>\r
8781 </TD>\r
8782 <TD width=10% BGCOLOR=#C0FFC0>\r
8783 <B>Mask</B>\r
8784 </TD>\r
8785 <TD width=10% BGCOLOR=#C0FFC0>\r
8786 <B>Value</B>\r
8787 </TD>\r
8788 <TD width=15% BGCOLOR=#C0FFC0>\r
8789 <B>Shifted Value</B>\r
8790 </TD>\r
8791 <TD width=35% BGCOLOR=#C0FFC0>\r
8792 <B>Description</B>\r
8793 </TD>\r
8794 </TR>\r
8795 <TR valign="top">\r
8796 <TD width=15% BGCOLOR=#FBF5EF>\r
8797 <B>PSU_CRL_APB_UART1_REF_CTRL_CLKACT</B>\r
8798 </TD>\r
8799 <TD width=15% BGCOLOR=#FBF5EF>\r
8800 <B>24:24</B>\r
8801 </TD>\r
8802 <TD width=10% BGCOLOR=#FBF5EF>\r
8803 <B>1000000</B>\r
8804 </TD>\r
8805 <TD width=10% BGCOLOR=#FBF5EF>\r
8806 <B>1</B>\r
8807 </TD>\r
8808 <TD width=15% BGCOLOR=#FBF5EF>\r
8809 <B>1000000</B>\r
8810 </TD>\r
8811 <TD width=35% BGCOLOR=#FBF5EF>\r
8812 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
8813 </TD>\r
8814 </TR>\r
8815 <TR valign="top">\r
8816 <TD width=15% BGCOLOR=#FBF5EF>\r
8817 <B>PSU_CRL_APB_UART1_REF_CTRL_DIVISOR1</B>\r
8818 </TD>\r
8819 <TD width=15% BGCOLOR=#FBF5EF>\r
8820 <B>21:16</B>\r
8821 </TD>\r
8822 <TD width=10% BGCOLOR=#FBF5EF>\r
8823 <B>3f0000</B>\r
8824 </TD>\r
8825 <TD width=10% BGCOLOR=#FBF5EF>\r
8826 <B>2</B>\r
8827 </TD>\r
8828 <TD width=15% BGCOLOR=#FBF5EF>\r
8829 <B>20000</B>\r
8830 </TD>\r
8831 <TD width=35% BGCOLOR=#FBF5EF>\r
8832 <B>6 bit divider</B>\r
8833 </TD>\r
8834 </TR>\r
8835 <TR valign="top">\r
8836 <TD width=15% BGCOLOR=#FBF5EF>\r
8837 <B>PSU_CRL_APB_UART1_REF_CTRL_DIVISOR0</B>\r
8838 </TD>\r
8839 <TD width=15% BGCOLOR=#FBF5EF>\r
8840 <B>13:8</B>\r
8841 </TD>\r
8842 <TD width=10% BGCOLOR=#FBF5EF>\r
8843 <B>3f00</B>\r
8844 </TD>\r
8845 <TD width=10% BGCOLOR=#FBF5EF>\r
8846 <B>28</B>\r
8847 </TD>\r
8848 <TD width=15% BGCOLOR=#FBF5EF>\r
8849 <B>2800</B>\r
8850 </TD>\r
8851 <TD width=35% BGCOLOR=#FBF5EF>\r
8852 <B>6 bit divider</B>\r
8853 </TD>\r
8854 </TR>\r
8855 <TR valign="top">\r
8856 <TD width=15% BGCOLOR=#FBF5EF>\r
8857 <B>PSU_CRL_APB_UART1_REF_CTRL_SRCSEL</B>\r
8858 </TD>\r
8859 <TD width=15% BGCOLOR=#FBF5EF>\r
8860 <B>2:0</B>\r
8861 </TD>\r
8862 <TD width=10% BGCOLOR=#FBF5EF>\r
8863 <B>7</B>\r
8864 </TD>\r
8865 <TD width=10% BGCOLOR=#FBF5EF>\r
8866 <B>0</B>\r
8867 </TD>\r
8868 <TD width=15% BGCOLOR=#FBF5EF>\r
8869 <B>0</B>\r
8870 </TD>\r
8871 <TD width=35% BGCOLOR=#FBF5EF>\r
8872 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
8873 </TD>\r
8874 </TR>\r
8875 <TR valign="top">\r
8876 <TD width=15% BGCOLOR=#C0C0C0>\r
8877 <B>PSU_CRL_APB_UART1_REF_CTRL@0XFF5E0078</B>\r
8878 </TD>\r
8879 <TD width=15% BGCOLOR=#C0C0C0>\r
8880 <B>31:0</B>\r
8881 </TD>\r
8882 <TD width=10% BGCOLOR=#C0C0C0>\r
8883 <B>13f3f07</B>\r
8884 </TD>\r
8885 <TD width=10% BGCOLOR=#C0C0C0>\r
8886 <B></B>\r
8887 </TD>\r
8888 <TD width=15% BGCOLOR=#C0C0C0>\r
8889 <B>1022800</B>\r
8890 </TD>\r
8891 <TD width=35% BGCOLOR=#C0C0C0>\r
8892 <B>This register controls this reference clock</B>\r
8893 </TD>\r
8894 </TR>\r
8895 </TABLE>\r
8896 <P>\r
8897 <H2><a name="I2C0_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)I2C0_REF_CTRL</a></H2>\r
8898 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8899 <TR valign="top">\r
8900 <TD width=15% BGCOLOR=#FFFF00>\r
8901 <B>Register Name</B>\r
8902 </TD>\r
8903 <TD width=15% BGCOLOR=#FFFF00>\r
8904 <B>Address</B>\r
8905 </TD>\r
8906 <TD width=10% BGCOLOR=#FFFF00>\r
8907 <B>Width</B>\r
8908 </TD>\r
8909 <TD width=10% BGCOLOR=#FFFF00>\r
8910 <B>Type</B>\r
8911 </TD>\r
8912 <TD width=15% BGCOLOR=#FFFF00>\r
8913 <B>Reset Value</B>\r
8914 </TD>\r
8915 <TD width=35% BGCOLOR=#FFFF00>\r
8916 <B>Description</B>\r
8917 </TD>\r
8918 </TR>\r
8919 <TR valign="top">\r
8920 <TD width=15% BGCOLOR=#FBF5EF>\r
8921 <B>I2C0_REF_CTRL</B>\r
8922 </TD>\r
8923 <TD width=15% BGCOLOR=#FBF5EF>\r
8924 <B>0XFF5E0120</B>\r
8925 </TD>\r
8926 <TD width=10% BGCOLOR=#FBF5EF>\r
8927 <B>32</B>\r
8928 </TD>\r
8929 <TD width=10% BGCOLOR=#FBF5EF>\r
8930 <B>rw</B>\r
8931 </TD>\r
8932 <TD width=15% BGCOLOR=#FBF5EF>\r
8933 <B>0x00000000</B>\r
8934 </TD>\r
8935 <TD width=35% BGCOLOR=#FBF5EF>\r
8936 <B>--</B>\r
8937 </TD>\r
8938 </TR>\r
8939 </TABLE>\r
8940 <P>\r
8941 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
8942 <TR valign="top">\r
8943 <TD width=15% BGCOLOR=#C0FFC0>\r
8944 <B>Field Name</B>\r
8945 </TD>\r
8946 <TD width=15% BGCOLOR=#C0FFC0>\r
8947 <B>Bits</B>\r
8948 </TD>\r
8949 <TD width=10% BGCOLOR=#C0FFC0>\r
8950 <B>Mask</B>\r
8951 </TD>\r
8952 <TD width=10% BGCOLOR=#C0FFC0>\r
8953 <B>Value</B>\r
8954 </TD>\r
8955 <TD width=15% BGCOLOR=#C0FFC0>\r
8956 <B>Shifted Value</B>\r
8957 </TD>\r
8958 <TD width=35% BGCOLOR=#C0FFC0>\r
8959 <B>Description</B>\r
8960 </TD>\r
8961 </TR>\r
8962 <TR valign="top">\r
8963 <TD width=15% BGCOLOR=#FBF5EF>\r
8964 <B>PSU_CRL_APB_I2C0_REF_CTRL_CLKACT</B>\r
8965 </TD>\r
8966 <TD width=15% BGCOLOR=#FBF5EF>\r
8967 <B>24:24</B>\r
8968 </TD>\r
8969 <TD width=10% BGCOLOR=#FBF5EF>\r
8970 <B>1000000</B>\r
8971 </TD>\r
8972 <TD width=10% BGCOLOR=#FBF5EF>\r
8973 <B>1</B>\r
8974 </TD>\r
8975 <TD width=15% BGCOLOR=#FBF5EF>\r
8976 <B>1000000</B>\r
8977 </TD>\r
8978 <TD width=35% BGCOLOR=#FBF5EF>\r
8979 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
8980 </TD>\r
8981 </TR>\r
8982 <TR valign="top">\r
8983 <TD width=15% BGCOLOR=#FBF5EF>\r
8984 <B>PSU_CRL_APB_I2C0_REF_CTRL_DIVISOR1</B>\r
8985 </TD>\r
8986 <TD width=15% BGCOLOR=#FBF5EF>\r
8987 <B>21:16</B>\r
8988 </TD>\r
8989 <TD width=10% BGCOLOR=#FBF5EF>\r
8990 <B>3f0000</B>\r
8991 </TD>\r
8992 <TD width=10% BGCOLOR=#FBF5EF>\r
8993 <B>2</B>\r
8994 </TD>\r
8995 <TD width=15% BGCOLOR=#FBF5EF>\r
8996 <B>20000</B>\r
8997 </TD>\r
8998 <TD width=35% BGCOLOR=#FBF5EF>\r
8999 <B>6 bit divider</B>\r
9000 </TD>\r
9001 </TR>\r
9002 <TR valign="top">\r
9003 <TD width=15% BGCOLOR=#FBF5EF>\r
9004 <B>PSU_CRL_APB_I2C0_REF_CTRL_DIVISOR0</B>\r
9005 </TD>\r
9006 <TD width=15% BGCOLOR=#FBF5EF>\r
9007 <B>13:8</B>\r
9008 </TD>\r
9009 <TD width=10% BGCOLOR=#FBF5EF>\r
9010 <B>3f00</B>\r
9011 </TD>\r
9012 <TD width=10% BGCOLOR=#FBF5EF>\r
9013 <B>28</B>\r
9014 </TD>\r
9015 <TD width=15% BGCOLOR=#FBF5EF>\r
9016 <B>2800</B>\r
9017 </TD>\r
9018 <TD width=35% BGCOLOR=#FBF5EF>\r
9019 <B>6 bit divider</B>\r
9020 </TD>\r
9021 </TR>\r
9022 <TR valign="top">\r
9023 <TD width=15% BGCOLOR=#FBF5EF>\r
9024 <B>PSU_CRL_APB_I2C0_REF_CTRL_SRCSEL</B>\r
9025 </TD>\r
9026 <TD width=15% BGCOLOR=#FBF5EF>\r
9027 <B>2:0</B>\r
9028 </TD>\r
9029 <TD width=10% BGCOLOR=#FBF5EF>\r
9030 <B>7</B>\r
9031 </TD>\r
9032 <TD width=10% BGCOLOR=#FBF5EF>\r
9033 <B>0</B>\r
9034 </TD>\r
9035 <TD width=15% BGCOLOR=#FBF5EF>\r
9036 <B>0</B>\r
9037 </TD>\r
9038 <TD width=35% BGCOLOR=#FBF5EF>\r
9039 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
9040 </TD>\r
9041 </TR>\r
9042 <TR valign="top">\r
9043 <TD width=15% BGCOLOR=#C0C0C0>\r
9044 <B>PSU_CRL_APB_I2C0_REF_CTRL@0XFF5E0120</B>\r
9045 </TD>\r
9046 <TD width=15% BGCOLOR=#C0C0C0>\r
9047 <B>31:0</B>\r
9048 </TD>\r
9049 <TD width=10% BGCOLOR=#C0C0C0>\r
9050 <B>13f3f07</B>\r
9051 </TD>\r
9052 <TD width=10% BGCOLOR=#C0C0C0>\r
9053 <B></B>\r
9054 </TD>\r
9055 <TD width=15% BGCOLOR=#C0C0C0>\r
9056 <B>1022800</B>\r
9057 </TD>\r
9058 <TD width=35% BGCOLOR=#C0C0C0>\r
9059 <B>This register controls this reference clock</B>\r
9060 </TD>\r
9061 </TR>\r
9062 </TABLE>\r
9063 <P>\r
9064 <H2><a name="I2C1_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)I2C1_REF_CTRL</a></H2>\r
9065 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9066 <TR valign="top">\r
9067 <TD width=15% BGCOLOR=#FFFF00>\r
9068 <B>Register Name</B>\r
9069 </TD>\r
9070 <TD width=15% BGCOLOR=#FFFF00>\r
9071 <B>Address</B>\r
9072 </TD>\r
9073 <TD width=10% BGCOLOR=#FFFF00>\r
9074 <B>Width</B>\r
9075 </TD>\r
9076 <TD width=10% BGCOLOR=#FFFF00>\r
9077 <B>Type</B>\r
9078 </TD>\r
9079 <TD width=15% BGCOLOR=#FFFF00>\r
9080 <B>Reset Value</B>\r
9081 </TD>\r
9082 <TD width=35% BGCOLOR=#FFFF00>\r
9083 <B>Description</B>\r
9084 </TD>\r
9085 </TR>\r
9086 <TR valign="top">\r
9087 <TD width=15% BGCOLOR=#FBF5EF>\r
9088 <B>I2C1_REF_CTRL</B>\r
9089 </TD>\r
9090 <TD width=15% BGCOLOR=#FBF5EF>\r
9091 <B>0XFF5E0124</B>\r
9092 </TD>\r
9093 <TD width=10% BGCOLOR=#FBF5EF>\r
9094 <B>32</B>\r
9095 </TD>\r
9096 <TD width=10% BGCOLOR=#FBF5EF>\r
9097 <B>rw</B>\r
9098 </TD>\r
9099 <TD width=15% BGCOLOR=#FBF5EF>\r
9100 <B>0x00000000</B>\r
9101 </TD>\r
9102 <TD width=35% BGCOLOR=#FBF5EF>\r
9103 <B>--</B>\r
9104 </TD>\r
9105 </TR>\r
9106 </TABLE>\r
9107 <P>\r
9108 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9109 <TR valign="top">\r
9110 <TD width=15% BGCOLOR=#C0FFC0>\r
9111 <B>Field Name</B>\r
9112 </TD>\r
9113 <TD width=15% BGCOLOR=#C0FFC0>\r
9114 <B>Bits</B>\r
9115 </TD>\r
9116 <TD width=10% BGCOLOR=#C0FFC0>\r
9117 <B>Mask</B>\r
9118 </TD>\r
9119 <TD width=10% BGCOLOR=#C0FFC0>\r
9120 <B>Value</B>\r
9121 </TD>\r
9122 <TD width=15% BGCOLOR=#C0FFC0>\r
9123 <B>Shifted Value</B>\r
9124 </TD>\r
9125 <TD width=35% BGCOLOR=#C0FFC0>\r
9126 <B>Description</B>\r
9127 </TD>\r
9128 </TR>\r
9129 <TR valign="top">\r
9130 <TD width=15% BGCOLOR=#FBF5EF>\r
9131 <B>PSU_CRL_APB_I2C1_REF_CTRL_CLKACT</B>\r
9132 </TD>\r
9133 <TD width=15% BGCOLOR=#FBF5EF>\r
9134 <B>24:24</B>\r
9135 </TD>\r
9136 <TD width=10% BGCOLOR=#FBF5EF>\r
9137 <B>1000000</B>\r
9138 </TD>\r
9139 <TD width=10% BGCOLOR=#FBF5EF>\r
9140 <B>1</B>\r
9141 </TD>\r
9142 <TD width=15% BGCOLOR=#FBF5EF>\r
9143 <B>1000000</B>\r
9144 </TD>\r
9145 <TD width=35% BGCOLOR=#FBF5EF>\r
9146 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
9147 </TD>\r
9148 </TR>\r
9149 <TR valign="top">\r
9150 <TD width=15% BGCOLOR=#FBF5EF>\r
9151 <B>PSU_CRL_APB_I2C1_REF_CTRL_DIVISOR1</B>\r
9152 </TD>\r
9153 <TD width=15% BGCOLOR=#FBF5EF>\r
9154 <B>21:16</B>\r
9155 </TD>\r
9156 <TD width=10% BGCOLOR=#FBF5EF>\r
9157 <B>3f0000</B>\r
9158 </TD>\r
9159 <TD width=10% BGCOLOR=#FBF5EF>\r
9160 <B>a</B>\r
9161 </TD>\r
9162 <TD width=15% BGCOLOR=#FBF5EF>\r
9163 <B>a0000</B>\r
9164 </TD>\r
9165 <TD width=35% BGCOLOR=#FBF5EF>\r
9166 <B>6 bit divider</B>\r
9167 </TD>\r
9168 </TR>\r
9169 <TR valign="top">\r
9170 <TD width=15% BGCOLOR=#FBF5EF>\r
9171 <B>PSU_CRL_APB_I2C1_REF_CTRL_DIVISOR0</B>\r
9172 </TD>\r
9173 <TD width=15% BGCOLOR=#FBF5EF>\r
9174 <B>13:8</B>\r
9175 </TD>\r
9176 <TD width=10% BGCOLOR=#FBF5EF>\r
9177 <B>3f00</B>\r
9178 </TD>\r
9179 <TD width=10% BGCOLOR=#FBF5EF>\r
9180 <B>32</B>\r
9181 </TD>\r
9182 <TD width=15% BGCOLOR=#FBF5EF>\r
9183 <B>3200</B>\r
9184 </TD>\r
9185 <TD width=35% BGCOLOR=#FBF5EF>\r
9186 <B>6 bit divider</B>\r
9187 </TD>\r
9188 </TR>\r
9189 <TR valign="top">\r
9190 <TD width=15% BGCOLOR=#FBF5EF>\r
9191 <B>PSU_CRL_APB_I2C1_REF_CTRL_SRCSEL</B>\r
9192 </TD>\r
9193 <TD width=15% BGCOLOR=#FBF5EF>\r
9194 <B>2:0</B>\r
9195 </TD>\r
9196 <TD width=10% BGCOLOR=#FBF5EF>\r
9197 <B>7</B>\r
9198 </TD>\r
9199 <TD width=10% BGCOLOR=#FBF5EF>\r
9200 <B>0</B>\r
9201 </TD>\r
9202 <TD width=15% BGCOLOR=#FBF5EF>\r
9203 <B>0</B>\r
9204 </TD>\r
9205 <TD width=35% BGCOLOR=#FBF5EF>\r
9206 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
9207 </TD>\r
9208 </TR>\r
9209 <TR valign="top">\r
9210 <TD width=15% BGCOLOR=#C0C0C0>\r
9211 <B>PSU_CRL_APB_I2C1_REF_CTRL@0XFF5E0124</B>\r
9212 </TD>\r
9213 <TD width=15% BGCOLOR=#C0C0C0>\r
9214 <B>31:0</B>\r
9215 </TD>\r
9216 <TD width=10% BGCOLOR=#C0C0C0>\r
9217 <B>13f3f07</B>\r
9218 </TD>\r
9219 <TD width=10% BGCOLOR=#C0C0C0>\r
9220 <B></B>\r
9221 </TD>\r
9222 <TD width=15% BGCOLOR=#C0C0C0>\r
9223 <B>10a3200</B>\r
9224 </TD>\r
9225 <TD width=35% BGCOLOR=#C0C0C0>\r
9226 <B>This register controls this reference clock</B>\r
9227 </TD>\r
9228 </TR>\r
9229 </TABLE>\r
9230 <P>\r
9231 <H2><a name="SPI0_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)SPI0_REF_CTRL</a></H2>\r
9232 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9233 <TR valign="top">\r
9234 <TD width=15% BGCOLOR=#FFFF00>\r
9235 <B>Register Name</B>\r
9236 </TD>\r
9237 <TD width=15% BGCOLOR=#FFFF00>\r
9238 <B>Address</B>\r
9239 </TD>\r
9240 <TD width=10% BGCOLOR=#FFFF00>\r
9241 <B>Width</B>\r
9242 </TD>\r
9243 <TD width=10% BGCOLOR=#FFFF00>\r
9244 <B>Type</B>\r
9245 </TD>\r
9246 <TD width=15% BGCOLOR=#FFFF00>\r
9247 <B>Reset Value</B>\r
9248 </TD>\r
9249 <TD width=35% BGCOLOR=#FFFF00>\r
9250 <B>Description</B>\r
9251 </TD>\r
9252 </TR>\r
9253 <TR valign="top">\r
9254 <TD width=15% BGCOLOR=#FBF5EF>\r
9255 <B>SPI0_REF_CTRL</B>\r
9256 </TD>\r
9257 <TD width=15% BGCOLOR=#FBF5EF>\r
9258 <B>0XFF5E007C</B>\r
9259 </TD>\r
9260 <TD width=10% BGCOLOR=#FBF5EF>\r
9261 <B>32</B>\r
9262 </TD>\r
9263 <TD width=10% BGCOLOR=#FBF5EF>\r
9264 <B>rw</B>\r
9265 </TD>\r
9266 <TD width=15% BGCOLOR=#FBF5EF>\r
9267 <B>0x00000000</B>\r
9268 </TD>\r
9269 <TD width=35% BGCOLOR=#FBF5EF>\r
9270 <B>--</B>\r
9271 </TD>\r
9272 </TR>\r
9273 </TABLE>\r
9274 <P>\r
9275 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9276 <TR valign="top">\r
9277 <TD width=15% BGCOLOR=#C0FFC0>\r
9278 <B>Field Name</B>\r
9279 </TD>\r
9280 <TD width=15% BGCOLOR=#C0FFC0>\r
9281 <B>Bits</B>\r
9282 </TD>\r
9283 <TD width=10% BGCOLOR=#C0FFC0>\r
9284 <B>Mask</B>\r
9285 </TD>\r
9286 <TD width=10% BGCOLOR=#C0FFC0>\r
9287 <B>Value</B>\r
9288 </TD>\r
9289 <TD width=15% BGCOLOR=#C0FFC0>\r
9290 <B>Shifted Value</B>\r
9291 </TD>\r
9292 <TD width=35% BGCOLOR=#C0FFC0>\r
9293 <B>Description</B>\r
9294 </TD>\r
9295 </TR>\r
9296 <TR valign="top">\r
9297 <TD width=15% BGCOLOR=#FBF5EF>\r
9298 <B>PSU_CRL_APB_SPI0_REF_CTRL_CLKACT</B>\r
9299 </TD>\r
9300 <TD width=15% BGCOLOR=#FBF5EF>\r
9301 <B>24:24</B>\r
9302 </TD>\r
9303 <TD width=10% BGCOLOR=#FBF5EF>\r
9304 <B>1000000</B>\r
9305 </TD>\r
9306 <TD width=10% BGCOLOR=#FBF5EF>\r
9307 <B>1</B>\r
9308 </TD>\r
9309 <TD width=15% BGCOLOR=#FBF5EF>\r
9310 <B>1000000</B>\r
9311 </TD>\r
9312 <TD width=35% BGCOLOR=#FBF5EF>\r
9313 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
9314 </TD>\r
9315 </TR>\r
9316 <TR valign="top">\r
9317 <TD width=15% BGCOLOR=#FBF5EF>\r
9318 <B>PSU_CRL_APB_SPI0_REF_CTRL_DIVISOR1</B>\r
9319 </TD>\r
9320 <TD width=15% BGCOLOR=#FBF5EF>\r
9321 <B>21:16</B>\r
9322 </TD>\r
9323 <TD width=10% BGCOLOR=#FBF5EF>\r
9324 <B>3f0000</B>\r
9325 </TD>\r
9326 <TD width=10% BGCOLOR=#FBF5EF>\r
9327 <B>2</B>\r
9328 </TD>\r
9329 <TD width=15% BGCOLOR=#FBF5EF>\r
9330 <B>20000</B>\r
9331 </TD>\r
9332 <TD width=35% BGCOLOR=#FBF5EF>\r
9333 <B>6 bit divider</B>\r
9334 </TD>\r
9335 </TR>\r
9336 <TR valign="top">\r
9337 <TD width=15% BGCOLOR=#FBF5EF>\r
9338 <B>PSU_CRL_APB_SPI0_REF_CTRL_DIVISOR0</B>\r
9339 </TD>\r
9340 <TD width=15% BGCOLOR=#FBF5EF>\r
9341 <B>13:8</B>\r
9342 </TD>\r
9343 <TD width=10% BGCOLOR=#FBF5EF>\r
9344 <B>3f00</B>\r
9345 </TD>\r
9346 <TD width=10% BGCOLOR=#FBF5EF>\r
9347 <B>28</B>\r
9348 </TD>\r
9349 <TD width=15% BGCOLOR=#FBF5EF>\r
9350 <B>2800</B>\r
9351 </TD>\r
9352 <TD width=35% BGCOLOR=#FBF5EF>\r
9353 <B>6 bit divider</B>\r
9354 </TD>\r
9355 </TR>\r
9356 <TR valign="top">\r
9357 <TD width=15% BGCOLOR=#FBF5EF>\r
9358 <B>PSU_CRL_APB_SPI0_REF_CTRL_SRCSEL</B>\r
9359 </TD>\r
9360 <TD width=15% BGCOLOR=#FBF5EF>\r
9361 <B>2:0</B>\r
9362 </TD>\r
9363 <TD width=10% BGCOLOR=#FBF5EF>\r
9364 <B>7</B>\r
9365 </TD>\r
9366 <TD width=10% BGCOLOR=#FBF5EF>\r
9367 <B>0</B>\r
9368 </TD>\r
9369 <TD width=15% BGCOLOR=#FBF5EF>\r
9370 <B>0</B>\r
9371 </TD>\r
9372 <TD width=35% BGCOLOR=#FBF5EF>\r
9373 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
9374 </TD>\r
9375 </TR>\r
9376 <TR valign="top">\r
9377 <TD width=15% BGCOLOR=#C0C0C0>\r
9378 <B>PSU_CRL_APB_SPI0_REF_CTRL@0XFF5E007C</B>\r
9379 </TD>\r
9380 <TD width=15% BGCOLOR=#C0C0C0>\r
9381 <B>31:0</B>\r
9382 </TD>\r
9383 <TD width=10% BGCOLOR=#C0C0C0>\r
9384 <B>13f3f07</B>\r
9385 </TD>\r
9386 <TD width=10% BGCOLOR=#C0C0C0>\r
9387 <B></B>\r
9388 </TD>\r
9389 <TD width=15% BGCOLOR=#C0C0C0>\r
9390 <B>1022800</B>\r
9391 </TD>\r
9392 <TD width=35% BGCOLOR=#C0C0C0>\r
9393 <B>This register controls this reference clock</B>\r
9394 </TD>\r
9395 </TR>\r
9396 </TABLE>\r
9397 <P>\r
9398 <H2><a name="SPI1_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)SPI1_REF_CTRL</a></H2>\r
9399 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9400 <TR valign="top">\r
9401 <TD width=15% BGCOLOR=#FFFF00>\r
9402 <B>Register Name</B>\r
9403 </TD>\r
9404 <TD width=15% BGCOLOR=#FFFF00>\r
9405 <B>Address</B>\r
9406 </TD>\r
9407 <TD width=10% BGCOLOR=#FFFF00>\r
9408 <B>Width</B>\r
9409 </TD>\r
9410 <TD width=10% BGCOLOR=#FFFF00>\r
9411 <B>Type</B>\r
9412 </TD>\r
9413 <TD width=15% BGCOLOR=#FFFF00>\r
9414 <B>Reset Value</B>\r
9415 </TD>\r
9416 <TD width=35% BGCOLOR=#FFFF00>\r
9417 <B>Description</B>\r
9418 </TD>\r
9419 </TR>\r
9420 <TR valign="top">\r
9421 <TD width=15% BGCOLOR=#FBF5EF>\r
9422 <B>SPI1_REF_CTRL</B>\r
9423 </TD>\r
9424 <TD width=15% BGCOLOR=#FBF5EF>\r
9425 <B>0XFF5E0080</B>\r
9426 </TD>\r
9427 <TD width=10% BGCOLOR=#FBF5EF>\r
9428 <B>32</B>\r
9429 </TD>\r
9430 <TD width=10% BGCOLOR=#FBF5EF>\r
9431 <B>rw</B>\r
9432 </TD>\r
9433 <TD width=15% BGCOLOR=#FBF5EF>\r
9434 <B>0x00000000</B>\r
9435 </TD>\r
9436 <TD width=35% BGCOLOR=#FBF5EF>\r
9437 <B>--</B>\r
9438 </TD>\r
9439 </TR>\r
9440 </TABLE>\r
9441 <P>\r
9442 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9443 <TR valign="top">\r
9444 <TD width=15% BGCOLOR=#C0FFC0>\r
9445 <B>Field Name</B>\r
9446 </TD>\r
9447 <TD width=15% BGCOLOR=#C0FFC0>\r
9448 <B>Bits</B>\r
9449 </TD>\r
9450 <TD width=10% BGCOLOR=#C0FFC0>\r
9451 <B>Mask</B>\r
9452 </TD>\r
9453 <TD width=10% BGCOLOR=#C0FFC0>\r
9454 <B>Value</B>\r
9455 </TD>\r
9456 <TD width=15% BGCOLOR=#C0FFC0>\r
9457 <B>Shifted Value</B>\r
9458 </TD>\r
9459 <TD width=35% BGCOLOR=#C0FFC0>\r
9460 <B>Description</B>\r
9461 </TD>\r
9462 </TR>\r
9463 <TR valign="top">\r
9464 <TD width=15% BGCOLOR=#FBF5EF>\r
9465 <B>PSU_CRL_APB_SPI1_REF_CTRL_CLKACT</B>\r
9466 </TD>\r
9467 <TD width=15% BGCOLOR=#FBF5EF>\r
9468 <B>24:24</B>\r
9469 </TD>\r
9470 <TD width=10% BGCOLOR=#FBF5EF>\r
9471 <B>1000000</B>\r
9472 </TD>\r
9473 <TD width=10% BGCOLOR=#FBF5EF>\r
9474 <B>1</B>\r
9475 </TD>\r
9476 <TD width=15% BGCOLOR=#FBF5EF>\r
9477 <B>1000000</B>\r
9478 </TD>\r
9479 <TD width=35% BGCOLOR=#FBF5EF>\r
9480 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
9481 </TD>\r
9482 </TR>\r
9483 <TR valign="top">\r
9484 <TD width=15% BGCOLOR=#FBF5EF>\r
9485 <B>PSU_CRL_APB_SPI1_REF_CTRL_DIVISOR1</B>\r
9486 </TD>\r
9487 <TD width=15% BGCOLOR=#FBF5EF>\r
9488 <B>21:16</B>\r
9489 </TD>\r
9490 <TD width=10% BGCOLOR=#FBF5EF>\r
9491 <B>3f0000</B>\r
9492 </TD>\r
9493 <TD width=10% BGCOLOR=#FBF5EF>\r
9494 <B>a</B>\r
9495 </TD>\r
9496 <TD width=15% BGCOLOR=#FBF5EF>\r
9497 <B>a0000</B>\r
9498 </TD>\r
9499 <TD width=35% BGCOLOR=#FBF5EF>\r
9500 <B>6 bit divider</B>\r
9501 </TD>\r
9502 </TR>\r
9503 <TR valign="top">\r
9504 <TD width=15% BGCOLOR=#FBF5EF>\r
9505 <B>PSU_CRL_APB_SPI1_REF_CTRL_DIVISOR0</B>\r
9506 </TD>\r
9507 <TD width=15% BGCOLOR=#FBF5EF>\r
9508 <B>13:8</B>\r
9509 </TD>\r
9510 <TD width=10% BGCOLOR=#FBF5EF>\r
9511 <B>3f00</B>\r
9512 </TD>\r
9513 <TD width=10% BGCOLOR=#FBF5EF>\r
9514 <B>32</B>\r
9515 </TD>\r
9516 <TD width=15% BGCOLOR=#FBF5EF>\r
9517 <B>3200</B>\r
9518 </TD>\r
9519 <TD width=35% BGCOLOR=#FBF5EF>\r
9520 <B>6 bit divider</B>\r
9521 </TD>\r
9522 </TR>\r
9523 <TR valign="top">\r
9524 <TD width=15% BGCOLOR=#FBF5EF>\r
9525 <B>PSU_CRL_APB_SPI1_REF_CTRL_SRCSEL</B>\r
9526 </TD>\r
9527 <TD width=15% BGCOLOR=#FBF5EF>\r
9528 <B>2:0</B>\r
9529 </TD>\r
9530 <TD width=10% BGCOLOR=#FBF5EF>\r
9531 <B>7</B>\r
9532 </TD>\r
9533 <TD width=10% BGCOLOR=#FBF5EF>\r
9534 <B>0</B>\r
9535 </TD>\r
9536 <TD width=15% BGCOLOR=#FBF5EF>\r
9537 <B>0</B>\r
9538 </TD>\r
9539 <TD width=35% BGCOLOR=#FBF5EF>\r
9540 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
9541 </TD>\r
9542 </TR>\r
9543 <TR valign="top">\r
9544 <TD width=15% BGCOLOR=#C0C0C0>\r
9545 <B>PSU_CRL_APB_SPI1_REF_CTRL@0XFF5E0080</B>\r
9546 </TD>\r
9547 <TD width=15% BGCOLOR=#C0C0C0>\r
9548 <B>31:0</B>\r
9549 </TD>\r
9550 <TD width=10% BGCOLOR=#C0C0C0>\r
9551 <B>13f3f07</B>\r
9552 </TD>\r
9553 <TD width=10% BGCOLOR=#C0C0C0>\r
9554 <B></B>\r
9555 </TD>\r
9556 <TD width=15% BGCOLOR=#C0C0C0>\r
9557 <B>10a3200</B>\r
9558 </TD>\r
9559 <TD width=35% BGCOLOR=#C0C0C0>\r
9560 <B>This register controls this reference clock</B>\r
9561 </TD>\r
9562 </TR>\r
9563 </TABLE>\r
9564 <P>\r
9565 <H2><a name="CAN0_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)CAN0_REF_CTRL</a></H2>\r
9566 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9567 <TR valign="top">\r
9568 <TD width=15% BGCOLOR=#FFFF00>\r
9569 <B>Register Name</B>\r
9570 </TD>\r
9571 <TD width=15% BGCOLOR=#FFFF00>\r
9572 <B>Address</B>\r
9573 </TD>\r
9574 <TD width=10% BGCOLOR=#FFFF00>\r
9575 <B>Width</B>\r
9576 </TD>\r
9577 <TD width=10% BGCOLOR=#FFFF00>\r
9578 <B>Type</B>\r
9579 </TD>\r
9580 <TD width=15% BGCOLOR=#FFFF00>\r
9581 <B>Reset Value</B>\r
9582 </TD>\r
9583 <TD width=35% BGCOLOR=#FFFF00>\r
9584 <B>Description</B>\r
9585 </TD>\r
9586 </TR>\r
9587 <TR valign="top">\r
9588 <TD width=15% BGCOLOR=#FBF5EF>\r
9589 <B>CAN0_REF_CTRL</B>\r
9590 </TD>\r
9591 <TD width=15% BGCOLOR=#FBF5EF>\r
9592 <B>0XFF5E0084</B>\r
9593 </TD>\r
9594 <TD width=10% BGCOLOR=#FBF5EF>\r
9595 <B>32</B>\r
9596 </TD>\r
9597 <TD width=10% BGCOLOR=#FBF5EF>\r
9598 <B>rw</B>\r
9599 </TD>\r
9600 <TD width=15% BGCOLOR=#FBF5EF>\r
9601 <B>0x00000000</B>\r
9602 </TD>\r
9603 <TD width=35% BGCOLOR=#FBF5EF>\r
9604 <B>--</B>\r
9605 </TD>\r
9606 </TR>\r
9607 </TABLE>\r
9608 <P>\r
9609 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9610 <TR valign="top">\r
9611 <TD width=15% BGCOLOR=#C0FFC0>\r
9612 <B>Field Name</B>\r
9613 </TD>\r
9614 <TD width=15% BGCOLOR=#C0FFC0>\r
9615 <B>Bits</B>\r
9616 </TD>\r
9617 <TD width=10% BGCOLOR=#C0FFC0>\r
9618 <B>Mask</B>\r
9619 </TD>\r
9620 <TD width=10% BGCOLOR=#C0FFC0>\r
9621 <B>Value</B>\r
9622 </TD>\r
9623 <TD width=15% BGCOLOR=#C0FFC0>\r
9624 <B>Shifted Value</B>\r
9625 </TD>\r
9626 <TD width=35% BGCOLOR=#C0FFC0>\r
9627 <B>Description</B>\r
9628 </TD>\r
9629 </TR>\r
9630 <TR valign="top">\r
9631 <TD width=15% BGCOLOR=#FBF5EF>\r
9632 <B>PSU_CRL_APB_CAN0_REF_CTRL_CLKACT</B>\r
9633 </TD>\r
9634 <TD width=15% BGCOLOR=#FBF5EF>\r
9635 <B>24:24</B>\r
9636 </TD>\r
9637 <TD width=10% BGCOLOR=#FBF5EF>\r
9638 <B>1000000</B>\r
9639 </TD>\r
9640 <TD width=10% BGCOLOR=#FBF5EF>\r
9641 <B>1</B>\r
9642 </TD>\r
9643 <TD width=15% BGCOLOR=#FBF5EF>\r
9644 <B>1000000</B>\r
9645 </TD>\r
9646 <TD width=35% BGCOLOR=#FBF5EF>\r
9647 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
9648 </TD>\r
9649 </TR>\r
9650 <TR valign="top">\r
9651 <TD width=15% BGCOLOR=#FBF5EF>\r
9652 <B>PSU_CRL_APB_CAN0_REF_CTRL_DIVISOR1</B>\r
9653 </TD>\r
9654 <TD width=15% BGCOLOR=#FBF5EF>\r
9655 <B>21:16</B>\r
9656 </TD>\r
9657 <TD width=10% BGCOLOR=#FBF5EF>\r
9658 <B>3f0000</B>\r
9659 </TD>\r
9660 <TD width=10% BGCOLOR=#FBF5EF>\r
9661 <B>2</B>\r
9662 </TD>\r
9663 <TD width=15% BGCOLOR=#FBF5EF>\r
9664 <B>20000</B>\r
9665 </TD>\r
9666 <TD width=35% BGCOLOR=#FBF5EF>\r
9667 <B>6 bit divider</B>\r
9668 </TD>\r
9669 </TR>\r
9670 <TR valign="top">\r
9671 <TD width=15% BGCOLOR=#FBF5EF>\r
9672 <B>PSU_CRL_APB_CAN0_REF_CTRL_DIVISOR0</B>\r
9673 </TD>\r
9674 <TD width=15% BGCOLOR=#FBF5EF>\r
9675 <B>13:8</B>\r
9676 </TD>\r
9677 <TD width=10% BGCOLOR=#FBF5EF>\r
9678 <B>3f00</B>\r
9679 </TD>\r
9680 <TD width=10% BGCOLOR=#FBF5EF>\r
9681 <B>28</B>\r
9682 </TD>\r
9683 <TD width=15% BGCOLOR=#FBF5EF>\r
9684 <B>2800</B>\r
9685 </TD>\r
9686 <TD width=35% BGCOLOR=#FBF5EF>\r
9687 <B>6 bit divider</B>\r
9688 </TD>\r
9689 </TR>\r
9690 <TR valign="top">\r
9691 <TD width=15% BGCOLOR=#FBF5EF>\r
9692 <B>PSU_CRL_APB_CAN0_REF_CTRL_SRCSEL</B>\r
9693 </TD>\r
9694 <TD width=15% BGCOLOR=#FBF5EF>\r
9695 <B>2:0</B>\r
9696 </TD>\r
9697 <TD width=10% BGCOLOR=#FBF5EF>\r
9698 <B>7</B>\r
9699 </TD>\r
9700 <TD width=10% BGCOLOR=#FBF5EF>\r
9701 <B>0</B>\r
9702 </TD>\r
9703 <TD width=15% BGCOLOR=#FBF5EF>\r
9704 <B>0</B>\r
9705 </TD>\r
9706 <TD width=35% BGCOLOR=#FBF5EF>\r
9707 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
9708 </TD>\r
9709 </TR>\r
9710 <TR valign="top">\r
9711 <TD width=15% BGCOLOR=#C0C0C0>\r
9712 <B>PSU_CRL_APB_CAN0_REF_CTRL@0XFF5E0084</B>\r
9713 </TD>\r
9714 <TD width=15% BGCOLOR=#C0C0C0>\r
9715 <B>31:0</B>\r
9716 </TD>\r
9717 <TD width=10% BGCOLOR=#C0C0C0>\r
9718 <B>13f3f07</B>\r
9719 </TD>\r
9720 <TD width=10% BGCOLOR=#C0C0C0>\r
9721 <B></B>\r
9722 </TD>\r
9723 <TD width=15% BGCOLOR=#C0C0C0>\r
9724 <B>1022800</B>\r
9725 </TD>\r
9726 <TD width=35% BGCOLOR=#C0C0C0>\r
9727 <B>This register controls this reference clock</B>\r
9728 </TD>\r
9729 </TR>\r
9730 </TABLE>\r
9731 <P>\r
9732 <H2><a name="CAN1_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)CAN1_REF_CTRL</a></H2>\r
9733 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9734 <TR valign="top">\r
9735 <TD width=15% BGCOLOR=#FFFF00>\r
9736 <B>Register Name</B>\r
9737 </TD>\r
9738 <TD width=15% BGCOLOR=#FFFF00>\r
9739 <B>Address</B>\r
9740 </TD>\r
9741 <TD width=10% BGCOLOR=#FFFF00>\r
9742 <B>Width</B>\r
9743 </TD>\r
9744 <TD width=10% BGCOLOR=#FFFF00>\r
9745 <B>Type</B>\r
9746 </TD>\r
9747 <TD width=15% BGCOLOR=#FFFF00>\r
9748 <B>Reset Value</B>\r
9749 </TD>\r
9750 <TD width=35% BGCOLOR=#FFFF00>\r
9751 <B>Description</B>\r
9752 </TD>\r
9753 </TR>\r
9754 <TR valign="top">\r
9755 <TD width=15% BGCOLOR=#FBF5EF>\r
9756 <B>CAN1_REF_CTRL</B>\r
9757 </TD>\r
9758 <TD width=15% BGCOLOR=#FBF5EF>\r
9759 <B>0XFF5E0088</B>\r
9760 </TD>\r
9761 <TD width=10% BGCOLOR=#FBF5EF>\r
9762 <B>32</B>\r
9763 </TD>\r
9764 <TD width=10% BGCOLOR=#FBF5EF>\r
9765 <B>rw</B>\r
9766 </TD>\r
9767 <TD width=15% BGCOLOR=#FBF5EF>\r
9768 <B>0x00000000</B>\r
9769 </TD>\r
9770 <TD width=35% BGCOLOR=#FBF5EF>\r
9771 <B>--</B>\r
9772 </TD>\r
9773 </TR>\r
9774 </TABLE>\r
9775 <P>\r
9776 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9777 <TR valign="top">\r
9778 <TD width=15% BGCOLOR=#C0FFC0>\r
9779 <B>Field Name</B>\r
9780 </TD>\r
9781 <TD width=15% BGCOLOR=#C0FFC0>\r
9782 <B>Bits</B>\r
9783 </TD>\r
9784 <TD width=10% BGCOLOR=#C0FFC0>\r
9785 <B>Mask</B>\r
9786 </TD>\r
9787 <TD width=10% BGCOLOR=#C0FFC0>\r
9788 <B>Value</B>\r
9789 </TD>\r
9790 <TD width=15% BGCOLOR=#C0FFC0>\r
9791 <B>Shifted Value</B>\r
9792 </TD>\r
9793 <TD width=35% BGCOLOR=#C0FFC0>\r
9794 <B>Description</B>\r
9795 </TD>\r
9796 </TR>\r
9797 <TR valign="top">\r
9798 <TD width=15% BGCOLOR=#FBF5EF>\r
9799 <B>PSU_CRL_APB_CAN1_REF_CTRL_CLKACT</B>\r
9800 </TD>\r
9801 <TD width=15% BGCOLOR=#FBF5EF>\r
9802 <B>24:24</B>\r
9803 </TD>\r
9804 <TD width=10% BGCOLOR=#FBF5EF>\r
9805 <B>1000000</B>\r
9806 </TD>\r
9807 <TD width=10% BGCOLOR=#FBF5EF>\r
9808 <B>1</B>\r
9809 </TD>\r
9810 <TD width=15% BGCOLOR=#FBF5EF>\r
9811 <B>1000000</B>\r
9812 </TD>\r
9813 <TD width=35% BGCOLOR=#FBF5EF>\r
9814 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
9815 </TD>\r
9816 </TR>\r
9817 <TR valign="top">\r
9818 <TD width=15% BGCOLOR=#FBF5EF>\r
9819 <B>PSU_CRL_APB_CAN1_REF_CTRL_DIVISOR1</B>\r
9820 </TD>\r
9821 <TD width=15% BGCOLOR=#FBF5EF>\r
9822 <B>21:16</B>\r
9823 </TD>\r
9824 <TD width=10% BGCOLOR=#FBF5EF>\r
9825 <B>3f0000</B>\r
9826 </TD>\r
9827 <TD width=10% BGCOLOR=#FBF5EF>\r
9828 <B>2</B>\r
9829 </TD>\r
9830 <TD width=15% BGCOLOR=#FBF5EF>\r
9831 <B>20000</B>\r
9832 </TD>\r
9833 <TD width=35% BGCOLOR=#FBF5EF>\r
9834 <B>6 bit divider</B>\r
9835 </TD>\r
9836 </TR>\r
9837 <TR valign="top">\r
9838 <TD width=15% BGCOLOR=#FBF5EF>\r
9839 <B>PSU_CRL_APB_CAN1_REF_CTRL_DIVISOR0</B>\r
9840 </TD>\r
9841 <TD width=15% BGCOLOR=#FBF5EF>\r
9842 <B>13:8</B>\r
9843 </TD>\r
9844 <TD width=10% BGCOLOR=#FBF5EF>\r
9845 <B>3f00</B>\r
9846 </TD>\r
9847 <TD width=10% BGCOLOR=#FBF5EF>\r
9848 <B>28</B>\r
9849 </TD>\r
9850 <TD width=15% BGCOLOR=#FBF5EF>\r
9851 <B>2800</B>\r
9852 </TD>\r
9853 <TD width=35% BGCOLOR=#FBF5EF>\r
9854 <B>6 bit divider</B>\r
9855 </TD>\r
9856 </TR>\r
9857 <TR valign="top">\r
9858 <TD width=15% BGCOLOR=#FBF5EF>\r
9859 <B>PSU_CRL_APB_CAN1_REF_CTRL_SRCSEL</B>\r
9860 </TD>\r
9861 <TD width=15% BGCOLOR=#FBF5EF>\r
9862 <B>2:0</B>\r
9863 </TD>\r
9864 <TD width=10% BGCOLOR=#FBF5EF>\r
9865 <B>7</B>\r
9866 </TD>\r
9867 <TD width=10% BGCOLOR=#FBF5EF>\r
9868 <B>0</B>\r
9869 </TD>\r
9870 <TD width=15% BGCOLOR=#FBF5EF>\r
9871 <B>0</B>\r
9872 </TD>\r
9873 <TD width=35% BGCOLOR=#FBF5EF>\r
9874 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
9875 </TD>\r
9876 </TR>\r
9877 <TR valign="top">\r
9878 <TD width=15% BGCOLOR=#C0C0C0>\r
9879 <B>PSU_CRL_APB_CAN1_REF_CTRL@0XFF5E0088</B>\r
9880 </TD>\r
9881 <TD width=15% BGCOLOR=#C0C0C0>\r
9882 <B>31:0</B>\r
9883 </TD>\r
9884 <TD width=10% BGCOLOR=#C0C0C0>\r
9885 <B>13f3f07</B>\r
9886 </TD>\r
9887 <TD width=10% BGCOLOR=#C0C0C0>\r
9888 <B></B>\r
9889 </TD>\r
9890 <TD width=15% BGCOLOR=#C0C0C0>\r
9891 <B>1022800</B>\r
9892 </TD>\r
9893 <TD width=35% BGCOLOR=#C0C0C0>\r
9894 <B>This register controls this reference clock</B>\r
9895 </TD>\r
9896 </TR>\r
9897 </TABLE>\r
9898 <P>\r
9899 <H2><a name="CPU_R5_CTRL">Register (<A href=#mod___slcr> slcr </A>)CPU_R5_CTRL</a></H2>\r
9900 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9901 <TR valign="top">\r
9902 <TD width=15% BGCOLOR=#FFFF00>\r
9903 <B>Register Name</B>\r
9904 </TD>\r
9905 <TD width=15% BGCOLOR=#FFFF00>\r
9906 <B>Address</B>\r
9907 </TD>\r
9908 <TD width=10% BGCOLOR=#FFFF00>\r
9909 <B>Width</B>\r
9910 </TD>\r
9911 <TD width=10% BGCOLOR=#FFFF00>\r
9912 <B>Type</B>\r
9913 </TD>\r
9914 <TD width=15% BGCOLOR=#FFFF00>\r
9915 <B>Reset Value</B>\r
9916 </TD>\r
9917 <TD width=35% BGCOLOR=#FFFF00>\r
9918 <B>Description</B>\r
9919 </TD>\r
9920 </TR>\r
9921 <TR valign="top">\r
9922 <TD width=15% BGCOLOR=#FBF5EF>\r
9923 <B>CPU_R5_CTRL</B>\r
9924 </TD>\r
9925 <TD width=15% BGCOLOR=#FBF5EF>\r
9926 <B>0XFF5E0090</B>\r
9927 </TD>\r
9928 <TD width=10% BGCOLOR=#FBF5EF>\r
9929 <B>32</B>\r
9930 </TD>\r
9931 <TD width=10% BGCOLOR=#FBF5EF>\r
9932 <B>rw</B>\r
9933 </TD>\r
9934 <TD width=15% BGCOLOR=#FBF5EF>\r
9935 <B>0x00000000</B>\r
9936 </TD>\r
9937 <TD width=35% BGCOLOR=#FBF5EF>\r
9938 <B>--</B>\r
9939 </TD>\r
9940 </TR>\r
9941 </TABLE>\r
9942 <P>\r
9943 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
9944 <TR valign="top">\r
9945 <TD width=15% BGCOLOR=#C0FFC0>\r
9946 <B>Field Name</B>\r
9947 </TD>\r
9948 <TD width=15% BGCOLOR=#C0FFC0>\r
9949 <B>Bits</B>\r
9950 </TD>\r
9951 <TD width=10% BGCOLOR=#C0FFC0>\r
9952 <B>Mask</B>\r
9953 </TD>\r
9954 <TD width=10% BGCOLOR=#C0FFC0>\r
9955 <B>Value</B>\r
9956 </TD>\r
9957 <TD width=15% BGCOLOR=#C0FFC0>\r
9958 <B>Shifted Value</B>\r
9959 </TD>\r
9960 <TD width=35% BGCOLOR=#C0FFC0>\r
9961 <B>Description</B>\r
9962 </TD>\r
9963 </TR>\r
9964 <TR valign="top">\r
9965 <TD width=15% BGCOLOR=#FBF5EF>\r
9966 <B>PSU_CRL_APB_CPU_R5_CTRL_CLKACT</B>\r
9967 </TD>\r
9968 <TD width=15% BGCOLOR=#FBF5EF>\r
9969 <B>24:24</B>\r
9970 </TD>\r
9971 <TD width=10% BGCOLOR=#FBF5EF>\r
9972 <B>1000000</B>\r
9973 </TD>\r
9974 <TD width=10% BGCOLOR=#FBF5EF>\r
9975 <B>1</B>\r
9976 </TD>\r
9977 <TD width=15% BGCOLOR=#FBF5EF>\r
9978 <B>1000000</B>\r
9979 </TD>\r
9980 <TD width=35% BGCOLOR=#FBF5EF>\r
9981 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
9982 </TD>\r
9983 </TR>\r
9984 <TR valign="top">\r
9985 <TD width=15% BGCOLOR=#FBF5EF>\r
9986 <B>PSU_CRL_APB_CPU_R5_CTRL_DIVISOR0</B>\r
9987 </TD>\r
9988 <TD width=15% BGCOLOR=#FBF5EF>\r
9989 <B>13:8</B>\r
9990 </TD>\r
9991 <TD width=10% BGCOLOR=#FBF5EF>\r
9992 <B>3f00</B>\r
9993 </TD>\r
9994 <TD width=10% BGCOLOR=#FBF5EF>\r
9995 <B>3f</B>\r
9996 </TD>\r
9997 <TD width=15% BGCOLOR=#FBF5EF>\r
9998 <B>3f00</B>\r
9999 </TD>\r
10000 <TD width=35% BGCOLOR=#FBF5EF>\r
10001 <B>6 bit divider</B>\r
10002 </TD>\r
10003 </TR>\r
10004 <TR valign="top">\r
10005 <TD width=15% BGCOLOR=#FBF5EF>\r
10006 <B>PSU_CRL_APB_CPU_R5_CTRL_SRCSEL</B>\r
10007 </TD>\r
10008 <TD width=15% BGCOLOR=#FBF5EF>\r
10009 <B>2:0</B>\r
10010 </TD>\r
10011 <TD width=10% BGCOLOR=#FBF5EF>\r
10012 <B>7</B>\r
10013 </TD>\r
10014 <TD width=10% BGCOLOR=#FBF5EF>\r
10015 <B>2</B>\r
10016 </TD>\r
10017 <TD width=15% BGCOLOR=#FBF5EF>\r
10018 <B>2</B>\r
10019 </TD>\r
10020 <TD width=35% BGCOLOR=#FBF5EF>\r
10021 <B>000 = RPLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
10022 </TD>\r
10023 </TR>\r
10024 <TR valign="top">\r
10025 <TD width=15% BGCOLOR=#C0C0C0>\r
10026 <B>PSU_CRL_APB_CPU_R5_CTRL@0XFF5E0090</B>\r
10027 </TD>\r
10028 <TD width=15% BGCOLOR=#C0C0C0>\r
10029 <B>31:0</B>\r
10030 </TD>\r
10031 <TD width=10% BGCOLOR=#C0C0C0>\r
10032 <B>1003f07</B>\r
10033 </TD>\r
10034 <TD width=10% BGCOLOR=#C0C0C0>\r
10035 <B></B>\r
10036 </TD>\r
10037 <TD width=15% BGCOLOR=#C0C0C0>\r
10038 <B>1003f02</B>\r
10039 </TD>\r
10040 <TD width=35% BGCOLOR=#C0C0C0>\r
10041 <B>This register controls this reference clock</B>\r
10042 </TD>\r
10043 </TR>\r
10044 </TABLE>\r
10045 <P>\r
10046 <H2><a name="IOU_SWITCH_CTRL">Register (<A href=#mod___slcr> slcr </A>)IOU_SWITCH_CTRL</a></H2>\r
10047 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10048 <TR valign="top">\r
10049 <TD width=15% BGCOLOR=#FFFF00>\r
10050 <B>Register Name</B>\r
10051 </TD>\r
10052 <TD width=15% BGCOLOR=#FFFF00>\r
10053 <B>Address</B>\r
10054 </TD>\r
10055 <TD width=10% BGCOLOR=#FFFF00>\r
10056 <B>Width</B>\r
10057 </TD>\r
10058 <TD width=10% BGCOLOR=#FFFF00>\r
10059 <B>Type</B>\r
10060 </TD>\r
10061 <TD width=15% BGCOLOR=#FFFF00>\r
10062 <B>Reset Value</B>\r
10063 </TD>\r
10064 <TD width=35% BGCOLOR=#FFFF00>\r
10065 <B>Description</B>\r
10066 </TD>\r
10067 </TR>\r
10068 <TR valign="top">\r
10069 <TD width=15% BGCOLOR=#FBF5EF>\r
10070 <B>IOU_SWITCH_CTRL</B>\r
10071 </TD>\r
10072 <TD width=15% BGCOLOR=#FBF5EF>\r
10073 <B>0XFF5E009C</B>\r
10074 </TD>\r
10075 <TD width=10% BGCOLOR=#FBF5EF>\r
10076 <B>32</B>\r
10077 </TD>\r
10078 <TD width=10% BGCOLOR=#FBF5EF>\r
10079 <B>rw</B>\r
10080 </TD>\r
10081 <TD width=15% BGCOLOR=#FBF5EF>\r
10082 <B>0x00000000</B>\r
10083 </TD>\r
10084 <TD width=35% BGCOLOR=#FBF5EF>\r
10085 <B>--</B>\r
10086 </TD>\r
10087 </TR>\r
10088 </TABLE>\r
10089 <P>\r
10090 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10091 <TR valign="top">\r
10092 <TD width=15% BGCOLOR=#C0FFC0>\r
10093 <B>Field Name</B>\r
10094 </TD>\r
10095 <TD width=15% BGCOLOR=#C0FFC0>\r
10096 <B>Bits</B>\r
10097 </TD>\r
10098 <TD width=10% BGCOLOR=#C0FFC0>\r
10099 <B>Mask</B>\r
10100 </TD>\r
10101 <TD width=10% BGCOLOR=#C0FFC0>\r
10102 <B>Value</B>\r
10103 </TD>\r
10104 <TD width=15% BGCOLOR=#C0FFC0>\r
10105 <B>Shifted Value</B>\r
10106 </TD>\r
10107 <TD width=35% BGCOLOR=#C0FFC0>\r
10108 <B>Description</B>\r
10109 </TD>\r
10110 </TR>\r
10111 <TR valign="top">\r
10112 <TD width=15% BGCOLOR=#FBF5EF>\r
10113 <B>PSU_CRL_APB_IOU_SWITCH_CTRL_CLKACT</B>\r
10114 </TD>\r
10115 <TD width=15% BGCOLOR=#FBF5EF>\r
10116 <B>24:24</B>\r
10117 </TD>\r
10118 <TD width=10% BGCOLOR=#FBF5EF>\r
10119 <B>1000000</B>\r
10120 </TD>\r
10121 <TD width=10% BGCOLOR=#FBF5EF>\r
10122 <B>1</B>\r
10123 </TD>\r
10124 <TD width=15% BGCOLOR=#FBF5EF>\r
10125 <B>1000000</B>\r
10126 </TD>\r
10127 <TD width=35% BGCOLOR=#FBF5EF>\r
10128 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
10129 </TD>\r
10130 </TR>\r
10131 <TR valign="top">\r
10132 <TD width=15% BGCOLOR=#FBF5EF>\r
10133 <B>PSU_CRL_APB_IOU_SWITCH_CTRL_DIVISOR0</B>\r
10134 </TD>\r
10135 <TD width=15% BGCOLOR=#FBF5EF>\r
10136 <B>13:8</B>\r
10137 </TD>\r
10138 <TD width=10% BGCOLOR=#FBF5EF>\r
10139 <B>3f00</B>\r
10140 </TD>\r
10141 <TD width=10% BGCOLOR=#FBF5EF>\r
10142 <B>6</B>\r
10143 </TD>\r
10144 <TD width=15% BGCOLOR=#FBF5EF>\r
10145 <B>600</B>\r
10146 </TD>\r
10147 <TD width=35% BGCOLOR=#FBF5EF>\r
10148 <B>6 bit divider</B>\r
10149 </TD>\r
10150 </TR>\r
10151 <TR valign="top">\r
10152 <TD width=15% BGCOLOR=#FBF5EF>\r
10153 <B>PSU_CRL_APB_IOU_SWITCH_CTRL_SRCSEL</B>\r
10154 </TD>\r
10155 <TD width=15% BGCOLOR=#FBF5EF>\r
10156 <B>2:0</B>\r
10157 </TD>\r
10158 <TD width=10% BGCOLOR=#FBF5EF>\r
10159 <B>7</B>\r
10160 </TD>\r
10161 <TD width=10% BGCOLOR=#FBF5EF>\r
10162 <B>0</B>\r
10163 </TD>\r
10164 <TD width=15% BGCOLOR=#FBF5EF>\r
10165 <B>0</B>\r
10166 </TD>\r
10167 <TD width=35% BGCOLOR=#FBF5EF>\r
10168 <B>000 = RPLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
10169 </TD>\r
10170 </TR>\r
10171 <TR valign="top">\r
10172 <TD width=15% BGCOLOR=#C0C0C0>\r
10173 <B>PSU_CRL_APB_IOU_SWITCH_CTRL@0XFF5E009C</B>\r
10174 </TD>\r
10175 <TD width=15% BGCOLOR=#C0C0C0>\r
10176 <B>31:0</B>\r
10177 </TD>\r
10178 <TD width=10% BGCOLOR=#C0C0C0>\r
10179 <B>1003f07</B>\r
10180 </TD>\r
10181 <TD width=10% BGCOLOR=#C0C0C0>\r
10182 <B></B>\r
10183 </TD>\r
10184 <TD width=15% BGCOLOR=#C0C0C0>\r
10185 <B>1000600</B>\r
10186 </TD>\r
10187 <TD width=35% BGCOLOR=#C0C0C0>\r
10188 <B>This register controls this reference clock</B>\r
10189 </TD>\r
10190 </TR>\r
10191 </TABLE>\r
10192 <P>\r
10193 <H2><a name="PCAP_CTRL">Register (<A href=#mod___slcr> slcr </A>)PCAP_CTRL</a></H2>\r
10194 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10195 <TR valign="top">\r
10196 <TD width=15% BGCOLOR=#FFFF00>\r
10197 <B>Register Name</B>\r
10198 </TD>\r
10199 <TD width=15% BGCOLOR=#FFFF00>\r
10200 <B>Address</B>\r
10201 </TD>\r
10202 <TD width=10% BGCOLOR=#FFFF00>\r
10203 <B>Width</B>\r
10204 </TD>\r
10205 <TD width=10% BGCOLOR=#FFFF00>\r
10206 <B>Type</B>\r
10207 </TD>\r
10208 <TD width=15% BGCOLOR=#FFFF00>\r
10209 <B>Reset Value</B>\r
10210 </TD>\r
10211 <TD width=35% BGCOLOR=#FFFF00>\r
10212 <B>Description</B>\r
10213 </TD>\r
10214 </TR>\r
10215 <TR valign="top">\r
10216 <TD width=15% BGCOLOR=#FBF5EF>\r
10217 <B>PCAP_CTRL</B>\r
10218 </TD>\r
10219 <TD width=15% BGCOLOR=#FBF5EF>\r
10220 <B>0XFF5E00A4</B>\r
10221 </TD>\r
10222 <TD width=10% BGCOLOR=#FBF5EF>\r
10223 <B>32</B>\r
10224 </TD>\r
10225 <TD width=10% BGCOLOR=#FBF5EF>\r
10226 <B>rw</B>\r
10227 </TD>\r
10228 <TD width=15% BGCOLOR=#FBF5EF>\r
10229 <B>0x00000000</B>\r
10230 </TD>\r
10231 <TD width=35% BGCOLOR=#FBF5EF>\r
10232 <B>--</B>\r
10233 </TD>\r
10234 </TR>\r
10235 </TABLE>\r
10236 <P>\r
10237 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10238 <TR valign="top">\r
10239 <TD width=15% BGCOLOR=#C0FFC0>\r
10240 <B>Field Name</B>\r
10241 </TD>\r
10242 <TD width=15% BGCOLOR=#C0FFC0>\r
10243 <B>Bits</B>\r
10244 </TD>\r
10245 <TD width=10% BGCOLOR=#C0FFC0>\r
10246 <B>Mask</B>\r
10247 </TD>\r
10248 <TD width=10% BGCOLOR=#C0FFC0>\r
10249 <B>Value</B>\r
10250 </TD>\r
10251 <TD width=15% BGCOLOR=#C0FFC0>\r
10252 <B>Shifted Value</B>\r
10253 </TD>\r
10254 <TD width=35% BGCOLOR=#C0FFC0>\r
10255 <B>Description</B>\r
10256 </TD>\r
10257 </TR>\r
10258 <TR valign="top">\r
10259 <TD width=15% BGCOLOR=#FBF5EF>\r
10260 <B>PSU_CRL_APB_PCAP_CTRL_CLKACT</B>\r
10261 </TD>\r
10262 <TD width=15% BGCOLOR=#FBF5EF>\r
10263 <B>24:24</B>\r
10264 </TD>\r
10265 <TD width=10% BGCOLOR=#FBF5EF>\r
10266 <B>1000000</B>\r
10267 </TD>\r
10268 <TD width=10% BGCOLOR=#FBF5EF>\r
10269 <B>1</B>\r
10270 </TD>\r
10271 <TD width=15% BGCOLOR=#FBF5EF>\r
10272 <B>1000000</B>\r
10273 </TD>\r
10274 <TD width=35% BGCOLOR=#FBF5EF>\r
10275 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
10276 </TD>\r
10277 </TR>\r
10278 <TR valign="top">\r
10279 <TD width=15% BGCOLOR=#FBF5EF>\r
10280 <B>PSU_CRL_APB_PCAP_CTRL_DIVISOR0</B>\r
10281 </TD>\r
10282 <TD width=15% BGCOLOR=#FBF5EF>\r
10283 <B>13:8</B>\r
10284 </TD>\r
10285 <TD width=10% BGCOLOR=#FBF5EF>\r
10286 <B>3f00</B>\r
10287 </TD>\r
10288 <TD width=10% BGCOLOR=#FBF5EF>\r
10289 <B>8</B>\r
10290 </TD>\r
10291 <TD width=15% BGCOLOR=#FBF5EF>\r
10292 <B>800</B>\r
10293 </TD>\r
10294 <TD width=35% BGCOLOR=#FBF5EF>\r
10295 <B>6 bit divider</B>\r
10296 </TD>\r
10297 </TR>\r
10298 <TR valign="top">\r
10299 <TD width=15% BGCOLOR=#FBF5EF>\r
10300 <B>PSU_CRL_APB_PCAP_CTRL_SRCSEL</B>\r
10301 </TD>\r
10302 <TD width=15% BGCOLOR=#FBF5EF>\r
10303 <B>2:0</B>\r
10304 </TD>\r
10305 <TD width=10% BGCOLOR=#FBF5EF>\r
10306 <B>7</B>\r
10307 </TD>\r
10308 <TD width=10% BGCOLOR=#FBF5EF>\r
10309 <B>0</B>\r
10310 </TD>\r
10311 <TD width=15% BGCOLOR=#FBF5EF>\r
10312 <B>0</B>\r
10313 </TD>\r
10314 <TD width=35% BGCOLOR=#FBF5EF>\r
10315 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
10316 </TD>\r
10317 </TR>\r
10318 <TR valign="top">\r
10319 <TD width=15% BGCOLOR=#C0C0C0>\r
10320 <B>PSU_CRL_APB_PCAP_CTRL@0XFF5E00A4</B>\r
10321 </TD>\r
10322 <TD width=15% BGCOLOR=#C0C0C0>\r
10323 <B>31:0</B>\r
10324 </TD>\r
10325 <TD width=10% BGCOLOR=#C0C0C0>\r
10326 <B>1003f07</B>\r
10327 </TD>\r
10328 <TD width=10% BGCOLOR=#C0C0C0>\r
10329 <B></B>\r
10330 </TD>\r
10331 <TD width=15% BGCOLOR=#C0C0C0>\r
10332 <B>1000800</B>\r
10333 </TD>\r
10334 <TD width=35% BGCOLOR=#C0C0C0>\r
10335 <B>This register controls this reference clock</B>\r
10336 </TD>\r
10337 </TR>\r
10338 </TABLE>\r
10339 <P>\r
10340 <H2><a name="LPD_SWITCH_CTRL">Register (<A href=#mod___slcr> slcr </A>)LPD_SWITCH_CTRL</a></H2>\r
10341 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10342 <TR valign="top">\r
10343 <TD width=15% BGCOLOR=#FFFF00>\r
10344 <B>Register Name</B>\r
10345 </TD>\r
10346 <TD width=15% BGCOLOR=#FFFF00>\r
10347 <B>Address</B>\r
10348 </TD>\r
10349 <TD width=10% BGCOLOR=#FFFF00>\r
10350 <B>Width</B>\r
10351 </TD>\r
10352 <TD width=10% BGCOLOR=#FFFF00>\r
10353 <B>Type</B>\r
10354 </TD>\r
10355 <TD width=15% BGCOLOR=#FFFF00>\r
10356 <B>Reset Value</B>\r
10357 </TD>\r
10358 <TD width=35% BGCOLOR=#FFFF00>\r
10359 <B>Description</B>\r
10360 </TD>\r
10361 </TR>\r
10362 <TR valign="top">\r
10363 <TD width=15% BGCOLOR=#FBF5EF>\r
10364 <B>LPD_SWITCH_CTRL</B>\r
10365 </TD>\r
10366 <TD width=15% BGCOLOR=#FBF5EF>\r
10367 <B>0XFF5E00A8</B>\r
10368 </TD>\r
10369 <TD width=10% BGCOLOR=#FBF5EF>\r
10370 <B>32</B>\r
10371 </TD>\r
10372 <TD width=10% BGCOLOR=#FBF5EF>\r
10373 <B>rw</B>\r
10374 </TD>\r
10375 <TD width=15% BGCOLOR=#FBF5EF>\r
10376 <B>0x00000000</B>\r
10377 </TD>\r
10378 <TD width=35% BGCOLOR=#FBF5EF>\r
10379 <B>--</B>\r
10380 </TD>\r
10381 </TR>\r
10382 </TABLE>\r
10383 <P>\r
10384 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10385 <TR valign="top">\r
10386 <TD width=15% BGCOLOR=#C0FFC0>\r
10387 <B>Field Name</B>\r
10388 </TD>\r
10389 <TD width=15% BGCOLOR=#C0FFC0>\r
10390 <B>Bits</B>\r
10391 </TD>\r
10392 <TD width=10% BGCOLOR=#C0FFC0>\r
10393 <B>Mask</B>\r
10394 </TD>\r
10395 <TD width=10% BGCOLOR=#C0FFC0>\r
10396 <B>Value</B>\r
10397 </TD>\r
10398 <TD width=15% BGCOLOR=#C0FFC0>\r
10399 <B>Shifted Value</B>\r
10400 </TD>\r
10401 <TD width=35% BGCOLOR=#C0FFC0>\r
10402 <B>Description</B>\r
10403 </TD>\r
10404 </TR>\r
10405 <TR valign="top">\r
10406 <TD width=15% BGCOLOR=#FBF5EF>\r
10407 <B>PSU_CRL_APB_LPD_SWITCH_CTRL_CLKACT</B>\r
10408 </TD>\r
10409 <TD width=15% BGCOLOR=#FBF5EF>\r
10410 <B>24:24</B>\r
10411 </TD>\r
10412 <TD width=10% BGCOLOR=#FBF5EF>\r
10413 <B>1000000</B>\r
10414 </TD>\r
10415 <TD width=10% BGCOLOR=#FBF5EF>\r
10416 <B>1</B>\r
10417 </TD>\r
10418 <TD width=15% BGCOLOR=#FBF5EF>\r
10419 <B>1000000</B>\r
10420 </TD>\r
10421 <TD width=35% BGCOLOR=#FBF5EF>\r
10422 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
10423 </TD>\r
10424 </TR>\r
10425 <TR valign="top">\r
10426 <TD width=15% BGCOLOR=#FBF5EF>\r
10427 <B>PSU_CRL_APB_LPD_SWITCH_CTRL_DIVISOR0</B>\r
10428 </TD>\r
10429 <TD width=15% BGCOLOR=#FBF5EF>\r
10430 <B>13:8</B>\r
10431 </TD>\r
10432 <TD width=10% BGCOLOR=#FBF5EF>\r
10433 <B>3f00</B>\r
10434 </TD>\r
10435 <TD width=10% BGCOLOR=#FBF5EF>\r
10436 <B>4</B>\r
10437 </TD>\r
10438 <TD width=15% BGCOLOR=#FBF5EF>\r
10439 <B>400</B>\r
10440 </TD>\r
10441 <TD width=35% BGCOLOR=#FBF5EF>\r
10442 <B>6 bit divider</B>\r
10443 </TD>\r
10444 </TR>\r
10445 <TR valign="top">\r
10446 <TD width=15% BGCOLOR=#FBF5EF>\r
10447 <B>PSU_CRL_APB_LPD_SWITCH_CTRL_SRCSEL</B>\r
10448 </TD>\r
10449 <TD width=15% BGCOLOR=#FBF5EF>\r
10450 <B>2:0</B>\r
10451 </TD>\r
10452 <TD width=10% BGCOLOR=#FBF5EF>\r
10453 <B>7</B>\r
10454 </TD>\r
10455 <TD width=10% BGCOLOR=#FBF5EF>\r
10456 <B>2</B>\r
10457 </TD>\r
10458 <TD width=15% BGCOLOR=#FBF5EF>\r
10459 <B>2</B>\r
10460 </TD>\r
10461 <TD width=35% BGCOLOR=#FBF5EF>\r
10462 <B>000 = RPLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
10463 </TD>\r
10464 </TR>\r
10465 <TR valign="top">\r
10466 <TD width=15% BGCOLOR=#C0C0C0>\r
10467 <B>PSU_CRL_APB_LPD_SWITCH_CTRL@0XFF5E00A8</B>\r
10468 </TD>\r
10469 <TD width=15% BGCOLOR=#C0C0C0>\r
10470 <B>31:0</B>\r
10471 </TD>\r
10472 <TD width=10% BGCOLOR=#C0C0C0>\r
10473 <B>1003f07</B>\r
10474 </TD>\r
10475 <TD width=10% BGCOLOR=#C0C0C0>\r
10476 <B></B>\r
10477 </TD>\r
10478 <TD width=15% BGCOLOR=#C0C0C0>\r
10479 <B>1000402</B>\r
10480 </TD>\r
10481 <TD width=35% BGCOLOR=#C0C0C0>\r
10482 <B>This register controls this reference clock</B>\r
10483 </TD>\r
10484 </TR>\r
10485 </TABLE>\r
10486 <P>\r
10487 <H2><a name="LPD_LSBUS_CTRL">Register (<A href=#mod___slcr> slcr </A>)LPD_LSBUS_CTRL</a></H2>\r
10488 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10489 <TR valign="top">\r
10490 <TD width=15% BGCOLOR=#FFFF00>\r
10491 <B>Register Name</B>\r
10492 </TD>\r
10493 <TD width=15% BGCOLOR=#FFFF00>\r
10494 <B>Address</B>\r
10495 </TD>\r
10496 <TD width=10% BGCOLOR=#FFFF00>\r
10497 <B>Width</B>\r
10498 </TD>\r
10499 <TD width=10% BGCOLOR=#FFFF00>\r
10500 <B>Type</B>\r
10501 </TD>\r
10502 <TD width=15% BGCOLOR=#FFFF00>\r
10503 <B>Reset Value</B>\r
10504 </TD>\r
10505 <TD width=35% BGCOLOR=#FFFF00>\r
10506 <B>Description</B>\r
10507 </TD>\r
10508 </TR>\r
10509 <TR valign="top">\r
10510 <TD width=15% BGCOLOR=#FBF5EF>\r
10511 <B>LPD_LSBUS_CTRL</B>\r
10512 </TD>\r
10513 <TD width=15% BGCOLOR=#FBF5EF>\r
10514 <B>0XFF5E00AC</B>\r
10515 </TD>\r
10516 <TD width=10% BGCOLOR=#FBF5EF>\r
10517 <B>32</B>\r
10518 </TD>\r
10519 <TD width=10% BGCOLOR=#FBF5EF>\r
10520 <B>rw</B>\r
10521 </TD>\r
10522 <TD width=15% BGCOLOR=#FBF5EF>\r
10523 <B>0x00000000</B>\r
10524 </TD>\r
10525 <TD width=35% BGCOLOR=#FBF5EF>\r
10526 <B>--</B>\r
10527 </TD>\r
10528 </TR>\r
10529 </TABLE>\r
10530 <P>\r
10531 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10532 <TR valign="top">\r
10533 <TD width=15% BGCOLOR=#C0FFC0>\r
10534 <B>Field Name</B>\r
10535 </TD>\r
10536 <TD width=15% BGCOLOR=#C0FFC0>\r
10537 <B>Bits</B>\r
10538 </TD>\r
10539 <TD width=10% BGCOLOR=#C0FFC0>\r
10540 <B>Mask</B>\r
10541 </TD>\r
10542 <TD width=10% BGCOLOR=#C0FFC0>\r
10543 <B>Value</B>\r
10544 </TD>\r
10545 <TD width=15% BGCOLOR=#C0FFC0>\r
10546 <B>Shifted Value</B>\r
10547 </TD>\r
10548 <TD width=35% BGCOLOR=#C0FFC0>\r
10549 <B>Description</B>\r
10550 </TD>\r
10551 </TR>\r
10552 <TR valign="top">\r
10553 <TD width=15% BGCOLOR=#FBF5EF>\r
10554 <B>PSU_CRL_APB_LPD_LSBUS_CTRL_CLKACT</B>\r
10555 </TD>\r
10556 <TD width=15% BGCOLOR=#FBF5EF>\r
10557 <B>24:24</B>\r
10558 </TD>\r
10559 <TD width=10% BGCOLOR=#FBF5EF>\r
10560 <B>1000000</B>\r
10561 </TD>\r
10562 <TD width=10% BGCOLOR=#FBF5EF>\r
10563 <B>1</B>\r
10564 </TD>\r
10565 <TD width=15% BGCOLOR=#FBF5EF>\r
10566 <B>1000000</B>\r
10567 </TD>\r
10568 <TD width=35% BGCOLOR=#FBF5EF>\r
10569 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
10570 </TD>\r
10571 </TR>\r
10572 <TR valign="top">\r
10573 <TD width=15% BGCOLOR=#FBF5EF>\r
10574 <B>PSU_CRL_APB_LPD_LSBUS_CTRL_DIVISOR0</B>\r
10575 </TD>\r
10576 <TD width=15% BGCOLOR=#FBF5EF>\r
10577 <B>13:8</B>\r
10578 </TD>\r
10579 <TD width=10% BGCOLOR=#FBF5EF>\r
10580 <B>3f00</B>\r
10581 </TD>\r
10582 <TD width=10% BGCOLOR=#FBF5EF>\r
10583 <B>14</B>\r
10584 </TD>\r
10585 <TD width=15% BGCOLOR=#FBF5EF>\r
10586 <B>1400</B>\r
10587 </TD>\r
10588 <TD width=35% BGCOLOR=#FBF5EF>\r
10589 <B>6 bit divider</B>\r
10590 </TD>\r
10591 </TR>\r
10592 <TR valign="top">\r
10593 <TD width=15% BGCOLOR=#FBF5EF>\r
10594 <B>PSU_CRL_APB_LPD_LSBUS_CTRL_SRCSEL</B>\r
10595 </TD>\r
10596 <TD width=15% BGCOLOR=#FBF5EF>\r
10597 <B>2:0</B>\r
10598 </TD>\r
10599 <TD width=10% BGCOLOR=#FBF5EF>\r
10600 <B>7</B>\r
10601 </TD>\r
10602 <TD width=10% BGCOLOR=#FBF5EF>\r
10603 <B>2</B>\r
10604 </TD>\r
10605 <TD width=15% BGCOLOR=#FBF5EF>\r
10606 <B>2</B>\r
10607 </TD>\r
10608 <TD width=35% BGCOLOR=#FBF5EF>\r
10609 <B>000 = RPLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
10610 </TD>\r
10611 </TR>\r
10612 <TR valign="top">\r
10613 <TD width=15% BGCOLOR=#C0C0C0>\r
10614 <B>PSU_CRL_APB_LPD_LSBUS_CTRL@0XFF5E00AC</B>\r
10615 </TD>\r
10616 <TD width=15% BGCOLOR=#C0C0C0>\r
10617 <B>31:0</B>\r
10618 </TD>\r
10619 <TD width=10% BGCOLOR=#C0C0C0>\r
10620 <B>1003f07</B>\r
10621 </TD>\r
10622 <TD width=10% BGCOLOR=#C0C0C0>\r
10623 <B></B>\r
10624 </TD>\r
10625 <TD width=15% BGCOLOR=#C0C0C0>\r
10626 <B>1001402</B>\r
10627 </TD>\r
10628 <TD width=35% BGCOLOR=#C0C0C0>\r
10629 <B>This register controls this reference clock</B>\r
10630 </TD>\r
10631 </TR>\r
10632 </TABLE>\r
10633 <P>\r
10634 <H2><a name="DBG_LPD_CTRL">Register (<A href=#mod___slcr> slcr </A>)DBG_LPD_CTRL</a></H2>\r
10635 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10636 <TR valign="top">\r
10637 <TD width=15% BGCOLOR=#FFFF00>\r
10638 <B>Register Name</B>\r
10639 </TD>\r
10640 <TD width=15% BGCOLOR=#FFFF00>\r
10641 <B>Address</B>\r
10642 </TD>\r
10643 <TD width=10% BGCOLOR=#FFFF00>\r
10644 <B>Width</B>\r
10645 </TD>\r
10646 <TD width=10% BGCOLOR=#FFFF00>\r
10647 <B>Type</B>\r
10648 </TD>\r
10649 <TD width=15% BGCOLOR=#FFFF00>\r
10650 <B>Reset Value</B>\r
10651 </TD>\r
10652 <TD width=35% BGCOLOR=#FFFF00>\r
10653 <B>Description</B>\r
10654 </TD>\r
10655 </TR>\r
10656 <TR valign="top">\r
10657 <TD width=15% BGCOLOR=#FBF5EF>\r
10658 <B>DBG_LPD_CTRL</B>\r
10659 </TD>\r
10660 <TD width=15% BGCOLOR=#FBF5EF>\r
10661 <B>0XFF5E00B0</B>\r
10662 </TD>\r
10663 <TD width=10% BGCOLOR=#FBF5EF>\r
10664 <B>32</B>\r
10665 </TD>\r
10666 <TD width=10% BGCOLOR=#FBF5EF>\r
10667 <B>rw</B>\r
10668 </TD>\r
10669 <TD width=15% BGCOLOR=#FBF5EF>\r
10670 <B>0x00000000</B>\r
10671 </TD>\r
10672 <TD width=35% BGCOLOR=#FBF5EF>\r
10673 <B>--</B>\r
10674 </TD>\r
10675 </TR>\r
10676 </TABLE>\r
10677 <P>\r
10678 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10679 <TR valign="top">\r
10680 <TD width=15% BGCOLOR=#C0FFC0>\r
10681 <B>Field Name</B>\r
10682 </TD>\r
10683 <TD width=15% BGCOLOR=#C0FFC0>\r
10684 <B>Bits</B>\r
10685 </TD>\r
10686 <TD width=10% BGCOLOR=#C0FFC0>\r
10687 <B>Mask</B>\r
10688 </TD>\r
10689 <TD width=10% BGCOLOR=#C0FFC0>\r
10690 <B>Value</B>\r
10691 </TD>\r
10692 <TD width=15% BGCOLOR=#C0FFC0>\r
10693 <B>Shifted Value</B>\r
10694 </TD>\r
10695 <TD width=35% BGCOLOR=#C0FFC0>\r
10696 <B>Description</B>\r
10697 </TD>\r
10698 </TR>\r
10699 <TR valign="top">\r
10700 <TD width=15% BGCOLOR=#FBF5EF>\r
10701 <B>PSU_CRL_APB_DBG_LPD_CTRL_CLKACT</B>\r
10702 </TD>\r
10703 <TD width=15% BGCOLOR=#FBF5EF>\r
10704 <B>24:24</B>\r
10705 </TD>\r
10706 <TD width=10% BGCOLOR=#FBF5EF>\r
10707 <B>1000000</B>\r
10708 </TD>\r
10709 <TD width=10% BGCOLOR=#FBF5EF>\r
10710 <B>1</B>\r
10711 </TD>\r
10712 <TD width=15% BGCOLOR=#FBF5EF>\r
10713 <B>1000000</B>\r
10714 </TD>\r
10715 <TD width=35% BGCOLOR=#FBF5EF>\r
10716 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
10717 </TD>\r
10718 </TR>\r
10719 <TR valign="top">\r
10720 <TD width=15% BGCOLOR=#FBF5EF>\r
10721 <B>PSU_CRL_APB_DBG_LPD_CTRL_DIVISOR0</B>\r
10722 </TD>\r
10723 <TD width=15% BGCOLOR=#FBF5EF>\r
10724 <B>13:8</B>\r
10725 </TD>\r
10726 <TD width=10% BGCOLOR=#FBF5EF>\r
10727 <B>3f00</B>\r
10728 </TD>\r
10729 <TD width=10% BGCOLOR=#FBF5EF>\r
10730 <B>3f</B>\r
10731 </TD>\r
10732 <TD width=15% BGCOLOR=#FBF5EF>\r
10733 <B>3f00</B>\r
10734 </TD>\r
10735 <TD width=35% BGCOLOR=#FBF5EF>\r
10736 <B>6 bit divider</B>\r
10737 </TD>\r
10738 </TR>\r
10739 <TR valign="top">\r
10740 <TD width=15% BGCOLOR=#FBF5EF>\r
10741 <B>PSU_CRL_APB_DBG_LPD_CTRL_SRCSEL</B>\r
10742 </TD>\r
10743 <TD width=15% BGCOLOR=#FBF5EF>\r
10744 <B>2:0</B>\r
10745 </TD>\r
10746 <TD width=10% BGCOLOR=#FBF5EF>\r
10747 <B>7</B>\r
10748 </TD>\r
10749 <TD width=10% BGCOLOR=#FBF5EF>\r
10750 <B>0</B>\r
10751 </TD>\r
10752 <TD width=15% BGCOLOR=#FBF5EF>\r
10753 <B>0</B>\r
10754 </TD>\r
10755 <TD width=35% BGCOLOR=#FBF5EF>\r
10756 <B>000 = RPLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
10757 </TD>\r
10758 </TR>\r
10759 <TR valign="top">\r
10760 <TD width=15% BGCOLOR=#C0C0C0>\r
10761 <B>PSU_CRL_APB_DBG_LPD_CTRL@0XFF5E00B0</B>\r
10762 </TD>\r
10763 <TD width=15% BGCOLOR=#C0C0C0>\r
10764 <B>31:0</B>\r
10765 </TD>\r
10766 <TD width=10% BGCOLOR=#C0C0C0>\r
10767 <B>1003f07</B>\r
10768 </TD>\r
10769 <TD width=10% BGCOLOR=#C0C0C0>\r
10770 <B></B>\r
10771 </TD>\r
10772 <TD width=15% BGCOLOR=#C0C0C0>\r
10773 <B>1003f00</B>\r
10774 </TD>\r
10775 <TD width=35% BGCOLOR=#C0C0C0>\r
10776 <B>This register controls this reference clock</B>\r
10777 </TD>\r
10778 </TR>\r
10779 </TABLE>\r
10780 <P>\r
10781 <H2><a name="NAND_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)NAND_REF_CTRL</a></H2>\r
10782 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10783 <TR valign="top">\r
10784 <TD width=15% BGCOLOR=#FFFF00>\r
10785 <B>Register Name</B>\r
10786 </TD>\r
10787 <TD width=15% BGCOLOR=#FFFF00>\r
10788 <B>Address</B>\r
10789 </TD>\r
10790 <TD width=10% BGCOLOR=#FFFF00>\r
10791 <B>Width</B>\r
10792 </TD>\r
10793 <TD width=10% BGCOLOR=#FFFF00>\r
10794 <B>Type</B>\r
10795 </TD>\r
10796 <TD width=15% BGCOLOR=#FFFF00>\r
10797 <B>Reset Value</B>\r
10798 </TD>\r
10799 <TD width=35% BGCOLOR=#FFFF00>\r
10800 <B>Description</B>\r
10801 </TD>\r
10802 </TR>\r
10803 <TR valign="top">\r
10804 <TD width=15% BGCOLOR=#FBF5EF>\r
10805 <B>NAND_REF_CTRL</B>\r
10806 </TD>\r
10807 <TD width=15% BGCOLOR=#FBF5EF>\r
10808 <B>0XFF5E00B4</B>\r
10809 </TD>\r
10810 <TD width=10% BGCOLOR=#FBF5EF>\r
10811 <B>32</B>\r
10812 </TD>\r
10813 <TD width=10% BGCOLOR=#FBF5EF>\r
10814 <B>rw</B>\r
10815 </TD>\r
10816 <TD width=15% BGCOLOR=#FBF5EF>\r
10817 <B>0x00000000</B>\r
10818 </TD>\r
10819 <TD width=35% BGCOLOR=#FBF5EF>\r
10820 <B>--</B>\r
10821 </TD>\r
10822 </TR>\r
10823 </TABLE>\r
10824 <P>\r
10825 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10826 <TR valign="top">\r
10827 <TD width=15% BGCOLOR=#C0FFC0>\r
10828 <B>Field Name</B>\r
10829 </TD>\r
10830 <TD width=15% BGCOLOR=#C0FFC0>\r
10831 <B>Bits</B>\r
10832 </TD>\r
10833 <TD width=10% BGCOLOR=#C0FFC0>\r
10834 <B>Mask</B>\r
10835 </TD>\r
10836 <TD width=10% BGCOLOR=#C0FFC0>\r
10837 <B>Value</B>\r
10838 </TD>\r
10839 <TD width=15% BGCOLOR=#C0FFC0>\r
10840 <B>Shifted Value</B>\r
10841 </TD>\r
10842 <TD width=35% BGCOLOR=#C0FFC0>\r
10843 <B>Description</B>\r
10844 </TD>\r
10845 </TR>\r
10846 <TR valign="top">\r
10847 <TD width=15% BGCOLOR=#FBF5EF>\r
10848 <B>PSU_CRL_APB_NAND_REF_CTRL_CLKACT</B>\r
10849 </TD>\r
10850 <TD width=15% BGCOLOR=#FBF5EF>\r
10851 <B>24:24</B>\r
10852 </TD>\r
10853 <TD width=10% BGCOLOR=#FBF5EF>\r
10854 <B>1000000</B>\r
10855 </TD>\r
10856 <TD width=10% BGCOLOR=#FBF5EF>\r
10857 <B>1</B>\r
10858 </TD>\r
10859 <TD width=15% BGCOLOR=#FBF5EF>\r
10860 <B>1000000</B>\r
10861 </TD>\r
10862 <TD width=35% BGCOLOR=#FBF5EF>\r
10863 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
10864 </TD>\r
10865 </TR>\r
10866 <TR valign="top">\r
10867 <TD width=15% BGCOLOR=#FBF5EF>\r
10868 <B>PSU_CRL_APB_NAND_REF_CTRL_DIVISOR1</B>\r
10869 </TD>\r
10870 <TD width=15% BGCOLOR=#FBF5EF>\r
10871 <B>21:16</B>\r
10872 </TD>\r
10873 <TD width=10% BGCOLOR=#FBF5EF>\r
10874 <B>3f0000</B>\r
10875 </TD>\r
10876 <TD width=10% BGCOLOR=#FBF5EF>\r
10877 <B>2</B>\r
10878 </TD>\r
10879 <TD width=15% BGCOLOR=#FBF5EF>\r
10880 <B>20000</B>\r
10881 </TD>\r
10882 <TD width=35% BGCOLOR=#FBF5EF>\r
10883 <B>6 bit divider</B>\r
10884 </TD>\r
10885 </TR>\r
10886 <TR valign="top">\r
10887 <TD width=15% BGCOLOR=#FBF5EF>\r
10888 <B>PSU_CRL_APB_NAND_REF_CTRL_DIVISOR0</B>\r
10889 </TD>\r
10890 <TD width=15% BGCOLOR=#FBF5EF>\r
10891 <B>13:8</B>\r
10892 </TD>\r
10893 <TD width=10% BGCOLOR=#FBF5EF>\r
10894 <B>3f00</B>\r
10895 </TD>\r
10896 <TD width=10% BGCOLOR=#FBF5EF>\r
10897 <B>32</B>\r
10898 </TD>\r
10899 <TD width=15% BGCOLOR=#FBF5EF>\r
10900 <B>3200</B>\r
10901 </TD>\r
10902 <TD width=35% BGCOLOR=#FBF5EF>\r
10903 <B>6 bit divider</B>\r
10904 </TD>\r
10905 </TR>\r
10906 <TR valign="top">\r
10907 <TD width=15% BGCOLOR=#FBF5EF>\r
10908 <B>PSU_CRL_APB_NAND_REF_CTRL_SRCSEL</B>\r
10909 </TD>\r
10910 <TD width=15% BGCOLOR=#FBF5EF>\r
10911 <B>2:0</B>\r
10912 </TD>\r
10913 <TD width=10% BGCOLOR=#FBF5EF>\r
10914 <B>7</B>\r
10915 </TD>\r
10916 <TD width=10% BGCOLOR=#FBF5EF>\r
10917 <B>0</B>\r
10918 </TD>\r
10919 <TD width=15% BGCOLOR=#FBF5EF>\r
10920 <B>0</B>\r
10921 </TD>\r
10922 <TD width=35% BGCOLOR=#FBF5EF>\r
10923 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
10924 </TD>\r
10925 </TR>\r
10926 <TR valign="top">\r
10927 <TD width=15% BGCOLOR=#C0C0C0>\r
10928 <B>PSU_CRL_APB_NAND_REF_CTRL@0XFF5E00B4</B>\r
10929 </TD>\r
10930 <TD width=15% BGCOLOR=#C0C0C0>\r
10931 <B>31:0</B>\r
10932 </TD>\r
10933 <TD width=10% BGCOLOR=#C0C0C0>\r
10934 <B>13f3f07</B>\r
10935 </TD>\r
10936 <TD width=10% BGCOLOR=#C0C0C0>\r
10937 <B></B>\r
10938 </TD>\r
10939 <TD width=15% BGCOLOR=#C0C0C0>\r
10940 <B>1023200</B>\r
10941 </TD>\r
10942 <TD width=35% BGCOLOR=#C0C0C0>\r
10943 <B>This register controls this reference clock</B>\r
10944 </TD>\r
10945 </TR>\r
10946 </TABLE>\r
10947 <P>\r
10948 <H2><a name="ADMA_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)ADMA_REF_CTRL</a></H2>\r
10949 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10950 <TR valign="top">\r
10951 <TD width=15% BGCOLOR=#FFFF00>\r
10952 <B>Register Name</B>\r
10953 </TD>\r
10954 <TD width=15% BGCOLOR=#FFFF00>\r
10955 <B>Address</B>\r
10956 </TD>\r
10957 <TD width=10% BGCOLOR=#FFFF00>\r
10958 <B>Width</B>\r
10959 </TD>\r
10960 <TD width=10% BGCOLOR=#FFFF00>\r
10961 <B>Type</B>\r
10962 </TD>\r
10963 <TD width=15% BGCOLOR=#FFFF00>\r
10964 <B>Reset Value</B>\r
10965 </TD>\r
10966 <TD width=35% BGCOLOR=#FFFF00>\r
10967 <B>Description</B>\r
10968 </TD>\r
10969 </TR>\r
10970 <TR valign="top">\r
10971 <TD width=15% BGCOLOR=#FBF5EF>\r
10972 <B>ADMA_REF_CTRL</B>\r
10973 </TD>\r
10974 <TD width=15% BGCOLOR=#FBF5EF>\r
10975 <B>0XFF5E00B8</B>\r
10976 </TD>\r
10977 <TD width=10% BGCOLOR=#FBF5EF>\r
10978 <B>32</B>\r
10979 </TD>\r
10980 <TD width=10% BGCOLOR=#FBF5EF>\r
10981 <B>rw</B>\r
10982 </TD>\r
10983 <TD width=15% BGCOLOR=#FBF5EF>\r
10984 <B>0x00000000</B>\r
10985 </TD>\r
10986 <TD width=35% BGCOLOR=#FBF5EF>\r
10987 <B>--</B>\r
10988 </TD>\r
10989 </TR>\r
10990 </TABLE>\r
10991 <P>\r
10992 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
10993 <TR valign="top">\r
10994 <TD width=15% BGCOLOR=#C0FFC0>\r
10995 <B>Field Name</B>\r
10996 </TD>\r
10997 <TD width=15% BGCOLOR=#C0FFC0>\r
10998 <B>Bits</B>\r
10999 </TD>\r
11000 <TD width=10% BGCOLOR=#C0FFC0>\r
11001 <B>Mask</B>\r
11002 </TD>\r
11003 <TD width=10% BGCOLOR=#C0FFC0>\r
11004 <B>Value</B>\r
11005 </TD>\r
11006 <TD width=15% BGCOLOR=#C0FFC0>\r
11007 <B>Shifted Value</B>\r
11008 </TD>\r
11009 <TD width=35% BGCOLOR=#C0FFC0>\r
11010 <B>Description</B>\r
11011 </TD>\r
11012 </TR>\r
11013 <TR valign="top">\r
11014 <TD width=15% BGCOLOR=#FBF5EF>\r
11015 <B>PSU_CRL_APB_ADMA_REF_CTRL_CLKACT</B>\r
11016 </TD>\r
11017 <TD width=15% BGCOLOR=#FBF5EF>\r
11018 <B>24:24</B>\r
11019 </TD>\r
11020 <TD width=10% BGCOLOR=#FBF5EF>\r
11021 <B>1000000</B>\r
11022 </TD>\r
11023 <TD width=10% BGCOLOR=#FBF5EF>\r
11024 <B>1</B>\r
11025 </TD>\r
11026 <TD width=15% BGCOLOR=#FBF5EF>\r
11027 <B>1000000</B>\r
11028 </TD>\r
11029 <TD width=35% BGCOLOR=#FBF5EF>\r
11030 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
11031 </TD>\r
11032 </TR>\r
11033 <TR valign="top">\r
11034 <TD width=15% BGCOLOR=#FBF5EF>\r
11035 <B>PSU_CRL_APB_ADMA_REF_CTRL_DIVISOR0</B>\r
11036 </TD>\r
11037 <TD width=15% BGCOLOR=#FBF5EF>\r
11038 <B>13:8</B>\r
11039 </TD>\r
11040 <TD width=10% BGCOLOR=#FBF5EF>\r
11041 <B>3f00</B>\r
11042 </TD>\r
11043 <TD width=10% BGCOLOR=#FBF5EF>\r
11044 <B>4</B>\r
11045 </TD>\r
11046 <TD width=15% BGCOLOR=#FBF5EF>\r
11047 <B>400</B>\r
11048 </TD>\r
11049 <TD width=35% BGCOLOR=#FBF5EF>\r
11050 <B>6 bit divider</B>\r
11051 </TD>\r
11052 </TR>\r
11053 <TR valign="top">\r
11054 <TD width=15% BGCOLOR=#FBF5EF>\r
11055 <B>PSU_CRL_APB_ADMA_REF_CTRL_SRCSEL</B>\r
11056 </TD>\r
11057 <TD width=15% BGCOLOR=#FBF5EF>\r
11058 <B>2:0</B>\r
11059 </TD>\r
11060 <TD width=10% BGCOLOR=#FBF5EF>\r
11061 <B>7</B>\r
11062 </TD>\r
11063 <TD width=10% BGCOLOR=#FBF5EF>\r
11064 <B>2</B>\r
11065 </TD>\r
11066 <TD width=15% BGCOLOR=#FBF5EF>\r
11067 <B>2</B>\r
11068 </TD>\r
11069 <TD width=35% BGCOLOR=#FBF5EF>\r
11070 <B>000 = RPLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
11071 </TD>\r
11072 </TR>\r
11073 <TR valign="top">\r
11074 <TD width=15% BGCOLOR=#C0C0C0>\r
11075 <B>PSU_CRL_APB_ADMA_REF_CTRL@0XFF5E00B8</B>\r
11076 </TD>\r
11077 <TD width=15% BGCOLOR=#C0C0C0>\r
11078 <B>31:0</B>\r
11079 </TD>\r
11080 <TD width=10% BGCOLOR=#C0C0C0>\r
11081 <B>1003f07</B>\r
11082 </TD>\r
11083 <TD width=10% BGCOLOR=#C0C0C0>\r
11084 <B></B>\r
11085 </TD>\r
11086 <TD width=15% BGCOLOR=#C0C0C0>\r
11087 <B>1000402</B>\r
11088 </TD>\r
11089 <TD width=35% BGCOLOR=#C0C0C0>\r
11090 <B>This register controls this reference clock</B>\r
11091 </TD>\r
11092 </TR>\r
11093 </TABLE>\r
11094 <P>\r
11095 <H2><a name="AMS_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)AMS_REF_CTRL</a></H2>\r
11096 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11097 <TR valign="top">\r
11098 <TD width=15% BGCOLOR=#FFFF00>\r
11099 <B>Register Name</B>\r
11100 </TD>\r
11101 <TD width=15% BGCOLOR=#FFFF00>\r
11102 <B>Address</B>\r
11103 </TD>\r
11104 <TD width=10% BGCOLOR=#FFFF00>\r
11105 <B>Width</B>\r
11106 </TD>\r
11107 <TD width=10% BGCOLOR=#FFFF00>\r
11108 <B>Type</B>\r
11109 </TD>\r
11110 <TD width=15% BGCOLOR=#FFFF00>\r
11111 <B>Reset Value</B>\r
11112 </TD>\r
11113 <TD width=35% BGCOLOR=#FFFF00>\r
11114 <B>Description</B>\r
11115 </TD>\r
11116 </TR>\r
11117 <TR valign="top">\r
11118 <TD width=15% BGCOLOR=#FBF5EF>\r
11119 <B>AMS_REF_CTRL</B>\r
11120 </TD>\r
11121 <TD width=15% BGCOLOR=#FBF5EF>\r
11122 <B>0XFF5E0108</B>\r
11123 </TD>\r
11124 <TD width=10% BGCOLOR=#FBF5EF>\r
11125 <B>32</B>\r
11126 </TD>\r
11127 <TD width=10% BGCOLOR=#FBF5EF>\r
11128 <B>rw</B>\r
11129 </TD>\r
11130 <TD width=15% BGCOLOR=#FBF5EF>\r
11131 <B>0x00000000</B>\r
11132 </TD>\r
11133 <TD width=35% BGCOLOR=#FBF5EF>\r
11134 <B>--</B>\r
11135 </TD>\r
11136 </TR>\r
11137 </TABLE>\r
11138 <P>\r
11139 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11140 <TR valign="top">\r
11141 <TD width=15% BGCOLOR=#C0FFC0>\r
11142 <B>Field Name</B>\r
11143 </TD>\r
11144 <TD width=15% BGCOLOR=#C0FFC0>\r
11145 <B>Bits</B>\r
11146 </TD>\r
11147 <TD width=10% BGCOLOR=#C0FFC0>\r
11148 <B>Mask</B>\r
11149 </TD>\r
11150 <TD width=10% BGCOLOR=#C0FFC0>\r
11151 <B>Value</B>\r
11152 </TD>\r
11153 <TD width=15% BGCOLOR=#C0FFC0>\r
11154 <B>Shifted Value</B>\r
11155 </TD>\r
11156 <TD width=35% BGCOLOR=#C0FFC0>\r
11157 <B>Description</B>\r
11158 </TD>\r
11159 </TR>\r
11160 <TR valign="top">\r
11161 <TD width=15% BGCOLOR=#FBF5EF>\r
11162 <B>PSU_CRL_APB_AMS_REF_CTRL_DIVISOR1</B>\r
11163 </TD>\r
11164 <TD width=15% BGCOLOR=#FBF5EF>\r
11165 <B>21:16</B>\r
11166 </TD>\r
11167 <TD width=10% BGCOLOR=#FBF5EF>\r
11168 <B>3f0000</B>\r
11169 </TD>\r
11170 <TD width=10% BGCOLOR=#FBF5EF>\r
11171 <B>1</B>\r
11172 </TD>\r
11173 <TD width=15% BGCOLOR=#FBF5EF>\r
11174 <B>10000</B>\r
11175 </TD>\r
11176 <TD width=35% BGCOLOR=#FBF5EF>\r
11177 <B>6 bit divider</B>\r
11178 </TD>\r
11179 </TR>\r
11180 <TR valign="top">\r
11181 <TD width=15% BGCOLOR=#FBF5EF>\r
11182 <B>PSU_CRL_APB_AMS_REF_CTRL_DIVISOR0</B>\r
11183 </TD>\r
11184 <TD width=15% BGCOLOR=#FBF5EF>\r
11185 <B>13:8</B>\r
11186 </TD>\r
11187 <TD width=10% BGCOLOR=#FBF5EF>\r
11188 <B>3f00</B>\r
11189 </TD>\r
11190 <TD width=10% BGCOLOR=#FBF5EF>\r
11191 <B>28</B>\r
11192 </TD>\r
11193 <TD width=15% BGCOLOR=#FBF5EF>\r
11194 <B>2800</B>\r
11195 </TD>\r
11196 <TD width=35% BGCOLOR=#FBF5EF>\r
11197 <B>6 bit divider</B>\r
11198 </TD>\r
11199 </TR>\r
11200 <TR valign="top">\r
11201 <TD width=15% BGCOLOR=#FBF5EF>\r
11202 <B>PSU_CRL_APB_AMS_REF_CTRL_SRCSEL</B>\r
11203 </TD>\r
11204 <TD width=15% BGCOLOR=#FBF5EF>\r
11205 <B>2:0</B>\r
11206 </TD>\r
11207 <TD width=10% BGCOLOR=#FBF5EF>\r
11208 <B>7</B>\r
11209 </TD>\r
11210 <TD width=10% BGCOLOR=#FBF5EF>\r
11211 <B>0</B>\r
11212 </TD>\r
11213 <TD width=15% BGCOLOR=#FBF5EF>\r
11214 <B>0</B>\r
11215 </TD>\r
11216 <TD width=35% BGCOLOR=#FBF5EF>\r
11217 <B>000 = RPLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
11218 </TD>\r
11219 </TR>\r
11220 <TR valign="top">\r
11221 <TD width=15% BGCOLOR=#FBF5EF>\r
11222 <B>PSU_CRL_APB_AMS_REF_CTRL_CLKACT</B>\r
11223 </TD>\r
11224 <TD width=15% BGCOLOR=#FBF5EF>\r
11225 <B>24:24</B>\r
11226 </TD>\r
11227 <TD width=10% BGCOLOR=#FBF5EF>\r
11228 <B>1000000</B>\r
11229 </TD>\r
11230 <TD width=10% BGCOLOR=#FBF5EF>\r
11231 <B>1</B>\r
11232 </TD>\r
11233 <TD width=15% BGCOLOR=#FBF5EF>\r
11234 <B>1000000</B>\r
11235 </TD>\r
11236 <TD width=35% BGCOLOR=#FBF5EF>\r
11237 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
11238 </TD>\r
11239 </TR>\r
11240 <TR valign="top">\r
11241 <TD width=15% BGCOLOR=#C0C0C0>\r
11242 <B>PSU_CRL_APB_AMS_REF_CTRL@0XFF5E0108</B>\r
11243 </TD>\r
11244 <TD width=15% BGCOLOR=#C0C0C0>\r
11245 <B>31:0</B>\r
11246 </TD>\r
11247 <TD width=10% BGCOLOR=#C0C0C0>\r
11248 <B>13f3f07</B>\r
11249 </TD>\r
11250 <TD width=10% BGCOLOR=#C0C0C0>\r
11251 <B></B>\r
11252 </TD>\r
11253 <TD width=15% BGCOLOR=#C0C0C0>\r
11254 <B>1012800</B>\r
11255 </TD>\r
11256 <TD width=35% BGCOLOR=#C0C0C0>\r
11257 <B>This register controls this reference clock</B>\r
11258 </TD>\r
11259 </TR>\r
11260 </TABLE>\r
11261 <P>\r
11262 <H2><a name="DLL_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)DLL_REF_CTRL</a></H2>\r
11263 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11264 <TR valign="top">\r
11265 <TD width=15% BGCOLOR=#FFFF00>\r
11266 <B>Register Name</B>\r
11267 </TD>\r
11268 <TD width=15% BGCOLOR=#FFFF00>\r
11269 <B>Address</B>\r
11270 </TD>\r
11271 <TD width=10% BGCOLOR=#FFFF00>\r
11272 <B>Width</B>\r
11273 </TD>\r
11274 <TD width=10% BGCOLOR=#FFFF00>\r
11275 <B>Type</B>\r
11276 </TD>\r
11277 <TD width=15% BGCOLOR=#FFFF00>\r
11278 <B>Reset Value</B>\r
11279 </TD>\r
11280 <TD width=35% BGCOLOR=#FFFF00>\r
11281 <B>Description</B>\r
11282 </TD>\r
11283 </TR>\r
11284 <TR valign="top">\r
11285 <TD width=15% BGCOLOR=#FBF5EF>\r
11286 <B>DLL_REF_CTRL</B>\r
11287 </TD>\r
11288 <TD width=15% BGCOLOR=#FBF5EF>\r
11289 <B>0XFF5E0104</B>\r
11290 </TD>\r
11291 <TD width=10% BGCOLOR=#FBF5EF>\r
11292 <B>32</B>\r
11293 </TD>\r
11294 <TD width=10% BGCOLOR=#FBF5EF>\r
11295 <B>rw</B>\r
11296 </TD>\r
11297 <TD width=15% BGCOLOR=#FBF5EF>\r
11298 <B>0x00000000</B>\r
11299 </TD>\r
11300 <TD width=35% BGCOLOR=#FBF5EF>\r
11301 <B>--</B>\r
11302 </TD>\r
11303 </TR>\r
11304 </TABLE>\r
11305 <P>\r
11306 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11307 <TR valign="top">\r
11308 <TD width=15% BGCOLOR=#C0FFC0>\r
11309 <B>Field Name</B>\r
11310 </TD>\r
11311 <TD width=15% BGCOLOR=#C0FFC0>\r
11312 <B>Bits</B>\r
11313 </TD>\r
11314 <TD width=10% BGCOLOR=#C0FFC0>\r
11315 <B>Mask</B>\r
11316 </TD>\r
11317 <TD width=10% BGCOLOR=#C0FFC0>\r
11318 <B>Value</B>\r
11319 </TD>\r
11320 <TD width=15% BGCOLOR=#C0FFC0>\r
11321 <B>Shifted Value</B>\r
11322 </TD>\r
11323 <TD width=35% BGCOLOR=#C0FFC0>\r
11324 <B>Description</B>\r
11325 </TD>\r
11326 </TR>\r
11327 <TR valign="top">\r
11328 <TD width=15% BGCOLOR=#FBF5EF>\r
11329 <B>PSU_CRL_APB_DLL_REF_CTRL_SRCSEL</B>\r
11330 </TD>\r
11331 <TD width=15% BGCOLOR=#FBF5EF>\r
11332 <B>2:0</B>\r
11333 </TD>\r
11334 <TD width=10% BGCOLOR=#FBF5EF>\r
11335 <B>7</B>\r
11336 </TD>\r
11337 <TD width=10% BGCOLOR=#FBF5EF>\r
11338 <B>0</B>\r
11339 </TD>\r
11340 <TD width=15% BGCOLOR=#FBF5EF>\r
11341 <B>0</B>\r
11342 </TD>\r
11343 <TD width=35% BGCOLOR=#FBF5EF>\r
11344 <B>000 = IOPLL; 001 = RPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
11345 </TD>\r
11346 </TR>\r
11347 <TR valign="top">\r
11348 <TD width=15% BGCOLOR=#C0C0C0>\r
11349 <B>PSU_CRL_APB_DLL_REF_CTRL@0XFF5E0104</B>\r
11350 </TD>\r
11351 <TD width=15% BGCOLOR=#C0C0C0>\r
11352 <B>31:0</B>\r
11353 </TD>\r
11354 <TD width=10% BGCOLOR=#C0C0C0>\r
11355 <B>7</B>\r
11356 </TD>\r
11357 <TD width=10% BGCOLOR=#C0C0C0>\r
11358 <B></B>\r
11359 </TD>\r
11360 <TD width=15% BGCOLOR=#C0C0C0>\r
11361 <B>0</B>\r
11362 </TD>\r
11363 <TD width=35% BGCOLOR=#C0C0C0>\r
11364 <B>This register controls this reference clock</B>\r
11365 </TD>\r
11366 </TR>\r
11367 </TABLE>\r
11368 <P>\r
11369 <H2><a name="TIMESTAMP_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)TIMESTAMP_REF_CTRL</a></H2>\r
11370 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11371 <TR valign="top">\r
11372 <TD width=15% BGCOLOR=#FFFF00>\r
11373 <B>Register Name</B>\r
11374 </TD>\r
11375 <TD width=15% BGCOLOR=#FFFF00>\r
11376 <B>Address</B>\r
11377 </TD>\r
11378 <TD width=10% BGCOLOR=#FFFF00>\r
11379 <B>Width</B>\r
11380 </TD>\r
11381 <TD width=10% BGCOLOR=#FFFF00>\r
11382 <B>Type</B>\r
11383 </TD>\r
11384 <TD width=15% BGCOLOR=#FFFF00>\r
11385 <B>Reset Value</B>\r
11386 </TD>\r
11387 <TD width=35% BGCOLOR=#FFFF00>\r
11388 <B>Description</B>\r
11389 </TD>\r
11390 </TR>\r
11391 <TR valign="top">\r
11392 <TD width=15% BGCOLOR=#FBF5EF>\r
11393 <B>TIMESTAMP_REF_CTRL</B>\r
11394 </TD>\r
11395 <TD width=15% BGCOLOR=#FBF5EF>\r
11396 <B>0XFF5E0128</B>\r
11397 </TD>\r
11398 <TD width=10% BGCOLOR=#FBF5EF>\r
11399 <B>32</B>\r
11400 </TD>\r
11401 <TD width=10% BGCOLOR=#FBF5EF>\r
11402 <B>rw</B>\r
11403 </TD>\r
11404 <TD width=15% BGCOLOR=#FBF5EF>\r
11405 <B>0x00000000</B>\r
11406 </TD>\r
11407 <TD width=35% BGCOLOR=#FBF5EF>\r
11408 <B>--</B>\r
11409 </TD>\r
11410 </TR>\r
11411 </TABLE>\r
11412 <P>\r
11413 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11414 <TR valign="top">\r
11415 <TD width=15% BGCOLOR=#C0FFC0>\r
11416 <B>Field Name</B>\r
11417 </TD>\r
11418 <TD width=15% BGCOLOR=#C0FFC0>\r
11419 <B>Bits</B>\r
11420 </TD>\r
11421 <TD width=10% BGCOLOR=#C0FFC0>\r
11422 <B>Mask</B>\r
11423 </TD>\r
11424 <TD width=10% BGCOLOR=#C0FFC0>\r
11425 <B>Value</B>\r
11426 </TD>\r
11427 <TD width=15% BGCOLOR=#C0FFC0>\r
11428 <B>Shifted Value</B>\r
11429 </TD>\r
11430 <TD width=35% BGCOLOR=#C0FFC0>\r
11431 <B>Description</B>\r
11432 </TD>\r
11433 </TR>\r
11434 <TR valign="top">\r
11435 <TD width=15% BGCOLOR=#FBF5EF>\r
11436 <B>PSU_CRL_APB_TIMESTAMP_REF_CTRL_DIVISOR0</B>\r
11437 </TD>\r
11438 <TD width=15% BGCOLOR=#FBF5EF>\r
11439 <B>13:8</B>\r
11440 </TD>\r
11441 <TD width=10% BGCOLOR=#FBF5EF>\r
11442 <B>3f00</B>\r
11443 </TD>\r
11444 <TD width=10% BGCOLOR=#FBF5EF>\r
11445 <B>14</B>\r
11446 </TD>\r
11447 <TD width=15% BGCOLOR=#FBF5EF>\r
11448 <B>1400</B>\r
11449 </TD>\r
11450 <TD width=35% BGCOLOR=#FBF5EF>\r
11451 <B>6 bit divider</B>\r
11452 </TD>\r
11453 </TR>\r
11454 <TR valign="top">\r
11455 <TD width=15% BGCOLOR=#FBF5EF>\r
11456 <B>PSU_CRL_APB_TIMESTAMP_REF_CTRL_SRCSEL</B>\r
11457 </TD>\r
11458 <TD width=15% BGCOLOR=#FBF5EF>\r
11459 <B>2:0</B>\r
11460 </TD>\r
11461 <TD width=10% BGCOLOR=#FBF5EF>\r
11462 <B>7</B>\r
11463 </TD>\r
11464 <TD width=10% BGCOLOR=#FBF5EF>\r
11465 <B>2</B>\r
11466 </TD>\r
11467 <TD width=15% BGCOLOR=#FBF5EF>\r
11468 <B>2</B>\r
11469 </TD>\r
11470 <TD width=35% BGCOLOR=#FBF5EF>\r
11471 <B>1XX = pss_ref_clk; 000 = RPLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
11472 </TD>\r
11473 </TR>\r
11474 <TR valign="top">\r
11475 <TD width=15% BGCOLOR=#FBF5EF>\r
11476 <B>PSU_CRL_APB_TIMESTAMP_REF_CTRL_CLKACT</B>\r
11477 </TD>\r
11478 <TD width=15% BGCOLOR=#FBF5EF>\r
11479 <B>24:24</B>\r
11480 </TD>\r
11481 <TD width=10% BGCOLOR=#FBF5EF>\r
11482 <B>1000000</B>\r
11483 </TD>\r
11484 <TD width=10% BGCOLOR=#FBF5EF>\r
11485 <B>1</B>\r
11486 </TD>\r
11487 <TD width=15% BGCOLOR=#FBF5EF>\r
11488 <B>1000000</B>\r
11489 </TD>\r
11490 <TD width=35% BGCOLOR=#FBF5EF>\r
11491 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
11492 </TD>\r
11493 </TR>\r
11494 <TR valign="top">\r
11495 <TD width=15% BGCOLOR=#C0C0C0>\r
11496 <B>PSU_CRL_APB_TIMESTAMP_REF_CTRL@0XFF5E0128</B>\r
11497 </TD>\r
11498 <TD width=15% BGCOLOR=#C0C0C0>\r
11499 <B>31:0</B>\r
11500 </TD>\r
11501 <TD width=10% BGCOLOR=#C0C0C0>\r
11502 <B>1003f07</B>\r
11503 </TD>\r
11504 <TD width=10% BGCOLOR=#C0C0C0>\r
11505 <B></B>\r
11506 </TD>\r
11507 <TD width=15% BGCOLOR=#C0C0C0>\r
11508 <B>1001402</B>\r
11509 </TD>\r
11510 <TD width=35% BGCOLOR=#C0C0C0>\r
11511 <B>This register controls this reference clock</B>\r
11512 </TD>\r
11513 </TR>\r
11514 </TABLE>\r
11515 <P>\r
11516 <H2><a name="PCIE_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)PCIE_REF_CTRL</a></H2>\r
11517 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11518 <TR valign="top">\r
11519 <TD width=15% BGCOLOR=#FFFF00>\r
11520 <B>Register Name</B>\r
11521 </TD>\r
11522 <TD width=15% BGCOLOR=#FFFF00>\r
11523 <B>Address</B>\r
11524 </TD>\r
11525 <TD width=10% BGCOLOR=#FFFF00>\r
11526 <B>Width</B>\r
11527 </TD>\r
11528 <TD width=10% BGCOLOR=#FFFF00>\r
11529 <B>Type</B>\r
11530 </TD>\r
11531 <TD width=15% BGCOLOR=#FFFF00>\r
11532 <B>Reset Value</B>\r
11533 </TD>\r
11534 <TD width=35% BGCOLOR=#FFFF00>\r
11535 <B>Description</B>\r
11536 </TD>\r
11537 </TR>\r
11538 <TR valign="top">\r
11539 <TD width=15% BGCOLOR=#FBF5EF>\r
11540 <B>PCIE_REF_CTRL</B>\r
11541 </TD>\r
11542 <TD width=15% BGCOLOR=#FBF5EF>\r
11543 <B>0XFD1A00B4</B>\r
11544 </TD>\r
11545 <TD width=10% BGCOLOR=#FBF5EF>\r
11546 <B>32</B>\r
11547 </TD>\r
11548 <TD width=10% BGCOLOR=#FBF5EF>\r
11549 <B>rw</B>\r
11550 </TD>\r
11551 <TD width=15% BGCOLOR=#FBF5EF>\r
11552 <B>0x00000000</B>\r
11553 </TD>\r
11554 <TD width=35% BGCOLOR=#FBF5EF>\r
11555 <B>--</B>\r
11556 </TD>\r
11557 </TR>\r
11558 </TABLE>\r
11559 <P>\r
11560 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11561 <TR valign="top">\r
11562 <TD width=15% BGCOLOR=#C0FFC0>\r
11563 <B>Field Name</B>\r
11564 </TD>\r
11565 <TD width=15% BGCOLOR=#C0FFC0>\r
11566 <B>Bits</B>\r
11567 </TD>\r
11568 <TD width=10% BGCOLOR=#C0FFC0>\r
11569 <B>Mask</B>\r
11570 </TD>\r
11571 <TD width=10% BGCOLOR=#C0FFC0>\r
11572 <B>Value</B>\r
11573 </TD>\r
11574 <TD width=15% BGCOLOR=#C0FFC0>\r
11575 <B>Shifted Value</B>\r
11576 </TD>\r
11577 <TD width=35% BGCOLOR=#C0FFC0>\r
11578 <B>Description</B>\r
11579 </TD>\r
11580 </TR>\r
11581 <TR valign="top">\r
11582 <TD width=15% BGCOLOR=#FBF5EF>\r
11583 <B>PSU_CRF_APB_PCIE_REF_CTRL_SRCSEL</B>\r
11584 </TD>\r
11585 <TD width=15% BGCOLOR=#FBF5EF>\r
11586 <B>2:0</B>\r
11587 </TD>\r
11588 <TD width=10% BGCOLOR=#FBF5EF>\r
11589 <B>7</B>\r
11590 </TD>\r
11591 <TD width=10% BGCOLOR=#FBF5EF>\r
11592 <B>0</B>\r
11593 </TD>\r
11594 <TD width=15% BGCOLOR=#FBF5EF>\r
11595 <B>0</B>\r
11596 </TD>\r
11597 <TD width=35% BGCOLOR=#FBF5EF>\r
11598 <B>000 = IOPLL; 010 = RPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
11599 </TD>\r
11600 </TR>\r
11601 <TR valign="top">\r
11602 <TD width=15% BGCOLOR=#FBF5EF>\r
11603 <B>PSU_CRF_APB_PCIE_REF_CTRL_CLKACT</B>\r
11604 </TD>\r
11605 <TD width=15% BGCOLOR=#FBF5EF>\r
11606 <B>24:24</B>\r
11607 </TD>\r
11608 <TD width=10% BGCOLOR=#FBF5EF>\r
11609 <B>1000000</B>\r
11610 </TD>\r
11611 <TD width=10% BGCOLOR=#FBF5EF>\r
11612 <B>1</B>\r
11613 </TD>\r
11614 <TD width=15% BGCOLOR=#FBF5EF>\r
11615 <B>1000000</B>\r
11616 </TD>\r
11617 <TD width=35% BGCOLOR=#FBF5EF>\r
11618 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
11619 </TD>\r
11620 </TR>\r
11621 <TR valign="top">\r
11622 <TD width=15% BGCOLOR=#FBF5EF>\r
11623 <B>PSU_CRF_APB_PCIE_REF_CTRL_DIVISOR0</B>\r
11624 </TD>\r
11625 <TD width=15% BGCOLOR=#FBF5EF>\r
11626 <B>13:8</B>\r
11627 </TD>\r
11628 <TD width=10% BGCOLOR=#FBF5EF>\r
11629 <B>3f00</B>\r
11630 </TD>\r
11631 <TD width=10% BGCOLOR=#FBF5EF>\r
11632 <B>3f</B>\r
11633 </TD>\r
11634 <TD width=15% BGCOLOR=#FBF5EF>\r
11635 <B>3f00</B>\r
11636 </TD>\r
11637 <TD width=35% BGCOLOR=#FBF5EF>\r
11638 <B>6 bit divider</B>\r
11639 </TD>\r
11640 </TR>\r
11641 <TR valign="top">\r
11642 <TD width=15% BGCOLOR=#C0C0C0>\r
11643 <B>PSU_CRF_APB_PCIE_REF_CTRL@0XFD1A00B4</B>\r
11644 </TD>\r
11645 <TD width=15% BGCOLOR=#C0C0C0>\r
11646 <B>31:0</B>\r
11647 </TD>\r
11648 <TD width=10% BGCOLOR=#C0C0C0>\r
11649 <B>1003f07</B>\r
11650 </TD>\r
11651 <TD width=10% BGCOLOR=#C0C0C0>\r
11652 <B></B>\r
11653 </TD>\r
11654 <TD width=15% BGCOLOR=#C0C0C0>\r
11655 <B>1003f00</B>\r
11656 </TD>\r
11657 <TD width=35% BGCOLOR=#C0C0C0>\r
11658 <B>This register controls this reference clock</B>\r
11659 </TD>\r
11660 </TR>\r
11661 </TABLE>\r
11662 <P>\r
11663 <H2><a name="DP_VIDEO_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)DP_VIDEO_REF_CTRL</a></H2>\r
11664 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11665 <TR valign="top">\r
11666 <TD width=15% BGCOLOR=#FFFF00>\r
11667 <B>Register Name</B>\r
11668 </TD>\r
11669 <TD width=15% BGCOLOR=#FFFF00>\r
11670 <B>Address</B>\r
11671 </TD>\r
11672 <TD width=10% BGCOLOR=#FFFF00>\r
11673 <B>Width</B>\r
11674 </TD>\r
11675 <TD width=10% BGCOLOR=#FFFF00>\r
11676 <B>Type</B>\r
11677 </TD>\r
11678 <TD width=15% BGCOLOR=#FFFF00>\r
11679 <B>Reset Value</B>\r
11680 </TD>\r
11681 <TD width=35% BGCOLOR=#FFFF00>\r
11682 <B>Description</B>\r
11683 </TD>\r
11684 </TR>\r
11685 <TR valign="top">\r
11686 <TD width=15% BGCOLOR=#FBF5EF>\r
11687 <B>DP_VIDEO_REF_CTRL</B>\r
11688 </TD>\r
11689 <TD width=15% BGCOLOR=#FBF5EF>\r
11690 <B>0XFD1A0070</B>\r
11691 </TD>\r
11692 <TD width=10% BGCOLOR=#FBF5EF>\r
11693 <B>32</B>\r
11694 </TD>\r
11695 <TD width=10% BGCOLOR=#FBF5EF>\r
11696 <B>rw</B>\r
11697 </TD>\r
11698 <TD width=15% BGCOLOR=#FBF5EF>\r
11699 <B>0x00000000</B>\r
11700 </TD>\r
11701 <TD width=35% BGCOLOR=#FBF5EF>\r
11702 <B>--</B>\r
11703 </TD>\r
11704 </TR>\r
11705 </TABLE>\r
11706 <P>\r
11707 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11708 <TR valign="top">\r
11709 <TD width=15% BGCOLOR=#C0FFC0>\r
11710 <B>Field Name</B>\r
11711 </TD>\r
11712 <TD width=15% BGCOLOR=#C0FFC0>\r
11713 <B>Bits</B>\r
11714 </TD>\r
11715 <TD width=10% BGCOLOR=#C0FFC0>\r
11716 <B>Mask</B>\r
11717 </TD>\r
11718 <TD width=10% BGCOLOR=#C0FFC0>\r
11719 <B>Value</B>\r
11720 </TD>\r
11721 <TD width=15% BGCOLOR=#C0FFC0>\r
11722 <B>Shifted Value</B>\r
11723 </TD>\r
11724 <TD width=35% BGCOLOR=#C0FFC0>\r
11725 <B>Description</B>\r
11726 </TD>\r
11727 </TR>\r
11728 <TR valign="top">\r
11729 <TD width=15% BGCOLOR=#FBF5EF>\r
11730 <B>PSU_CRF_APB_DP_VIDEO_REF_CTRL_DIVISOR1</B>\r
11731 </TD>\r
11732 <TD width=15% BGCOLOR=#FBF5EF>\r
11733 <B>21:16</B>\r
11734 </TD>\r
11735 <TD width=10% BGCOLOR=#FBF5EF>\r
11736 <B>3f0000</B>\r
11737 </TD>\r
11738 <TD width=10% BGCOLOR=#FBF5EF>\r
11739 <B>15</B>\r
11740 </TD>\r
11741 <TD width=15% BGCOLOR=#FBF5EF>\r
11742 <B>150000</B>\r
11743 </TD>\r
11744 <TD width=35% BGCOLOR=#FBF5EF>\r
11745 <B>6 bit divider</B>\r
11746 </TD>\r
11747 </TR>\r
11748 <TR valign="top">\r
11749 <TD width=15% BGCOLOR=#FBF5EF>\r
11750 <B>PSU_CRF_APB_DP_VIDEO_REF_CTRL_DIVISOR0</B>\r
11751 </TD>\r
11752 <TD width=15% BGCOLOR=#FBF5EF>\r
11753 <B>13:8</B>\r
11754 </TD>\r
11755 <TD width=10% BGCOLOR=#FBF5EF>\r
11756 <B>3f00</B>\r
11757 </TD>\r
11758 <TD width=10% BGCOLOR=#FBF5EF>\r
11759 <B>32</B>\r
11760 </TD>\r
11761 <TD width=15% BGCOLOR=#FBF5EF>\r
11762 <B>3200</B>\r
11763 </TD>\r
11764 <TD width=35% BGCOLOR=#FBF5EF>\r
11765 <B>6 bit divider</B>\r
11766 </TD>\r
11767 </TR>\r
11768 <TR valign="top">\r
11769 <TD width=15% BGCOLOR=#FBF5EF>\r
11770 <B>PSU_CRF_APB_DP_VIDEO_REF_CTRL_SRCSEL</B>\r
11771 </TD>\r
11772 <TD width=15% BGCOLOR=#FBF5EF>\r
11773 <B>2:0</B>\r
11774 </TD>\r
11775 <TD width=10% BGCOLOR=#FBF5EF>\r
11776 <B>7</B>\r
11777 </TD>\r
11778 <TD width=10% BGCOLOR=#FBF5EF>\r
11779 <B>0</B>\r
11780 </TD>\r
11781 <TD width=15% BGCOLOR=#FBF5EF>\r
11782 <B>0</B>\r
11783 </TD>\r
11784 <TD width=35% BGCOLOR=#FBF5EF>\r
11785 <B>000 = VPLL; 010 = DPLL; 011 = RPLL - might be using extra mux; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
11786 </TD>\r
11787 </TR>\r
11788 <TR valign="top">\r
11789 <TD width=15% BGCOLOR=#FBF5EF>\r
11790 <B>PSU_CRF_APB_DP_VIDEO_REF_CTRL_CLKACT</B>\r
11791 </TD>\r
11792 <TD width=15% BGCOLOR=#FBF5EF>\r
11793 <B>24:24</B>\r
11794 </TD>\r
11795 <TD width=10% BGCOLOR=#FBF5EF>\r
11796 <B>1000000</B>\r
11797 </TD>\r
11798 <TD width=10% BGCOLOR=#FBF5EF>\r
11799 <B>1</B>\r
11800 </TD>\r
11801 <TD width=15% BGCOLOR=#FBF5EF>\r
11802 <B>1000000</B>\r
11803 </TD>\r
11804 <TD width=35% BGCOLOR=#FBF5EF>\r
11805 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
11806 </TD>\r
11807 </TR>\r
11808 <TR valign="top">\r
11809 <TD width=15% BGCOLOR=#C0C0C0>\r
11810 <B>PSU_CRF_APB_DP_VIDEO_REF_CTRL@0XFD1A0070</B>\r
11811 </TD>\r
11812 <TD width=15% BGCOLOR=#C0C0C0>\r
11813 <B>31:0</B>\r
11814 </TD>\r
11815 <TD width=10% BGCOLOR=#C0C0C0>\r
11816 <B>13f3f07</B>\r
11817 </TD>\r
11818 <TD width=10% BGCOLOR=#C0C0C0>\r
11819 <B></B>\r
11820 </TD>\r
11821 <TD width=15% BGCOLOR=#C0C0C0>\r
11822 <B>1153200</B>\r
11823 </TD>\r
11824 <TD width=35% BGCOLOR=#C0C0C0>\r
11825 <B>This register controls this reference clock</B>\r
11826 </TD>\r
11827 </TR>\r
11828 </TABLE>\r
11829 <P>\r
11830 <H2><a name="DP_AUDIO_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)DP_AUDIO_REF_CTRL</a></H2>\r
11831 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11832 <TR valign="top">\r
11833 <TD width=15% BGCOLOR=#FFFF00>\r
11834 <B>Register Name</B>\r
11835 </TD>\r
11836 <TD width=15% BGCOLOR=#FFFF00>\r
11837 <B>Address</B>\r
11838 </TD>\r
11839 <TD width=10% BGCOLOR=#FFFF00>\r
11840 <B>Width</B>\r
11841 </TD>\r
11842 <TD width=10% BGCOLOR=#FFFF00>\r
11843 <B>Type</B>\r
11844 </TD>\r
11845 <TD width=15% BGCOLOR=#FFFF00>\r
11846 <B>Reset Value</B>\r
11847 </TD>\r
11848 <TD width=35% BGCOLOR=#FFFF00>\r
11849 <B>Description</B>\r
11850 </TD>\r
11851 </TR>\r
11852 <TR valign="top">\r
11853 <TD width=15% BGCOLOR=#FBF5EF>\r
11854 <B>DP_AUDIO_REF_CTRL</B>\r
11855 </TD>\r
11856 <TD width=15% BGCOLOR=#FBF5EF>\r
11857 <B>0XFD1A0074</B>\r
11858 </TD>\r
11859 <TD width=10% BGCOLOR=#FBF5EF>\r
11860 <B>32</B>\r
11861 </TD>\r
11862 <TD width=10% BGCOLOR=#FBF5EF>\r
11863 <B>rw</B>\r
11864 </TD>\r
11865 <TD width=15% BGCOLOR=#FBF5EF>\r
11866 <B>0x00000000</B>\r
11867 </TD>\r
11868 <TD width=35% BGCOLOR=#FBF5EF>\r
11869 <B>--</B>\r
11870 </TD>\r
11871 </TR>\r
11872 </TABLE>\r
11873 <P>\r
11874 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11875 <TR valign="top">\r
11876 <TD width=15% BGCOLOR=#C0FFC0>\r
11877 <B>Field Name</B>\r
11878 </TD>\r
11879 <TD width=15% BGCOLOR=#C0FFC0>\r
11880 <B>Bits</B>\r
11881 </TD>\r
11882 <TD width=10% BGCOLOR=#C0FFC0>\r
11883 <B>Mask</B>\r
11884 </TD>\r
11885 <TD width=10% BGCOLOR=#C0FFC0>\r
11886 <B>Value</B>\r
11887 </TD>\r
11888 <TD width=15% BGCOLOR=#C0FFC0>\r
11889 <B>Shifted Value</B>\r
11890 </TD>\r
11891 <TD width=35% BGCOLOR=#C0FFC0>\r
11892 <B>Description</B>\r
11893 </TD>\r
11894 </TR>\r
11895 <TR valign="top">\r
11896 <TD width=15% BGCOLOR=#FBF5EF>\r
11897 <B>PSU_CRF_APB_DP_AUDIO_REF_CTRL_DIVISOR1</B>\r
11898 </TD>\r
11899 <TD width=15% BGCOLOR=#FBF5EF>\r
11900 <B>21:16</B>\r
11901 </TD>\r
11902 <TD width=10% BGCOLOR=#FBF5EF>\r
11903 <B>3f0000</B>\r
11904 </TD>\r
11905 <TD width=10% BGCOLOR=#FBF5EF>\r
11906 <B>2</B>\r
11907 </TD>\r
11908 <TD width=15% BGCOLOR=#FBF5EF>\r
11909 <B>20000</B>\r
11910 </TD>\r
11911 <TD width=35% BGCOLOR=#FBF5EF>\r
11912 <B>6 bit divider</B>\r
11913 </TD>\r
11914 </TR>\r
11915 <TR valign="top">\r
11916 <TD width=15% BGCOLOR=#FBF5EF>\r
11917 <B>PSU_CRF_APB_DP_AUDIO_REF_CTRL_DIVISOR0</B>\r
11918 </TD>\r
11919 <TD width=15% BGCOLOR=#FBF5EF>\r
11920 <B>13:8</B>\r
11921 </TD>\r
11922 <TD width=10% BGCOLOR=#FBF5EF>\r
11923 <B>3f00</B>\r
11924 </TD>\r
11925 <TD width=10% BGCOLOR=#FBF5EF>\r
11926 <B>2a</B>\r
11927 </TD>\r
11928 <TD width=15% BGCOLOR=#FBF5EF>\r
11929 <B>2a00</B>\r
11930 </TD>\r
11931 <TD width=35% BGCOLOR=#FBF5EF>\r
11932 <B>6 bit divider</B>\r
11933 </TD>\r
11934 </TR>\r
11935 <TR valign="top">\r
11936 <TD width=15% BGCOLOR=#FBF5EF>\r
11937 <B>PSU_CRF_APB_DP_AUDIO_REF_CTRL_SRCSEL</B>\r
11938 </TD>\r
11939 <TD width=15% BGCOLOR=#FBF5EF>\r
11940 <B>2:0</B>\r
11941 </TD>\r
11942 <TD width=10% BGCOLOR=#FBF5EF>\r
11943 <B>7</B>\r
11944 </TD>\r
11945 <TD width=10% BGCOLOR=#FBF5EF>\r
11946 <B>0</B>\r
11947 </TD>\r
11948 <TD width=15% BGCOLOR=#FBF5EF>\r
11949 <B>0</B>\r
11950 </TD>\r
11951 <TD width=35% BGCOLOR=#FBF5EF>\r
11952 <B>000 = VPLL; 010 = DPLL; 011 = RPLL - might be using extra mux; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
11953 </TD>\r
11954 </TR>\r
11955 <TR valign="top">\r
11956 <TD width=15% BGCOLOR=#FBF5EF>\r
11957 <B>PSU_CRF_APB_DP_AUDIO_REF_CTRL_CLKACT</B>\r
11958 </TD>\r
11959 <TD width=15% BGCOLOR=#FBF5EF>\r
11960 <B>24:24</B>\r
11961 </TD>\r
11962 <TD width=10% BGCOLOR=#FBF5EF>\r
11963 <B>1000000</B>\r
11964 </TD>\r
11965 <TD width=10% BGCOLOR=#FBF5EF>\r
11966 <B>1</B>\r
11967 </TD>\r
11968 <TD width=15% BGCOLOR=#FBF5EF>\r
11969 <B>1000000</B>\r
11970 </TD>\r
11971 <TD width=35% BGCOLOR=#FBF5EF>\r
11972 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
11973 </TD>\r
11974 </TR>\r
11975 <TR valign="top">\r
11976 <TD width=15% BGCOLOR=#C0C0C0>\r
11977 <B>PSU_CRF_APB_DP_AUDIO_REF_CTRL@0XFD1A0074</B>\r
11978 </TD>\r
11979 <TD width=15% BGCOLOR=#C0C0C0>\r
11980 <B>31:0</B>\r
11981 </TD>\r
11982 <TD width=10% BGCOLOR=#C0C0C0>\r
11983 <B>13f3f07</B>\r
11984 </TD>\r
11985 <TD width=10% BGCOLOR=#C0C0C0>\r
11986 <B></B>\r
11987 </TD>\r
11988 <TD width=15% BGCOLOR=#C0C0C0>\r
11989 <B>1022a00</B>\r
11990 </TD>\r
11991 <TD width=35% BGCOLOR=#C0C0C0>\r
11992 <B>This register controls this reference clock</B>\r
11993 </TD>\r
11994 </TR>\r
11995 </TABLE>\r
11996 <P>\r
11997 <H2><a name="DP_STC_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)DP_STC_REF_CTRL</a></H2>\r
11998 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
11999 <TR valign="top">\r
12000 <TD width=15% BGCOLOR=#FFFF00>\r
12001 <B>Register Name</B>\r
12002 </TD>\r
12003 <TD width=15% BGCOLOR=#FFFF00>\r
12004 <B>Address</B>\r
12005 </TD>\r
12006 <TD width=10% BGCOLOR=#FFFF00>\r
12007 <B>Width</B>\r
12008 </TD>\r
12009 <TD width=10% BGCOLOR=#FFFF00>\r
12010 <B>Type</B>\r
12011 </TD>\r
12012 <TD width=15% BGCOLOR=#FFFF00>\r
12013 <B>Reset Value</B>\r
12014 </TD>\r
12015 <TD width=35% BGCOLOR=#FFFF00>\r
12016 <B>Description</B>\r
12017 </TD>\r
12018 </TR>\r
12019 <TR valign="top">\r
12020 <TD width=15% BGCOLOR=#FBF5EF>\r
12021 <B>DP_STC_REF_CTRL</B>\r
12022 </TD>\r
12023 <TD width=15% BGCOLOR=#FBF5EF>\r
12024 <B>0XFD1A007C</B>\r
12025 </TD>\r
12026 <TD width=10% BGCOLOR=#FBF5EF>\r
12027 <B>32</B>\r
12028 </TD>\r
12029 <TD width=10% BGCOLOR=#FBF5EF>\r
12030 <B>rw</B>\r
12031 </TD>\r
12032 <TD width=15% BGCOLOR=#FBF5EF>\r
12033 <B>0x00000000</B>\r
12034 </TD>\r
12035 <TD width=35% BGCOLOR=#FBF5EF>\r
12036 <B>--</B>\r
12037 </TD>\r
12038 </TR>\r
12039 </TABLE>\r
12040 <P>\r
12041 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12042 <TR valign="top">\r
12043 <TD width=15% BGCOLOR=#C0FFC0>\r
12044 <B>Field Name</B>\r
12045 </TD>\r
12046 <TD width=15% BGCOLOR=#C0FFC0>\r
12047 <B>Bits</B>\r
12048 </TD>\r
12049 <TD width=10% BGCOLOR=#C0FFC0>\r
12050 <B>Mask</B>\r
12051 </TD>\r
12052 <TD width=10% BGCOLOR=#C0FFC0>\r
12053 <B>Value</B>\r
12054 </TD>\r
12055 <TD width=15% BGCOLOR=#C0FFC0>\r
12056 <B>Shifted Value</B>\r
12057 </TD>\r
12058 <TD width=35% BGCOLOR=#C0FFC0>\r
12059 <B>Description</B>\r
12060 </TD>\r
12061 </TR>\r
12062 <TR valign="top">\r
12063 <TD width=15% BGCOLOR=#FBF5EF>\r
12064 <B>PSU_CRF_APB_DP_STC_REF_CTRL_DIVISOR1</B>\r
12065 </TD>\r
12066 <TD width=15% BGCOLOR=#FBF5EF>\r
12067 <B>21:16</B>\r
12068 </TD>\r
12069 <TD width=10% BGCOLOR=#FBF5EF>\r
12070 <B>3f0000</B>\r
12071 </TD>\r
12072 <TD width=10% BGCOLOR=#FBF5EF>\r
12073 <B>2</B>\r
12074 </TD>\r
12075 <TD width=15% BGCOLOR=#FBF5EF>\r
12076 <B>20000</B>\r
12077 </TD>\r
12078 <TD width=35% BGCOLOR=#FBF5EF>\r
12079 <B>6 bit divider</B>\r
12080 </TD>\r
12081 </TR>\r
12082 <TR valign="top">\r
12083 <TD width=15% BGCOLOR=#FBF5EF>\r
12084 <B>PSU_CRF_APB_DP_STC_REF_CTRL_DIVISOR0</B>\r
12085 </TD>\r
12086 <TD width=15% BGCOLOR=#FBF5EF>\r
12087 <B>13:8</B>\r
12088 </TD>\r
12089 <TD width=10% BGCOLOR=#FBF5EF>\r
12090 <B>3f00</B>\r
12091 </TD>\r
12092 <TD width=10% BGCOLOR=#FBF5EF>\r
12093 <B>2a</B>\r
12094 </TD>\r
12095 <TD width=15% BGCOLOR=#FBF5EF>\r
12096 <B>2a00</B>\r
12097 </TD>\r
12098 <TD width=35% BGCOLOR=#FBF5EF>\r
12099 <B>6 bit divider</B>\r
12100 </TD>\r
12101 </TR>\r
12102 <TR valign="top">\r
12103 <TD width=15% BGCOLOR=#FBF5EF>\r
12104 <B>PSU_CRF_APB_DP_STC_REF_CTRL_SRCSEL</B>\r
12105 </TD>\r
12106 <TD width=15% BGCOLOR=#FBF5EF>\r
12107 <B>2:0</B>\r
12108 </TD>\r
12109 <TD width=10% BGCOLOR=#FBF5EF>\r
12110 <B>7</B>\r
12111 </TD>\r
12112 <TD width=10% BGCOLOR=#FBF5EF>\r
12113 <B>0</B>\r
12114 </TD>\r
12115 <TD width=15% BGCOLOR=#FBF5EF>\r
12116 <B>0</B>\r
12117 </TD>\r
12118 <TD width=35% BGCOLOR=#FBF5EF>\r
12119 <B>000 = VPLL; 010 = DPLL; 011 = RPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
12120 </TD>\r
12121 </TR>\r
12122 <TR valign="top">\r
12123 <TD width=15% BGCOLOR=#FBF5EF>\r
12124 <B>PSU_CRF_APB_DP_STC_REF_CTRL_CLKACT</B>\r
12125 </TD>\r
12126 <TD width=15% BGCOLOR=#FBF5EF>\r
12127 <B>24:24</B>\r
12128 </TD>\r
12129 <TD width=10% BGCOLOR=#FBF5EF>\r
12130 <B>1000000</B>\r
12131 </TD>\r
12132 <TD width=10% BGCOLOR=#FBF5EF>\r
12133 <B>1</B>\r
12134 </TD>\r
12135 <TD width=15% BGCOLOR=#FBF5EF>\r
12136 <B>1000000</B>\r
12137 </TD>\r
12138 <TD width=35% BGCOLOR=#FBF5EF>\r
12139 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
12140 </TD>\r
12141 </TR>\r
12142 <TR valign="top">\r
12143 <TD width=15% BGCOLOR=#C0C0C0>\r
12144 <B>PSU_CRF_APB_DP_STC_REF_CTRL@0XFD1A007C</B>\r
12145 </TD>\r
12146 <TD width=15% BGCOLOR=#C0C0C0>\r
12147 <B>31:0</B>\r
12148 </TD>\r
12149 <TD width=10% BGCOLOR=#C0C0C0>\r
12150 <B>13f3f07</B>\r
12151 </TD>\r
12152 <TD width=10% BGCOLOR=#C0C0C0>\r
12153 <B></B>\r
12154 </TD>\r
12155 <TD width=15% BGCOLOR=#C0C0C0>\r
12156 <B>1022a00</B>\r
12157 </TD>\r
12158 <TD width=35% BGCOLOR=#C0C0C0>\r
12159 <B>This register controls this reference clock</B>\r
12160 </TD>\r
12161 </TR>\r
12162 </TABLE>\r
12163 <P>\r
12164 <H2><a name="ACPU_CTRL">Register (<A href=#mod___slcr> slcr </A>)ACPU_CTRL</a></H2>\r
12165 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12166 <TR valign="top">\r
12167 <TD width=15% BGCOLOR=#FFFF00>\r
12168 <B>Register Name</B>\r
12169 </TD>\r
12170 <TD width=15% BGCOLOR=#FFFF00>\r
12171 <B>Address</B>\r
12172 </TD>\r
12173 <TD width=10% BGCOLOR=#FFFF00>\r
12174 <B>Width</B>\r
12175 </TD>\r
12176 <TD width=10% BGCOLOR=#FFFF00>\r
12177 <B>Type</B>\r
12178 </TD>\r
12179 <TD width=15% BGCOLOR=#FFFF00>\r
12180 <B>Reset Value</B>\r
12181 </TD>\r
12182 <TD width=35% BGCOLOR=#FFFF00>\r
12183 <B>Description</B>\r
12184 </TD>\r
12185 </TR>\r
12186 <TR valign="top">\r
12187 <TD width=15% BGCOLOR=#FBF5EF>\r
12188 <B>ACPU_CTRL</B>\r
12189 </TD>\r
12190 <TD width=15% BGCOLOR=#FBF5EF>\r
12191 <B>0XFD1A0060</B>\r
12192 </TD>\r
12193 <TD width=10% BGCOLOR=#FBF5EF>\r
12194 <B>32</B>\r
12195 </TD>\r
12196 <TD width=10% BGCOLOR=#FBF5EF>\r
12197 <B>rw</B>\r
12198 </TD>\r
12199 <TD width=15% BGCOLOR=#FBF5EF>\r
12200 <B>0x00000000</B>\r
12201 </TD>\r
12202 <TD width=35% BGCOLOR=#FBF5EF>\r
12203 <B>--</B>\r
12204 </TD>\r
12205 </TR>\r
12206 </TABLE>\r
12207 <P>\r
12208 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12209 <TR valign="top">\r
12210 <TD width=15% BGCOLOR=#C0FFC0>\r
12211 <B>Field Name</B>\r
12212 </TD>\r
12213 <TD width=15% BGCOLOR=#C0FFC0>\r
12214 <B>Bits</B>\r
12215 </TD>\r
12216 <TD width=10% BGCOLOR=#C0FFC0>\r
12217 <B>Mask</B>\r
12218 </TD>\r
12219 <TD width=10% BGCOLOR=#C0FFC0>\r
12220 <B>Value</B>\r
12221 </TD>\r
12222 <TD width=15% BGCOLOR=#C0FFC0>\r
12223 <B>Shifted Value</B>\r
12224 </TD>\r
12225 <TD width=35% BGCOLOR=#C0FFC0>\r
12226 <B>Description</B>\r
12227 </TD>\r
12228 </TR>\r
12229 <TR valign="top">\r
12230 <TD width=15% BGCOLOR=#FBF5EF>\r
12231 <B>PSU_CRF_APB_ACPU_CTRL_DIVISOR0</B>\r
12232 </TD>\r
12233 <TD width=15% BGCOLOR=#FBF5EF>\r
12234 <B>13:8</B>\r
12235 </TD>\r
12236 <TD width=10% BGCOLOR=#FBF5EF>\r
12237 <B>3f00</B>\r
12238 </TD>\r
12239 <TD width=10% BGCOLOR=#FBF5EF>\r
12240 <B>3f</B>\r
12241 </TD>\r
12242 <TD width=15% BGCOLOR=#FBF5EF>\r
12243 <B>3f00</B>\r
12244 </TD>\r
12245 <TD width=35% BGCOLOR=#FBF5EF>\r
12246 <B>6 bit divider</B>\r
12247 </TD>\r
12248 </TR>\r
12249 <TR valign="top">\r
12250 <TD width=15% BGCOLOR=#FBF5EF>\r
12251 <B>PSU_CRF_APB_ACPU_CTRL_SRCSEL</B>\r
12252 </TD>\r
12253 <TD width=15% BGCOLOR=#FBF5EF>\r
12254 <B>2:0</B>\r
12255 </TD>\r
12256 <TD width=10% BGCOLOR=#FBF5EF>\r
12257 <B>7</B>\r
12258 </TD>\r
12259 <TD width=10% BGCOLOR=#FBF5EF>\r
12260 <B>0</B>\r
12261 </TD>\r
12262 <TD width=15% BGCOLOR=#FBF5EF>\r
12263 <B>0</B>\r
12264 </TD>\r
12265 <TD width=35% BGCOLOR=#FBF5EF>\r
12266 <B>000 = APLL; 010 = DPLL; 011 = VPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
12267 </TD>\r
12268 </TR>\r
12269 <TR valign="top">\r
12270 <TD width=15% BGCOLOR=#FBF5EF>\r
12271 <B>PSU_CRF_APB_ACPU_CTRL_CLKACT_HALF</B>\r
12272 </TD>\r
12273 <TD width=15% BGCOLOR=#FBF5EF>\r
12274 <B>25:25</B>\r
12275 </TD>\r
12276 <TD width=10% BGCOLOR=#FBF5EF>\r
12277 <B>2000000</B>\r
12278 </TD>\r
12279 <TD width=10% BGCOLOR=#FBF5EF>\r
12280 <B>1</B>\r
12281 </TD>\r
12282 <TD width=15% BGCOLOR=#FBF5EF>\r
12283 <B>2000000</B>\r
12284 </TD>\r
12285 <TD width=35% BGCOLOR=#FBF5EF>\r
12286 <B>Clock active signal. Switch to 0 to disable the clock. For the half speed APU Clock</B>\r
12287 </TD>\r
12288 </TR>\r
12289 <TR valign="top">\r
12290 <TD width=15% BGCOLOR=#FBF5EF>\r
12291 <B>PSU_CRF_APB_ACPU_CTRL_CLKACT_FULL</B>\r
12292 </TD>\r
12293 <TD width=15% BGCOLOR=#FBF5EF>\r
12294 <B>24:24</B>\r
12295 </TD>\r
12296 <TD width=10% BGCOLOR=#FBF5EF>\r
12297 <B>1000000</B>\r
12298 </TD>\r
12299 <TD width=10% BGCOLOR=#FBF5EF>\r
12300 <B>1</B>\r
12301 </TD>\r
12302 <TD width=15% BGCOLOR=#FBF5EF>\r
12303 <B>1000000</B>\r
12304 </TD>\r
12305 <TD width=35% BGCOLOR=#FBF5EF>\r
12306 <B>Clock active signal. Switch to 0 to disable the clock. For the full speed ACPUX Clock. This will shut off the high speed clock to the entire APU</B>\r
12307 </TD>\r
12308 </TR>\r
12309 <TR valign="top">\r
12310 <TD width=15% BGCOLOR=#C0C0C0>\r
12311 <B>PSU_CRF_APB_ACPU_CTRL@0XFD1A0060</B>\r
12312 </TD>\r
12313 <TD width=15% BGCOLOR=#C0C0C0>\r
12314 <B>31:0</B>\r
12315 </TD>\r
12316 <TD width=10% BGCOLOR=#C0C0C0>\r
12317 <B>3003f07</B>\r
12318 </TD>\r
12319 <TD width=10% BGCOLOR=#C0C0C0>\r
12320 <B></B>\r
12321 </TD>\r
12322 <TD width=15% BGCOLOR=#C0C0C0>\r
12323 <B>3003f00</B>\r
12324 </TD>\r
12325 <TD width=35% BGCOLOR=#C0C0C0>\r
12326 <B>This register controls this reference clock</B>\r
12327 </TD>\r
12328 </TR>\r
12329 </TABLE>\r
12330 <P>\r
12331 <H2><a name="DBG_TRACE_CTRL">Register (<A href=#mod___slcr> slcr </A>)DBG_TRACE_CTRL</a></H2>\r
12332 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12333 <TR valign="top">\r
12334 <TD width=15% BGCOLOR=#FFFF00>\r
12335 <B>Register Name</B>\r
12336 </TD>\r
12337 <TD width=15% BGCOLOR=#FFFF00>\r
12338 <B>Address</B>\r
12339 </TD>\r
12340 <TD width=10% BGCOLOR=#FFFF00>\r
12341 <B>Width</B>\r
12342 </TD>\r
12343 <TD width=10% BGCOLOR=#FFFF00>\r
12344 <B>Type</B>\r
12345 </TD>\r
12346 <TD width=15% BGCOLOR=#FFFF00>\r
12347 <B>Reset Value</B>\r
12348 </TD>\r
12349 <TD width=35% BGCOLOR=#FFFF00>\r
12350 <B>Description</B>\r
12351 </TD>\r
12352 </TR>\r
12353 <TR valign="top">\r
12354 <TD width=15% BGCOLOR=#FBF5EF>\r
12355 <B>DBG_TRACE_CTRL</B>\r
12356 </TD>\r
12357 <TD width=15% BGCOLOR=#FBF5EF>\r
12358 <B>0XFD1A0064</B>\r
12359 </TD>\r
12360 <TD width=10% BGCOLOR=#FBF5EF>\r
12361 <B>32</B>\r
12362 </TD>\r
12363 <TD width=10% BGCOLOR=#FBF5EF>\r
12364 <B>rw</B>\r
12365 </TD>\r
12366 <TD width=15% BGCOLOR=#FBF5EF>\r
12367 <B>0x00000000</B>\r
12368 </TD>\r
12369 <TD width=35% BGCOLOR=#FBF5EF>\r
12370 <B>--</B>\r
12371 </TD>\r
12372 </TR>\r
12373 </TABLE>\r
12374 <P>\r
12375 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12376 <TR valign="top">\r
12377 <TD width=15% BGCOLOR=#C0FFC0>\r
12378 <B>Field Name</B>\r
12379 </TD>\r
12380 <TD width=15% BGCOLOR=#C0FFC0>\r
12381 <B>Bits</B>\r
12382 </TD>\r
12383 <TD width=10% BGCOLOR=#C0FFC0>\r
12384 <B>Mask</B>\r
12385 </TD>\r
12386 <TD width=10% BGCOLOR=#C0FFC0>\r
12387 <B>Value</B>\r
12388 </TD>\r
12389 <TD width=15% BGCOLOR=#C0FFC0>\r
12390 <B>Shifted Value</B>\r
12391 </TD>\r
12392 <TD width=35% BGCOLOR=#C0FFC0>\r
12393 <B>Description</B>\r
12394 </TD>\r
12395 </TR>\r
12396 <TR valign="top">\r
12397 <TD width=15% BGCOLOR=#FBF5EF>\r
12398 <B>PSU_CRF_APB_DBG_TRACE_CTRL_DIVISOR0</B>\r
12399 </TD>\r
12400 <TD width=15% BGCOLOR=#FBF5EF>\r
12401 <B>13:8</B>\r
12402 </TD>\r
12403 <TD width=10% BGCOLOR=#FBF5EF>\r
12404 <B>3f00</B>\r
12405 </TD>\r
12406 <TD width=10% BGCOLOR=#FBF5EF>\r
12407 <B>3f</B>\r
12408 </TD>\r
12409 <TD width=15% BGCOLOR=#FBF5EF>\r
12410 <B>3f00</B>\r
12411 </TD>\r
12412 <TD width=35% BGCOLOR=#FBF5EF>\r
12413 <B>6 bit divider</B>\r
12414 </TD>\r
12415 </TR>\r
12416 <TR valign="top">\r
12417 <TD width=15% BGCOLOR=#FBF5EF>\r
12418 <B>PSU_CRF_APB_DBG_TRACE_CTRL_SRCSEL</B>\r
12419 </TD>\r
12420 <TD width=15% BGCOLOR=#FBF5EF>\r
12421 <B>2:0</B>\r
12422 </TD>\r
12423 <TD width=10% BGCOLOR=#FBF5EF>\r
12424 <B>7</B>\r
12425 </TD>\r
12426 <TD width=10% BGCOLOR=#FBF5EF>\r
12427 <B>2</B>\r
12428 </TD>\r
12429 <TD width=15% BGCOLOR=#FBF5EF>\r
12430 <B>2</B>\r
12431 </TD>\r
12432 <TD width=35% BGCOLOR=#FBF5EF>\r
12433 <B>000 = IOPLL; 010 = DPLL; 011 = APLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
12434 </TD>\r
12435 </TR>\r
12436 <TR valign="top">\r
12437 <TD width=15% BGCOLOR=#FBF5EF>\r
12438 <B>PSU_CRF_APB_DBG_TRACE_CTRL_CLKACT</B>\r
12439 </TD>\r
12440 <TD width=15% BGCOLOR=#FBF5EF>\r
12441 <B>24:24</B>\r
12442 </TD>\r
12443 <TD width=10% BGCOLOR=#FBF5EF>\r
12444 <B>1000000</B>\r
12445 </TD>\r
12446 <TD width=10% BGCOLOR=#FBF5EF>\r
12447 <B>1</B>\r
12448 </TD>\r
12449 <TD width=15% BGCOLOR=#FBF5EF>\r
12450 <B>1000000</B>\r
12451 </TD>\r
12452 <TD width=35% BGCOLOR=#FBF5EF>\r
12453 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
12454 </TD>\r
12455 </TR>\r
12456 <TR valign="top">\r
12457 <TD width=15% BGCOLOR=#C0C0C0>\r
12458 <B>PSU_CRF_APB_DBG_TRACE_CTRL@0XFD1A0064</B>\r
12459 </TD>\r
12460 <TD width=15% BGCOLOR=#C0C0C0>\r
12461 <B>31:0</B>\r
12462 </TD>\r
12463 <TD width=10% BGCOLOR=#C0C0C0>\r
12464 <B>1003f07</B>\r
12465 </TD>\r
12466 <TD width=10% BGCOLOR=#C0C0C0>\r
12467 <B></B>\r
12468 </TD>\r
12469 <TD width=15% BGCOLOR=#C0C0C0>\r
12470 <B>1003f02</B>\r
12471 </TD>\r
12472 <TD width=35% BGCOLOR=#C0C0C0>\r
12473 <B>This register controls this reference clock</B>\r
12474 </TD>\r
12475 </TR>\r
12476 </TABLE>\r
12477 <P>\r
12478 <H2><a name="DBG_FPD_CTRL">Register (<A href=#mod___slcr> slcr </A>)DBG_FPD_CTRL</a></H2>\r
12479 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12480 <TR valign="top">\r
12481 <TD width=15% BGCOLOR=#FFFF00>\r
12482 <B>Register Name</B>\r
12483 </TD>\r
12484 <TD width=15% BGCOLOR=#FFFF00>\r
12485 <B>Address</B>\r
12486 </TD>\r
12487 <TD width=10% BGCOLOR=#FFFF00>\r
12488 <B>Width</B>\r
12489 </TD>\r
12490 <TD width=10% BGCOLOR=#FFFF00>\r
12491 <B>Type</B>\r
12492 </TD>\r
12493 <TD width=15% BGCOLOR=#FFFF00>\r
12494 <B>Reset Value</B>\r
12495 </TD>\r
12496 <TD width=35% BGCOLOR=#FFFF00>\r
12497 <B>Description</B>\r
12498 </TD>\r
12499 </TR>\r
12500 <TR valign="top">\r
12501 <TD width=15% BGCOLOR=#FBF5EF>\r
12502 <B>DBG_FPD_CTRL</B>\r
12503 </TD>\r
12504 <TD width=15% BGCOLOR=#FBF5EF>\r
12505 <B>0XFD1A0068</B>\r
12506 </TD>\r
12507 <TD width=10% BGCOLOR=#FBF5EF>\r
12508 <B>32</B>\r
12509 </TD>\r
12510 <TD width=10% BGCOLOR=#FBF5EF>\r
12511 <B>rw</B>\r
12512 </TD>\r
12513 <TD width=15% BGCOLOR=#FBF5EF>\r
12514 <B>0x00000000</B>\r
12515 </TD>\r
12516 <TD width=35% BGCOLOR=#FBF5EF>\r
12517 <B>--</B>\r
12518 </TD>\r
12519 </TR>\r
12520 </TABLE>\r
12521 <P>\r
12522 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12523 <TR valign="top">\r
12524 <TD width=15% BGCOLOR=#C0FFC0>\r
12525 <B>Field Name</B>\r
12526 </TD>\r
12527 <TD width=15% BGCOLOR=#C0FFC0>\r
12528 <B>Bits</B>\r
12529 </TD>\r
12530 <TD width=10% BGCOLOR=#C0FFC0>\r
12531 <B>Mask</B>\r
12532 </TD>\r
12533 <TD width=10% BGCOLOR=#C0FFC0>\r
12534 <B>Value</B>\r
12535 </TD>\r
12536 <TD width=15% BGCOLOR=#C0FFC0>\r
12537 <B>Shifted Value</B>\r
12538 </TD>\r
12539 <TD width=35% BGCOLOR=#C0FFC0>\r
12540 <B>Description</B>\r
12541 </TD>\r
12542 </TR>\r
12543 <TR valign="top">\r
12544 <TD width=15% BGCOLOR=#FBF5EF>\r
12545 <B>PSU_CRF_APB_DBG_FPD_CTRL_DIVISOR0</B>\r
12546 </TD>\r
12547 <TD width=15% BGCOLOR=#FBF5EF>\r
12548 <B>13:8</B>\r
12549 </TD>\r
12550 <TD width=10% BGCOLOR=#FBF5EF>\r
12551 <B>3f00</B>\r
12552 </TD>\r
12553 <TD width=10% BGCOLOR=#FBF5EF>\r
12554 <B>3f</B>\r
12555 </TD>\r
12556 <TD width=15% BGCOLOR=#FBF5EF>\r
12557 <B>3f00</B>\r
12558 </TD>\r
12559 <TD width=35% BGCOLOR=#FBF5EF>\r
12560 <B>6 bit divider</B>\r
12561 </TD>\r
12562 </TR>\r
12563 <TR valign="top">\r
12564 <TD width=15% BGCOLOR=#FBF5EF>\r
12565 <B>PSU_CRF_APB_DBG_FPD_CTRL_SRCSEL</B>\r
12566 </TD>\r
12567 <TD width=15% BGCOLOR=#FBF5EF>\r
12568 <B>2:0</B>\r
12569 </TD>\r
12570 <TD width=10% BGCOLOR=#FBF5EF>\r
12571 <B>7</B>\r
12572 </TD>\r
12573 <TD width=10% BGCOLOR=#FBF5EF>\r
12574 <B>2</B>\r
12575 </TD>\r
12576 <TD width=15% BGCOLOR=#FBF5EF>\r
12577 <B>2</B>\r
12578 </TD>\r
12579 <TD width=35% BGCOLOR=#FBF5EF>\r
12580 <B>000 = IOPLL; 010 = DPLL; 011 = APLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
12581 </TD>\r
12582 </TR>\r
12583 <TR valign="top">\r
12584 <TD width=15% BGCOLOR=#FBF5EF>\r
12585 <B>PSU_CRF_APB_DBG_FPD_CTRL_CLKACT</B>\r
12586 </TD>\r
12587 <TD width=15% BGCOLOR=#FBF5EF>\r
12588 <B>24:24</B>\r
12589 </TD>\r
12590 <TD width=10% BGCOLOR=#FBF5EF>\r
12591 <B>1000000</B>\r
12592 </TD>\r
12593 <TD width=10% BGCOLOR=#FBF5EF>\r
12594 <B>1</B>\r
12595 </TD>\r
12596 <TD width=15% BGCOLOR=#FBF5EF>\r
12597 <B>1000000</B>\r
12598 </TD>\r
12599 <TD width=35% BGCOLOR=#FBF5EF>\r
12600 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
12601 </TD>\r
12602 </TR>\r
12603 <TR valign="top">\r
12604 <TD width=15% BGCOLOR=#C0C0C0>\r
12605 <B>PSU_CRF_APB_DBG_FPD_CTRL@0XFD1A0068</B>\r
12606 </TD>\r
12607 <TD width=15% BGCOLOR=#C0C0C0>\r
12608 <B>31:0</B>\r
12609 </TD>\r
12610 <TD width=10% BGCOLOR=#C0C0C0>\r
12611 <B>1003f07</B>\r
12612 </TD>\r
12613 <TD width=10% BGCOLOR=#C0C0C0>\r
12614 <B></B>\r
12615 </TD>\r
12616 <TD width=15% BGCOLOR=#C0C0C0>\r
12617 <B>1003f02</B>\r
12618 </TD>\r
12619 <TD width=35% BGCOLOR=#C0C0C0>\r
12620 <B>This register controls this reference clock</B>\r
12621 </TD>\r
12622 </TR>\r
12623 </TABLE>\r
12624 <P>\r
12625 <H2><a name="DDR_CTRL">Register (<A href=#mod___slcr> slcr </A>)DDR_CTRL</a></H2>\r
12626 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12627 <TR valign="top">\r
12628 <TD width=15% BGCOLOR=#FFFF00>\r
12629 <B>Register Name</B>\r
12630 </TD>\r
12631 <TD width=15% BGCOLOR=#FFFF00>\r
12632 <B>Address</B>\r
12633 </TD>\r
12634 <TD width=10% BGCOLOR=#FFFF00>\r
12635 <B>Width</B>\r
12636 </TD>\r
12637 <TD width=10% BGCOLOR=#FFFF00>\r
12638 <B>Type</B>\r
12639 </TD>\r
12640 <TD width=15% BGCOLOR=#FFFF00>\r
12641 <B>Reset Value</B>\r
12642 </TD>\r
12643 <TD width=35% BGCOLOR=#FFFF00>\r
12644 <B>Description</B>\r
12645 </TD>\r
12646 </TR>\r
12647 <TR valign="top">\r
12648 <TD width=15% BGCOLOR=#FBF5EF>\r
12649 <B>DDR_CTRL</B>\r
12650 </TD>\r
12651 <TD width=15% BGCOLOR=#FBF5EF>\r
12652 <B>0XFD1A0080</B>\r
12653 </TD>\r
12654 <TD width=10% BGCOLOR=#FBF5EF>\r
12655 <B>32</B>\r
12656 </TD>\r
12657 <TD width=10% BGCOLOR=#FBF5EF>\r
12658 <B>rw</B>\r
12659 </TD>\r
12660 <TD width=15% BGCOLOR=#FBF5EF>\r
12661 <B>0x00000000</B>\r
12662 </TD>\r
12663 <TD width=35% BGCOLOR=#FBF5EF>\r
12664 <B>--</B>\r
12665 </TD>\r
12666 </TR>\r
12667 </TABLE>\r
12668 <P>\r
12669 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12670 <TR valign="top">\r
12671 <TD width=15% BGCOLOR=#C0FFC0>\r
12672 <B>Field Name</B>\r
12673 </TD>\r
12674 <TD width=15% BGCOLOR=#C0FFC0>\r
12675 <B>Bits</B>\r
12676 </TD>\r
12677 <TD width=10% BGCOLOR=#C0FFC0>\r
12678 <B>Mask</B>\r
12679 </TD>\r
12680 <TD width=10% BGCOLOR=#C0FFC0>\r
12681 <B>Value</B>\r
12682 </TD>\r
12683 <TD width=15% BGCOLOR=#C0FFC0>\r
12684 <B>Shifted Value</B>\r
12685 </TD>\r
12686 <TD width=35% BGCOLOR=#C0FFC0>\r
12687 <B>Description</B>\r
12688 </TD>\r
12689 </TR>\r
12690 <TR valign="top">\r
12691 <TD width=15% BGCOLOR=#FBF5EF>\r
12692 <B>PSU_CRF_APB_DDR_CTRL_DIVISOR0</B>\r
12693 </TD>\r
12694 <TD width=15% BGCOLOR=#FBF5EF>\r
12695 <B>13:8</B>\r
12696 </TD>\r
12697 <TD width=10% BGCOLOR=#FBF5EF>\r
12698 <B>3f00</B>\r
12699 </TD>\r
12700 <TD width=10% BGCOLOR=#FBF5EF>\r
12701 <B>a</B>\r
12702 </TD>\r
12703 <TD width=15% BGCOLOR=#FBF5EF>\r
12704 <B>a00</B>\r
12705 </TD>\r
12706 <TD width=35% BGCOLOR=#FBF5EF>\r
12707 <B>6 bit divider</B>\r
12708 </TD>\r
12709 </TR>\r
12710 <TR valign="top">\r
12711 <TD width=15% BGCOLOR=#FBF5EF>\r
12712 <B>PSU_CRF_APB_DDR_CTRL_SRCSEL</B>\r
12713 </TD>\r
12714 <TD width=15% BGCOLOR=#FBF5EF>\r
12715 <B>2:0</B>\r
12716 </TD>\r
12717 <TD width=10% BGCOLOR=#FBF5EF>\r
12718 <B>7</B>\r
12719 </TD>\r
12720 <TD width=10% BGCOLOR=#FBF5EF>\r
12721 <B>0</B>\r
12722 </TD>\r
12723 <TD width=15% BGCOLOR=#FBF5EF>\r
12724 <B>0</B>\r
12725 </TD>\r
12726 <TD width=35% BGCOLOR=#FBF5EF>\r
12727 <B>000 = DPLL; 001 = VPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
12728 </TD>\r
12729 </TR>\r
12730 <TR valign="top">\r
12731 <TD width=15% BGCOLOR=#C0C0C0>\r
12732 <B>PSU_CRF_APB_DDR_CTRL@0XFD1A0080</B>\r
12733 </TD>\r
12734 <TD width=15% BGCOLOR=#C0C0C0>\r
12735 <B>31:0</B>\r
12736 </TD>\r
12737 <TD width=10% BGCOLOR=#C0C0C0>\r
12738 <B>3f07</B>\r
12739 </TD>\r
12740 <TD width=10% BGCOLOR=#C0C0C0>\r
12741 <B></B>\r
12742 </TD>\r
12743 <TD width=15% BGCOLOR=#C0C0C0>\r
12744 <B>a00</B>\r
12745 </TD>\r
12746 <TD width=35% BGCOLOR=#C0C0C0>\r
12747 <B>This register controls this reference clock</B>\r
12748 </TD>\r
12749 </TR>\r
12750 </TABLE>\r
12751 <P>\r
12752 <H2><a name="GPU_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)GPU_REF_CTRL</a></H2>\r
12753 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12754 <TR valign="top">\r
12755 <TD width=15% BGCOLOR=#FFFF00>\r
12756 <B>Register Name</B>\r
12757 </TD>\r
12758 <TD width=15% BGCOLOR=#FFFF00>\r
12759 <B>Address</B>\r
12760 </TD>\r
12761 <TD width=10% BGCOLOR=#FFFF00>\r
12762 <B>Width</B>\r
12763 </TD>\r
12764 <TD width=10% BGCOLOR=#FFFF00>\r
12765 <B>Type</B>\r
12766 </TD>\r
12767 <TD width=15% BGCOLOR=#FFFF00>\r
12768 <B>Reset Value</B>\r
12769 </TD>\r
12770 <TD width=35% BGCOLOR=#FFFF00>\r
12771 <B>Description</B>\r
12772 </TD>\r
12773 </TR>\r
12774 <TR valign="top">\r
12775 <TD width=15% BGCOLOR=#FBF5EF>\r
12776 <B>GPU_REF_CTRL</B>\r
12777 </TD>\r
12778 <TD width=15% BGCOLOR=#FBF5EF>\r
12779 <B>0XFD1A0084</B>\r
12780 </TD>\r
12781 <TD width=10% BGCOLOR=#FBF5EF>\r
12782 <B>32</B>\r
12783 </TD>\r
12784 <TD width=10% BGCOLOR=#FBF5EF>\r
12785 <B>rw</B>\r
12786 </TD>\r
12787 <TD width=15% BGCOLOR=#FBF5EF>\r
12788 <B>0x00000000</B>\r
12789 </TD>\r
12790 <TD width=35% BGCOLOR=#FBF5EF>\r
12791 <B>--</B>\r
12792 </TD>\r
12793 </TR>\r
12794 </TABLE>\r
12795 <P>\r
12796 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12797 <TR valign="top">\r
12798 <TD width=15% BGCOLOR=#C0FFC0>\r
12799 <B>Field Name</B>\r
12800 </TD>\r
12801 <TD width=15% BGCOLOR=#C0FFC0>\r
12802 <B>Bits</B>\r
12803 </TD>\r
12804 <TD width=10% BGCOLOR=#C0FFC0>\r
12805 <B>Mask</B>\r
12806 </TD>\r
12807 <TD width=10% BGCOLOR=#C0FFC0>\r
12808 <B>Value</B>\r
12809 </TD>\r
12810 <TD width=15% BGCOLOR=#C0FFC0>\r
12811 <B>Shifted Value</B>\r
12812 </TD>\r
12813 <TD width=35% BGCOLOR=#C0FFC0>\r
12814 <B>Description</B>\r
12815 </TD>\r
12816 </TR>\r
12817 <TR valign="top">\r
12818 <TD width=15% BGCOLOR=#FBF5EF>\r
12819 <B>PSU_CRF_APB_GPU_REF_CTRL_DIVISOR0</B>\r
12820 </TD>\r
12821 <TD width=15% BGCOLOR=#FBF5EF>\r
12822 <B>13:8</B>\r
12823 </TD>\r
12824 <TD width=10% BGCOLOR=#FBF5EF>\r
12825 <B>3f00</B>\r
12826 </TD>\r
12827 <TD width=10% BGCOLOR=#FBF5EF>\r
12828 <B>3f</B>\r
12829 </TD>\r
12830 <TD width=15% BGCOLOR=#FBF5EF>\r
12831 <B>3f00</B>\r
12832 </TD>\r
12833 <TD width=35% BGCOLOR=#FBF5EF>\r
12834 <B>6 bit divider</B>\r
12835 </TD>\r
12836 </TR>\r
12837 <TR valign="top">\r
12838 <TD width=15% BGCOLOR=#FBF5EF>\r
12839 <B>PSU_CRF_APB_GPU_REF_CTRL_SRCSEL</B>\r
12840 </TD>\r
12841 <TD width=15% BGCOLOR=#FBF5EF>\r
12842 <B>2:0</B>\r
12843 </TD>\r
12844 <TD width=10% BGCOLOR=#FBF5EF>\r
12845 <B>7</B>\r
12846 </TD>\r
12847 <TD width=10% BGCOLOR=#FBF5EF>\r
12848 <B>2</B>\r
12849 </TD>\r
12850 <TD width=15% BGCOLOR=#FBF5EF>\r
12851 <B>2</B>\r
12852 </TD>\r
12853 <TD width=35% BGCOLOR=#FBF5EF>\r
12854 <B>000 = IOPLL; 010 = VPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
12855 </TD>\r
12856 </TR>\r
12857 <TR valign="top">\r
12858 <TD width=15% BGCOLOR=#FBF5EF>\r
12859 <B>PSU_CRF_APB_GPU_REF_CTRL_CLKACT</B>\r
12860 </TD>\r
12861 <TD width=15% BGCOLOR=#FBF5EF>\r
12862 <B>24:24</B>\r
12863 </TD>\r
12864 <TD width=10% BGCOLOR=#FBF5EF>\r
12865 <B>1000000</B>\r
12866 </TD>\r
12867 <TD width=10% BGCOLOR=#FBF5EF>\r
12868 <B>1</B>\r
12869 </TD>\r
12870 <TD width=15% BGCOLOR=#FBF5EF>\r
12871 <B>1000000</B>\r
12872 </TD>\r
12873 <TD width=35% BGCOLOR=#FBF5EF>\r
12874 <B>Clock active signal. Switch to 0 to disable the clock. Will stop clock for both Pixel Processors below</B>\r
12875 </TD>\r
12876 </TR>\r
12877 <TR valign="top">\r
12878 <TD width=15% BGCOLOR=#FBF5EF>\r
12879 <B>PSU_CRF_APB_GPU_REF_CTRL_PP0_CLKACT</B>\r
12880 </TD>\r
12881 <TD width=15% BGCOLOR=#FBF5EF>\r
12882 <B>25:25</B>\r
12883 </TD>\r
12884 <TD width=10% BGCOLOR=#FBF5EF>\r
12885 <B>2000000</B>\r
12886 </TD>\r
12887 <TD width=10% BGCOLOR=#FBF5EF>\r
12888 <B>1</B>\r
12889 </TD>\r
12890 <TD width=15% BGCOLOR=#FBF5EF>\r
12891 <B>2000000</B>\r
12892 </TD>\r
12893 <TD width=35% BGCOLOR=#FBF5EF>\r
12894 <B>Clock active signal for Pixel Processor. Switch to 0 to disable the clock</B>\r
12895 </TD>\r
12896 </TR>\r
12897 <TR valign="top">\r
12898 <TD width=15% BGCOLOR=#FBF5EF>\r
12899 <B>PSU_CRF_APB_GPU_REF_CTRL_PP1_CLKACT</B>\r
12900 </TD>\r
12901 <TD width=15% BGCOLOR=#FBF5EF>\r
12902 <B>26:26</B>\r
12903 </TD>\r
12904 <TD width=10% BGCOLOR=#FBF5EF>\r
12905 <B>4000000</B>\r
12906 </TD>\r
12907 <TD width=10% BGCOLOR=#FBF5EF>\r
12908 <B>1</B>\r
12909 </TD>\r
12910 <TD width=15% BGCOLOR=#FBF5EF>\r
12911 <B>4000000</B>\r
12912 </TD>\r
12913 <TD width=35% BGCOLOR=#FBF5EF>\r
12914 <B>Clock active signal for Pixel Processor. Switch to 0 to disable the clock</B>\r
12915 </TD>\r
12916 </TR>\r
12917 <TR valign="top">\r
12918 <TD width=15% BGCOLOR=#C0C0C0>\r
12919 <B>PSU_CRF_APB_GPU_REF_CTRL@0XFD1A0084</B>\r
12920 </TD>\r
12921 <TD width=15% BGCOLOR=#C0C0C0>\r
12922 <B>31:0</B>\r
12923 </TD>\r
12924 <TD width=10% BGCOLOR=#C0C0C0>\r
12925 <B>7003f07</B>\r
12926 </TD>\r
12927 <TD width=10% BGCOLOR=#C0C0C0>\r
12928 <B></B>\r
12929 </TD>\r
12930 <TD width=15% BGCOLOR=#C0C0C0>\r
12931 <B>7003f02</B>\r
12932 </TD>\r
12933 <TD width=35% BGCOLOR=#C0C0C0>\r
12934 <B>This register controls this reference clock</B>\r
12935 </TD>\r
12936 </TR>\r
12937 </TABLE>\r
12938 <P>\r
12939 <H2><a name="GDMA_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)GDMA_REF_CTRL</a></H2>\r
12940 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12941 <TR valign="top">\r
12942 <TD width=15% BGCOLOR=#FFFF00>\r
12943 <B>Register Name</B>\r
12944 </TD>\r
12945 <TD width=15% BGCOLOR=#FFFF00>\r
12946 <B>Address</B>\r
12947 </TD>\r
12948 <TD width=10% BGCOLOR=#FFFF00>\r
12949 <B>Width</B>\r
12950 </TD>\r
12951 <TD width=10% BGCOLOR=#FFFF00>\r
12952 <B>Type</B>\r
12953 </TD>\r
12954 <TD width=15% BGCOLOR=#FFFF00>\r
12955 <B>Reset Value</B>\r
12956 </TD>\r
12957 <TD width=35% BGCOLOR=#FFFF00>\r
12958 <B>Description</B>\r
12959 </TD>\r
12960 </TR>\r
12961 <TR valign="top">\r
12962 <TD width=15% BGCOLOR=#FBF5EF>\r
12963 <B>GDMA_REF_CTRL</B>\r
12964 </TD>\r
12965 <TD width=15% BGCOLOR=#FBF5EF>\r
12966 <B>0XFD1A00B8</B>\r
12967 </TD>\r
12968 <TD width=10% BGCOLOR=#FBF5EF>\r
12969 <B>32</B>\r
12970 </TD>\r
12971 <TD width=10% BGCOLOR=#FBF5EF>\r
12972 <B>rw</B>\r
12973 </TD>\r
12974 <TD width=15% BGCOLOR=#FBF5EF>\r
12975 <B>0x00000000</B>\r
12976 </TD>\r
12977 <TD width=35% BGCOLOR=#FBF5EF>\r
12978 <B>--</B>\r
12979 </TD>\r
12980 </TR>\r
12981 </TABLE>\r
12982 <P>\r
12983 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
12984 <TR valign="top">\r
12985 <TD width=15% BGCOLOR=#C0FFC0>\r
12986 <B>Field Name</B>\r
12987 </TD>\r
12988 <TD width=15% BGCOLOR=#C0FFC0>\r
12989 <B>Bits</B>\r
12990 </TD>\r
12991 <TD width=10% BGCOLOR=#C0FFC0>\r
12992 <B>Mask</B>\r
12993 </TD>\r
12994 <TD width=10% BGCOLOR=#C0FFC0>\r
12995 <B>Value</B>\r
12996 </TD>\r
12997 <TD width=15% BGCOLOR=#C0FFC0>\r
12998 <B>Shifted Value</B>\r
12999 </TD>\r
13000 <TD width=35% BGCOLOR=#C0FFC0>\r
13001 <B>Description</B>\r
13002 </TD>\r
13003 </TR>\r
13004 <TR valign="top">\r
13005 <TD width=15% BGCOLOR=#FBF5EF>\r
13006 <B>PSU_CRF_APB_GDMA_REF_CTRL_DIVISOR0</B>\r
13007 </TD>\r
13008 <TD width=15% BGCOLOR=#FBF5EF>\r
13009 <B>13:8</B>\r
13010 </TD>\r
13011 <TD width=10% BGCOLOR=#FBF5EF>\r
13012 <B>3f00</B>\r
13013 </TD>\r
13014 <TD width=10% BGCOLOR=#FBF5EF>\r
13015 <B>3</B>\r
13016 </TD>\r
13017 <TD width=15% BGCOLOR=#FBF5EF>\r
13018 <B>300</B>\r
13019 </TD>\r
13020 <TD width=35% BGCOLOR=#FBF5EF>\r
13021 <B>6 bit divider</B>\r
13022 </TD>\r
13023 </TR>\r
13024 <TR valign="top">\r
13025 <TD width=15% BGCOLOR=#FBF5EF>\r
13026 <B>PSU_CRF_APB_GDMA_REF_CTRL_SRCSEL</B>\r
13027 </TD>\r
13028 <TD width=15% BGCOLOR=#FBF5EF>\r
13029 <B>2:0</B>\r
13030 </TD>\r
13031 <TD width=10% BGCOLOR=#FBF5EF>\r
13032 <B>7</B>\r
13033 </TD>\r
13034 <TD width=10% BGCOLOR=#FBF5EF>\r
13035 <B>3</B>\r
13036 </TD>\r
13037 <TD width=15% BGCOLOR=#FBF5EF>\r
13038 <B>3</B>\r
13039 </TD>\r
13040 <TD width=35% BGCOLOR=#FBF5EF>\r
13041 <B>000 = APLL; 010 = VPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
13042 </TD>\r
13043 </TR>\r
13044 <TR valign="top">\r
13045 <TD width=15% BGCOLOR=#FBF5EF>\r
13046 <B>PSU_CRF_APB_GDMA_REF_CTRL_CLKACT</B>\r
13047 </TD>\r
13048 <TD width=15% BGCOLOR=#FBF5EF>\r
13049 <B>24:24</B>\r
13050 </TD>\r
13051 <TD width=10% BGCOLOR=#FBF5EF>\r
13052 <B>1000000</B>\r
13053 </TD>\r
13054 <TD width=10% BGCOLOR=#FBF5EF>\r
13055 <B>1</B>\r
13056 </TD>\r
13057 <TD width=15% BGCOLOR=#FBF5EF>\r
13058 <B>1000000</B>\r
13059 </TD>\r
13060 <TD width=35% BGCOLOR=#FBF5EF>\r
13061 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
13062 </TD>\r
13063 </TR>\r
13064 <TR valign="top">\r
13065 <TD width=15% BGCOLOR=#C0C0C0>\r
13066 <B>PSU_CRF_APB_GDMA_REF_CTRL@0XFD1A00B8</B>\r
13067 </TD>\r
13068 <TD width=15% BGCOLOR=#C0C0C0>\r
13069 <B>31:0</B>\r
13070 </TD>\r
13071 <TD width=10% BGCOLOR=#C0C0C0>\r
13072 <B>1003f07</B>\r
13073 </TD>\r
13074 <TD width=10% BGCOLOR=#C0C0C0>\r
13075 <B></B>\r
13076 </TD>\r
13077 <TD width=15% BGCOLOR=#C0C0C0>\r
13078 <B>1000303</B>\r
13079 </TD>\r
13080 <TD width=35% BGCOLOR=#C0C0C0>\r
13081 <B>This register controls this reference clock</B>\r
13082 </TD>\r
13083 </TR>\r
13084 </TABLE>\r
13085 <P>\r
13086 <H2><a name="DPDMA_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)DPDMA_REF_CTRL</a></H2>\r
13087 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13088 <TR valign="top">\r
13089 <TD width=15% BGCOLOR=#FFFF00>\r
13090 <B>Register Name</B>\r
13091 </TD>\r
13092 <TD width=15% BGCOLOR=#FFFF00>\r
13093 <B>Address</B>\r
13094 </TD>\r
13095 <TD width=10% BGCOLOR=#FFFF00>\r
13096 <B>Width</B>\r
13097 </TD>\r
13098 <TD width=10% BGCOLOR=#FFFF00>\r
13099 <B>Type</B>\r
13100 </TD>\r
13101 <TD width=15% BGCOLOR=#FFFF00>\r
13102 <B>Reset Value</B>\r
13103 </TD>\r
13104 <TD width=35% BGCOLOR=#FFFF00>\r
13105 <B>Description</B>\r
13106 </TD>\r
13107 </TR>\r
13108 <TR valign="top">\r
13109 <TD width=15% BGCOLOR=#FBF5EF>\r
13110 <B>DPDMA_REF_CTRL</B>\r
13111 </TD>\r
13112 <TD width=15% BGCOLOR=#FBF5EF>\r
13113 <B>0XFD1A00BC</B>\r
13114 </TD>\r
13115 <TD width=10% BGCOLOR=#FBF5EF>\r
13116 <B>32</B>\r
13117 </TD>\r
13118 <TD width=10% BGCOLOR=#FBF5EF>\r
13119 <B>rw</B>\r
13120 </TD>\r
13121 <TD width=15% BGCOLOR=#FBF5EF>\r
13122 <B>0x00000000</B>\r
13123 </TD>\r
13124 <TD width=35% BGCOLOR=#FBF5EF>\r
13125 <B>--</B>\r
13126 </TD>\r
13127 </TR>\r
13128 </TABLE>\r
13129 <P>\r
13130 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13131 <TR valign="top">\r
13132 <TD width=15% BGCOLOR=#C0FFC0>\r
13133 <B>Field Name</B>\r
13134 </TD>\r
13135 <TD width=15% BGCOLOR=#C0FFC0>\r
13136 <B>Bits</B>\r
13137 </TD>\r
13138 <TD width=10% BGCOLOR=#C0FFC0>\r
13139 <B>Mask</B>\r
13140 </TD>\r
13141 <TD width=10% BGCOLOR=#C0FFC0>\r
13142 <B>Value</B>\r
13143 </TD>\r
13144 <TD width=15% BGCOLOR=#C0FFC0>\r
13145 <B>Shifted Value</B>\r
13146 </TD>\r
13147 <TD width=35% BGCOLOR=#C0FFC0>\r
13148 <B>Description</B>\r
13149 </TD>\r
13150 </TR>\r
13151 <TR valign="top">\r
13152 <TD width=15% BGCOLOR=#FBF5EF>\r
13153 <B>PSU_CRF_APB_DPDMA_REF_CTRL_DIVISOR0</B>\r
13154 </TD>\r
13155 <TD width=15% BGCOLOR=#FBF5EF>\r
13156 <B>13:8</B>\r
13157 </TD>\r
13158 <TD width=10% BGCOLOR=#FBF5EF>\r
13159 <B>3f00</B>\r
13160 </TD>\r
13161 <TD width=10% BGCOLOR=#FBF5EF>\r
13162 <B>3</B>\r
13163 </TD>\r
13164 <TD width=15% BGCOLOR=#FBF5EF>\r
13165 <B>300</B>\r
13166 </TD>\r
13167 <TD width=35% BGCOLOR=#FBF5EF>\r
13168 <B>6 bit divider</B>\r
13169 </TD>\r
13170 </TR>\r
13171 <TR valign="top">\r
13172 <TD width=15% BGCOLOR=#FBF5EF>\r
13173 <B>PSU_CRF_APB_DPDMA_REF_CTRL_SRCSEL</B>\r
13174 </TD>\r
13175 <TD width=15% BGCOLOR=#FBF5EF>\r
13176 <B>2:0</B>\r
13177 </TD>\r
13178 <TD width=10% BGCOLOR=#FBF5EF>\r
13179 <B>7</B>\r
13180 </TD>\r
13181 <TD width=10% BGCOLOR=#FBF5EF>\r
13182 <B>3</B>\r
13183 </TD>\r
13184 <TD width=15% BGCOLOR=#FBF5EF>\r
13185 <B>3</B>\r
13186 </TD>\r
13187 <TD width=35% BGCOLOR=#FBF5EF>\r
13188 <B>000 = APLL; 010 = VPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
13189 </TD>\r
13190 </TR>\r
13191 <TR valign="top">\r
13192 <TD width=15% BGCOLOR=#FBF5EF>\r
13193 <B>PSU_CRF_APB_DPDMA_REF_CTRL_CLKACT</B>\r
13194 </TD>\r
13195 <TD width=15% BGCOLOR=#FBF5EF>\r
13196 <B>24:24</B>\r
13197 </TD>\r
13198 <TD width=10% BGCOLOR=#FBF5EF>\r
13199 <B>1000000</B>\r
13200 </TD>\r
13201 <TD width=10% BGCOLOR=#FBF5EF>\r
13202 <B>1</B>\r
13203 </TD>\r
13204 <TD width=15% BGCOLOR=#FBF5EF>\r
13205 <B>1000000</B>\r
13206 </TD>\r
13207 <TD width=35% BGCOLOR=#FBF5EF>\r
13208 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
13209 </TD>\r
13210 </TR>\r
13211 <TR valign="top">\r
13212 <TD width=15% BGCOLOR=#C0C0C0>\r
13213 <B>PSU_CRF_APB_DPDMA_REF_CTRL@0XFD1A00BC</B>\r
13214 </TD>\r
13215 <TD width=15% BGCOLOR=#C0C0C0>\r
13216 <B>31:0</B>\r
13217 </TD>\r
13218 <TD width=10% BGCOLOR=#C0C0C0>\r
13219 <B>1003f07</B>\r
13220 </TD>\r
13221 <TD width=10% BGCOLOR=#C0C0C0>\r
13222 <B></B>\r
13223 </TD>\r
13224 <TD width=15% BGCOLOR=#C0C0C0>\r
13225 <B>1000303</B>\r
13226 </TD>\r
13227 <TD width=35% BGCOLOR=#C0C0C0>\r
13228 <B>This register controls this reference clock</B>\r
13229 </TD>\r
13230 </TR>\r
13231 </TABLE>\r
13232 <P>\r
13233 <H2><a name="TOPSW_MAIN_CTRL">Register (<A href=#mod___slcr> slcr </A>)TOPSW_MAIN_CTRL</a></H2>\r
13234 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13235 <TR valign="top">\r
13236 <TD width=15% BGCOLOR=#FFFF00>\r
13237 <B>Register Name</B>\r
13238 </TD>\r
13239 <TD width=15% BGCOLOR=#FFFF00>\r
13240 <B>Address</B>\r
13241 </TD>\r
13242 <TD width=10% BGCOLOR=#FFFF00>\r
13243 <B>Width</B>\r
13244 </TD>\r
13245 <TD width=10% BGCOLOR=#FFFF00>\r
13246 <B>Type</B>\r
13247 </TD>\r
13248 <TD width=15% BGCOLOR=#FFFF00>\r
13249 <B>Reset Value</B>\r
13250 </TD>\r
13251 <TD width=35% BGCOLOR=#FFFF00>\r
13252 <B>Description</B>\r
13253 </TD>\r
13254 </TR>\r
13255 <TR valign="top">\r
13256 <TD width=15% BGCOLOR=#FBF5EF>\r
13257 <B>TOPSW_MAIN_CTRL</B>\r
13258 </TD>\r
13259 <TD width=15% BGCOLOR=#FBF5EF>\r
13260 <B>0XFD1A00C0</B>\r
13261 </TD>\r
13262 <TD width=10% BGCOLOR=#FBF5EF>\r
13263 <B>32</B>\r
13264 </TD>\r
13265 <TD width=10% BGCOLOR=#FBF5EF>\r
13266 <B>rw</B>\r
13267 </TD>\r
13268 <TD width=15% BGCOLOR=#FBF5EF>\r
13269 <B>0x00000000</B>\r
13270 </TD>\r
13271 <TD width=35% BGCOLOR=#FBF5EF>\r
13272 <B>--</B>\r
13273 </TD>\r
13274 </TR>\r
13275 </TABLE>\r
13276 <P>\r
13277 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13278 <TR valign="top">\r
13279 <TD width=15% BGCOLOR=#C0FFC0>\r
13280 <B>Field Name</B>\r
13281 </TD>\r
13282 <TD width=15% BGCOLOR=#C0FFC0>\r
13283 <B>Bits</B>\r
13284 </TD>\r
13285 <TD width=10% BGCOLOR=#C0FFC0>\r
13286 <B>Mask</B>\r
13287 </TD>\r
13288 <TD width=10% BGCOLOR=#C0FFC0>\r
13289 <B>Value</B>\r
13290 </TD>\r
13291 <TD width=15% BGCOLOR=#C0FFC0>\r
13292 <B>Shifted Value</B>\r
13293 </TD>\r
13294 <TD width=35% BGCOLOR=#C0FFC0>\r
13295 <B>Description</B>\r
13296 </TD>\r
13297 </TR>\r
13298 <TR valign="top">\r
13299 <TD width=15% BGCOLOR=#FBF5EF>\r
13300 <B>PSU_CRF_APB_TOPSW_MAIN_CTRL_DIVISOR0</B>\r
13301 </TD>\r
13302 <TD width=15% BGCOLOR=#FBF5EF>\r
13303 <B>13:8</B>\r
13304 </TD>\r
13305 <TD width=10% BGCOLOR=#FBF5EF>\r
13306 <B>3f00</B>\r
13307 </TD>\r
13308 <TD width=10% BGCOLOR=#FBF5EF>\r
13309 <B>3</B>\r
13310 </TD>\r
13311 <TD width=15% BGCOLOR=#FBF5EF>\r
13312 <B>300</B>\r
13313 </TD>\r
13314 <TD width=35% BGCOLOR=#FBF5EF>\r
13315 <B>6 bit divider</B>\r
13316 </TD>\r
13317 </TR>\r
13318 <TR valign="top">\r
13319 <TD width=15% BGCOLOR=#FBF5EF>\r
13320 <B>PSU_CRF_APB_TOPSW_MAIN_CTRL_SRCSEL</B>\r
13321 </TD>\r
13322 <TD width=15% BGCOLOR=#FBF5EF>\r
13323 <B>2:0</B>\r
13324 </TD>\r
13325 <TD width=10% BGCOLOR=#FBF5EF>\r
13326 <B>7</B>\r
13327 </TD>\r
13328 <TD width=10% BGCOLOR=#FBF5EF>\r
13329 <B>3</B>\r
13330 </TD>\r
13331 <TD width=15% BGCOLOR=#FBF5EF>\r
13332 <B>3</B>\r
13333 </TD>\r
13334 <TD width=35% BGCOLOR=#FBF5EF>\r
13335 <B>000 = APLL; 010 = VPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
13336 </TD>\r
13337 </TR>\r
13338 <TR valign="top">\r
13339 <TD width=15% BGCOLOR=#FBF5EF>\r
13340 <B>PSU_CRF_APB_TOPSW_MAIN_CTRL_CLKACT</B>\r
13341 </TD>\r
13342 <TD width=15% BGCOLOR=#FBF5EF>\r
13343 <B>24:24</B>\r
13344 </TD>\r
13345 <TD width=10% BGCOLOR=#FBF5EF>\r
13346 <B>1000000</B>\r
13347 </TD>\r
13348 <TD width=10% BGCOLOR=#FBF5EF>\r
13349 <B>1</B>\r
13350 </TD>\r
13351 <TD width=15% BGCOLOR=#FBF5EF>\r
13352 <B>1000000</B>\r
13353 </TD>\r
13354 <TD width=35% BGCOLOR=#FBF5EF>\r
13355 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
13356 </TD>\r
13357 </TR>\r
13358 <TR valign="top">\r
13359 <TD width=15% BGCOLOR=#C0C0C0>\r
13360 <B>PSU_CRF_APB_TOPSW_MAIN_CTRL@0XFD1A00C0</B>\r
13361 </TD>\r
13362 <TD width=15% BGCOLOR=#C0C0C0>\r
13363 <B>31:0</B>\r
13364 </TD>\r
13365 <TD width=10% BGCOLOR=#C0C0C0>\r
13366 <B>1003f07</B>\r
13367 </TD>\r
13368 <TD width=10% BGCOLOR=#C0C0C0>\r
13369 <B></B>\r
13370 </TD>\r
13371 <TD width=15% BGCOLOR=#C0C0C0>\r
13372 <B>1000303</B>\r
13373 </TD>\r
13374 <TD width=35% BGCOLOR=#C0C0C0>\r
13375 <B>This register controls this reference clock</B>\r
13376 </TD>\r
13377 </TR>\r
13378 </TABLE>\r
13379 <P>\r
13380 <H2><a name="TOPSW_LSBUS_CTRL">Register (<A href=#mod___slcr> slcr </A>)TOPSW_LSBUS_CTRL</a></H2>\r
13381 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13382 <TR valign="top">\r
13383 <TD width=15% BGCOLOR=#FFFF00>\r
13384 <B>Register Name</B>\r
13385 </TD>\r
13386 <TD width=15% BGCOLOR=#FFFF00>\r
13387 <B>Address</B>\r
13388 </TD>\r
13389 <TD width=10% BGCOLOR=#FFFF00>\r
13390 <B>Width</B>\r
13391 </TD>\r
13392 <TD width=10% BGCOLOR=#FFFF00>\r
13393 <B>Type</B>\r
13394 </TD>\r
13395 <TD width=15% BGCOLOR=#FFFF00>\r
13396 <B>Reset Value</B>\r
13397 </TD>\r
13398 <TD width=35% BGCOLOR=#FFFF00>\r
13399 <B>Description</B>\r
13400 </TD>\r
13401 </TR>\r
13402 <TR valign="top">\r
13403 <TD width=15% BGCOLOR=#FBF5EF>\r
13404 <B>TOPSW_LSBUS_CTRL</B>\r
13405 </TD>\r
13406 <TD width=15% BGCOLOR=#FBF5EF>\r
13407 <B>0XFD1A00C4</B>\r
13408 </TD>\r
13409 <TD width=10% BGCOLOR=#FBF5EF>\r
13410 <B>32</B>\r
13411 </TD>\r
13412 <TD width=10% BGCOLOR=#FBF5EF>\r
13413 <B>rw</B>\r
13414 </TD>\r
13415 <TD width=15% BGCOLOR=#FBF5EF>\r
13416 <B>0x00000000</B>\r
13417 </TD>\r
13418 <TD width=35% BGCOLOR=#FBF5EF>\r
13419 <B>--</B>\r
13420 </TD>\r
13421 </TR>\r
13422 </TABLE>\r
13423 <P>\r
13424 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13425 <TR valign="top">\r
13426 <TD width=15% BGCOLOR=#C0FFC0>\r
13427 <B>Field Name</B>\r
13428 </TD>\r
13429 <TD width=15% BGCOLOR=#C0FFC0>\r
13430 <B>Bits</B>\r
13431 </TD>\r
13432 <TD width=10% BGCOLOR=#C0FFC0>\r
13433 <B>Mask</B>\r
13434 </TD>\r
13435 <TD width=10% BGCOLOR=#C0FFC0>\r
13436 <B>Value</B>\r
13437 </TD>\r
13438 <TD width=15% BGCOLOR=#C0FFC0>\r
13439 <B>Shifted Value</B>\r
13440 </TD>\r
13441 <TD width=35% BGCOLOR=#C0FFC0>\r
13442 <B>Description</B>\r
13443 </TD>\r
13444 </TR>\r
13445 <TR valign="top">\r
13446 <TD width=15% BGCOLOR=#FBF5EF>\r
13447 <B>PSU_CRF_APB_TOPSW_LSBUS_CTRL_DIVISOR0</B>\r
13448 </TD>\r
13449 <TD width=15% BGCOLOR=#FBF5EF>\r
13450 <B>13:8</B>\r
13451 </TD>\r
13452 <TD width=10% BGCOLOR=#FBF5EF>\r
13453 <B>3f00</B>\r
13454 </TD>\r
13455 <TD width=10% BGCOLOR=#FBF5EF>\r
13456 <B>14</B>\r
13457 </TD>\r
13458 <TD width=15% BGCOLOR=#FBF5EF>\r
13459 <B>1400</B>\r
13460 </TD>\r
13461 <TD width=35% BGCOLOR=#FBF5EF>\r
13462 <B>6 bit divider</B>\r
13463 </TD>\r
13464 </TR>\r
13465 <TR valign="top">\r
13466 <TD width=15% BGCOLOR=#FBF5EF>\r
13467 <B>PSU_CRF_APB_TOPSW_LSBUS_CTRL_SRCSEL</B>\r
13468 </TD>\r
13469 <TD width=15% BGCOLOR=#FBF5EF>\r
13470 <B>2:0</B>\r
13471 </TD>\r
13472 <TD width=10% BGCOLOR=#FBF5EF>\r
13473 <B>7</B>\r
13474 </TD>\r
13475 <TD width=10% BGCOLOR=#FBF5EF>\r
13476 <B>0</B>\r
13477 </TD>\r
13478 <TD width=15% BGCOLOR=#FBF5EF>\r
13479 <B>0</B>\r
13480 </TD>\r
13481 <TD width=35% BGCOLOR=#FBF5EF>\r
13482 <B>000 = APLL; 010 = IOPLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
13483 </TD>\r
13484 </TR>\r
13485 <TR valign="top">\r
13486 <TD width=15% BGCOLOR=#FBF5EF>\r
13487 <B>PSU_CRF_APB_TOPSW_LSBUS_CTRL_CLKACT</B>\r
13488 </TD>\r
13489 <TD width=15% BGCOLOR=#FBF5EF>\r
13490 <B>24:24</B>\r
13491 </TD>\r
13492 <TD width=10% BGCOLOR=#FBF5EF>\r
13493 <B>1000000</B>\r
13494 </TD>\r
13495 <TD width=10% BGCOLOR=#FBF5EF>\r
13496 <B>1</B>\r
13497 </TD>\r
13498 <TD width=15% BGCOLOR=#FBF5EF>\r
13499 <B>1000000</B>\r
13500 </TD>\r
13501 <TD width=35% BGCOLOR=#FBF5EF>\r
13502 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
13503 </TD>\r
13504 </TR>\r
13505 <TR valign="top">\r
13506 <TD width=15% BGCOLOR=#C0C0C0>\r
13507 <B>PSU_CRF_APB_TOPSW_LSBUS_CTRL@0XFD1A00C4</B>\r
13508 </TD>\r
13509 <TD width=15% BGCOLOR=#C0C0C0>\r
13510 <B>31:0</B>\r
13511 </TD>\r
13512 <TD width=10% BGCOLOR=#C0C0C0>\r
13513 <B>1003f07</B>\r
13514 </TD>\r
13515 <TD width=10% BGCOLOR=#C0C0C0>\r
13516 <B></B>\r
13517 </TD>\r
13518 <TD width=15% BGCOLOR=#C0C0C0>\r
13519 <B>1001400</B>\r
13520 </TD>\r
13521 <TD width=35% BGCOLOR=#C0C0C0>\r
13522 <B>This register controls this reference clock</B>\r
13523 </TD>\r
13524 </TR>\r
13525 </TABLE>\r
13526 <P>\r
13527 <H2><a name="GTGREF0_REF_CTRL">Register (<A href=#mod___slcr> slcr </A>)GTGREF0_REF_CTRL</a></H2>\r
13528 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13529 <TR valign="top">\r
13530 <TD width=15% BGCOLOR=#FFFF00>\r
13531 <B>Register Name</B>\r
13532 </TD>\r
13533 <TD width=15% BGCOLOR=#FFFF00>\r
13534 <B>Address</B>\r
13535 </TD>\r
13536 <TD width=10% BGCOLOR=#FFFF00>\r
13537 <B>Width</B>\r
13538 </TD>\r
13539 <TD width=10% BGCOLOR=#FFFF00>\r
13540 <B>Type</B>\r
13541 </TD>\r
13542 <TD width=15% BGCOLOR=#FFFF00>\r
13543 <B>Reset Value</B>\r
13544 </TD>\r
13545 <TD width=35% BGCOLOR=#FFFF00>\r
13546 <B>Description</B>\r
13547 </TD>\r
13548 </TR>\r
13549 <TR valign="top">\r
13550 <TD width=15% BGCOLOR=#FBF5EF>\r
13551 <B>GTGREF0_REF_CTRL</B>\r
13552 </TD>\r
13553 <TD width=15% BGCOLOR=#FBF5EF>\r
13554 <B>0XFD1A00C8</B>\r
13555 </TD>\r
13556 <TD width=10% BGCOLOR=#FBF5EF>\r
13557 <B>32</B>\r
13558 </TD>\r
13559 <TD width=10% BGCOLOR=#FBF5EF>\r
13560 <B>rw</B>\r
13561 </TD>\r
13562 <TD width=15% BGCOLOR=#FBF5EF>\r
13563 <B>0x00000000</B>\r
13564 </TD>\r
13565 <TD width=35% BGCOLOR=#FBF5EF>\r
13566 <B>--</B>\r
13567 </TD>\r
13568 </TR>\r
13569 </TABLE>\r
13570 <P>\r
13571 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13572 <TR valign="top">\r
13573 <TD width=15% BGCOLOR=#C0FFC0>\r
13574 <B>Field Name</B>\r
13575 </TD>\r
13576 <TD width=15% BGCOLOR=#C0FFC0>\r
13577 <B>Bits</B>\r
13578 </TD>\r
13579 <TD width=10% BGCOLOR=#C0FFC0>\r
13580 <B>Mask</B>\r
13581 </TD>\r
13582 <TD width=10% BGCOLOR=#C0FFC0>\r
13583 <B>Value</B>\r
13584 </TD>\r
13585 <TD width=15% BGCOLOR=#C0FFC0>\r
13586 <B>Shifted Value</B>\r
13587 </TD>\r
13588 <TD width=35% BGCOLOR=#C0FFC0>\r
13589 <B>Description</B>\r
13590 </TD>\r
13591 </TR>\r
13592 <TR valign="top">\r
13593 <TD width=15% BGCOLOR=#FBF5EF>\r
13594 <B>PSU_CRF_APB_GTGREF0_REF_CTRL_DIVISOR0</B>\r
13595 </TD>\r
13596 <TD width=15% BGCOLOR=#FBF5EF>\r
13597 <B>13:8</B>\r
13598 </TD>\r
13599 <TD width=10% BGCOLOR=#FBF5EF>\r
13600 <B>3f00</B>\r
13601 </TD>\r
13602 <TD width=10% BGCOLOR=#FBF5EF>\r
13603 <B>11</B>\r
13604 </TD>\r
13605 <TD width=15% BGCOLOR=#FBF5EF>\r
13606 <B>1100</B>\r
13607 </TD>\r
13608 <TD width=35% BGCOLOR=#FBF5EF>\r
13609 <B>6 bit divider</B>\r
13610 </TD>\r
13611 </TR>\r
13612 <TR valign="top">\r
13613 <TD width=15% BGCOLOR=#FBF5EF>\r
13614 <B>PSU_CRF_APB_GTGREF0_REF_CTRL_SRCSEL</B>\r
13615 </TD>\r
13616 <TD width=15% BGCOLOR=#FBF5EF>\r
13617 <B>2:0</B>\r
13618 </TD>\r
13619 <TD width=10% BGCOLOR=#FBF5EF>\r
13620 <B>7</B>\r
13621 </TD>\r
13622 <TD width=10% BGCOLOR=#FBF5EF>\r
13623 <B>2</B>\r
13624 </TD>\r
13625 <TD width=15% BGCOLOR=#FBF5EF>\r
13626 <B>2</B>\r
13627 </TD>\r
13628 <TD width=35% BGCOLOR=#FBF5EF>\r
13629 <B>000 = IOPLL; 010 = APLL; 011 = DPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
13630 </TD>\r
13631 </TR>\r
13632 <TR valign="top">\r
13633 <TD width=15% BGCOLOR=#FBF5EF>\r
13634 <B>PSU_CRF_APB_GTGREF0_REF_CTRL_CLKACT</B>\r
13635 </TD>\r
13636 <TD width=15% BGCOLOR=#FBF5EF>\r
13637 <B>24:24</B>\r
13638 </TD>\r
13639 <TD width=10% BGCOLOR=#FBF5EF>\r
13640 <B>1000000</B>\r
13641 </TD>\r
13642 <TD width=10% BGCOLOR=#FBF5EF>\r
13643 <B>1</B>\r
13644 </TD>\r
13645 <TD width=15% BGCOLOR=#FBF5EF>\r
13646 <B>1000000</B>\r
13647 </TD>\r
13648 <TD width=35% BGCOLOR=#FBF5EF>\r
13649 <B>Clock active signal. Switch to 0 to disable the clock</B>\r
13650 </TD>\r
13651 </TR>\r
13652 <TR valign="top">\r
13653 <TD width=15% BGCOLOR=#C0C0C0>\r
13654 <B>PSU_CRF_APB_GTGREF0_REF_CTRL@0XFD1A00C8</B>\r
13655 </TD>\r
13656 <TD width=15% BGCOLOR=#C0C0C0>\r
13657 <B>31:0</B>\r
13658 </TD>\r
13659 <TD width=10% BGCOLOR=#C0C0C0>\r
13660 <B>1003f07</B>\r
13661 </TD>\r
13662 <TD width=10% BGCOLOR=#C0C0C0>\r
13663 <B></B>\r
13664 </TD>\r
13665 <TD width=15% BGCOLOR=#C0C0C0>\r
13666 <B>1001102</B>\r
13667 </TD>\r
13668 <TD width=35% BGCOLOR=#C0C0C0>\r
13669 <B>This register controls this reference clock</B>\r
13670 </TD>\r
13671 </TR>\r
13672 </TABLE>\r
13673 <P>\r
13674 <H2><a name="DBG_TSTMP_CTRL">Register (<A href=#mod___slcr> slcr </A>)DBG_TSTMP_CTRL</a></H2>\r
13675 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13676 <TR valign="top">\r
13677 <TD width=15% BGCOLOR=#FFFF00>\r
13678 <B>Register Name</B>\r
13679 </TD>\r
13680 <TD width=15% BGCOLOR=#FFFF00>\r
13681 <B>Address</B>\r
13682 </TD>\r
13683 <TD width=10% BGCOLOR=#FFFF00>\r
13684 <B>Width</B>\r
13685 </TD>\r
13686 <TD width=10% BGCOLOR=#FFFF00>\r
13687 <B>Type</B>\r
13688 </TD>\r
13689 <TD width=15% BGCOLOR=#FFFF00>\r
13690 <B>Reset Value</B>\r
13691 </TD>\r
13692 <TD width=35% BGCOLOR=#FFFF00>\r
13693 <B>Description</B>\r
13694 </TD>\r
13695 </TR>\r
13696 <TR valign="top">\r
13697 <TD width=15% BGCOLOR=#FBF5EF>\r
13698 <B>DBG_TSTMP_CTRL</B>\r
13699 </TD>\r
13700 <TD width=15% BGCOLOR=#FBF5EF>\r
13701 <B>0XFD1A00F8</B>\r
13702 </TD>\r
13703 <TD width=10% BGCOLOR=#FBF5EF>\r
13704 <B>32</B>\r
13705 </TD>\r
13706 <TD width=10% BGCOLOR=#FBF5EF>\r
13707 <B>rw</B>\r
13708 </TD>\r
13709 <TD width=15% BGCOLOR=#FBF5EF>\r
13710 <B>0x00000000</B>\r
13711 </TD>\r
13712 <TD width=35% BGCOLOR=#FBF5EF>\r
13713 <B>--</B>\r
13714 </TD>\r
13715 </TR>\r
13716 </TABLE>\r
13717 <P>\r
13718 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13719 <TR valign="top">\r
13720 <TD width=15% BGCOLOR=#C0FFC0>\r
13721 <B>Field Name</B>\r
13722 </TD>\r
13723 <TD width=15% BGCOLOR=#C0FFC0>\r
13724 <B>Bits</B>\r
13725 </TD>\r
13726 <TD width=10% BGCOLOR=#C0FFC0>\r
13727 <B>Mask</B>\r
13728 </TD>\r
13729 <TD width=10% BGCOLOR=#C0FFC0>\r
13730 <B>Value</B>\r
13731 </TD>\r
13732 <TD width=15% BGCOLOR=#C0FFC0>\r
13733 <B>Shifted Value</B>\r
13734 </TD>\r
13735 <TD width=35% BGCOLOR=#C0FFC0>\r
13736 <B>Description</B>\r
13737 </TD>\r
13738 </TR>\r
13739 <TR valign="top">\r
13740 <TD width=15% BGCOLOR=#FBF5EF>\r
13741 <B>PSU_CRF_APB_DBG_TSTMP_CTRL_DIVISOR0</B>\r
13742 </TD>\r
13743 <TD width=15% BGCOLOR=#FBF5EF>\r
13744 <B>13:8</B>\r
13745 </TD>\r
13746 <TD width=10% BGCOLOR=#FBF5EF>\r
13747 <B>3f00</B>\r
13748 </TD>\r
13749 <TD width=10% BGCOLOR=#FBF5EF>\r
13750 <B>8</B>\r
13751 </TD>\r
13752 <TD width=15% BGCOLOR=#FBF5EF>\r
13753 <B>800</B>\r
13754 </TD>\r
13755 <TD width=35% BGCOLOR=#FBF5EF>\r
13756 <B>6 bit divider</B>\r
13757 </TD>\r
13758 </TR>\r
13759 <TR valign="top">\r
13760 <TD width=15% BGCOLOR=#FBF5EF>\r
13761 <B>PSU_CRF_APB_DBG_TSTMP_CTRL_SRCSEL</B>\r
13762 </TD>\r
13763 <TD width=15% BGCOLOR=#FBF5EF>\r
13764 <B>2:0</B>\r
13765 </TD>\r
13766 <TD width=10% BGCOLOR=#FBF5EF>\r
13767 <B>7</B>\r
13768 </TD>\r
13769 <TD width=10% BGCOLOR=#FBF5EF>\r
13770 <B>2</B>\r
13771 </TD>\r
13772 <TD width=15% BGCOLOR=#FBF5EF>\r
13773 <B>2</B>\r
13774 </TD>\r
13775 <TD width=35% BGCOLOR=#FBF5EF>\r
13776 <B>000 = APLL; 010 = DPLL; 011 = VPLL; (This signal may only be toggled after 4 cycles of the old clock and 4 cycles of the new clock. This is not usually an issue, but designers must be aware.)</B>\r
13777 </TD>\r
13778 </TR>\r
13779 <TR valign="top">\r
13780 <TD width=15% BGCOLOR=#C0C0C0>\r
13781 <B>PSU_CRF_APB_DBG_TSTMP_CTRL@0XFD1A00F8</B>\r
13782 </TD>\r
13783 <TD width=15% BGCOLOR=#C0C0C0>\r
13784 <B>31:0</B>\r
13785 </TD>\r
13786 <TD width=10% BGCOLOR=#C0C0C0>\r
13787 <B>3f07</B>\r
13788 </TD>\r
13789 <TD width=10% BGCOLOR=#C0C0C0>\r
13790 <B></B>\r
13791 </TD>\r
13792 <TD width=15% BGCOLOR=#C0C0C0>\r
13793 <B>802</B>\r
13794 </TD>\r
13795 <TD width=35% BGCOLOR=#C0C0C0>\r
13796 <B>This register controls this reference clock</B>\r
13797 </TD>\r
13798 </TR>\r
13799 </TABLE>\r
13800 <P>\r
13801 </TABLE>\r
13802 <P>\r
13803 <H2><a name="psu_ddr_init_data_3_0">psu_ddr_init_data_3_0</a></H2>\r
13804 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13805 <TR valign="top">\r
13806 <TD width=15% BGCOLOR=#FFC0FF>\r
13807 <B>Register Name</B>\r
13808 </TD>\r
13809 <TD width=15% BGCOLOR=#FFC0FF>\r
13810 <B>Address</B>\r
13811 </TD>\r
13812 <TD width=10% BGCOLOR=#FFC0FF>\r
13813 <B>Width</B>\r
13814 </TD>\r
13815 <TD width=10% BGCOLOR=#FFC0FF>\r
13816 <B>Type</B>\r
13817 </TD>\r
13818 <TD width=15% BGCOLOR=#FFC0FF>\r
13819 <B>Reset Value</B>\r
13820 </TD>\r
13821 <TD width=35% BGCOLOR=#FFC0FF>\r
13822 <B>Description</B>\r
13823 </TD>\r
13824 </TR>\r
13825 </TABLE>\r
13826 <P>\r
13827 <H2><a name="psu_ddr_init_data_3_0">psu_ddr_init_data_3_0</a></H2>\r
13828 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13829 <TR valign="top">\r
13830 <TD width=15% BGCOLOR=#FFC0FF>\r
13831 <B>Register Name</B>\r
13832 </TD>\r
13833 <TD width=15% BGCOLOR=#FFC0FF>\r
13834 <B>Address</B>\r
13835 </TD>\r
13836 <TD width=10% BGCOLOR=#FFC0FF>\r
13837 <B>Width</B>\r
13838 </TD>\r
13839 <TD width=10% BGCOLOR=#FFC0FF>\r
13840 <B>Type</B>\r
13841 </TD>\r
13842 <TD width=15% BGCOLOR=#FFC0FF>\r
13843 <B>Reset Value</B>\r
13844 </TD>\r
13845 <TD width=35% BGCOLOR=#FFC0FF>\r
13846 <B>Description</B>\r
13847 </TD>\r
13848 </TR>\r
13849 </TABLE>\r
13850 <P>\r
13851 <H2><a name="psu_mio_init_data">psu_mio_init_data</a></H2>\r
13852 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
13853 <TR valign="top">\r
13854 <TD width=15% BGCOLOR=#FFC0FF>\r
13855 <B>Register Name</B>\r
13856 </TD>\r
13857 <TD width=15% BGCOLOR=#FFC0FF>\r
13858 <B>Address</B>\r
13859 </TD>\r
13860 <TD width=10% BGCOLOR=#FFC0FF>\r
13861 <B>Width</B>\r
13862 </TD>\r
13863 <TD width=10% BGCOLOR=#FFC0FF>\r
13864 <B>Type</B>\r
13865 </TD>\r
13866 <TD width=15% BGCOLOR=#FFC0FF>\r
13867 <B>Reset Value</B>\r
13868 </TD>\r
13869 <TD width=35% BGCOLOR=#FFC0FF>\r
13870 <B>Description</B>\r
13871 </TD>\r
13872 </TR>\r
13873 <TR valign="top">\r
13874 <TD width=15% BGCOLOR=#FBF5EF>\r
13875 <A href="#PSU_IOU_SLCR_MIO_PIN_0">\r
13876 PSU_IOU_SLCR_MIO_PIN_0\r
13877 </A>\r
13878 </TD>\r
13879 <TD width=15% BGCOLOR=#FBF5EF>\r
13880 <B>0XFF180000</B>\r
13881 </TD>\r
13882 <TD width=10% BGCOLOR=#FBF5EF>\r
13883 <B>32</B>\r
13884 </TD>\r
13885 <TD width=10% BGCOLOR=#FBF5EF>\r
13886 <B>RW</B>\r
13887 </TD>\r
13888 <TD width=15% BGCOLOR=#FBF5EF>\r
13889 <B>0x000000</B>\r
13890 </TD>\r
13891 <TD width=35% BGCOLOR=#FBF5EF>\r
13892 <B>Configures MIO Pin 0 peripheral interface mapping. S</B>\r
13893 </TD>\r
13894 </TR>\r
13895 <TR valign="top">\r
13896 <TD width=15% BGCOLOR=#FBF5EF>\r
13897 <A href="#PSU_IOU_SLCR_MIO_PIN_1">\r
13898 PSU_IOU_SLCR_MIO_PIN_1\r
13899 </A>\r
13900 </TD>\r
13901 <TD width=15% BGCOLOR=#FBF5EF>\r
13902 <B>0XFF180004</B>\r
13903 </TD>\r
13904 <TD width=10% BGCOLOR=#FBF5EF>\r
13905 <B>32</B>\r
13906 </TD>\r
13907 <TD width=10% BGCOLOR=#FBF5EF>\r
13908 <B>RW</B>\r
13909 </TD>\r
13910 <TD width=15% BGCOLOR=#FBF5EF>\r
13911 <B>0x000000</B>\r
13912 </TD>\r
13913 <TD width=35% BGCOLOR=#FBF5EF>\r
13914 <B>Configures MIO Pin 1 peripheral interface mapping</B>\r
13915 </TD>\r
13916 </TR>\r
13917 <TR valign="top">\r
13918 <TD width=15% BGCOLOR=#FBF5EF>\r
13919 <A href="#PSU_IOU_SLCR_MIO_PIN_2">\r
13920 PSU_IOU_SLCR_MIO_PIN_2\r
13921 </A>\r
13922 </TD>\r
13923 <TD width=15% BGCOLOR=#FBF5EF>\r
13924 <B>0XFF180008</B>\r
13925 </TD>\r
13926 <TD width=10% BGCOLOR=#FBF5EF>\r
13927 <B>32</B>\r
13928 </TD>\r
13929 <TD width=10% BGCOLOR=#FBF5EF>\r
13930 <B>RW</B>\r
13931 </TD>\r
13932 <TD width=15% BGCOLOR=#FBF5EF>\r
13933 <B>0x000000</B>\r
13934 </TD>\r
13935 <TD width=35% BGCOLOR=#FBF5EF>\r
13936 <B>Configures MIO Pin 2 peripheral interface mapping</B>\r
13937 </TD>\r
13938 </TR>\r
13939 <TR valign="top">\r
13940 <TD width=15% BGCOLOR=#FBF5EF>\r
13941 <A href="#PSU_IOU_SLCR_MIO_PIN_3">\r
13942 PSU_IOU_SLCR_MIO_PIN_3\r
13943 </A>\r
13944 </TD>\r
13945 <TD width=15% BGCOLOR=#FBF5EF>\r
13946 <B>0XFF18000C</B>\r
13947 </TD>\r
13948 <TD width=10% BGCOLOR=#FBF5EF>\r
13949 <B>32</B>\r
13950 </TD>\r
13951 <TD width=10% BGCOLOR=#FBF5EF>\r
13952 <B>RW</B>\r
13953 </TD>\r
13954 <TD width=15% BGCOLOR=#FBF5EF>\r
13955 <B>0x000000</B>\r
13956 </TD>\r
13957 <TD width=35% BGCOLOR=#FBF5EF>\r
13958 <B>Configures MIO Pin 3 peripheral interface mapping</B>\r
13959 </TD>\r
13960 </TR>\r
13961 <TR valign="top">\r
13962 <TD width=15% BGCOLOR=#FBF5EF>\r
13963 <A href="#PSU_IOU_SLCR_MIO_PIN_4">\r
13964 PSU_IOU_SLCR_MIO_PIN_4\r
13965 </A>\r
13966 </TD>\r
13967 <TD width=15% BGCOLOR=#FBF5EF>\r
13968 <B>0XFF180010</B>\r
13969 </TD>\r
13970 <TD width=10% BGCOLOR=#FBF5EF>\r
13971 <B>32</B>\r
13972 </TD>\r
13973 <TD width=10% BGCOLOR=#FBF5EF>\r
13974 <B>RW</B>\r
13975 </TD>\r
13976 <TD width=15% BGCOLOR=#FBF5EF>\r
13977 <B>0x000000</B>\r
13978 </TD>\r
13979 <TD width=35% BGCOLOR=#FBF5EF>\r
13980 <B>Configures MIO Pin 4 peripheral interface mapping</B>\r
13981 </TD>\r
13982 </TR>\r
13983 <TR valign="top">\r
13984 <TD width=15% BGCOLOR=#FBF5EF>\r
13985 <A href="#PSU_IOU_SLCR_MIO_PIN_5">\r
13986 PSU_IOU_SLCR_MIO_PIN_5\r
13987 </A>\r
13988 </TD>\r
13989 <TD width=15% BGCOLOR=#FBF5EF>\r
13990 <B>0XFF180014</B>\r
13991 </TD>\r
13992 <TD width=10% BGCOLOR=#FBF5EF>\r
13993 <B>32</B>\r
13994 </TD>\r
13995 <TD width=10% BGCOLOR=#FBF5EF>\r
13996 <B>RW</B>\r
13997 </TD>\r
13998 <TD width=15% BGCOLOR=#FBF5EF>\r
13999 <B>0x000000</B>\r
14000 </TD>\r
14001 <TD width=35% BGCOLOR=#FBF5EF>\r
14002 <B>Configures MIO Pin 5 peripheral interface mapping</B>\r
14003 </TD>\r
14004 </TR>\r
14005 <TR valign="top">\r
14006 <TD width=15% BGCOLOR=#FBF5EF>\r
14007 <A href="#PSU_IOU_SLCR_MIO_PIN_6">\r
14008 PSU_IOU_SLCR_MIO_PIN_6\r
14009 </A>\r
14010 </TD>\r
14011 <TD width=15% BGCOLOR=#FBF5EF>\r
14012 <B>0XFF180018</B>\r
14013 </TD>\r
14014 <TD width=10% BGCOLOR=#FBF5EF>\r
14015 <B>32</B>\r
14016 </TD>\r
14017 <TD width=10% BGCOLOR=#FBF5EF>\r
14018 <B>RW</B>\r
14019 </TD>\r
14020 <TD width=15% BGCOLOR=#FBF5EF>\r
14021 <B>0x000000</B>\r
14022 </TD>\r
14023 <TD width=35% BGCOLOR=#FBF5EF>\r
14024 <B>Configures MIO Pin 6 peripheral interface mapping</B>\r
14025 </TD>\r
14026 </TR>\r
14027 <TR valign="top">\r
14028 <TD width=15% BGCOLOR=#FBF5EF>\r
14029 <A href="#PSU_IOU_SLCR_MIO_PIN_7">\r
14030 PSU_IOU_SLCR_MIO_PIN_7\r
14031 </A>\r
14032 </TD>\r
14033 <TD width=15% BGCOLOR=#FBF5EF>\r
14034 <B>0XFF18001C</B>\r
14035 </TD>\r
14036 <TD width=10% BGCOLOR=#FBF5EF>\r
14037 <B>32</B>\r
14038 </TD>\r
14039 <TD width=10% BGCOLOR=#FBF5EF>\r
14040 <B>RW</B>\r
14041 </TD>\r
14042 <TD width=15% BGCOLOR=#FBF5EF>\r
14043 <B>0x000000</B>\r
14044 </TD>\r
14045 <TD width=35% BGCOLOR=#FBF5EF>\r
14046 <B>Configures MIO Pin 7 peripheral interface mapping</B>\r
14047 </TD>\r
14048 </TR>\r
14049 <TR valign="top">\r
14050 <TD width=15% BGCOLOR=#FBF5EF>\r
14051 <A href="#PSU_IOU_SLCR_MIO_PIN_8">\r
14052 PSU_IOU_SLCR_MIO_PIN_8\r
14053 </A>\r
14054 </TD>\r
14055 <TD width=15% BGCOLOR=#FBF5EF>\r
14056 <B>0XFF180020</B>\r
14057 </TD>\r
14058 <TD width=10% BGCOLOR=#FBF5EF>\r
14059 <B>32</B>\r
14060 </TD>\r
14061 <TD width=10% BGCOLOR=#FBF5EF>\r
14062 <B>RW</B>\r
14063 </TD>\r
14064 <TD width=15% BGCOLOR=#FBF5EF>\r
14065 <B>0x000000</B>\r
14066 </TD>\r
14067 <TD width=35% BGCOLOR=#FBF5EF>\r
14068 <B>Configures MIO Pin 8 peripheral interface mapping</B>\r
14069 </TD>\r
14070 </TR>\r
14071 <TR valign="top">\r
14072 <TD width=15% BGCOLOR=#FBF5EF>\r
14073 <A href="#PSU_IOU_SLCR_MIO_PIN_9">\r
14074 PSU_IOU_SLCR_MIO_PIN_9\r
14075 </A>\r
14076 </TD>\r
14077 <TD width=15% BGCOLOR=#FBF5EF>\r
14078 <B>0XFF180024</B>\r
14079 </TD>\r
14080 <TD width=10% BGCOLOR=#FBF5EF>\r
14081 <B>32</B>\r
14082 </TD>\r
14083 <TD width=10% BGCOLOR=#FBF5EF>\r
14084 <B>RW</B>\r
14085 </TD>\r
14086 <TD width=15% BGCOLOR=#FBF5EF>\r
14087 <B>0x000000</B>\r
14088 </TD>\r
14089 <TD width=35% BGCOLOR=#FBF5EF>\r
14090 <B>Configures MIO Pin 9 peripheral interface mapping</B>\r
14091 </TD>\r
14092 </TR>\r
14093 <TR valign="top">\r
14094 <TD width=15% BGCOLOR=#FBF5EF>\r
14095 <A href="#PSU_IOU_SLCR_MIO_PIN_10">\r
14096 PSU_IOU_SLCR_MIO_PIN_10\r
14097 </A>\r
14098 </TD>\r
14099 <TD width=15% BGCOLOR=#FBF5EF>\r
14100 <B>0XFF180028</B>\r
14101 </TD>\r
14102 <TD width=10% BGCOLOR=#FBF5EF>\r
14103 <B>32</B>\r
14104 </TD>\r
14105 <TD width=10% BGCOLOR=#FBF5EF>\r
14106 <B>RW</B>\r
14107 </TD>\r
14108 <TD width=15% BGCOLOR=#FBF5EF>\r
14109 <B>0x000000</B>\r
14110 </TD>\r
14111 <TD width=35% BGCOLOR=#FBF5EF>\r
14112 <B>Configures MIO Pin 10 peripheral interface mapping</B>\r
14113 </TD>\r
14114 </TR>\r
14115 <TR valign="top">\r
14116 <TD width=15% BGCOLOR=#FBF5EF>\r
14117 <A href="#PSU_IOU_SLCR_MIO_PIN_11">\r
14118 PSU_IOU_SLCR_MIO_PIN_11\r
14119 </A>\r
14120 </TD>\r
14121 <TD width=15% BGCOLOR=#FBF5EF>\r
14122 <B>0XFF18002C</B>\r
14123 </TD>\r
14124 <TD width=10% BGCOLOR=#FBF5EF>\r
14125 <B>32</B>\r
14126 </TD>\r
14127 <TD width=10% BGCOLOR=#FBF5EF>\r
14128 <B>RW</B>\r
14129 </TD>\r
14130 <TD width=15% BGCOLOR=#FBF5EF>\r
14131 <B>0x000000</B>\r
14132 </TD>\r
14133 <TD width=35% BGCOLOR=#FBF5EF>\r
14134 <B>Configures MIO Pin 11 peripheral interface mapping</B>\r
14135 </TD>\r
14136 </TR>\r
14137 <TR valign="top">\r
14138 <TD width=15% BGCOLOR=#FBF5EF>\r
14139 <A href="#PSU_IOU_SLCR_MIO_PIN_12">\r
14140 PSU_IOU_SLCR_MIO_PIN_12\r
14141 </A>\r
14142 </TD>\r
14143 <TD width=15% BGCOLOR=#FBF5EF>\r
14144 <B>0XFF180030</B>\r
14145 </TD>\r
14146 <TD width=10% BGCOLOR=#FBF5EF>\r
14147 <B>32</B>\r
14148 </TD>\r
14149 <TD width=10% BGCOLOR=#FBF5EF>\r
14150 <B>RW</B>\r
14151 </TD>\r
14152 <TD width=15% BGCOLOR=#FBF5EF>\r
14153 <B>0x000000</B>\r
14154 </TD>\r
14155 <TD width=35% BGCOLOR=#FBF5EF>\r
14156 <B>Configures MIO Pin 12 peripheral interface mapping</B>\r
14157 </TD>\r
14158 </TR>\r
14159 <TR valign="top">\r
14160 <TD width=15% BGCOLOR=#FBF5EF>\r
14161 <A href="#PSU_IOU_SLCR_MIO_PIN_13">\r
14162 PSU_IOU_SLCR_MIO_PIN_13\r
14163 </A>\r
14164 </TD>\r
14165 <TD width=15% BGCOLOR=#FBF5EF>\r
14166 <B>0XFF180034</B>\r
14167 </TD>\r
14168 <TD width=10% BGCOLOR=#FBF5EF>\r
14169 <B>32</B>\r
14170 </TD>\r
14171 <TD width=10% BGCOLOR=#FBF5EF>\r
14172 <B>RW</B>\r
14173 </TD>\r
14174 <TD width=15% BGCOLOR=#FBF5EF>\r
14175 <B>0x000000</B>\r
14176 </TD>\r
14177 <TD width=35% BGCOLOR=#FBF5EF>\r
14178 <B>Configures MIO Pin 13 peripheral interface mapping</B>\r
14179 </TD>\r
14180 </TR>\r
14181 <TR valign="top">\r
14182 <TD width=15% BGCOLOR=#FBF5EF>\r
14183 <A href="#PSU_IOU_SLCR_MIO_PIN_14">\r
14184 PSU_IOU_SLCR_MIO_PIN_14\r
14185 </A>\r
14186 </TD>\r
14187 <TD width=15% BGCOLOR=#FBF5EF>\r
14188 <B>0XFF180038</B>\r
14189 </TD>\r
14190 <TD width=10% BGCOLOR=#FBF5EF>\r
14191 <B>32</B>\r
14192 </TD>\r
14193 <TD width=10% BGCOLOR=#FBF5EF>\r
14194 <B>RW</B>\r
14195 </TD>\r
14196 <TD width=15% BGCOLOR=#FBF5EF>\r
14197 <B>0x000000</B>\r
14198 </TD>\r
14199 <TD width=35% BGCOLOR=#FBF5EF>\r
14200 <B>Configures MIO Pin 14 peripheral interface mapping</B>\r
14201 </TD>\r
14202 </TR>\r
14203 <TR valign="top">\r
14204 <TD width=15% BGCOLOR=#FBF5EF>\r
14205 <A href="#PSU_IOU_SLCR_MIO_PIN_15">\r
14206 PSU_IOU_SLCR_MIO_PIN_15\r
14207 </A>\r
14208 </TD>\r
14209 <TD width=15% BGCOLOR=#FBF5EF>\r
14210 <B>0XFF18003C</B>\r
14211 </TD>\r
14212 <TD width=10% BGCOLOR=#FBF5EF>\r
14213 <B>32</B>\r
14214 </TD>\r
14215 <TD width=10% BGCOLOR=#FBF5EF>\r
14216 <B>RW</B>\r
14217 </TD>\r
14218 <TD width=15% BGCOLOR=#FBF5EF>\r
14219 <B>0x000000</B>\r
14220 </TD>\r
14221 <TD width=35% BGCOLOR=#FBF5EF>\r
14222 <B>Configures MIO Pin 15 peripheral interface mapping</B>\r
14223 </TD>\r
14224 </TR>\r
14225 <TR valign="top">\r
14226 <TD width=15% BGCOLOR=#FBF5EF>\r
14227 <A href="#PSU_IOU_SLCR_MIO_PIN_16">\r
14228 PSU_IOU_SLCR_MIO_PIN_16\r
14229 </A>\r
14230 </TD>\r
14231 <TD width=15% BGCOLOR=#FBF5EF>\r
14232 <B>0XFF180040</B>\r
14233 </TD>\r
14234 <TD width=10% BGCOLOR=#FBF5EF>\r
14235 <B>32</B>\r
14236 </TD>\r
14237 <TD width=10% BGCOLOR=#FBF5EF>\r
14238 <B>RW</B>\r
14239 </TD>\r
14240 <TD width=15% BGCOLOR=#FBF5EF>\r
14241 <B>0x000000</B>\r
14242 </TD>\r
14243 <TD width=35% BGCOLOR=#FBF5EF>\r
14244 <B>Configures MIO Pin 16 peripheral interface mapping</B>\r
14245 </TD>\r
14246 </TR>\r
14247 <TR valign="top">\r
14248 <TD width=15% BGCOLOR=#FBF5EF>\r
14249 <A href="#PSU_IOU_SLCR_MIO_PIN_17">\r
14250 PSU_IOU_SLCR_MIO_PIN_17\r
14251 </A>\r
14252 </TD>\r
14253 <TD width=15% BGCOLOR=#FBF5EF>\r
14254 <B>0XFF180044</B>\r
14255 </TD>\r
14256 <TD width=10% BGCOLOR=#FBF5EF>\r
14257 <B>32</B>\r
14258 </TD>\r
14259 <TD width=10% BGCOLOR=#FBF5EF>\r
14260 <B>RW</B>\r
14261 </TD>\r
14262 <TD width=15% BGCOLOR=#FBF5EF>\r
14263 <B>0x000000</B>\r
14264 </TD>\r
14265 <TD width=35% BGCOLOR=#FBF5EF>\r
14266 <B>Configures MIO Pin 17 peripheral interface mapping</B>\r
14267 </TD>\r
14268 </TR>\r
14269 <TR valign="top">\r
14270 <TD width=15% BGCOLOR=#FBF5EF>\r
14271 <A href="#PSU_IOU_SLCR_MIO_PIN_18">\r
14272 PSU_IOU_SLCR_MIO_PIN_18\r
14273 </A>\r
14274 </TD>\r
14275 <TD width=15% BGCOLOR=#FBF5EF>\r
14276 <B>0XFF180048</B>\r
14277 </TD>\r
14278 <TD width=10% BGCOLOR=#FBF5EF>\r
14279 <B>32</B>\r
14280 </TD>\r
14281 <TD width=10% BGCOLOR=#FBF5EF>\r
14282 <B>RW</B>\r
14283 </TD>\r
14284 <TD width=15% BGCOLOR=#FBF5EF>\r
14285 <B>0x000000</B>\r
14286 </TD>\r
14287 <TD width=35% BGCOLOR=#FBF5EF>\r
14288 <B>Configures MIO Pin 18 peripheral interface mapping</B>\r
14289 </TD>\r
14290 </TR>\r
14291 <TR valign="top">\r
14292 <TD width=15% BGCOLOR=#FBF5EF>\r
14293 <A href="#PSU_IOU_SLCR_MIO_PIN_19">\r
14294 PSU_IOU_SLCR_MIO_PIN_19\r
14295 </A>\r
14296 </TD>\r
14297 <TD width=15% BGCOLOR=#FBF5EF>\r
14298 <B>0XFF18004C</B>\r
14299 </TD>\r
14300 <TD width=10% BGCOLOR=#FBF5EF>\r
14301 <B>32</B>\r
14302 </TD>\r
14303 <TD width=10% BGCOLOR=#FBF5EF>\r
14304 <B>RW</B>\r
14305 </TD>\r
14306 <TD width=15% BGCOLOR=#FBF5EF>\r
14307 <B>0x000000</B>\r
14308 </TD>\r
14309 <TD width=35% BGCOLOR=#FBF5EF>\r
14310 <B>Configures MIO Pin 19 peripheral interface mapping</B>\r
14311 </TD>\r
14312 </TR>\r
14313 <TR valign="top">\r
14314 <TD width=15% BGCOLOR=#FBF5EF>\r
14315 <A href="#PSU_IOU_SLCR_MIO_PIN_20">\r
14316 PSU_IOU_SLCR_MIO_PIN_20\r
14317 </A>\r
14318 </TD>\r
14319 <TD width=15% BGCOLOR=#FBF5EF>\r
14320 <B>0XFF180050</B>\r
14321 </TD>\r
14322 <TD width=10% BGCOLOR=#FBF5EF>\r
14323 <B>32</B>\r
14324 </TD>\r
14325 <TD width=10% BGCOLOR=#FBF5EF>\r
14326 <B>RW</B>\r
14327 </TD>\r
14328 <TD width=15% BGCOLOR=#FBF5EF>\r
14329 <B>0x000000</B>\r
14330 </TD>\r
14331 <TD width=35% BGCOLOR=#FBF5EF>\r
14332 <B>Configures MIO Pin 20 peripheral interface mapping</B>\r
14333 </TD>\r
14334 </TR>\r
14335 <TR valign="top">\r
14336 <TD width=15% BGCOLOR=#FBF5EF>\r
14337 <A href="#PSU_IOU_SLCR_MIO_PIN_21">\r
14338 PSU_IOU_SLCR_MIO_PIN_21\r
14339 </A>\r
14340 </TD>\r
14341 <TD width=15% BGCOLOR=#FBF5EF>\r
14342 <B>0XFF180054</B>\r
14343 </TD>\r
14344 <TD width=10% BGCOLOR=#FBF5EF>\r
14345 <B>32</B>\r
14346 </TD>\r
14347 <TD width=10% BGCOLOR=#FBF5EF>\r
14348 <B>RW</B>\r
14349 </TD>\r
14350 <TD width=15% BGCOLOR=#FBF5EF>\r
14351 <B>0x000000</B>\r
14352 </TD>\r
14353 <TD width=35% BGCOLOR=#FBF5EF>\r
14354 <B>Configures MIO Pin 21 peripheral interface mapping</B>\r
14355 </TD>\r
14356 </TR>\r
14357 <TR valign="top">\r
14358 <TD width=15% BGCOLOR=#FBF5EF>\r
14359 <A href="#PSU_IOU_SLCR_MIO_PIN_22">\r
14360 PSU_IOU_SLCR_MIO_PIN_22\r
14361 </A>\r
14362 </TD>\r
14363 <TD width=15% BGCOLOR=#FBF5EF>\r
14364 <B>0XFF180058</B>\r
14365 </TD>\r
14366 <TD width=10% BGCOLOR=#FBF5EF>\r
14367 <B>32</B>\r
14368 </TD>\r
14369 <TD width=10% BGCOLOR=#FBF5EF>\r
14370 <B>RW</B>\r
14371 </TD>\r
14372 <TD width=15% BGCOLOR=#FBF5EF>\r
14373 <B>0x000000</B>\r
14374 </TD>\r
14375 <TD width=35% BGCOLOR=#FBF5EF>\r
14376 <B>Configures MIO Pin 22 peripheral interface mapping</B>\r
14377 </TD>\r
14378 </TR>\r
14379 <TR valign="top">\r
14380 <TD width=15% BGCOLOR=#FBF5EF>\r
14381 <A href="#PSU_IOU_SLCR_MIO_PIN_23">\r
14382 PSU_IOU_SLCR_MIO_PIN_23\r
14383 </A>\r
14384 </TD>\r
14385 <TD width=15% BGCOLOR=#FBF5EF>\r
14386 <B>0XFF18005C</B>\r
14387 </TD>\r
14388 <TD width=10% BGCOLOR=#FBF5EF>\r
14389 <B>32</B>\r
14390 </TD>\r
14391 <TD width=10% BGCOLOR=#FBF5EF>\r
14392 <B>RW</B>\r
14393 </TD>\r
14394 <TD width=15% BGCOLOR=#FBF5EF>\r
14395 <B>0x000000</B>\r
14396 </TD>\r
14397 <TD width=35% BGCOLOR=#FBF5EF>\r
14398 <B>Configures MIO Pin 23 peripheral interface mapping</B>\r
14399 </TD>\r
14400 </TR>\r
14401 <TR valign="top">\r
14402 <TD width=15% BGCOLOR=#FBF5EF>\r
14403 <A href="#PSU_IOU_SLCR_MIO_PIN_24">\r
14404 PSU_IOU_SLCR_MIO_PIN_24\r
14405 </A>\r
14406 </TD>\r
14407 <TD width=15% BGCOLOR=#FBF5EF>\r
14408 <B>0XFF180060</B>\r
14409 </TD>\r
14410 <TD width=10% BGCOLOR=#FBF5EF>\r
14411 <B>32</B>\r
14412 </TD>\r
14413 <TD width=10% BGCOLOR=#FBF5EF>\r
14414 <B>RW</B>\r
14415 </TD>\r
14416 <TD width=15% BGCOLOR=#FBF5EF>\r
14417 <B>0x000000</B>\r
14418 </TD>\r
14419 <TD width=35% BGCOLOR=#FBF5EF>\r
14420 <B>Configures MIO Pin 24 peripheral interface mapping</B>\r
14421 </TD>\r
14422 </TR>\r
14423 <TR valign="top">\r
14424 <TD width=15% BGCOLOR=#FBF5EF>\r
14425 <A href="#PSU_IOU_SLCR_MIO_PIN_25">\r
14426 PSU_IOU_SLCR_MIO_PIN_25\r
14427 </A>\r
14428 </TD>\r
14429 <TD width=15% BGCOLOR=#FBF5EF>\r
14430 <B>0XFF180064</B>\r
14431 </TD>\r
14432 <TD width=10% BGCOLOR=#FBF5EF>\r
14433 <B>32</B>\r
14434 </TD>\r
14435 <TD width=10% BGCOLOR=#FBF5EF>\r
14436 <B>RW</B>\r
14437 </TD>\r
14438 <TD width=15% BGCOLOR=#FBF5EF>\r
14439 <B>0x000000</B>\r
14440 </TD>\r
14441 <TD width=35% BGCOLOR=#FBF5EF>\r
14442 <B>Configures MIO Pin 25 peripheral interface mapping</B>\r
14443 </TD>\r
14444 </TR>\r
14445 <TR valign="top">\r
14446 <TD width=15% BGCOLOR=#FBF5EF>\r
14447 <A href="#PSU_IOU_SLCR_MIO_PIN_26">\r
14448 PSU_IOU_SLCR_MIO_PIN_26\r
14449 </A>\r
14450 </TD>\r
14451 <TD width=15% BGCOLOR=#FBF5EF>\r
14452 <B>0XFF180068</B>\r
14453 </TD>\r
14454 <TD width=10% BGCOLOR=#FBF5EF>\r
14455 <B>32</B>\r
14456 </TD>\r
14457 <TD width=10% BGCOLOR=#FBF5EF>\r
14458 <B>RW</B>\r
14459 </TD>\r
14460 <TD width=15% BGCOLOR=#FBF5EF>\r
14461 <B>0x000000</B>\r
14462 </TD>\r
14463 <TD width=35% BGCOLOR=#FBF5EF>\r
14464 <B>Configures MIO Pin 26 peripheral interface mapping</B>\r
14465 </TD>\r
14466 </TR>\r
14467 <TR valign="top">\r
14468 <TD width=15% BGCOLOR=#FBF5EF>\r
14469 <A href="#PSU_IOU_SLCR_MIO_PIN_27">\r
14470 PSU_IOU_SLCR_MIO_PIN_27\r
14471 </A>\r
14472 </TD>\r
14473 <TD width=15% BGCOLOR=#FBF5EF>\r
14474 <B>0XFF18006C</B>\r
14475 </TD>\r
14476 <TD width=10% BGCOLOR=#FBF5EF>\r
14477 <B>32</B>\r
14478 </TD>\r
14479 <TD width=10% BGCOLOR=#FBF5EF>\r
14480 <B>RW</B>\r
14481 </TD>\r
14482 <TD width=15% BGCOLOR=#FBF5EF>\r
14483 <B>0x000000</B>\r
14484 </TD>\r
14485 <TD width=35% BGCOLOR=#FBF5EF>\r
14486 <B>Configures MIO Pin 27 peripheral interface mapping</B>\r
14487 </TD>\r
14488 </TR>\r
14489 <TR valign="top">\r
14490 <TD width=15% BGCOLOR=#FBF5EF>\r
14491 <A href="#PSU_IOU_SLCR_MIO_PIN_28">\r
14492 PSU_IOU_SLCR_MIO_PIN_28\r
14493 </A>\r
14494 </TD>\r
14495 <TD width=15% BGCOLOR=#FBF5EF>\r
14496 <B>0XFF180070</B>\r
14497 </TD>\r
14498 <TD width=10% BGCOLOR=#FBF5EF>\r
14499 <B>32</B>\r
14500 </TD>\r
14501 <TD width=10% BGCOLOR=#FBF5EF>\r
14502 <B>RW</B>\r
14503 </TD>\r
14504 <TD width=15% BGCOLOR=#FBF5EF>\r
14505 <B>0x000000</B>\r
14506 </TD>\r
14507 <TD width=35% BGCOLOR=#FBF5EF>\r
14508 <B>Configures MIO Pin 28 peripheral interface mapping</B>\r
14509 </TD>\r
14510 </TR>\r
14511 <TR valign="top">\r
14512 <TD width=15% BGCOLOR=#FBF5EF>\r
14513 <A href="#PSU_IOU_SLCR_MIO_PIN_29">\r
14514 PSU_IOU_SLCR_MIO_PIN_29\r
14515 </A>\r
14516 </TD>\r
14517 <TD width=15% BGCOLOR=#FBF5EF>\r
14518 <B>0XFF180074</B>\r
14519 </TD>\r
14520 <TD width=10% BGCOLOR=#FBF5EF>\r
14521 <B>32</B>\r
14522 </TD>\r
14523 <TD width=10% BGCOLOR=#FBF5EF>\r
14524 <B>RW</B>\r
14525 </TD>\r
14526 <TD width=15% BGCOLOR=#FBF5EF>\r
14527 <B>0x000000</B>\r
14528 </TD>\r
14529 <TD width=35% BGCOLOR=#FBF5EF>\r
14530 <B>Configures MIO Pin 29 peripheral interface mapping</B>\r
14531 </TD>\r
14532 </TR>\r
14533 <TR valign="top">\r
14534 <TD width=15% BGCOLOR=#FBF5EF>\r
14535 <A href="#PSU_IOU_SLCR_MIO_PIN_30">\r
14536 PSU_IOU_SLCR_MIO_PIN_30\r
14537 </A>\r
14538 </TD>\r
14539 <TD width=15% BGCOLOR=#FBF5EF>\r
14540 <B>0XFF180078</B>\r
14541 </TD>\r
14542 <TD width=10% BGCOLOR=#FBF5EF>\r
14543 <B>32</B>\r
14544 </TD>\r
14545 <TD width=10% BGCOLOR=#FBF5EF>\r
14546 <B>RW</B>\r
14547 </TD>\r
14548 <TD width=15% BGCOLOR=#FBF5EF>\r
14549 <B>0x000000</B>\r
14550 </TD>\r
14551 <TD width=35% BGCOLOR=#FBF5EF>\r
14552 <B>Configures MIO Pin 30 peripheral interface mapping</B>\r
14553 </TD>\r
14554 </TR>\r
14555 <TR valign="top">\r
14556 <TD width=15% BGCOLOR=#FBF5EF>\r
14557 <A href="#PSU_IOU_SLCR_MIO_PIN_31">\r
14558 PSU_IOU_SLCR_MIO_PIN_31\r
14559 </A>\r
14560 </TD>\r
14561 <TD width=15% BGCOLOR=#FBF5EF>\r
14562 <B>0XFF18007C</B>\r
14563 </TD>\r
14564 <TD width=10% BGCOLOR=#FBF5EF>\r
14565 <B>32</B>\r
14566 </TD>\r
14567 <TD width=10% BGCOLOR=#FBF5EF>\r
14568 <B>RW</B>\r
14569 </TD>\r
14570 <TD width=15% BGCOLOR=#FBF5EF>\r
14571 <B>0x000000</B>\r
14572 </TD>\r
14573 <TD width=35% BGCOLOR=#FBF5EF>\r
14574 <B>Configures MIO Pin 31 peripheral interface mapping</B>\r
14575 </TD>\r
14576 </TR>\r
14577 <TR valign="top">\r
14578 <TD width=15% BGCOLOR=#FBF5EF>\r
14579 <A href="#PSU_IOU_SLCR_MIO_PIN_32">\r
14580 PSU_IOU_SLCR_MIO_PIN_32\r
14581 </A>\r
14582 </TD>\r
14583 <TD width=15% BGCOLOR=#FBF5EF>\r
14584 <B>0XFF180080</B>\r
14585 </TD>\r
14586 <TD width=10% BGCOLOR=#FBF5EF>\r
14587 <B>32</B>\r
14588 </TD>\r
14589 <TD width=10% BGCOLOR=#FBF5EF>\r
14590 <B>RW</B>\r
14591 </TD>\r
14592 <TD width=15% BGCOLOR=#FBF5EF>\r
14593 <B>0x000000</B>\r
14594 </TD>\r
14595 <TD width=35% BGCOLOR=#FBF5EF>\r
14596 <B>Configures MIO Pin 32 peripheral interface mapping</B>\r
14597 </TD>\r
14598 </TR>\r
14599 <TR valign="top">\r
14600 <TD width=15% BGCOLOR=#FBF5EF>\r
14601 <A href="#PSU_IOU_SLCR_MIO_PIN_33">\r
14602 PSU_IOU_SLCR_MIO_PIN_33\r
14603 </A>\r
14604 </TD>\r
14605 <TD width=15% BGCOLOR=#FBF5EF>\r
14606 <B>0XFF180084</B>\r
14607 </TD>\r
14608 <TD width=10% BGCOLOR=#FBF5EF>\r
14609 <B>32</B>\r
14610 </TD>\r
14611 <TD width=10% BGCOLOR=#FBF5EF>\r
14612 <B>RW</B>\r
14613 </TD>\r
14614 <TD width=15% BGCOLOR=#FBF5EF>\r
14615 <B>0x000000</B>\r
14616 </TD>\r
14617 <TD width=35% BGCOLOR=#FBF5EF>\r
14618 <B>Configures MIO Pin 33 peripheral interface mapping</B>\r
14619 </TD>\r
14620 </TR>\r
14621 <TR valign="top">\r
14622 <TD width=15% BGCOLOR=#FBF5EF>\r
14623 <A href="#PSU_IOU_SLCR_MIO_PIN_34">\r
14624 PSU_IOU_SLCR_MIO_PIN_34\r
14625 </A>\r
14626 </TD>\r
14627 <TD width=15% BGCOLOR=#FBF5EF>\r
14628 <B>0XFF180088</B>\r
14629 </TD>\r
14630 <TD width=10% BGCOLOR=#FBF5EF>\r
14631 <B>32</B>\r
14632 </TD>\r
14633 <TD width=10% BGCOLOR=#FBF5EF>\r
14634 <B>RW</B>\r
14635 </TD>\r
14636 <TD width=15% BGCOLOR=#FBF5EF>\r
14637 <B>0x000000</B>\r
14638 </TD>\r
14639 <TD width=35% BGCOLOR=#FBF5EF>\r
14640 <B>Configures MIO Pin 34 peripheral interface mapping</B>\r
14641 </TD>\r
14642 </TR>\r
14643 <TR valign="top">\r
14644 <TD width=15% BGCOLOR=#FBF5EF>\r
14645 <A href="#PSU_IOU_SLCR_MIO_PIN_35">\r
14646 PSU_IOU_SLCR_MIO_PIN_35\r
14647 </A>\r
14648 </TD>\r
14649 <TD width=15% BGCOLOR=#FBF5EF>\r
14650 <B>0XFF18008C</B>\r
14651 </TD>\r
14652 <TD width=10% BGCOLOR=#FBF5EF>\r
14653 <B>32</B>\r
14654 </TD>\r
14655 <TD width=10% BGCOLOR=#FBF5EF>\r
14656 <B>RW</B>\r
14657 </TD>\r
14658 <TD width=15% BGCOLOR=#FBF5EF>\r
14659 <B>0x000000</B>\r
14660 </TD>\r
14661 <TD width=35% BGCOLOR=#FBF5EF>\r
14662 <B>Configures MIO Pin 35 peripheral interface mapping</B>\r
14663 </TD>\r
14664 </TR>\r
14665 <TR valign="top">\r
14666 <TD width=15% BGCOLOR=#FBF5EF>\r
14667 <A href="#PSU_IOU_SLCR_MIO_PIN_36">\r
14668 PSU_IOU_SLCR_MIO_PIN_36\r
14669 </A>\r
14670 </TD>\r
14671 <TD width=15% BGCOLOR=#FBF5EF>\r
14672 <B>0XFF180090</B>\r
14673 </TD>\r
14674 <TD width=10% BGCOLOR=#FBF5EF>\r
14675 <B>32</B>\r
14676 </TD>\r
14677 <TD width=10% BGCOLOR=#FBF5EF>\r
14678 <B>RW</B>\r
14679 </TD>\r
14680 <TD width=15% BGCOLOR=#FBF5EF>\r
14681 <B>0x000000</B>\r
14682 </TD>\r
14683 <TD width=35% BGCOLOR=#FBF5EF>\r
14684 <B>Configures MIO Pin 36 peripheral interface mapping</B>\r
14685 </TD>\r
14686 </TR>\r
14687 <TR valign="top">\r
14688 <TD width=15% BGCOLOR=#FBF5EF>\r
14689 <A href="#PSU_IOU_SLCR_MIO_PIN_37">\r
14690 PSU_IOU_SLCR_MIO_PIN_37\r
14691 </A>\r
14692 </TD>\r
14693 <TD width=15% BGCOLOR=#FBF5EF>\r
14694 <B>0XFF180094</B>\r
14695 </TD>\r
14696 <TD width=10% BGCOLOR=#FBF5EF>\r
14697 <B>32</B>\r
14698 </TD>\r
14699 <TD width=10% BGCOLOR=#FBF5EF>\r
14700 <B>RW</B>\r
14701 </TD>\r
14702 <TD width=15% BGCOLOR=#FBF5EF>\r
14703 <B>0x000000</B>\r
14704 </TD>\r
14705 <TD width=35% BGCOLOR=#FBF5EF>\r
14706 <B>Configures MIO Pin 37 peripheral interface mapping</B>\r
14707 </TD>\r
14708 </TR>\r
14709 <TR valign="top">\r
14710 <TD width=15% BGCOLOR=#FBF5EF>\r
14711 <A href="#PSU_IOU_SLCR_MIO_PIN_38">\r
14712 PSU_IOU_SLCR_MIO_PIN_38\r
14713 </A>\r
14714 </TD>\r
14715 <TD width=15% BGCOLOR=#FBF5EF>\r
14716 <B>0XFF180098</B>\r
14717 </TD>\r
14718 <TD width=10% BGCOLOR=#FBF5EF>\r
14719 <B>32</B>\r
14720 </TD>\r
14721 <TD width=10% BGCOLOR=#FBF5EF>\r
14722 <B>RW</B>\r
14723 </TD>\r
14724 <TD width=15% BGCOLOR=#FBF5EF>\r
14725 <B>0x000000</B>\r
14726 </TD>\r
14727 <TD width=35% BGCOLOR=#FBF5EF>\r
14728 <B>Configures MIO Pin 38 peripheral interface mapping</B>\r
14729 </TD>\r
14730 </TR>\r
14731 <TR valign="top">\r
14732 <TD width=15% BGCOLOR=#FBF5EF>\r
14733 <A href="#PSU_IOU_SLCR_MIO_PIN_39">\r
14734 PSU_IOU_SLCR_MIO_PIN_39\r
14735 </A>\r
14736 </TD>\r
14737 <TD width=15% BGCOLOR=#FBF5EF>\r
14738 <B>0XFF18009C</B>\r
14739 </TD>\r
14740 <TD width=10% BGCOLOR=#FBF5EF>\r
14741 <B>32</B>\r
14742 </TD>\r
14743 <TD width=10% BGCOLOR=#FBF5EF>\r
14744 <B>RW</B>\r
14745 </TD>\r
14746 <TD width=15% BGCOLOR=#FBF5EF>\r
14747 <B>0x000000</B>\r
14748 </TD>\r
14749 <TD width=35% BGCOLOR=#FBF5EF>\r
14750 <B>Configures MIO Pin 39 peripheral interface mapping</B>\r
14751 </TD>\r
14752 </TR>\r
14753 <TR valign="top">\r
14754 <TD width=15% BGCOLOR=#FBF5EF>\r
14755 <A href="#PSU_IOU_SLCR_MIO_PIN_40">\r
14756 PSU_IOU_SLCR_MIO_PIN_40\r
14757 </A>\r
14758 </TD>\r
14759 <TD width=15% BGCOLOR=#FBF5EF>\r
14760 <B>0XFF1800A0</B>\r
14761 </TD>\r
14762 <TD width=10% BGCOLOR=#FBF5EF>\r
14763 <B>32</B>\r
14764 </TD>\r
14765 <TD width=10% BGCOLOR=#FBF5EF>\r
14766 <B>RW</B>\r
14767 </TD>\r
14768 <TD width=15% BGCOLOR=#FBF5EF>\r
14769 <B>0x000000</B>\r
14770 </TD>\r
14771 <TD width=35% BGCOLOR=#FBF5EF>\r
14772 <B>Configures MIO Pin 40 peripheral interface mapping</B>\r
14773 </TD>\r
14774 </TR>\r
14775 <TR valign="top">\r
14776 <TD width=15% BGCOLOR=#FBF5EF>\r
14777 <A href="#PSU_IOU_SLCR_MIO_PIN_41">\r
14778 PSU_IOU_SLCR_MIO_PIN_41\r
14779 </A>\r
14780 </TD>\r
14781 <TD width=15% BGCOLOR=#FBF5EF>\r
14782 <B>0XFF1800A4</B>\r
14783 </TD>\r
14784 <TD width=10% BGCOLOR=#FBF5EF>\r
14785 <B>32</B>\r
14786 </TD>\r
14787 <TD width=10% BGCOLOR=#FBF5EF>\r
14788 <B>RW</B>\r
14789 </TD>\r
14790 <TD width=15% BGCOLOR=#FBF5EF>\r
14791 <B>0x000000</B>\r
14792 </TD>\r
14793 <TD width=35% BGCOLOR=#FBF5EF>\r
14794 <B>Configures MIO Pin 41 peripheral interface mapping</B>\r
14795 </TD>\r
14796 </TR>\r
14797 <TR valign="top">\r
14798 <TD width=15% BGCOLOR=#FBF5EF>\r
14799 <A href="#PSU_IOU_SLCR_MIO_PIN_42">\r
14800 PSU_IOU_SLCR_MIO_PIN_42\r
14801 </A>\r
14802 </TD>\r
14803 <TD width=15% BGCOLOR=#FBF5EF>\r
14804 <B>0XFF1800A8</B>\r
14805 </TD>\r
14806 <TD width=10% BGCOLOR=#FBF5EF>\r
14807 <B>32</B>\r
14808 </TD>\r
14809 <TD width=10% BGCOLOR=#FBF5EF>\r
14810 <B>RW</B>\r
14811 </TD>\r
14812 <TD width=15% BGCOLOR=#FBF5EF>\r
14813 <B>0x000000</B>\r
14814 </TD>\r
14815 <TD width=35% BGCOLOR=#FBF5EF>\r
14816 <B>Configures MIO Pin 42 peripheral interface mapping</B>\r
14817 </TD>\r
14818 </TR>\r
14819 <TR valign="top">\r
14820 <TD width=15% BGCOLOR=#FBF5EF>\r
14821 <A href="#PSU_IOU_SLCR_MIO_PIN_43">\r
14822 PSU_IOU_SLCR_MIO_PIN_43\r
14823 </A>\r
14824 </TD>\r
14825 <TD width=15% BGCOLOR=#FBF5EF>\r
14826 <B>0XFF1800AC</B>\r
14827 </TD>\r
14828 <TD width=10% BGCOLOR=#FBF5EF>\r
14829 <B>32</B>\r
14830 </TD>\r
14831 <TD width=10% BGCOLOR=#FBF5EF>\r
14832 <B>RW</B>\r
14833 </TD>\r
14834 <TD width=15% BGCOLOR=#FBF5EF>\r
14835 <B>0x000000</B>\r
14836 </TD>\r
14837 <TD width=35% BGCOLOR=#FBF5EF>\r
14838 <B>Configures MIO Pin 43 peripheral interface mapping</B>\r
14839 </TD>\r
14840 </TR>\r
14841 <TR valign="top">\r
14842 <TD width=15% BGCOLOR=#FBF5EF>\r
14843 <A href="#PSU_IOU_SLCR_MIO_PIN_44">\r
14844 PSU_IOU_SLCR_MIO_PIN_44\r
14845 </A>\r
14846 </TD>\r
14847 <TD width=15% BGCOLOR=#FBF5EF>\r
14848 <B>0XFF1800B0</B>\r
14849 </TD>\r
14850 <TD width=10% BGCOLOR=#FBF5EF>\r
14851 <B>32</B>\r
14852 </TD>\r
14853 <TD width=10% BGCOLOR=#FBF5EF>\r
14854 <B>RW</B>\r
14855 </TD>\r
14856 <TD width=15% BGCOLOR=#FBF5EF>\r
14857 <B>0x000000</B>\r
14858 </TD>\r
14859 <TD width=35% BGCOLOR=#FBF5EF>\r
14860 <B>Configures MIO Pin 44 peripheral interface mapping</B>\r
14861 </TD>\r
14862 </TR>\r
14863 <TR valign="top">\r
14864 <TD width=15% BGCOLOR=#FBF5EF>\r
14865 <A href="#PSU_IOU_SLCR_MIO_PIN_45">\r
14866 PSU_IOU_SLCR_MIO_PIN_45\r
14867 </A>\r
14868 </TD>\r
14869 <TD width=15% BGCOLOR=#FBF5EF>\r
14870 <B>0XFF1800B4</B>\r
14871 </TD>\r
14872 <TD width=10% BGCOLOR=#FBF5EF>\r
14873 <B>32</B>\r
14874 </TD>\r
14875 <TD width=10% BGCOLOR=#FBF5EF>\r
14876 <B>RW</B>\r
14877 </TD>\r
14878 <TD width=15% BGCOLOR=#FBF5EF>\r
14879 <B>0x000000</B>\r
14880 </TD>\r
14881 <TD width=35% BGCOLOR=#FBF5EF>\r
14882 <B>Configures MIO Pin 45 peripheral interface mapping</B>\r
14883 </TD>\r
14884 </TR>\r
14885 <TR valign="top">\r
14886 <TD width=15% BGCOLOR=#FBF5EF>\r
14887 <A href="#PSU_IOU_SLCR_MIO_PIN_46">\r
14888 PSU_IOU_SLCR_MIO_PIN_46\r
14889 </A>\r
14890 </TD>\r
14891 <TD width=15% BGCOLOR=#FBF5EF>\r
14892 <B>0XFF1800B8</B>\r
14893 </TD>\r
14894 <TD width=10% BGCOLOR=#FBF5EF>\r
14895 <B>32</B>\r
14896 </TD>\r
14897 <TD width=10% BGCOLOR=#FBF5EF>\r
14898 <B>RW</B>\r
14899 </TD>\r
14900 <TD width=15% BGCOLOR=#FBF5EF>\r
14901 <B>0x000000</B>\r
14902 </TD>\r
14903 <TD width=35% BGCOLOR=#FBF5EF>\r
14904 <B>Configures MIO Pin 46 peripheral interface mapping</B>\r
14905 </TD>\r
14906 </TR>\r
14907 <TR valign="top">\r
14908 <TD width=15% BGCOLOR=#FBF5EF>\r
14909 <A href="#PSU_IOU_SLCR_MIO_PIN_47">\r
14910 PSU_IOU_SLCR_MIO_PIN_47\r
14911 </A>\r
14912 </TD>\r
14913 <TD width=15% BGCOLOR=#FBF5EF>\r
14914 <B>0XFF1800BC</B>\r
14915 </TD>\r
14916 <TD width=10% BGCOLOR=#FBF5EF>\r
14917 <B>32</B>\r
14918 </TD>\r
14919 <TD width=10% BGCOLOR=#FBF5EF>\r
14920 <B>RW</B>\r
14921 </TD>\r
14922 <TD width=15% BGCOLOR=#FBF5EF>\r
14923 <B>0x000000</B>\r
14924 </TD>\r
14925 <TD width=35% BGCOLOR=#FBF5EF>\r
14926 <B>Configures MIO Pin 47 peripheral interface mapping</B>\r
14927 </TD>\r
14928 </TR>\r
14929 <TR valign="top">\r
14930 <TD width=15% BGCOLOR=#FBF5EF>\r
14931 <A href="#PSU_IOU_SLCR_MIO_PIN_48">\r
14932 PSU_IOU_SLCR_MIO_PIN_48\r
14933 </A>\r
14934 </TD>\r
14935 <TD width=15% BGCOLOR=#FBF5EF>\r
14936 <B>0XFF1800C0</B>\r
14937 </TD>\r
14938 <TD width=10% BGCOLOR=#FBF5EF>\r
14939 <B>32</B>\r
14940 </TD>\r
14941 <TD width=10% BGCOLOR=#FBF5EF>\r
14942 <B>RW</B>\r
14943 </TD>\r
14944 <TD width=15% BGCOLOR=#FBF5EF>\r
14945 <B>0x000000</B>\r
14946 </TD>\r
14947 <TD width=35% BGCOLOR=#FBF5EF>\r
14948 <B>Configures MIO Pin 48 peripheral interface mapping</B>\r
14949 </TD>\r
14950 </TR>\r
14951 <TR valign="top">\r
14952 <TD width=15% BGCOLOR=#FBF5EF>\r
14953 <A href="#PSU_IOU_SLCR_MIO_PIN_49">\r
14954 PSU_IOU_SLCR_MIO_PIN_49\r
14955 </A>\r
14956 </TD>\r
14957 <TD width=15% BGCOLOR=#FBF5EF>\r
14958 <B>0XFF1800C4</B>\r
14959 </TD>\r
14960 <TD width=10% BGCOLOR=#FBF5EF>\r
14961 <B>32</B>\r
14962 </TD>\r
14963 <TD width=10% BGCOLOR=#FBF5EF>\r
14964 <B>RW</B>\r
14965 </TD>\r
14966 <TD width=15% BGCOLOR=#FBF5EF>\r
14967 <B>0x000000</B>\r
14968 </TD>\r
14969 <TD width=35% BGCOLOR=#FBF5EF>\r
14970 <B>Configures MIO Pin 49 peripheral interface mapping</B>\r
14971 </TD>\r
14972 </TR>\r
14973 <TR valign="top">\r
14974 <TD width=15% BGCOLOR=#FBF5EF>\r
14975 <A href="#PSU_IOU_SLCR_MIO_PIN_50">\r
14976 PSU_IOU_SLCR_MIO_PIN_50\r
14977 </A>\r
14978 </TD>\r
14979 <TD width=15% BGCOLOR=#FBF5EF>\r
14980 <B>0XFF1800C8</B>\r
14981 </TD>\r
14982 <TD width=10% BGCOLOR=#FBF5EF>\r
14983 <B>32</B>\r
14984 </TD>\r
14985 <TD width=10% BGCOLOR=#FBF5EF>\r
14986 <B>RW</B>\r
14987 </TD>\r
14988 <TD width=15% BGCOLOR=#FBF5EF>\r
14989 <B>0x000000</B>\r
14990 </TD>\r
14991 <TD width=35% BGCOLOR=#FBF5EF>\r
14992 <B>Configures MIO Pin 50 peripheral interface mapping</B>\r
14993 </TD>\r
14994 </TR>\r
14995 <TR valign="top">\r
14996 <TD width=15% BGCOLOR=#FBF5EF>\r
14997 <A href="#PSU_IOU_SLCR_MIO_PIN_51">\r
14998 PSU_IOU_SLCR_MIO_PIN_51\r
14999 </A>\r
15000 </TD>\r
15001 <TD width=15% BGCOLOR=#FBF5EF>\r
15002 <B>0XFF1800CC</B>\r
15003 </TD>\r
15004 <TD width=10% BGCOLOR=#FBF5EF>\r
15005 <B>32</B>\r
15006 </TD>\r
15007 <TD width=10% BGCOLOR=#FBF5EF>\r
15008 <B>RW</B>\r
15009 </TD>\r
15010 <TD width=15% BGCOLOR=#FBF5EF>\r
15011 <B>0x000000</B>\r
15012 </TD>\r
15013 <TD width=35% BGCOLOR=#FBF5EF>\r
15014 <B>Configures MIO Pin 51 peripheral interface mapping</B>\r
15015 </TD>\r
15016 </TR>\r
15017 <TR valign="top">\r
15018 <TD width=15% BGCOLOR=#FBF5EF>\r
15019 <A href="#PSU_IOU_SLCR_MIO_PIN_52">\r
15020 PSU_IOU_SLCR_MIO_PIN_52\r
15021 </A>\r
15022 </TD>\r
15023 <TD width=15% BGCOLOR=#FBF5EF>\r
15024 <B>0XFF1800D0</B>\r
15025 </TD>\r
15026 <TD width=10% BGCOLOR=#FBF5EF>\r
15027 <B>32</B>\r
15028 </TD>\r
15029 <TD width=10% BGCOLOR=#FBF5EF>\r
15030 <B>RW</B>\r
15031 </TD>\r
15032 <TD width=15% BGCOLOR=#FBF5EF>\r
15033 <B>0x000000</B>\r
15034 </TD>\r
15035 <TD width=35% BGCOLOR=#FBF5EF>\r
15036 <B>Configures MIO Pin 52 peripheral interface mapping</B>\r
15037 </TD>\r
15038 </TR>\r
15039 <TR valign="top">\r
15040 <TD width=15% BGCOLOR=#FBF5EF>\r
15041 <A href="#PSU_IOU_SLCR_MIO_PIN_53">\r
15042 PSU_IOU_SLCR_MIO_PIN_53\r
15043 </A>\r
15044 </TD>\r
15045 <TD width=15% BGCOLOR=#FBF5EF>\r
15046 <B>0XFF1800D4</B>\r
15047 </TD>\r
15048 <TD width=10% BGCOLOR=#FBF5EF>\r
15049 <B>32</B>\r
15050 </TD>\r
15051 <TD width=10% BGCOLOR=#FBF5EF>\r
15052 <B>RW</B>\r
15053 </TD>\r
15054 <TD width=15% BGCOLOR=#FBF5EF>\r
15055 <B>0x000000</B>\r
15056 </TD>\r
15057 <TD width=35% BGCOLOR=#FBF5EF>\r
15058 <B>Configures MIO Pin 53 peripheral interface mapping</B>\r
15059 </TD>\r
15060 </TR>\r
15061 <TR valign="top">\r
15062 <TD width=15% BGCOLOR=#FBF5EF>\r
15063 <A href="#PSU_IOU_SLCR_MIO_PIN_54">\r
15064 PSU_IOU_SLCR_MIO_PIN_54\r
15065 </A>\r
15066 </TD>\r
15067 <TD width=15% BGCOLOR=#FBF5EF>\r
15068 <B>0XFF1800D8</B>\r
15069 </TD>\r
15070 <TD width=10% BGCOLOR=#FBF5EF>\r
15071 <B>32</B>\r
15072 </TD>\r
15073 <TD width=10% BGCOLOR=#FBF5EF>\r
15074 <B>RW</B>\r
15075 </TD>\r
15076 <TD width=15% BGCOLOR=#FBF5EF>\r
15077 <B>0x000000</B>\r
15078 </TD>\r
15079 <TD width=35% BGCOLOR=#FBF5EF>\r
15080 <B>Configures MIO Pin 54 peripheral interface mapping</B>\r
15081 </TD>\r
15082 </TR>\r
15083 <TR valign="top">\r
15084 <TD width=15% BGCOLOR=#FBF5EF>\r
15085 <A href="#PSU_IOU_SLCR_MIO_PIN_55">\r
15086 PSU_IOU_SLCR_MIO_PIN_55\r
15087 </A>\r
15088 </TD>\r
15089 <TD width=15% BGCOLOR=#FBF5EF>\r
15090 <B>0XFF1800DC</B>\r
15091 </TD>\r
15092 <TD width=10% BGCOLOR=#FBF5EF>\r
15093 <B>32</B>\r
15094 </TD>\r
15095 <TD width=10% BGCOLOR=#FBF5EF>\r
15096 <B>RW</B>\r
15097 </TD>\r
15098 <TD width=15% BGCOLOR=#FBF5EF>\r
15099 <B>0x000000</B>\r
15100 </TD>\r
15101 <TD width=35% BGCOLOR=#FBF5EF>\r
15102 <B>Configures MIO Pin 55 peripheral interface mapping</B>\r
15103 </TD>\r
15104 </TR>\r
15105 <TR valign="top">\r
15106 <TD width=15% BGCOLOR=#FBF5EF>\r
15107 <A href="#PSU_IOU_SLCR_MIO_PIN_56">\r
15108 PSU_IOU_SLCR_MIO_PIN_56\r
15109 </A>\r
15110 </TD>\r
15111 <TD width=15% BGCOLOR=#FBF5EF>\r
15112 <B>0XFF1800E0</B>\r
15113 </TD>\r
15114 <TD width=10% BGCOLOR=#FBF5EF>\r
15115 <B>32</B>\r
15116 </TD>\r
15117 <TD width=10% BGCOLOR=#FBF5EF>\r
15118 <B>RW</B>\r
15119 </TD>\r
15120 <TD width=15% BGCOLOR=#FBF5EF>\r
15121 <B>0x000000</B>\r
15122 </TD>\r
15123 <TD width=35% BGCOLOR=#FBF5EF>\r
15124 <B>Configures MIO Pin 56 peripheral interface mapping</B>\r
15125 </TD>\r
15126 </TR>\r
15127 <TR valign="top">\r
15128 <TD width=15% BGCOLOR=#FBF5EF>\r
15129 <A href="#PSU_IOU_SLCR_MIO_PIN_57">\r
15130 PSU_IOU_SLCR_MIO_PIN_57\r
15131 </A>\r
15132 </TD>\r
15133 <TD width=15% BGCOLOR=#FBF5EF>\r
15134 <B>0XFF1800E4</B>\r
15135 </TD>\r
15136 <TD width=10% BGCOLOR=#FBF5EF>\r
15137 <B>32</B>\r
15138 </TD>\r
15139 <TD width=10% BGCOLOR=#FBF5EF>\r
15140 <B>RW</B>\r
15141 </TD>\r
15142 <TD width=15% BGCOLOR=#FBF5EF>\r
15143 <B>0x000000</B>\r
15144 </TD>\r
15145 <TD width=35% BGCOLOR=#FBF5EF>\r
15146 <B>Configures MIO Pin 57 peripheral interface mapping</B>\r
15147 </TD>\r
15148 </TR>\r
15149 <TR valign="top">\r
15150 <TD width=15% BGCOLOR=#FBF5EF>\r
15151 <A href="#PSU_IOU_SLCR_MIO_PIN_58">\r
15152 PSU_IOU_SLCR_MIO_PIN_58\r
15153 </A>\r
15154 </TD>\r
15155 <TD width=15% BGCOLOR=#FBF5EF>\r
15156 <B>0XFF1800E8</B>\r
15157 </TD>\r
15158 <TD width=10% BGCOLOR=#FBF5EF>\r
15159 <B>32</B>\r
15160 </TD>\r
15161 <TD width=10% BGCOLOR=#FBF5EF>\r
15162 <B>RW</B>\r
15163 </TD>\r
15164 <TD width=15% BGCOLOR=#FBF5EF>\r
15165 <B>0x000000</B>\r
15166 </TD>\r
15167 <TD width=35% BGCOLOR=#FBF5EF>\r
15168 <B>Configures MIO Pin 58 peripheral interface mapping</B>\r
15169 </TD>\r
15170 </TR>\r
15171 <TR valign="top">\r
15172 <TD width=15% BGCOLOR=#FBF5EF>\r
15173 <A href="#PSU_IOU_SLCR_MIO_PIN_59">\r
15174 PSU_IOU_SLCR_MIO_PIN_59\r
15175 </A>\r
15176 </TD>\r
15177 <TD width=15% BGCOLOR=#FBF5EF>\r
15178 <B>0XFF1800EC</B>\r
15179 </TD>\r
15180 <TD width=10% BGCOLOR=#FBF5EF>\r
15181 <B>32</B>\r
15182 </TD>\r
15183 <TD width=10% BGCOLOR=#FBF5EF>\r
15184 <B>RW</B>\r
15185 </TD>\r
15186 <TD width=15% BGCOLOR=#FBF5EF>\r
15187 <B>0x000000</B>\r
15188 </TD>\r
15189 <TD width=35% BGCOLOR=#FBF5EF>\r
15190 <B>Configures MIO Pin 59 peripheral interface mapping</B>\r
15191 </TD>\r
15192 </TR>\r
15193 <TR valign="top">\r
15194 <TD width=15% BGCOLOR=#FBF5EF>\r
15195 <A href="#PSU_IOU_SLCR_MIO_PIN_60">\r
15196 PSU_IOU_SLCR_MIO_PIN_60\r
15197 </A>\r
15198 </TD>\r
15199 <TD width=15% BGCOLOR=#FBF5EF>\r
15200 <B>0XFF1800F0</B>\r
15201 </TD>\r
15202 <TD width=10% BGCOLOR=#FBF5EF>\r
15203 <B>32</B>\r
15204 </TD>\r
15205 <TD width=10% BGCOLOR=#FBF5EF>\r
15206 <B>RW</B>\r
15207 </TD>\r
15208 <TD width=15% BGCOLOR=#FBF5EF>\r
15209 <B>0x000000</B>\r
15210 </TD>\r
15211 <TD width=35% BGCOLOR=#FBF5EF>\r
15212 <B>Configures MIO Pin 60 peripheral interface mapping</B>\r
15213 </TD>\r
15214 </TR>\r
15215 <TR valign="top">\r
15216 <TD width=15% BGCOLOR=#FBF5EF>\r
15217 <A href="#PSU_IOU_SLCR_MIO_PIN_61">\r
15218 PSU_IOU_SLCR_MIO_PIN_61\r
15219 </A>\r
15220 </TD>\r
15221 <TD width=15% BGCOLOR=#FBF5EF>\r
15222 <B>0XFF1800F4</B>\r
15223 </TD>\r
15224 <TD width=10% BGCOLOR=#FBF5EF>\r
15225 <B>32</B>\r
15226 </TD>\r
15227 <TD width=10% BGCOLOR=#FBF5EF>\r
15228 <B>RW</B>\r
15229 </TD>\r
15230 <TD width=15% BGCOLOR=#FBF5EF>\r
15231 <B>0x000000</B>\r
15232 </TD>\r
15233 <TD width=35% BGCOLOR=#FBF5EF>\r
15234 <B>Configures MIO Pin 61 peripheral interface mapping</B>\r
15235 </TD>\r
15236 </TR>\r
15237 <TR valign="top">\r
15238 <TD width=15% BGCOLOR=#FBF5EF>\r
15239 <A href="#PSU_IOU_SLCR_MIO_PIN_62">\r
15240 PSU_IOU_SLCR_MIO_PIN_62\r
15241 </A>\r
15242 </TD>\r
15243 <TD width=15% BGCOLOR=#FBF5EF>\r
15244 <B>0XFF1800F8</B>\r
15245 </TD>\r
15246 <TD width=10% BGCOLOR=#FBF5EF>\r
15247 <B>32</B>\r
15248 </TD>\r
15249 <TD width=10% BGCOLOR=#FBF5EF>\r
15250 <B>RW</B>\r
15251 </TD>\r
15252 <TD width=15% BGCOLOR=#FBF5EF>\r
15253 <B>0x000000</B>\r
15254 </TD>\r
15255 <TD width=35% BGCOLOR=#FBF5EF>\r
15256 <B>Configures MIO Pin 62 peripheral interface mapping</B>\r
15257 </TD>\r
15258 </TR>\r
15259 <TR valign="top">\r
15260 <TD width=15% BGCOLOR=#FBF5EF>\r
15261 <A href="#PSU_IOU_SLCR_MIO_PIN_63">\r
15262 PSU_IOU_SLCR_MIO_PIN_63\r
15263 </A>\r
15264 </TD>\r
15265 <TD width=15% BGCOLOR=#FBF5EF>\r
15266 <B>0XFF1800FC</B>\r
15267 </TD>\r
15268 <TD width=10% BGCOLOR=#FBF5EF>\r
15269 <B>32</B>\r
15270 </TD>\r
15271 <TD width=10% BGCOLOR=#FBF5EF>\r
15272 <B>RW</B>\r
15273 </TD>\r
15274 <TD width=15% BGCOLOR=#FBF5EF>\r
15275 <B>0x000000</B>\r
15276 </TD>\r
15277 <TD width=35% BGCOLOR=#FBF5EF>\r
15278 <B>Configures MIO Pin 63 peripheral interface mapping</B>\r
15279 </TD>\r
15280 </TR>\r
15281 <TR valign="top">\r
15282 <TD width=15% BGCOLOR=#FBF5EF>\r
15283 <A href="#PSU_IOU_SLCR_MIO_PIN_64">\r
15284 PSU_IOU_SLCR_MIO_PIN_64\r
15285 </A>\r
15286 </TD>\r
15287 <TD width=15% BGCOLOR=#FBF5EF>\r
15288 <B>0XFF180100</B>\r
15289 </TD>\r
15290 <TD width=10% BGCOLOR=#FBF5EF>\r
15291 <B>32</B>\r
15292 </TD>\r
15293 <TD width=10% BGCOLOR=#FBF5EF>\r
15294 <B>RW</B>\r
15295 </TD>\r
15296 <TD width=15% BGCOLOR=#FBF5EF>\r
15297 <B>0x000000</B>\r
15298 </TD>\r
15299 <TD width=35% BGCOLOR=#FBF5EF>\r
15300 <B>Configures MIO Pin 64 peripheral interface mapping</B>\r
15301 </TD>\r
15302 </TR>\r
15303 <TR valign="top">\r
15304 <TD width=15% BGCOLOR=#FBF5EF>\r
15305 <A href="#PSU_IOU_SLCR_MIO_PIN_65">\r
15306 PSU_IOU_SLCR_MIO_PIN_65\r
15307 </A>\r
15308 </TD>\r
15309 <TD width=15% BGCOLOR=#FBF5EF>\r
15310 <B>0XFF180104</B>\r
15311 </TD>\r
15312 <TD width=10% BGCOLOR=#FBF5EF>\r
15313 <B>32</B>\r
15314 </TD>\r
15315 <TD width=10% BGCOLOR=#FBF5EF>\r
15316 <B>RW</B>\r
15317 </TD>\r
15318 <TD width=15% BGCOLOR=#FBF5EF>\r
15319 <B>0x000000</B>\r
15320 </TD>\r
15321 <TD width=35% BGCOLOR=#FBF5EF>\r
15322 <B>Configures MIO Pin 65 peripheral interface mapping</B>\r
15323 </TD>\r
15324 </TR>\r
15325 <TR valign="top">\r
15326 <TD width=15% BGCOLOR=#FBF5EF>\r
15327 <A href="#PSU_IOU_SLCR_MIO_PIN_66">\r
15328 PSU_IOU_SLCR_MIO_PIN_66\r
15329 </A>\r
15330 </TD>\r
15331 <TD width=15% BGCOLOR=#FBF5EF>\r
15332 <B>0XFF180108</B>\r
15333 </TD>\r
15334 <TD width=10% BGCOLOR=#FBF5EF>\r
15335 <B>32</B>\r
15336 </TD>\r
15337 <TD width=10% BGCOLOR=#FBF5EF>\r
15338 <B>RW</B>\r
15339 </TD>\r
15340 <TD width=15% BGCOLOR=#FBF5EF>\r
15341 <B>0x000000</B>\r
15342 </TD>\r
15343 <TD width=35% BGCOLOR=#FBF5EF>\r
15344 <B>Configures MIO Pin 66 peripheral interface mapping</B>\r
15345 </TD>\r
15346 </TR>\r
15347 <TR valign="top">\r
15348 <TD width=15% BGCOLOR=#FBF5EF>\r
15349 <A href="#PSU_IOU_SLCR_MIO_PIN_67">\r
15350 PSU_IOU_SLCR_MIO_PIN_67\r
15351 </A>\r
15352 </TD>\r
15353 <TD width=15% BGCOLOR=#FBF5EF>\r
15354 <B>0XFF18010C</B>\r
15355 </TD>\r
15356 <TD width=10% BGCOLOR=#FBF5EF>\r
15357 <B>32</B>\r
15358 </TD>\r
15359 <TD width=10% BGCOLOR=#FBF5EF>\r
15360 <B>RW</B>\r
15361 </TD>\r
15362 <TD width=15% BGCOLOR=#FBF5EF>\r
15363 <B>0x000000</B>\r
15364 </TD>\r
15365 <TD width=35% BGCOLOR=#FBF5EF>\r
15366 <B>Configures MIO Pin 67 peripheral interface mapping</B>\r
15367 </TD>\r
15368 </TR>\r
15369 <TR valign="top">\r
15370 <TD width=15% BGCOLOR=#FBF5EF>\r
15371 <A href="#PSU_IOU_SLCR_MIO_PIN_68">\r
15372 PSU_IOU_SLCR_MIO_PIN_68\r
15373 </A>\r
15374 </TD>\r
15375 <TD width=15% BGCOLOR=#FBF5EF>\r
15376 <B>0XFF180110</B>\r
15377 </TD>\r
15378 <TD width=10% BGCOLOR=#FBF5EF>\r
15379 <B>32</B>\r
15380 </TD>\r
15381 <TD width=10% BGCOLOR=#FBF5EF>\r
15382 <B>RW</B>\r
15383 </TD>\r
15384 <TD width=15% BGCOLOR=#FBF5EF>\r
15385 <B>0x000000</B>\r
15386 </TD>\r
15387 <TD width=35% BGCOLOR=#FBF5EF>\r
15388 <B>Configures MIO Pin 68 peripheral interface mapping</B>\r
15389 </TD>\r
15390 </TR>\r
15391 <TR valign="top">\r
15392 <TD width=15% BGCOLOR=#FBF5EF>\r
15393 <A href="#PSU_IOU_SLCR_MIO_PIN_69">\r
15394 PSU_IOU_SLCR_MIO_PIN_69\r
15395 </A>\r
15396 </TD>\r
15397 <TD width=15% BGCOLOR=#FBF5EF>\r
15398 <B>0XFF180114</B>\r
15399 </TD>\r
15400 <TD width=10% BGCOLOR=#FBF5EF>\r
15401 <B>32</B>\r
15402 </TD>\r
15403 <TD width=10% BGCOLOR=#FBF5EF>\r
15404 <B>RW</B>\r
15405 </TD>\r
15406 <TD width=15% BGCOLOR=#FBF5EF>\r
15407 <B>0x000000</B>\r
15408 </TD>\r
15409 <TD width=35% BGCOLOR=#FBF5EF>\r
15410 <B>Configures MIO Pin 69 peripheral interface mapping</B>\r
15411 </TD>\r
15412 </TR>\r
15413 <TR valign="top">\r
15414 <TD width=15% BGCOLOR=#FBF5EF>\r
15415 <A href="#PSU_IOU_SLCR_MIO_PIN_70">\r
15416 PSU_IOU_SLCR_MIO_PIN_70\r
15417 </A>\r
15418 </TD>\r
15419 <TD width=15% BGCOLOR=#FBF5EF>\r
15420 <B>0XFF180118</B>\r
15421 </TD>\r
15422 <TD width=10% BGCOLOR=#FBF5EF>\r
15423 <B>32</B>\r
15424 </TD>\r
15425 <TD width=10% BGCOLOR=#FBF5EF>\r
15426 <B>RW</B>\r
15427 </TD>\r
15428 <TD width=15% BGCOLOR=#FBF5EF>\r
15429 <B>0x000000</B>\r
15430 </TD>\r
15431 <TD width=35% BGCOLOR=#FBF5EF>\r
15432 <B>Configures MIO Pin 70 peripheral interface mapping</B>\r
15433 </TD>\r
15434 </TR>\r
15435 <TR valign="top">\r
15436 <TD width=15% BGCOLOR=#FBF5EF>\r
15437 <A href="#PSU_IOU_SLCR_MIO_PIN_71">\r
15438 PSU_IOU_SLCR_MIO_PIN_71\r
15439 </A>\r
15440 </TD>\r
15441 <TD width=15% BGCOLOR=#FBF5EF>\r
15442 <B>0XFF18011C</B>\r
15443 </TD>\r
15444 <TD width=10% BGCOLOR=#FBF5EF>\r
15445 <B>32</B>\r
15446 </TD>\r
15447 <TD width=10% BGCOLOR=#FBF5EF>\r
15448 <B>RW</B>\r
15449 </TD>\r
15450 <TD width=15% BGCOLOR=#FBF5EF>\r
15451 <B>0x000000</B>\r
15452 </TD>\r
15453 <TD width=35% BGCOLOR=#FBF5EF>\r
15454 <B>Configures MIO Pin 71 peripheral interface mapping</B>\r
15455 </TD>\r
15456 </TR>\r
15457 <TR valign="top">\r
15458 <TD width=15% BGCOLOR=#FBF5EF>\r
15459 <A href="#PSU_IOU_SLCR_MIO_PIN_72">\r
15460 PSU_IOU_SLCR_MIO_PIN_72\r
15461 </A>\r
15462 </TD>\r
15463 <TD width=15% BGCOLOR=#FBF5EF>\r
15464 <B>0XFF180120</B>\r
15465 </TD>\r
15466 <TD width=10% BGCOLOR=#FBF5EF>\r
15467 <B>32</B>\r
15468 </TD>\r
15469 <TD width=10% BGCOLOR=#FBF5EF>\r
15470 <B>RW</B>\r
15471 </TD>\r
15472 <TD width=15% BGCOLOR=#FBF5EF>\r
15473 <B>0x000000</B>\r
15474 </TD>\r
15475 <TD width=35% BGCOLOR=#FBF5EF>\r
15476 <B>Configures MIO Pin 72 peripheral interface mapping</B>\r
15477 </TD>\r
15478 </TR>\r
15479 <TR valign="top">\r
15480 <TD width=15% BGCOLOR=#FBF5EF>\r
15481 <A href="#PSU_IOU_SLCR_MIO_PIN_73">\r
15482 PSU_IOU_SLCR_MIO_PIN_73\r
15483 </A>\r
15484 </TD>\r
15485 <TD width=15% BGCOLOR=#FBF5EF>\r
15486 <B>0XFF180124</B>\r
15487 </TD>\r
15488 <TD width=10% BGCOLOR=#FBF5EF>\r
15489 <B>32</B>\r
15490 </TD>\r
15491 <TD width=10% BGCOLOR=#FBF5EF>\r
15492 <B>RW</B>\r
15493 </TD>\r
15494 <TD width=15% BGCOLOR=#FBF5EF>\r
15495 <B>0x000000</B>\r
15496 </TD>\r
15497 <TD width=35% BGCOLOR=#FBF5EF>\r
15498 <B>Configures MIO Pin 73 peripheral interface mapping</B>\r
15499 </TD>\r
15500 </TR>\r
15501 <TR valign="top">\r
15502 <TD width=15% BGCOLOR=#FBF5EF>\r
15503 <A href="#PSU_IOU_SLCR_MIO_PIN_74">\r
15504 PSU_IOU_SLCR_MIO_PIN_74\r
15505 </A>\r
15506 </TD>\r
15507 <TD width=15% BGCOLOR=#FBF5EF>\r
15508 <B>0XFF180128</B>\r
15509 </TD>\r
15510 <TD width=10% BGCOLOR=#FBF5EF>\r
15511 <B>32</B>\r
15512 </TD>\r
15513 <TD width=10% BGCOLOR=#FBF5EF>\r
15514 <B>RW</B>\r
15515 </TD>\r
15516 <TD width=15% BGCOLOR=#FBF5EF>\r
15517 <B>0x000000</B>\r
15518 </TD>\r
15519 <TD width=35% BGCOLOR=#FBF5EF>\r
15520 <B>Configures MIO Pin 74 peripheral interface mapping</B>\r
15521 </TD>\r
15522 </TR>\r
15523 <TR valign="top">\r
15524 <TD width=15% BGCOLOR=#FBF5EF>\r
15525 <A href="#PSU_IOU_SLCR_MIO_PIN_75">\r
15526 PSU_IOU_SLCR_MIO_PIN_75\r
15527 </A>\r
15528 </TD>\r
15529 <TD width=15% BGCOLOR=#FBF5EF>\r
15530 <B>0XFF18012C</B>\r
15531 </TD>\r
15532 <TD width=10% BGCOLOR=#FBF5EF>\r
15533 <B>32</B>\r
15534 </TD>\r
15535 <TD width=10% BGCOLOR=#FBF5EF>\r
15536 <B>RW</B>\r
15537 </TD>\r
15538 <TD width=15% BGCOLOR=#FBF5EF>\r
15539 <B>0x000000</B>\r
15540 </TD>\r
15541 <TD width=35% BGCOLOR=#FBF5EF>\r
15542 <B>Configures MIO Pin 75 peripheral interface mapping</B>\r
15543 </TD>\r
15544 </TR>\r
15545 <TR valign="top">\r
15546 <TD width=15% BGCOLOR=#FBF5EF>\r
15547 <A href="#PSU_IOU_SLCR_MIO_PIN_76">\r
15548 PSU_IOU_SLCR_MIO_PIN_76\r
15549 </A>\r
15550 </TD>\r
15551 <TD width=15% BGCOLOR=#FBF5EF>\r
15552 <B>0XFF180130</B>\r
15553 </TD>\r
15554 <TD width=10% BGCOLOR=#FBF5EF>\r
15555 <B>32</B>\r
15556 </TD>\r
15557 <TD width=10% BGCOLOR=#FBF5EF>\r
15558 <B>RW</B>\r
15559 </TD>\r
15560 <TD width=15% BGCOLOR=#FBF5EF>\r
15561 <B>0x000000</B>\r
15562 </TD>\r
15563 <TD width=35% BGCOLOR=#FBF5EF>\r
15564 <B>Configures MIO Pin 76 peripheral interface mapping</B>\r
15565 </TD>\r
15566 </TR>\r
15567 <TR valign="top">\r
15568 <TD width=15% BGCOLOR=#FBF5EF>\r
15569 <A href="#PSU_IOU_SLCR_MIO_PIN_77">\r
15570 PSU_IOU_SLCR_MIO_PIN_77\r
15571 </A>\r
15572 </TD>\r
15573 <TD width=15% BGCOLOR=#FBF5EF>\r
15574 <B>0XFF180134</B>\r
15575 </TD>\r
15576 <TD width=10% BGCOLOR=#FBF5EF>\r
15577 <B>32</B>\r
15578 </TD>\r
15579 <TD width=10% BGCOLOR=#FBF5EF>\r
15580 <B>RW</B>\r
15581 </TD>\r
15582 <TD width=15% BGCOLOR=#FBF5EF>\r
15583 <B>0x000000</B>\r
15584 </TD>\r
15585 <TD width=35% BGCOLOR=#FBF5EF>\r
15586 <B>Configures MIO Pin 77 peripheral interface mapping</B>\r
15587 </TD>\r
15588 </TR>\r
15589 <TR valign="top">\r
15590 <TD width=15% BGCOLOR=#FBF5EF>\r
15591 <A href="#PSU_IOU_SLCR_MIO_MST_TRI0">\r
15592 PSU_IOU_SLCR_MIO_MST_TRI0\r
15593 </A>\r
15594 </TD>\r
15595 <TD width=15% BGCOLOR=#FBF5EF>\r
15596 <B>0XFF180204</B>\r
15597 </TD>\r
15598 <TD width=10% BGCOLOR=#FBF5EF>\r
15599 <B>32</B>\r
15600 </TD>\r
15601 <TD width=10% BGCOLOR=#FBF5EF>\r
15602 <B>RW</B>\r
15603 </TD>\r
15604 <TD width=15% BGCOLOR=#FBF5EF>\r
15605 <B>0x000000</B>\r
15606 </TD>\r
15607 <TD width=35% BGCOLOR=#FBF5EF>\r
15608 <B>MIO pin Tri-state Enables, 31:0</B>\r
15609 </TD>\r
15610 </TR>\r
15611 <TR valign="top">\r
15612 <TD width=15% BGCOLOR=#FBF5EF>\r
15613 <A href="#PSU_IOU_SLCR_MIO_MST_TRI1">\r
15614 PSU_IOU_SLCR_MIO_MST_TRI1\r
15615 </A>\r
15616 </TD>\r
15617 <TD width=15% BGCOLOR=#FBF5EF>\r
15618 <B>0XFF180208</B>\r
15619 </TD>\r
15620 <TD width=10% BGCOLOR=#FBF5EF>\r
15621 <B>32</B>\r
15622 </TD>\r
15623 <TD width=10% BGCOLOR=#FBF5EF>\r
15624 <B>RW</B>\r
15625 </TD>\r
15626 <TD width=15% BGCOLOR=#FBF5EF>\r
15627 <B>0x000000</B>\r
15628 </TD>\r
15629 <TD width=35% BGCOLOR=#FBF5EF>\r
15630 <B>MIO pin Tri-state Enables, 63:32</B>\r
15631 </TD>\r
15632 </TR>\r
15633 <TR valign="top">\r
15634 <TD width=15% BGCOLOR=#FBF5EF>\r
15635 <A href="#PSU_IOU_SLCR_MIO_MST_TRI2">\r
15636 PSU_IOU_SLCR_MIO_MST_TRI2\r
15637 </A>\r
15638 </TD>\r
15639 <TD width=15% BGCOLOR=#FBF5EF>\r
15640 <B>0XFF18020C</B>\r
15641 </TD>\r
15642 <TD width=10% BGCOLOR=#FBF5EF>\r
15643 <B>32</B>\r
15644 </TD>\r
15645 <TD width=10% BGCOLOR=#FBF5EF>\r
15646 <B>RW</B>\r
15647 </TD>\r
15648 <TD width=15% BGCOLOR=#FBF5EF>\r
15649 <B>0x000000</B>\r
15650 </TD>\r
15651 <TD width=35% BGCOLOR=#FBF5EF>\r
15652 <B>MIO pin Tri-state Enables, 77:64</B>\r
15653 </TD>\r
15654 </TR>\r
15655 <TR valign="top">\r
15656 <TD width=15% BGCOLOR=#FBF5EF>\r
15657 <A href="#PSU_IOU_SLCR_MIO_LOOPBACK">\r
15658 PSU_IOU_SLCR_MIO_LOOPBACK\r
15659 </A>\r
15660 </TD>\r
15661 <TD width=15% BGCOLOR=#FBF5EF>\r
15662 <B>0XFF180200</B>\r
15663 </TD>\r
15664 <TD width=10% BGCOLOR=#FBF5EF>\r
15665 <B>32</B>\r
15666 </TD>\r
15667 <TD width=10% BGCOLOR=#FBF5EF>\r
15668 <B>RW</B>\r
15669 </TD>\r
15670 <TD width=15% BGCOLOR=#FBF5EF>\r
15671 <B>0x000000</B>\r
15672 </TD>\r
15673 <TD width=35% BGCOLOR=#FBF5EF>\r
15674 <B>Loopback function within MIO</B>\r
15675 </TD>\r
15676 </TR>\r
15677 </TABLE>\r
15678 <P>\r
15679 <H2><a name="psu_mio_init_data">psu_mio_init_data</a></H2>\r
15680 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
15681 <TR valign="top">\r
15682 <TD width=15% BGCOLOR=#FFC0FF>\r
15683 <B>Register Name</B>\r
15684 </TD>\r
15685 <TD width=15% BGCOLOR=#FFC0FF>\r
15686 <B>Address</B>\r
15687 </TD>\r
15688 <TD width=10% BGCOLOR=#FFC0FF>\r
15689 <B>Width</B>\r
15690 </TD>\r
15691 <TD width=10% BGCOLOR=#FFC0FF>\r
15692 <B>Type</B>\r
15693 </TD>\r
15694 <TD width=15% BGCOLOR=#FFC0FF>\r
15695 <B>Reset Value</B>\r
15696 </TD>\r
15697 <TD width=35% BGCOLOR=#FFC0FF>\r
15698 <B>Description</B>\r
15699 </TD>\r
15700 </TR>\r
15701 <H1>MIO PROGRAMMING</H1>\r
15702 <H2><a name="MIO_PIN_0">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_0</a></H2>\r
15703 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
15704 <TR valign="top">\r
15705 <TD width=15% BGCOLOR=#FFFF00>\r
15706 <B>Register Name</B>\r
15707 </TD>\r
15708 <TD width=15% BGCOLOR=#FFFF00>\r
15709 <B>Address</B>\r
15710 </TD>\r
15711 <TD width=10% BGCOLOR=#FFFF00>\r
15712 <B>Width</B>\r
15713 </TD>\r
15714 <TD width=10% BGCOLOR=#FFFF00>\r
15715 <B>Type</B>\r
15716 </TD>\r
15717 <TD width=15% BGCOLOR=#FFFF00>\r
15718 <B>Reset Value</B>\r
15719 </TD>\r
15720 <TD width=35% BGCOLOR=#FFFF00>\r
15721 <B>Description</B>\r
15722 </TD>\r
15723 </TR>\r
15724 <TR valign="top">\r
15725 <TD width=15% BGCOLOR=#FBF5EF>\r
15726 <B>MIO_PIN_0</B>\r
15727 </TD>\r
15728 <TD width=15% BGCOLOR=#FBF5EF>\r
15729 <B>0XFF180000</B>\r
15730 </TD>\r
15731 <TD width=10% BGCOLOR=#FBF5EF>\r
15732 <B>32</B>\r
15733 </TD>\r
15734 <TD width=10% BGCOLOR=#FBF5EF>\r
15735 <B>rw</B>\r
15736 </TD>\r
15737 <TD width=15% BGCOLOR=#FBF5EF>\r
15738 <B>0x00000000</B>\r
15739 </TD>\r
15740 <TD width=35% BGCOLOR=#FBF5EF>\r
15741 <B>--</B>\r
15742 </TD>\r
15743 </TR>\r
15744 </TABLE>\r
15745 <P>\r
15746 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
15747 <TR valign="top">\r
15748 <TD width=15% BGCOLOR=#C0FFC0>\r
15749 <B>Field Name</B>\r
15750 </TD>\r
15751 <TD width=15% BGCOLOR=#C0FFC0>\r
15752 <B>Bits</B>\r
15753 </TD>\r
15754 <TD width=10% BGCOLOR=#C0FFC0>\r
15755 <B>Mask</B>\r
15756 </TD>\r
15757 <TD width=10% BGCOLOR=#C0FFC0>\r
15758 <B>Value</B>\r
15759 </TD>\r
15760 <TD width=15% BGCOLOR=#C0FFC0>\r
15761 <B>Shifted Value</B>\r
15762 </TD>\r
15763 <TD width=35% BGCOLOR=#C0FFC0>\r
15764 <B>Description</B>\r
15765 </TD>\r
15766 </TR>\r
15767 <TR valign="top">\r
15768 <TD width=15% BGCOLOR=#FBF5EF>\r
15769 <B>PSU_IOU_SLCR_MIO_PIN_0_L0_SEL</B>\r
15770 </TD>\r
15771 <TD width=15% BGCOLOR=#FBF5EF>\r
15772 <B>1:1</B>\r
15773 </TD>\r
15774 <TD width=10% BGCOLOR=#FBF5EF>\r
15775 <B>2</B>\r
15776 </TD>\r
15777 <TD width=10% BGCOLOR=#FBF5EF>\r
15778 <B>1</B>\r
15779 </TD>\r
15780 <TD width=15% BGCOLOR=#FBF5EF>\r
15781 <B>2</B>\r
15782 </TD>\r
15783 <TD width=35% BGCOLOR=#FBF5EF>\r
15784 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Output, qspi_sclk_out- (QSPI Clock)</B>\r
15785 </TD>\r
15786 </TR>\r
15787 <TR valign="top">\r
15788 <TD width=15% BGCOLOR=#FBF5EF>\r
15789 <B>PSU_IOU_SLCR_MIO_PIN_0_L1_SEL</B>\r
15790 </TD>\r
15791 <TD width=15% BGCOLOR=#FBF5EF>\r
15792 <B>2:2</B>\r
15793 </TD>\r
15794 <TD width=10% BGCOLOR=#FBF5EF>\r
15795 <B>4</B>\r
15796 </TD>\r
15797 <TD width=10% BGCOLOR=#FBF5EF>\r
15798 <B>0</B>\r
15799 </TD>\r
15800 <TD width=15% BGCOLOR=#FBF5EF>\r
15801 <B>0</B>\r
15802 </TD>\r
15803 <TD width=35% BGCOLOR=#FBF5EF>\r
15804 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
15805 </TD>\r
15806 </TR>\r
15807 <TR valign="top">\r
15808 <TD width=15% BGCOLOR=#FBF5EF>\r
15809 <B>PSU_IOU_SLCR_MIO_PIN_0_L2_SEL</B>\r
15810 </TD>\r
15811 <TD width=15% BGCOLOR=#FBF5EF>\r
15812 <B>4:3</B>\r
15813 </TD>\r
15814 <TD width=10% BGCOLOR=#FBF5EF>\r
15815 <B>18</B>\r
15816 </TD>\r
15817 <TD width=10% BGCOLOR=#FBF5EF>\r
15818 <B>0</B>\r
15819 </TD>\r
15820 <TD width=15% BGCOLOR=#FBF5EF>\r
15821 <B>0</B>\r
15822 </TD>\r
15823 <TD width=35% BGCOLOR=#FBF5EF>\r
15824 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[0]- (Test Scan Port) = test_scan, Output, test_scan_out[0]- (Test Scan Port) 3= Not Used</B>\r
15825 </TD>\r
15826 </TR>\r
15827 <TR valign="top">\r
15828 <TD width=15% BGCOLOR=#FBF5EF>\r
15829 <B>PSU_IOU_SLCR_MIO_PIN_0_L3_SEL</B>\r
15830 </TD>\r
15831 <TD width=15% BGCOLOR=#FBF5EF>\r
15832 <B>7:5</B>\r
15833 </TD>\r
15834 <TD width=10% BGCOLOR=#FBF5EF>\r
15835 <B>e0</B>\r
15836 </TD>\r
15837 <TD width=10% BGCOLOR=#FBF5EF>\r
15838 <B>0</B>\r
15839 </TD>\r
15840 <TD width=15% BGCOLOR=#FBF5EF>\r
15841 <B>0</B>\r
15842 </TD>\r
15843 <TD width=35% BGCOLOR=#FBF5EF>\r
15844 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[0]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[0]- (GPIO bank 0) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= pjtag, Input, pjtag_tck- (PJTAG TCK) 4= spi0, Input, spi0_sclk_in- (SPI Clock) 4= spi0, Output, spi0_sclk_out- (SPI Clock) 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, trace_clk- (Trace Port Clock)</B>\r
15845 </TD>\r
15846 </TR>\r
15847 <TR valign="top">\r
15848 <TD width=15% BGCOLOR=#C0C0C0>\r
15849 <B>PSU_IOU_SLCR_MIO_PIN_0@0XFF180000</B>\r
15850 </TD>\r
15851 <TD width=15% BGCOLOR=#C0C0C0>\r
15852 <B>31:0</B>\r
15853 </TD>\r
15854 <TD width=10% BGCOLOR=#C0C0C0>\r
15855 <B>fe</B>\r
15856 </TD>\r
15857 <TD width=10% BGCOLOR=#C0C0C0>\r
15858 <B></B>\r
15859 </TD>\r
15860 <TD width=15% BGCOLOR=#C0C0C0>\r
15861 <B>2</B>\r
15862 </TD>\r
15863 <TD width=35% BGCOLOR=#C0C0C0>\r
15864 <B>Configures MIO Pin 0 peripheral interface mapping. S</B>\r
15865 </TD>\r
15866 </TR>\r
15867 </TABLE>\r
15868 <P>\r
15869 <H2><a name="MIO_PIN_1">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_1</a></H2>\r
15870 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
15871 <TR valign="top">\r
15872 <TD width=15% BGCOLOR=#FFFF00>\r
15873 <B>Register Name</B>\r
15874 </TD>\r
15875 <TD width=15% BGCOLOR=#FFFF00>\r
15876 <B>Address</B>\r
15877 </TD>\r
15878 <TD width=10% BGCOLOR=#FFFF00>\r
15879 <B>Width</B>\r
15880 </TD>\r
15881 <TD width=10% BGCOLOR=#FFFF00>\r
15882 <B>Type</B>\r
15883 </TD>\r
15884 <TD width=15% BGCOLOR=#FFFF00>\r
15885 <B>Reset Value</B>\r
15886 </TD>\r
15887 <TD width=35% BGCOLOR=#FFFF00>\r
15888 <B>Description</B>\r
15889 </TD>\r
15890 </TR>\r
15891 <TR valign="top">\r
15892 <TD width=15% BGCOLOR=#FBF5EF>\r
15893 <B>MIO_PIN_1</B>\r
15894 </TD>\r
15895 <TD width=15% BGCOLOR=#FBF5EF>\r
15896 <B>0XFF180004</B>\r
15897 </TD>\r
15898 <TD width=10% BGCOLOR=#FBF5EF>\r
15899 <B>32</B>\r
15900 </TD>\r
15901 <TD width=10% BGCOLOR=#FBF5EF>\r
15902 <B>rw</B>\r
15903 </TD>\r
15904 <TD width=15% BGCOLOR=#FBF5EF>\r
15905 <B>0x00000000</B>\r
15906 </TD>\r
15907 <TD width=35% BGCOLOR=#FBF5EF>\r
15908 <B>--</B>\r
15909 </TD>\r
15910 </TR>\r
15911 </TABLE>\r
15912 <P>\r
15913 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
15914 <TR valign="top">\r
15915 <TD width=15% BGCOLOR=#C0FFC0>\r
15916 <B>Field Name</B>\r
15917 </TD>\r
15918 <TD width=15% BGCOLOR=#C0FFC0>\r
15919 <B>Bits</B>\r
15920 </TD>\r
15921 <TD width=10% BGCOLOR=#C0FFC0>\r
15922 <B>Mask</B>\r
15923 </TD>\r
15924 <TD width=10% BGCOLOR=#C0FFC0>\r
15925 <B>Value</B>\r
15926 </TD>\r
15927 <TD width=15% BGCOLOR=#C0FFC0>\r
15928 <B>Shifted Value</B>\r
15929 </TD>\r
15930 <TD width=35% BGCOLOR=#C0FFC0>\r
15931 <B>Description</B>\r
15932 </TD>\r
15933 </TR>\r
15934 <TR valign="top">\r
15935 <TD width=15% BGCOLOR=#FBF5EF>\r
15936 <B>PSU_IOU_SLCR_MIO_PIN_1_L0_SEL</B>\r
15937 </TD>\r
15938 <TD width=15% BGCOLOR=#FBF5EF>\r
15939 <B>1:1</B>\r
15940 </TD>\r
15941 <TD width=10% BGCOLOR=#FBF5EF>\r
15942 <B>2</B>\r
15943 </TD>\r
15944 <TD width=10% BGCOLOR=#FBF5EF>\r
15945 <B>1</B>\r
15946 </TD>\r
15947 <TD width=15% BGCOLOR=#FBF5EF>\r
15948 <B>2</B>\r
15949 </TD>\r
15950 <TD width=35% BGCOLOR=#FBF5EF>\r
15951 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Input, qspi_mi_mi1- (QSPI Databus) 1= qspi, Output, qspi_so_mo1- (QSPI Databus)</B>\r
15952 </TD>\r
15953 </TR>\r
15954 <TR valign="top">\r
15955 <TD width=15% BGCOLOR=#FBF5EF>\r
15956 <B>PSU_IOU_SLCR_MIO_PIN_1_L1_SEL</B>\r
15957 </TD>\r
15958 <TD width=15% BGCOLOR=#FBF5EF>\r
15959 <B>2:2</B>\r
15960 </TD>\r
15961 <TD width=10% BGCOLOR=#FBF5EF>\r
15962 <B>4</B>\r
15963 </TD>\r
15964 <TD width=10% BGCOLOR=#FBF5EF>\r
15965 <B>0</B>\r
15966 </TD>\r
15967 <TD width=15% BGCOLOR=#FBF5EF>\r
15968 <B>0</B>\r
15969 </TD>\r
15970 <TD width=35% BGCOLOR=#FBF5EF>\r
15971 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
15972 </TD>\r
15973 </TR>\r
15974 <TR valign="top">\r
15975 <TD width=15% BGCOLOR=#FBF5EF>\r
15976 <B>PSU_IOU_SLCR_MIO_PIN_1_L2_SEL</B>\r
15977 </TD>\r
15978 <TD width=15% BGCOLOR=#FBF5EF>\r
15979 <B>4:3</B>\r
15980 </TD>\r
15981 <TD width=10% BGCOLOR=#FBF5EF>\r
15982 <B>18</B>\r
15983 </TD>\r
15984 <TD width=10% BGCOLOR=#FBF5EF>\r
15985 <B>0</B>\r
15986 </TD>\r
15987 <TD width=15% BGCOLOR=#FBF5EF>\r
15988 <B>0</B>\r
15989 </TD>\r
15990 <TD width=35% BGCOLOR=#FBF5EF>\r
15991 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[1]- (Test Scan Port) = test_scan, Output, test_scan_out[1]- (Test Scan Port) 3= Not Used</B>\r
15992 </TD>\r
15993 </TR>\r
15994 <TR valign="top">\r
15995 <TD width=15% BGCOLOR=#FBF5EF>\r
15996 <B>PSU_IOU_SLCR_MIO_PIN_1_L3_SEL</B>\r
15997 </TD>\r
15998 <TD width=15% BGCOLOR=#FBF5EF>\r
15999 <B>7:5</B>\r
16000 </TD>\r
16001 <TD width=10% BGCOLOR=#FBF5EF>\r
16002 <B>e0</B>\r
16003 </TD>\r
16004 <TD width=10% BGCOLOR=#FBF5EF>\r
16005 <B>0</B>\r
16006 </TD>\r
16007 <TD width=15% BGCOLOR=#FBF5EF>\r
16008 <B>0</B>\r
16009 </TD>\r
16010 <TD width=35% BGCOLOR=#FBF5EF>\r
16011 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[1]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[1]- (GPIO bank 0) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tdi- (PJTAG TDI) 4= spi0, Output, spi0_n_ss_out[2]- (SPI Master Selects) 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, trace_ctl- (Trace Port Control Signal)</B>\r
16012 </TD>\r
16013 </TR>\r
16014 <TR valign="top">\r
16015 <TD width=15% BGCOLOR=#C0C0C0>\r
16016 <B>PSU_IOU_SLCR_MIO_PIN_1@0XFF180004</B>\r
16017 </TD>\r
16018 <TD width=15% BGCOLOR=#C0C0C0>\r
16019 <B>31:0</B>\r
16020 </TD>\r
16021 <TD width=10% BGCOLOR=#C0C0C0>\r
16022 <B>fe</B>\r
16023 </TD>\r
16024 <TD width=10% BGCOLOR=#C0C0C0>\r
16025 <B></B>\r
16026 </TD>\r
16027 <TD width=15% BGCOLOR=#C0C0C0>\r
16028 <B>2</B>\r
16029 </TD>\r
16030 <TD width=35% BGCOLOR=#C0C0C0>\r
16031 <B>Configures MIO Pin 1 peripheral interface mapping</B>\r
16032 </TD>\r
16033 </TR>\r
16034 </TABLE>\r
16035 <P>\r
16036 <H2><a name="MIO_PIN_2">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_2</a></H2>\r
16037 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16038 <TR valign="top">\r
16039 <TD width=15% BGCOLOR=#FFFF00>\r
16040 <B>Register Name</B>\r
16041 </TD>\r
16042 <TD width=15% BGCOLOR=#FFFF00>\r
16043 <B>Address</B>\r
16044 </TD>\r
16045 <TD width=10% BGCOLOR=#FFFF00>\r
16046 <B>Width</B>\r
16047 </TD>\r
16048 <TD width=10% BGCOLOR=#FFFF00>\r
16049 <B>Type</B>\r
16050 </TD>\r
16051 <TD width=15% BGCOLOR=#FFFF00>\r
16052 <B>Reset Value</B>\r
16053 </TD>\r
16054 <TD width=35% BGCOLOR=#FFFF00>\r
16055 <B>Description</B>\r
16056 </TD>\r
16057 </TR>\r
16058 <TR valign="top">\r
16059 <TD width=15% BGCOLOR=#FBF5EF>\r
16060 <B>MIO_PIN_2</B>\r
16061 </TD>\r
16062 <TD width=15% BGCOLOR=#FBF5EF>\r
16063 <B>0XFF180008</B>\r
16064 </TD>\r
16065 <TD width=10% BGCOLOR=#FBF5EF>\r
16066 <B>32</B>\r
16067 </TD>\r
16068 <TD width=10% BGCOLOR=#FBF5EF>\r
16069 <B>rw</B>\r
16070 </TD>\r
16071 <TD width=15% BGCOLOR=#FBF5EF>\r
16072 <B>0x00000000</B>\r
16073 </TD>\r
16074 <TD width=35% BGCOLOR=#FBF5EF>\r
16075 <B>--</B>\r
16076 </TD>\r
16077 </TR>\r
16078 </TABLE>\r
16079 <P>\r
16080 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16081 <TR valign="top">\r
16082 <TD width=15% BGCOLOR=#C0FFC0>\r
16083 <B>Field Name</B>\r
16084 </TD>\r
16085 <TD width=15% BGCOLOR=#C0FFC0>\r
16086 <B>Bits</B>\r
16087 </TD>\r
16088 <TD width=10% BGCOLOR=#C0FFC0>\r
16089 <B>Mask</B>\r
16090 </TD>\r
16091 <TD width=10% BGCOLOR=#C0FFC0>\r
16092 <B>Value</B>\r
16093 </TD>\r
16094 <TD width=15% BGCOLOR=#C0FFC0>\r
16095 <B>Shifted Value</B>\r
16096 </TD>\r
16097 <TD width=35% BGCOLOR=#C0FFC0>\r
16098 <B>Description</B>\r
16099 </TD>\r
16100 </TR>\r
16101 <TR valign="top">\r
16102 <TD width=15% BGCOLOR=#FBF5EF>\r
16103 <B>PSU_IOU_SLCR_MIO_PIN_2_L0_SEL</B>\r
16104 </TD>\r
16105 <TD width=15% BGCOLOR=#FBF5EF>\r
16106 <B>1:1</B>\r
16107 </TD>\r
16108 <TD width=10% BGCOLOR=#FBF5EF>\r
16109 <B>2</B>\r
16110 </TD>\r
16111 <TD width=10% BGCOLOR=#FBF5EF>\r
16112 <B>1</B>\r
16113 </TD>\r
16114 <TD width=15% BGCOLOR=#FBF5EF>\r
16115 <B>2</B>\r
16116 </TD>\r
16117 <TD width=35% BGCOLOR=#FBF5EF>\r
16118 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Input, qspi_mi2- (QSPI Databus) 1= qspi, Output, qspi_mo2- (QSPI Databus)</B>\r
16119 </TD>\r
16120 </TR>\r
16121 <TR valign="top">\r
16122 <TD width=15% BGCOLOR=#FBF5EF>\r
16123 <B>PSU_IOU_SLCR_MIO_PIN_2_L1_SEL</B>\r
16124 </TD>\r
16125 <TD width=15% BGCOLOR=#FBF5EF>\r
16126 <B>2:2</B>\r
16127 </TD>\r
16128 <TD width=10% BGCOLOR=#FBF5EF>\r
16129 <B>4</B>\r
16130 </TD>\r
16131 <TD width=10% BGCOLOR=#FBF5EF>\r
16132 <B>0</B>\r
16133 </TD>\r
16134 <TD width=15% BGCOLOR=#FBF5EF>\r
16135 <B>0</B>\r
16136 </TD>\r
16137 <TD width=35% BGCOLOR=#FBF5EF>\r
16138 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
16139 </TD>\r
16140 </TR>\r
16141 <TR valign="top">\r
16142 <TD width=15% BGCOLOR=#FBF5EF>\r
16143 <B>PSU_IOU_SLCR_MIO_PIN_2_L2_SEL</B>\r
16144 </TD>\r
16145 <TD width=15% BGCOLOR=#FBF5EF>\r
16146 <B>4:3</B>\r
16147 </TD>\r
16148 <TD width=10% BGCOLOR=#FBF5EF>\r
16149 <B>18</B>\r
16150 </TD>\r
16151 <TD width=10% BGCOLOR=#FBF5EF>\r
16152 <B>0</B>\r
16153 </TD>\r
16154 <TD width=15% BGCOLOR=#FBF5EF>\r
16155 <B>0</B>\r
16156 </TD>\r
16157 <TD width=35% BGCOLOR=#FBF5EF>\r
16158 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[2]- (Test Scan Port) = test_scan, Output, test_scan_out[2]- (Test Scan Port) 3= Not Used</B>\r
16159 </TD>\r
16160 </TR>\r
16161 <TR valign="top">\r
16162 <TD width=15% BGCOLOR=#FBF5EF>\r
16163 <B>PSU_IOU_SLCR_MIO_PIN_2_L3_SEL</B>\r
16164 </TD>\r
16165 <TD width=15% BGCOLOR=#FBF5EF>\r
16166 <B>7:5</B>\r
16167 </TD>\r
16168 <TD width=10% BGCOLOR=#FBF5EF>\r
16169 <B>e0</B>\r
16170 </TD>\r
16171 <TD width=10% BGCOLOR=#FBF5EF>\r
16172 <B>0</B>\r
16173 </TD>\r
16174 <TD width=15% BGCOLOR=#FBF5EF>\r
16175 <B>0</B>\r
16176 </TD>\r
16177 <TD width=35% BGCOLOR=#FBF5EF>\r
16178 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[2]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[2]- (GPIO bank 0) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= pjtag, Output, pjtag_tdo- (PJTAG TDO) 4= spi0, Output, spi0_n_ss_out[1]- (SPI Master Selects) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[0]- (Trace Port Databus)</B>\r
16179 </TD>\r
16180 </TR>\r
16181 <TR valign="top">\r
16182 <TD width=15% BGCOLOR=#C0C0C0>\r
16183 <B>PSU_IOU_SLCR_MIO_PIN_2@0XFF180008</B>\r
16184 </TD>\r
16185 <TD width=15% BGCOLOR=#C0C0C0>\r
16186 <B>31:0</B>\r
16187 </TD>\r
16188 <TD width=10% BGCOLOR=#C0C0C0>\r
16189 <B>fe</B>\r
16190 </TD>\r
16191 <TD width=10% BGCOLOR=#C0C0C0>\r
16192 <B></B>\r
16193 </TD>\r
16194 <TD width=15% BGCOLOR=#C0C0C0>\r
16195 <B>2</B>\r
16196 </TD>\r
16197 <TD width=35% BGCOLOR=#C0C0C0>\r
16198 <B>Configures MIO Pin 2 peripheral interface mapping</B>\r
16199 </TD>\r
16200 </TR>\r
16201 </TABLE>\r
16202 <P>\r
16203 <H2><a name="MIO_PIN_3">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_3</a></H2>\r
16204 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16205 <TR valign="top">\r
16206 <TD width=15% BGCOLOR=#FFFF00>\r
16207 <B>Register Name</B>\r
16208 </TD>\r
16209 <TD width=15% BGCOLOR=#FFFF00>\r
16210 <B>Address</B>\r
16211 </TD>\r
16212 <TD width=10% BGCOLOR=#FFFF00>\r
16213 <B>Width</B>\r
16214 </TD>\r
16215 <TD width=10% BGCOLOR=#FFFF00>\r
16216 <B>Type</B>\r
16217 </TD>\r
16218 <TD width=15% BGCOLOR=#FFFF00>\r
16219 <B>Reset Value</B>\r
16220 </TD>\r
16221 <TD width=35% BGCOLOR=#FFFF00>\r
16222 <B>Description</B>\r
16223 </TD>\r
16224 </TR>\r
16225 <TR valign="top">\r
16226 <TD width=15% BGCOLOR=#FBF5EF>\r
16227 <B>MIO_PIN_3</B>\r
16228 </TD>\r
16229 <TD width=15% BGCOLOR=#FBF5EF>\r
16230 <B>0XFF18000C</B>\r
16231 </TD>\r
16232 <TD width=10% BGCOLOR=#FBF5EF>\r
16233 <B>32</B>\r
16234 </TD>\r
16235 <TD width=10% BGCOLOR=#FBF5EF>\r
16236 <B>rw</B>\r
16237 </TD>\r
16238 <TD width=15% BGCOLOR=#FBF5EF>\r
16239 <B>0x00000000</B>\r
16240 </TD>\r
16241 <TD width=35% BGCOLOR=#FBF5EF>\r
16242 <B>--</B>\r
16243 </TD>\r
16244 </TR>\r
16245 </TABLE>\r
16246 <P>\r
16247 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16248 <TR valign="top">\r
16249 <TD width=15% BGCOLOR=#C0FFC0>\r
16250 <B>Field Name</B>\r
16251 </TD>\r
16252 <TD width=15% BGCOLOR=#C0FFC0>\r
16253 <B>Bits</B>\r
16254 </TD>\r
16255 <TD width=10% BGCOLOR=#C0FFC0>\r
16256 <B>Mask</B>\r
16257 </TD>\r
16258 <TD width=10% BGCOLOR=#C0FFC0>\r
16259 <B>Value</B>\r
16260 </TD>\r
16261 <TD width=15% BGCOLOR=#C0FFC0>\r
16262 <B>Shifted Value</B>\r
16263 </TD>\r
16264 <TD width=35% BGCOLOR=#C0FFC0>\r
16265 <B>Description</B>\r
16266 </TD>\r
16267 </TR>\r
16268 <TR valign="top">\r
16269 <TD width=15% BGCOLOR=#FBF5EF>\r
16270 <B>PSU_IOU_SLCR_MIO_PIN_3_L0_SEL</B>\r
16271 </TD>\r
16272 <TD width=15% BGCOLOR=#FBF5EF>\r
16273 <B>1:1</B>\r
16274 </TD>\r
16275 <TD width=10% BGCOLOR=#FBF5EF>\r
16276 <B>2</B>\r
16277 </TD>\r
16278 <TD width=10% BGCOLOR=#FBF5EF>\r
16279 <B>1</B>\r
16280 </TD>\r
16281 <TD width=15% BGCOLOR=#FBF5EF>\r
16282 <B>2</B>\r
16283 </TD>\r
16284 <TD width=35% BGCOLOR=#FBF5EF>\r
16285 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Input, qspi_mi3- (QSPI Databus) 1= qspi, Output, qspi_mo3- (QSPI Databus)</B>\r
16286 </TD>\r
16287 </TR>\r
16288 <TR valign="top">\r
16289 <TD width=15% BGCOLOR=#FBF5EF>\r
16290 <B>PSU_IOU_SLCR_MIO_PIN_3_L1_SEL</B>\r
16291 </TD>\r
16292 <TD width=15% BGCOLOR=#FBF5EF>\r
16293 <B>2:2</B>\r
16294 </TD>\r
16295 <TD width=10% BGCOLOR=#FBF5EF>\r
16296 <B>4</B>\r
16297 </TD>\r
16298 <TD width=10% BGCOLOR=#FBF5EF>\r
16299 <B>0</B>\r
16300 </TD>\r
16301 <TD width=15% BGCOLOR=#FBF5EF>\r
16302 <B>0</B>\r
16303 </TD>\r
16304 <TD width=35% BGCOLOR=#FBF5EF>\r
16305 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
16306 </TD>\r
16307 </TR>\r
16308 <TR valign="top">\r
16309 <TD width=15% BGCOLOR=#FBF5EF>\r
16310 <B>PSU_IOU_SLCR_MIO_PIN_3_L2_SEL</B>\r
16311 </TD>\r
16312 <TD width=15% BGCOLOR=#FBF5EF>\r
16313 <B>4:3</B>\r
16314 </TD>\r
16315 <TD width=10% BGCOLOR=#FBF5EF>\r
16316 <B>18</B>\r
16317 </TD>\r
16318 <TD width=10% BGCOLOR=#FBF5EF>\r
16319 <B>0</B>\r
16320 </TD>\r
16321 <TD width=15% BGCOLOR=#FBF5EF>\r
16322 <B>0</B>\r
16323 </TD>\r
16324 <TD width=35% BGCOLOR=#FBF5EF>\r
16325 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[3]- (Test Scan Port) = test_scan, Output, test_scan_out[3]- (Test Scan Port) 3= Not Used</B>\r
16326 </TD>\r
16327 </TR>\r
16328 <TR valign="top">\r
16329 <TD width=15% BGCOLOR=#FBF5EF>\r
16330 <B>PSU_IOU_SLCR_MIO_PIN_3_L3_SEL</B>\r
16331 </TD>\r
16332 <TD width=15% BGCOLOR=#FBF5EF>\r
16333 <B>7:5</B>\r
16334 </TD>\r
16335 <TD width=10% BGCOLOR=#FBF5EF>\r
16336 <B>e0</B>\r
16337 </TD>\r
16338 <TD width=10% BGCOLOR=#FBF5EF>\r
16339 <B>0</B>\r
16340 </TD>\r
16341 <TD width=15% BGCOLOR=#FBF5EF>\r
16342 <B>0</B>\r
16343 </TD>\r
16344 <TD width=35% BGCOLOR=#FBF5EF>\r
16345 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[3]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[3]- (GPIO bank 0) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tms- (PJTAG TMS) 4= spi0, Input, spi0_n_ss_in- (SPI Master Selects) 4= spi0, Output, spi0_n_ss_out[0]- (SPI Master Selects) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[1]- (Trace Port Databus)</B>\r
16346 </TD>\r
16347 </TR>\r
16348 <TR valign="top">\r
16349 <TD width=15% BGCOLOR=#C0C0C0>\r
16350 <B>PSU_IOU_SLCR_MIO_PIN_3@0XFF18000C</B>\r
16351 </TD>\r
16352 <TD width=15% BGCOLOR=#C0C0C0>\r
16353 <B>31:0</B>\r
16354 </TD>\r
16355 <TD width=10% BGCOLOR=#C0C0C0>\r
16356 <B>fe</B>\r
16357 </TD>\r
16358 <TD width=10% BGCOLOR=#C0C0C0>\r
16359 <B></B>\r
16360 </TD>\r
16361 <TD width=15% BGCOLOR=#C0C0C0>\r
16362 <B>2</B>\r
16363 </TD>\r
16364 <TD width=35% BGCOLOR=#C0C0C0>\r
16365 <B>Configures MIO Pin 3 peripheral interface mapping</B>\r
16366 </TD>\r
16367 </TR>\r
16368 </TABLE>\r
16369 <P>\r
16370 <H2><a name="MIO_PIN_4">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_4</a></H2>\r
16371 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16372 <TR valign="top">\r
16373 <TD width=15% BGCOLOR=#FFFF00>\r
16374 <B>Register Name</B>\r
16375 </TD>\r
16376 <TD width=15% BGCOLOR=#FFFF00>\r
16377 <B>Address</B>\r
16378 </TD>\r
16379 <TD width=10% BGCOLOR=#FFFF00>\r
16380 <B>Width</B>\r
16381 </TD>\r
16382 <TD width=10% BGCOLOR=#FFFF00>\r
16383 <B>Type</B>\r
16384 </TD>\r
16385 <TD width=15% BGCOLOR=#FFFF00>\r
16386 <B>Reset Value</B>\r
16387 </TD>\r
16388 <TD width=35% BGCOLOR=#FFFF00>\r
16389 <B>Description</B>\r
16390 </TD>\r
16391 </TR>\r
16392 <TR valign="top">\r
16393 <TD width=15% BGCOLOR=#FBF5EF>\r
16394 <B>MIO_PIN_4</B>\r
16395 </TD>\r
16396 <TD width=15% BGCOLOR=#FBF5EF>\r
16397 <B>0XFF180010</B>\r
16398 </TD>\r
16399 <TD width=10% BGCOLOR=#FBF5EF>\r
16400 <B>32</B>\r
16401 </TD>\r
16402 <TD width=10% BGCOLOR=#FBF5EF>\r
16403 <B>rw</B>\r
16404 </TD>\r
16405 <TD width=15% BGCOLOR=#FBF5EF>\r
16406 <B>0x00000000</B>\r
16407 </TD>\r
16408 <TD width=35% BGCOLOR=#FBF5EF>\r
16409 <B>--</B>\r
16410 </TD>\r
16411 </TR>\r
16412 </TABLE>\r
16413 <P>\r
16414 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16415 <TR valign="top">\r
16416 <TD width=15% BGCOLOR=#C0FFC0>\r
16417 <B>Field Name</B>\r
16418 </TD>\r
16419 <TD width=15% BGCOLOR=#C0FFC0>\r
16420 <B>Bits</B>\r
16421 </TD>\r
16422 <TD width=10% BGCOLOR=#C0FFC0>\r
16423 <B>Mask</B>\r
16424 </TD>\r
16425 <TD width=10% BGCOLOR=#C0FFC0>\r
16426 <B>Value</B>\r
16427 </TD>\r
16428 <TD width=15% BGCOLOR=#C0FFC0>\r
16429 <B>Shifted Value</B>\r
16430 </TD>\r
16431 <TD width=35% BGCOLOR=#C0FFC0>\r
16432 <B>Description</B>\r
16433 </TD>\r
16434 </TR>\r
16435 <TR valign="top">\r
16436 <TD width=15% BGCOLOR=#FBF5EF>\r
16437 <B>PSU_IOU_SLCR_MIO_PIN_4_L0_SEL</B>\r
16438 </TD>\r
16439 <TD width=15% BGCOLOR=#FBF5EF>\r
16440 <B>1:1</B>\r
16441 </TD>\r
16442 <TD width=10% BGCOLOR=#FBF5EF>\r
16443 <B>2</B>\r
16444 </TD>\r
16445 <TD width=10% BGCOLOR=#FBF5EF>\r
16446 <B>1</B>\r
16447 </TD>\r
16448 <TD width=15% BGCOLOR=#FBF5EF>\r
16449 <B>2</B>\r
16450 </TD>\r
16451 <TD width=35% BGCOLOR=#FBF5EF>\r
16452 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Output, qspi_mo_mo0- (QSPI Databus) 1= qspi, Input, qspi_si_mi0- (QSPI Databus)</B>\r
16453 </TD>\r
16454 </TR>\r
16455 <TR valign="top">\r
16456 <TD width=15% BGCOLOR=#FBF5EF>\r
16457 <B>PSU_IOU_SLCR_MIO_PIN_4_L1_SEL</B>\r
16458 </TD>\r
16459 <TD width=15% BGCOLOR=#FBF5EF>\r
16460 <B>2:2</B>\r
16461 </TD>\r
16462 <TD width=10% BGCOLOR=#FBF5EF>\r
16463 <B>4</B>\r
16464 </TD>\r
16465 <TD width=10% BGCOLOR=#FBF5EF>\r
16466 <B>0</B>\r
16467 </TD>\r
16468 <TD width=15% BGCOLOR=#FBF5EF>\r
16469 <B>0</B>\r
16470 </TD>\r
16471 <TD width=35% BGCOLOR=#FBF5EF>\r
16472 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
16473 </TD>\r
16474 </TR>\r
16475 <TR valign="top">\r
16476 <TD width=15% BGCOLOR=#FBF5EF>\r
16477 <B>PSU_IOU_SLCR_MIO_PIN_4_L2_SEL</B>\r
16478 </TD>\r
16479 <TD width=15% BGCOLOR=#FBF5EF>\r
16480 <B>4:3</B>\r
16481 </TD>\r
16482 <TD width=10% BGCOLOR=#FBF5EF>\r
16483 <B>18</B>\r
16484 </TD>\r
16485 <TD width=10% BGCOLOR=#FBF5EF>\r
16486 <B>0</B>\r
16487 </TD>\r
16488 <TD width=15% BGCOLOR=#FBF5EF>\r
16489 <B>0</B>\r
16490 </TD>\r
16491 <TD width=35% BGCOLOR=#FBF5EF>\r
16492 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[4]- (Test Scan Port) = test_scan, Output, test_scan_out[4]- (Test Scan Port) 3= Not Used</B>\r
16493 </TD>\r
16494 </TR>\r
16495 <TR valign="top">\r
16496 <TD width=15% BGCOLOR=#FBF5EF>\r
16497 <B>PSU_IOU_SLCR_MIO_PIN_4_L3_SEL</B>\r
16498 </TD>\r
16499 <TD width=15% BGCOLOR=#FBF5EF>\r
16500 <B>7:5</B>\r
16501 </TD>\r
16502 <TD width=10% BGCOLOR=#FBF5EF>\r
16503 <B>e0</B>\r
16504 </TD>\r
16505 <TD width=10% BGCOLOR=#FBF5EF>\r
16506 <B>0</B>\r
16507 </TD>\r
16508 <TD width=15% BGCOLOR=#FBF5EF>\r
16509 <B>0</B>\r
16510 </TD>\r
16511 <TD width=35% BGCOLOR=#FBF5EF>\r
16512 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[4]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[4]- (GPIO bank 0) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi0, Input, spi0_mi- (MISO signal) 4= spi0, Output, spi0_so- (MISO signal) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[2]- (Trace Port Databus)</B>\r
16513 </TD>\r
16514 </TR>\r
16515 <TR valign="top">\r
16516 <TD width=15% BGCOLOR=#C0C0C0>\r
16517 <B>PSU_IOU_SLCR_MIO_PIN_4@0XFF180010</B>\r
16518 </TD>\r
16519 <TD width=15% BGCOLOR=#C0C0C0>\r
16520 <B>31:0</B>\r
16521 </TD>\r
16522 <TD width=10% BGCOLOR=#C0C0C0>\r
16523 <B>fe</B>\r
16524 </TD>\r
16525 <TD width=10% BGCOLOR=#C0C0C0>\r
16526 <B></B>\r
16527 </TD>\r
16528 <TD width=15% BGCOLOR=#C0C0C0>\r
16529 <B>2</B>\r
16530 </TD>\r
16531 <TD width=35% BGCOLOR=#C0C0C0>\r
16532 <B>Configures MIO Pin 4 peripheral interface mapping</B>\r
16533 </TD>\r
16534 </TR>\r
16535 </TABLE>\r
16536 <P>\r
16537 <H2><a name="MIO_PIN_5">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_5</a></H2>\r
16538 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16539 <TR valign="top">\r
16540 <TD width=15% BGCOLOR=#FFFF00>\r
16541 <B>Register Name</B>\r
16542 </TD>\r
16543 <TD width=15% BGCOLOR=#FFFF00>\r
16544 <B>Address</B>\r
16545 </TD>\r
16546 <TD width=10% BGCOLOR=#FFFF00>\r
16547 <B>Width</B>\r
16548 </TD>\r
16549 <TD width=10% BGCOLOR=#FFFF00>\r
16550 <B>Type</B>\r
16551 </TD>\r
16552 <TD width=15% BGCOLOR=#FFFF00>\r
16553 <B>Reset Value</B>\r
16554 </TD>\r
16555 <TD width=35% BGCOLOR=#FFFF00>\r
16556 <B>Description</B>\r
16557 </TD>\r
16558 </TR>\r
16559 <TR valign="top">\r
16560 <TD width=15% BGCOLOR=#FBF5EF>\r
16561 <B>MIO_PIN_5</B>\r
16562 </TD>\r
16563 <TD width=15% BGCOLOR=#FBF5EF>\r
16564 <B>0XFF180014</B>\r
16565 </TD>\r
16566 <TD width=10% BGCOLOR=#FBF5EF>\r
16567 <B>32</B>\r
16568 </TD>\r
16569 <TD width=10% BGCOLOR=#FBF5EF>\r
16570 <B>rw</B>\r
16571 </TD>\r
16572 <TD width=15% BGCOLOR=#FBF5EF>\r
16573 <B>0x00000000</B>\r
16574 </TD>\r
16575 <TD width=35% BGCOLOR=#FBF5EF>\r
16576 <B>--</B>\r
16577 </TD>\r
16578 </TR>\r
16579 </TABLE>\r
16580 <P>\r
16581 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16582 <TR valign="top">\r
16583 <TD width=15% BGCOLOR=#C0FFC0>\r
16584 <B>Field Name</B>\r
16585 </TD>\r
16586 <TD width=15% BGCOLOR=#C0FFC0>\r
16587 <B>Bits</B>\r
16588 </TD>\r
16589 <TD width=10% BGCOLOR=#C0FFC0>\r
16590 <B>Mask</B>\r
16591 </TD>\r
16592 <TD width=10% BGCOLOR=#C0FFC0>\r
16593 <B>Value</B>\r
16594 </TD>\r
16595 <TD width=15% BGCOLOR=#C0FFC0>\r
16596 <B>Shifted Value</B>\r
16597 </TD>\r
16598 <TD width=35% BGCOLOR=#C0FFC0>\r
16599 <B>Description</B>\r
16600 </TD>\r
16601 </TR>\r
16602 <TR valign="top">\r
16603 <TD width=15% BGCOLOR=#FBF5EF>\r
16604 <B>PSU_IOU_SLCR_MIO_PIN_5_L0_SEL</B>\r
16605 </TD>\r
16606 <TD width=15% BGCOLOR=#FBF5EF>\r
16607 <B>1:1</B>\r
16608 </TD>\r
16609 <TD width=10% BGCOLOR=#FBF5EF>\r
16610 <B>2</B>\r
16611 </TD>\r
16612 <TD width=10% BGCOLOR=#FBF5EF>\r
16613 <B>1</B>\r
16614 </TD>\r
16615 <TD width=15% BGCOLOR=#FBF5EF>\r
16616 <B>2</B>\r
16617 </TD>\r
16618 <TD width=35% BGCOLOR=#FBF5EF>\r
16619 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Output, qspi_n_ss_out- (QSPI Slave Select)</B>\r
16620 </TD>\r
16621 </TR>\r
16622 <TR valign="top">\r
16623 <TD width=15% BGCOLOR=#FBF5EF>\r
16624 <B>PSU_IOU_SLCR_MIO_PIN_5_L1_SEL</B>\r
16625 </TD>\r
16626 <TD width=15% BGCOLOR=#FBF5EF>\r
16627 <B>2:2</B>\r
16628 </TD>\r
16629 <TD width=10% BGCOLOR=#FBF5EF>\r
16630 <B>4</B>\r
16631 </TD>\r
16632 <TD width=10% BGCOLOR=#FBF5EF>\r
16633 <B>0</B>\r
16634 </TD>\r
16635 <TD width=15% BGCOLOR=#FBF5EF>\r
16636 <B>0</B>\r
16637 </TD>\r
16638 <TD width=35% BGCOLOR=#FBF5EF>\r
16639 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
16640 </TD>\r
16641 </TR>\r
16642 <TR valign="top">\r
16643 <TD width=15% BGCOLOR=#FBF5EF>\r
16644 <B>PSU_IOU_SLCR_MIO_PIN_5_L2_SEL</B>\r
16645 </TD>\r
16646 <TD width=15% BGCOLOR=#FBF5EF>\r
16647 <B>4:3</B>\r
16648 </TD>\r
16649 <TD width=10% BGCOLOR=#FBF5EF>\r
16650 <B>18</B>\r
16651 </TD>\r
16652 <TD width=10% BGCOLOR=#FBF5EF>\r
16653 <B>0</B>\r
16654 </TD>\r
16655 <TD width=15% BGCOLOR=#FBF5EF>\r
16656 <B>0</B>\r
16657 </TD>\r
16658 <TD width=35% BGCOLOR=#FBF5EF>\r
16659 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[5]- (Test Scan Port) = test_scan, Output, test_scan_out[5]- (Test Scan Port) 3= Not Used</B>\r
16660 </TD>\r
16661 </TR>\r
16662 <TR valign="top">\r
16663 <TD width=15% BGCOLOR=#FBF5EF>\r
16664 <B>PSU_IOU_SLCR_MIO_PIN_5_L3_SEL</B>\r
16665 </TD>\r
16666 <TD width=15% BGCOLOR=#FBF5EF>\r
16667 <B>7:5</B>\r
16668 </TD>\r
16669 <TD width=10% BGCOLOR=#FBF5EF>\r
16670 <B>e0</B>\r
16671 </TD>\r
16672 <TD width=10% BGCOLOR=#FBF5EF>\r
16673 <B>0</B>\r
16674 </TD>\r
16675 <TD width=15% BGCOLOR=#FBF5EF>\r
16676 <B>0</B>\r
16677 </TD>\r
16678 <TD width=35% BGCOLOR=#FBF5EF>\r
16679 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[5]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[5]- (GPIO bank 0) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi0, Output, spi0_mo- (MOSI signal) 4= spi0, Input, spi0_si- (MOSI signal) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[3]- (Trace Port Databus)</B>\r
16680 </TD>\r
16681 </TR>\r
16682 <TR valign="top">\r
16683 <TD width=15% BGCOLOR=#C0C0C0>\r
16684 <B>PSU_IOU_SLCR_MIO_PIN_5@0XFF180014</B>\r
16685 </TD>\r
16686 <TD width=15% BGCOLOR=#C0C0C0>\r
16687 <B>31:0</B>\r
16688 </TD>\r
16689 <TD width=10% BGCOLOR=#C0C0C0>\r
16690 <B>fe</B>\r
16691 </TD>\r
16692 <TD width=10% BGCOLOR=#C0C0C0>\r
16693 <B></B>\r
16694 </TD>\r
16695 <TD width=15% BGCOLOR=#C0C0C0>\r
16696 <B>2</B>\r
16697 </TD>\r
16698 <TD width=35% BGCOLOR=#C0C0C0>\r
16699 <B>Configures MIO Pin 5 peripheral interface mapping</B>\r
16700 </TD>\r
16701 </TR>\r
16702 </TABLE>\r
16703 <P>\r
16704 <H2><a name="MIO_PIN_6">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_6</a></H2>\r
16705 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16706 <TR valign="top">\r
16707 <TD width=15% BGCOLOR=#FFFF00>\r
16708 <B>Register Name</B>\r
16709 </TD>\r
16710 <TD width=15% BGCOLOR=#FFFF00>\r
16711 <B>Address</B>\r
16712 </TD>\r
16713 <TD width=10% BGCOLOR=#FFFF00>\r
16714 <B>Width</B>\r
16715 </TD>\r
16716 <TD width=10% BGCOLOR=#FFFF00>\r
16717 <B>Type</B>\r
16718 </TD>\r
16719 <TD width=15% BGCOLOR=#FFFF00>\r
16720 <B>Reset Value</B>\r
16721 </TD>\r
16722 <TD width=35% BGCOLOR=#FFFF00>\r
16723 <B>Description</B>\r
16724 </TD>\r
16725 </TR>\r
16726 <TR valign="top">\r
16727 <TD width=15% BGCOLOR=#FBF5EF>\r
16728 <B>MIO_PIN_6</B>\r
16729 </TD>\r
16730 <TD width=15% BGCOLOR=#FBF5EF>\r
16731 <B>0XFF180018</B>\r
16732 </TD>\r
16733 <TD width=10% BGCOLOR=#FBF5EF>\r
16734 <B>32</B>\r
16735 </TD>\r
16736 <TD width=10% BGCOLOR=#FBF5EF>\r
16737 <B>rw</B>\r
16738 </TD>\r
16739 <TD width=15% BGCOLOR=#FBF5EF>\r
16740 <B>0x00000000</B>\r
16741 </TD>\r
16742 <TD width=35% BGCOLOR=#FBF5EF>\r
16743 <B>--</B>\r
16744 </TD>\r
16745 </TR>\r
16746 </TABLE>\r
16747 <P>\r
16748 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16749 <TR valign="top">\r
16750 <TD width=15% BGCOLOR=#C0FFC0>\r
16751 <B>Field Name</B>\r
16752 </TD>\r
16753 <TD width=15% BGCOLOR=#C0FFC0>\r
16754 <B>Bits</B>\r
16755 </TD>\r
16756 <TD width=10% BGCOLOR=#C0FFC0>\r
16757 <B>Mask</B>\r
16758 </TD>\r
16759 <TD width=10% BGCOLOR=#C0FFC0>\r
16760 <B>Value</B>\r
16761 </TD>\r
16762 <TD width=15% BGCOLOR=#C0FFC0>\r
16763 <B>Shifted Value</B>\r
16764 </TD>\r
16765 <TD width=35% BGCOLOR=#C0FFC0>\r
16766 <B>Description</B>\r
16767 </TD>\r
16768 </TR>\r
16769 <TR valign="top">\r
16770 <TD width=15% BGCOLOR=#FBF5EF>\r
16771 <B>PSU_IOU_SLCR_MIO_PIN_6_L0_SEL</B>\r
16772 </TD>\r
16773 <TD width=15% BGCOLOR=#FBF5EF>\r
16774 <B>1:1</B>\r
16775 </TD>\r
16776 <TD width=10% BGCOLOR=#FBF5EF>\r
16777 <B>2</B>\r
16778 </TD>\r
16779 <TD width=10% BGCOLOR=#FBF5EF>\r
16780 <B>0</B>\r
16781 </TD>\r
16782 <TD width=15% BGCOLOR=#FBF5EF>\r
16783 <B>0</B>\r
16784 </TD>\r
16785 <TD width=35% BGCOLOR=#FBF5EF>\r
16786 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Output, qspi_clk_for_lpbk- (QSPI Clock to be fed-back)</B>\r
16787 </TD>\r
16788 </TR>\r
16789 <TR valign="top">\r
16790 <TD width=15% BGCOLOR=#FBF5EF>\r
16791 <B>PSU_IOU_SLCR_MIO_PIN_6_L1_SEL</B>\r
16792 </TD>\r
16793 <TD width=15% BGCOLOR=#FBF5EF>\r
16794 <B>2:2</B>\r
16795 </TD>\r
16796 <TD width=10% BGCOLOR=#FBF5EF>\r
16797 <B>4</B>\r
16798 </TD>\r
16799 <TD width=10% BGCOLOR=#FBF5EF>\r
16800 <B>0</B>\r
16801 </TD>\r
16802 <TD width=15% BGCOLOR=#FBF5EF>\r
16803 <B>0</B>\r
16804 </TD>\r
16805 <TD width=35% BGCOLOR=#FBF5EF>\r
16806 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
16807 </TD>\r
16808 </TR>\r
16809 <TR valign="top">\r
16810 <TD width=15% BGCOLOR=#FBF5EF>\r
16811 <B>PSU_IOU_SLCR_MIO_PIN_6_L2_SEL</B>\r
16812 </TD>\r
16813 <TD width=15% BGCOLOR=#FBF5EF>\r
16814 <B>4:3</B>\r
16815 </TD>\r
16816 <TD width=10% BGCOLOR=#FBF5EF>\r
16817 <B>18</B>\r
16818 </TD>\r
16819 <TD width=10% BGCOLOR=#FBF5EF>\r
16820 <B>0</B>\r
16821 </TD>\r
16822 <TD width=15% BGCOLOR=#FBF5EF>\r
16823 <B>0</B>\r
16824 </TD>\r
16825 <TD width=35% BGCOLOR=#FBF5EF>\r
16826 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[6]- (Test Scan Port) = test_scan, Output, test_scan_out[6]- (Test Scan Port) 3= Not Used</B>\r
16827 </TD>\r
16828 </TR>\r
16829 <TR valign="top">\r
16830 <TD width=15% BGCOLOR=#FBF5EF>\r
16831 <B>PSU_IOU_SLCR_MIO_PIN_6_L3_SEL</B>\r
16832 </TD>\r
16833 <TD width=15% BGCOLOR=#FBF5EF>\r
16834 <B>7:5</B>\r
16835 </TD>\r
16836 <TD width=10% BGCOLOR=#FBF5EF>\r
16837 <B>e0</B>\r
16838 </TD>\r
16839 <TD width=10% BGCOLOR=#FBF5EF>\r
16840 <B>0</B>\r
16841 </TD>\r
16842 <TD width=15% BGCOLOR=#FBF5EF>\r
16843 <B>0</B>\r
16844 </TD>\r
16845 <TD width=35% BGCOLOR=#FBF5EF>\r
16846 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[6]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[6]- (GPIO bank 0) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_sclk_in- (SPI Clock) 4= spi1, Output, spi1_sclk_out- (SPI Clock) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[4]- (Trace Port Databus)</B>\r
16847 </TD>\r
16848 </TR>\r
16849 <TR valign="top">\r
16850 <TD width=15% BGCOLOR=#C0C0C0>\r
16851 <B>PSU_IOU_SLCR_MIO_PIN_6@0XFF180018</B>\r
16852 </TD>\r
16853 <TD width=15% BGCOLOR=#C0C0C0>\r
16854 <B>31:0</B>\r
16855 </TD>\r
16856 <TD width=10% BGCOLOR=#C0C0C0>\r
16857 <B>fe</B>\r
16858 </TD>\r
16859 <TD width=10% BGCOLOR=#C0C0C0>\r
16860 <B></B>\r
16861 </TD>\r
16862 <TD width=15% BGCOLOR=#C0C0C0>\r
16863 <B>0</B>\r
16864 </TD>\r
16865 <TD width=35% BGCOLOR=#C0C0C0>\r
16866 <B>Configures MIO Pin 6 peripheral interface mapping</B>\r
16867 </TD>\r
16868 </TR>\r
16869 </TABLE>\r
16870 <P>\r
16871 <H2><a name="MIO_PIN_7">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_7</a></H2>\r
16872 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16873 <TR valign="top">\r
16874 <TD width=15% BGCOLOR=#FFFF00>\r
16875 <B>Register Name</B>\r
16876 </TD>\r
16877 <TD width=15% BGCOLOR=#FFFF00>\r
16878 <B>Address</B>\r
16879 </TD>\r
16880 <TD width=10% BGCOLOR=#FFFF00>\r
16881 <B>Width</B>\r
16882 </TD>\r
16883 <TD width=10% BGCOLOR=#FFFF00>\r
16884 <B>Type</B>\r
16885 </TD>\r
16886 <TD width=15% BGCOLOR=#FFFF00>\r
16887 <B>Reset Value</B>\r
16888 </TD>\r
16889 <TD width=35% BGCOLOR=#FFFF00>\r
16890 <B>Description</B>\r
16891 </TD>\r
16892 </TR>\r
16893 <TR valign="top">\r
16894 <TD width=15% BGCOLOR=#FBF5EF>\r
16895 <B>MIO_PIN_7</B>\r
16896 </TD>\r
16897 <TD width=15% BGCOLOR=#FBF5EF>\r
16898 <B>0XFF18001C</B>\r
16899 </TD>\r
16900 <TD width=10% BGCOLOR=#FBF5EF>\r
16901 <B>32</B>\r
16902 </TD>\r
16903 <TD width=10% BGCOLOR=#FBF5EF>\r
16904 <B>rw</B>\r
16905 </TD>\r
16906 <TD width=15% BGCOLOR=#FBF5EF>\r
16907 <B>0x00000000</B>\r
16908 </TD>\r
16909 <TD width=35% BGCOLOR=#FBF5EF>\r
16910 <B>--</B>\r
16911 </TD>\r
16912 </TR>\r
16913 </TABLE>\r
16914 <P>\r
16915 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
16916 <TR valign="top">\r
16917 <TD width=15% BGCOLOR=#C0FFC0>\r
16918 <B>Field Name</B>\r
16919 </TD>\r
16920 <TD width=15% BGCOLOR=#C0FFC0>\r
16921 <B>Bits</B>\r
16922 </TD>\r
16923 <TD width=10% BGCOLOR=#C0FFC0>\r
16924 <B>Mask</B>\r
16925 </TD>\r
16926 <TD width=10% BGCOLOR=#C0FFC0>\r
16927 <B>Value</B>\r
16928 </TD>\r
16929 <TD width=15% BGCOLOR=#C0FFC0>\r
16930 <B>Shifted Value</B>\r
16931 </TD>\r
16932 <TD width=35% BGCOLOR=#C0FFC0>\r
16933 <B>Description</B>\r
16934 </TD>\r
16935 </TR>\r
16936 <TR valign="top">\r
16937 <TD width=15% BGCOLOR=#FBF5EF>\r
16938 <B>PSU_IOU_SLCR_MIO_PIN_7_L0_SEL</B>\r
16939 </TD>\r
16940 <TD width=15% BGCOLOR=#FBF5EF>\r
16941 <B>1:1</B>\r
16942 </TD>\r
16943 <TD width=10% BGCOLOR=#FBF5EF>\r
16944 <B>2</B>\r
16945 </TD>\r
16946 <TD width=10% BGCOLOR=#FBF5EF>\r
16947 <B>0</B>\r
16948 </TD>\r
16949 <TD width=15% BGCOLOR=#FBF5EF>\r
16950 <B>0</B>\r
16951 </TD>\r
16952 <TD width=35% BGCOLOR=#FBF5EF>\r
16953 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Output, qspi_n_ss_out_upper- (QSPI Slave Select upper)</B>\r
16954 </TD>\r
16955 </TR>\r
16956 <TR valign="top">\r
16957 <TD width=15% BGCOLOR=#FBF5EF>\r
16958 <B>PSU_IOU_SLCR_MIO_PIN_7_L1_SEL</B>\r
16959 </TD>\r
16960 <TD width=15% BGCOLOR=#FBF5EF>\r
16961 <B>2:2</B>\r
16962 </TD>\r
16963 <TD width=10% BGCOLOR=#FBF5EF>\r
16964 <B>4</B>\r
16965 </TD>\r
16966 <TD width=10% BGCOLOR=#FBF5EF>\r
16967 <B>0</B>\r
16968 </TD>\r
16969 <TD width=15% BGCOLOR=#FBF5EF>\r
16970 <B>0</B>\r
16971 </TD>\r
16972 <TD width=35% BGCOLOR=#FBF5EF>\r
16973 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
16974 </TD>\r
16975 </TR>\r
16976 <TR valign="top">\r
16977 <TD width=15% BGCOLOR=#FBF5EF>\r
16978 <B>PSU_IOU_SLCR_MIO_PIN_7_L2_SEL</B>\r
16979 </TD>\r
16980 <TD width=15% BGCOLOR=#FBF5EF>\r
16981 <B>4:3</B>\r
16982 </TD>\r
16983 <TD width=10% BGCOLOR=#FBF5EF>\r
16984 <B>18</B>\r
16985 </TD>\r
16986 <TD width=10% BGCOLOR=#FBF5EF>\r
16987 <B>0</B>\r
16988 </TD>\r
16989 <TD width=15% BGCOLOR=#FBF5EF>\r
16990 <B>0</B>\r
16991 </TD>\r
16992 <TD width=35% BGCOLOR=#FBF5EF>\r
16993 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[7]- (Test Scan Port) = test_scan, Output, test_scan_out[7]- (Test Scan Port) 3= Not Used</B>\r
16994 </TD>\r
16995 </TR>\r
16996 <TR valign="top">\r
16997 <TD width=15% BGCOLOR=#FBF5EF>\r
16998 <B>PSU_IOU_SLCR_MIO_PIN_7_L3_SEL</B>\r
16999 </TD>\r
17000 <TD width=15% BGCOLOR=#FBF5EF>\r
17001 <B>7:5</B>\r
17002 </TD>\r
17003 <TD width=10% BGCOLOR=#FBF5EF>\r
17004 <B>e0</B>\r
17005 </TD>\r
17006 <TD width=10% BGCOLOR=#FBF5EF>\r
17007 <B>0</B>\r
17008 </TD>\r
17009 <TD width=15% BGCOLOR=#FBF5EF>\r
17010 <B>0</B>\r
17011 </TD>\r
17012 <TD width=35% BGCOLOR=#FBF5EF>\r
17013 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[7]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[7]- (GPIO bank 0) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_n_ss_out[2]- (SPI Master Selects) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[5]- (Trace Port Databus)</B>\r
17014 </TD>\r
17015 </TR>\r
17016 <TR valign="top">\r
17017 <TD width=15% BGCOLOR=#C0C0C0>\r
17018 <B>PSU_IOU_SLCR_MIO_PIN_7@0XFF18001C</B>\r
17019 </TD>\r
17020 <TD width=15% BGCOLOR=#C0C0C0>\r
17021 <B>31:0</B>\r
17022 </TD>\r
17023 <TD width=10% BGCOLOR=#C0C0C0>\r
17024 <B>fe</B>\r
17025 </TD>\r
17026 <TD width=10% BGCOLOR=#C0C0C0>\r
17027 <B></B>\r
17028 </TD>\r
17029 <TD width=15% BGCOLOR=#C0C0C0>\r
17030 <B>0</B>\r
17031 </TD>\r
17032 <TD width=35% BGCOLOR=#C0C0C0>\r
17033 <B>Configures MIO Pin 7 peripheral interface mapping</B>\r
17034 </TD>\r
17035 </TR>\r
17036 </TABLE>\r
17037 <P>\r
17038 <H2><a name="MIO_PIN_8">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_8</a></H2>\r
17039 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17040 <TR valign="top">\r
17041 <TD width=15% BGCOLOR=#FFFF00>\r
17042 <B>Register Name</B>\r
17043 </TD>\r
17044 <TD width=15% BGCOLOR=#FFFF00>\r
17045 <B>Address</B>\r
17046 </TD>\r
17047 <TD width=10% BGCOLOR=#FFFF00>\r
17048 <B>Width</B>\r
17049 </TD>\r
17050 <TD width=10% BGCOLOR=#FFFF00>\r
17051 <B>Type</B>\r
17052 </TD>\r
17053 <TD width=15% BGCOLOR=#FFFF00>\r
17054 <B>Reset Value</B>\r
17055 </TD>\r
17056 <TD width=35% BGCOLOR=#FFFF00>\r
17057 <B>Description</B>\r
17058 </TD>\r
17059 </TR>\r
17060 <TR valign="top">\r
17061 <TD width=15% BGCOLOR=#FBF5EF>\r
17062 <B>MIO_PIN_8</B>\r
17063 </TD>\r
17064 <TD width=15% BGCOLOR=#FBF5EF>\r
17065 <B>0XFF180020</B>\r
17066 </TD>\r
17067 <TD width=10% BGCOLOR=#FBF5EF>\r
17068 <B>32</B>\r
17069 </TD>\r
17070 <TD width=10% BGCOLOR=#FBF5EF>\r
17071 <B>rw</B>\r
17072 </TD>\r
17073 <TD width=15% BGCOLOR=#FBF5EF>\r
17074 <B>0x00000000</B>\r
17075 </TD>\r
17076 <TD width=35% BGCOLOR=#FBF5EF>\r
17077 <B>--</B>\r
17078 </TD>\r
17079 </TR>\r
17080 </TABLE>\r
17081 <P>\r
17082 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17083 <TR valign="top">\r
17084 <TD width=15% BGCOLOR=#C0FFC0>\r
17085 <B>Field Name</B>\r
17086 </TD>\r
17087 <TD width=15% BGCOLOR=#C0FFC0>\r
17088 <B>Bits</B>\r
17089 </TD>\r
17090 <TD width=10% BGCOLOR=#C0FFC0>\r
17091 <B>Mask</B>\r
17092 </TD>\r
17093 <TD width=10% BGCOLOR=#C0FFC0>\r
17094 <B>Value</B>\r
17095 </TD>\r
17096 <TD width=15% BGCOLOR=#C0FFC0>\r
17097 <B>Shifted Value</B>\r
17098 </TD>\r
17099 <TD width=35% BGCOLOR=#C0FFC0>\r
17100 <B>Description</B>\r
17101 </TD>\r
17102 </TR>\r
17103 <TR valign="top">\r
17104 <TD width=15% BGCOLOR=#FBF5EF>\r
17105 <B>PSU_IOU_SLCR_MIO_PIN_8_L0_SEL</B>\r
17106 </TD>\r
17107 <TD width=15% BGCOLOR=#FBF5EF>\r
17108 <B>1:1</B>\r
17109 </TD>\r
17110 <TD width=10% BGCOLOR=#FBF5EF>\r
17111 <B>2</B>\r
17112 </TD>\r
17113 <TD width=10% BGCOLOR=#FBF5EF>\r
17114 <B>0</B>\r
17115 </TD>\r
17116 <TD width=15% BGCOLOR=#FBF5EF>\r
17117 <B>0</B>\r
17118 </TD>\r
17119 <TD width=35% BGCOLOR=#FBF5EF>\r
17120 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Input, qspi_mi_upper[0]- (QSPI Upper Databus) 1= qspi, Output, qspi_mo_upper[0]- (QSPI Upper Databus)</B>\r
17121 </TD>\r
17122 </TR>\r
17123 <TR valign="top">\r
17124 <TD width=15% BGCOLOR=#FBF5EF>\r
17125 <B>PSU_IOU_SLCR_MIO_PIN_8_L1_SEL</B>\r
17126 </TD>\r
17127 <TD width=15% BGCOLOR=#FBF5EF>\r
17128 <B>2:2</B>\r
17129 </TD>\r
17130 <TD width=10% BGCOLOR=#FBF5EF>\r
17131 <B>4</B>\r
17132 </TD>\r
17133 <TD width=10% BGCOLOR=#FBF5EF>\r
17134 <B>0</B>\r
17135 </TD>\r
17136 <TD width=15% BGCOLOR=#FBF5EF>\r
17137 <B>0</B>\r
17138 </TD>\r
17139 <TD width=35% BGCOLOR=#FBF5EF>\r
17140 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
17141 </TD>\r
17142 </TR>\r
17143 <TR valign="top">\r
17144 <TD width=15% BGCOLOR=#FBF5EF>\r
17145 <B>PSU_IOU_SLCR_MIO_PIN_8_L2_SEL</B>\r
17146 </TD>\r
17147 <TD width=15% BGCOLOR=#FBF5EF>\r
17148 <B>4:3</B>\r
17149 </TD>\r
17150 <TD width=10% BGCOLOR=#FBF5EF>\r
17151 <B>18</B>\r
17152 </TD>\r
17153 <TD width=10% BGCOLOR=#FBF5EF>\r
17154 <B>0</B>\r
17155 </TD>\r
17156 <TD width=15% BGCOLOR=#FBF5EF>\r
17157 <B>0</B>\r
17158 </TD>\r
17159 <TD width=35% BGCOLOR=#FBF5EF>\r
17160 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[8]- (Test Scan Port) = test_scan, Output, test_scan_out[8]- (Test Scan Port) 3= Not Used</B>\r
17161 </TD>\r
17162 </TR>\r
17163 <TR valign="top">\r
17164 <TD width=15% BGCOLOR=#FBF5EF>\r
17165 <B>PSU_IOU_SLCR_MIO_PIN_8_L3_SEL</B>\r
17166 </TD>\r
17167 <TD width=15% BGCOLOR=#FBF5EF>\r
17168 <B>7:5</B>\r
17169 </TD>\r
17170 <TD width=10% BGCOLOR=#FBF5EF>\r
17171 <B>e0</B>\r
17172 </TD>\r
17173 <TD width=10% BGCOLOR=#FBF5EF>\r
17174 <B>0</B>\r
17175 </TD>\r
17176 <TD width=15% BGCOLOR=#FBF5EF>\r
17177 <B>0</B>\r
17178 </TD>\r
17179 <TD width=35% BGCOLOR=#FBF5EF>\r
17180 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[8]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[8]- (GPIO bank 0) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi1, Output, spi1_n_ss_out[1]- (SPI Master Selects) 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[6]- (Trace Port Databus)</B>\r
17181 </TD>\r
17182 </TR>\r
17183 <TR valign="top">\r
17184 <TD width=15% BGCOLOR=#C0C0C0>\r
17185 <B>PSU_IOU_SLCR_MIO_PIN_8@0XFF180020</B>\r
17186 </TD>\r
17187 <TD width=15% BGCOLOR=#C0C0C0>\r
17188 <B>31:0</B>\r
17189 </TD>\r
17190 <TD width=10% BGCOLOR=#C0C0C0>\r
17191 <B>fe</B>\r
17192 </TD>\r
17193 <TD width=10% BGCOLOR=#C0C0C0>\r
17194 <B></B>\r
17195 </TD>\r
17196 <TD width=15% BGCOLOR=#C0C0C0>\r
17197 <B>0</B>\r
17198 </TD>\r
17199 <TD width=35% BGCOLOR=#C0C0C0>\r
17200 <B>Configures MIO Pin 8 peripheral interface mapping</B>\r
17201 </TD>\r
17202 </TR>\r
17203 </TABLE>\r
17204 <P>\r
17205 <H2><a name="MIO_PIN_9">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_9</a></H2>\r
17206 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17207 <TR valign="top">\r
17208 <TD width=15% BGCOLOR=#FFFF00>\r
17209 <B>Register Name</B>\r
17210 </TD>\r
17211 <TD width=15% BGCOLOR=#FFFF00>\r
17212 <B>Address</B>\r
17213 </TD>\r
17214 <TD width=10% BGCOLOR=#FFFF00>\r
17215 <B>Width</B>\r
17216 </TD>\r
17217 <TD width=10% BGCOLOR=#FFFF00>\r
17218 <B>Type</B>\r
17219 </TD>\r
17220 <TD width=15% BGCOLOR=#FFFF00>\r
17221 <B>Reset Value</B>\r
17222 </TD>\r
17223 <TD width=35% BGCOLOR=#FFFF00>\r
17224 <B>Description</B>\r
17225 </TD>\r
17226 </TR>\r
17227 <TR valign="top">\r
17228 <TD width=15% BGCOLOR=#FBF5EF>\r
17229 <B>MIO_PIN_9</B>\r
17230 </TD>\r
17231 <TD width=15% BGCOLOR=#FBF5EF>\r
17232 <B>0XFF180024</B>\r
17233 </TD>\r
17234 <TD width=10% BGCOLOR=#FBF5EF>\r
17235 <B>32</B>\r
17236 </TD>\r
17237 <TD width=10% BGCOLOR=#FBF5EF>\r
17238 <B>rw</B>\r
17239 </TD>\r
17240 <TD width=15% BGCOLOR=#FBF5EF>\r
17241 <B>0x00000000</B>\r
17242 </TD>\r
17243 <TD width=35% BGCOLOR=#FBF5EF>\r
17244 <B>--</B>\r
17245 </TD>\r
17246 </TR>\r
17247 </TABLE>\r
17248 <P>\r
17249 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17250 <TR valign="top">\r
17251 <TD width=15% BGCOLOR=#C0FFC0>\r
17252 <B>Field Name</B>\r
17253 </TD>\r
17254 <TD width=15% BGCOLOR=#C0FFC0>\r
17255 <B>Bits</B>\r
17256 </TD>\r
17257 <TD width=10% BGCOLOR=#C0FFC0>\r
17258 <B>Mask</B>\r
17259 </TD>\r
17260 <TD width=10% BGCOLOR=#C0FFC0>\r
17261 <B>Value</B>\r
17262 </TD>\r
17263 <TD width=15% BGCOLOR=#C0FFC0>\r
17264 <B>Shifted Value</B>\r
17265 </TD>\r
17266 <TD width=35% BGCOLOR=#C0FFC0>\r
17267 <B>Description</B>\r
17268 </TD>\r
17269 </TR>\r
17270 <TR valign="top">\r
17271 <TD width=15% BGCOLOR=#FBF5EF>\r
17272 <B>PSU_IOU_SLCR_MIO_PIN_9_L0_SEL</B>\r
17273 </TD>\r
17274 <TD width=15% BGCOLOR=#FBF5EF>\r
17275 <B>1:1</B>\r
17276 </TD>\r
17277 <TD width=10% BGCOLOR=#FBF5EF>\r
17278 <B>2</B>\r
17279 </TD>\r
17280 <TD width=10% BGCOLOR=#FBF5EF>\r
17281 <B>0</B>\r
17282 </TD>\r
17283 <TD width=15% BGCOLOR=#FBF5EF>\r
17284 <B>0</B>\r
17285 </TD>\r
17286 <TD width=35% BGCOLOR=#FBF5EF>\r
17287 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Input, qspi_mi_upper[1]- (QSPI Upper Databus) 1= qspi, Output, qspi_mo_upper[1]- (QSPI Upper Databus)</B>\r
17288 </TD>\r
17289 </TR>\r
17290 <TR valign="top">\r
17291 <TD width=15% BGCOLOR=#FBF5EF>\r
17292 <B>PSU_IOU_SLCR_MIO_PIN_9_L1_SEL</B>\r
17293 </TD>\r
17294 <TD width=15% BGCOLOR=#FBF5EF>\r
17295 <B>2:2</B>\r
17296 </TD>\r
17297 <TD width=10% BGCOLOR=#FBF5EF>\r
17298 <B>4</B>\r
17299 </TD>\r
17300 <TD width=10% BGCOLOR=#FBF5EF>\r
17301 <B>0</B>\r
17302 </TD>\r
17303 <TD width=15% BGCOLOR=#FBF5EF>\r
17304 <B>0</B>\r
17305 </TD>\r
17306 <TD width=35% BGCOLOR=#FBF5EF>\r
17307 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Output, nfc_ce[1]- (NAND chip enable)</B>\r
17308 </TD>\r
17309 </TR>\r
17310 <TR valign="top">\r
17311 <TD width=15% BGCOLOR=#FBF5EF>\r
17312 <B>PSU_IOU_SLCR_MIO_PIN_9_L2_SEL</B>\r
17313 </TD>\r
17314 <TD width=15% BGCOLOR=#FBF5EF>\r
17315 <B>4:3</B>\r
17316 </TD>\r
17317 <TD width=10% BGCOLOR=#FBF5EF>\r
17318 <B>18</B>\r
17319 </TD>\r
17320 <TD width=10% BGCOLOR=#FBF5EF>\r
17321 <B>0</B>\r
17322 </TD>\r
17323 <TD width=15% BGCOLOR=#FBF5EF>\r
17324 <B>0</B>\r
17325 </TD>\r
17326 <TD width=35% BGCOLOR=#FBF5EF>\r
17327 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[9]- (Test Scan Port) = test_scan, Output, test_scan_out[9]- (Test Scan Port) 3= Not Used</B>\r
17328 </TD>\r
17329 </TR>\r
17330 <TR valign="top">\r
17331 <TD width=15% BGCOLOR=#FBF5EF>\r
17332 <B>PSU_IOU_SLCR_MIO_PIN_9_L3_SEL</B>\r
17333 </TD>\r
17334 <TD width=15% BGCOLOR=#FBF5EF>\r
17335 <B>7:5</B>\r
17336 </TD>\r
17337 <TD width=10% BGCOLOR=#FBF5EF>\r
17338 <B>e0</B>\r
17339 </TD>\r
17340 <TD width=10% BGCOLOR=#FBF5EF>\r
17341 <B>0</B>\r
17342 </TD>\r
17343 <TD width=15% BGCOLOR=#FBF5EF>\r
17344 <B>0</B>\r
17345 </TD>\r
17346 <TD width=35% BGCOLOR=#FBF5EF>\r
17347 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[9]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[9]- (GPIO bank 0) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi1, Input, spi1_n_ss_in- (SPI Master Selects) 4= spi1, Output, spi1_n_ss_out[0]- (SPI Master Selects) 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[7]- (Trace Port Databus)</B>\r
17348 </TD>\r
17349 </TR>\r
17350 <TR valign="top">\r
17351 <TD width=15% BGCOLOR=#C0C0C0>\r
17352 <B>PSU_IOU_SLCR_MIO_PIN_9@0XFF180024</B>\r
17353 </TD>\r
17354 <TD width=15% BGCOLOR=#C0C0C0>\r
17355 <B>31:0</B>\r
17356 </TD>\r
17357 <TD width=10% BGCOLOR=#C0C0C0>\r
17358 <B>fe</B>\r
17359 </TD>\r
17360 <TD width=10% BGCOLOR=#C0C0C0>\r
17361 <B></B>\r
17362 </TD>\r
17363 <TD width=15% BGCOLOR=#C0C0C0>\r
17364 <B>0</B>\r
17365 </TD>\r
17366 <TD width=35% BGCOLOR=#C0C0C0>\r
17367 <B>Configures MIO Pin 9 peripheral interface mapping</B>\r
17368 </TD>\r
17369 </TR>\r
17370 </TABLE>\r
17371 <P>\r
17372 <H2><a name="MIO_PIN_10">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_10</a></H2>\r
17373 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17374 <TR valign="top">\r
17375 <TD width=15% BGCOLOR=#FFFF00>\r
17376 <B>Register Name</B>\r
17377 </TD>\r
17378 <TD width=15% BGCOLOR=#FFFF00>\r
17379 <B>Address</B>\r
17380 </TD>\r
17381 <TD width=10% BGCOLOR=#FFFF00>\r
17382 <B>Width</B>\r
17383 </TD>\r
17384 <TD width=10% BGCOLOR=#FFFF00>\r
17385 <B>Type</B>\r
17386 </TD>\r
17387 <TD width=15% BGCOLOR=#FFFF00>\r
17388 <B>Reset Value</B>\r
17389 </TD>\r
17390 <TD width=35% BGCOLOR=#FFFF00>\r
17391 <B>Description</B>\r
17392 </TD>\r
17393 </TR>\r
17394 <TR valign="top">\r
17395 <TD width=15% BGCOLOR=#FBF5EF>\r
17396 <B>MIO_PIN_10</B>\r
17397 </TD>\r
17398 <TD width=15% BGCOLOR=#FBF5EF>\r
17399 <B>0XFF180028</B>\r
17400 </TD>\r
17401 <TD width=10% BGCOLOR=#FBF5EF>\r
17402 <B>32</B>\r
17403 </TD>\r
17404 <TD width=10% BGCOLOR=#FBF5EF>\r
17405 <B>rw</B>\r
17406 </TD>\r
17407 <TD width=15% BGCOLOR=#FBF5EF>\r
17408 <B>0x00000000</B>\r
17409 </TD>\r
17410 <TD width=35% BGCOLOR=#FBF5EF>\r
17411 <B>--</B>\r
17412 </TD>\r
17413 </TR>\r
17414 </TABLE>\r
17415 <P>\r
17416 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17417 <TR valign="top">\r
17418 <TD width=15% BGCOLOR=#C0FFC0>\r
17419 <B>Field Name</B>\r
17420 </TD>\r
17421 <TD width=15% BGCOLOR=#C0FFC0>\r
17422 <B>Bits</B>\r
17423 </TD>\r
17424 <TD width=10% BGCOLOR=#C0FFC0>\r
17425 <B>Mask</B>\r
17426 </TD>\r
17427 <TD width=10% BGCOLOR=#C0FFC0>\r
17428 <B>Value</B>\r
17429 </TD>\r
17430 <TD width=15% BGCOLOR=#C0FFC0>\r
17431 <B>Shifted Value</B>\r
17432 </TD>\r
17433 <TD width=35% BGCOLOR=#C0FFC0>\r
17434 <B>Description</B>\r
17435 </TD>\r
17436 </TR>\r
17437 <TR valign="top">\r
17438 <TD width=15% BGCOLOR=#FBF5EF>\r
17439 <B>PSU_IOU_SLCR_MIO_PIN_10_L0_SEL</B>\r
17440 </TD>\r
17441 <TD width=15% BGCOLOR=#FBF5EF>\r
17442 <B>1:1</B>\r
17443 </TD>\r
17444 <TD width=10% BGCOLOR=#FBF5EF>\r
17445 <B>2</B>\r
17446 </TD>\r
17447 <TD width=10% BGCOLOR=#FBF5EF>\r
17448 <B>0</B>\r
17449 </TD>\r
17450 <TD width=15% BGCOLOR=#FBF5EF>\r
17451 <B>0</B>\r
17452 </TD>\r
17453 <TD width=35% BGCOLOR=#FBF5EF>\r
17454 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Input, qspi_mi_upper[2]- (QSPI Upper Databus) 1= qspi, Output, qspi_mo_upper[2]- (QSPI Upper Databus)</B>\r
17455 </TD>\r
17456 </TR>\r
17457 <TR valign="top">\r
17458 <TD width=15% BGCOLOR=#FBF5EF>\r
17459 <B>PSU_IOU_SLCR_MIO_PIN_10_L1_SEL</B>\r
17460 </TD>\r
17461 <TD width=15% BGCOLOR=#FBF5EF>\r
17462 <B>2:2</B>\r
17463 </TD>\r
17464 <TD width=10% BGCOLOR=#FBF5EF>\r
17465 <B>4</B>\r
17466 </TD>\r
17467 <TD width=10% BGCOLOR=#FBF5EF>\r
17468 <B>1</B>\r
17469 </TD>\r
17470 <TD width=15% BGCOLOR=#FBF5EF>\r
17471 <B>4</B>\r
17472 </TD>\r
17473 <TD width=35% BGCOLOR=#FBF5EF>\r
17474 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_rb_n[0]- (NAND Ready/Busy)</B>\r
17475 </TD>\r
17476 </TR>\r
17477 <TR valign="top">\r
17478 <TD width=15% BGCOLOR=#FBF5EF>\r
17479 <B>PSU_IOU_SLCR_MIO_PIN_10_L2_SEL</B>\r
17480 </TD>\r
17481 <TD width=15% BGCOLOR=#FBF5EF>\r
17482 <B>4:3</B>\r
17483 </TD>\r
17484 <TD width=10% BGCOLOR=#FBF5EF>\r
17485 <B>18</B>\r
17486 </TD>\r
17487 <TD width=10% BGCOLOR=#FBF5EF>\r
17488 <B>0</B>\r
17489 </TD>\r
17490 <TD width=15% BGCOLOR=#FBF5EF>\r
17491 <B>0</B>\r
17492 </TD>\r
17493 <TD width=35% BGCOLOR=#FBF5EF>\r
17494 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[10]- (Test Scan Port) = test_scan, Output, test_scan_out[10]- (Test Scan Port) 3= Not Used</B>\r
17495 </TD>\r
17496 </TR>\r
17497 <TR valign="top">\r
17498 <TD width=15% BGCOLOR=#FBF5EF>\r
17499 <B>PSU_IOU_SLCR_MIO_PIN_10_L3_SEL</B>\r
17500 </TD>\r
17501 <TD width=15% BGCOLOR=#FBF5EF>\r
17502 <B>7:5</B>\r
17503 </TD>\r
17504 <TD width=10% BGCOLOR=#FBF5EF>\r
17505 <B>e0</B>\r
17506 </TD>\r
17507 <TD width=10% BGCOLOR=#FBF5EF>\r
17508 <B>0</B>\r
17509 </TD>\r
17510 <TD width=15% BGCOLOR=#FBF5EF>\r
17511 <B>0</B>\r
17512 </TD>\r
17513 <TD width=35% BGCOLOR=#FBF5EF>\r
17514 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[10]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[10]- (GPIO bank 0) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_mi- (MISO signal) 4= spi1, Output, spi1_so- (MISO signal) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[8]- (Trace Port Databus)</B>\r
17515 </TD>\r
17516 </TR>\r
17517 <TR valign="top">\r
17518 <TD width=15% BGCOLOR=#C0C0C0>\r
17519 <B>PSU_IOU_SLCR_MIO_PIN_10@0XFF180028</B>\r
17520 </TD>\r
17521 <TD width=15% BGCOLOR=#C0C0C0>\r
17522 <B>31:0</B>\r
17523 </TD>\r
17524 <TD width=10% BGCOLOR=#C0C0C0>\r
17525 <B>fe</B>\r
17526 </TD>\r
17527 <TD width=10% BGCOLOR=#C0C0C0>\r
17528 <B></B>\r
17529 </TD>\r
17530 <TD width=15% BGCOLOR=#C0C0C0>\r
17531 <B>4</B>\r
17532 </TD>\r
17533 <TD width=35% BGCOLOR=#C0C0C0>\r
17534 <B>Configures MIO Pin 10 peripheral interface mapping</B>\r
17535 </TD>\r
17536 </TR>\r
17537 </TABLE>\r
17538 <P>\r
17539 <H2><a name="MIO_PIN_11">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_11</a></H2>\r
17540 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17541 <TR valign="top">\r
17542 <TD width=15% BGCOLOR=#FFFF00>\r
17543 <B>Register Name</B>\r
17544 </TD>\r
17545 <TD width=15% BGCOLOR=#FFFF00>\r
17546 <B>Address</B>\r
17547 </TD>\r
17548 <TD width=10% BGCOLOR=#FFFF00>\r
17549 <B>Width</B>\r
17550 </TD>\r
17551 <TD width=10% BGCOLOR=#FFFF00>\r
17552 <B>Type</B>\r
17553 </TD>\r
17554 <TD width=15% BGCOLOR=#FFFF00>\r
17555 <B>Reset Value</B>\r
17556 </TD>\r
17557 <TD width=35% BGCOLOR=#FFFF00>\r
17558 <B>Description</B>\r
17559 </TD>\r
17560 </TR>\r
17561 <TR valign="top">\r
17562 <TD width=15% BGCOLOR=#FBF5EF>\r
17563 <B>MIO_PIN_11</B>\r
17564 </TD>\r
17565 <TD width=15% BGCOLOR=#FBF5EF>\r
17566 <B>0XFF18002C</B>\r
17567 </TD>\r
17568 <TD width=10% BGCOLOR=#FBF5EF>\r
17569 <B>32</B>\r
17570 </TD>\r
17571 <TD width=10% BGCOLOR=#FBF5EF>\r
17572 <B>rw</B>\r
17573 </TD>\r
17574 <TD width=15% BGCOLOR=#FBF5EF>\r
17575 <B>0x00000000</B>\r
17576 </TD>\r
17577 <TD width=35% BGCOLOR=#FBF5EF>\r
17578 <B>--</B>\r
17579 </TD>\r
17580 </TR>\r
17581 </TABLE>\r
17582 <P>\r
17583 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17584 <TR valign="top">\r
17585 <TD width=15% BGCOLOR=#C0FFC0>\r
17586 <B>Field Name</B>\r
17587 </TD>\r
17588 <TD width=15% BGCOLOR=#C0FFC0>\r
17589 <B>Bits</B>\r
17590 </TD>\r
17591 <TD width=10% BGCOLOR=#C0FFC0>\r
17592 <B>Mask</B>\r
17593 </TD>\r
17594 <TD width=10% BGCOLOR=#C0FFC0>\r
17595 <B>Value</B>\r
17596 </TD>\r
17597 <TD width=15% BGCOLOR=#C0FFC0>\r
17598 <B>Shifted Value</B>\r
17599 </TD>\r
17600 <TD width=35% BGCOLOR=#C0FFC0>\r
17601 <B>Description</B>\r
17602 </TD>\r
17603 </TR>\r
17604 <TR valign="top">\r
17605 <TD width=15% BGCOLOR=#FBF5EF>\r
17606 <B>PSU_IOU_SLCR_MIO_PIN_11_L0_SEL</B>\r
17607 </TD>\r
17608 <TD width=15% BGCOLOR=#FBF5EF>\r
17609 <B>1:1</B>\r
17610 </TD>\r
17611 <TD width=10% BGCOLOR=#FBF5EF>\r
17612 <B>2</B>\r
17613 </TD>\r
17614 <TD width=10% BGCOLOR=#FBF5EF>\r
17615 <B>0</B>\r
17616 </TD>\r
17617 <TD width=15% BGCOLOR=#FBF5EF>\r
17618 <B>0</B>\r
17619 </TD>\r
17620 <TD width=35% BGCOLOR=#FBF5EF>\r
17621 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Input, qspi_mi_upper[3]- (QSPI Upper Databus) 1= qspi, Output, qspi_mo_upper[3]- (QSPI Upper Databus)</B>\r
17622 </TD>\r
17623 </TR>\r
17624 <TR valign="top">\r
17625 <TD width=15% BGCOLOR=#FBF5EF>\r
17626 <B>PSU_IOU_SLCR_MIO_PIN_11_L1_SEL</B>\r
17627 </TD>\r
17628 <TD width=15% BGCOLOR=#FBF5EF>\r
17629 <B>2:2</B>\r
17630 </TD>\r
17631 <TD width=10% BGCOLOR=#FBF5EF>\r
17632 <B>4</B>\r
17633 </TD>\r
17634 <TD width=10% BGCOLOR=#FBF5EF>\r
17635 <B>1</B>\r
17636 </TD>\r
17637 <TD width=15% BGCOLOR=#FBF5EF>\r
17638 <B>4</B>\r
17639 </TD>\r
17640 <TD width=35% BGCOLOR=#FBF5EF>\r
17641 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_rb_n[1]- (NAND Ready/Busy)</B>\r
17642 </TD>\r
17643 </TR>\r
17644 <TR valign="top">\r
17645 <TD width=15% BGCOLOR=#FBF5EF>\r
17646 <B>PSU_IOU_SLCR_MIO_PIN_11_L2_SEL</B>\r
17647 </TD>\r
17648 <TD width=15% BGCOLOR=#FBF5EF>\r
17649 <B>4:3</B>\r
17650 </TD>\r
17651 <TD width=10% BGCOLOR=#FBF5EF>\r
17652 <B>18</B>\r
17653 </TD>\r
17654 <TD width=10% BGCOLOR=#FBF5EF>\r
17655 <B>0</B>\r
17656 </TD>\r
17657 <TD width=15% BGCOLOR=#FBF5EF>\r
17658 <B>0</B>\r
17659 </TD>\r
17660 <TD width=35% BGCOLOR=#FBF5EF>\r
17661 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[11]- (Test Scan Port) = test_scan, Output, test_scan_out[11]- (Test Scan Port) 3= Not Used</B>\r
17662 </TD>\r
17663 </TR>\r
17664 <TR valign="top">\r
17665 <TD width=15% BGCOLOR=#FBF5EF>\r
17666 <B>PSU_IOU_SLCR_MIO_PIN_11_L3_SEL</B>\r
17667 </TD>\r
17668 <TD width=15% BGCOLOR=#FBF5EF>\r
17669 <B>7:5</B>\r
17670 </TD>\r
17671 <TD width=10% BGCOLOR=#FBF5EF>\r
17672 <B>e0</B>\r
17673 </TD>\r
17674 <TD width=10% BGCOLOR=#FBF5EF>\r
17675 <B>0</B>\r
17676 </TD>\r
17677 <TD width=15% BGCOLOR=#FBF5EF>\r
17678 <B>0</B>\r
17679 </TD>\r
17680 <TD width=35% BGCOLOR=#FBF5EF>\r
17681 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[11]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[11]- (GPIO bank 0) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_mo- (MOSI signal) 4= spi1, Input, spi1_si- (MOSI signal) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[9]- (Trace Port Databus)</B>\r
17682 </TD>\r
17683 </TR>\r
17684 <TR valign="top">\r
17685 <TD width=15% BGCOLOR=#C0C0C0>\r
17686 <B>PSU_IOU_SLCR_MIO_PIN_11@0XFF18002C</B>\r
17687 </TD>\r
17688 <TD width=15% BGCOLOR=#C0C0C0>\r
17689 <B>31:0</B>\r
17690 </TD>\r
17691 <TD width=10% BGCOLOR=#C0C0C0>\r
17692 <B>fe</B>\r
17693 </TD>\r
17694 <TD width=10% BGCOLOR=#C0C0C0>\r
17695 <B></B>\r
17696 </TD>\r
17697 <TD width=15% BGCOLOR=#C0C0C0>\r
17698 <B>4</B>\r
17699 </TD>\r
17700 <TD width=35% BGCOLOR=#C0C0C0>\r
17701 <B>Configures MIO Pin 11 peripheral interface mapping</B>\r
17702 </TD>\r
17703 </TR>\r
17704 </TABLE>\r
17705 <P>\r
17706 <H2><a name="MIO_PIN_12">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_12</a></H2>\r
17707 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17708 <TR valign="top">\r
17709 <TD width=15% BGCOLOR=#FFFF00>\r
17710 <B>Register Name</B>\r
17711 </TD>\r
17712 <TD width=15% BGCOLOR=#FFFF00>\r
17713 <B>Address</B>\r
17714 </TD>\r
17715 <TD width=10% BGCOLOR=#FFFF00>\r
17716 <B>Width</B>\r
17717 </TD>\r
17718 <TD width=10% BGCOLOR=#FFFF00>\r
17719 <B>Type</B>\r
17720 </TD>\r
17721 <TD width=15% BGCOLOR=#FFFF00>\r
17722 <B>Reset Value</B>\r
17723 </TD>\r
17724 <TD width=35% BGCOLOR=#FFFF00>\r
17725 <B>Description</B>\r
17726 </TD>\r
17727 </TR>\r
17728 <TR valign="top">\r
17729 <TD width=15% BGCOLOR=#FBF5EF>\r
17730 <B>MIO_PIN_12</B>\r
17731 </TD>\r
17732 <TD width=15% BGCOLOR=#FBF5EF>\r
17733 <B>0XFF180030</B>\r
17734 </TD>\r
17735 <TD width=10% BGCOLOR=#FBF5EF>\r
17736 <B>32</B>\r
17737 </TD>\r
17738 <TD width=10% BGCOLOR=#FBF5EF>\r
17739 <B>rw</B>\r
17740 </TD>\r
17741 <TD width=15% BGCOLOR=#FBF5EF>\r
17742 <B>0x00000000</B>\r
17743 </TD>\r
17744 <TD width=35% BGCOLOR=#FBF5EF>\r
17745 <B>--</B>\r
17746 </TD>\r
17747 </TR>\r
17748 </TABLE>\r
17749 <P>\r
17750 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17751 <TR valign="top">\r
17752 <TD width=15% BGCOLOR=#C0FFC0>\r
17753 <B>Field Name</B>\r
17754 </TD>\r
17755 <TD width=15% BGCOLOR=#C0FFC0>\r
17756 <B>Bits</B>\r
17757 </TD>\r
17758 <TD width=10% BGCOLOR=#C0FFC0>\r
17759 <B>Mask</B>\r
17760 </TD>\r
17761 <TD width=10% BGCOLOR=#C0FFC0>\r
17762 <B>Value</B>\r
17763 </TD>\r
17764 <TD width=15% BGCOLOR=#C0FFC0>\r
17765 <B>Shifted Value</B>\r
17766 </TD>\r
17767 <TD width=35% BGCOLOR=#C0FFC0>\r
17768 <B>Description</B>\r
17769 </TD>\r
17770 </TR>\r
17771 <TR valign="top">\r
17772 <TD width=15% BGCOLOR=#FBF5EF>\r
17773 <B>PSU_IOU_SLCR_MIO_PIN_12_L0_SEL</B>\r
17774 </TD>\r
17775 <TD width=15% BGCOLOR=#FBF5EF>\r
17776 <B>1:1</B>\r
17777 </TD>\r
17778 <TD width=10% BGCOLOR=#FBF5EF>\r
17779 <B>2</B>\r
17780 </TD>\r
17781 <TD width=10% BGCOLOR=#FBF5EF>\r
17782 <B>0</B>\r
17783 </TD>\r
17784 <TD width=15% BGCOLOR=#FBF5EF>\r
17785 <B>0</B>\r
17786 </TD>\r
17787 <TD width=35% BGCOLOR=#FBF5EF>\r
17788 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= qspi, Output, qspi_sclk_out_upper- (QSPI Upper Clock)</B>\r
17789 </TD>\r
17790 </TR>\r
17791 <TR valign="top">\r
17792 <TD width=15% BGCOLOR=#FBF5EF>\r
17793 <B>PSU_IOU_SLCR_MIO_PIN_12_L1_SEL</B>\r
17794 </TD>\r
17795 <TD width=15% BGCOLOR=#FBF5EF>\r
17796 <B>2:2</B>\r
17797 </TD>\r
17798 <TD width=10% BGCOLOR=#FBF5EF>\r
17799 <B>4</B>\r
17800 </TD>\r
17801 <TD width=10% BGCOLOR=#FBF5EF>\r
17802 <B>0</B>\r
17803 </TD>\r
17804 <TD width=15% BGCOLOR=#FBF5EF>\r
17805 <B>0</B>\r
17806 </TD>\r
17807 <TD width=35% BGCOLOR=#FBF5EF>\r
17808 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dqs_in- (NAND Strobe) 1= nand, Output, nfc_dqs_out- (NAND Strobe)</B>\r
17809 </TD>\r
17810 </TR>\r
17811 <TR valign="top">\r
17812 <TD width=15% BGCOLOR=#FBF5EF>\r
17813 <B>PSU_IOU_SLCR_MIO_PIN_12_L2_SEL</B>\r
17814 </TD>\r
17815 <TD width=15% BGCOLOR=#FBF5EF>\r
17816 <B>4:3</B>\r
17817 </TD>\r
17818 <TD width=10% BGCOLOR=#FBF5EF>\r
17819 <B>18</B>\r
17820 </TD>\r
17821 <TD width=10% BGCOLOR=#FBF5EF>\r
17822 <B>0</B>\r
17823 </TD>\r
17824 <TD width=15% BGCOLOR=#FBF5EF>\r
17825 <B>0</B>\r
17826 </TD>\r
17827 <TD width=35% BGCOLOR=#FBF5EF>\r
17828 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= test_scan, Input, test_scan_in[12]- (Test Scan Port) = test_scan, Output, test_scan_out[12]- (Test Scan Port) 3= Not Used</B>\r
17829 </TD>\r
17830 </TR>\r
17831 <TR valign="top">\r
17832 <TD width=15% BGCOLOR=#FBF5EF>\r
17833 <B>PSU_IOU_SLCR_MIO_PIN_12_L3_SEL</B>\r
17834 </TD>\r
17835 <TD width=15% BGCOLOR=#FBF5EF>\r
17836 <B>7:5</B>\r
17837 </TD>\r
17838 <TD width=10% BGCOLOR=#FBF5EF>\r
17839 <B>e0</B>\r
17840 </TD>\r
17841 <TD width=10% BGCOLOR=#FBF5EF>\r
17842 <B>0</B>\r
17843 </TD>\r
17844 <TD width=15% BGCOLOR=#FBF5EF>\r
17845 <B>0</B>\r
17846 </TD>\r
17847 <TD width=35% BGCOLOR=#FBF5EF>\r
17848 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[12]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[12]- (GPIO bank 0) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= pjtag, Input, pjtag_tck- (PJTAG TCK) 4= spi0, Input, spi0_sclk_in- (SPI Clock) 4= spi0, Output, spi0_sclk_out- (SPI Clock) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[10]- (Trace Port Databus)</B>\r
17849 </TD>\r
17850 </TR>\r
17851 <TR valign="top">\r
17852 <TD width=15% BGCOLOR=#C0C0C0>\r
17853 <B>PSU_IOU_SLCR_MIO_PIN_12@0XFF180030</B>\r
17854 </TD>\r
17855 <TD width=15% BGCOLOR=#C0C0C0>\r
17856 <B>31:0</B>\r
17857 </TD>\r
17858 <TD width=10% BGCOLOR=#C0C0C0>\r
17859 <B>fe</B>\r
17860 </TD>\r
17861 <TD width=10% BGCOLOR=#C0C0C0>\r
17862 <B></B>\r
17863 </TD>\r
17864 <TD width=15% BGCOLOR=#C0C0C0>\r
17865 <B>0</B>\r
17866 </TD>\r
17867 <TD width=35% BGCOLOR=#C0C0C0>\r
17868 <B>Configures MIO Pin 12 peripheral interface mapping</B>\r
17869 </TD>\r
17870 </TR>\r
17871 </TABLE>\r
17872 <P>\r
17873 <H2><a name="MIO_PIN_13">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_13</a></H2>\r
17874 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17875 <TR valign="top">\r
17876 <TD width=15% BGCOLOR=#FFFF00>\r
17877 <B>Register Name</B>\r
17878 </TD>\r
17879 <TD width=15% BGCOLOR=#FFFF00>\r
17880 <B>Address</B>\r
17881 </TD>\r
17882 <TD width=10% BGCOLOR=#FFFF00>\r
17883 <B>Width</B>\r
17884 </TD>\r
17885 <TD width=10% BGCOLOR=#FFFF00>\r
17886 <B>Type</B>\r
17887 </TD>\r
17888 <TD width=15% BGCOLOR=#FFFF00>\r
17889 <B>Reset Value</B>\r
17890 </TD>\r
17891 <TD width=35% BGCOLOR=#FFFF00>\r
17892 <B>Description</B>\r
17893 </TD>\r
17894 </TR>\r
17895 <TR valign="top">\r
17896 <TD width=15% BGCOLOR=#FBF5EF>\r
17897 <B>MIO_PIN_13</B>\r
17898 </TD>\r
17899 <TD width=15% BGCOLOR=#FBF5EF>\r
17900 <B>0XFF180034</B>\r
17901 </TD>\r
17902 <TD width=10% BGCOLOR=#FBF5EF>\r
17903 <B>32</B>\r
17904 </TD>\r
17905 <TD width=10% BGCOLOR=#FBF5EF>\r
17906 <B>rw</B>\r
17907 </TD>\r
17908 <TD width=15% BGCOLOR=#FBF5EF>\r
17909 <B>0x00000000</B>\r
17910 </TD>\r
17911 <TD width=35% BGCOLOR=#FBF5EF>\r
17912 <B>--</B>\r
17913 </TD>\r
17914 </TR>\r
17915 </TABLE>\r
17916 <P>\r
17917 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
17918 <TR valign="top">\r
17919 <TD width=15% BGCOLOR=#C0FFC0>\r
17920 <B>Field Name</B>\r
17921 </TD>\r
17922 <TD width=15% BGCOLOR=#C0FFC0>\r
17923 <B>Bits</B>\r
17924 </TD>\r
17925 <TD width=10% BGCOLOR=#C0FFC0>\r
17926 <B>Mask</B>\r
17927 </TD>\r
17928 <TD width=10% BGCOLOR=#C0FFC0>\r
17929 <B>Value</B>\r
17930 </TD>\r
17931 <TD width=15% BGCOLOR=#C0FFC0>\r
17932 <B>Shifted Value</B>\r
17933 </TD>\r
17934 <TD width=35% BGCOLOR=#C0FFC0>\r
17935 <B>Description</B>\r
17936 </TD>\r
17937 </TR>\r
17938 <TR valign="top">\r
17939 <TD width=15% BGCOLOR=#FBF5EF>\r
17940 <B>PSU_IOU_SLCR_MIO_PIN_13_L0_SEL</B>\r
17941 </TD>\r
17942 <TD width=15% BGCOLOR=#FBF5EF>\r
17943 <B>1:1</B>\r
17944 </TD>\r
17945 <TD width=10% BGCOLOR=#FBF5EF>\r
17946 <B>2</B>\r
17947 </TD>\r
17948 <TD width=10% BGCOLOR=#FBF5EF>\r
17949 <B>0</B>\r
17950 </TD>\r
17951 <TD width=15% BGCOLOR=#FBF5EF>\r
17952 <B>0</B>\r
17953 </TD>\r
17954 <TD width=35% BGCOLOR=#FBF5EF>\r
17955 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
17956 </TD>\r
17957 </TR>\r
17958 <TR valign="top">\r
17959 <TD width=15% BGCOLOR=#FBF5EF>\r
17960 <B>PSU_IOU_SLCR_MIO_PIN_13_L1_SEL</B>\r
17961 </TD>\r
17962 <TD width=15% BGCOLOR=#FBF5EF>\r
17963 <B>2:2</B>\r
17964 </TD>\r
17965 <TD width=10% BGCOLOR=#FBF5EF>\r
17966 <B>4</B>\r
17967 </TD>\r
17968 <TD width=10% BGCOLOR=#FBF5EF>\r
17969 <B>1</B>\r
17970 </TD>\r
17971 <TD width=15% BGCOLOR=#FBF5EF>\r
17972 <B>4</B>\r
17973 </TD>\r
17974 <TD width=35% BGCOLOR=#FBF5EF>\r
17975 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Output, nfc_ce[0]- (NAND chip enable)</B>\r
17976 </TD>\r
17977 </TR>\r
17978 <TR valign="top">\r
17979 <TD width=15% BGCOLOR=#FBF5EF>\r
17980 <B>PSU_IOU_SLCR_MIO_PIN_13_L2_SEL</B>\r
17981 </TD>\r
17982 <TD width=15% BGCOLOR=#FBF5EF>\r
17983 <B>4:3</B>\r
17984 </TD>\r
17985 <TD width=10% BGCOLOR=#FBF5EF>\r
17986 <B>18</B>\r
17987 </TD>\r
17988 <TD width=10% BGCOLOR=#FBF5EF>\r
17989 <B>0</B>\r
17990 </TD>\r
17991 <TD width=15% BGCOLOR=#FBF5EF>\r
17992 <B>0</B>\r
17993 </TD>\r
17994 <TD width=35% BGCOLOR=#FBF5EF>\r
17995 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[0]- (8-bit Data bus) = sd0, Output, sdio0_data_out[0]- (8-bit Data bus) 2= test_scan, Input, test_scan_in[13]- (Test Scan Port) = test_scan, Output, test_scan_out[13]- (Test Scan Port) 3= Not Used</B>\r
17996 </TD>\r
17997 </TR>\r
17998 <TR valign="top">\r
17999 <TD width=15% BGCOLOR=#FBF5EF>\r
18000 <B>PSU_IOU_SLCR_MIO_PIN_13_L3_SEL</B>\r
18001 </TD>\r
18002 <TD width=15% BGCOLOR=#FBF5EF>\r
18003 <B>7:5</B>\r
18004 </TD>\r
18005 <TD width=10% BGCOLOR=#FBF5EF>\r
18006 <B>e0</B>\r
18007 </TD>\r
18008 <TD width=10% BGCOLOR=#FBF5EF>\r
18009 <B>0</B>\r
18010 </TD>\r
18011 <TD width=15% BGCOLOR=#FBF5EF>\r
18012 <B>0</B>\r
18013 </TD>\r
18014 <TD width=35% BGCOLOR=#FBF5EF>\r
18015 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[13]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[13]- (GPIO bank 0) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tdi- (PJTAG TDI) 4= spi0, Output, spi0_n_ss_out[2]- (SPI Master Selects) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[11]- (Trace Port Databus)</B>\r
18016 </TD>\r
18017 </TR>\r
18018 <TR valign="top">\r
18019 <TD width=15% BGCOLOR=#C0C0C0>\r
18020 <B>PSU_IOU_SLCR_MIO_PIN_13@0XFF180034</B>\r
18021 </TD>\r
18022 <TD width=15% BGCOLOR=#C0C0C0>\r
18023 <B>31:0</B>\r
18024 </TD>\r
18025 <TD width=10% BGCOLOR=#C0C0C0>\r
18026 <B>fe</B>\r
18027 </TD>\r
18028 <TD width=10% BGCOLOR=#C0C0C0>\r
18029 <B></B>\r
18030 </TD>\r
18031 <TD width=15% BGCOLOR=#C0C0C0>\r
18032 <B>4</B>\r
18033 </TD>\r
18034 <TD width=35% BGCOLOR=#C0C0C0>\r
18035 <B>Configures MIO Pin 13 peripheral interface mapping</B>\r
18036 </TD>\r
18037 </TR>\r
18038 </TABLE>\r
18039 <P>\r
18040 <H2><a name="MIO_PIN_14">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_14</a></H2>\r
18041 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18042 <TR valign="top">\r
18043 <TD width=15% BGCOLOR=#FFFF00>\r
18044 <B>Register Name</B>\r
18045 </TD>\r
18046 <TD width=15% BGCOLOR=#FFFF00>\r
18047 <B>Address</B>\r
18048 </TD>\r
18049 <TD width=10% BGCOLOR=#FFFF00>\r
18050 <B>Width</B>\r
18051 </TD>\r
18052 <TD width=10% BGCOLOR=#FFFF00>\r
18053 <B>Type</B>\r
18054 </TD>\r
18055 <TD width=15% BGCOLOR=#FFFF00>\r
18056 <B>Reset Value</B>\r
18057 </TD>\r
18058 <TD width=35% BGCOLOR=#FFFF00>\r
18059 <B>Description</B>\r
18060 </TD>\r
18061 </TR>\r
18062 <TR valign="top">\r
18063 <TD width=15% BGCOLOR=#FBF5EF>\r
18064 <B>MIO_PIN_14</B>\r
18065 </TD>\r
18066 <TD width=15% BGCOLOR=#FBF5EF>\r
18067 <B>0XFF180038</B>\r
18068 </TD>\r
18069 <TD width=10% BGCOLOR=#FBF5EF>\r
18070 <B>32</B>\r
18071 </TD>\r
18072 <TD width=10% BGCOLOR=#FBF5EF>\r
18073 <B>rw</B>\r
18074 </TD>\r
18075 <TD width=15% BGCOLOR=#FBF5EF>\r
18076 <B>0x00000000</B>\r
18077 </TD>\r
18078 <TD width=35% BGCOLOR=#FBF5EF>\r
18079 <B>--</B>\r
18080 </TD>\r
18081 </TR>\r
18082 </TABLE>\r
18083 <P>\r
18084 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18085 <TR valign="top">\r
18086 <TD width=15% BGCOLOR=#C0FFC0>\r
18087 <B>Field Name</B>\r
18088 </TD>\r
18089 <TD width=15% BGCOLOR=#C0FFC0>\r
18090 <B>Bits</B>\r
18091 </TD>\r
18092 <TD width=10% BGCOLOR=#C0FFC0>\r
18093 <B>Mask</B>\r
18094 </TD>\r
18095 <TD width=10% BGCOLOR=#C0FFC0>\r
18096 <B>Value</B>\r
18097 </TD>\r
18098 <TD width=15% BGCOLOR=#C0FFC0>\r
18099 <B>Shifted Value</B>\r
18100 </TD>\r
18101 <TD width=35% BGCOLOR=#C0FFC0>\r
18102 <B>Description</B>\r
18103 </TD>\r
18104 </TR>\r
18105 <TR valign="top">\r
18106 <TD width=15% BGCOLOR=#FBF5EF>\r
18107 <B>PSU_IOU_SLCR_MIO_PIN_14_L0_SEL</B>\r
18108 </TD>\r
18109 <TD width=15% BGCOLOR=#FBF5EF>\r
18110 <B>1:1</B>\r
18111 </TD>\r
18112 <TD width=10% BGCOLOR=#FBF5EF>\r
18113 <B>2</B>\r
18114 </TD>\r
18115 <TD width=10% BGCOLOR=#FBF5EF>\r
18116 <B>0</B>\r
18117 </TD>\r
18118 <TD width=15% BGCOLOR=#FBF5EF>\r
18119 <B>0</B>\r
18120 </TD>\r
18121 <TD width=35% BGCOLOR=#FBF5EF>\r
18122 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
18123 </TD>\r
18124 </TR>\r
18125 <TR valign="top">\r
18126 <TD width=15% BGCOLOR=#FBF5EF>\r
18127 <B>PSU_IOU_SLCR_MIO_PIN_14_L1_SEL</B>\r
18128 </TD>\r
18129 <TD width=15% BGCOLOR=#FBF5EF>\r
18130 <B>2:2</B>\r
18131 </TD>\r
18132 <TD width=10% BGCOLOR=#FBF5EF>\r
18133 <B>4</B>\r
18134 </TD>\r
18135 <TD width=10% BGCOLOR=#FBF5EF>\r
18136 <B>1</B>\r
18137 </TD>\r
18138 <TD width=15% BGCOLOR=#FBF5EF>\r
18139 <B>4</B>\r
18140 </TD>\r
18141 <TD width=35% BGCOLOR=#FBF5EF>\r
18142 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Output, nfc_cle- (NAND Command Latch Enable)</B>\r
18143 </TD>\r
18144 </TR>\r
18145 <TR valign="top">\r
18146 <TD width=15% BGCOLOR=#FBF5EF>\r
18147 <B>PSU_IOU_SLCR_MIO_PIN_14_L2_SEL</B>\r
18148 </TD>\r
18149 <TD width=15% BGCOLOR=#FBF5EF>\r
18150 <B>4:3</B>\r
18151 </TD>\r
18152 <TD width=10% BGCOLOR=#FBF5EF>\r
18153 <B>18</B>\r
18154 </TD>\r
18155 <TD width=10% BGCOLOR=#FBF5EF>\r
18156 <B>0</B>\r
18157 </TD>\r
18158 <TD width=15% BGCOLOR=#FBF5EF>\r
18159 <B>0</B>\r
18160 </TD>\r
18161 <TD width=35% BGCOLOR=#FBF5EF>\r
18162 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[1]- (8-bit Data bus) = sd0, Output, sdio0_data_out[1]- (8-bit Data bus) 2= test_scan, Input, test_scan_in[14]- (Test Scan Port) = test_scan, Output, test_scan_out[14]- (Test Scan Port) 3= Not Used</B>\r
18163 </TD>\r
18164 </TR>\r
18165 <TR valign="top">\r
18166 <TD width=15% BGCOLOR=#FBF5EF>\r
18167 <B>PSU_IOU_SLCR_MIO_PIN_14_L3_SEL</B>\r
18168 </TD>\r
18169 <TD width=15% BGCOLOR=#FBF5EF>\r
18170 <B>7:5</B>\r
18171 </TD>\r
18172 <TD width=10% BGCOLOR=#FBF5EF>\r
18173 <B>e0</B>\r
18174 </TD>\r
18175 <TD width=10% BGCOLOR=#FBF5EF>\r
18176 <B>0</B>\r
18177 </TD>\r
18178 <TD width=15% BGCOLOR=#FBF5EF>\r
18179 <B>0</B>\r
18180 </TD>\r
18181 <TD width=35% BGCOLOR=#FBF5EF>\r
18182 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[14]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[14]- (GPIO bank 0) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= pjtag, Output, pjtag_tdo- (PJTAG TDO) 4= spi0, Output, spi0_n_ss_out[1]- (SPI Master Selects) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[12]- (Trace Port Databus)</B>\r
18183 </TD>\r
18184 </TR>\r
18185 <TR valign="top">\r
18186 <TD width=15% BGCOLOR=#C0C0C0>\r
18187 <B>PSU_IOU_SLCR_MIO_PIN_14@0XFF180038</B>\r
18188 </TD>\r
18189 <TD width=15% BGCOLOR=#C0C0C0>\r
18190 <B>31:0</B>\r
18191 </TD>\r
18192 <TD width=10% BGCOLOR=#C0C0C0>\r
18193 <B>fe</B>\r
18194 </TD>\r
18195 <TD width=10% BGCOLOR=#C0C0C0>\r
18196 <B></B>\r
18197 </TD>\r
18198 <TD width=15% BGCOLOR=#C0C0C0>\r
18199 <B>4</B>\r
18200 </TD>\r
18201 <TD width=35% BGCOLOR=#C0C0C0>\r
18202 <B>Configures MIO Pin 14 peripheral interface mapping</B>\r
18203 </TD>\r
18204 </TR>\r
18205 </TABLE>\r
18206 <P>\r
18207 <H2><a name="MIO_PIN_15">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_15</a></H2>\r
18208 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18209 <TR valign="top">\r
18210 <TD width=15% BGCOLOR=#FFFF00>\r
18211 <B>Register Name</B>\r
18212 </TD>\r
18213 <TD width=15% BGCOLOR=#FFFF00>\r
18214 <B>Address</B>\r
18215 </TD>\r
18216 <TD width=10% BGCOLOR=#FFFF00>\r
18217 <B>Width</B>\r
18218 </TD>\r
18219 <TD width=10% BGCOLOR=#FFFF00>\r
18220 <B>Type</B>\r
18221 </TD>\r
18222 <TD width=15% BGCOLOR=#FFFF00>\r
18223 <B>Reset Value</B>\r
18224 </TD>\r
18225 <TD width=35% BGCOLOR=#FFFF00>\r
18226 <B>Description</B>\r
18227 </TD>\r
18228 </TR>\r
18229 <TR valign="top">\r
18230 <TD width=15% BGCOLOR=#FBF5EF>\r
18231 <B>MIO_PIN_15</B>\r
18232 </TD>\r
18233 <TD width=15% BGCOLOR=#FBF5EF>\r
18234 <B>0XFF18003C</B>\r
18235 </TD>\r
18236 <TD width=10% BGCOLOR=#FBF5EF>\r
18237 <B>32</B>\r
18238 </TD>\r
18239 <TD width=10% BGCOLOR=#FBF5EF>\r
18240 <B>rw</B>\r
18241 </TD>\r
18242 <TD width=15% BGCOLOR=#FBF5EF>\r
18243 <B>0x00000000</B>\r
18244 </TD>\r
18245 <TD width=35% BGCOLOR=#FBF5EF>\r
18246 <B>--</B>\r
18247 </TD>\r
18248 </TR>\r
18249 </TABLE>\r
18250 <P>\r
18251 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18252 <TR valign="top">\r
18253 <TD width=15% BGCOLOR=#C0FFC0>\r
18254 <B>Field Name</B>\r
18255 </TD>\r
18256 <TD width=15% BGCOLOR=#C0FFC0>\r
18257 <B>Bits</B>\r
18258 </TD>\r
18259 <TD width=10% BGCOLOR=#C0FFC0>\r
18260 <B>Mask</B>\r
18261 </TD>\r
18262 <TD width=10% BGCOLOR=#C0FFC0>\r
18263 <B>Value</B>\r
18264 </TD>\r
18265 <TD width=15% BGCOLOR=#C0FFC0>\r
18266 <B>Shifted Value</B>\r
18267 </TD>\r
18268 <TD width=35% BGCOLOR=#C0FFC0>\r
18269 <B>Description</B>\r
18270 </TD>\r
18271 </TR>\r
18272 <TR valign="top">\r
18273 <TD width=15% BGCOLOR=#FBF5EF>\r
18274 <B>PSU_IOU_SLCR_MIO_PIN_15_L0_SEL</B>\r
18275 </TD>\r
18276 <TD width=15% BGCOLOR=#FBF5EF>\r
18277 <B>1:1</B>\r
18278 </TD>\r
18279 <TD width=10% BGCOLOR=#FBF5EF>\r
18280 <B>2</B>\r
18281 </TD>\r
18282 <TD width=10% BGCOLOR=#FBF5EF>\r
18283 <B>0</B>\r
18284 </TD>\r
18285 <TD width=15% BGCOLOR=#FBF5EF>\r
18286 <B>0</B>\r
18287 </TD>\r
18288 <TD width=35% BGCOLOR=#FBF5EF>\r
18289 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
18290 </TD>\r
18291 </TR>\r
18292 <TR valign="top">\r
18293 <TD width=15% BGCOLOR=#FBF5EF>\r
18294 <B>PSU_IOU_SLCR_MIO_PIN_15_L1_SEL</B>\r
18295 </TD>\r
18296 <TD width=15% BGCOLOR=#FBF5EF>\r
18297 <B>2:2</B>\r
18298 </TD>\r
18299 <TD width=10% BGCOLOR=#FBF5EF>\r
18300 <B>4</B>\r
18301 </TD>\r
18302 <TD width=10% BGCOLOR=#FBF5EF>\r
18303 <B>1</B>\r
18304 </TD>\r
18305 <TD width=15% BGCOLOR=#FBF5EF>\r
18306 <B>4</B>\r
18307 </TD>\r
18308 <TD width=35% BGCOLOR=#FBF5EF>\r
18309 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Output, nfc_ale- (NAND Address Latch Enable)</B>\r
18310 </TD>\r
18311 </TR>\r
18312 <TR valign="top">\r
18313 <TD width=15% BGCOLOR=#FBF5EF>\r
18314 <B>PSU_IOU_SLCR_MIO_PIN_15_L2_SEL</B>\r
18315 </TD>\r
18316 <TD width=15% BGCOLOR=#FBF5EF>\r
18317 <B>4:3</B>\r
18318 </TD>\r
18319 <TD width=10% BGCOLOR=#FBF5EF>\r
18320 <B>18</B>\r
18321 </TD>\r
18322 <TD width=10% BGCOLOR=#FBF5EF>\r
18323 <B>0</B>\r
18324 </TD>\r
18325 <TD width=15% BGCOLOR=#FBF5EF>\r
18326 <B>0</B>\r
18327 </TD>\r
18328 <TD width=35% BGCOLOR=#FBF5EF>\r
18329 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[2]- (8-bit Data bus) = sd0, Output, sdio0_data_out[2]- (8-bit Data bus) 2= test_scan, Input, test_scan_in[15]- (Test Scan Port) = test_scan, Output, test_scan_out[15]- (Test Scan Port) 3= Not Used</B>\r
18330 </TD>\r
18331 </TR>\r
18332 <TR valign="top">\r
18333 <TD width=15% BGCOLOR=#FBF5EF>\r
18334 <B>PSU_IOU_SLCR_MIO_PIN_15_L3_SEL</B>\r
18335 </TD>\r
18336 <TD width=15% BGCOLOR=#FBF5EF>\r
18337 <B>7:5</B>\r
18338 </TD>\r
18339 <TD width=10% BGCOLOR=#FBF5EF>\r
18340 <B>e0</B>\r
18341 </TD>\r
18342 <TD width=10% BGCOLOR=#FBF5EF>\r
18343 <B>0</B>\r
18344 </TD>\r
18345 <TD width=15% BGCOLOR=#FBF5EF>\r
18346 <B>0</B>\r
18347 </TD>\r
18348 <TD width=35% BGCOLOR=#FBF5EF>\r
18349 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[15]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[15]- (GPIO bank 0) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tms- (PJTAG TMS) 4= spi0, Input, spi0_n_ss_in- (SPI Master Selects) 4= spi0, Output, spi0_n_ss_out[0]- (SPI Master Selects) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[13]- (Trace Port Databus)</B>\r
18350 </TD>\r
18351 </TR>\r
18352 <TR valign="top">\r
18353 <TD width=15% BGCOLOR=#C0C0C0>\r
18354 <B>PSU_IOU_SLCR_MIO_PIN_15@0XFF18003C</B>\r
18355 </TD>\r
18356 <TD width=15% BGCOLOR=#C0C0C0>\r
18357 <B>31:0</B>\r
18358 </TD>\r
18359 <TD width=10% BGCOLOR=#C0C0C0>\r
18360 <B>fe</B>\r
18361 </TD>\r
18362 <TD width=10% BGCOLOR=#C0C0C0>\r
18363 <B></B>\r
18364 </TD>\r
18365 <TD width=15% BGCOLOR=#C0C0C0>\r
18366 <B>4</B>\r
18367 </TD>\r
18368 <TD width=35% BGCOLOR=#C0C0C0>\r
18369 <B>Configures MIO Pin 15 peripheral interface mapping</B>\r
18370 </TD>\r
18371 </TR>\r
18372 </TABLE>\r
18373 <P>\r
18374 <H2><a name="MIO_PIN_16">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_16</a></H2>\r
18375 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18376 <TR valign="top">\r
18377 <TD width=15% BGCOLOR=#FFFF00>\r
18378 <B>Register Name</B>\r
18379 </TD>\r
18380 <TD width=15% BGCOLOR=#FFFF00>\r
18381 <B>Address</B>\r
18382 </TD>\r
18383 <TD width=10% BGCOLOR=#FFFF00>\r
18384 <B>Width</B>\r
18385 </TD>\r
18386 <TD width=10% BGCOLOR=#FFFF00>\r
18387 <B>Type</B>\r
18388 </TD>\r
18389 <TD width=15% BGCOLOR=#FFFF00>\r
18390 <B>Reset Value</B>\r
18391 </TD>\r
18392 <TD width=35% BGCOLOR=#FFFF00>\r
18393 <B>Description</B>\r
18394 </TD>\r
18395 </TR>\r
18396 <TR valign="top">\r
18397 <TD width=15% BGCOLOR=#FBF5EF>\r
18398 <B>MIO_PIN_16</B>\r
18399 </TD>\r
18400 <TD width=15% BGCOLOR=#FBF5EF>\r
18401 <B>0XFF180040</B>\r
18402 </TD>\r
18403 <TD width=10% BGCOLOR=#FBF5EF>\r
18404 <B>32</B>\r
18405 </TD>\r
18406 <TD width=10% BGCOLOR=#FBF5EF>\r
18407 <B>rw</B>\r
18408 </TD>\r
18409 <TD width=15% BGCOLOR=#FBF5EF>\r
18410 <B>0x00000000</B>\r
18411 </TD>\r
18412 <TD width=35% BGCOLOR=#FBF5EF>\r
18413 <B>--</B>\r
18414 </TD>\r
18415 </TR>\r
18416 </TABLE>\r
18417 <P>\r
18418 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18419 <TR valign="top">\r
18420 <TD width=15% BGCOLOR=#C0FFC0>\r
18421 <B>Field Name</B>\r
18422 </TD>\r
18423 <TD width=15% BGCOLOR=#C0FFC0>\r
18424 <B>Bits</B>\r
18425 </TD>\r
18426 <TD width=10% BGCOLOR=#C0FFC0>\r
18427 <B>Mask</B>\r
18428 </TD>\r
18429 <TD width=10% BGCOLOR=#C0FFC0>\r
18430 <B>Value</B>\r
18431 </TD>\r
18432 <TD width=15% BGCOLOR=#C0FFC0>\r
18433 <B>Shifted Value</B>\r
18434 </TD>\r
18435 <TD width=35% BGCOLOR=#C0FFC0>\r
18436 <B>Description</B>\r
18437 </TD>\r
18438 </TR>\r
18439 <TR valign="top">\r
18440 <TD width=15% BGCOLOR=#FBF5EF>\r
18441 <B>PSU_IOU_SLCR_MIO_PIN_16_L0_SEL</B>\r
18442 </TD>\r
18443 <TD width=15% BGCOLOR=#FBF5EF>\r
18444 <B>1:1</B>\r
18445 </TD>\r
18446 <TD width=10% BGCOLOR=#FBF5EF>\r
18447 <B>2</B>\r
18448 </TD>\r
18449 <TD width=10% BGCOLOR=#FBF5EF>\r
18450 <B>0</B>\r
18451 </TD>\r
18452 <TD width=15% BGCOLOR=#FBF5EF>\r
18453 <B>0</B>\r
18454 </TD>\r
18455 <TD width=35% BGCOLOR=#FBF5EF>\r
18456 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
18457 </TD>\r
18458 </TR>\r
18459 <TR valign="top">\r
18460 <TD width=15% BGCOLOR=#FBF5EF>\r
18461 <B>PSU_IOU_SLCR_MIO_PIN_16_L1_SEL</B>\r
18462 </TD>\r
18463 <TD width=15% BGCOLOR=#FBF5EF>\r
18464 <B>2:2</B>\r
18465 </TD>\r
18466 <TD width=10% BGCOLOR=#FBF5EF>\r
18467 <B>4</B>\r
18468 </TD>\r
18469 <TD width=10% BGCOLOR=#FBF5EF>\r
18470 <B>1</B>\r
18471 </TD>\r
18472 <TD width=15% BGCOLOR=#FBF5EF>\r
18473 <B>4</B>\r
18474 </TD>\r
18475 <TD width=35% BGCOLOR=#FBF5EF>\r
18476 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dq_in[0]- (NAND Data Bus) 1= nand, Output, nfc_dq_out[0]- (NAND Data Bus)</B>\r
18477 </TD>\r
18478 </TR>\r
18479 <TR valign="top">\r
18480 <TD width=15% BGCOLOR=#FBF5EF>\r
18481 <B>PSU_IOU_SLCR_MIO_PIN_16_L2_SEL</B>\r
18482 </TD>\r
18483 <TD width=15% BGCOLOR=#FBF5EF>\r
18484 <B>4:3</B>\r
18485 </TD>\r
18486 <TD width=10% BGCOLOR=#FBF5EF>\r
18487 <B>18</B>\r
18488 </TD>\r
18489 <TD width=10% BGCOLOR=#FBF5EF>\r
18490 <B>0</B>\r
18491 </TD>\r
18492 <TD width=15% BGCOLOR=#FBF5EF>\r
18493 <B>0</B>\r
18494 </TD>\r
18495 <TD width=35% BGCOLOR=#FBF5EF>\r
18496 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[3]- (8-bit Data bus) = sd0, Output, sdio0_data_out[3]- (8-bit Data bus) 2= test_scan, Input, test_scan_in[16]- (Test Scan Port) = test_scan, Output, test_scan_out[16]- (Test Scan Port) 3= Not Used</B>\r
18497 </TD>\r
18498 </TR>\r
18499 <TR valign="top">\r
18500 <TD width=15% BGCOLOR=#FBF5EF>\r
18501 <B>PSU_IOU_SLCR_MIO_PIN_16_L3_SEL</B>\r
18502 </TD>\r
18503 <TD width=15% BGCOLOR=#FBF5EF>\r
18504 <B>7:5</B>\r
18505 </TD>\r
18506 <TD width=10% BGCOLOR=#FBF5EF>\r
18507 <B>e0</B>\r
18508 </TD>\r
18509 <TD width=10% BGCOLOR=#FBF5EF>\r
18510 <B>0</B>\r
18511 </TD>\r
18512 <TD width=15% BGCOLOR=#FBF5EF>\r
18513 <B>0</B>\r
18514 </TD>\r
18515 <TD width=35% BGCOLOR=#FBF5EF>\r
18516 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[16]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[16]- (GPIO bank 0) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi0, Input, spi0_mi- (MISO signal) 4= spi0, Output, spi0_so- (MISO signal) 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[14]- (Trace Port Databus)</B>\r
18517 </TD>\r
18518 </TR>\r
18519 <TR valign="top">\r
18520 <TD width=15% BGCOLOR=#C0C0C0>\r
18521 <B>PSU_IOU_SLCR_MIO_PIN_16@0XFF180040</B>\r
18522 </TD>\r
18523 <TD width=15% BGCOLOR=#C0C0C0>\r
18524 <B>31:0</B>\r
18525 </TD>\r
18526 <TD width=10% BGCOLOR=#C0C0C0>\r
18527 <B>fe</B>\r
18528 </TD>\r
18529 <TD width=10% BGCOLOR=#C0C0C0>\r
18530 <B></B>\r
18531 </TD>\r
18532 <TD width=15% BGCOLOR=#C0C0C0>\r
18533 <B>4</B>\r
18534 </TD>\r
18535 <TD width=35% BGCOLOR=#C0C0C0>\r
18536 <B>Configures MIO Pin 16 peripheral interface mapping</B>\r
18537 </TD>\r
18538 </TR>\r
18539 </TABLE>\r
18540 <P>\r
18541 <H2><a name="MIO_PIN_17">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_17</a></H2>\r
18542 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18543 <TR valign="top">\r
18544 <TD width=15% BGCOLOR=#FFFF00>\r
18545 <B>Register Name</B>\r
18546 </TD>\r
18547 <TD width=15% BGCOLOR=#FFFF00>\r
18548 <B>Address</B>\r
18549 </TD>\r
18550 <TD width=10% BGCOLOR=#FFFF00>\r
18551 <B>Width</B>\r
18552 </TD>\r
18553 <TD width=10% BGCOLOR=#FFFF00>\r
18554 <B>Type</B>\r
18555 </TD>\r
18556 <TD width=15% BGCOLOR=#FFFF00>\r
18557 <B>Reset Value</B>\r
18558 </TD>\r
18559 <TD width=35% BGCOLOR=#FFFF00>\r
18560 <B>Description</B>\r
18561 </TD>\r
18562 </TR>\r
18563 <TR valign="top">\r
18564 <TD width=15% BGCOLOR=#FBF5EF>\r
18565 <B>MIO_PIN_17</B>\r
18566 </TD>\r
18567 <TD width=15% BGCOLOR=#FBF5EF>\r
18568 <B>0XFF180044</B>\r
18569 </TD>\r
18570 <TD width=10% BGCOLOR=#FBF5EF>\r
18571 <B>32</B>\r
18572 </TD>\r
18573 <TD width=10% BGCOLOR=#FBF5EF>\r
18574 <B>rw</B>\r
18575 </TD>\r
18576 <TD width=15% BGCOLOR=#FBF5EF>\r
18577 <B>0x00000000</B>\r
18578 </TD>\r
18579 <TD width=35% BGCOLOR=#FBF5EF>\r
18580 <B>--</B>\r
18581 </TD>\r
18582 </TR>\r
18583 </TABLE>\r
18584 <P>\r
18585 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18586 <TR valign="top">\r
18587 <TD width=15% BGCOLOR=#C0FFC0>\r
18588 <B>Field Name</B>\r
18589 </TD>\r
18590 <TD width=15% BGCOLOR=#C0FFC0>\r
18591 <B>Bits</B>\r
18592 </TD>\r
18593 <TD width=10% BGCOLOR=#C0FFC0>\r
18594 <B>Mask</B>\r
18595 </TD>\r
18596 <TD width=10% BGCOLOR=#C0FFC0>\r
18597 <B>Value</B>\r
18598 </TD>\r
18599 <TD width=15% BGCOLOR=#C0FFC0>\r
18600 <B>Shifted Value</B>\r
18601 </TD>\r
18602 <TD width=35% BGCOLOR=#C0FFC0>\r
18603 <B>Description</B>\r
18604 </TD>\r
18605 </TR>\r
18606 <TR valign="top">\r
18607 <TD width=15% BGCOLOR=#FBF5EF>\r
18608 <B>PSU_IOU_SLCR_MIO_PIN_17_L0_SEL</B>\r
18609 </TD>\r
18610 <TD width=15% BGCOLOR=#FBF5EF>\r
18611 <B>1:1</B>\r
18612 </TD>\r
18613 <TD width=10% BGCOLOR=#FBF5EF>\r
18614 <B>2</B>\r
18615 </TD>\r
18616 <TD width=10% BGCOLOR=#FBF5EF>\r
18617 <B>0</B>\r
18618 </TD>\r
18619 <TD width=15% BGCOLOR=#FBF5EF>\r
18620 <B>0</B>\r
18621 </TD>\r
18622 <TD width=35% BGCOLOR=#FBF5EF>\r
18623 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
18624 </TD>\r
18625 </TR>\r
18626 <TR valign="top">\r
18627 <TD width=15% BGCOLOR=#FBF5EF>\r
18628 <B>PSU_IOU_SLCR_MIO_PIN_17_L1_SEL</B>\r
18629 </TD>\r
18630 <TD width=15% BGCOLOR=#FBF5EF>\r
18631 <B>2:2</B>\r
18632 </TD>\r
18633 <TD width=10% BGCOLOR=#FBF5EF>\r
18634 <B>4</B>\r
18635 </TD>\r
18636 <TD width=10% BGCOLOR=#FBF5EF>\r
18637 <B>1</B>\r
18638 </TD>\r
18639 <TD width=15% BGCOLOR=#FBF5EF>\r
18640 <B>4</B>\r
18641 </TD>\r
18642 <TD width=35% BGCOLOR=#FBF5EF>\r
18643 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dq_in[1]- (NAND Data Bus) 1= nand, Output, nfc_dq_out[1]- (NAND Data Bus)</B>\r
18644 </TD>\r
18645 </TR>\r
18646 <TR valign="top">\r
18647 <TD width=15% BGCOLOR=#FBF5EF>\r
18648 <B>PSU_IOU_SLCR_MIO_PIN_17_L2_SEL</B>\r
18649 </TD>\r
18650 <TD width=15% BGCOLOR=#FBF5EF>\r
18651 <B>4:3</B>\r
18652 </TD>\r
18653 <TD width=10% BGCOLOR=#FBF5EF>\r
18654 <B>18</B>\r
18655 </TD>\r
18656 <TD width=10% BGCOLOR=#FBF5EF>\r
18657 <B>0</B>\r
18658 </TD>\r
18659 <TD width=15% BGCOLOR=#FBF5EF>\r
18660 <B>0</B>\r
18661 </TD>\r
18662 <TD width=35% BGCOLOR=#FBF5EF>\r
18663 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[4]- (8-bit Data bus) = sd0, Output, sdio0_data_out[4]- (8-bit Data bus) 2= test_scan, Input, test_scan_in[17]- (Test Scan Port) = test_scan, Output, test_scan_out[17]- (Test Scan Port) 3= Not Used</B>\r
18664 </TD>\r
18665 </TR>\r
18666 <TR valign="top">\r
18667 <TD width=15% BGCOLOR=#FBF5EF>\r
18668 <B>PSU_IOU_SLCR_MIO_PIN_17_L3_SEL</B>\r
18669 </TD>\r
18670 <TD width=15% BGCOLOR=#FBF5EF>\r
18671 <B>7:5</B>\r
18672 </TD>\r
18673 <TD width=10% BGCOLOR=#FBF5EF>\r
18674 <B>e0</B>\r
18675 </TD>\r
18676 <TD width=10% BGCOLOR=#FBF5EF>\r
18677 <B>0</B>\r
18678 </TD>\r
18679 <TD width=15% BGCOLOR=#FBF5EF>\r
18680 <B>0</B>\r
18681 </TD>\r
18682 <TD width=35% BGCOLOR=#FBF5EF>\r
18683 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[17]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[17]- (GPIO bank 0) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi0, Output, spi0_mo- (MOSI signal) 4= spi0, Input, spi0_si- (MOSI signal) 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[15]- (Trace Port Databus)</B>\r
18684 </TD>\r
18685 </TR>\r
18686 <TR valign="top">\r
18687 <TD width=15% BGCOLOR=#C0C0C0>\r
18688 <B>PSU_IOU_SLCR_MIO_PIN_17@0XFF180044</B>\r
18689 </TD>\r
18690 <TD width=15% BGCOLOR=#C0C0C0>\r
18691 <B>31:0</B>\r
18692 </TD>\r
18693 <TD width=10% BGCOLOR=#C0C0C0>\r
18694 <B>fe</B>\r
18695 </TD>\r
18696 <TD width=10% BGCOLOR=#C0C0C0>\r
18697 <B></B>\r
18698 </TD>\r
18699 <TD width=15% BGCOLOR=#C0C0C0>\r
18700 <B>4</B>\r
18701 </TD>\r
18702 <TD width=35% BGCOLOR=#C0C0C0>\r
18703 <B>Configures MIO Pin 17 peripheral interface mapping</B>\r
18704 </TD>\r
18705 </TR>\r
18706 </TABLE>\r
18707 <P>\r
18708 <H2><a name="MIO_PIN_18">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_18</a></H2>\r
18709 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18710 <TR valign="top">\r
18711 <TD width=15% BGCOLOR=#FFFF00>\r
18712 <B>Register Name</B>\r
18713 </TD>\r
18714 <TD width=15% BGCOLOR=#FFFF00>\r
18715 <B>Address</B>\r
18716 </TD>\r
18717 <TD width=10% BGCOLOR=#FFFF00>\r
18718 <B>Width</B>\r
18719 </TD>\r
18720 <TD width=10% BGCOLOR=#FFFF00>\r
18721 <B>Type</B>\r
18722 </TD>\r
18723 <TD width=15% BGCOLOR=#FFFF00>\r
18724 <B>Reset Value</B>\r
18725 </TD>\r
18726 <TD width=35% BGCOLOR=#FFFF00>\r
18727 <B>Description</B>\r
18728 </TD>\r
18729 </TR>\r
18730 <TR valign="top">\r
18731 <TD width=15% BGCOLOR=#FBF5EF>\r
18732 <B>MIO_PIN_18</B>\r
18733 </TD>\r
18734 <TD width=15% BGCOLOR=#FBF5EF>\r
18735 <B>0XFF180048</B>\r
18736 </TD>\r
18737 <TD width=10% BGCOLOR=#FBF5EF>\r
18738 <B>32</B>\r
18739 </TD>\r
18740 <TD width=10% BGCOLOR=#FBF5EF>\r
18741 <B>rw</B>\r
18742 </TD>\r
18743 <TD width=15% BGCOLOR=#FBF5EF>\r
18744 <B>0x00000000</B>\r
18745 </TD>\r
18746 <TD width=35% BGCOLOR=#FBF5EF>\r
18747 <B>--</B>\r
18748 </TD>\r
18749 </TR>\r
18750 </TABLE>\r
18751 <P>\r
18752 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18753 <TR valign="top">\r
18754 <TD width=15% BGCOLOR=#C0FFC0>\r
18755 <B>Field Name</B>\r
18756 </TD>\r
18757 <TD width=15% BGCOLOR=#C0FFC0>\r
18758 <B>Bits</B>\r
18759 </TD>\r
18760 <TD width=10% BGCOLOR=#C0FFC0>\r
18761 <B>Mask</B>\r
18762 </TD>\r
18763 <TD width=10% BGCOLOR=#C0FFC0>\r
18764 <B>Value</B>\r
18765 </TD>\r
18766 <TD width=15% BGCOLOR=#C0FFC0>\r
18767 <B>Shifted Value</B>\r
18768 </TD>\r
18769 <TD width=35% BGCOLOR=#C0FFC0>\r
18770 <B>Description</B>\r
18771 </TD>\r
18772 </TR>\r
18773 <TR valign="top">\r
18774 <TD width=15% BGCOLOR=#FBF5EF>\r
18775 <B>PSU_IOU_SLCR_MIO_PIN_18_L0_SEL</B>\r
18776 </TD>\r
18777 <TD width=15% BGCOLOR=#FBF5EF>\r
18778 <B>1:1</B>\r
18779 </TD>\r
18780 <TD width=10% BGCOLOR=#FBF5EF>\r
18781 <B>2</B>\r
18782 </TD>\r
18783 <TD width=10% BGCOLOR=#FBF5EF>\r
18784 <B>0</B>\r
18785 </TD>\r
18786 <TD width=15% BGCOLOR=#FBF5EF>\r
18787 <B>0</B>\r
18788 </TD>\r
18789 <TD width=35% BGCOLOR=#FBF5EF>\r
18790 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
18791 </TD>\r
18792 </TR>\r
18793 <TR valign="top">\r
18794 <TD width=15% BGCOLOR=#FBF5EF>\r
18795 <B>PSU_IOU_SLCR_MIO_PIN_18_L1_SEL</B>\r
18796 </TD>\r
18797 <TD width=15% BGCOLOR=#FBF5EF>\r
18798 <B>2:2</B>\r
18799 </TD>\r
18800 <TD width=10% BGCOLOR=#FBF5EF>\r
18801 <B>4</B>\r
18802 </TD>\r
18803 <TD width=10% BGCOLOR=#FBF5EF>\r
18804 <B>1</B>\r
18805 </TD>\r
18806 <TD width=15% BGCOLOR=#FBF5EF>\r
18807 <B>4</B>\r
18808 </TD>\r
18809 <TD width=35% BGCOLOR=#FBF5EF>\r
18810 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dq_in[2]- (NAND Data Bus) 1= nand, Output, nfc_dq_out[2]- (NAND Data Bus)</B>\r
18811 </TD>\r
18812 </TR>\r
18813 <TR valign="top">\r
18814 <TD width=15% BGCOLOR=#FBF5EF>\r
18815 <B>PSU_IOU_SLCR_MIO_PIN_18_L2_SEL</B>\r
18816 </TD>\r
18817 <TD width=15% BGCOLOR=#FBF5EF>\r
18818 <B>4:3</B>\r
18819 </TD>\r
18820 <TD width=10% BGCOLOR=#FBF5EF>\r
18821 <B>18</B>\r
18822 </TD>\r
18823 <TD width=10% BGCOLOR=#FBF5EF>\r
18824 <B>0</B>\r
18825 </TD>\r
18826 <TD width=15% BGCOLOR=#FBF5EF>\r
18827 <B>0</B>\r
18828 </TD>\r
18829 <TD width=35% BGCOLOR=#FBF5EF>\r
18830 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[5]- (8-bit Data bus) = sd0, Output, sdio0_data_out[5]- (8-bit Data bus) 2= test_scan, Input, test_scan_in[18]- (Test Scan Port) = test_scan, Output, test_scan_out[18]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
18831 </TD>\r
18832 </TR>\r
18833 <TR valign="top">\r
18834 <TD width=15% BGCOLOR=#FBF5EF>\r
18835 <B>PSU_IOU_SLCR_MIO_PIN_18_L3_SEL</B>\r
18836 </TD>\r
18837 <TD width=15% BGCOLOR=#FBF5EF>\r
18838 <B>7:5</B>\r
18839 </TD>\r
18840 <TD width=10% BGCOLOR=#FBF5EF>\r
18841 <B>e0</B>\r
18842 </TD>\r
18843 <TD width=10% BGCOLOR=#FBF5EF>\r
18844 <B>0</B>\r
18845 </TD>\r
18846 <TD width=15% BGCOLOR=#FBF5EF>\r
18847 <B>0</B>\r
18848 </TD>\r
18849 <TD width=35% BGCOLOR=#FBF5EF>\r
18850 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[18]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[18]- (GPIO bank 0) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_mi- (MISO signal) 4= spi1, Output, spi1_so- (MISO signal) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= Not Used</B>\r
18851 </TD>\r
18852 </TR>\r
18853 <TR valign="top">\r
18854 <TD width=15% BGCOLOR=#C0C0C0>\r
18855 <B>PSU_IOU_SLCR_MIO_PIN_18@0XFF180048</B>\r
18856 </TD>\r
18857 <TD width=15% BGCOLOR=#C0C0C0>\r
18858 <B>31:0</B>\r
18859 </TD>\r
18860 <TD width=10% BGCOLOR=#C0C0C0>\r
18861 <B>fe</B>\r
18862 </TD>\r
18863 <TD width=10% BGCOLOR=#C0C0C0>\r
18864 <B></B>\r
18865 </TD>\r
18866 <TD width=15% BGCOLOR=#C0C0C0>\r
18867 <B>4</B>\r
18868 </TD>\r
18869 <TD width=35% BGCOLOR=#C0C0C0>\r
18870 <B>Configures MIO Pin 18 peripheral interface mapping</B>\r
18871 </TD>\r
18872 </TR>\r
18873 </TABLE>\r
18874 <P>\r
18875 <H2><a name="MIO_PIN_19">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_19</a></H2>\r
18876 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18877 <TR valign="top">\r
18878 <TD width=15% BGCOLOR=#FFFF00>\r
18879 <B>Register Name</B>\r
18880 </TD>\r
18881 <TD width=15% BGCOLOR=#FFFF00>\r
18882 <B>Address</B>\r
18883 </TD>\r
18884 <TD width=10% BGCOLOR=#FFFF00>\r
18885 <B>Width</B>\r
18886 </TD>\r
18887 <TD width=10% BGCOLOR=#FFFF00>\r
18888 <B>Type</B>\r
18889 </TD>\r
18890 <TD width=15% BGCOLOR=#FFFF00>\r
18891 <B>Reset Value</B>\r
18892 </TD>\r
18893 <TD width=35% BGCOLOR=#FFFF00>\r
18894 <B>Description</B>\r
18895 </TD>\r
18896 </TR>\r
18897 <TR valign="top">\r
18898 <TD width=15% BGCOLOR=#FBF5EF>\r
18899 <B>MIO_PIN_19</B>\r
18900 </TD>\r
18901 <TD width=15% BGCOLOR=#FBF5EF>\r
18902 <B>0XFF18004C</B>\r
18903 </TD>\r
18904 <TD width=10% BGCOLOR=#FBF5EF>\r
18905 <B>32</B>\r
18906 </TD>\r
18907 <TD width=10% BGCOLOR=#FBF5EF>\r
18908 <B>rw</B>\r
18909 </TD>\r
18910 <TD width=15% BGCOLOR=#FBF5EF>\r
18911 <B>0x00000000</B>\r
18912 </TD>\r
18913 <TD width=35% BGCOLOR=#FBF5EF>\r
18914 <B>--</B>\r
18915 </TD>\r
18916 </TR>\r
18917 </TABLE>\r
18918 <P>\r
18919 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
18920 <TR valign="top">\r
18921 <TD width=15% BGCOLOR=#C0FFC0>\r
18922 <B>Field Name</B>\r
18923 </TD>\r
18924 <TD width=15% BGCOLOR=#C0FFC0>\r
18925 <B>Bits</B>\r
18926 </TD>\r
18927 <TD width=10% BGCOLOR=#C0FFC0>\r
18928 <B>Mask</B>\r
18929 </TD>\r
18930 <TD width=10% BGCOLOR=#C0FFC0>\r
18931 <B>Value</B>\r
18932 </TD>\r
18933 <TD width=15% BGCOLOR=#C0FFC0>\r
18934 <B>Shifted Value</B>\r
18935 </TD>\r
18936 <TD width=35% BGCOLOR=#C0FFC0>\r
18937 <B>Description</B>\r
18938 </TD>\r
18939 </TR>\r
18940 <TR valign="top">\r
18941 <TD width=15% BGCOLOR=#FBF5EF>\r
18942 <B>PSU_IOU_SLCR_MIO_PIN_19_L0_SEL</B>\r
18943 </TD>\r
18944 <TD width=15% BGCOLOR=#FBF5EF>\r
18945 <B>1:1</B>\r
18946 </TD>\r
18947 <TD width=10% BGCOLOR=#FBF5EF>\r
18948 <B>2</B>\r
18949 </TD>\r
18950 <TD width=10% BGCOLOR=#FBF5EF>\r
18951 <B>0</B>\r
18952 </TD>\r
18953 <TD width=15% BGCOLOR=#FBF5EF>\r
18954 <B>0</B>\r
18955 </TD>\r
18956 <TD width=35% BGCOLOR=#FBF5EF>\r
18957 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
18958 </TD>\r
18959 </TR>\r
18960 <TR valign="top">\r
18961 <TD width=15% BGCOLOR=#FBF5EF>\r
18962 <B>PSU_IOU_SLCR_MIO_PIN_19_L1_SEL</B>\r
18963 </TD>\r
18964 <TD width=15% BGCOLOR=#FBF5EF>\r
18965 <B>2:2</B>\r
18966 </TD>\r
18967 <TD width=10% BGCOLOR=#FBF5EF>\r
18968 <B>4</B>\r
18969 </TD>\r
18970 <TD width=10% BGCOLOR=#FBF5EF>\r
18971 <B>1</B>\r
18972 </TD>\r
18973 <TD width=15% BGCOLOR=#FBF5EF>\r
18974 <B>4</B>\r
18975 </TD>\r
18976 <TD width=35% BGCOLOR=#FBF5EF>\r
18977 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dq_in[3]- (NAND Data Bus) 1= nand, Output, nfc_dq_out[3]- (NAND Data Bus)</B>\r
18978 </TD>\r
18979 </TR>\r
18980 <TR valign="top">\r
18981 <TD width=15% BGCOLOR=#FBF5EF>\r
18982 <B>PSU_IOU_SLCR_MIO_PIN_19_L2_SEL</B>\r
18983 </TD>\r
18984 <TD width=15% BGCOLOR=#FBF5EF>\r
18985 <B>4:3</B>\r
18986 </TD>\r
18987 <TD width=10% BGCOLOR=#FBF5EF>\r
18988 <B>18</B>\r
18989 </TD>\r
18990 <TD width=10% BGCOLOR=#FBF5EF>\r
18991 <B>0</B>\r
18992 </TD>\r
18993 <TD width=15% BGCOLOR=#FBF5EF>\r
18994 <B>0</B>\r
18995 </TD>\r
18996 <TD width=35% BGCOLOR=#FBF5EF>\r
18997 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[6]- (8-bit Data bus) = sd0, Output, sdio0_data_out[6]- (8-bit Data bus) 2= test_scan, Input, test_scan_in[19]- (Test Scan Port) = test_scan, Output, test_scan_out[19]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
18998 </TD>\r
18999 </TR>\r
19000 <TR valign="top">\r
19001 <TD width=15% BGCOLOR=#FBF5EF>\r
19002 <B>PSU_IOU_SLCR_MIO_PIN_19_L3_SEL</B>\r
19003 </TD>\r
19004 <TD width=15% BGCOLOR=#FBF5EF>\r
19005 <B>7:5</B>\r
19006 </TD>\r
19007 <TD width=10% BGCOLOR=#FBF5EF>\r
19008 <B>e0</B>\r
19009 </TD>\r
19010 <TD width=10% BGCOLOR=#FBF5EF>\r
19011 <B>0</B>\r
19012 </TD>\r
19013 <TD width=15% BGCOLOR=#FBF5EF>\r
19014 <B>0</B>\r
19015 </TD>\r
19016 <TD width=35% BGCOLOR=#FBF5EF>\r
19017 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[19]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[19]- (GPIO bank 0) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_n_ss_out[2]- (SPI Master Selects) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= Not Used</B>\r
19018 </TD>\r
19019 </TR>\r
19020 <TR valign="top">\r
19021 <TD width=15% BGCOLOR=#C0C0C0>\r
19022 <B>PSU_IOU_SLCR_MIO_PIN_19@0XFF18004C</B>\r
19023 </TD>\r
19024 <TD width=15% BGCOLOR=#C0C0C0>\r
19025 <B>31:0</B>\r
19026 </TD>\r
19027 <TD width=10% BGCOLOR=#C0C0C0>\r
19028 <B>fe</B>\r
19029 </TD>\r
19030 <TD width=10% BGCOLOR=#C0C0C0>\r
19031 <B></B>\r
19032 </TD>\r
19033 <TD width=15% BGCOLOR=#C0C0C0>\r
19034 <B>4</B>\r
19035 </TD>\r
19036 <TD width=35% BGCOLOR=#C0C0C0>\r
19037 <B>Configures MIO Pin 19 peripheral interface mapping</B>\r
19038 </TD>\r
19039 </TR>\r
19040 </TABLE>\r
19041 <P>\r
19042 <H2><a name="MIO_PIN_20">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_20</a></H2>\r
19043 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19044 <TR valign="top">\r
19045 <TD width=15% BGCOLOR=#FFFF00>\r
19046 <B>Register Name</B>\r
19047 </TD>\r
19048 <TD width=15% BGCOLOR=#FFFF00>\r
19049 <B>Address</B>\r
19050 </TD>\r
19051 <TD width=10% BGCOLOR=#FFFF00>\r
19052 <B>Width</B>\r
19053 </TD>\r
19054 <TD width=10% BGCOLOR=#FFFF00>\r
19055 <B>Type</B>\r
19056 </TD>\r
19057 <TD width=15% BGCOLOR=#FFFF00>\r
19058 <B>Reset Value</B>\r
19059 </TD>\r
19060 <TD width=35% BGCOLOR=#FFFF00>\r
19061 <B>Description</B>\r
19062 </TD>\r
19063 </TR>\r
19064 <TR valign="top">\r
19065 <TD width=15% BGCOLOR=#FBF5EF>\r
19066 <B>MIO_PIN_20</B>\r
19067 </TD>\r
19068 <TD width=15% BGCOLOR=#FBF5EF>\r
19069 <B>0XFF180050</B>\r
19070 </TD>\r
19071 <TD width=10% BGCOLOR=#FBF5EF>\r
19072 <B>32</B>\r
19073 </TD>\r
19074 <TD width=10% BGCOLOR=#FBF5EF>\r
19075 <B>rw</B>\r
19076 </TD>\r
19077 <TD width=15% BGCOLOR=#FBF5EF>\r
19078 <B>0x00000000</B>\r
19079 </TD>\r
19080 <TD width=35% BGCOLOR=#FBF5EF>\r
19081 <B>--</B>\r
19082 </TD>\r
19083 </TR>\r
19084 </TABLE>\r
19085 <P>\r
19086 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19087 <TR valign="top">\r
19088 <TD width=15% BGCOLOR=#C0FFC0>\r
19089 <B>Field Name</B>\r
19090 </TD>\r
19091 <TD width=15% BGCOLOR=#C0FFC0>\r
19092 <B>Bits</B>\r
19093 </TD>\r
19094 <TD width=10% BGCOLOR=#C0FFC0>\r
19095 <B>Mask</B>\r
19096 </TD>\r
19097 <TD width=10% BGCOLOR=#C0FFC0>\r
19098 <B>Value</B>\r
19099 </TD>\r
19100 <TD width=15% BGCOLOR=#C0FFC0>\r
19101 <B>Shifted Value</B>\r
19102 </TD>\r
19103 <TD width=35% BGCOLOR=#C0FFC0>\r
19104 <B>Description</B>\r
19105 </TD>\r
19106 </TR>\r
19107 <TR valign="top">\r
19108 <TD width=15% BGCOLOR=#FBF5EF>\r
19109 <B>PSU_IOU_SLCR_MIO_PIN_20_L0_SEL</B>\r
19110 </TD>\r
19111 <TD width=15% BGCOLOR=#FBF5EF>\r
19112 <B>1:1</B>\r
19113 </TD>\r
19114 <TD width=10% BGCOLOR=#FBF5EF>\r
19115 <B>2</B>\r
19116 </TD>\r
19117 <TD width=10% BGCOLOR=#FBF5EF>\r
19118 <B>0</B>\r
19119 </TD>\r
19120 <TD width=15% BGCOLOR=#FBF5EF>\r
19121 <B>0</B>\r
19122 </TD>\r
19123 <TD width=35% BGCOLOR=#FBF5EF>\r
19124 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
19125 </TD>\r
19126 </TR>\r
19127 <TR valign="top">\r
19128 <TD width=15% BGCOLOR=#FBF5EF>\r
19129 <B>PSU_IOU_SLCR_MIO_PIN_20_L1_SEL</B>\r
19130 </TD>\r
19131 <TD width=15% BGCOLOR=#FBF5EF>\r
19132 <B>2:2</B>\r
19133 </TD>\r
19134 <TD width=10% BGCOLOR=#FBF5EF>\r
19135 <B>4</B>\r
19136 </TD>\r
19137 <TD width=10% BGCOLOR=#FBF5EF>\r
19138 <B>1</B>\r
19139 </TD>\r
19140 <TD width=15% BGCOLOR=#FBF5EF>\r
19141 <B>4</B>\r
19142 </TD>\r
19143 <TD width=35% BGCOLOR=#FBF5EF>\r
19144 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dq_in[4]- (NAND Data Bus) 1= nand, Output, nfc_dq_out[4]- (NAND Data Bus)</B>\r
19145 </TD>\r
19146 </TR>\r
19147 <TR valign="top">\r
19148 <TD width=15% BGCOLOR=#FBF5EF>\r
19149 <B>PSU_IOU_SLCR_MIO_PIN_20_L2_SEL</B>\r
19150 </TD>\r
19151 <TD width=15% BGCOLOR=#FBF5EF>\r
19152 <B>4:3</B>\r
19153 </TD>\r
19154 <TD width=10% BGCOLOR=#FBF5EF>\r
19155 <B>18</B>\r
19156 </TD>\r
19157 <TD width=10% BGCOLOR=#FBF5EF>\r
19158 <B>0</B>\r
19159 </TD>\r
19160 <TD width=15% BGCOLOR=#FBF5EF>\r
19161 <B>0</B>\r
19162 </TD>\r
19163 <TD width=35% BGCOLOR=#FBF5EF>\r
19164 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[7]- (8-bit Data bus) = sd0, Output, sdio0_data_out[7]- (8-bit Data bus) 2= test_scan, Input, test_scan_in[20]- (Test Scan Port) = test_scan, Output, test_scan_out[20]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
19165 </TD>\r
19166 </TR>\r
19167 <TR valign="top">\r
19168 <TD width=15% BGCOLOR=#FBF5EF>\r
19169 <B>PSU_IOU_SLCR_MIO_PIN_20_L3_SEL</B>\r
19170 </TD>\r
19171 <TD width=15% BGCOLOR=#FBF5EF>\r
19172 <B>7:5</B>\r
19173 </TD>\r
19174 <TD width=10% BGCOLOR=#FBF5EF>\r
19175 <B>e0</B>\r
19176 </TD>\r
19177 <TD width=10% BGCOLOR=#FBF5EF>\r
19178 <B>0</B>\r
19179 </TD>\r
19180 <TD width=15% BGCOLOR=#FBF5EF>\r
19181 <B>0</B>\r
19182 </TD>\r
19183 <TD width=35% BGCOLOR=#FBF5EF>\r
19184 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[20]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[20]- (GPIO bank 0) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi1, Output, spi1_n_ss_out[1]- (SPI Master Selects) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= Not Used</B>\r
19185 </TD>\r
19186 </TR>\r
19187 <TR valign="top">\r
19188 <TD width=15% BGCOLOR=#C0C0C0>\r
19189 <B>PSU_IOU_SLCR_MIO_PIN_20@0XFF180050</B>\r
19190 </TD>\r
19191 <TD width=15% BGCOLOR=#C0C0C0>\r
19192 <B>31:0</B>\r
19193 </TD>\r
19194 <TD width=10% BGCOLOR=#C0C0C0>\r
19195 <B>fe</B>\r
19196 </TD>\r
19197 <TD width=10% BGCOLOR=#C0C0C0>\r
19198 <B></B>\r
19199 </TD>\r
19200 <TD width=15% BGCOLOR=#C0C0C0>\r
19201 <B>4</B>\r
19202 </TD>\r
19203 <TD width=35% BGCOLOR=#C0C0C0>\r
19204 <B>Configures MIO Pin 20 peripheral interface mapping</B>\r
19205 </TD>\r
19206 </TR>\r
19207 </TABLE>\r
19208 <P>\r
19209 <H2><a name="MIO_PIN_21">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_21</a></H2>\r
19210 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19211 <TR valign="top">\r
19212 <TD width=15% BGCOLOR=#FFFF00>\r
19213 <B>Register Name</B>\r
19214 </TD>\r
19215 <TD width=15% BGCOLOR=#FFFF00>\r
19216 <B>Address</B>\r
19217 </TD>\r
19218 <TD width=10% BGCOLOR=#FFFF00>\r
19219 <B>Width</B>\r
19220 </TD>\r
19221 <TD width=10% BGCOLOR=#FFFF00>\r
19222 <B>Type</B>\r
19223 </TD>\r
19224 <TD width=15% BGCOLOR=#FFFF00>\r
19225 <B>Reset Value</B>\r
19226 </TD>\r
19227 <TD width=35% BGCOLOR=#FFFF00>\r
19228 <B>Description</B>\r
19229 </TD>\r
19230 </TR>\r
19231 <TR valign="top">\r
19232 <TD width=15% BGCOLOR=#FBF5EF>\r
19233 <B>MIO_PIN_21</B>\r
19234 </TD>\r
19235 <TD width=15% BGCOLOR=#FBF5EF>\r
19236 <B>0XFF180054</B>\r
19237 </TD>\r
19238 <TD width=10% BGCOLOR=#FBF5EF>\r
19239 <B>32</B>\r
19240 </TD>\r
19241 <TD width=10% BGCOLOR=#FBF5EF>\r
19242 <B>rw</B>\r
19243 </TD>\r
19244 <TD width=15% BGCOLOR=#FBF5EF>\r
19245 <B>0x00000000</B>\r
19246 </TD>\r
19247 <TD width=35% BGCOLOR=#FBF5EF>\r
19248 <B>--</B>\r
19249 </TD>\r
19250 </TR>\r
19251 </TABLE>\r
19252 <P>\r
19253 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19254 <TR valign="top">\r
19255 <TD width=15% BGCOLOR=#C0FFC0>\r
19256 <B>Field Name</B>\r
19257 </TD>\r
19258 <TD width=15% BGCOLOR=#C0FFC0>\r
19259 <B>Bits</B>\r
19260 </TD>\r
19261 <TD width=10% BGCOLOR=#C0FFC0>\r
19262 <B>Mask</B>\r
19263 </TD>\r
19264 <TD width=10% BGCOLOR=#C0FFC0>\r
19265 <B>Value</B>\r
19266 </TD>\r
19267 <TD width=15% BGCOLOR=#C0FFC0>\r
19268 <B>Shifted Value</B>\r
19269 </TD>\r
19270 <TD width=35% BGCOLOR=#C0FFC0>\r
19271 <B>Description</B>\r
19272 </TD>\r
19273 </TR>\r
19274 <TR valign="top">\r
19275 <TD width=15% BGCOLOR=#FBF5EF>\r
19276 <B>PSU_IOU_SLCR_MIO_PIN_21_L0_SEL</B>\r
19277 </TD>\r
19278 <TD width=15% BGCOLOR=#FBF5EF>\r
19279 <B>1:1</B>\r
19280 </TD>\r
19281 <TD width=10% BGCOLOR=#FBF5EF>\r
19282 <B>2</B>\r
19283 </TD>\r
19284 <TD width=10% BGCOLOR=#FBF5EF>\r
19285 <B>0</B>\r
19286 </TD>\r
19287 <TD width=15% BGCOLOR=#FBF5EF>\r
19288 <B>0</B>\r
19289 </TD>\r
19290 <TD width=35% BGCOLOR=#FBF5EF>\r
19291 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
19292 </TD>\r
19293 </TR>\r
19294 <TR valign="top">\r
19295 <TD width=15% BGCOLOR=#FBF5EF>\r
19296 <B>PSU_IOU_SLCR_MIO_PIN_21_L1_SEL</B>\r
19297 </TD>\r
19298 <TD width=15% BGCOLOR=#FBF5EF>\r
19299 <B>2:2</B>\r
19300 </TD>\r
19301 <TD width=10% BGCOLOR=#FBF5EF>\r
19302 <B>4</B>\r
19303 </TD>\r
19304 <TD width=10% BGCOLOR=#FBF5EF>\r
19305 <B>1</B>\r
19306 </TD>\r
19307 <TD width=15% BGCOLOR=#FBF5EF>\r
19308 <B>4</B>\r
19309 </TD>\r
19310 <TD width=35% BGCOLOR=#FBF5EF>\r
19311 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dq_in[5]- (NAND Data Bus) 1= nand, Output, nfc_dq_out[5]- (NAND Data Bus)</B>\r
19312 </TD>\r
19313 </TR>\r
19314 <TR valign="top">\r
19315 <TD width=15% BGCOLOR=#FBF5EF>\r
19316 <B>PSU_IOU_SLCR_MIO_PIN_21_L2_SEL</B>\r
19317 </TD>\r
19318 <TD width=15% BGCOLOR=#FBF5EF>\r
19319 <B>4:3</B>\r
19320 </TD>\r
19321 <TD width=10% BGCOLOR=#FBF5EF>\r
19322 <B>18</B>\r
19323 </TD>\r
19324 <TD width=10% BGCOLOR=#FBF5EF>\r
19325 <B>0</B>\r
19326 </TD>\r
19327 <TD width=15% BGCOLOR=#FBF5EF>\r
19328 <B>0</B>\r
19329 </TD>\r
19330 <TD width=35% BGCOLOR=#FBF5EF>\r
19331 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_cmd_in- (Command Indicator) = sd0, Output, sdio0_cmd_out- (Command Indicator) 2= test_scan, Input, test_scan_in[21]- (Test Scan Port) = test_scan, Output, test_scan_out[21]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
19332 </TD>\r
19333 </TR>\r
19334 <TR valign="top">\r
19335 <TD width=15% BGCOLOR=#FBF5EF>\r
19336 <B>PSU_IOU_SLCR_MIO_PIN_21_L3_SEL</B>\r
19337 </TD>\r
19338 <TD width=15% BGCOLOR=#FBF5EF>\r
19339 <B>7:5</B>\r
19340 </TD>\r
19341 <TD width=10% BGCOLOR=#FBF5EF>\r
19342 <B>e0</B>\r
19343 </TD>\r
19344 <TD width=10% BGCOLOR=#FBF5EF>\r
19345 <B>0</B>\r
19346 </TD>\r
19347 <TD width=15% BGCOLOR=#FBF5EF>\r
19348 <B>0</B>\r
19349 </TD>\r
19350 <TD width=35% BGCOLOR=#FBF5EF>\r
19351 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[21]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[21]- (GPIO bank 0) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi1, Input, spi1_n_ss_in- (SPI Master Selects) 4= spi1, Output, spi1_n_ss_out[0]- (SPI Master Selects) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= Not Used</B>\r
19352 </TD>\r
19353 </TR>\r
19354 <TR valign="top">\r
19355 <TD width=15% BGCOLOR=#C0C0C0>\r
19356 <B>PSU_IOU_SLCR_MIO_PIN_21@0XFF180054</B>\r
19357 </TD>\r
19358 <TD width=15% BGCOLOR=#C0C0C0>\r
19359 <B>31:0</B>\r
19360 </TD>\r
19361 <TD width=10% BGCOLOR=#C0C0C0>\r
19362 <B>fe</B>\r
19363 </TD>\r
19364 <TD width=10% BGCOLOR=#C0C0C0>\r
19365 <B></B>\r
19366 </TD>\r
19367 <TD width=15% BGCOLOR=#C0C0C0>\r
19368 <B>4</B>\r
19369 </TD>\r
19370 <TD width=35% BGCOLOR=#C0C0C0>\r
19371 <B>Configures MIO Pin 21 peripheral interface mapping</B>\r
19372 </TD>\r
19373 </TR>\r
19374 </TABLE>\r
19375 <P>\r
19376 <H2><a name="MIO_PIN_22">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_22</a></H2>\r
19377 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19378 <TR valign="top">\r
19379 <TD width=15% BGCOLOR=#FFFF00>\r
19380 <B>Register Name</B>\r
19381 </TD>\r
19382 <TD width=15% BGCOLOR=#FFFF00>\r
19383 <B>Address</B>\r
19384 </TD>\r
19385 <TD width=10% BGCOLOR=#FFFF00>\r
19386 <B>Width</B>\r
19387 </TD>\r
19388 <TD width=10% BGCOLOR=#FFFF00>\r
19389 <B>Type</B>\r
19390 </TD>\r
19391 <TD width=15% BGCOLOR=#FFFF00>\r
19392 <B>Reset Value</B>\r
19393 </TD>\r
19394 <TD width=35% BGCOLOR=#FFFF00>\r
19395 <B>Description</B>\r
19396 </TD>\r
19397 </TR>\r
19398 <TR valign="top">\r
19399 <TD width=15% BGCOLOR=#FBF5EF>\r
19400 <B>MIO_PIN_22</B>\r
19401 </TD>\r
19402 <TD width=15% BGCOLOR=#FBF5EF>\r
19403 <B>0XFF180058</B>\r
19404 </TD>\r
19405 <TD width=10% BGCOLOR=#FBF5EF>\r
19406 <B>32</B>\r
19407 </TD>\r
19408 <TD width=10% BGCOLOR=#FBF5EF>\r
19409 <B>rw</B>\r
19410 </TD>\r
19411 <TD width=15% BGCOLOR=#FBF5EF>\r
19412 <B>0x00000000</B>\r
19413 </TD>\r
19414 <TD width=35% BGCOLOR=#FBF5EF>\r
19415 <B>--</B>\r
19416 </TD>\r
19417 </TR>\r
19418 </TABLE>\r
19419 <P>\r
19420 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19421 <TR valign="top">\r
19422 <TD width=15% BGCOLOR=#C0FFC0>\r
19423 <B>Field Name</B>\r
19424 </TD>\r
19425 <TD width=15% BGCOLOR=#C0FFC0>\r
19426 <B>Bits</B>\r
19427 </TD>\r
19428 <TD width=10% BGCOLOR=#C0FFC0>\r
19429 <B>Mask</B>\r
19430 </TD>\r
19431 <TD width=10% BGCOLOR=#C0FFC0>\r
19432 <B>Value</B>\r
19433 </TD>\r
19434 <TD width=15% BGCOLOR=#C0FFC0>\r
19435 <B>Shifted Value</B>\r
19436 </TD>\r
19437 <TD width=35% BGCOLOR=#C0FFC0>\r
19438 <B>Description</B>\r
19439 </TD>\r
19440 </TR>\r
19441 <TR valign="top">\r
19442 <TD width=15% BGCOLOR=#FBF5EF>\r
19443 <B>PSU_IOU_SLCR_MIO_PIN_22_L0_SEL</B>\r
19444 </TD>\r
19445 <TD width=15% BGCOLOR=#FBF5EF>\r
19446 <B>1:1</B>\r
19447 </TD>\r
19448 <TD width=10% BGCOLOR=#FBF5EF>\r
19449 <B>2</B>\r
19450 </TD>\r
19451 <TD width=10% BGCOLOR=#FBF5EF>\r
19452 <B>0</B>\r
19453 </TD>\r
19454 <TD width=15% BGCOLOR=#FBF5EF>\r
19455 <B>0</B>\r
19456 </TD>\r
19457 <TD width=35% BGCOLOR=#FBF5EF>\r
19458 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
19459 </TD>\r
19460 </TR>\r
19461 <TR valign="top">\r
19462 <TD width=15% BGCOLOR=#FBF5EF>\r
19463 <B>PSU_IOU_SLCR_MIO_PIN_22_L1_SEL</B>\r
19464 </TD>\r
19465 <TD width=15% BGCOLOR=#FBF5EF>\r
19466 <B>2:2</B>\r
19467 </TD>\r
19468 <TD width=10% BGCOLOR=#FBF5EF>\r
19469 <B>4</B>\r
19470 </TD>\r
19471 <TD width=10% BGCOLOR=#FBF5EF>\r
19472 <B>1</B>\r
19473 </TD>\r
19474 <TD width=15% BGCOLOR=#FBF5EF>\r
19475 <B>4</B>\r
19476 </TD>\r
19477 <TD width=35% BGCOLOR=#FBF5EF>\r
19478 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Output, nfc_we_b- (NAND Write Enable)</B>\r
19479 </TD>\r
19480 </TR>\r
19481 <TR valign="top">\r
19482 <TD width=15% BGCOLOR=#FBF5EF>\r
19483 <B>PSU_IOU_SLCR_MIO_PIN_22_L2_SEL</B>\r
19484 </TD>\r
19485 <TD width=15% BGCOLOR=#FBF5EF>\r
19486 <B>4:3</B>\r
19487 </TD>\r
19488 <TD width=10% BGCOLOR=#FBF5EF>\r
19489 <B>18</B>\r
19490 </TD>\r
19491 <TD width=10% BGCOLOR=#FBF5EF>\r
19492 <B>0</B>\r
19493 </TD>\r
19494 <TD width=15% BGCOLOR=#FBF5EF>\r
19495 <B>0</B>\r
19496 </TD>\r
19497 <TD width=35% BGCOLOR=#FBF5EF>\r
19498 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Output, sdio0_clk_out- (SDSDIO clock) 2= test_scan, Input, test_scan_in[22]- (Test Scan Port) = test_scan, Output, test_scan_out[22]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
19499 </TD>\r
19500 </TR>\r
19501 <TR valign="top">\r
19502 <TD width=15% BGCOLOR=#FBF5EF>\r
19503 <B>PSU_IOU_SLCR_MIO_PIN_22_L3_SEL</B>\r
19504 </TD>\r
19505 <TD width=15% BGCOLOR=#FBF5EF>\r
19506 <B>7:5</B>\r
19507 </TD>\r
19508 <TD width=10% BGCOLOR=#FBF5EF>\r
19509 <B>e0</B>\r
19510 </TD>\r
19511 <TD width=10% BGCOLOR=#FBF5EF>\r
19512 <B>0</B>\r
19513 </TD>\r
19514 <TD width=15% BGCOLOR=#FBF5EF>\r
19515 <B>0</B>\r
19516 </TD>\r
19517 <TD width=35% BGCOLOR=#FBF5EF>\r
19518 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[22]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[22]- (GPIO bank 0) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_sclk_in- (SPI Clock) 4= spi1, Output, spi1_sclk_out- (SPI Clock) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= Not Used</B>\r
19519 </TD>\r
19520 </TR>\r
19521 <TR valign="top">\r
19522 <TD width=15% BGCOLOR=#C0C0C0>\r
19523 <B>PSU_IOU_SLCR_MIO_PIN_22@0XFF180058</B>\r
19524 </TD>\r
19525 <TD width=15% BGCOLOR=#C0C0C0>\r
19526 <B>31:0</B>\r
19527 </TD>\r
19528 <TD width=10% BGCOLOR=#C0C0C0>\r
19529 <B>fe</B>\r
19530 </TD>\r
19531 <TD width=10% BGCOLOR=#C0C0C0>\r
19532 <B></B>\r
19533 </TD>\r
19534 <TD width=15% BGCOLOR=#C0C0C0>\r
19535 <B>4</B>\r
19536 </TD>\r
19537 <TD width=35% BGCOLOR=#C0C0C0>\r
19538 <B>Configures MIO Pin 22 peripheral interface mapping</B>\r
19539 </TD>\r
19540 </TR>\r
19541 </TABLE>\r
19542 <P>\r
19543 <H2><a name="MIO_PIN_23">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_23</a></H2>\r
19544 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19545 <TR valign="top">\r
19546 <TD width=15% BGCOLOR=#FFFF00>\r
19547 <B>Register Name</B>\r
19548 </TD>\r
19549 <TD width=15% BGCOLOR=#FFFF00>\r
19550 <B>Address</B>\r
19551 </TD>\r
19552 <TD width=10% BGCOLOR=#FFFF00>\r
19553 <B>Width</B>\r
19554 </TD>\r
19555 <TD width=10% BGCOLOR=#FFFF00>\r
19556 <B>Type</B>\r
19557 </TD>\r
19558 <TD width=15% BGCOLOR=#FFFF00>\r
19559 <B>Reset Value</B>\r
19560 </TD>\r
19561 <TD width=35% BGCOLOR=#FFFF00>\r
19562 <B>Description</B>\r
19563 </TD>\r
19564 </TR>\r
19565 <TR valign="top">\r
19566 <TD width=15% BGCOLOR=#FBF5EF>\r
19567 <B>MIO_PIN_23</B>\r
19568 </TD>\r
19569 <TD width=15% BGCOLOR=#FBF5EF>\r
19570 <B>0XFF18005C</B>\r
19571 </TD>\r
19572 <TD width=10% BGCOLOR=#FBF5EF>\r
19573 <B>32</B>\r
19574 </TD>\r
19575 <TD width=10% BGCOLOR=#FBF5EF>\r
19576 <B>rw</B>\r
19577 </TD>\r
19578 <TD width=15% BGCOLOR=#FBF5EF>\r
19579 <B>0x00000000</B>\r
19580 </TD>\r
19581 <TD width=35% BGCOLOR=#FBF5EF>\r
19582 <B>--</B>\r
19583 </TD>\r
19584 </TR>\r
19585 </TABLE>\r
19586 <P>\r
19587 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19588 <TR valign="top">\r
19589 <TD width=15% BGCOLOR=#C0FFC0>\r
19590 <B>Field Name</B>\r
19591 </TD>\r
19592 <TD width=15% BGCOLOR=#C0FFC0>\r
19593 <B>Bits</B>\r
19594 </TD>\r
19595 <TD width=10% BGCOLOR=#C0FFC0>\r
19596 <B>Mask</B>\r
19597 </TD>\r
19598 <TD width=10% BGCOLOR=#C0FFC0>\r
19599 <B>Value</B>\r
19600 </TD>\r
19601 <TD width=15% BGCOLOR=#C0FFC0>\r
19602 <B>Shifted Value</B>\r
19603 </TD>\r
19604 <TD width=35% BGCOLOR=#C0FFC0>\r
19605 <B>Description</B>\r
19606 </TD>\r
19607 </TR>\r
19608 <TR valign="top">\r
19609 <TD width=15% BGCOLOR=#FBF5EF>\r
19610 <B>PSU_IOU_SLCR_MIO_PIN_23_L0_SEL</B>\r
19611 </TD>\r
19612 <TD width=15% BGCOLOR=#FBF5EF>\r
19613 <B>1:1</B>\r
19614 </TD>\r
19615 <TD width=10% BGCOLOR=#FBF5EF>\r
19616 <B>2</B>\r
19617 </TD>\r
19618 <TD width=10% BGCOLOR=#FBF5EF>\r
19619 <B>0</B>\r
19620 </TD>\r
19621 <TD width=15% BGCOLOR=#FBF5EF>\r
19622 <B>0</B>\r
19623 </TD>\r
19624 <TD width=35% BGCOLOR=#FBF5EF>\r
19625 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
19626 </TD>\r
19627 </TR>\r
19628 <TR valign="top">\r
19629 <TD width=15% BGCOLOR=#FBF5EF>\r
19630 <B>PSU_IOU_SLCR_MIO_PIN_23_L1_SEL</B>\r
19631 </TD>\r
19632 <TD width=15% BGCOLOR=#FBF5EF>\r
19633 <B>2:2</B>\r
19634 </TD>\r
19635 <TD width=10% BGCOLOR=#FBF5EF>\r
19636 <B>4</B>\r
19637 </TD>\r
19638 <TD width=10% BGCOLOR=#FBF5EF>\r
19639 <B>1</B>\r
19640 </TD>\r
19641 <TD width=15% BGCOLOR=#FBF5EF>\r
19642 <B>4</B>\r
19643 </TD>\r
19644 <TD width=35% BGCOLOR=#FBF5EF>\r
19645 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dq_in[6]- (NAND Data Bus) 1= nand, Output, nfc_dq_out[6]- (NAND Data Bus)</B>\r
19646 </TD>\r
19647 </TR>\r
19648 <TR valign="top">\r
19649 <TD width=15% BGCOLOR=#FBF5EF>\r
19650 <B>PSU_IOU_SLCR_MIO_PIN_23_L2_SEL</B>\r
19651 </TD>\r
19652 <TD width=15% BGCOLOR=#FBF5EF>\r
19653 <B>4:3</B>\r
19654 </TD>\r
19655 <TD width=10% BGCOLOR=#FBF5EF>\r
19656 <B>18</B>\r
19657 </TD>\r
19658 <TD width=10% BGCOLOR=#FBF5EF>\r
19659 <B>0</B>\r
19660 </TD>\r
19661 <TD width=15% BGCOLOR=#FBF5EF>\r
19662 <B>0</B>\r
19663 </TD>\r
19664 <TD width=35% BGCOLOR=#FBF5EF>\r
19665 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Output, sdio0_bus_pow- (SD card bus power) 2= test_scan, Input, test_scan_in[23]- (Test Scan Port) = test_scan, Output, test_scan_out[23]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
19666 </TD>\r
19667 </TR>\r
19668 <TR valign="top">\r
19669 <TD width=15% BGCOLOR=#FBF5EF>\r
19670 <B>PSU_IOU_SLCR_MIO_PIN_23_L3_SEL</B>\r
19671 </TD>\r
19672 <TD width=15% BGCOLOR=#FBF5EF>\r
19673 <B>7:5</B>\r
19674 </TD>\r
19675 <TD width=10% BGCOLOR=#FBF5EF>\r
19676 <B>e0</B>\r
19677 </TD>\r
19678 <TD width=10% BGCOLOR=#FBF5EF>\r
19679 <B>0</B>\r
19680 </TD>\r
19681 <TD width=15% BGCOLOR=#FBF5EF>\r
19682 <B>0</B>\r
19683 </TD>\r
19684 <TD width=35% BGCOLOR=#FBF5EF>\r
19685 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[23]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[23]- (GPIO bank 0) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_mo- (MOSI signal) 4= spi1, Input, spi1_si- (MOSI signal) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= Not Used</B>\r
19686 </TD>\r
19687 </TR>\r
19688 <TR valign="top">\r
19689 <TD width=15% BGCOLOR=#C0C0C0>\r
19690 <B>PSU_IOU_SLCR_MIO_PIN_23@0XFF18005C</B>\r
19691 </TD>\r
19692 <TD width=15% BGCOLOR=#C0C0C0>\r
19693 <B>31:0</B>\r
19694 </TD>\r
19695 <TD width=10% BGCOLOR=#C0C0C0>\r
19696 <B>fe</B>\r
19697 </TD>\r
19698 <TD width=10% BGCOLOR=#C0C0C0>\r
19699 <B></B>\r
19700 </TD>\r
19701 <TD width=15% BGCOLOR=#C0C0C0>\r
19702 <B>4</B>\r
19703 </TD>\r
19704 <TD width=35% BGCOLOR=#C0C0C0>\r
19705 <B>Configures MIO Pin 23 peripheral interface mapping</B>\r
19706 </TD>\r
19707 </TR>\r
19708 </TABLE>\r
19709 <P>\r
19710 <H2><a name="MIO_PIN_24">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_24</a></H2>\r
19711 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19712 <TR valign="top">\r
19713 <TD width=15% BGCOLOR=#FFFF00>\r
19714 <B>Register Name</B>\r
19715 </TD>\r
19716 <TD width=15% BGCOLOR=#FFFF00>\r
19717 <B>Address</B>\r
19718 </TD>\r
19719 <TD width=10% BGCOLOR=#FFFF00>\r
19720 <B>Width</B>\r
19721 </TD>\r
19722 <TD width=10% BGCOLOR=#FFFF00>\r
19723 <B>Type</B>\r
19724 </TD>\r
19725 <TD width=15% BGCOLOR=#FFFF00>\r
19726 <B>Reset Value</B>\r
19727 </TD>\r
19728 <TD width=35% BGCOLOR=#FFFF00>\r
19729 <B>Description</B>\r
19730 </TD>\r
19731 </TR>\r
19732 <TR valign="top">\r
19733 <TD width=15% BGCOLOR=#FBF5EF>\r
19734 <B>MIO_PIN_24</B>\r
19735 </TD>\r
19736 <TD width=15% BGCOLOR=#FBF5EF>\r
19737 <B>0XFF180060</B>\r
19738 </TD>\r
19739 <TD width=10% BGCOLOR=#FBF5EF>\r
19740 <B>32</B>\r
19741 </TD>\r
19742 <TD width=10% BGCOLOR=#FBF5EF>\r
19743 <B>rw</B>\r
19744 </TD>\r
19745 <TD width=15% BGCOLOR=#FBF5EF>\r
19746 <B>0x00000000</B>\r
19747 </TD>\r
19748 <TD width=35% BGCOLOR=#FBF5EF>\r
19749 <B>--</B>\r
19750 </TD>\r
19751 </TR>\r
19752 </TABLE>\r
19753 <P>\r
19754 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19755 <TR valign="top">\r
19756 <TD width=15% BGCOLOR=#C0FFC0>\r
19757 <B>Field Name</B>\r
19758 </TD>\r
19759 <TD width=15% BGCOLOR=#C0FFC0>\r
19760 <B>Bits</B>\r
19761 </TD>\r
19762 <TD width=10% BGCOLOR=#C0FFC0>\r
19763 <B>Mask</B>\r
19764 </TD>\r
19765 <TD width=10% BGCOLOR=#C0FFC0>\r
19766 <B>Value</B>\r
19767 </TD>\r
19768 <TD width=15% BGCOLOR=#C0FFC0>\r
19769 <B>Shifted Value</B>\r
19770 </TD>\r
19771 <TD width=35% BGCOLOR=#C0FFC0>\r
19772 <B>Description</B>\r
19773 </TD>\r
19774 </TR>\r
19775 <TR valign="top">\r
19776 <TD width=15% BGCOLOR=#FBF5EF>\r
19777 <B>PSU_IOU_SLCR_MIO_PIN_24_L0_SEL</B>\r
19778 </TD>\r
19779 <TD width=15% BGCOLOR=#FBF5EF>\r
19780 <B>1:1</B>\r
19781 </TD>\r
19782 <TD width=10% BGCOLOR=#FBF5EF>\r
19783 <B>2</B>\r
19784 </TD>\r
19785 <TD width=10% BGCOLOR=#FBF5EF>\r
19786 <B>0</B>\r
19787 </TD>\r
19788 <TD width=15% BGCOLOR=#FBF5EF>\r
19789 <B>0</B>\r
19790 </TD>\r
19791 <TD width=35% BGCOLOR=#FBF5EF>\r
19792 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
19793 </TD>\r
19794 </TR>\r
19795 <TR valign="top">\r
19796 <TD width=15% BGCOLOR=#FBF5EF>\r
19797 <B>PSU_IOU_SLCR_MIO_PIN_24_L1_SEL</B>\r
19798 </TD>\r
19799 <TD width=15% BGCOLOR=#FBF5EF>\r
19800 <B>2:2</B>\r
19801 </TD>\r
19802 <TD width=10% BGCOLOR=#FBF5EF>\r
19803 <B>4</B>\r
19804 </TD>\r
19805 <TD width=10% BGCOLOR=#FBF5EF>\r
19806 <B>1</B>\r
19807 </TD>\r
19808 <TD width=15% BGCOLOR=#FBF5EF>\r
19809 <B>4</B>\r
19810 </TD>\r
19811 <TD width=35% BGCOLOR=#FBF5EF>\r
19812 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dq_in[7]- (NAND Data Bus) 1= nand, Output, nfc_dq_out[7]- (NAND Data Bus)</B>\r
19813 </TD>\r
19814 </TR>\r
19815 <TR valign="top">\r
19816 <TD width=15% BGCOLOR=#FBF5EF>\r
19817 <B>PSU_IOU_SLCR_MIO_PIN_24_L2_SEL</B>\r
19818 </TD>\r
19819 <TD width=15% BGCOLOR=#FBF5EF>\r
19820 <B>4:3</B>\r
19821 </TD>\r
19822 <TD width=10% BGCOLOR=#FBF5EF>\r
19823 <B>18</B>\r
19824 </TD>\r
19825 <TD width=10% BGCOLOR=#FBF5EF>\r
19826 <B>0</B>\r
19827 </TD>\r
19828 <TD width=15% BGCOLOR=#FBF5EF>\r
19829 <B>0</B>\r
19830 </TD>\r
19831 <TD width=35% BGCOLOR=#FBF5EF>\r
19832 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sdio0_cd_n- (SD card detect from connector) 2= test_scan, Input, test_scan_in[24]- (Test Scan Port) = test_scan, Output, test_scan_out[24]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
19833 </TD>\r
19834 </TR>\r
19835 <TR valign="top">\r
19836 <TD width=15% BGCOLOR=#FBF5EF>\r
19837 <B>PSU_IOU_SLCR_MIO_PIN_24_L3_SEL</B>\r
19838 </TD>\r
19839 <TD width=15% BGCOLOR=#FBF5EF>\r
19840 <B>7:5</B>\r
19841 </TD>\r
19842 <TD width=10% BGCOLOR=#FBF5EF>\r
19843 <B>e0</B>\r
19844 </TD>\r
19845 <TD width=10% BGCOLOR=#FBF5EF>\r
19846 <B>0</B>\r
19847 </TD>\r
19848 <TD width=15% BGCOLOR=#FBF5EF>\r
19849 <B>0</B>\r
19850 </TD>\r
19851 <TD width=35% BGCOLOR=#FBF5EF>\r
19852 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[24]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[24]- (GPIO bank 0) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= Not Used 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= Not Used</B>\r
19853 </TD>\r
19854 </TR>\r
19855 <TR valign="top">\r
19856 <TD width=15% BGCOLOR=#C0C0C0>\r
19857 <B>PSU_IOU_SLCR_MIO_PIN_24@0XFF180060</B>\r
19858 </TD>\r
19859 <TD width=15% BGCOLOR=#C0C0C0>\r
19860 <B>31:0</B>\r
19861 </TD>\r
19862 <TD width=10% BGCOLOR=#C0C0C0>\r
19863 <B>fe</B>\r
19864 </TD>\r
19865 <TD width=10% BGCOLOR=#C0C0C0>\r
19866 <B></B>\r
19867 </TD>\r
19868 <TD width=15% BGCOLOR=#C0C0C0>\r
19869 <B>4</B>\r
19870 </TD>\r
19871 <TD width=35% BGCOLOR=#C0C0C0>\r
19872 <B>Configures MIO Pin 24 peripheral interface mapping</B>\r
19873 </TD>\r
19874 </TR>\r
19875 </TABLE>\r
19876 <P>\r
19877 <H2><a name="MIO_PIN_25">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_25</a></H2>\r
19878 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19879 <TR valign="top">\r
19880 <TD width=15% BGCOLOR=#FFFF00>\r
19881 <B>Register Name</B>\r
19882 </TD>\r
19883 <TD width=15% BGCOLOR=#FFFF00>\r
19884 <B>Address</B>\r
19885 </TD>\r
19886 <TD width=10% BGCOLOR=#FFFF00>\r
19887 <B>Width</B>\r
19888 </TD>\r
19889 <TD width=10% BGCOLOR=#FFFF00>\r
19890 <B>Type</B>\r
19891 </TD>\r
19892 <TD width=15% BGCOLOR=#FFFF00>\r
19893 <B>Reset Value</B>\r
19894 </TD>\r
19895 <TD width=35% BGCOLOR=#FFFF00>\r
19896 <B>Description</B>\r
19897 </TD>\r
19898 </TR>\r
19899 <TR valign="top">\r
19900 <TD width=15% BGCOLOR=#FBF5EF>\r
19901 <B>MIO_PIN_25</B>\r
19902 </TD>\r
19903 <TD width=15% BGCOLOR=#FBF5EF>\r
19904 <B>0XFF180064</B>\r
19905 </TD>\r
19906 <TD width=10% BGCOLOR=#FBF5EF>\r
19907 <B>32</B>\r
19908 </TD>\r
19909 <TD width=10% BGCOLOR=#FBF5EF>\r
19910 <B>rw</B>\r
19911 </TD>\r
19912 <TD width=15% BGCOLOR=#FBF5EF>\r
19913 <B>0x00000000</B>\r
19914 </TD>\r
19915 <TD width=35% BGCOLOR=#FBF5EF>\r
19916 <B>--</B>\r
19917 </TD>\r
19918 </TR>\r
19919 </TABLE>\r
19920 <P>\r
19921 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
19922 <TR valign="top">\r
19923 <TD width=15% BGCOLOR=#C0FFC0>\r
19924 <B>Field Name</B>\r
19925 </TD>\r
19926 <TD width=15% BGCOLOR=#C0FFC0>\r
19927 <B>Bits</B>\r
19928 </TD>\r
19929 <TD width=10% BGCOLOR=#C0FFC0>\r
19930 <B>Mask</B>\r
19931 </TD>\r
19932 <TD width=10% BGCOLOR=#C0FFC0>\r
19933 <B>Value</B>\r
19934 </TD>\r
19935 <TD width=15% BGCOLOR=#C0FFC0>\r
19936 <B>Shifted Value</B>\r
19937 </TD>\r
19938 <TD width=35% BGCOLOR=#C0FFC0>\r
19939 <B>Description</B>\r
19940 </TD>\r
19941 </TR>\r
19942 <TR valign="top">\r
19943 <TD width=15% BGCOLOR=#FBF5EF>\r
19944 <B>PSU_IOU_SLCR_MIO_PIN_25_L0_SEL</B>\r
19945 </TD>\r
19946 <TD width=15% BGCOLOR=#FBF5EF>\r
19947 <B>1:1</B>\r
19948 </TD>\r
19949 <TD width=10% BGCOLOR=#FBF5EF>\r
19950 <B>2</B>\r
19951 </TD>\r
19952 <TD width=10% BGCOLOR=#FBF5EF>\r
19953 <B>0</B>\r
19954 </TD>\r
19955 <TD width=15% BGCOLOR=#FBF5EF>\r
19956 <B>0</B>\r
19957 </TD>\r
19958 <TD width=35% BGCOLOR=#FBF5EF>\r
19959 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
19960 </TD>\r
19961 </TR>\r
19962 <TR valign="top">\r
19963 <TD width=15% BGCOLOR=#FBF5EF>\r
19964 <B>PSU_IOU_SLCR_MIO_PIN_25_L1_SEL</B>\r
19965 </TD>\r
19966 <TD width=15% BGCOLOR=#FBF5EF>\r
19967 <B>2:2</B>\r
19968 </TD>\r
19969 <TD width=10% BGCOLOR=#FBF5EF>\r
19970 <B>4</B>\r
19971 </TD>\r
19972 <TD width=10% BGCOLOR=#FBF5EF>\r
19973 <B>1</B>\r
19974 </TD>\r
19975 <TD width=15% BGCOLOR=#FBF5EF>\r
19976 <B>4</B>\r
19977 </TD>\r
19978 <TD width=35% BGCOLOR=#FBF5EF>\r
19979 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Output, nfc_re_n- (NAND Read Enable)</B>\r
19980 </TD>\r
19981 </TR>\r
19982 <TR valign="top">\r
19983 <TD width=15% BGCOLOR=#FBF5EF>\r
19984 <B>PSU_IOU_SLCR_MIO_PIN_25_L2_SEL</B>\r
19985 </TD>\r
19986 <TD width=15% BGCOLOR=#FBF5EF>\r
19987 <B>4:3</B>\r
19988 </TD>\r
19989 <TD width=10% BGCOLOR=#FBF5EF>\r
19990 <B>18</B>\r
19991 </TD>\r
19992 <TD width=10% BGCOLOR=#FBF5EF>\r
19993 <B>0</B>\r
19994 </TD>\r
19995 <TD width=15% BGCOLOR=#FBF5EF>\r
19996 <B>0</B>\r
19997 </TD>\r
19998 <TD width=35% BGCOLOR=#FBF5EF>\r
19999 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sdio0_wp- (SD card write protect from connector) 2= test_scan, Input, test_scan_in[25]- (Test Scan Port) = test_scan, Output, test_scan_out[25]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
20000 </TD>\r
20001 </TR>\r
20002 <TR valign="top">\r
20003 <TD width=15% BGCOLOR=#FBF5EF>\r
20004 <B>PSU_IOU_SLCR_MIO_PIN_25_L3_SEL</B>\r
20005 </TD>\r
20006 <TD width=15% BGCOLOR=#FBF5EF>\r
20007 <B>7:5</B>\r
20008 </TD>\r
20009 <TD width=10% BGCOLOR=#FBF5EF>\r
20010 <B>e0</B>\r
20011 </TD>\r
20012 <TD width=10% BGCOLOR=#FBF5EF>\r
20013 <B>0</B>\r
20014 </TD>\r
20015 <TD width=15% BGCOLOR=#FBF5EF>\r
20016 <B>0</B>\r
20017 </TD>\r
20018 <TD width=35% BGCOLOR=#FBF5EF>\r
20019 <B>Level 3 Mux Select 0= gpio0, Input, gpio_0_pin_in[25]- (GPIO bank 0) 0= gpio0, Output, gpio_0_pin_out[25]- (GPIO bank 0) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= Not Used 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= Not Used</B>\r
20020 </TD>\r
20021 </TR>\r
20022 <TR valign="top">\r
20023 <TD width=15% BGCOLOR=#C0C0C0>\r
20024 <B>PSU_IOU_SLCR_MIO_PIN_25@0XFF180064</B>\r
20025 </TD>\r
20026 <TD width=15% BGCOLOR=#C0C0C0>\r
20027 <B>31:0</B>\r
20028 </TD>\r
20029 <TD width=10% BGCOLOR=#C0C0C0>\r
20030 <B>fe</B>\r
20031 </TD>\r
20032 <TD width=10% BGCOLOR=#C0C0C0>\r
20033 <B></B>\r
20034 </TD>\r
20035 <TD width=15% BGCOLOR=#C0C0C0>\r
20036 <B>4</B>\r
20037 </TD>\r
20038 <TD width=35% BGCOLOR=#C0C0C0>\r
20039 <B>Configures MIO Pin 25 peripheral interface mapping</B>\r
20040 </TD>\r
20041 </TR>\r
20042 </TABLE>\r
20043 <P>\r
20044 <H2><a name="MIO_PIN_26">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_26</a></H2>\r
20045 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20046 <TR valign="top">\r
20047 <TD width=15% BGCOLOR=#FFFF00>\r
20048 <B>Register Name</B>\r
20049 </TD>\r
20050 <TD width=15% BGCOLOR=#FFFF00>\r
20051 <B>Address</B>\r
20052 </TD>\r
20053 <TD width=10% BGCOLOR=#FFFF00>\r
20054 <B>Width</B>\r
20055 </TD>\r
20056 <TD width=10% BGCOLOR=#FFFF00>\r
20057 <B>Type</B>\r
20058 </TD>\r
20059 <TD width=15% BGCOLOR=#FFFF00>\r
20060 <B>Reset Value</B>\r
20061 </TD>\r
20062 <TD width=35% BGCOLOR=#FFFF00>\r
20063 <B>Description</B>\r
20064 </TD>\r
20065 </TR>\r
20066 <TR valign="top">\r
20067 <TD width=15% BGCOLOR=#FBF5EF>\r
20068 <B>MIO_PIN_26</B>\r
20069 </TD>\r
20070 <TD width=15% BGCOLOR=#FBF5EF>\r
20071 <B>0XFF180068</B>\r
20072 </TD>\r
20073 <TD width=10% BGCOLOR=#FBF5EF>\r
20074 <B>32</B>\r
20075 </TD>\r
20076 <TD width=10% BGCOLOR=#FBF5EF>\r
20077 <B>rw</B>\r
20078 </TD>\r
20079 <TD width=15% BGCOLOR=#FBF5EF>\r
20080 <B>0x00000000</B>\r
20081 </TD>\r
20082 <TD width=35% BGCOLOR=#FBF5EF>\r
20083 <B>--</B>\r
20084 </TD>\r
20085 </TR>\r
20086 </TABLE>\r
20087 <P>\r
20088 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20089 <TR valign="top">\r
20090 <TD width=15% BGCOLOR=#C0FFC0>\r
20091 <B>Field Name</B>\r
20092 </TD>\r
20093 <TD width=15% BGCOLOR=#C0FFC0>\r
20094 <B>Bits</B>\r
20095 </TD>\r
20096 <TD width=10% BGCOLOR=#C0FFC0>\r
20097 <B>Mask</B>\r
20098 </TD>\r
20099 <TD width=10% BGCOLOR=#C0FFC0>\r
20100 <B>Value</B>\r
20101 </TD>\r
20102 <TD width=15% BGCOLOR=#C0FFC0>\r
20103 <B>Shifted Value</B>\r
20104 </TD>\r
20105 <TD width=35% BGCOLOR=#C0FFC0>\r
20106 <B>Description</B>\r
20107 </TD>\r
20108 </TR>\r
20109 <TR valign="top">\r
20110 <TD width=15% BGCOLOR=#FBF5EF>\r
20111 <B>PSU_IOU_SLCR_MIO_PIN_26_L0_SEL</B>\r
20112 </TD>\r
20113 <TD width=15% BGCOLOR=#FBF5EF>\r
20114 <B>1:1</B>\r
20115 </TD>\r
20116 <TD width=10% BGCOLOR=#FBF5EF>\r
20117 <B>2</B>\r
20118 </TD>\r
20119 <TD width=10% BGCOLOR=#FBF5EF>\r
20120 <B>0</B>\r
20121 </TD>\r
20122 <TD width=15% BGCOLOR=#FBF5EF>\r
20123 <B>0</B>\r
20124 </TD>\r
20125 <TD width=35% BGCOLOR=#FBF5EF>\r
20126 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Output, gem0_rgmii_tx_clk- (TX RGMII clock)</B>\r
20127 </TD>\r
20128 </TR>\r
20129 <TR valign="top">\r
20130 <TD width=15% BGCOLOR=#FBF5EF>\r
20131 <B>PSU_IOU_SLCR_MIO_PIN_26_L1_SEL</B>\r
20132 </TD>\r
20133 <TD width=15% BGCOLOR=#FBF5EF>\r
20134 <B>2:2</B>\r
20135 </TD>\r
20136 <TD width=10% BGCOLOR=#FBF5EF>\r
20137 <B>4</B>\r
20138 </TD>\r
20139 <TD width=10% BGCOLOR=#FBF5EF>\r
20140 <B>1</B>\r
20141 </TD>\r
20142 <TD width=15% BGCOLOR=#FBF5EF>\r
20143 <B>4</B>\r
20144 </TD>\r
20145 <TD width=35% BGCOLOR=#FBF5EF>\r
20146 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Output, nfc_ce[1]- (NAND chip enable)</B>\r
20147 </TD>\r
20148 </TR>\r
20149 <TR valign="top">\r
20150 <TD width=15% BGCOLOR=#FBF5EF>\r
20151 <B>PSU_IOU_SLCR_MIO_PIN_26_L2_SEL</B>\r
20152 </TD>\r
20153 <TD width=15% BGCOLOR=#FBF5EF>\r
20154 <B>4:3</B>\r
20155 </TD>\r
20156 <TD width=10% BGCOLOR=#FBF5EF>\r
20157 <B>18</B>\r
20158 </TD>\r
20159 <TD width=10% BGCOLOR=#FBF5EF>\r
20160 <B>0</B>\r
20161 </TD>\r
20162 <TD width=15% BGCOLOR=#FBF5EF>\r
20163 <B>0</B>\r
20164 </TD>\r
20165 <TD width=35% BGCOLOR=#FBF5EF>\r
20166 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpi[0]- (PMU GPI) 2= test_scan, Input, test_scan_in[26]- (Test Scan Port) = test_scan, Output, test_scan_out[26]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
20167 </TD>\r
20168 </TR>\r
20169 <TR valign="top">\r
20170 <TD width=15% BGCOLOR=#FBF5EF>\r
20171 <B>PSU_IOU_SLCR_MIO_PIN_26_L3_SEL</B>\r
20172 </TD>\r
20173 <TD width=15% BGCOLOR=#FBF5EF>\r
20174 <B>7:5</B>\r
20175 </TD>\r
20176 <TD width=10% BGCOLOR=#FBF5EF>\r
20177 <B>e0</B>\r
20178 </TD>\r
20179 <TD width=10% BGCOLOR=#FBF5EF>\r
20180 <B>0</B>\r
20181 </TD>\r
20182 <TD width=15% BGCOLOR=#FBF5EF>\r
20183 <B>0</B>\r
20184 </TD>\r
20185 <TD width=35% BGCOLOR=#FBF5EF>\r
20186 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[0]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[0]- (GPIO bank 1) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= pjtag, Input, pjtag_tck- (PJTAG TCK) 4= spi0, Input, spi0_sclk_in- (SPI Clock) 4= spi0, Output, spi0_sclk_out- (SPI Clock) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[4]- (Trace Port Databus)</B>\r
20187 </TD>\r
20188 </TR>\r
20189 <TR valign="top">\r
20190 <TD width=15% BGCOLOR=#C0C0C0>\r
20191 <B>PSU_IOU_SLCR_MIO_PIN_26@0XFF180068</B>\r
20192 </TD>\r
20193 <TD width=15% BGCOLOR=#C0C0C0>\r
20194 <B>31:0</B>\r
20195 </TD>\r
20196 <TD width=10% BGCOLOR=#C0C0C0>\r
20197 <B>fe</B>\r
20198 </TD>\r
20199 <TD width=10% BGCOLOR=#C0C0C0>\r
20200 <B></B>\r
20201 </TD>\r
20202 <TD width=15% BGCOLOR=#C0C0C0>\r
20203 <B>4</B>\r
20204 </TD>\r
20205 <TD width=35% BGCOLOR=#C0C0C0>\r
20206 <B>Configures MIO Pin 26 peripheral interface mapping</B>\r
20207 </TD>\r
20208 </TR>\r
20209 </TABLE>\r
20210 <P>\r
20211 <H2><a name="MIO_PIN_27">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_27</a></H2>\r
20212 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20213 <TR valign="top">\r
20214 <TD width=15% BGCOLOR=#FFFF00>\r
20215 <B>Register Name</B>\r
20216 </TD>\r
20217 <TD width=15% BGCOLOR=#FFFF00>\r
20218 <B>Address</B>\r
20219 </TD>\r
20220 <TD width=10% BGCOLOR=#FFFF00>\r
20221 <B>Width</B>\r
20222 </TD>\r
20223 <TD width=10% BGCOLOR=#FFFF00>\r
20224 <B>Type</B>\r
20225 </TD>\r
20226 <TD width=15% BGCOLOR=#FFFF00>\r
20227 <B>Reset Value</B>\r
20228 </TD>\r
20229 <TD width=35% BGCOLOR=#FFFF00>\r
20230 <B>Description</B>\r
20231 </TD>\r
20232 </TR>\r
20233 <TR valign="top">\r
20234 <TD width=15% BGCOLOR=#FBF5EF>\r
20235 <B>MIO_PIN_27</B>\r
20236 </TD>\r
20237 <TD width=15% BGCOLOR=#FBF5EF>\r
20238 <B>0XFF18006C</B>\r
20239 </TD>\r
20240 <TD width=10% BGCOLOR=#FBF5EF>\r
20241 <B>32</B>\r
20242 </TD>\r
20243 <TD width=10% BGCOLOR=#FBF5EF>\r
20244 <B>rw</B>\r
20245 </TD>\r
20246 <TD width=15% BGCOLOR=#FBF5EF>\r
20247 <B>0x00000000</B>\r
20248 </TD>\r
20249 <TD width=35% BGCOLOR=#FBF5EF>\r
20250 <B>--</B>\r
20251 </TD>\r
20252 </TR>\r
20253 </TABLE>\r
20254 <P>\r
20255 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20256 <TR valign="top">\r
20257 <TD width=15% BGCOLOR=#C0FFC0>\r
20258 <B>Field Name</B>\r
20259 </TD>\r
20260 <TD width=15% BGCOLOR=#C0FFC0>\r
20261 <B>Bits</B>\r
20262 </TD>\r
20263 <TD width=10% BGCOLOR=#C0FFC0>\r
20264 <B>Mask</B>\r
20265 </TD>\r
20266 <TD width=10% BGCOLOR=#C0FFC0>\r
20267 <B>Value</B>\r
20268 </TD>\r
20269 <TD width=15% BGCOLOR=#C0FFC0>\r
20270 <B>Shifted Value</B>\r
20271 </TD>\r
20272 <TD width=35% BGCOLOR=#C0FFC0>\r
20273 <B>Description</B>\r
20274 </TD>\r
20275 </TR>\r
20276 <TR valign="top">\r
20277 <TD width=15% BGCOLOR=#FBF5EF>\r
20278 <B>PSU_IOU_SLCR_MIO_PIN_27_L0_SEL</B>\r
20279 </TD>\r
20280 <TD width=15% BGCOLOR=#FBF5EF>\r
20281 <B>1:1</B>\r
20282 </TD>\r
20283 <TD width=10% BGCOLOR=#FBF5EF>\r
20284 <B>2</B>\r
20285 </TD>\r
20286 <TD width=10% BGCOLOR=#FBF5EF>\r
20287 <B>0</B>\r
20288 </TD>\r
20289 <TD width=15% BGCOLOR=#FBF5EF>\r
20290 <B>0</B>\r
20291 </TD>\r
20292 <TD width=35% BGCOLOR=#FBF5EF>\r
20293 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Output, gem0_rgmii_txd[0]- (TX RGMII data)</B>\r
20294 </TD>\r
20295 </TR>\r
20296 <TR valign="top">\r
20297 <TD width=15% BGCOLOR=#FBF5EF>\r
20298 <B>PSU_IOU_SLCR_MIO_PIN_27_L1_SEL</B>\r
20299 </TD>\r
20300 <TD width=15% BGCOLOR=#FBF5EF>\r
20301 <B>2:2</B>\r
20302 </TD>\r
20303 <TD width=10% BGCOLOR=#FBF5EF>\r
20304 <B>4</B>\r
20305 </TD>\r
20306 <TD width=10% BGCOLOR=#FBF5EF>\r
20307 <B>0</B>\r
20308 </TD>\r
20309 <TD width=15% BGCOLOR=#FBF5EF>\r
20310 <B>0</B>\r
20311 </TD>\r
20312 <TD width=35% BGCOLOR=#FBF5EF>\r
20313 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_rb_n[0]- (NAND Ready/Busy)</B>\r
20314 </TD>\r
20315 </TR>\r
20316 <TR valign="top">\r
20317 <TD width=15% BGCOLOR=#FBF5EF>\r
20318 <B>PSU_IOU_SLCR_MIO_PIN_27_L2_SEL</B>\r
20319 </TD>\r
20320 <TD width=15% BGCOLOR=#FBF5EF>\r
20321 <B>4:3</B>\r
20322 </TD>\r
20323 <TD width=10% BGCOLOR=#FBF5EF>\r
20324 <B>18</B>\r
20325 </TD>\r
20326 <TD width=10% BGCOLOR=#FBF5EF>\r
20327 <B>0</B>\r
20328 </TD>\r
20329 <TD width=15% BGCOLOR=#FBF5EF>\r
20330 <B>0</B>\r
20331 </TD>\r
20332 <TD width=35% BGCOLOR=#FBF5EF>\r
20333 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpi[1]- (PMU GPI) 2= test_scan, Input, test_scan_in[27]- (Test Scan Port) = test_scan, Output, test_scan_out[27]- (Test Scan Port) 3= dpaux, Input, dp_aux_data_in- (Dp Aux Data) = dpaux, Output, dp_aux_data_out- (Dp Aux Data)</B>\r
20334 </TD>\r
20335 </TR>\r
20336 <TR valign="top">\r
20337 <TD width=15% BGCOLOR=#FBF5EF>\r
20338 <B>PSU_IOU_SLCR_MIO_PIN_27_L3_SEL</B>\r
20339 </TD>\r
20340 <TD width=15% BGCOLOR=#FBF5EF>\r
20341 <B>7:5</B>\r
20342 </TD>\r
20343 <TD width=10% BGCOLOR=#FBF5EF>\r
20344 <B>e0</B>\r
20345 </TD>\r
20346 <TD width=10% BGCOLOR=#FBF5EF>\r
20347 <B>0</B>\r
20348 </TD>\r
20349 <TD width=15% BGCOLOR=#FBF5EF>\r
20350 <B>0</B>\r
20351 </TD>\r
20352 <TD width=35% BGCOLOR=#FBF5EF>\r
20353 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[1]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[1]- (GPIO bank 1) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tdi- (PJTAG TDI) 4= spi0, Output, spi0_n_ss_out[2]- (SPI Master Selects) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[5]- (Trace Port Databus)</B>\r
20354 </TD>\r
20355 </TR>\r
20356 <TR valign="top">\r
20357 <TD width=15% BGCOLOR=#C0C0C0>\r
20358 <B>PSU_IOU_SLCR_MIO_PIN_27@0XFF18006C</B>\r
20359 </TD>\r
20360 <TD width=15% BGCOLOR=#C0C0C0>\r
20361 <B>31:0</B>\r
20362 </TD>\r
20363 <TD width=10% BGCOLOR=#C0C0C0>\r
20364 <B>fe</B>\r
20365 </TD>\r
20366 <TD width=10% BGCOLOR=#C0C0C0>\r
20367 <B></B>\r
20368 </TD>\r
20369 <TD width=15% BGCOLOR=#C0C0C0>\r
20370 <B>0</B>\r
20371 </TD>\r
20372 <TD width=35% BGCOLOR=#C0C0C0>\r
20373 <B>Configures MIO Pin 27 peripheral interface mapping</B>\r
20374 </TD>\r
20375 </TR>\r
20376 </TABLE>\r
20377 <P>\r
20378 <H2><a name="MIO_PIN_28">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_28</a></H2>\r
20379 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20380 <TR valign="top">\r
20381 <TD width=15% BGCOLOR=#FFFF00>\r
20382 <B>Register Name</B>\r
20383 </TD>\r
20384 <TD width=15% BGCOLOR=#FFFF00>\r
20385 <B>Address</B>\r
20386 </TD>\r
20387 <TD width=10% BGCOLOR=#FFFF00>\r
20388 <B>Width</B>\r
20389 </TD>\r
20390 <TD width=10% BGCOLOR=#FFFF00>\r
20391 <B>Type</B>\r
20392 </TD>\r
20393 <TD width=15% BGCOLOR=#FFFF00>\r
20394 <B>Reset Value</B>\r
20395 </TD>\r
20396 <TD width=35% BGCOLOR=#FFFF00>\r
20397 <B>Description</B>\r
20398 </TD>\r
20399 </TR>\r
20400 <TR valign="top">\r
20401 <TD width=15% BGCOLOR=#FBF5EF>\r
20402 <B>MIO_PIN_28</B>\r
20403 </TD>\r
20404 <TD width=15% BGCOLOR=#FBF5EF>\r
20405 <B>0XFF180070</B>\r
20406 </TD>\r
20407 <TD width=10% BGCOLOR=#FBF5EF>\r
20408 <B>32</B>\r
20409 </TD>\r
20410 <TD width=10% BGCOLOR=#FBF5EF>\r
20411 <B>rw</B>\r
20412 </TD>\r
20413 <TD width=15% BGCOLOR=#FBF5EF>\r
20414 <B>0x00000000</B>\r
20415 </TD>\r
20416 <TD width=35% BGCOLOR=#FBF5EF>\r
20417 <B>--</B>\r
20418 </TD>\r
20419 </TR>\r
20420 </TABLE>\r
20421 <P>\r
20422 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20423 <TR valign="top">\r
20424 <TD width=15% BGCOLOR=#C0FFC0>\r
20425 <B>Field Name</B>\r
20426 </TD>\r
20427 <TD width=15% BGCOLOR=#C0FFC0>\r
20428 <B>Bits</B>\r
20429 </TD>\r
20430 <TD width=10% BGCOLOR=#C0FFC0>\r
20431 <B>Mask</B>\r
20432 </TD>\r
20433 <TD width=10% BGCOLOR=#C0FFC0>\r
20434 <B>Value</B>\r
20435 </TD>\r
20436 <TD width=15% BGCOLOR=#C0FFC0>\r
20437 <B>Shifted Value</B>\r
20438 </TD>\r
20439 <TD width=35% BGCOLOR=#C0FFC0>\r
20440 <B>Description</B>\r
20441 </TD>\r
20442 </TR>\r
20443 <TR valign="top">\r
20444 <TD width=15% BGCOLOR=#FBF5EF>\r
20445 <B>PSU_IOU_SLCR_MIO_PIN_28_L0_SEL</B>\r
20446 </TD>\r
20447 <TD width=15% BGCOLOR=#FBF5EF>\r
20448 <B>1:1</B>\r
20449 </TD>\r
20450 <TD width=10% BGCOLOR=#FBF5EF>\r
20451 <B>2</B>\r
20452 </TD>\r
20453 <TD width=10% BGCOLOR=#FBF5EF>\r
20454 <B>0</B>\r
20455 </TD>\r
20456 <TD width=15% BGCOLOR=#FBF5EF>\r
20457 <B>0</B>\r
20458 </TD>\r
20459 <TD width=35% BGCOLOR=#FBF5EF>\r
20460 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Output, gem0_rgmii_txd[1]- (TX RGMII data)</B>\r
20461 </TD>\r
20462 </TR>\r
20463 <TR valign="top">\r
20464 <TD width=15% BGCOLOR=#FBF5EF>\r
20465 <B>PSU_IOU_SLCR_MIO_PIN_28_L1_SEL</B>\r
20466 </TD>\r
20467 <TD width=15% BGCOLOR=#FBF5EF>\r
20468 <B>2:2</B>\r
20469 </TD>\r
20470 <TD width=10% BGCOLOR=#FBF5EF>\r
20471 <B>4</B>\r
20472 </TD>\r
20473 <TD width=10% BGCOLOR=#FBF5EF>\r
20474 <B>0</B>\r
20475 </TD>\r
20476 <TD width=15% BGCOLOR=#FBF5EF>\r
20477 <B>0</B>\r
20478 </TD>\r
20479 <TD width=35% BGCOLOR=#FBF5EF>\r
20480 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_rb_n[1]- (NAND Ready/Busy)</B>\r
20481 </TD>\r
20482 </TR>\r
20483 <TR valign="top">\r
20484 <TD width=15% BGCOLOR=#FBF5EF>\r
20485 <B>PSU_IOU_SLCR_MIO_PIN_28_L2_SEL</B>\r
20486 </TD>\r
20487 <TD width=15% BGCOLOR=#FBF5EF>\r
20488 <B>4:3</B>\r
20489 </TD>\r
20490 <TD width=10% BGCOLOR=#FBF5EF>\r
20491 <B>18</B>\r
20492 </TD>\r
20493 <TD width=10% BGCOLOR=#FBF5EF>\r
20494 <B>0</B>\r
20495 </TD>\r
20496 <TD width=15% BGCOLOR=#FBF5EF>\r
20497 <B>0</B>\r
20498 </TD>\r
20499 <TD width=35% BGCOLOR=#FBF5EF>\r
20500 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpi[2]- (PMU GPI) 2= test_scan, Input, test_scan_in[28]- (Test Scan Port) = test_scan, Output, test_scan_out[28]- (Test Scan Port) 3= dpaux, Input, dp_hot_plug_detect- (Dp Aux Hot Plug)</B>\r
20501 </TD>\r
20502 </TR>\r
20503 <TR valign="top">\r
20504 <TD width=15% BGCOLOR=#FBF5EF>\r
20505 <B>PSU_IOU_SLCR_MIO_PIN_28_L3_SEL</B>\r
20506 </TD>\r
20507 <TD width=15% BGCOLOR=#FBF5EF>\r
20508 <B>7:5</B>\r
20509 </TD>\r
20510 <TD width=10% BGCOLOR=#FBF5EF>\r
20511 <B>e0</B>\r
20512 </TD>\r
20513 <TD width=10% BGCOLOR=#FBF5EF>\r
20514 <B>0</B>\r
20515 </TD>\r
20516 <TD width=15% BGCOLOR=#FBF5EF>\r
20517 <B>0</B>\r
20518 </TD>\r
20519 <TD width=35% BGCOLOR=#FBF5EF>\r
20520 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[2]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[2]- (GPIO bank 1) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= pjtag, Output, pjtag_tdo- (PJTAG TDO) 4= spi0, Output, spi0_n_ss_out[1]- (SPI Master Selects) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[6]- (Trace Port Databus)</B>\r
20521 </TD>\r
20522 </TR>\r
20523 <TR valign="top">\r
20524 <TD width=15% BGCOLOR=#C0C0C0>\r
20525 <B>PSU_IOU_SLCR_MIO_PIN_28@0XFF180070</B>\r
20526 </TD>\r
20527 <TD width=15% BGCOLOR=#C0C0C0>\r
20528 <B>31:0</B>\r
20529 </TD>\r
20530 <TD width=10% BGCOLOR=#C0C0C0>\r
20531 <B>fe</B>\r
20532 </TD>\r
20533 <TD width=10% BGCOLOR=#C0C0C0>\r
20534 <B></B>\r
20535 </TD>\r
20536 <TD width=15% BGCOLOR=#C0C0C0>\r
20537 <B>0</B>\r
20538 </TD>\r
20539 <TD width=35% BGCOLOR=#C0C0C0>\r
20540 <B>Configures MIO Pin 28 peripheral interface mapping</B>\r
20541 </TD>\r
20542 </TR>\r
20543 </TABLE>\r
20544 <P>\r
20545 <H2><a name="MIO_PIN_29">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_29</a></H2>\r
20546 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20547 <TR valign="top">\r
20548 <TD width=15% BGCOLOR=#FFFF00>\r
20549 <B>Register Name</B>\r
20550 </TD>\r
20551 <TD width=15% BGCOLOR=#FFFF00>\r
20552 <B>Address</B>\r
20553 </TD>\r
20554 <TD width=10% BGCOLOR=#FFFF00>\r
20555 <B>Width</B>\r
20556 </TD>\r
20557 <TD width=10% BGCOLOR=#FFFF00>\r
20558 <B>Type</B>\r
20559 </TD>\r
20560 <TD width=15% BGCOLOR=#FFFF00>\r
20561 <B>Reset Value</B>\r
20562 </TD>\r
20563 <TD width=35% BGCOLOR=#FFFF00>\r
20564 <B>Description</B>\r
20565 </TD>\r
20566 </TR>\r
20567 <TR valign="top">\r
20568 <TD width=15% BGCOLOR=#FBF5EF>\r
20569 <B>MIO_PIN_29</B>\r
20570 </TD>\r
20571 <TD width=15% BGCOLOR=#FBF5EF>\r
20572 <B>0XFF180074</B>\r
20573 </TD>\r
20574 <TD width=10% BGCOLOR=#FBF5EF>\r
20575 <B>32</B>\r
20576 </TD>\r
20577 <TD width=10% BGCOLOR=#FBF5EF>\r
20578 <B>rw</B>\r
20579 </TD>\r
20580 <TD width=15% BGCOLOR=#FBF5EF>\r
20581 <B>0x00000000</B>\r
20582 </TD>\r
20583 <TD width=35% BGCOLOR=#FBF5EF>\r
20584 <B>--</B>\r
20585 </TD>\r
20586 </TR>\r
20587 </TABLE>\r
20588 <P>\r
20589 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20590 <TR valign="top">\r
20591 <TD width=15% BGCOLOR=#C0FFC0>\r
20592 <B>Field Name</B>\r
20593 </TD>\r
20594 <TD width=15% BGCOLOR=#C0FFC0>\r
20595 <B>Bits</B>\r
20596 </TD>\r
20597 <TD width=10% BGCOLOR=#C0FFC0>\r
20598 <B>Mask</B>\r
20599 </TD>\r
20600 <TD width=10% BGCOLOR=#C0FFC0>\r
20601 <B>Value</B>\r
20602 </TD>\r
20603 <TD width=15% BGCOLOR=#C0FFC0>\r
20604 <B>Shifted Value</B>\r
20605 </TD>\r
20606 <TD width=35% BGCOLOR=#C0FFC0>\r
20607 <B>Description</B>\r
20608 </TD>\r
20609 </TR>\r
20610 <TR valign="top">\r
20611 <TD width=15% BGCOLOR=#FBF5EF>\r
20612 <B>PSU_IOU_SLCR_MIO_PIN_29_L0_SEL</B>\r
20613 </TD>\r
20614 <TD width=15% BGCOLOR=#FBF5EF>\r
20615 <B>1:1</B>\r
20616 </TD>\r
20617 <TD width=10% BGCOLOR=#FBF5EF>\r
20618 <B>2</B>\r
20619 </TD>\r
20620 <TD width=10% BGCOLOR=#FBF5EF>\r
20621 <B>0</B>\r
20622 </TD>\r
20623 <TD width=15% BGCOLOR=#FBF5EF>\r
20624 <B>0</B>\r
20625 </TD>\r
20626 <TD width=35% BGCOLOR=#FBF5EF>\r
20627 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Output, gem0_rgmii_txd[2]- (TX RGMII data)</B>\r
20628 </TD>\r
20629 </TR>\r
20630 <TR valign="top">\r
20631 <TD width=15% BGCOLOR=#FBF5EF>\r
20632 <B>PSU_IOU_SLCR_MIO_PIN_29_L1_SEL</B>\r
20633 </TD>\r
20634 <TD width=15% BGCOLOR=#FBF5EF>\r
20635 <B>2:2</B>\r
20636 </TD>\r
20637 <TD width=10% BGCOLOR=#FBF5EF>\r
20638 <B>4</B>\r
20639 </TD>\r
20640 <TD width=10% BGCOLOR=#FBF5EF>\r
20641 <B>0</B>\r
20642 </TD>\r
20643 <TD width=15% BGCOLOR=#FBF5EF>\r
20644 <B>0</B>\r
20645 </TD>\r
20646 <TD width=35% BGCOLOR=#FBF5EF>\r
20647 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= pcie, Input, pcie_reset_n- (PCIE Reset signal)</B>\r
20648 </TD>\r
20649 </TR>\r
20650 <TR valign="top">\r
20651 <TD width=15% BGCOLOR=#FBF5EF>\r
20652 <B>PSU_IOU_SLCR_MIO_PIN_29_L2_SEL</B>\r
20653 </TD>\r
20654 <TD width=15% BGCOLOR=#FBF5EF>\r
20655 <B>4:3</B>\r
20656 </TD>\r
20657 <TD width=10% BGCOLOR=#FBF5EF>\r
20658 <B>18</B>\r
20659 </TD>\r
20660 <TD width=10% BGCOLOR=#FBF5EF>\r
20661 <B>0</B>\r
20662 </TD>\r
20663 <TD width=15% BGCOLOR=#FBF5EF>\r
20664 <B>0</B>\r
20665 </TD>\r
20666 <TD width=35% BGCOLOR=#FBF5EF>\r
20667 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpi[3]- (PMU GPI) 2= test_scan, Input, test_scan_in[29]- (Test Scan Port) = test_scan, Output, test_scan_out[29]- (Test Scan Port) 3= dpaux, Input, dp_aux_data_in- (Dp Aux Data) = dpaux, Output, dp_aux_data_out- (Dp Aux Data)</B>\r
20668 </TD>\r
20669 </TR>\r
20670 <TR valign="top">\r
20671 <TD width=15% BGCOLOR=#FBF5EF>\r
20672 <B>PSU_IOU_SLCR_MIO_PIN_29_L3_SEL</B>\r
20673 </TD>\r
20674 <TD width=15% BGCOLOR=#FBF5EF>\r
20675 <B>7:5</B>\r
20676 </TD>\r
20677 <TD width=10% BGCOLOR=#FBF5EF>\r
20678 <B>e0</B>\r
20679 </TD>\r
20680 <TD width=10% BGCOLOR=#FBF5EF>\r
20681 <B>4</B>\r
20682 </TD>\r
20683 <TD width=15% BGCOLOR=#FBF5EF>\r
20684 <B>80</B>\r
20685 </TD>\r
20686 <TD width=35% BGCOLOR=#FBF5EF>\r
20687 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[3]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[3]- (GPIO bank 1) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tms- (PJTAG TMS) 4= spi0, Input, spi0_n_ss_in- (SPI Master Selects) 4= spi0, Output, spi0_n_ss_out[0]- (SPI Master Selects) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[7]- (Trace Port Databus)</B>\r
20688 </TD>\r
20689 </TR>\r
20690 <TR valign="top">\r
20691 <TD width=15% BGCOLOR=#C0C0C0>\r
20692 <B>PSU_IOU_SLCR_MIO_PIN_29@0XFF180074</B>\r
20693 </TD>\r
20694 <TD width=15% BGCOLOR=#C0C0C0>\r
20695 <B>31:0</B>\r
20696 </TD>\r
20697 <TD width=10% BGCOLOR=#C0C0C0>\r
20698 <B>fe</B>\r
20699 </TD>\r
20700 <TD width=10% BGCOLOR=#C0C0C0>\r
20701 <B></B>\r
20702 </TD>\r
20703 <TD width=15% BGCOLOR=#C0C0C0>\r
20704 <B>80</B>\r
20705 </TD>\r
20706 <TD width=35% BGCOLOR=#C0C0C0>\r
20707 <B>Configures MIO Pin 29 peripheral interface mapping</B>\r
20708 </TD>\r
20709 </TR>\r
20710 </TABLE>\r
20711 <P>\r
20712 <H2><a name="MIO_PIN_30">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_30</a></H2>\r
20713 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20714 <TR valign="top">\r
20715 <TD width=15% BGCOLOR=#FFFF00>\r
20716 <B>Register Name</B>\r
20717 </TD>\r
20718 <TD width=15% BGCOLOR=#FFFF00>\r
20719 <B>Address</B>\r
20720 </TD>\r
20721 <TD width=10% BGCOLOR=#FFFF00>\r
20722 <B>Width</B>\r
20723 </TD>\r
20724 <TD width=10% BGCOLOR=#FFFF00>\r
20725 <B>Type</B>\r
20726 </TD>\r
20727 <TD width=15% BGCOLOR=#FFFF00>\r
20728 <B>Reset Value</B>\r
20729 </TD>\r
20730 <TD width=35% BGCOLOR=#FFFF00>\r
20731 <B>Description</B>\r
20732 </TD>\r
20733 </TR>\r
20734 <TR valign="top">\r
20735 <TD width=15% BGCOLOR=#FBF5EF>\r
20736 <B>MIO_PIN_30</B>\r
20737 </TD>\r
20738 <TD width=15% BGCOLOR=#FBF5EF>\r
20739 <B>0XFF180078</B>\r
20740 </TD>\r
20741 <TD width=10% BGCOLOR=#FBF5EF>\r
20742 <B>32</B>\r
20743 </TD>\r
20744 <TD width=10% BGCOLOR=#FBF5EF>\r
20745 <B>rw</B>\r
20746 </TD>\r
20747 <TD width=15% BGCOLOR=#FBF5EF>\r
20748 <B>0x00000000</B>\r
20749 </TD>\r
20750 <TD width=35% BGCOLOR=#FBF5EF>\r
20751 <B>--</B>\r
20752 </TD>\r
20753 </TR>\r
20754 </TABLE>\r
20755 <P>\r
20756 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20757 <TR valign="top">\r
20758 <TD width=15% BGCOLOR=#C0FFC0>\r
20759 <B>Field Name</B>\r
20760 </TD>\r
20761 <TD width=15% BGCOLOR=#C0FFC0>\r
20762 <B>Bits</B>\r
20763 </TD>\r
20764 <TD width=10% BGCOLOR=#C0FFC0>\r
20765 <B>Mask</B>\r
20766 </TD>\r
20767 <TD width=10% BGCOLOR=#C0FFC0>\r
20768 <B>Value</B>\r
20769 </TD>\r
20770 <TD width=15% BGCOLOR=#C0FFC0>\r
20771 <B>Shifted Value</B>\r
20772 </TD>\r
20773 <TD width=35% BGCOLOR=#C0FFC0>\r
20774 <B>Description</B>\r
20775 </TD>\r
20776 </TR>\r
20777 <TR valign="top">\r
20778 <TD width=15% BGCOLOR=#FBF5EF>\r
20779 <B>PSU_IOU_SLCR_MIO_PIN_30_L0_SEL</B>\r
20780 </TD>\r
20781 <TD width=15% BGCOLOR=#FBF5EF>\r
20782 <B>1:1</B>\r
20783 </TD>\r
20784 <TD width=10% BGCOLOR=#FBF5EF>\r
20785 <B>2</B>\r
20786 </TD>\r
20787 <TD width=10% BGCOLOR=#FBF5EF>\r
20788 <B>0</B>\r
20789 </TD>\r
20790 <TD width=15% BGCOLOR=#FBF5EF>\r
20791 <B>0</B>\r
20792 </TD>\r
20793 <TD width=35% BGCOLOR=#FBF5EF>\r
20794 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Output, gem0_rgmii_txd[3]- (TX RGMII data)</B>\r
20795 </TD>\r
20796 </TR>\r
20797 <TR valign="top">\r
20798 <TD width=15% BGCOLOR=#FBF5EF>\r
20799 <B>PSU_IOU_SLCR_MIO_PIN_30_L1_SEL</B>\r
20800 </TD>\r
20801 <TD width=15% BGCOLOR=#FBF5EF>\r
20802 <B>2:2</B>\r
20803 </TD>\r
20804 <TD width=10% BGCOLOR=#FBF5EF>\r
20805 <B>4</B>\r
20806 </TD>\r
20807 <TD width=10% BGCOLOR=#FBF5EF>\r
20808 <B>0</B>\r
20809 </TD>\r
20810 <TD width=15% BGCOLOR=#FBF5EF>\r
20811 <B>0</B>\r
20812 </TD>\r
20813 <TD width=35% BGCOLOR=#FBF5EF>\r
20814 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= pcie, Input, pcie_reset_n- (PCIE Reset signal)</B>\r
20815 </TD>\r
20816 </TR>\r
20817 <TR valign="top">\r
20818 <TD width=15% BGCOLOR=#FBF5EF>\r
20819 <B>PSU_IOU_SLCR_MIO_PIN_30_L2_SEL</B>\r
20820 </TD>\r
20821 <TD width=15% BGCOLOR=#FBF5EF>\r
20822 <B>4:3</B>\r
20823 </TD>\r
20824 <TD width=10% BGCOLOR=#FBF5EF>\r
20825 <B>18</B>\r
20826 </TD>\r
20827 <TD width=10% BGCOLOR=#FBF5EF>\r
20828 <B>0</B>\r
20829 </TD>\r
20830 <TD width=15% BGCOLOR=#FBF5EF>\r
20831 <B>0</B>\r
20832 </TD>\r
20833 <TD width=35% BGCOLOR=#FBF5EF>\r
20834 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpi[4]- (PMU GPI) 2= test_scan, Input, test_scan_in[30]- (Test Scan Port) = test_scan, Output, test_scan_out[30]- (Test Scan Port) 3= dpaux, Input, dp_hot_plug_detect- (Dp Aux Hot Plug)</B>\r
20835 </TD>\r
20836 </TR>\r
20837 <TR valign="top">\r
20838 <TD width=15% BGCOLOR=#FBF5EF>\r
20839 <B>PSU_IOU_SLCR_MIO_PIN_30_L3_SEL</B>\r
20840 </TD>\r
20841 <TD width=15% BGCOLOR=#FBF5EF>\r
20842 <B>7:5</B>\r
20843 </TD>\r
20844 <TD width=10% BGCOLOR=#FBF5EF>\r
20845 <B>e0</B>\r
20846 </TD>\r
20847 <TD width=10% BGCOLOR=#FBF5EF>\r
20848 <B>0</B>\r
20849 </TD>\r
20850 <TD width=15% BGCOLOR=#FBF5EF>\r
20851 <B>0</B>\r
20852 </TD>\r
20853 <TD width=35% BGCOLOR=#FBF5EF>\r
20854 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[4]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[4]- (GPIO bank 1) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi0, Input, spi0_mi- (MISO signal) 4= spi0, Output, spi0_so- (MISO signal) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[8]- (Trace Port Databus)</B>\r
20855 </TD>\r
20856 </TR>\r
20857 <TR valign="top">\r
20858 <TD width=15% BGCOLOR=#C0C0C0>\r
20859 <B>PSU_IOU_SLCR_MIO_PIN_30@0XFF180078</B>\r
20860 </TD>\r
20861 <TD width=15% BGCOLOR=#C0C0C0>\r
20862 <B>31:0</B>\r
20863 </TD>\r
20864 <TD width=10% BGCOLOR=#C0C0C0>\r
20865 <B>fe</B>\r
20866 </TD>\r
20867 <TD width=10% BGCOLOR=#C0C0C0>\r
20868 <B></B>\r
20869 </TD>\r
20870 <TD width=15% BGCOLOR=#C0C0C0>\r
20871 <B>0</B>\r
20872 </TD>\r
20873 <TD width=35% BGCOLOR=#C0C0C0>\r
20874 <B>Configures MIO Pin 30 peripheral interface mapping</B>\r
20875 </TD>\r
20876 </TR>\r
20877 </TABLE>\r
20878 <P>\r
20879 <H2><a name="MIO_PIN_31">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_31</a></H2>\r
20880 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20881 <TR valign="top">\r
20882 <TD width=15% BGCOLOR=#FFFF00>\r
20883 <B>Register Name</B>\r
20884 </TD>\r
20885 <TD width=15% BGCOLOR=#FFFF00>\r
20886 <B>Address</B>\r
20887 </TD>\r
20888 <TD width=10% BGCOLOR=#FFFF00>\r
20889 <B>Width</B>\r
20890 </TD>\r
20891 <TD width=10% BGCOLOR=#FFFF00>\r
20892 <B>Type</B>\r
20893 </TD>\r
20894 <TD width=15% BGCOLOR=#FFFF00>\r
20895 <B>Reset Value</B>\r
20896 </TD>\r
20897 <TD width=35% BGCOLOR=#FFFF00>\r
20898 <B>Description</B>\r
20899 </TD>\r
20900 </TR>\r
20901 <TR valign="top">\r
20902 <TD width=15% BGCOLOR=#FBF5EF>\r
20903 <B>MIO_PIN_31</B>\r
20904 </TD>\r
20905 <TD width=15% BGCOLOR=#FBF5EF>\r
20906 <B>0XFF18007C</B>\r
20907 </TD>\r
20908 <TD width=10% BGCOLOR=#FBF5EF>\r
20909 <B>32</B>\r
20910 </TD>\r
20911 <TD width=10% BGCOLOR=#FBF5EF>\r
20912 <B>rw</B>\r
20913 </TD>\r
20914 <TD width=15% BGCOLOR=#FBF5EF>\r
20915 <B>0x00000000</B>\r
20916 </TD>\r
20917 <TD width=35% BGCOLOR=#FBF5EF>\r
20918 <B>--</B>\r
20919 </TD>\r
20920 </TR>\r
20921 </TABLE>\r
20922 <P>\r
20923 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
20924 <TR valign="top">\r
20925 <TD width=15% BGCOLOR=#C0FFC0>\r
20926 <B>Field Name</B>\r
20927 </TD>\r
20928 <TD width=15% BGCOLOR=#C0FFC0>\r
20929 <B>Bits</B>\r
20930 </TD>\r
20931 <TD width=10% BGCOLOR=#C0FFC0>\r
20932 <B>Mask</B>\r
20933 </TD>\r
20934 <TD width=10% BGCOLOR=#C0FFC0>\r
20935 <B>Value</B>\r
20936 </TD>\r
20937 <TD width=15% BGCOLOR=#C0FFC0>\r
20938 <B>Shifted Value</B>\r
20939 </TD>\r
20940 <TD width=35% BGCOLOR=#C0FFC0>\r
20941 <B>Description</B>\r
20942 </TD>\r
20943 </TR>\r
20944 <TR valign="top">\r
20945 <TD width=15% BGCOLOR=#FBF5EF>\r
20946 <B>PSU_IOU_SLCR_MIO_PIN_31_L0_SEL</B>\r
20947 </TD>\r
20948 <TD width=15% BGCOLOR=#FBF5EF>\r
20949 <B>1:1</B>\r
20950 </TD>\r
20951 <TD width=10% BGCOLOR=#FBF5EF>\r
20952 <B>2</B>\r
20953 </TD>\r
20954 <TD width=10% BGCOLOR=#FBF5EF>\r
20955 <B>0</B>\r
20956 </TD>\r
20957 <TD width=15% BGCOLOR=#FBF5EF>\r
20958 <B>0</B>\r
20959 </TD>\r
20960 <TD width=35% BGCOLOR=#FBF5EF>\r
20961 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Output, gem0_rgmii_tx_ctl- (TX RGMII control)</B>\r
20962 </TD>\r
20963 </TR>\r
20964 <TR valign="top">\r
20965 <TD width=15% BGCOLOR=#FBF5EF>\r
20966 <B>PSU_IOU_SLCR_MIO_PIN_31_L1_SEL</B>\r
20967 </TD>\r
20968 <TD width=15% BGCOLOR=#FBF5EF>\r
20969 <B>2:2</B>\r
20970 </TD>\r
20971 <TD width=10% BGCOLOR=#FBF5EF>\r
20972 <B>4</B>\r
20973 </TD>\r
20974 <TD width=10% BGCOLOR=#FBF5EF>\r
20975 <B>0</B>\r
20976 </TD>\r
20977 <TD width=15% BGCOLOR=#FBF5EF>\r
20978 <B>0</B>\r
20979 </TD>\r
20980 <TD width=35% BGCOLOR=#FBF5EF>\r
20981 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= pcie, Input, pcie_reset_n- (PCIE Reset signal)</B>\r
20982 </TD>\r
20983 </TR>\r
20984 <TR valign="top">\r
20985 <TD width=15% BGCOLOR=#FBF5EF>\r
20986 <B>PSU_IOU_SLCR_MIO_PIN_31_L2_SEL</B>\r
20987 </TD>\r
20988 <TD width=15% BGCOLOR=#FBF5EF>\r
20989 <B>4:3</B>\r
20990 </TD>\r
20991 <TD width=10% BGCOLOR=#FBF5EF>\r
20992 <B>18</B>\r
20993 </TD>\r
20994 <TD width=10% BGCOLOR=#FBF5EF>\r
20995 <B>0</B>\r
20996 </TD>\r
20997 <TD width=15% BGCOLOR=#FBF5EF>\r
20998 <B>0</B>\r
20999 </TD>\r
21000 <TD width=35% BGCOLOR=#FBF5EF>\r
21001 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpi[5]- (PMU GPI) 2= test_scan, Input, test_scan_in[31]- (Test Scan Port) = test_scan, Output, test_scan_out[31]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
21002 </TD>\r
21003 </TR>\r
21004 <TR valign="top">\r
21005 <TD width=15% BGCOLOR=#FBF5EF>\r
21006 <B>PSU_IOU_SLCR_MIO_PIN_31_L3_SEL</B>\r
21007 </TD>\r
21008 <TD width=15% BGCOLOR=#FBF5EF>\r
21009 <B>7:5</B>\r
21010 </TD>\r
21011 <TD width=10% BGCOLOR=#FBF5EF>\r
21012 <B>e0</B>\r
21013 </TD>\r
21014 <TD width=10% BGCOLOR=#FBF5EF>\r
21015 <B>0</B>\r
21016 </TD>\r
21017 <TD width=15% BGCOLOR=#FBF5EF>\r
21018 <B>0</B>\r
21019 </TD>\r
21020 <TD width=35% BGCOLOR=#FBF5EF>\r
21021 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[5]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[5]- (GPIO bank 1) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi0, Output, spi0_mo- (MOSI signal) 4= spi0, Input, spi0_si- (MOSI signal) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[9]- (Trace Port Databus)</B>\r
21022 </TD>\r
21023 </TR>\r
21024 <TR valign="top">\r
21025 <TD width=15% BGCOLOR=#C0C0C0>\r
21026 <B>PSU_IOU_SLCR_MIO_PIN_31@0XFF18007C</B>\r
21027 </TD>\r
21028 <TD width=15% BGCOLOR=#C0C0C0>\r
21029 <B>31:0</B>\r
21030 </TD>\r
21031 <TD width=10% BGCOLOR=#C0C0C0>\r
21032 <B>fe</B>\r
21033 </TD>\r
21034 <TD width=10% BGCOLOR=#C0C0C0>\r
21035 <B></B>\r
21036 </TD>\r
21037 <TD width=15% BGCOLOR=#C0C0C0>\r
21038 <B>0</B>\r
21039 </TD>\r
21040 <TD width=35% BGCOLOR=#C0C0C0>\r
21041 <B>Configures MIO Pin 31 peripheral interface mapping</B>\r
21042 </TD>\r
21043 </TR>\r
21044 </TABLE>\r
21045 <P>\r
21046 <H2><a name="MIO_PIN_32">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_32</a></H2>\r
21047 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21048 <TR valign="top">\r
21049 <TD width=15% BGCOLOR=#FFFF00>\r
21050 <B>Register Name</B>\r
21051 </TD>\r
21052 <TD width=15% BGCOLOR=#FFFF00>\r
21053 <B>Address</B>\r
21054 </TD>\r
21055 <TD width=10% BGCOLOR=#FFFF00>\r
21056 <B>Width</B>\r
21057 </TD>\r
21058 <TD width=10% BGCOLOR=#FFFF00>\r
21059 <B>Type</B>\r
21060 </TD>\r
21061 <TD width=15% BGCOLOR=#FFFF00>\r
21062 <B>Reset Value</B>\r
21063 </TD>\r
21064 <TD width=35% BGCOLOR=#FFFF00>\r
21065 <B>Description</B>\r
21066 </TD>\r
21067 </TR>\r
21068 <TR valign="top">\r
21069 <TD width=15% BGCOLOR=#FBF5EF>\r
21070 <B>MIO_PIN_32</B>\r
21071 </TD>\r
21072 <TD width=15% BGCOLOR=#FBF5EF>\r
21073 <B>0XFF180080</B>\r
21074 </TD>\r
21075 <TD width=10% BGCOLOR=#FBF5EF>\r
21076 <B>32</B>\r
21077 </TD>\r
21078 <TD width=10% BGCOLOR=#FBF5EF>\r
21079 <B>rw</B>\r
21080 </TD>\r
21081 <TD width=15% BGCOLOR=#FBF5EF>\r
21082 <B>0x00000000</B>\r
21083 </TD>\r
21084 <TD width=35% BGCOLOR=#FBF5EF>\r
21085 <B>--</B>\r
21086 </TD>\r
21087 </TR>\r
21088 </TABLE>\r
21089 <P>\r
21090 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21091 <TR valign="top">\r
21092 <TD width=15% BGCOLOR=#C0FFC0>\r
21093 <B>Field Name</B>\r
21094 </TD>\r
21095 <TD width=15% BGCOLOR=#C0FFC0>\r
21096 <B>Bits</B>\r
21097 </TD>\r
21098 <TD width=10% BGCOLOR=#C0FFC0>\r
21099 <B>Mask</B>\r
21100 </TD>\r
21101 <TD width=10% BGCOLOR=#C0FFC0>\r
21102 <B>Value</B>\r
21103 </TD>\r
21104 <TD width=15% BGCOLOR=#C0FFC0>\r
21105 <B>Shifted Value</B>\r
21106 </TD>\r
21107 <TD width=35% BGCOLOR=#C0FFC0>\r
21108 <B>Description</B>\r
21109 </TD>\r
21110 </TR>\r
21111 <TR valign="top">\r
21112 <TD width=15% BGCOLOR=#FBF5EF>\r
21113 <B>PSU_IOU_SLCR_MIO_PIN_32_L0_SEL</B>\r
21114 </TD>\r
21115 <TD width=15% BGCOLOR=#FBF5EF>\r
21116 <B>1:1</B>\r
21117 </TD>\r
21118 <TD width=10% BGCOLOR=#FBF5EF>\r
21119 <B>2</B>\r
21120 </TD>\r
21121 <TD width=10% BGCOLOR=#FBF5EF>\r
21122 <B>0</B>\r
21123 </TD>\r
21124 <TD width=15% BGCOLOR=#FBF5EF>\r
21125 <B>0</B>\r
21126 </TD>\r
21127 <TD width=35% BGCOLOR=#FBF5EF>\r
21128 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Input, gem0_rgmii_rx_clk- (RX RGMII clock)</B>\r
21129 </TD>\r
21130 </TR>\r
21131 <TR valign="top">\r
21132 <TD width=15% BGCOLOR=#FBF5EF>\r
21133 <B>PSU_IOU_SLCR_MIO_PIN_32_L1_SEL</B>\r
21134 </TD>\r
21135 <TD width=15% BGCOLOR=#FBF5EF>\r
21136 <B>2:2</B>\r
21137 </TD>\r
21138 <TD width=10% BGCOLOR=#FBF5EF>\r
21139 <B>4</B>\r
21140 </TD>\r
21141 <TD width=10% BGCOLOR=#FBF5EF>\r
21142 <B>1</B>\r
21143 </TD>\r
21144 <TD width=15% BGCOLOR=#FBF5EF>\r
21145 <B>4</B>\r
21146 </TD>\r
21147 <TD width=35% BGCOLOR=#FBF5EF>\r
21148 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= nand, Input, nfc_dqs_in- (NAND Strobe) 1= nand, Output, nfc_dqs_out- (NAND Strobe)</B>\r
21149 </TD>\r
21150 </TR>\r
21151 <TR valign="top">\r
21152 <TD width=15% BGCOLOR=#FBF5EF>\r
21153 <B>PSU_IOU_SLCR_MIO_PIN_32_L2_SEL</B>\r
21154 </TD>\r
21155 <TD width=15% BGCOLOR=#FBF5EF>\r
21156 <B>4:3</B>\r
21157 </TD>\r
21158 <TD width=10% BGCOLOR=#FBF5EF>\r
21159 <B>18</B>\r
21160 </TD>\r
21161 <TD width=10% BGCOLOR=#FBF5EF>\r
21162 <B>0</B>\r
21163 </TD>\r
21164 <TD width=15% BGCOLOR=#FBF5EF>\r
21165 <B>0</B>\r
21166 </TD>\r
21167 <TD width=35% BGCOLOR=#FBF5EF>\r
21168 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpo[0]- (PMU GPI) 2= test_scan, Input, test_scan_in[32]- (Test Scan Port) = test_scan, Output, test_scan_out[32]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
21169 </TD>\r
21170 </TR>\r
21171 <TR valign="top">\r
21172 <TD width=15% BGCOLOR=#FBF5EF>\r
21173 <B>PSU_IOU_SLCR_MIO_PIN_32_L3_SEL</B>\r
21174 </TD>\r
21175 <TD width=15% BGCOLOR=#FBF5EF>\r
21176 <B>7:5</B>\r
21177 </TD>\r
21178 <TD width=10% BGCOLOR=#FBF5EF>\r
21179 <B>e0</B>\r
21180 </TD>\r
21181 <TD width=10% BGCOLOR=#FBF5EF>\r
21182 <B>0</B>\r
21183 </TD>\r
21184 <TD width=15% BGCOLOR=#FBF5EF>\r
21185 <B>0</B>\r
21186 </TD>\r
21187 <TD width=35% BGCOLOR=#FBF5EF>\r
21188 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[6]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[6]- (GPIO bank 1) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_sclk_in- (SPI Clock) 4= spi1, Output, spi1_sclk_out- (SPI Clock) 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[10]- (Trace Port Databus)</B>\r
21189 </TD>\r
21190 </TR>\r
21191 <TR valign="top">\r
21192 <TD width=15% BGCOLOR=#C0C0C0>\r
21193 <B>PSU_IOU_SLCR_MIO_PIN_32@0XFF180080</B>\r
21194 </TD>\r
21195 <TD width=15% BGCOLOR=#C0C0C0>\r
21196 <B>31:0</B>\r
21197 </TD>\r
21198 <TD width=10% BGCOLOR=#C0C0C0>\r
21199 <B>fe</B>\r
21200 </TD>\r
21201 <TD width=10% BGCOLOR=#C0C0C0>\r
21202 <B></B>\r
21203 </TD>\r
21204 <TD width=15% BGCOLOR=#C0C0C0>\r
21205 <B>4</B>\r
21206 </TD>\r
21207 <TD width=35% BGCOLOR=#C0C0C0>\r
21208 <B>Configures MIO Pin 32 peripheral interface mapping</B>\r
21209 </TD>\r
21210 </TR>\r
21211 </TABLE>\r
21212 <P>\r
21213 <H2><a name="MIO_PIN_33">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_33</a></H2>\r
21214 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21215 <TR valign="top">\r
21216 <TD width=15% BGCOLOR=#FFFF00>\r
21217 <B>Register Name</B>\r
21218 </TD>\r
21219 <TD width=15% BGCOLOR=#FFFF00>\r
21220 <B>Address</B>\r
21221 </TD>\r
21222 <TD width=10% BGCOLOR=#FFFF00>\r
21223 <B>Width</B>\r
21224 </TD>\r
21225 <TD width=10% BGCOLOR=#FFFF00>\r
21226 <B>Type</B>\r
21227 </TD>\r
21228 <TD width=15% BGCOLOR=#FFFF00>\r
21229 <B>Reset Value</B>\r
21230 </TD>\r
21231 <TD width=35% BGCOLOR=#FFFF00>\r
21232 <B>Description</B>\r
21233 </TD>\r
21234 </TR>\r
21235 <TR valign="top">\r
21236 <TD width=15% BGCOLOR=#FBF5EF>\r
21237 <B>MIO_PIN_33</B>\r
21238 </TD>\r
21239 <TD width=15% BGCOLOR=#FBF5EF>\r
21240 <B>0XFF180084</B>\r
21241 </TD>\r
21242 <TD width=10% BGCOLOR=#FBF5EF>\r
21243 <B>32</B>\r
21244 </TD>\r
21245 <TD width=10% BGCOLOR=#FBF5EF>\r
21246 <B>rw</B>\r
21247 </TD>\r
21248 <TD width=15% BGCOLOR=#FBF5EF>\r
21249 <B>0x00000000</B>\r
21250 </TD>\r
21251 <TD width=35% BGCOLOR=#FBF5EF>\r
21252 <B>--</B>\r
21253 </TD>\r
21254 </TR>\r
21255 </TABLE>\r
21256 <P>\r
21257 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21258 <TR valign="top">\r
21259 <TD width=15% BGCOLOR=#C0FFC0>\r
21260 <B>Field Name</B>\r
21261 </TD>\r
21262 <TD width=15% BGCOLOR=#C0FFC0>\r
21263 <B>Bits</B>\r
21264 </TD>\r
21265 <TD width=10% BGCOLOR=#C0FFC0>\r
21266 <B>Mask</B>\r
21267 </TD>\r
21268 <TD width=10% BGCOLOR=#C0FFC0>\r
21269 <B>Value</B>\r
21270 </TD>\r
21271 <TD width=15% BGCOLOR=#C0FFC0>\r
21272 <B>Shifted Value</B>\r
21273 </TD>\r
21274 <TD width=35% BGCOLOR=#C0FFC0>\r
21275 <B>Description</B>\r
21276 </TD>\r
21277 </TR>\r
21278 <TR valign="top">\r
21279 <TD width=15% BGCOLOR=#FBF5EF>\r
21280 <B>PSU_IOU_SLCR_MIO_PIN_33_L0_SEL</B>\r
21281 </TD>\r
21282 <TD width=15% BGCOLOR=#FBF5EF>\r
21283 <B>1:1</B>\r
21284 </TD>\r
21285 <TD width=10% BGCOLOR=#FBF5EF>\r
21286 <B>2</B>\r
21287 </TD>\r
21288 <TD width=10% BGCOLOR=#FBF5EF>\r
21289 <B>0</B>\r
21290 </TD>\r
21291 <TD width=15% BGCOLOR=#FBF5EF>\r
21292 <B>0</B>\r
21293 </TD>\r
21294 <TD width=35% BGCOLOR=#FBF5EF>\r
21295 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Input, gem0_rgmii_rxd[0]- (RX RGMII data)</B>\r
21296 </TD>\r
21297 </TR>\r
21298 <TR valign="top">\r
21299 <TD width=15% BGCOLOR=#FBF5EF>\r
21300 <B>PSU_IOU_SLCR_MIO_PIN_33_L1_SEL</B>\r
21301 </TD>\r
21302 <TD width=15% BGCOLOR=#FBF5EF>\r
21303 <B>2:2</B>\r
21304 </TD>\r
21305 <TD width=10% BGCOLOR=#FBF5EF>\r
21306 <B>4</B>\r
21307 </TD>\r
21308 <TD width=10% BGCOLOR=#FBF5EF>\r
21309 <B>0</B>\r
21310 </TD>\r
21311 <TD width=15% BGCOLOR=#FBF5EF>\r
21312 <B>0</B>\r
21313 </TD>\r
21314 <TD width=35% BGCOLOR=#FBF5EF>\r
21315 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= pcie, Input, pcie_reset_n- (PCIE Reset signal)</B>\r
21316 </TD>\r
21317 </TR>\r
21318 <TR valign="top">\r
21319 <TD width=15% BGCOLOR=#FBF5EF>\r
21320 <B>PSU_IOU_SLCR_MIO_PIN_33_L2_SEL</B>\r
21321 </TD>\r
21322 <TD width=15% BGCOLOR=#FBF5EF>\r
21323 <B>4:3</B>\r
21324 </TD>\r
21325 <TD width=10% BGCOLOR=#FBF5EF>\r
21326 <B>18</B>\r
21327 </TD>\r
21328 <TD width=10% BGCOLOR=#FBF5EF>\r
21329 <B>0</B>\r
21330 </TD>\r
21331 <TD width=15% BGCOLOR=#FBF5EF>\r
21332 <B>0</B>\r
21333 </TD>\r
21334 <TD width=35% BGCOLOR=#FBF5EF>\r
21335 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpo[1]- (PMU GPI) 2= test_scan, Input, test_scan_in[33]- (Test Scan Port) = test_scan, Output, test_scan_out[33]- (Test Scan Port) 3= csu, Input, csu_ext_tamper- (CSU Ext Tamper)</B>\r
21336 </TD>\r
21337 </TR>\r
21338 <TR valign="top">\r
21339 <TD width=15% BGCOLOR=#FBF5EF>\r
21340 <B>PSU_IOU_SLCR_MIO_PIN_33_L3_SEL</B>\r
21341 </TD>\r
21342 <TD width=15% BGCOLOR=#FBF5EF>\r
21343 <B>7:5</B>\r
21344 </TD>\r
21345 <TD width=10% BGCOLOR=#FBF5EF>\r
21346 <B>e0</B>\r
21347 </TD>\r
21348 <TD width=10% BGCOLOR=#FBF5EF>\r
21349 <B>0</B>\r
21350 </TD>\r
21351 <TD width=15% BGCOLOR=#FBF5EF>\r
21352 <B>0</B>\r
21353 </TD>\r
21354 <TD width=35% BGCOLOR=#FBF5EF>\r
21355 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[7]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[7]- (GPIO bank 1) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_n_ss_out[2]- (SPI Master Selects) 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[11]- (Trace Port Databus)</B>\r
21356 </TD>\r
21357 </TR>\r
21358 <TR valign="top">\r
21359 <TD width=15% BGCOLOR=#C0C0C0>\r
21360 <B>PSU_IOU_SLCR_MIO_PIN_33@0XFF180084</B>\r
21361 </TD>\r
21362 <TD width=15% BGCOLOR=#C0C0C0>\r
21363 <B>31:0</B>\r
21364 </TD>\r
21365 <TD width=10% BGCOLOR=#C0C0C0>\r
21366 <B>fe</B>\r
21367 </TD>\r
21368 <TD width=10% BGCOLOR=#C0C0C0>\r
21369 <B></B>\r
21370 </TD>\r
21371 <TD width=15% BGCOLOR=#C0C0C0>\r
21372 <B>0</B>\r
21373 </TD>\r
21374 <TD width=35% BGCOLOR=#C0C0C0>\r
21375 <B>Configures MIO Pin 33 peripheral interface mapping</B>\r
21376 </TD>\r
21377 </TR>\r
21378 </TABLE>\r
21379 <P>\r
21380 <H2><a name="MIO_PIN_34">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_34</a></H2>\r
21381 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21382 <TR valign="top">\r
21383 <TD width=15% BGCOLOR=#FFFF00>\r
21384 <B>Register Name</B>\r
21385 </TD>\r
21386 <TD width=15% BGCOLOR=#FFFF00>\r
21387 <B>Address</B>\r
21388 </TD>\r
21389 <TD width=10% BGCOLOR=#FFFF00>\r
21390 <B>Width</B>\r
21391 </TD>\r
21392 <TD width=10% BGCOLOR=#FFFF00>\r
21393 <B>Type</B>\r
21394 </TD>\r
21395 <TD width=15% BGCOLOR=#FFFF00>\r
21396 <B>Reset Value</B>\r
21397 </TD>\r
21398 <TD width=35% BGCOLOR=#FFFF00>\r
21399 <B>Description</B>\r
21400 </TD>\r
21401 </TR>\r
21402 <TR valign="top">\r
21403 <TD width=15% BGCOLOR=#FBF5EF>\r
21404 <B>MIO_PIN_34</B>\r
21405 </TD>\r
21406 <TD width=15% BGCOLOR=#FBF5EF>\r
21407 <B>0XFF180088</B>\r
21408 </TD>\r
21409 <TD width=10% BGCOLOR=#FBF5EF>\r
21410 <B>32</B>\r
21411 </TD>\r
21412 <TD width=10% BGCOLOR=#FBF5EF>\r
21413 <B>rw</B>\r
21414 </TD>\r
21415 <TD width=15% BGCOLOR=#FBF5EF>\r
21416 <B>0x00000000</B>\r
21417 </TD>\r
21418 <TD width=35% BGCOLOR=#FBF5EF>\r
21419 <B>--</B>\r
21420 </TD>\r
21421 </TR>\r
21422 </TABLE>\r
21423 <P>\r
21424 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21425 <TR valign="top">\r
21426 <TD width=15% BGCOLOR=#C0FFC0>\r
21427 <B>Field Name</B>\r
21428 </TD>\r
21429 <TD width=15% BGCOLOR=#C0FFC0>\r
21430 <B>Bits</B>\r
21431 </TD>\r
21432 <TD width=10% BGCOLOR=#C0FFC0>\r
21433 <B>Mask</B>\r
21434 </TD>\r
21435 <TD width=10% BGCOLOR=#C0FFC0>\r
21436 <B>Value</B>\r
21437 </TD>\r
21438 <TD width=15% BGCOLOR=#C0FFC0>\r
21439 <B>Shifted Value</B>\r
21440 </TD>\r
21441 <TD width=35% BGCOLOR=#C0FFC0>\r
21442 <B>Description</B>\r
21443 </TD>\r
21444 </TR>\r
21445 <TR valign="top">\r
21446 <TD width=15% BGCOLOR=#FBF5EF>\r
21447 <B>PSU_IOU_SLCR_MIO_PIN_34_L0_SEL</B>\r
21448 </TD>\r
21449 <TD width=15% BGCOLOR=#FBF5EF>\r
21450 <B>1:1</B>\r
21451 </TD>\r
21452 <TD width=10% BGCOLOR=#FBF5EF>\r
21453 <B>2</B>\r
21454 </TD>\r
21455 <TD width=10% BGCOLOR=#FBF5EF>\r
21456 <B>0</B>\r
21457 </TD>\r
21458 <TD width=15% BGCOLOR=#FBF5EF>\r
21459 <B>0</B>\r
21460 </TD>\r
21461 <TD width=35% BGCOLOR=#FBF5EF>\r
21462 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Input, gem0_rgmii_rxd[1]- (RX RGMII data)</B>\r
21463 </TD>\r
21464 </TR>\r
21465 <TR valign="top">\r
21466 <TD width=15% BGCOLOR=#FBF5EF>\r
21467 <B>PSU_IOU_SLCR_MIO_PIN_34_L1_SEL</B>\r
21468 </TD>\r
21469 <TD width=15% BGCOLOR=#FBF5EF>\r
21470 <B>2:2</B>\r
21471 </TD>\r
21472 <TD width=10% BGCOLOR=#FBF5EF>\r
21473 <B>4</B>\r
21474 </TD>\r
21475 <TD width=10% BGCOLOR=#FBF5EF>\r
21476 <B>0</B>\r
21477 </TD>\r
21478 <TD width=15% BGCOLOR=#FBF5EF>\r
21479 <B>0</B>\r
21480 </TD>\r
21481 <TD width=35% BGCOLOR=#FBF5EF>\r
21482 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= pcie, Input, pcie_reset_n- (PCIE Reset signal)</B>\r
21483 </TD>\r
21484 </TR>\r
21485 <TR valign="top">\r
21486 <TD width=15% BGCOLOR=#FBF5EF>\r
21487 <B>PSU_IOU_SLCR_MIO_PIN_34_L2_SEL</B>\r
21488 </TD>\r
21489 <TD width=15% BGCOLOR=#FBF5EF>\r
21490 <B>4:3</B>\r
21491 </TD>\r
21492 <TD width=10% BGCOLOR=#FBF5EF>\r
21493 <B>18</B>\r
21494 </TD>\r
21495 <TD width=10% BGCOLOR=#FBF5EF>\r
21496 <B>0</B>\r
21497 </TD>\r
21498 <TD width=15% BGCOLOR=#FBF5EF>\r
21499 <B>0</B>\r
21500 </TD>\r
21501 <TD width=35% BGCOLOR=#FBF5EF>\r
21502 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpo[2]- (PMU GPI) 2= test_scan, Input, test_scan_in[34]- (Test Scan Port) = test_scan, Output, test_scan_out[34]- (Test Scan Port) 3= dpaux, Input, dp_aux_data_in- (Dp Aux Data) = dpaux, Output, dp_aux_data_out- (Dp Aux Data)</B>\r
21503 </TD>\r
21504 </TR>\r
21505 <TR valign="top">\r
21506 <TD width=15% BGCOLOR=#FBF5EF>\r
21507 <B>PSU_IOU_SLCR_MIO_PIN_34_L3_SEL</B>\r
21508 </TD>\r
21509 <TD width=15% BGCOLOR=#FBF5EF>\r
21510 <B>7:5</B>\r
21511 </TD>\r
21512 <TD width=10% BGCOLOR=#FBF5EF>\r
21513 <B>e0</B>\r
21514 </TD>\r
21515 <TD width=10% BGCOLOR=#FBF5EF>\r
21516 <B>0</B>\r
21517 </TD>\r
21518 <TD width=15% BGCOLOR=#FBF5EF>\r
21519 <B>0</B>\r
21520 </TD>\r
21521 <TD width=35% BGCOLOR=#FBF5EF>\r
21522 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[8]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[8]- (GPIO bank 1) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Output, spi1_n_ss_out[1]- (SPI Master Selects) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[12]- (Trace Port Databus)</B>\r
21523 </TD>\r
21524 </TR>\r
21525 <TR valign="top">\r
21526 <TD width=15% BGCOLOR=#C0C0C0>\r
21527 <B>PSU_IOU_SLCR_MIO_PIN_34@0XFF180088</B>\r
21528 </TD>\r
21529 <TD width=15% BGCOLOR=#C0C0C0>\r
21530 <B>31:0</B>\r
21531 </TD>\r
21532 <TD width=10% BGCOLOR=#C0C0C0>\r
21533 <B>fe</B>\r
21534 </TD>\r
21535 <TD width=10% BGCOLOR=#C0C0C0>\r
21536 <B></B>\r
21537 </TD>\r
21538 <TD width=15% BGCOLOR=#C0C0C0>\r
21539 <B>0</B>\r
21540 </TD>\r
21541 <TD width=35% BGCOLOR=#C0C0C0>\r
21542 <B>Configures MIO Pin 34 peripheral interface mapping</B>\r
21543 </TD>\r
21544 </TR>\r
21545 </TABLE>\r
21546 <P>\r
21547 <H2><a name="MIO_PIN_35">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_35</a></H2>\r
21548 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21549 <TR valign="top">\r
21550 <TD width=15% BGCOLOR=#FFFF00>\r
21551 <B>Register Name</B>\r
21552 </TD>\r
21553 <TD width=15% BGCOLOR=#FFFF00>\r
21554 <B>Address</B>\r
21555 </TD>\r
21556 <TD width=10% BGCOLOR=#FFFF00>\r
21557 <B>Width</B>\r
21558 </TD>\r
21559 <TD width=10% BGCOLOR=#FFFF00>\r
21560 <B>Type</B>\r
21561 </TD>\r
21562 <TD width=15% BGCOLOR=#FFFF00>\r
21563 <B>Reset Value</B>\r
21564 </TD>\r
21565 <TD width=35% BGCOLOR=#FFFF00>\r
21566 <B>Description</B>\r
21567 </TD>\r
21568 </TR>\r
21569 <TR valign="top">\r
21570 <TD width=15% BGCOLOR=#FBF5EF>\r
21571 <B>MIO_PIN_35</B>\r
21572 </TD>\r
21573 <TD width=15% BGCOLOR=#FBF5EF>\r
21574 <B>0XFF18008C</B>\r
21575 </TD>\r
21576 <TD width=10% BGCOLOR=#FBF5EF>\r
21577 <B>32</B>\r
21578 </TD>\r
21579 <TD width=10% BGCOLOR=#FBF5EF>\r
21580 <B>rw</B>\r
21581 </TD>\r
21582 <TD width=15% BGCOLOR=#FBF5EF>\r
21583 <B>0x00000000</B>\r
21584 </TD>\r
21585 <TD width=35% BGCOLOR=#FBF5EF>\r
21586 <B>--</B>\r
21587 </TD>\r
21588 </TR>\r
21589 </TABLE>\r
21590 <P>\r
21591 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21592 <TR valign="top">\r
21593 <TD width=15% BGCOLOR=#C0FFC0>\r
21594 <B>Field Name</B>\r
21595 </TD>\r
21596 <TD width=15% BGCOLOR=#C0FFC0>\r
21597 <B>Bits</B>\r
21598 </TD>\r
21599 <TD width=10% BGCOLOR=#C0FFC0>\r
21600 <B>Mask</B>\r
21601 </TD>\r
21602 <TD width=10% BGCOLOR=#C0FFC0>\r
21603 <B>Value</B>\r
21604 </TD>\r
21605 <TD width=15% BGCOLOR=#C0FFC0>\r
21606 <B>Shifted Value</B>\r
21607 </TD>\r
21608 <TD width=35% BGCOLOR=#C0FFC0>\r
21609 <B>Description</B>\r
21610 </TD>\r
21611 </TR>\r
21612 <TR valign="top">\r
21613 <TD width=15% BGCOLOR=#FBF5EF>\r
21614 <B>PSU_IOU_SLCR_MIO_PIN_35_L0_SEL</B>\r
21615 </TD>\r
21616 <TD width=15% BGCOLOR=#FBF5EF>\r
21617 <B>1:1</B>\r
21618 </TD>\r
21619 <TD width=10% BGCOLOR=#FBF5EF>\r
21620 <B>2</B>\r
21621 </TD>\r
21622 <TD width=10% BGCOLOR=#FBF5EF>\r
21623 <B>0</B>\r
21624 </TD>\r
21625 <TD width=15% BGCOLOR=#FBF5EF>\r
21626 <B>0</B>\r
21627 </TD>\r
21628 <TD width=35% BGCOLOR=#FBF5EF>\r
21629 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Input, gem0_rgmii_rxd[2]- (RX RGMII data)</B>\r
21630 </TD>\r
21631 </TR>\r
21632 <TR valign="top">\r
21633 <TD width=15% BGCOLOR=#FBF5EF>\r
21634 <B>PSU_IOU_SLCR_MIO_PIN_35_L1_SEL</B>\r
21635 </TD>\r
21636 <TD width=15% BGCOLOR=#FBF5EF>\r
21637 <B>2:2</B>\r
21638 </TD>\r
21639 <TD width=10% BGCOLOR=#FBF5EF>\r
21640 <B>4</B>\r
21641 </TD>\r
21642 <TD width=10% BGCOLOR=#FBF5EF>\r
21643 <B>0</B>\r
21644 </TD>\r
21645 <TD width=15% BGCOLOR=#FBF5EF>\r
21646 <B>0</B>\r
21647 </TD>\r
21648 <TD width=35% BGCOLOR=#FBF5EF>\r
21649 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= pcie, Input, pcie_reset_n- (PCIE Reset signal)</B>\r
21650 </TD>\r
21651 </TR>\r
21652 <TR valign="top">\r
21653 <TD width=15% BGCOLOR=#FBF5EF>\r
21654 <B>PSU_IOU_SLCR_MIO_PIN_35_L2_SEL</B>\r
21655 </TD>\r
21656 <TD width=15% BGCOLOR=#FBF5EF>\r
21657 <B>4:3</B>\r
21658 </TD>\r
21659 <TD width=10% BGCOLOR=#FBF5EF>\r
21660 <B>18</B>\r
21661 </TD>\r
21662 <TD width=10% BGCOLOR=#FBF5EF>\r
21663 <B>0</B>\r
21664 </TD>\r
21665 <TD width=15% BGCOLOR=#FBF5EF>\r
21666 <B>0</B>\r
21667 </TD>\r
21668 <TD width=35% BGCOLOR=#FBF5EF>\r
21669 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpo[3]- (PMU GPI) 2= test_scan, Input, test_scan_in[35]- (Test Scan Port) = test_scan, Output, test_scan_out[35]- (Test Scan Port) 3= dpaux, Input, dp_hot_plug_detect- (Dp Aux Hot Plug)</B>\r
21670 </TD>\r
21671 </TR>\r
21672 <TR valign="top">\r
21673 <TD width=15% BGCOLOR=#FBF5EF>\r
21674 <B>PSU_IOU_SLCR_MIO_PIN_35_L3_SEL</B>\r
21675 </TD>\r
21676 <TD width=15% BGCOLOR=#FBF5EF>\r
21677 <B>7:5</B>\r
21678 </TD>\r
21679 <TD width=10% BGCOLOR=#FBF5EF>\r
21680 <B>e0</B>\r
21681 </TD>\r
21682 <TD width=10% BGCOLOR=#FBF5EF>\r
21683 <B>4</B>\r
21684 </TD>\r
21685 <TD width=15% BGCOLOR=#FBF5EF>\r
21686 <B>80</B>\r
21687 </TD>\r
21688 <TD width=35% BGCOLOR=#FBF5EF>\r
21689 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[9]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[9]- (GPIO bank 1) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Input, spi1_n_ss_in- (SPI Master Selects) 4= spi1, Output, spi1_n_ss_out[0]- (SPI Master Selects) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[13]- (Trace Port Databus)</B>\r
21690 </TD>\r
21691 </TR>\r
21692 <TR valign="top">\r
21693 <TD width=15% BGCOLOR=#C0C0C0>\r
21694 <B>PSU_IOU_SLCR_MIO_PIN_35@0XFF18008C</B>\r
21695 </TD>\r
21696 <TD width=15% BGCOLOR=#C0C0C0>\r
21697 <B>31:0</B>\r
21698 </TD>\r
21699 <TD width=10% BGCOLOR=#C0C0C0>\r
21700 <B>fe</B>\r
21701 </TD>\r
21702 <TD width=10% BGCOLOR=#C0C0C0>\r
21703 <B></B>\r
21704 </TD>\r
21705 <TD width=15% BGCOLOR=#C0C0C0>\r
21706 <B>80</B>\r
21707 </TD>\r
21708 <TD width=35% BGCOLOR=#C0C0C0>\r
21709 <B>Configures MIO Pin 35 peripheral interface mapping</B>\r
21710 </TD>\r
21711 </TR>\r
21712 </TABLE>\r
21713 <P>\r
21714 <H2><a name="MIO_PIN_36">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_36</a></H2>\r
21715 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21716 <TR valign="top">\r
21717 <TD width=15% BGCOLOR=#FFFF00>\r
21718 <B>Register Name</B>\r
21719 </TD>\r
21720 <TD width=15% BGCOLOR=#FFFF00>\r
21721 <B>Address</B>\r
21722 </TD>\r
21723 <TD width=10% BGCOLOR=#FFFF00>\r
21724 <B>Width</B>\r
21725 </TD>\r
21726 <TD width=10% BGCOLOR=#FFFF00>\r
21727 <B>Type</B>\r
21728 </TD>\r
21729 <TD width=15% BGCOLOR=#FFFF00>\r
21730 <B>Reset Value</B>\r
21731 </TD>\r
21732 <TD width=35% BGCOLOR=#FFFF00>\r
21733 <B>Description</B>\r
21734 </TD>\r
21735 </TR>\r
21736 <TR valign="top">\r
21737 <TD width=15% BGCOLOR=#FBF5EF>\r
21738 <B>MIO_PIN_36</B>\r
21739 </TD>\r
21740 <TD width=15% BGCOLOR=#FBF5EF>\r
21741 <B>0XFF180090</B>\r
21742 </TD>\r
21743 <TD width=10% BGCOLOR=#FBF5EF>\r
21744 <B>32</B>\r
21745 </TD>\r
21746 <TD width=10% BGCOLOR=#FBF5EF>\r
21747 <B>rw</B>\r
21748 </TD>\r
21749 <TD width=15% BGCOLOR=#FBF5EF>\r
21750 <B>0x00000000</B>\r
21751 </TD>\r
21752 <TD width=35% BGCOLOR=#FBF5EF>\r
21753 <B>--</B>\r
21754 </TD>\r
21755 </TR>\r
21756 </TABLE>\r
21757 <P>\r
21758 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21759 <TR valign="top">\r
21760 <TD width=15% BGCOLOR=#C0FFC0>\r
21761 <B>Field Name</B>\r
21762 </TD>\r
21763 <TD width=15% BGCOLOR=#C0FFC0>\r
21764 <B>Bits</B>\r
21765 </TD>\r
21766 <TD width=10% BGCOLOR=#C0FFC0>\r
21767 <B>Mask</B>\r
21768 </TD>\r
21769 <TD width=10% BGCOLOR=#C0FFC0>\r
21770 <B>Value</B>\r
21771 </TD>\r
21772 <TD width=15% BGCOLOR=#C0FFC0>\r
21773 <B>Shifted Value</B>\r
21774 </TD>\r
21775 <TD width=35% BGCOLOR=#C0FFC0>\r
21776 <B>Description</B>\r
21777 </TD>\r
21778 </TR>\r
21779 <TR valign="top">\r
21780 <TD width=15% BGCOLOR=#FBF5EF>\r
21781 <B>PSU_IOU_SLCR_MIO_PIN_36_L0_SEL</B>\r
21782 </TD>\r
21783 <TD width=15% BGCOLOR=#FBF5EF>\r
21784 <B>1:1</B>\r
21785 </TD>\r
21786 <TD width=10% BGCOLOR=#FBF5EF>\r
21787 <B>2</B>\r
21788 </TD>\r
21789 <TD width=10% BGCOLOR=#FBF5EF>\r
21790 <B>0</B>\r
21791 </TD>\r
21792 <TD width=15% BGCOLOR=#FBF5EF>\r
21793 <B>0</B>\r
21794 </TD>\r
21795 <TD width=35% BGCOLOR=#FBF5EF>\r
21796 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Input, gem0_rgmii_rxd[3]- (RX RGMII data)</B>\r
21797 </TD>\r
21798 </TR>\r
21799 <TR valign="top">\r
21800 <TD width=15% BGCOLOR=#FBF5EF>\r
21801 <B>PSU_IOU_SLCR_MIO_PIN_36_L1_SEL</B>\r
21802 </TD>\r
21803 <TD width=15% BGCOLOR=#FBF5EF>\r
21804 <B>2:2</B>\r
21805 </TD>\r
21806 <TD width=10% BGCOLOR=#FBF5EF>\r
21807 <B>4</B>\r
21808 </TD>\r
21809 <TD width=10% BGCOLOR=#FBF5EF>\r
21810 <B>0</B>\r
21811 </TD>\r
21812 <TD width=15% BGCOLOR=#FBF5EF>\r
21813 <B>0</B>\r
21814 </TD>\r
21815 <TD width=35% BGCOLOR=#FBF5EF>\r
21816 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= pcie, Input, pcie_reset_n- (PCIE Reset signal)</B>\r
21817 </TD>\r
21818 </TR>\r
21819 <TR valign="top">\r
21820 <TD width=15% BGCOLOR=#FBF5EF>\r
21821 <B>PSU_IOU_SLCR_MIO_PIN_36_L2_SEL</B>\r
21822 </TD>\r
21823 <TD width=15% BGCOLOR=#FBF5EF>\r
21824 <B>4:3</B>\r
21825 </TD>\r
21826 <TD width=10% BGCOLOR=#FBF5EF>\r
21827 <B>18</B>\r
21828 </TD>\r
21829 <TD width=10% BGCOLOR=#FBF5EF>\r
21830 <B>0</B>\r
21831 </TD>\r
21832 <TD width=15% BGCOLOR=#FBF5EF>\r
21833 <B>0</B>\r
21834 </TD>\r
21835 <TD width=35% BGCOLOR=#FBF5EF>\r
21836 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpo[4]- (PMU GPI) 2= test_scan, Input, test_scan_in[36]- (Test Scan Port) = test_scan, Output, test_scan_out[36]- (Test Scan Port) 3= dpaux, Input, dp_aux_data_in- (Dp Aux Data) = dpaux, Output, dp_aux_data_out- (Dp Aux Data)</B>\r
21837 </TD>\r
21838 </TR>\r
21839 <TR valign="top">\r
21840 <TD width=15% BGCOLOR=#FBF5EF>\r
21841 <B>PSU_IOU_SLCR_MIO_PIN_36_L3_SEL</B>\r
21842 </TD>\r
21843 <TD width=15% BGCOLOR=#FBF5EF>\r
21844 <B>7:5</B>\r
21845 </TD>\r
21846 <TD width=10% BGCOLOR=#FBF5EF>\r
21847 <B>e0</B>\r
21848 </TD>\r
21849 <TD width=10% BGCOLOR=#FBF5EF>\r
21850 <B>0</B>\r
21851 </TD>\r
21852 <TD width=15% BGCOLOR=#FBF5EF>\r
21853 <B>0</B>\r
21854 </TD>\r
21855 <TD width=35% BGCOLOR=#FBF5EF>\r
21856 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[10]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[10]- (GPIO bank 1) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_mi- (MISO signal) 4= spi1, Output, spi1_so- (MISO signal) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[14]- (Trace Port Databus)</B>\r
21857 </TD>\r
21858 </TR>\r
21859 <TR valign="top">\r
21860 <TD width=15% BGCOLOR=#C0C0C0>\r
21861 <B>PSU_IOU_SLCR_MIO_PIN_36@0XFF180090</B>\r
21862 </TD>\r
21863 <TD width=15% BGCOLOR=#C0C0C0>\r
21864 <B>31:0</B>\r
21865 </TD>\r
21866 <TD width=10% BGCOLOR=#C0C0C0>\r
21867 <B>fe</B>\r
21868 </TD>\r
21869 <TD width=10% BGCOLOR=#C0C0C0>\r
21870 <B></B>\r
21871 </TD>\r
21872 <TD width=15% BGCOLOR=#C0C0C0>\r
21873 <B>0</B>\r
21874 </TD>\r
21875 <TD width=35% BGCOLOR=#C0C0C0>\r
21876 <B>Configures MIO Pin 36 peripheral interface mapping</B>\r
21877 </TD>\r
21878 </TR>\r
21879 </TABLE>\r
21880 <P>\r
21881 <H2><a name="MIO_PIN_37">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_37</a></H2>\r
21882 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21883 <TR valign="top">\r
21884 <TD width=15% BGCOLOR=#FFFF00>\r
21885 <B>Register Name</B>\r
21886 </TD>\r
21887 <TD width=15% BGCOLOR=#FFFF00>\r
21888 <B>Address</B>\r
21889 </TD>\r
21890 <TD width=10% BGCOLOR=#FFFF00>\r
21891 <B>Width</B>\r
21892 </TD>\r
21893 <TD width=10% BGCOLOR=#FFFF00>\r
21894 <B>Type</B>\r
21895 </TD>\r
21896 <TD width=15% BGCOLOR=#FFFF00>\r
21897 <B>Reset Value</B>\r
21898 </TD>\r
21899 <TD width=35% BGCOLOR=#FFFF00>\r
21900 <B>Description</B>\r
21901 </TD>\r
21902 </TR>\r
21903 <TR valign="top">\r
21904 <TD width=15% BGCOLOR=#FBF5EF>\r
21905 <B>MIO_PIN_37</B>\r
21906 </TD>\r
21907 <TD width=15% BGCOLOR=#FBF5EF>\r
21908 <B>0XFF180094</B>\r
21909 </TD>\r
21910 <TD width=10% BGCOLOR=#FBF5EF>\r
21911 <B>32</B>\r
21912 </TD>\r
21913 <TD width=10% BGCOLOR=#FBF5EF>\r
21914 <B>rw</B>\r
21915 </TD>\r
21916 <TD width=15% BGCOLOR=#FBF5EF>\r
21917 <B>0x00000000</B>\r
21918 </TD>\r
21919 <TD width=35% BGCOLOR=#FBF5EF>\r
21920 <B>--</B>\r
21921 </TD>\r
21922 </TR>\r
21923 </TABLE>\r
21924 <P>\r
21925 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
21926 <TR valign="top">\r
21927 <TD width=15% BGCOLOR=#C0FFC0>\r
21928 <B>Field Name</B>\r
21929 </TD>\r
21930 <TD width=15% BGCOLOR=#C0FFC0>\r
21931 <B>Bits</B>\r
21932 </TD>\r
21933 <TD width=10% BGCOLOR=#C0FFC0>\r
21934 <B>Mask</B>\r
21935 </TD>\r
21936 <TD width=10% BGCOLOR=#C0FFC0>\r
21937 <B>Value</B>\r
21938 </TD>\r
21939 <TD width=15% BGCOLOR=#C0FFC0>\r
21940 <B>Shifted Value</B>\r
21941 </TD>\r
21942 <TD width=35% BGCOLOR=#C0FFC0>\r
21943 <B>Description</B>\r
21944 </TD>\r
21945 </TR>\r
21946 <TR valign="top">\r
21947 <TD width=15% BGCOLOR=#FBF5EF>\r
21948 <B>PSU_IOU_SLCR_MIO_PIN_37_L0_SEL</B>\r
21949 </TD>\r
21950 <TD width=15% BGCOLOR=#FBF5EF>\r
21951 <B>1:1</B>\r
21952 </TD>\r
21953 <TD width=10% BGCOLOR=#FBF5EF>\r
21954 <B>2</B>\r
21955 </TD>\r
21956 <TD width=10% BGCOLOR=#FBF5EF>\r
21957 <B>0</B>\r
21958 </TD>\r
21959 <TD width=15% BGCOLOR=#FBF5EF>\r
21960 <B>0</B>\r
21961 </TD>\r
21962 <TD width=35% BGCOLOR=#FBF5EF>\r
21963 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem0, Input, gem0_rgmii_rx_ctl- (RX RGMII control )</B>\r
21964 </TD>\r
21965 </TR>\r
21966 <TR valign="top">\r
21967 <TD width=15% BGCOLOR=#FBF5EF>\r
21968 <B>PSU_IOU_SLCR_MIO_PIN_37_L1_SEL</B>\r
21969 </TD>\r
21970 <TD width=15% BGCOLOR=#FBF5EF>\r
21971 <B>2:2</B>\r
21972 </TD>\r
21973 <TD width=10% BGCOLOR=#FBF5EF>\r
21974 <B>4</B>\r
21975 </TD>\r
21976 <TD width=10% BGCOLOR=#FBF5EF>\r
21977 <B>0</B>\r
21978 </TD>\r
21979 <TD width=15% BGCOLOR=#FBF5EF>\r
21980 <B>0</B>\r
21981 </TD>\r
21982 <TD width=35% BGCOLOR=#FBF5EF>\r
21983 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= pcie, Input, pcie_reset_n- (PCIE Reset signal)</B>\r
21984 </TD>\r
21985 </TR>\r
21986 <TR valign="top">\r
21987 <TD width=15% BGCOLOR=#FBF5EF>\r
21988 <B>PSU_IOU_SLCR_MIO_PIN_37_L2_SEL</B>\r
21989 </TD>\r
21990 <TD width=15% BGCOLOR=#FBF5EF>\r
21991 <B>4:3</B>\r
21992 </TD>\r
21993 <TD width=10% BGCOLOR=#FBF5EF>\r
21994 <B>18</B>\r
21995 </TD>\r
21996 <TD width=10% BGCOLOR=#FBF5EF>\r
21997 <B>0</B>\r
21998 </TD>\r
21999 <TD width=15% BGCOLOR=#FBF5EF>\r
22000 <B>0</B>\r
22001 </TD>\r
22002 <TD width=35% BGCOLOR=#FBF5EF>\r
22003 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= pmu, Input, pmu_gpo[5]- (PMU GPI) 2= test_scan, Input, test_scan_in[37]- (Test Scan Port) = test_scan, Output, test_scan_out[37]- (Test Scan Port) 3= dpaux, Input, dp_hot_plug_detect- (Dp Aux Hot Plug)</B>\r
22004 </TD>\r
22005 </TR>\r
22006 <TR valign="top">\r
22007 <TD width=15% BGCOLOR=#FBF5EF>\r
22008 <B>PSU_IOU_SLCR_MIO_PIN_37_L3_SEL</B>\r
22009 </TD>\r
22010 <TD width=15% BGCOLOR=#FBF5EF>\r
22011 <B>7:5</B>\r
22012 </TD>\r
22013 <TD width=10% BGCOLOR=#FBF5EF>\r
22014 <B>e0</B>\r
22015 </TD>\r
22016 <TD width=10% BGCOLOR=#FBF5EF>\r
22017 <B>0</B>\r
22018 </TD>\r
22019 <TD width=15% BGCOLOR=#FBF5EF>\r
22020 <B>0</B>\r
22021 </TD>\r
22022 <TD width=35% BGCOLOR=#FBF5EF>\r
22023 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[11]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[11]- (GPIO bank 1) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_mo- (MOSI signal) 4= spi1, Input, spi1_si- (MOSI signal) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[15]- (Trace Port Databus)</B>\r
22024 </TD>\r
22025 </TR>\r
22026 <TR valign="top">\r
22027 <TD width=15% BGCOLOR=#C0C0C0>\r
22028 <B>PSU_IOU_SLCR_MIO_PIN_37@0XFF180094</B>\r
22029 </TD>\r
22030 <TD width=15% BGCOLOR=#C0C0C0>\r
22031 <B>31:0</B>\r
22032 </TD>\r
22033 <TD width=10% BGCOLOR=#C0C0C0>\r
22034 <B>fe</B>\r
22035 </TD>\r
22036 <TD width=10% BGCOLOR=#C0C0C0>\r
22037 <B></B>\r
22038 </TD>\r
22039 <TD width=15% BGCOLOR=#C0C0C0>\r
22040 <B>0</B>\r
22041 </TD>\r
22042 <TD width=35% BGCOLOR=#C0C0C0>\r
22043 <B>Configures MIO Pin 37 peripheral interface mapping</B>\r
22044 </TD>\r
22045 </TR>\r
22046 </TABLE>\r
22047 <P>\r
22048 <H2><a name="MIO_PIN_38">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_38</a></H2>\r
22049 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22050 <TR valign="top">\r
22051 <TD width=15% BGCOLOR=#FFFF00>\r
22052 <B>Register Name</B>\r
22053 </TD>\r
22054 <TD width=15% BGCOLOR=#FFFF00>\r
22055 <B>Address</B>\r
22056 </TD>\r
22057 <TD width=10% BGCOLOR=#FFFF00>\r
22058 <B>Width</B>\r
22059 </TD>\r
22060 <TD width=10% BGCOLOR=#FFFF00>\r
22061 <B>Type</B>\r
22062 </TD>\r
22063 <TD width=15% BGCOLOR=#FFFF00>\r
22064 <B>Reset Value</B>\r
22065 </TD>\r
22066 <TD width=35% BGCOLOR=#FFFF00>\r
22067 <B>Description</B>\r
22068 </TD>\r
22069 </TR>\r
22070 <TR valign="top">\r
22071 <TD width=15% BGCOLOR=#FBF5EF>\r
22072 <B>MIO_PIN_38</B>\r
22073 </TD>\r
22074 <TD width=15% BGCOLOR=#FBF5EF>\r
22075 <B>0XFF180098</B>\r
22076 </TD>\r
22077 <TD width=10% BGCOLOR=#FBF5EF>\r
22078 <B>32</B>\r
22079 </TD>\r
22080 <TD width=10% BGCOLOR=#FBF5EF>\r
22081 <B>rw</B>\r
22082 </TD>\r
22083 <TD width=15% BGCOLOR=#FBF5EF>\r
22084 <B>0x00000000</B>\r
22085 </TD>\r
22086 <TD width=35% BGCOLOR=#FBF5EF>\r
22087 <B>--</B>\r
22088 </TD>\r
22089 </TR>\r
22090 </TABLE>\r
22091 <P>\r
22092 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22093 <TR valign="top">\r
22094 <TD width=15% BGCOLOR=#C0FFC0>\r
22095 <B>Field Name</B>\r
22096 </TD>\r
22097 <TD width=15% BGCOLOR=#C0FFC0>\r
22098 <B>Bits</B>\r
22099 </TD>\r
22100 <TD width=10% BGCOLOR=#C0FFC0>\r
22101 <B>Mask</B>\r
22102 </TD>\r
22103 <TD width=10% BGCOLOR=#C0FFC0>\r
22104 <B>Value</B>\r
22105 </TD>\r
22106 <TD width=15% BGCOLOR=#C0FFC0>\r
22107 <B>Shifted Value</B>\r
22108 </TD>\r
22109 <TD width=35% BGCOLOR=#C0FFC0>\r
22110 <B>Description</B>\r
22111 </TD>\r
22112 </TR>\r
22113 <TR valign="top">\r
22114 <TD width=15% BGCOLOR=#FBF5EF>\r
22115 <B>PSU_IOU_SLCR_MIO_PIN_38_L0_SEL</B>\r
22116 </TD>\r
22117 <TD width=15% BGCOLOR=#FBF5EF>\r
22118 <B>1:1</B>\r
22119 </TD>\r
22120 <TD width=10% BGCOLOR=#FBF5EF>\r
22121 <B>2</B>\r
22122 </TD>\r
22123 <TD width=10% BGCOLOR=#FBF5EF>\r
22124 <B>0</B>\r
22125 </TD>\r
22126 <TD width=15% BGCOLOR=#FBF5EF>\r
22127 <B>0</B>\r
22128 </TD>\r
22129 <TD width=35% BGCOLOR=#FBF5EF>\r
22130 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Output, gem1_rgmii_tx_clk- (TX RGMII clock)</B>\r
22131 </TD>\r
22132 </TR>\r
22133 <TR valign="top">\r
22134 <TD width=15% BGCOLOR=#FBF5EF>\r
22135 <B>PSU_IOU_SLCR_MIO_PIN_38_L1_SEL</B>\r
22136 </TD>\r
22137 <TD width=15% BGCOLOR=#FBF5EF>\r
22138 <B>2:2</B>\r
22139 </TD>\r
22140 <TD width=10% BGCOLOR=#FBF5EF>\r
22141 <B>4</B>\r
22142 </TD>\r
22143 <TD width=10% BGCOLOR=#FBF5EF>\r
22144 <B>0</B>\r
22145 </TD>\r
22146 <TD width=15% BGCOLOR=#FBF5EF>\r
22147 <B>0</B>\r
22148 </TD>\r
22149 <TD width=35% BGCOLOR=#FBF5EF>\r
22150 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
22151 </TD>\r
22152 </TR>\r
22153 <TR valign="top">\r
22154 <TD width=15% BGCOLOR=#FBF5EF>\r
22155 <B>PSU_IOU_SLCR_MIO_PIN_38_L2_SEL</B>\r
22156 </TD>\r
22157 <TD width=15% BGCOLOR=#FBF5EF>\r
22158 <B>4:3</B>\r
22159 </TD>\r
22160 <TD width=10% BGCOLOR=#FBF5EF>\r
22161 <B>18</B>\r
22162 </TD>\r
22163 <TD width=10% BGCOLOR=#FBF5EF>\r
22164 <B>0</B>\r
22165 </TD>\r
22166 <TD width=15% BGCOLOR=#FBF5EF>\r
22167 <B>0</B>\r
22168 </TD>\r
22169 <TD width=35% BGCOLOR=#FBF5EF>\r
22170 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Output, sdio0_clk_out- (SDSDIO clock) 2= Not Used 3= Not Used</B>\r
22171 </TD>\r
22172 </TR>\r
22173 <TR valign="top">\r
22174 <TD width=15% BGCOLOR=#FBF5EF>\r
22175 <B>PSU_IOU_SLCR_MIO_PIN_38_L3_SEL</B>\r
22176 </TD>\r
22177 <TD width=15% BGCOLOR=#FBF5EF>\r
22178 <B>7:5</B>\r
22179 </TD>\r
22180 <TD width=10% BGCOLOR=#FBF5EF>\r
22181 <B>e0</B>\r
22182 </TD>\r
22183 <TD width=10% BGCOLOR=#FBF5EF>\r
22184 <B>0</B>\r
22185 </TD>\r
22186 <TD width=15% BGCOLOR=#FBF5EF>\r
22187 <B>0</B>\r
22188 </TD>\r
22189 <TD width=35% BGCOLOR=#FBF5EF>\r
22190 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[12]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[12]- (GPIO bank 1) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= pjtag, Input, pjtag_tck- (PJTAG TCK) 4= spi0, Input, spi0_sclk_in- (SPI Clock) 4= spi0, Output, spi0_sclk_out- (SPI Clock) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, trace_clk- (Trace Port Clock)</B>\r
22191 </TD>\r
22192 </TR>\r
22193 <TR valign="top">\r
22194 <TD width=15% BGCOLOR=#C0C0C0>\r
22195 <B>PSU_IOU_SLCR_MIO_PIN_38@0XFF180098</B>\r
22196 </TD>\r
22197 <TD width=15% BGCOLOR=#C0C0C0>\r
22198 <B>31:0</B>\r
22199 </TD>\r
22200 <TD width=10% BGCOLOR=#C0C0C0>\r
22201 <B>fe</B>\r
22202 </TD>\r
22203 <TD width=10% BGCOLOR=#C0C0C0>\r
22204 <B></B>\r
22205 </TD>\r
22206 <TD width=15% BGCOLOR=#C0C0C0>\r
22207 <B>0</B>\r
22208 </TD>\r
22209 <TD width=35% BGCOLOR=#C0C0C0>\r
22210 <B>Configures MIO Pin 38 peripheral interface mapping</B>\r
22211 </TD>\r
22212 </TR>\r
22213 </TABLE>\r
22214 <P>\r
22215 <H2><a name="MIO_PIN_39">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_39</a></H2>\r
22216 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22217 <TR valign="top">\r
22218 <TD width=15% BGCOLOR=#FFFF00>\r
22219 <B>Register Name</B>\r
22220 </TD>\r
22221 <TD width=15% BGCOLOR=#FFFF00>\r
22222 <B>Address</B>\r
22223 </TD>\r
22224 <TD width=10% BGCOLOR=#FFFF00>\r
22225 <B>Width</B>\r
22226 </TD>\r
22227 <TD width=10% BGCOLOR=#FFFF00>\r
22228 <B>Type</B>\r
22229 </TD>\r
22230 <TD width=15% BGCOLOR=#FFFF00>\r
22231 <B>Reset Value</B>\r
22232 </TD>\r
22233 <TD width=35% BGCOLOR=#FFFF00>\r
22234 <B>Description</B>\r
22235 </TD>\r
22236 </TR>\r
22237 <TR valign="top">\r
22238 <TD width=15% BGCOLOR=#FBF5EF>\r
22239 <B>MIO_PIN_39</B>\r
22240 </TD>\r
22241 <TD width=15% BGCOLOR=#FBF5EF>\r
22242 <B>0XFF18009C</B>\r
22243 </TD>\r
22244 <TD width=10% BGCOLOR=#FBF5EF>\r
22245 <B>32</B>\r
22246 </TD>\r
22247 <TD width=10% BGCOLOR=#FBF5EF>\r
22248 <B>rw</B>\r
22249 </TD>\r
22250 <TD width=15% BGCOLOR=#FBF5EF>\r
22251 <B>0x00000000</B>\r
22252 </TD>\r
22253 <TD width=35% BGCOLOR=#FBF5EF>\r
22254 <B>--</B>\r
22255 </TD>\r
22256 </TR>\r
22257 </TABLE>\r
22258 <P>\r
22259 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22260 <TR valign="top">\r
22261 <TD width=15% BGCOLOR=#C0FFC0>\r
22262 <B>Field Name</B>\r
22263 </TD>\r
22264 <TD width=15% BGCOLOR=#C0FFC0>\r
22265 <B>Bits</B>\r
22266 </TD>\r
22267 <TD width=10% BGCOLOR=#C0FFC0>\r
22268 <B>Mask</B>\r
22269 </TD>\r
22270 <TD width=10% BGCOLOR=#C0FFC0>\r
22271 <B>Value</B>\r
22272 </TD>\r
22273 <TD width=15% BGCOLOR=#C0FFC0>\r
22274 <B>Shifted Value</B>\r
22275 </TD>\r
22276 <TD width=35% BGCOLOR=#C0FFC0>\r
22277 <B>Description</B>\r
22278 </TD>\r
22279 </TR>\r
22280 <TR valign="top">\r
22281 <TD width=15% BGCOLOR=#FBF5EF>\r
22282 <B>PSU_IOU_SLCR_MIO_PIN_39_L0_SEL</B>\r
22283 </TD>\r
22284 <TD width=15% BGCOLOR=#FBF5EF>\r
22285 <B>1:1</B>\r
22286 </TD>\r
22287 <TD width=10% BGCOLOR=#FBF5EF>\r
22288 <B>2</B>\r
22289 </TD>\r
22290 <TD width=10% BGCOLOR=#FBF5EF>\r
22291 <B>0</B>\r
22292 </TD>\r
22293 <TD width=15% BGCOLOR=#FBF5EF>\r
22294 <B>0</B>\r
22295 </TD>\r
22296 <TD width=35% BGCOLOR=#FBF5EF>\r
22297 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Output, gem1_rgmii_txd[0]- (TX RGMII data)</B>\r
22298 </TD>\r
22299 </TR>\r
22300 <TR valign="top">\r
22301 <TD width=15% BGCOLOR=#FBF5EF>\r
22302 <B>PSU_IOU_SLCR_MIO_PIN_39_L1_SEL</B>\r
22303 </TD>\r
22304 <TD width=15% BGCOLOR=#FBF5EF>\r
22305 <B>2:2</B>\r
22306 </TD>\r
22307 <TD width=10% BGCOLOR=#FBF5EF>\r
22308 <B>4</B>\r
22309 </TD>\r
22310 <TD width=10% BGCOLOR=#FBF5EF>\r
22311 <B>0</B>\r
22312 </TD>\r
22313 <TD width=15% BGCOLOR=#FBF5EF>\r
22314 <B>0</B>\r
22315 </TD>\r
22316 <TD width=35% BGCOLOR=#FBF5EF>\r
22317 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
22318 </TD>\r
22319 </TR>\r
22320 <TR valign="top">\r
22321 <TD width=15% BGCOLOR=#FBF5EF>\r
22322 <B>PSU_IOU_SLCR_MIO_PIN_39_L2_SEL</B>\r
22323 </TD>\r
22324 <TD width=15% BGCOLOR=#FBF5EF>\r
22325 <B>4:3</B>\r
22326 </TD>\r
22327 <TD width=10% BGCOLOR=#FBF5EF>\r
22328 <B>18</B>\r
22329 </TD>\r
22330 <TD width=10% BGCOLOR=#FBF5EF>\r
22331 <B>2</B>\r
22332 </TD>\r
22333 <TD width=15% BGCOLOR=#FBF5EF>\r
22334 <B>10</B>\r
22335 </TD>\r
22336 <TD width=35% BGCOLOR=#FBF5EF>\r
22337 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sdio0_cd_n- (SD card detect from connector) 2= sd1, Input, sd1_data_in[4]- (8-bit Data bus) = sd1, Output, sdio1_data_out[4]- (8-bit Data bus) 3= Not Used</B>\r
22338 </TD>\r
22339 </TR>\r
22340 <TR valign="top">\r
22341 <TD width=15% BGCOLOR=#FBF5EF>\r
22342 <B>PSU_IOU_SLCR_MIO_PIN_39_L3_SEL</B>\r
22343 </TD>\r
22344 <TD width=15% BGCOLOR=#FBF5EF>\r
22345 <B>7:5</B>\r
22346 </TD>\r
22347 <TD width=10% BGCOLOR=#FBF5EF>\r
22348 <B>e0</B>\r
22349 </TD>\r
22350 <TD width=10% BGCOLOR=#FBF5EF>\r
22351 <B>0</B>\r
22352 </TD>\r
22353 <TD width=15% BGCOLOR=#FBF5EF>\r
22354 <B>0</B>\r
22355 </TD>\r
22356 <TD width=35% BGCOLOR=#FBF5EF>\r
22357 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[13]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[13]- (GPIO bank 1) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tdi- (PJTAG TDI) 4= spi0, Output, spi0_n_ss_out[2]- (SPI Master Selects) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, trace_ctl- (Trace Port Control Signal)</B>\r
22358 </TD>\r
22359 </TR>\r
22360 <TR valign="top">\r
22361 <TD width=15% BGCOLOR=#C0C0C0>\r
22362 <B>PSU_IOU_SLCR_MIO_PIN_39@0XFF18009C</B>\r
22363 </TD>\r
22364 <TD width=15% BGCOLOR=#C0C0C0>\r
22365 <B>31:0</B>\r
22366 </TD>\r
22367 <TD width=10% BGCOLOR=#C0C0C0>\r
22368 <B>fe</B>\r
22369 </TD>\r
22370 <TD width=10% BGCOLOR=#C0C0C0>\r
22371 <B></B>\r
22372 </TD>\r
22373 <TD width=15% BGCOLOR=#C0C0C0>\r
22374 <B>10</B>\r
22375 </TD>\r
22376 <TD width=35% BGCOLOR=#C0C0C0>\r
22377 <B>Configures MIO Pin 39 peripheral interface mapping</B>\r
22378 </TD>\r
22379 </TR>\r
22380 </TABLE>\r
22381 <P>\r
22382 <H2><a name="MIO_PIN_40">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_40</a></H2>\r
22383 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22384 <TR valign="top">\r
22385 <TD width=15% BGCOLOR=#FFFF00>\r
22386 <B>Register Name</B>\r
22387 </TD>\r
22388 <TD width=15% BGCOLOR=#FFFF00>\r
22389 <B>Address</B>\r
22390 </TD>\r
22391 <TD width=10% BGCOLOR=#FFFF00>\r
22392 <B>Width</B>\r
22393 </TD>\r
22394 <TD width=10% BGCOLOR=#FFFF00>\r
22395 <B>Type</B>\r
22396 </TD>\r
22397 <TD width=15% BGCOLOR=#FFFF00>\r
22398 <B>Reset Value</B>\r
22399 </TD>\r
22400 <TD width=35% BGCOLOR=#FFFF00>\r
22401 <B>Description</B>\r
22402 </TD>\r
22403 </TR>\r
22404 <TR valign="top">\r
22405 <TD width=15% BGCOLOR=#FBF5EF>\r
22406 <B>MIO_PIN_40</B>\r
22407 </TD>\r
22408 <TD width=15% BGCOLOR=#FBF5EF>\r
22409 <B>0XFF1800A0</B>\r
22410 </TD>\r
22411 <TD width=10% BGCOLOR=#FBF5EF>\r
22412 <B>32</B>\r
22413 </TD>\r
22414 <TD width=10% BGCOLOR=#FBF5EF>\r
22415 <B>rw</B>\r
22416 </TD>\r
22417 <TD width=15% BGCOLOR=#FBF5EF>\r
22418 <B>0x00000000</B>\r
22419 </TD>\r
22420 <TD width=35% BGCOLOR=#FBF5EF>\r
22421 <B>--</B>\r
22422 </TD>\r
22423 </TR>\r
22424 </TABLE>\r
22425 <P>\r
22426 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22427 <TR valign="top">\r
22428 <TD width=15% BGCOLOR=#C0FFC0>\r
22429 <B>Field Name</B>\r
22430 </TD>\r
22431 <TD width=15% BGCOLOR=#C0FFC0>\r
22432 <B>Bits</B>\r
22433 </TD>\r
22434 <TD width=10% BGCOLOR=#C0FFC0>\r
22435 <B>Mask</B>\r
22436 </TD>\r
22437 <TD width=10% BGCOLOR=#C0FFC0>\r
22438 <B>Value</B>\r
22439 </TD>\r
22440 <TD width=15% BGCOLOR=#C0FFC0>\r
22441 <B>Shifted Value</B>\r
22442 </TD>\r
22443 <TD width=35% BGCOLOR=#C0FFC0>\r
22444 <B>Description</B>\r
22445 </TD>\r
22446 </TR>\r
22447 <TR valign="top">\r
22448 <TD width=15% BGCOLOR=#FBF5EF>\r
22449 <B>PSU_IOU_SLCR_MIO_PIN_40_L0_SEL</B>\r
22450 </TD>\r
22451 <TD width=15% BGCOLOR=#FBF5EF>\r
22452 <B>1:1</B>\r
22453 </TD>\r
22454 <TD width=10% BGCOLOR=#FBF5EF>\r
22455 <B>2</B>\r
22456 </TD>\r
22457 <TD width=10% BGCOLOR=#FBF5EF>\r
22458 <B>0</B>\r
22459 </TD>\r
22460 <TD width=15% BGCOLOR=#FBF5EF>\r
22461 <B>0</B>\r
22462 </TD>\r
22463 <TD width=35% BGCOLOR=#FBF5EF>\r
22464 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Output, gem1_rgmii_txd[1]- (TX RGMII data)</B>\r
22465 </TD>\r
22466 </TR>\r
22467 <TR valign="top">\r
22468 <TD width=15% BGCOLOR=#FBF5EF>\r
22469 <B>PSU_IOU_SLCR_MIO_PIN_40_L1_SEL</B>\r
22470 </TD>\r
22471 <TD width=15% BGCOLOR=#FBF5EF>\r
22472 <B>2:2</B>\r
22473 </TD>\r
22474 <TD width=10% BGCOLOR=#FBF5EF>\r
22475 <B>4</B>\r
22476 </TD>\r
22477 <TD width=10% BGCOLOR=#FBF5EF>\r
22478 <B>0</B>\r
22479 </TD>\r
22480 <TD width=15% BGCOLOR=#FBF5EF>\r
22481 <B>0</B>\r
22482 </TD>\r
22483 <TD width=35% BGCOLOR=#FBF5EF>\r
22484 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
22485 </TD>\r
22486 </TR>\r
22487 <TR valign="top">\r
22488 <TD width=15% BGCOLOR=#FBF5EF>\r
22489 <B>PSU_IOU_SLCR_MIO_PIN_40_L2_SEL</B>\r
22490 </TD>\r
22491 <TD width=15% BGCOLOR=#FBF5EF>\r
22492 <B>4:3</B>\r
22493 </TD>\r
22494 <TD width=10% BGCOLOR=#FBF5EF>\r
22495 <B>18</B>\r
22496 </TD>\r
22497 <TD width=10% BGCOLOR=#FBF5EF>\r
22498 <B>2</B>\r
22499 </TD>\r
22500 <TD width=15% BGCOLOR=#FBF5EF>\r
22501 <B>10</B>\r
22502 </TD>\r
22503 <TD width=35% BGCOLOR=#FBF5EF>\r
22504 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_cmd_in- (Command Indicator) = sd0, Output, sdio0_cmd_out- (Command Indicator) 2= sd1, Input, sd1_data_in[5]- (8-bit Data bus) = sd1, Output, sdio1_data_out[5]- (8-bit Data bus) 3= Not Used</B>\r
22505 </TD>\r
22506 </TR>\r
22507 <TR valign="top">\r
22508 <TD width=15% BGCOLOR=#FBF5EF>\r
22509 <B>PSU_IOU_SLCR_MIO_PIN_40_L3_SEL</B>\r
22510 </TD>\r
22511 <TD width=15% BGCOLOR=#FBF5EF>\r
22512 <B>7:5</B>\r
22513 </TD>\r
22514 <TD width=10% BGCOLOR=#FBF5EF>\r
22515 <B>e0</B>\r
22516 </TD>\r
22517 <TD width=10% BGCOLOR=#FBF5EF>\r
22518 <B>0</B>\r
22519 </TD>\r
22520 <TD width=15% BGCOLOR=#FBF5EF>\r
22521 <B>0</B>\r
22522 </TD>\r
22523 <TD width=35% BGCOLOR=#FBF5EF>\r
22524 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[14]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[14]- (GPIO bank 1) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= pjtag, Output, pjtag_tdo- (PJTAG TDO) 4= spi0, Output, spi0_n_ss_out[1]- (SPI Master Selects) 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[0]- (Trace Port Databus)</B>\r
22525 </TD>\r
22526 </TR>\r
22527 <TR valign="top">\r
22528 <TD width=15% BGCOLOR=#C0C0C0>\r
22529 <B>PSU_IOU_SLCR_MIO_PIN_40@0XFF1800A0</B>\r
22530 </TD>\r
22531 <TD width=15% BGCOLOR=#C0C0C0>\r
22532 <B>31:0</B>\r
22533 </TD>\r
22534 <TD width=10% BGCOLOR=#C0C0C0>\r
22535 <B>fe</B>\r
22536 </TD>\r
22537 <TD width=10% BGCOLOR=#C0C0C0>\r
22538 <B></B>\r
22539 </TD>\r
22540 <TD width=15% BGCOLOR=#C0C0C0>\r
22541 <B>10</B>\r
22542 </TD>\r
22543 <TD width=35% BGCOLOR=#C0C0C0>\r
22544 <B>Configures MIO Pin 40 peripheral interface mapping</B>\r
22545 </TD>\r
22546 </TR>\r
22547 </TABLE>\r
22548 <P>\r
22549 <H2><a name="MIO_PIN_41">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_41</a></H2>\r
22550 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22551 <TR valign="top">\r
22552 <TD width=15% BGCOLOR=#FFFF00>\r
22553 <B>Register Name</B>\r
22554 </TD>\r
22555 <TD width=15% BGCOLOR=#FFFF00>\r
22556 <B>Address</B>\r
22557 </TD>\r
22558 <TD width=10% BGCOLOR=#FFFF00>\r
22559 <B>Width</B>\r
22560 </TD>\r
22561 <TD width=10% BGCOLOR=#FFFF00>\r
22562 <B>Type</B>\r
22563 </TD>\r
22564 <TD width=15% BGCOLOR=#FFFF00>\r
22565 <B>Reset Value</B>\r
22566 </TD>\r
22567 <TD width=35% BGCOLOR=#FFFF00>\r
22568 <B>Description</B>\r
22569 </TD>\r
22570 </TR>\r
22571 <TR valign="top">\r
22572 <TD width=15% BGCOLOR=#FBF5EF>\r
22573 <B>MIO_PIN_41</B>\r
22574 </TD>\r
22575 <TD width=15% BGCOLOR=#FBF5EF>\r
22576 <B>0XFF1800A4</B>\r
22577 </TD>\r
22578 <TD width=10% BGCOLOR=#FBF5EF>\r
22579 <B>32</B>\r
22580 </TD>\r
22581 <TD width=10% BGCOLOR=#FBF5EF>\r
22582 <B>rw</B>\r
22583 </TD>\r
22584 <TD width=15% BGCOLOR=#FBF5EF>\r
22585 <B>0x00000000</B>\r
22586 </TD>\r
22587 <TD width=35% BGCOLOR=#FBF5EF>\r
22588 <B>--</B>\r
22589 </TD>\r
22590 </TR>\r
22591 </TABLE>\r
22592 <P>\r
22593 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22594 <TR valign="top">\r
22595 <TD width=15% BGCOLOR=#C0FFC0>\r
22596 <B>Field Name</B>\r
22597 </TD>\r
22598 <TD width=15% BGCOLOR=#C0FFC0>\r
22599 <B>Bits</B>\r
22600 </TD>\r
22601 <TD width=10% BGCOLOR=#C0FFC0>\r
22602 <B>Mask</B>\r
22603 </TD>\r
22604 <TD width=10% BGCOLOR=#C0FFC0>\r
22605 <B>Value</B>\r
22606 </TD>\r
22607 <TD width=15% BGCOLOR=#C0FFC0>\r
22608 <B>Shifted Value</B>\r
22609 </TD>\r
22610 <TD width=35% BGCOLOR=#C0FFC0>\r
22611 <B>Description</B>\r
22612 </TD>\r
22613 </TR>\r
22614 <TR valign="top">\r
22615 <TD width=15% BGCOLOR=#FBF5EF>\r
22616 <B>PSU_IOU_SLCR_MIO_PIN_41_L0_SEL</B>\r
22617 </TD>\r
22618 <TD width=15% BGCOLOR=#FBF5EF>\r
22619 <B>1:1</B>\r
22620 </TD>\r
22621 <TD width=10% BGCOLOR=#FBF5EF>\r
22622 <B>2</B>\r
22623 </TD>\r
22624 <TD width=10% BGCOLOR=#FBF5EF>\r
22625 <B>0</B>\r
22626 </TD>\r
22627 <TD width=15% BGCOLOR=#FBF5EF>\r
22628 <B>0</B>\r
22629 </TD>\r
22630 <TD width=35% BGCOLOR=#FBF5EF>\r
22631 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Output, gem1_rgmii_txd[2]- (TX RGMII data)</B>\r
22632 </TD>\r
22633 </TR>\r
22634 <TR valign="top">\r
22635 <TD width=15% BGCOLOR=#FBF5EF>\r
22636 <B>PSU_IOU_SLCR_MIO_PIN_41_L1_SEL</B>\r
22637 </TD>\r
22638 <TD width=15% BGCOLOR=#FBF5EF>\r
22639 <B>2:2</B>\r
22640 </TD>\r
22641 <TD width=10% BGCOLOR=#FBF5EF>\r
22642 <B>4</B>\r
22643 </TD>\r
22644 <TD width=10% BGCOLOR=#FBF5EF>\r
22645 <B>0</B>\r
22646 </TD>\r
22647 <TD width=15% BGCOLOR=#FBF5EF>\r
22648 <B>0</B>\r
22649 </TD>\r
22650 <TD width=35% BGCOLOR=#FBF5EF>\r
22651 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
22652 </TD>\r
22653 </TR>\r
22654 <TR valign="top">\r
22655 <TD width=15% BGCOLOR=#FBF5EF>\r
22656 <B>PSU_IOU_SLCR_MIO_PIN_41_L2_SEL</B>\r
22657 </TD>\r
22658 <TD width=15% BGCOLOR=#FBF5EF>\r
22659 <B>4:3</B>\r
22660 </TD>\r
22661 <TD width=10% BGCOLOR=#FBF5EF>\r
22662 <B>18</B>\r
22663 </TD>\r
22664 <TD width=10% BGCOLOR=#FBF5EF>\r
22665 <B>2</B>\r
22666 </TD>\r
22667 <TD width=15% BGCOLOR=#FBF5EF>\r
22668 <B>10</B>\r
22669 </TD>\r
22670 <TD width=35% BGCOLOR=#FBF5EF>\r
22671 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[0]- (8-bit Data bus) = sd0, Output, sdio0_data_out[0]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[6]- (8-bit Data bus) = sd1, Output, sdio1_data_out[6]- (8-bit Data bus) 3= Not Used</B>\r
22672 </TD>\r
22673 </TR>\r
22674 <TR valign="top">\r
22675 <TD width=15% BGCOLOR=#FBF5EF>\r
22676 <B>PSU_IOU_SLCR_MIO_PIN_41_L3_SEL</B>\r
22677 </TD>\r
22678 <TD width=15% BGCOLOR=#FBF5EF>\r
22679 <B>7:5</B>\r
22680 </TD>\r
22681 <TD width=10% BGCOLOR=#FBF5EF>\r
22682 <B>e0</B>\r
22683 </TD>\r
22684 <TD width=10% BGCOLOR=#FBF5EF>\r
22685 <B>0</B>\r
22686 </TD>\r
22687 <TD width=15% BGCOLOR=#FBF5EF>\r
22688 <B>0</B>\r
22689 </TD>\r
22690 <TD width=35% BGCOLOR=#FBF5EF>\r
22691 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[15]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[15]- (GPIO bank 1) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tms- (PJTAG TMS) 4= spi0, Input, spi0_n_ss_in- (SPI Master Selects) 4= spi0, Output, spi0_n_ss_out[0]- (SPI Master Selects) 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[1]- (Trace Port Databus)</B>\r
22692 </TD>\r
22693 </TR>\r
22694 <TR valign="top">\r
22695 <TD width=15% BGCOLOR=#C0C0C0>\r
22696 <B>PSU_IOU_SLCR_MIO_PIN_41@0XFF1800A4</B>\r
22697 </TD>\r
22698 <TD width=15% BGCOLOR=#C0C0C0>\r
22699 <B>31:0</B>\r
22700 </TD>\r
22701 <TD width=10% BGCOLOR=#C0C0C0>\r
22702 <B>fe</B>\r
22703 </TD>\r
22704 <TD width=10% BGCOLOR=#C0C0C0>\r
22705 <B></B>\r
22706 </TD>\r
22707 <TD width=15% BGCOLOR=#C0C0C0>\r
22708 <B>10</B>\r
22709 </TD>\r
22710 <TD width=35% BGCOLOR=#C0C0C0>\r
22711 <B>Configures MIO Pin 41 peripheral interface mapping</B>\r
22712 </TD>\r
22713 </TR>\r
22714 </TABLE>\r
22715 <P>\r
22716 <H2><a name="MIO_PIN_42">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_42</a></H2>\r
22717 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22718 <TR valign="top">\r
22719 <TD width=15% BGCOLOR=#FFFF00>\r
22720 <B>Register Name</B>\r
22721 </TD>\r
22722 <TD width=15% BGCOLOR=#FFFF00>\r
22723 <B>Address</B>\r
22724 </TD>\r
22725 <TD width=10% BGCOLOR=#FFFF00>\r
22726 <B>Width</B>\r
22727 </TD>\r
22728 <TD width=10% BGCOLOR=#FFFF00>\r
22729 <B>Type</B>\r
22730 </TD>\r
22731 <TD width=15% BGCOLOR=#FFFF00>\r
22732 <B>Reset Value</B>\r
22733 </TD>\r
22734 <TD width=35% BGCOLOR=#FFFF00>\r
22735 <B>Description</B>\r
22736 </TD>\r
22737 </TR>\r
22738 <TR valign="top">\r
22739 <TD width=15% BGCOLOR=#FBF5EF>\r
22740 <B>MIO_PIN_42</B>\r
22741 </TD>\r
22742 <TD width=15% BGCOLOR=#FBF5EF>\r
22743 <B>0XFF1800A8</B>\r
22744 </TD>\r
22745 <TD width=10% BGCOLOR=#FBF5EF>\r
22746 <B>32</B>\r
22747 </TD>\r
22748 <TD width=10% BGCOLOR=#FBF5EF>\r
22749 <B>rw</B>\r
22750 </TD>\r
22751 <TD width=15% BGCOLOR=#FBF5EF>\r
22752 <B>0x00000000</B>\r
22753 </TD>\r
22754 <TD width=35% BGCOLOR=#FBF5EF>\r
22755 <B>--</B>\r
22756 </TD>\r
22757 </TR>\r
22758 </TABLE>\r
22759 <P>\r
22760 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22761 <TR valign="top">\r
22762 <TD width=15% BGCOLOR=#C0FFC0>\r
22763 <B>Field Name</B>\r
22764 </TD>\r
22765 <TD width=15% BGCOLOR=#C0FFC0>\r
22766 <B>Bits</B>\r
22767 </TD>\r
22768 <TD width=10% BGCOLOR=#C0FFC0>\r
22769 <B>Mask</B>\r
22770 </TD>\r
22771 <TD width=10% BGCOLOR=#C0FFC0>\r
22772 <B>Value</B>\r
22773 </TD>\r
22774 <TD width=15% BGCOLOR=#C0FFC0>\r
22775 <B>Shifted Value</B>\r
22776 </TD>\r
22777 <TD width=35% BGCOLOR=#C0FFC0>\r
22778 <B>Description</B>\r
22779 </TD>\r
22780 </TR>\r
22781 <TR valign="top">\r
22782 <TD width=15% BGCOLOR=#FBF5EF>\r
22783 <B>PSU_IOU_SLCR_MIO_PIN_42_L0_SEL</B>\r
22784 </TD>\r
22785 <TD width=15% BGCOLOR=#FBF5EF>\r
22786 <B>1:1</B>\r
22787 </TD>\r
22788 <TD width=10% BGCOLOR=#FBF5EF>\r
22789 <B>2</B>\r
22790 </TD>\r
22791 <TD width=10% BGCOLOR=#FBF5EF>\r
22792 <B>0</B>\r
22793 </TD>\r
22794 <TD width=15% BGCOLOR=#FBF5EF>\r
22795 <B>0</B>\r
22796 </TD>\r
22797 <TD width=35% BGCOLOR=#FBF5EF>\r
22798 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Output, gem1_rgmii_txd[3]- (TX RGMII data)</B>\r
22799 </TD>\r
22800 </TR>\r
22801 <TR valign="top">\r
22802 <TD width=15% BGCOLOR=#FBF5EF>\r
22803 <B>PSU_IOU_SLCR_MIO_PIN_42_L1_SEL</B>\r
22804 </TD>\r
22805 <TD width=15% BGCOLOR=#FBF5EF>\r
22806 <B>2:2</B>\r
22807 </TD>\r
22808 <TD width=10% BGCOLOR=#FBF5EF>\r
22809 <B>4</B>\r
22810 </TD>\r
22811 <TD width=10% BGCOLOR=#FBF5EF>\r
22812 <B>0</B>\r
22813 </TD>\r
22814 <TD width=15% BGCOLOR=#FBF5EF>\r
22815 <B>0</B>\r
22816 </TD>\r
22817 <TD width=35% BGCOLOR=#FBF5EF>\r
22818 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
22819 </TD>\r
22820 </TR>\r
22821 <TR valign="top">\r
22822 <TD width=15% BGCOLOR=#FBF5EF>\r
22823 <B>PSU_IOU_SLCR_MIO_PIN_42_L2_SEL</B>\r
22824 </TD>\r
22825 <TD width=15% BGCOLOR=#FBF5EF>\r
22826 <B>4:3</B>\r
22827 </TD>\r
22828 <TD width=10% BGCOLOR=#FBF5EF>\r
22829 <B>18</B>\r
22830 </TD>\r
22831 <TD width=10% BGCOLOR=#FBF5EF>\r
22832 <B>2</B>\r
22833 </TD>\r
22834 <TD width=15% BGCOLOR=#FBF5EF>\r
22835 <B>10</B>\r
22836 </TD>\r
22837 <TD width=35% BGCOLOR=#FBF5EF>\r
22838 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[1]- (8-bit Data bus) = sd0, Output, sdio0_data_out[1]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[7]- (8-bit Data bus) = sd1, Output, sdio1_data_out[7]- (8-bit Data bus) 3= Not Used</B>\r
22839 </TD>\r
22840 </TR>\r
22841 <TR valign="top">\r
22842 <TD width=15% BGCOLOR=#FBF5EF>\r
22843 <B>PSU_IOU_SLCR_MIO_PIN_42_L3_SEL</B>\r
22844 </TD>\r
22845 <TD width=15% BGCOLOR=#FBF5EF>\r
22846 <B>7:5</B>\r
22847 </TD>\r
22848 <TD width=10% BGCOLOR=#FBF5EF>\r
22849 <B>e0</B>\r
22850 </TD>\r
22851 <TD width=10% BGCOLOR=#FBF5EF>\r
22852 <B>0</B>\r
22853 </TD>\r
22854 <TD width=15% BGCOLOR=#FBF5EF>\r
22855 <B>0</B>\r
22856 </TD>\r
22857 <TD width=35% BGCOLOR=#FBF5EF>\r
22858 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[16]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[16]- (GPIO bank 1) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi0, Input, spi0_mi- (MISO signal) 4= spi0, Output, spi0_so- (MISO signal) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[2]- (Trace Port Databus)</B>\r
22859 </TD>\r
22860 </TR>\r
22861 <TR valign="top">\r
22862 <TD width=15% BGCOLOR=#C0C0C0>\r
22863 <B>PSU_IOU_SLCR_MIO_PIN_42@0XFF1800A8</B>\r
22864 </TD>\r
22865 <TD width=15% BGCOLOR=#C0C0C0>\r
22866 <B>31:0</B>\r
22867 </TD>\r
22868 <TD width=10% BGCOLOR=#C0C0C0>\r
22869 <B>fe</B>\r
22870 </TD>\r
22871 <TD width=10% BGCOLOR=#C0C0C0>\r
22872 <B></B>\r
22873 </TD>\r
22874 <TD width=15% BGCOLOR=#C0C0C0>\r
22875 <B>10</B>\r
22876 </TD>\r
22877 <TD width=35% BGCOLOR=#C0C0C0>\r
22878 <B>Configures MIO Pin 42 peripheral interface mapping</B>\r
22879 </TD>\r
22880 </TR>\r
22881 </TABLE>\r
22882 <P>\r
22883 <H2><a name="MIO_PIN_43">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_43</a></H2>\r
22884 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22885 <TR valign="top">\r
22886 <TD width=15% BGCOLOR=#FFFF00>\r
22887 <B>Register Name</B>\r
22888 </TD>\r
22889 <TD width=15% BGCOLOR=#FFFF00>\r
22890 <B>Address</B>\r
22891 </TD>\r
22892 <TD width=10% BGCOLOR=#FFFF00>\r
22893 <B>Width</B>\r
22894 </TD>\r
22895 <TD width=10% BGCOLOR=#FFFF00>\r
22896 <B>Type</B>\r
22897 </TD>\r
22898 <TD width=15% BGCOLOR=#FFFF00>\r
22899 <B>Reset Value</B>\r
22900 </TD>\r
22901 <TD width=35% BGCOLOR=#FFFF00>\r
22902 <B>Description</B>\r
22903 </TD>\r
22904 </TR>\r
22905 <TR valign="top">\r
22906 <TD width=15% BGCOLOR=#FBF5EF>\r
22907 <B>MIO_PIN_43</B>\r
22908 </TD>\r
22909 <TD width=15% BGCOLOR=#FBF5EF>\r
22910 <B>0XFF1800AC</B>\r
22911 </TD>\r
22912 <TD width=10% BGCOLOR=#FBF5EF>\r
22913 <B>32</B>\r
22914 </TD>\r
22915 <TD width=10% BGCOLOR=#FBF5EF>\r
22916 <B>rw</B>\r
22917 </TD>\r
22918 <TD width=15% BGCOLOR=#FBF5EF>\r
22919 <B>0x00000000</B>\r
22920 </TD>\r
22921 <TD width=35% BGCOLOR=#FBF5EF>\r
22922 <B>--</B>\r
22923 </TD>\r
22924 </TR>\r
22925 </TABLE>\r
22926 <P>\r
22927 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
22928 <TR valign="top">\r
22929 <TD width=15% BGCOLOR=#C0FFC0>\r
22930 <B>Field Name</B>\r
22931 </TD>\r
22932 <TD width=15% BGCOLOR=#C0FFC0>\r
22933 <B>Bits</B>\r
22934 </TD>\r
22935 <TD width=10% BGCOLOR=#C0FFC0>\r
22936 <B>Mask</B>\r
22937 </TD>\r
22938 <TD width=10% BGCOLOR=#C0FFC0>\r
22939 <B>Value</B>\r
22940 </TD>\r
22941 <TD width=15% BGCOLOR=#C0FFC0>\r
22942 <B>Shifted Value</B>\r
22943 </TD>\r
22944 <TD width=35% BGCOLOR=#C0FFC0>\r
22945 <B>Description</B>\r
22946 </TD>\r
22947 </TR>\r
22948 <TR valign="top">\r
22949 <TD width=15% BGCOLOR=#FBF5EF>\r
22950 <B>PSU_IOU_SLCR_MIO_PIN_43_L0_SEL</B>\r
22951 </TD>\r
22952 <TD width=15% BGCOLOR=#FBF5EF>\r
22953 <B>1:1</B>\r
22954 </TD>\r
22955 <TD width=10% BGCOLOR=#FBF5EF>\r
22956 <B>2</B>\r
22957 </TD>\r
22958 <TD width=10% BGCOLOR=#FBF5EF>\r
22959 <B>0</B>\r
22960 </TD>\r
22961 <TD width=15% BGCOLOR=#FBF5EF>\r
22962 <B>0</B>\r
22963 </TD>\r
22964 <TD width=35% BGCOLOR=#FBF5EF>\r
22965 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Output, gem1_rgmii_tx_ctl- (TX RGMII control)</B>\r
22966 </TD>\r
22967 </TR>\r
22968 <TR valign="top">\r
22969 <TD width=15% BGCOLOR=#FBF5EF>\r
22970 <B>PSU_IOU_SLCR_MIO_PIN_43_L1_SEL</B>\r
22971 </TD>\r
22972 <TD width=15% BGCOLOR=#FBF5EF>\r
22973 <B>2:2</B>\r
22974 </TD>\r
22975 <TD width=10% BGCOLOR=#FBF5EF>\r
22976 <B>4</B>\r
22977 </TD>\r
22978 <TD width=10% BGCOLOR=#FBF5EF>\r
22979 <B>0</B>\r
22980 </TD>\r
22981 <TD width=15% BGCOLOR=#FBF5EF>\r
22982 <B>0</B>\r
22983 </TD>\r
22984 <TD width=35% BGCOLOR=#FBF5EF>\r
22985 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
22986 </TD>\r
22987 </TR>\r
22988 <TR valign="top">\r
22989 <TD width=15% BGCOLOR=#FBF5EF>\r
22990 <B>PSU_IOU_SLCR_MIO_PIN_43_L2_SEL</B>\r
22991 </TD>\r
22992 <TD width=15% BGCOLOR=#FBF5EF>\r
22993 <B>4:3</B>\r
22994 </TD>\r
22995 <TD width=10% BGCOLOR=#FBF5EF>\r
22996 <B>18</B>\r
22997 </TD>\r
22998 <TD width=10% BGCOLOR=#FBF5EF>\r
22999 <B>2</B>\r
23000 </TD>\r
23001 <TD width=15% BGCOLOR=#FBF5EF>\r
23002 <B>10</B>\r
23003 </TD>\r
23004 <TD width=35% BGCOLOR=#FBF5EF>\r
23005 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[2]- (8-bit Data bus) = sd0, Output, sdio0_data_out[2]- (8-bit Data bus) 2= sd1, Output, sdio1_bus_pow- (SD card bus power) 3= Not Used</B>\r
23006 </TD>\r
23007 </TR>\r
23008 <TR valign="top">\r
23009 <TD width=15% BGCOLOR=#FBF5EF>\r
23010 <B>PSU_IOU_SLCR_MIO_PIN_43_L3_SEL</B>\r
23011 </TD>\r
23012 <TD width=15% BGCOLOR=#FBF5EF>\r
23013 <B>7:5</B>\r
23014 </TD>\r
23015 <TD width=10% BGCOLOR=#FBF5EF>\r
23016 <B>e0</B>\r
23017 </TD>\r
23018 <TD width=10% BGCOLOR=#FBF5EF>\r
23019 <B>0</B>\r
23020 </TD>\r
23021 <TD width=15% BGCOLOR=#FBF5EF>\r
23022 <B>0</B>\r
23023 </TD>\r
23024 <TD width=35% BGCOLOR=#FBF5EF>\r
23025 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[17]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[17]- (GPIO bank 1) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi0, Output, spi0_mo- (MOSI signal) 4= spi0, Input, spi0_si- (MOSI signal) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[3]- (Trace Port Databus)</B>\r
23026 </TD>\r
23027 </TR>\r
23028 <TR valign="top">\r
23029 <TD width=15% BGCOLOR=#C0C0C0>\r
23030 <B>PSU_IOU_SLCR_MIO_PIN_43@0XFF1800AC</B>\r
23031 </TD>\r
23032 <TD width=15% BGCOLOR=#C0C0C0>\r
23033 <B>31:0</B>\r
23034 </TD>\r
23035 <TD width=10% BGCOLOR=#C0C0C0>\r
23036 <B>fe</B>\r
23037 </TD>\r
23038 <TD width=10% BGCOLOR=#C0C0C0>\r
23039 <B></B>\r
23040 </TD>\r
23041 <TD width=15% BGCOLOR=#C0C0C0>\r
23042 <B>10</B>\r
23043 </TD>\r
23044 <TD width=35% BGCOLOR=#C0C0C0>\r
23045 <B>Configures MIO Pin 43 peripheral interface mapping</B>\r
23046 </TD>\r
23047 </TR>\r
23048 </TABLE>\r
23049 <P>\r
23050 <H2><a name="MIO_PIN_44">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_44</a></H2>\r
23051 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23052 <TR valign="top">\r
23053 <TD width=15% BGCOLOR=#FFFF00>\r
23054 <B>Register Name</B>\r
23055 </TD>\r
23056 <TD width=15% BGCOLOR=#FFFF00>\r
23057 <B>Address</B>\r
23058 </TD>\r
23059 <TD width=10% BGCOLOR=#FFFF00>\r
23060 <B>Width</B>\r
23061 </TD>\r
23062 <TD width=10% BGCOLOR=#FFFF00>\r
23063 <B>Type</B>\r
23064 </TD>\r
23065 <TD width=15% BGCOLOR=#FFFF00>\r
23066 <B>Reset Value</B>\r
23067 </TD>\r
23068 <TD width=35% BGCOLOR=#FFFF00>\r
23069 <B>Description</B>\r
23070 </TD>\r
23071 </TR>\r
23072 <TR valign="top">\r
23073 <TD width=15% BGCOLOR=#FBF5EF>\r
23074 <B>MIO_PIN_44</B>\r
23075 </TD>\r
23076 <TD width=15% BGCOLOR=#FBF5EF>\r
23077 <B>0XFF1800B0</B>\r
23078 </TD>\r
23079 <TD width=10% BGCOLOR=#FBF5EF>\r
23080 <B>32</B>\r
23081 </TD>\r
23082 <TD width=10% BGCOLOR=#FBF5EF>\r
23083 <B>rw</B>\r
23084 </TD>\r
23085 <TD width=15% BGCOLOR=#FBF5EF>\r
23086 <B>0x00000000</B>\r
23087 </TD>\r
23088 <TD width=35% BGCOLOR=#FBF5EF>\r
23089 <B>--</B>\r
23090 </TD>\r
23091 </TR>\r
23092 </TABLE>\r
23093 <P>\r
23094 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23095 <TR valign="top">\r
23096 <TD width=15% BGCOLOR=#C0FFC0>\r
23097 <B>Field Name</B>\r
23098 </TD>\r
23099 <TD width=15% BGCOLOR=#C0FFC0>\r
23100 <B>Bits</B>\r
23101 </TD>\r
23102 <TD width=10% BGCOLOR=#C0FFC0>\r
23103 <B>Mask</B>\r
23104 </TD>\r
23105 <TD width=10% BGCOLOR=#C0FFC0>\r
23106 <B>Value</B>\r
23107 </TD>\r
23108 <TD width=15% BGCOLOR=#C0FFC0>\r
23109 <B>Shifted Value</B>\r
23110 </TD>\r
23111 <TD width=35% BGCOLOR=#C0FFC0>\r
23112 <B>Description</B>\r
23113 </TD>\r
23114 </TR>\r
23115 <TR valign="top">\r
23116 <TD width=15% BGCOLOR=#FBF5EF>\r
23117 <B>PSU_IOU_SLCR_MIO_PIN_44_L0_SEL</B>\r
23118 </TD>\r
23119 <TD width=15% BGCOLOR=#FBF5EF>\r
23120 <B>1:1</B>\r
23121 </TD>\r
23122 <TD width=10% BGCOLOR=#FBF5EF>\r
23123 <B>2</B>\r
23124 </TD>\r
23125 <TD width=10% BGCOLOR=#FBF5EF>\r
23126 <B>0</B>\r
23127 </TD>\r
23128 <TD width=15% BGCOLOR=#FBF5EF>\r
23129 <B>0</B>\r
23130 </TD>\r
23131 <TD width=35% BGCOLOR=#FBF5EF>\r
23132 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Input, gem1_rgmii_rx_clk- (RX RGMII clock)</B>\r
23133 </TD>\r
23134 </TR>\r
23135 <TR valign="top">\r
23136 <TD width=15% BGCOLOR=#FBF5EF>\r
23137 <B>PSU_IOU_SLCR_MIO_PIN_44_L1_SEL</B>\r
23138 </TD>\r
23139 <TD width=15% BGCOLOR=#FBF5EF>\r
23140 <B>2:2</B>\r
23141 </TD>\r
23142 <TD width=10% BGCOLOR=#FBF5EF>\r
23143 <B>4</B>\r
23144 </TD>\r
23145 <TD width=10% BGCOLOR=#FBF5EF>\r
23146 <B>0</B>\r
23147 </TD>\r
23148 <TD width=15% BGCOLOR=#FBF5EF>\r
23149 <B>0</B>\r
23150 </TD>\r
23151 <TD width=35% BGCOLOR=#FBF5EF>\r
23152 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
23153 </TD>\r
23154 </TR>\r
23155 <TR valign="top">\r
23156 <TD width=15% BGCOLOR=#FBF5EF>\r
23157 <B>PSU_IOU_SLCR_MIO_PIN_44_L2_SEL</B>\r
23158 </TD>\r
23159 <TD width=15% BGCOLOR=#FBF5EF>\r
23160 <B>4:3</B>\r
23161 </TD>\r
23162 <TD width=10% BGCOLOR=#FBF5EF>\r
23163 <B>18</B>\r
23164 </TD>\r
23165 <TD width=10% BGCOLOR=#FBF5EF>\r
23166 <B>0</B>\r
23167 </TD>\r
23168 <TD width=15% BGCOLOR=#FBF5EF>\r
23169 <B>0</B>\r
23170 </TD>\r
23171 <TD width=35% BGCOLOR=#FBF5EF>\r
23172 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[3]- (8-bit Data bus) = sd0, Output, sdio0_data_out[3]- (8-bit Data bus) 2= sd1, Input, sdio1_wp- (SD card write protect from connector) 3= Not Used</B>\r
23173 </TD>\r
23174 </TR>\r
23175 <TR valign="top">\r
23176 <TD width=15% BGCOLOR=#FBF5EF>\r
23177 <B>PSU_IOU_SLCR_MIO_PIN_44_L3_SEL</B>\r
23178 </TD>\r
23179 <TD width=15% BGCOLOR=#FBF5EF>\r
23180 <B>7:5</B>\r
23181 </TD>\r
23182 <TD width=10% BGCOLOR=#FBF5EF>\r
23183 <B>e0</B>\r
23184 </TD>\r
23185 <TD width=10% BGCOLOR=#FBF5EF>\r
23186 <B>0</B>\r
23187 </TD>\r
23188 <TD width=15% BGCOLOR=#FBF5EF>\r
23189 <B>0</B>\r
23190 </TD>\r
23191 <TD width=35% BGCOLOR=#FBF5EF>\r
23192 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[18]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[18]- (GPIO bank 1) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_sclk_in- (SPI Clock) 4= spi1, Output, spi1_sclk_out- (SPI Clock) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= Not Used</B>\r
23193 </TD>\r
23194 </TR>\r
23195 <TR valign="top">\r
23196 <TD width=15% BGCOLOR=#C0C0C0>\r
23197 <B>PSU_IOU_SLCR_MIO_PIN_44@0XFF1800B0</B>\r
23198 </TD>\r
23199 <TD width=15% BGCOLOR=#C0C0C0>\r
23200 <B>31:0</B>\r
23201 </TD>\r
23202 <TD width=10% BGCOLOR=#C0C0C0>\r
23203 <B>fe</B>\r
23204 </TD>\r
23205 <TD width=10% BGCOLOR=#C0C0C0>\r
23206 <B></B>\r
23207 </TD>\r
23208 <TD width=15% BGCOLOR=#C0C0C0>\r
23209 <B>0</B>\r
23210 </TD>\r
23211 <TD width=35% BGCOLOR=#C0C0C0>\r
23212 <B>Configures MIO Pin 44 peripheral interface mapping</B>\r
23213 </TD>\r
23214 </TR>\r
23215 </TABLE>\r
23216 <P>\r
23217 <H2><a name="MIO_PIN_45">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_45</a></H2>\r
23218 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23219 <TR valign="top">\r
23220 <TD width=15% BGCOLOR=#FFFF00>\r
23221 <B>Register Name</B>\r
23222 </TD>\r
23223 <TD width=15% BGCOLOR=#FFFF00>\r
23224 <B>Address</B>\r
23225 </TD>\r
23226 <TD width=10% BGCOLOR=#FFFF00>\r
23227 <B>Width</B>\r
23228 </TD>\r
23229 <TD width=10% BGCOLOR=#FFFF00>\r
23230 <B>Type</B>\r
23231 </TD>\r
23232 <TD width=15% BGCOLOR=#FFFF00>\r
23233 <B>Reset Value</B>\r
23234 </TD>\r
23235 <TD width=35% BGCOLOR=#FFFF00>\r
23236 <B>Description</B>\r
23237 </TD>\r
23238 </TR>\r
23239 <TR valign="top">\r
23240 <TD width=15% BGCOLOR=#FBF5EF>\r
23241 <B>MIO_PIN_45</B>\r
23242 </TD>\r
23243 <TD width=15% BGCOLOR=#FBF5EF>\r
23244 <B>0XFF1800B4</B>\r
23245 </TD>\r
23246 <TD width=10% BGCOLOR=#FBF5EF>\r
23247 <B>32</B>\r
23248 </TD>\r
23249 <TD width=10% BGCOLOR=#FBF5EF>\r
23250 <B>rw</B>\r
23251 </TD>\r
23252 <TD width=15% BGCOLOR=#FBF5EF>\r
23253 <B>0x00000000</B>\r
23254 </TD>\r
23255 <TD width=35% BGCOLOR=#FBF5EF>\r
23256 <B>--</B>\r
23257 </TD>\r
23258 </TR>\r
23259 </TABLE>\r
23260 <P>\r
23261 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23262 <TR valign="top">\r
23263 <TD width=15% BGCOLOR=#C0FFC0>\r
23264 <B>Field Name</B>\r
23265 </TD>\r
23266 <TD width=15% BGCOLOR=#C0FFC0>\r
23267 <B>Bits</B>\r
23268 </TD>\r
23269 <TD width=10% BGCOLOR=#C0FFC0>\r
23270 <B>Mask</B>\r
23271 </TD>\r
23272 <TD width=10% BGCOLOR=#C0FFC0>\r
23273 <B>Value</B>\r
23274 </TD>\r
23275 <TD width=15% BGCOLOR=#C0FFC0>\r
23276 <B>Shifted Value</B>\r
23277 </TD>\r
23278 <TD width=35% BGCOLOR=#C0FFC0>\r
23279 <B>Description</B>\r
23280 </TD>\r
23281 </TR>\r
23282 <TR valign="top">\r
23283 <TD width=15% BGCOLOR=#FBF5EF>\r
23284 <B>PSU_IOU_SLCR_MIO_PIN_45_L0_SEL</B>\r
23285 </TD>\r
23286 <TD width=15% BGCOLOR=#FBF5EF>\r
23287 <B>1:1</B>\r
23288 </TD>\r
23289 <TD width=10% BGCOLOR=#FBF5EF>\r
23290 <B>2</B>\r
23291 </TD>\r
23292 <TD width=10% BGCOLOR=#FBF5EF>\r
23293 <B>0</B>\r
23294 </TD>\r
23295 <TD width=15% BGCOLOR=#FBF5EF>\r
23296 <B>0</B>\r
23297 </TD>\r
23298 <TD width=35% BGCOLOR=#FBF5EF>\r
23299 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Input, gem1_rgmii_rxd[0]- (RX RGMII data)</B>\r
23300 </TD>\r
23301 </TR>\r
23302 <TR valign="top">\r
23303 <TD width=15% BGCOLOR=#FBF5EF>\r
23304 <B>PSU_IOU_SLCR_MIO_PIN_45_L1_SEL</B>\r
23305 </TD>\r
23306 <TD width=15% BGCOLOR=#FBF5EF>\r
23307 <B>2:2</B>\r
23308 </TD>\r
23309 <TD width=10% BGCOLOR=#FBF5EF>\r
23310 <B>4</B>\r
23311 </TD>\r
23312 <TD width=10% BGCOLOR=#FBF5EF>\r
23313 <B>0</B>\r
23314 </TD>\r
23315 <TD width=15% BGCOLOR=#FBF5EF>\r
23316 <B>0</B>\r
23317 </TD>\r
23318 <TD width=35% BGCOLOR=#FBF5EF>\r
23319 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
23320 </TD>\r
23321 </TR>\r
23322 <TR valign="top">\r
23323 <TD width=15% BGCOLOR=#FBF5EF>\r
23324 <B>PSU_IOU_SLCR_MIO_PIN_45_L2_SEL</B>\r
23325 </TD>\r
23326 <TD width=15% BGCOLOR=#FBF5EF>\r
23327 <B>4:3</B>\r
23328 </TD>\r
23329 <TD width=10% BGCOLOR=#FBF5EF>\r
23330 <B>18</B>\r
23331 </TD>\r
23332 <TD width=10% BGCOLOR=#FBF5EF>\r
23333 <B>0</B>\r
23334 </TD>\r
23335 <TD width=15% BGCOLOR=#FBF5EF>\r
23336 <B>0</B>\r
23337 </TD>\r
23338 <TD width=35% BGCOLOR=#FBF5EF>\r
23339 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[4]- (8-bit Data bus) = sd0, Output, sdio0_data_out[4]- (8-bit Data bus) 2= sd1, Input, sdio1_cd_n- (SD card detect from connector) 3= Not Used</B>\r
23340 </TD>\r
23341 </TR>\r
23342 <TR valign="top">\r
23343 <TD width=15% BGCOLOR=#FBF5EF>\r
23344 <B>PSU_IOU_SLCR_MIO_PIN_45_L3_SEL</B>\r
23345 </TD>\r
23346 <TD width=15% BGCOLOR=#FBF5EF>\r
23347 <B>7:5</B>\r
23348 </TD>\r
23349 <TD width=10% BGCOLOR=#FBF5EF>\r
23350 <B>e0</B>\r
23351 </TD>\r
23352 <TD width=10% BGCOLOR=#FBF5EF>\r
23353 <B>0</B>\r
23354 </TD>\r
23355 <TD width=15% BGCOLOR=#FBF5EF>\r
23356 <B>0</B>\r
23357 </TD>\r
23358 <TD width=35% BGCOLOR=#FBF5EF>\r
23359 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[19]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[19]- (GPIO bank 1) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_n_ss_out[2]- (SPI Master Selects) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= Not Used</B>\r
23360 </TD>\r
23361 </TR>\r
23362 <TR valign="top">\r
23363 <TD width=15% BGCOLOR=#C0C0C0>\r
23364 <B>PSU_IOU_SLCR_MIO_PIN_45@0XFF1800B4</B>\r
23365 </TD>\r
23366 <TD width=15% BGCOLOR=#C0C0C0>\r
23367 <B>31:0</B>\r
23368 </TD>\r
23369 <TD width=10% BGCOLOR=#C0C0C0>\r
23370 <B>fe</B>\r
23371 </TD>\r
23372 <TD width=10% BGCOLOR=#C0C0C0>\r
23373 <B></B>\r
23374 </TD>\r
23375 <TD width=15% BGCOLOR=#C0C0C0>\r
23376 <B>0</B>\r
23377 </TD>\r
23378 <TD width=35% BGCOLOR=#C0C0C0>\r
23379 <B>Configures MIO Pin 45 peripheral interface mapping</B>\r
23380 </TD>\r
23381 </TR>\r
23382 </TABLE>\r
23383 <P>\r
23384 <H2><a name="MIO_PIN_46">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_46</a></H2>\r
23385 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23386 <TR valign="top">\r
23387 <TD width=15% BGCOLOR=#FFFF00>\r
23388 <B>Register Name</B>\r
23389 </TD>\r
23390 <TD width=15% BGCOLOR=#FFFF00>\r
23391 <B>Address</B>\r
23392 </TD>\r
23393 <TD width=10% BGCOLOR=#FFFF00>\r
23394 <B>Width</B>\r
23395 </TD>\r
23396 <TD width=10% BGCOLOR=#FFFF00>\r
23397 <B>Type</B>\r
23398 </TD>\r
23399 <TD width=15% BGCOLOR=#FFFF00>\r
23400 <B>Reset Value</B>\r
23401 </TD>\r
23402 <TD width=35% BGCOLOR=#FFFF00>\r
23403 <B>Description</B>\r
23404 </TD>\r
23405 </TR>\r
23406 <TR valign="top">\r
23407 <TD width=15% BGCOLOR=#FBF5EF>\r
23408 <B>MIO_PIN_46</B>\r
23409 </TD>\r
23410 <TD width=15% BGCOLOR=#FBF5EF>\r
23411 <B>0XFF1800B8</B>\r
23412 </TD>\r
23413 <TD width=10% BGCOLOR=#FBF5EF>\r
23414 <B>32</B>\r
23415 </TD>\r
23416 <TD width=10% BGCOLOR=#FBF5EF>\r
23417 <B>rw</B>\r
23418 </TD>\r
23419 <TD width=15% BGCOLOR=#FBF5EF>\r
23420 <B>0x00000000</B>\r
23421 </TD>\r
23422 <TD width=35% BGCOLOR=#FBF5EF>\r
23423 <B>--</B>\r
23424 </TD>\r
23425 </TR>\r
23426 </TABLE>\r
23427 <P>\r
23428 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23429 <TR valign="top">\r
23430 <TD width=15% BGCOLOR=#C0FFC0>\r
23431 <B>Field Name</B>\r
23432 </TD>\r
23433 <TD width=15% BGCOLOR=#C0FFC0>\r
23434 <B>Bits</B>\r
23435 </TD>\r
23436 <TD width=10% BGCOLOR=#C0FFC0>\r
23437 <B>Mask</B>\r
23438 </TD>\r
23439 <TD width=10% BGCOLOR=#C0FFC0>\r
23440 <B>Value</B>\r
23441 </TD>\r
23442 <TD width=15% BGCOLOR=#C0FFC0>\r
23443 <B>Shifted Value</B>\r
23444 </TD>\r
23445 <TD width=35% BGCOLOR=#C0FFC0>\r
23446 <B>Description</B>\r
23447 </TD>\r
23448 </TR>\r
23449 <TR valign="top">\r
23450 <TD width=15% BGCOLOR=#FBF5EF>\r
23451 <B>PSU_IOU_SLCR_MIO_PIN_46_L0_SEL</B>\r
23452 </TD>\r
23453 <TD width=15% BGCOLOR=#FBF5EF>\r
23454 <B>1:1</B>\r
23455 </TD>\r
23456 <TD width=10% BGCOLOR=#FBF5EF>\r
23457 <B>2</B>\r
23458 </TD>\r
23459 <TD width=10% BGCOLOR=#FBF5EF>\r
23460 <B>0</B>\r
23461 </TD>\r
23462 <TD width=15% BGCOLOR=#FBF5EF>\r
23463 <B>0</B>\r
23464 </TD>\r
23465 <TD width=35% BGCOLOR=#FBF5EF>\r
23466 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Input, gem1_rgmii_rxd[1]- (RX RGMII data)</B>\r
23467 </TD>\r
23468 </TR>\r
23469 <TR valign="top">\r
23470 <TD width=15% BGCOLOR=#FBF5EF>\r
23471 <B>PSU_IOU_SLCR_MIO_PIN_46_L1_SEL</B>\r
23472 </TD>\r
23473 <TD width=15% BGCOLOR=#FBF5EF>\r
23474 <B>2:2</B>\r
23475 </TD>\r
23476 <TD width=10% BGCOLOR=#FBF5EF>\r
23477 <B>4</B>\r
23478 </TD>\r
23479 <TD width=10% BGCOLOR=#FBF5EF>\r
23480 <B>0</B>\r
23481 </TD>\r
23482 <TD width=15% BGCOLOR=#FBF5EF>\r
23483 <B>0</B>\r
23484 </TD>\r
23485 <TD width=35% BGCOLOR=#FBF5EF>\r
23486 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
23487 </TD>\r
23488 </TR>\r
23489 <TR valign="top">\r
23490 <TD width=15% BGCOLOR=#FBF5EF>\r
23491 <B>PSU_IOU_SLCR_MIO_PIN_46_L2_SEL</B>\r
23492 </TD>\r
23493 <TD width=15% BGCOLOR=#FBF5EF>\r
23494 <B>4:3</B>\r
23495 </TD>\r
23496 <TD width=10% BGCOLOR=#FBF5EF>\r
23497 <B>18</B>\r
23498 </TD>\r
23499 <TD width=10% BGCOLOR=#FBF5EF>\r
23500 <B>2</B>\r
23501 </TD>\r
23502 <TD width=15% BGCOLOR=#FBF5EF>\r
23503 <B>10</B>\r
23504 </TD>\r
23505 <TD width=35% BGCOLOR=#FBF5EF>\r
23506 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[5]- (8-bit Data bus) = sd0, Output, sdio0_data_out[5]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[0]- (8-bit Data bus) = sd1, Output, sdio1_data_out[0]- (8-bit Data bus) 3= Not Used</B>\r
23507 </TD>\r
23508 </TR>\r
23509 <TR valign="top">\r
23510 <TD width=15% BGCOLOR=#FBF5EF>\r
23511 <B>PSU_IOU_SLCR_MIO_PIN_46_L3_SEL</B>\r
23512 </TD>\r
23513 <TD width=15% BGCOLOR=#FBF5EF>\r
23514 <B>7:5</B>\r
23515 </TD>\r
23516 <TD width=10% BGCOLOR=#FBF5EF>\r
23517 <B>e0</B>\r
23518 </TD>\r
23519 <TD width=10% BGCOLOR=#FBF5EF>\r
23520 <B>0</B>\r
23521 </TD>\r
23522 <TD width=15% BGCOLOR=#FBF5EF>\r
23523 <B>0</B>\r
23524 </TD>\r
23525 <TD width=35% BGCOLOR=#FBF5EF>\r
23526 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[20]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[20]- (GPIO bank 1) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Output, spi1_n_ss_out[1]- (SPI Master Selects) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= Not Used</B>\r
23527 </TD>\r
23528 </TR>\r
23529 <TR valign="top">\r
23530 <TD width=15% BGCOLOR=#C0C0C0>\r
23531 <B>PSU_IOU_SLCR_MIO_PIN_46@0XFF1800B8</B>\r
23532 </TD>\r
23533 <TD width=15% BGCOLOR=#C0C0C0>\r
23534 <B>31:0</B>\r
23535 </TD>\r
23536 <TD width=10% BGCOLOR=#C0C0C0>\r
23537 <B>fe</B>\r
23538 </TD>\r
23539 <TD width=10% BGCOLOR=#C0C0C0>\r
23540 <B></B>\r
23541 </TD>\r
23542 <TD width=15% BGCOLOR=#C0C0C0>\r
23543 <B>10</B>\r
23544 </TD>\r
23545 <TD width=35% BGCOLOR=#C0C0C0>\r
23546 <B>Configures MIO Pin 46 peripheral interface mapping</B>\r
23547 </TD>\r
23548 </TR>\r
23549 </TABLE>\r
23550 <P>\r
23551 <H2><a name="MIO_PIN_47">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_47</a></H2>\r
23552 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23553 <TR valign="top">\r
23554 <TD width=15% BGCOLOR=#FFFF00>\r
23555 <B>Register Name</B>\r
23556 </TD>\r
23557 <TD width=15% BGCOLOR=#FFFF00>\r
23558 <B>Address</B>\r
23559 </TD>\r
23560 <TD width=10% BGCOLOR=#FFFF00>\r
23561 <B>Width</B>\r
23562 </TD>\r
23563 <TD width=10% BGCOLOR=#FFFF00>\r
23564 <B>Type</B>\r
23565 </TD>\r
23566 <TD width=15% BGCOLOR=#FFFF00>\r
23567 <B>Reset Value</B>\r
23568 </TD>\r
23569 <TD width=35% BGCOLOR=#FFFF00>\r
23570 <B>Description</B>\r
23571 </TD>\r
23572 </TR>\r
23573 <TR valign="top">\r
23574 <TD width=15% BGCOLOR=#FBF5EF>\r
23575 <B>MIO_PIN_47</B>\r
23576 </TD>\r
23577 <TD width=15% BGCOLOR=#FBF5EF>\r
23578 <B>0XFF1800BC</B>\r
23579 </TD>\r
23580 <TD width=10% BGCOLOR=#FBF5EF>\r
23581 <B>32</B>\r
23582 </TD>\r
23583 <TD width=10% BGCOLOR=#FBF5EF>\r
23584 <B>rw</B>\r
23585 </TD>\r
23586 <TD width=15% BGCOLOR=#FBF5EF>\r
23587 <B>0x00000000</B>\r
23588 </TD>\r
23589 <TD width=35% BGCOLOR=#FBF5EF>\r
23590 <B>--</B>\r
23591 </TD>\r
23592 </TR>\r
23593 </TABLE>\r
23594 <P>\r
23595 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23596 <TR valign="top">\r
23597 <TD width=15% BGCOLOR=#C0FFC0>\r
23598 <B>Field Name</B>\r
23599 </TD>\r
23600 <TD width=15% BGCOLOR=#C0FFC0>\r
23601 <B>Bits</B>\r
23602 </TD>\r
23603 <TD width=10% BGCOLOR=#C0FFC0>\r
23604 <B>Mask</B>\r
23605 </TD>\r
23606 <TD width=10% BGCOLOR=#C0FFC0>\r
23607 <B>Value</B>\r
23608 </TD>\r
23609 <TD width=15% BGCOLOR=#C0FFC0>\r
23610 <B>Shifted Value</B>\r
23611 </TD>\r
23612 <TD width=35% BGCOLOR=#C0FFC0>\r
23613 <B>Description</B>\r
23614 </TD>\r
23615 </TR>\r
23616 <TR valign="top">\r
23617 <TD width=15% BGCOLOR=#FBF5EF>\r
23618 <B>PSU_IOU_SLCR_MIO_PIN_47_L0_SEL</B>\r
23619 </TD>\r
23620 <TD width=15% BGCOLOR=#FBF5EF>\r
23621 <B>1:1</B>\r
23622 </TD>\r
23623 <TD width=10% BGCOLOR=#FBF5EF>\r
23624 <B>2</B>\r
23625 </TD>\r
23626 <TD width=10% BGCOLOR=#FBF5EF>\r
23627 <B>0</B>\r
23628 </TD>\r
23629 <TD width=15% BGCOLOR=#FBF5EF>\r
23630 <B>0</B>\r
23631 </TD>\r
23632 <TD width=35% BGCOLOR=#FBF5EF>\r
23633 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Input, gem1_rgmii_rxd[2]- (RX RGMII data)</B>\r
23634 </TD>\r
23635 </TR>\r
23636 <TR valign="top">\r
23637 <TD width=15% BGCOLOR=#FBF5EF>\r
23638 <B>PSU_IOU_SLCR_MIO_PIN_47_L1_SEL</B>\r
23639 </TD>\r
23640 <TD width=15% BGCOLOR=#FBF5EF>\r
23641 <B>2:2</B>\r
23642 </TD>\r
23643 <TD width=10% BGCOLOR=#FBF5EF>\r
23644 <B>4</B>\r
23645 </TD>\r
23646 <TD width=10% BGCOLOR=#FBF5EF>\r
23647 <B>0</B>\r
23648 </TD>\r
23649 <TD width=15% BGCOLOR=#FBF5EF>\r
23650 <B>0</B>\r
23651 </TD>\r
23652 <TD width=35% BGCOLOR=#FBF5EF>\r
23653 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
23654 </TD>\r
23655 </TR>\r
23656 <TR valign="top">\r
23657 <TD width=15% BGCOLOR=#FBF5EF>\r
23658 <B>PSU_IOU_SLCR_MIO_PIN_47_L2_SEL</B>\r
23659 </TD>\r
23660 <TD width=15% BGCOLOR=#FBF5EF>\r
23661 <B>4:3</B>\r
23662 </TD>\r
23663 <TD width=10% BGCOLOR=#FBF5EF>\r
23664 <B>18</B>\r
23665 </TD>\r
23666 <TD width=10% BGCOLOR=#FBF5EF>\r
23667 <B>2</B>\r
23668 </TD>\r
23669 <TD width=15% BGCOLOR=#FBF5EF>\r
23670 <B>10</B>\r
23671 </TD>\r
23672 <TD width=35% BGCOLOR=#FBF5EF>\r
23673 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[6]- (8-bit Data bus) = sd0, Output, sdio0_data_out[6]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[1]- (8-bit Data bus) = sd1, Output, sdio1_data_out[1]- (8-bit Data bus) 3= Not Used</B>\r
23674 </TD>\r
23675 </TR>\r
23676 <TR valign="top">\r
23677 <TD width=15% BGCOLOR=#FBF5EF>\r
23678 <B>PSU_IOU_SLCR_MIO_PIN_47_L3_SEL</B>\r
23679 </TD>\r
23680 <TD width=15% BGCOLOR=#FBF5EF>\r
23681 <B>7:5</B>\r
23682 </TD>\r
23683 <TD width=10% BGCOLOR=#FBF5EF>\r
23684 <B>e0</B>\r
23685 </TD>\r
23686 <TD width=10% BGCOLOR=#FBF5EF>\r
23687 <B>0</B>\r
23688 </TD>\r
23689 <TD width=15% BGCOLOR=#FBF5EF>\r
23690 <B>0</B>\r
23691 </TD>\r
23692 <TD width=35% BGCOLOR=#FBF5EF>\r
23693 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[21]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[21]- (GPIO bank 1) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Input, spi1_n_ss_in- (SPI Master Selects) 4= spi1, Output, spi1_n_ss_out[0]- (SPI Master Selects) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= Not Used</B>\r
23694 </TD>\r
23695 </TR>\r
23696 <TR valign="top">\r
23697 <TD width=15% BGCOLOR=#C0C0C0>\r
23698 <B>PSU_IOU_SLCR_MIO_PIN_47@0XFF1800BC</B>\r
23699 </TD>\r
23700 <TD width=15% BGCOLOR=#C0C0C0>\r
23701 <B>31:0</B>\r
23702 </TD>\r
23703 <TD width=10% BGCOLOR=#C0C0C0>\r
23704 <B>fe</B>\r
23705 </TD>\r
23706 <TD width=10% BGCOLOR=#C0C0C0>\r
23707 <B></B>\r
23708 </TD>\r
23709 <TD width=15% BGCOLOR=#C0C0C0>\r
23710 <B>10</B>\r
23711 </TD>\r
23712 <TD width=35% BGCOLOR=#C0C0C0>\r
23713 <B>Configures MIO Pin 47 peripheral interface mapping</B>\r
23714 </TD>\r
23715 </TR>\r
23716 </TABLE>\r
23717 <P>\r
23718 <H2><a name="MIO_PIN_48">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_48</a></H2>\r
23719 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23720 <TR valign="top">\r
23721 <TD width=15% BGCOLOR=#FFFF00>\r
23722 <B>Register Name</B>\r
23723 </TD>\r
23724 <TD width=15% BGCOLOR=#FFFF00>\r
23725 <B>Address</B>\r
23726 </TD>\r
23727 <TD width=10% BGCOLOR=#FFFF00>\r
23728 <B>Width</B>\r
23729 </TD>\r
23730 <TD width=10% BGCOLOR=#FFFF00>\r
23731 <B>Type</B>\r
23732 </TD>\r
23733 <TD width=15% BGCOLOR=#FFFF00>\r
23734 <B>Reset Value</B>\r
23735 </TD>\r
23736 <TD width=35% BGCOLOR=#FFFF00>\r
23737 <B>Description</B>\r
23738 </TD>\r
23739 </TR>\r
23740 <TR valign="top">\r
23741 <TD width=15% BGCOLOR=#FBF5EF>\r
23742 <B>MIO_PIN_48</B>\r
23743 </TD>\r
23744 <TD width=15% BGCOLOR=#FBF5EF>\r
23745 <B>0XFF1800C0</B>\r
23746 </TD>\r
23747 <TD width=10% BGCOLOR=#FBF5EF>\r
23748 <B>32</B>\r
23749 </TD>\r
23750 <TD width=10% BGCOLOR=#FBF5EF>\r
23751 <B>rw</B>\r
23752 </TD>\r
23753 <TD width=15% BGCOLOR=#FBF5EF>\r
23754 <B>0x00000000</B>\r
23755 </TD>\r
23756 <TD width=35% BGCOLOR=#FBF5EF>\r
23757 <B>--</B>\r
23758 </TD>\r
23759 </TR>\r
23760 </TABLE>\r
23761 <P>\r
23762 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23763 <TR valign="top">\r
23764 <TD width=15% BGCOLOR=#C0FFC0>\r
23765 <B>Field Name</B>\r
23766 </TD>\r
23767 <TD width=15% BGCOLOR=#C0FFC0>\r
23768 <B>Bits</B>\r
23769 </TD>\r
23770 <TD width=10% BGCOLOR=#C0FFC0>\r
23771 <B>Mask</B>\r
23772 </TD>\r
23773 <TD width=10% BGCOLOR=#C0FFC0>\r
23774 <B>Value</B>\r
23775 </TD>\r
23776 <TD width=15% BGCOLOR=#C0FFC0>\r
23777 <B>Shifted Value</B>\r
23778 </TD>\r
23779 <TD width=35% BGCOLOR=#C0FFC0>\r
23780 <B>Description</B>\r
23781 </TD>\r
23782 </TR>\r
23783 <TR valign="top">\r
23784 <TD width=15% BGCOLOR=#FBF5EF>\r
23785 <B>PSU_IOU_SLCR_MIO_PIN_48_L0_SEL</B>\r
23786 </TD>\r
23787 <TD width=15% BGCOLOR=#FBF5EF>\r
23788 <B>1:1</B>\r
23789 </TD>\r
23790 <TD width=10% BGCOLOR=#FBF5EF>\r
23791 <B>2</B>\r
23792 </TD>\r
23793 <TD width=10% BGCOLOR=#FBF5EF>\r
23794 <B>0</B>\r
23795 </TD>\r
23796 <TD width=15% BGCOLOR=#FBF5EF>\r
23797 <B>0</B>\r
23798 </TD>\r
23799 <TD width=35% BGCOLOR=#FBF5EF>\r
23800 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Input, gem1_rgmii_rxd[3]- (RX RGMII data)</B>\r
23801 </TD>\r
23802 </TR>\r
23803 <TR valign="top">\r
23804 <TD width=15% BGCOLOR=#FBF5EF>\r
23805 <B>PSU_IOU_SLCR_MIO_PIN_48_L1_SEL</B>\r
23806 </TD>\r
23807 <TD width=15% BGCOLOR=#FBF5EF>\r
23808 <B>2:2</B>\r
23809 </TD>\r
23810 <TD width=10% BGCOLOR=#FBF5EF>\r
23811 <B>4</B>\r
23812 </TD>\r
23813 <TD width=10% BGCOLOR=#FBF5EF>\r
23814 <B>0</B>\r
23815 </TD>\r
23816 <TD width=15% BGCOLOR=#FBF5EF>\r
23817 <B>0</B>\r
23818 </TD>\r
23819 <TD width=35% BGCOLOR=#FBF5EF>\r
23820 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
23821 </TD>\r
23822 </TR>\r
23823 <TR valign="top">\r
23824 <TD width=15% BGCOLOR=#FBF5EF>\r
23825 <B>PSU_IOU_SLCR_MIO_PIN_48_L2_SEL</B>\r
23826 </TD>\r
23827 <TD width=15% BGCOLOR=#FBF5EF>\r
23828 <B>4:3</B>\r
23829 </TD>\r
23830 <TD width=10% BGCOLOR=#FBF5EF>\r
23831 <B>18</B>\r
23832 </TD>\r
23833 <TD width=10% BGCOLOR=#FBF5EF>\r
23834 <B>2</B>\r
23835 </TD>\r
23836 <TD width=15% BGCOLOR=#FBF5EF>\r
23837 <B>10</B>\r
23838 </TD>\r
23839 <TD width=35% BGCOLOR=#FBF5EF>\r
23840 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[7]- (8-bit Data bus) = sd0, Output, sdio0_data_out[7]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[2]- (8-bit Data bus) = sd1, Output, sdio1_data_out[2]- (8-bit Data bus) 3= Not Used</B>\r
23841 </TD>\r
23842 </TR>\r
23843 <TR valign="top">\r
23844 <TD width=15% BGCOLOR=#FBF5EF>\r
23845 <B>PSU_IOU_SLCR_MIO_PIN_48_L3_SEL</B>\r
23846 </TD>\r
23847 <TD width=15% BGCOLOR=#FBF5EF>\r
23848 <B>7:5</B>\r
23849 </TD>\r
23850 <TD width=10% BGCOLOR=#FBF5EF>\r
23851 <B>e0</B>\r
23852 </TD>\r
23853 <TD width=10% BGCOLOR=#FBF5EF>\r
23854 <B>0</B>\r
23855 </TD>\r
23856 <TD width=15% BGCOLOR=#FBF5EF>\r
23857 <B>0</B>\r
23858 </TD>\r
23859 <TD width=35% BGCOLOR=#FBF5EF>\r
23860 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[22]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[22]- (GPIO bank 1) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_mi- (MISO signal) 4= spi1, Output, spi1_so- (MISO signal) 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= Not Used</B>\r
23861 </TD>\r
23862 </TR>\r
23863 <TR valign="top">\r
23864 <TD width=15% BGCOLOR=#C0C0C0>\r
23865 <B>PSU_IOU_SLCR_MIO_PIN_48@0XFF1800C0</B>\r
23866 </TD>\r
23867 <TD width=15% BGCOLOR=#C0C0C0>\r
23868 <B>31:0</B>\r
23869 </TD>\r
23870 <TD width=10% BGCOLOR=#C0C0C0>\r
23871 <B>fe</B>\r
23872 </TD>\r
23873 <TD width=10% BGCOLOR=#C0C0C0>\r
23874 <B></B>\r
23875 </TD>\r
23876 <TD width=15% BGCOLOR=#C0C0C0>\r
23877 <B>10</B>\r
23878 </TD>\r
23879 <TD width=35% BGCOLOR=#C0C0C0>\r
23880 <B>Configures MIO Pin 48 peripheral interface mapping</B>\r
23881 </TD>\r
23882 </TR>\r
23883 </TABLE>\r
23884 <P>\r
23885 <H2><a name="MIO_PIN_49">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_49</a></H2>\r
23886 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23887 <TR valign="top">\r
23888 <TD width=15% BGCOLOR=#FFFF00>\r
23889 <B>Register Name</B>\r
23890 </TD>\r
23891 <TD width=15% BGCOLOR=#FFFF00>\r
23892 <B>Address</B>\r
23893 </TD>\r
23894 <TD width=10% BGCOLOR=#FFFF00>\r
23895 <B>Width</B>\r
23896 </TD>\r
23897 <TD width=10% BGCOLOR=#FFFF00>\r
23898 <B>Type</B>\r
23899 </TD>\r
23900 <TD width=15% BGCOLOR=#FFFF00>\r
23901 <B>Reset Value</B>\r
23902 </TD>\r
23903 <TD width=35% BGCOLOR=#FFFF00>\r
23904 <B>Description</B>\r
23905 </TD>\r
23906 </TR>\r
23907 <TR valign="top">\r
23908 <TD width=15% BGCOLOR=#FBF5EF>\r
23909 <B>MIO_PIN_49</B>\r
23910 </TD>\r
23911 <TD width=15% BGCOLOR=#FBF5EF>\r
23912 <B>0XFF1800C4</B>\r
23913 </TD>\r
23914 <TD width=10% BGCOLOR=#FBF5EF>\r
23915 <B>32</B>\r
23916 </TD>\r
23917 <TD width=10% BGCOLOR=#FBF5EF>\r
23918 <B>rw</B>\r
23919 </TD>\r
23920 <TD width=15% BGCOLOR=#FBF5EF>\r
23921 <B>0x00000000</B>\r
23922 </TD>\r
23923 <TD width=35% BGCOLOR=#FBF5EF>\r
23924 <B>--</B>\r
23925 </TD>\r
23926 </TR>\r
23927 </TABLE>\r
23928 <P>\r
23929 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
23930 <TR valign="top">\r
23931 <TD width=15% BGCOLOR=#C0FFC0>\r
23932 <B>Field Name</B>\r
23933 </TD>\r
23934 <TD width=15% BGCOLOR=#C0FFC0>\r
23935 <B>Bits</B>\r
23936 </TD>\r
23937 <TD width=10% BGCOLOR=#C0FFC0>\r
23938 <B>Mask</B>\r
23939 </TD>\r
23940 <TD width=10% BGCOLOR=#C0FFC0>\r
23941 <B>Value</B>\r
23942 </TD>\r
23943 <TD width=15% BGCOLOR=#C0FFC0>\r
23944 <B>Shifted Value</B>\r
23945 </TD>\r
23946 <TD width=35% BGCOLOR=#C0FFC0>\r
23947 <B>Description</B>\r
23948 </TD>\r
23949 </TR>\r
23950 <TR valign="top">\r
23951 <TD width=15% BGCOLOR=#FBF5EF>\r
23952 <B>PSU_IOU_SLCR_MIO_PIN_49_L0_SEL</B>\r
23953 </TD>\r
23954 <TD width=15% BGCOLOR=#FBF5EF>\r
23955 <B>1:1</B>\r
23956 </TD>\r
23957 <TD width=10% BGCOLOR=#FBF5EF>\r
23958 <B>2</B>\r
23959 </TD>\r
23960 <TD width=10% BGCOLOR=#FBF5EF>\r
23961 <B>0</B>\r
23962 </TD>\r
23963 <TD width=15% BGCOLOR=#FBF5EF>\r
23964 <B>0</B>\r
23965 </TD>\r
23966 <TD width=35% BGCOLOR=#FBF5EF>\r
23967 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem1, Input, gem1_rgmii_rx_ctl- (RX RGMII control )</B>\r
23968 </TD>\r
23969 </TR>\r
23970 <TR valign="top">\r
23971 <TD width=15% BGCOLOR=#FBF5EF>\r
23972 <B>PSU_IOU_SLCR_MIO_PIN_49_L1_SEL</B>\r
23973 </TD>\r
23974 <TD width=15% BGCOLOR=#FBF5EF>\r
23975 <B>2:2</B>\r
23976 </TD>\r
23977 <TD width=10% BGCOLOR=#FBF5EF>\r
23978 <B>4</B>\r
23979 </TD>\r
23980 <TD width=10% BGCOLOR=#FBF5EF>\r
23981 <B>0</B>\r
23982 </TD>\r
23983 <TD width=15% BGCOLOR=#FBF5EF>\r
23984 <B>0</B>\r
23985 </TD>\r
23986 <TD width=35% BGCOLOR=#FBF5EF>\r
23987 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
23988 </TD>\r
23989 </TR>\r
23990 <TR valign="top">\r
23991 <TD width=15% BGCOLOR=#FBF5EF>\r
23992 <B>PSU_IOU_SLCR_MIO_PIN_49_L2_SEL</B>\r
23993 </TD>\r
23994 <TD width=15% BGCOLOR=#FBF5EF>\r
23995 <B>4:3</B>\r
23996 </TD>\r
23997 <TD width=10% BGCOLOR=#FBF5EF>\r
23998 <B>18</B>\r
23999 </TD>\r
24000 <TD width=10% BGCOLOR=#FBF5EF>\r
24001 <B>2</B>\r
24002 </TD>\r
24003 <TD width=15% BGCOLOR=#FBF5EF>\r
24004 <B>10</B>\r
24005 </TD>\r
24006 <TD width=35% BGCOLOR=#FBF5EF>\r
24007 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Output, sdio0_bus_pow- (SD card bus power) 2= sd1, Input, sd1_data_in[3]- (8-bit Data bus) = sd1, Output, sdio1_data_out[3]- (8-bit Data bus) 3= Not Used</B>\r
24008 </TD>\r
24009 </TR>\r
24010 <TR valign="top">\r
24011 <TD width=15% BGCOLOR=#FBF5EF>\r
24012 <B>PSU_IOU_SLCR_MIO_PIN_49_L3_SEL</B>\r
24013 </TD>\r
24014 <TD width=15% BGCOLOR=#FBF5EF>\r
24015 <B>7:5</B>\r
24016 </TD>\r
24017 <TD width=10% BGCOLOR=#FBF5EF>\r
24018 <B>e0</B>\r
24019 </TD>\r
24020 <TD width=10% BGCOLOR=#FBF5EF>\r
24021 <B>0</B>\r
24022 </TD>\r
24023 <TD width=15% BGCOLOR=#FBF5EF>\r
24024 <B>0</B>\r
24025 </TD>\r
24026 <TD width=35% BGCOLOR=#FBF5EF>\r
24027 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[23]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[23]- (GPIO bank 1) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_mo- (MOSI signal) 4= spi1, Input, spi1_si- (MOSI signal) 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= Not Used</B>\r
24028 </TD>\r
24029 </TR>\r
24030 <TR valign="top">\r
24031 <TD width=15% BGCOLOR=#C0C0C0>\r
24032 <B>PSU_IOU_SLCR_MIO_PIN_49@0XFF1800C4</B>\r
24033 </TD>\r
24034 <TD width=15% BGCOLOR=#C0C0C0>\r
24035 <B>31:0</B>\r
24036 </TD>\r
24037 <TD width=10% BGCOLOR=#C0C0C0>\r
24038 <B>fe</B>\r
24039 </TD>\r
24040 <TD width=10% BGCOLOR=#C0C0C0>\r
24041 <B></B>\r
24042 </TD>\r
24043 <TD width=15% BGCOLOR=#C0C0C0>\r
24044 <B>10</B>\r
24045 </TD>\r
24046 <TD width=35% BGCOLOR=#C0C0C0>\r
24047 <B>Configures MIO Pin 49 peripheral interface mapping</B>\r
24048 </TD>\r
24049 </TR>\r
24050 </TABLE>\r
24051 <P>\r
24052 <H2><a name="MIO_PIN_50">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_50</a></H2>\r
24053 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24054 <TR valign="top">\r
24055 <TD width=15% BGCOLOR=#FFFF00>\r
24056 <B>Register Name</B>\r
24057 </TD>\r
24058 <TD width=15% BGCOLOR=#FFFF00>\r
24059 <B>Address</B>\r
24060 </TD>\r
24061 <TD width=10% BGCOLOR=#FFFF00>\r
24062 <B>Width</B>\r
24063 </TD>\r
24064 <TD width=10% BGCOLOR=#FFFF00>\r
24065 <B>Type</B>\r
24066 </TD>\r
24067 <TD width=15% BGCOLOR=#FFFF00>\r
24068 <B>Reset Value</B>\r
24069 </TD>\r
24070 <TD width=35% BGCOLOR=#FFFF00>\r
24071 <B>Description</B>\r
24072 </TD>\r
24073 </TR>\r
24074 <TR valign="top">\r
24075 <TD width=15% BGCOLOR=#FBF5EF>\r
24076 <B>MIO_PIN_50</B>\r
24077 </TD>\r
24078 <TD width=15% BGCOLOR=#FBF5EF>\r
24079 <B>0XFF1800C8</B>\r
24080 </TD>\r
24081 <TD width=10% BGCOLOR=#FBF5EF>\r
24082 <B>32</B>\r
24083 </TD>\r
24084 <TD width=10% BGCOLOR=#FBF5EF>\r
24085 <B>rw</B>\r
24086 </TD>\r
24087 <TD width=15% BGCOLOR=#FBF5EF>\r
24088 <B>0x00000000</B>\r
24089 </TD>\r
24090 <TD width=35% BGCOLOR=#FBF5EF>\r
24091 <B>--</B>\r
24092 </TD>\r
24093 </TR>\r
24094 </TABLE>\r
24095 <P>\r
24096 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24097 <TR valign="top">\r
24098 <TD width=15% BGCOLOR=#C0FFC0>\r
24099 <B>Field Name</B>\r
24100 </TD>\r
24101 <TD width=15% BGCOLOR=#C0FFC0>\r
24102 <B>Bits</B>\r
24103 </TD>\r
24104 <TD width=10% BGCOLOR=#C0FFC0>\r
24105 <B>Mask</B>\r
24106 </TD>\r
24107 <TD width=10% BGCOLOR=#C0FFC0>\r
24108 <B>Value</B>\r
24109 </TD>\r
24110 <TD width=15% BGCOLOR=#C0FFC0>\r
24111 <B>Shifted Value</B>\r
24112 </TD>\r
24113 <TD width=35% BGCOLOR=#C0FFC0>\r
24114 <B>Description</B>\r
24115 </TD>\r
24116 </TR>\r
24117 <TR valign="top">\r
24118 <TD width=15% BGCOLOR=#FBF5EF>\r
24119 <B>PSU_IOU_SLCR_MIO_PIN_50_L0_SEL</B>\r
24120 </TD>\r
24121 <TD width=15% BGCOLOR=#FBF5EF>\r
24122 <B>1:1</B>\r
24123 </TD>\r
24124 <TD width=10% BGCOLOR=#FBF5EF>\r
24125 <B>2</B>\r
24126 </TD>\r
24127 <TD width=10% BGCOLOR=#FBF5EF>\r
24128 <B>0</B>\r
24129 </TD>\r
24130 <TD width=15% BGCOLOR=#FBF5EF>\r
24131 <B>0</B>\r
24132 </TD>\r
24133 <TD width=35% BGCOLOR=#FBF5EF>\r
24134 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem_tsu, Input, gem_tsu_clk- (TSU clock)</B>\r
24135 </TD>\r
24136 </TR>\r
24137 <TR valign="top">\r
24138 <TD width=15% BGCOLOR=#FBF5EF>\r
24139 <B>PSU_IOU_SLCR_MIO_PIN_50_L1_SEL</B>\r
24140 </TD>\r
24141 <TD width=15% BGCOLOR=#FBF5EF>\r
24142 <B>2:2</B>\r
24143 </TD>\r
24144 <TD width=10% BGCOLOR=#FBF5EF>\r
24145 <B>4</B>\r
24146 </TD>\r
24147 <TD width=10% BGCOLOR=#FBF5EF>\r
24148 <B>0</B>\r
24149 </TD>\r
24150 <TD width=15% BGCOLOR=#FBF5EF>\r
24151 <B>0</B>\r
24152 </TD>\r
24153 <TD width=35% BGCOLOR=#FBF5EF>\r
24154 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
24155 </TD>\r
24156 </TR>\r
24157 <TR valign="top">\r
24158 <TD width=15% BGCOLOR=#FBF5EF>\r
24159 <B>PSU_IOU_SLCR_MIO_PIN_50_L2_SEL</B>\r
24160 </TD>\r
24161 <TD width=15% BGCOLOR=#FBF5EF>\r
24162 <B>4:3</B>\r
24163 </TD>\r
24164 <TD width=10% BGCOLOR=#FBF5EF>\r
24165 <B>18</B>\r
24166 </TD>\r
24167 <TD width=10% BGCOLOR=#FBF5EF>\r
24168 <B>2</B>\r
24169 </TD>\r
24170 <TD width=15% BGCOLOR=#FBF5EF>\r
24171 <B>10</B>\r
24172 </TD>\r
24173 <TD width=35% BGCOLOR=#FBF5EF>\r
24174 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sdio0_wp- (SD card write protect from connector) 2= sd1, Input, sd1_cmd_in- (Command Indicator) = sd1, Output, sdio1_cmd_out- (Command Indicator) 3= Not Used</B>\r
24175 </TD>\r
24176 </TR>\r
24177 <TR valign="top">\r
24178 <TD width=15% BGCOLOR=#FBF5EF>\r
24179 <B>PSU_IOU_SLCR_MIO_PIN_50_L3_SEL</B>\r
24180 </TD>\r
24181 <TD width=15% BGCOLOR=#FBF5EF>\r
24182 <B>7:5</B>\r
24183 </TD>\r
24184 <TD width=10% BGCOLOR=#FBF5EF>\r
24185 <B>e0</B>\r
24186 </TD>\r
24187 <TD width=10% BGCOLOR=#FBF5EF>\r
24188 <B>0</B>\r
24189 </TD>\r
24190 <TD width=15% BGCOLOR=#FBF5EF>\r
24191 <B>0</B>\r
24192 </TD>\r
24193 <TD width=35% BGCOLOR=#FBF5EF>\r
24194 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[24]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[24]- (GPIO bank 1) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= mdio1, Output, gem1_mdc- (MDIO Clock) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= Not Used</B>\r
24195 </TD>\r
24196 </TR>\r
24197 <TR valign="top">\r
24198 <TD width=15% BGCOLOR=#C0C0C0>\r
24199 <B>PSU_IOU_SLCR_MIO_PIN_50@0XFF1800C8</B>\r
24200 </TD>\r
24201 <TD width=15% BGCOLOR=#C0C0C0>\r
24202 <B>31:0</B>\r
24203 </TD>\r
24204 <TD width=10% BGCOLOR=#C0C0C0>\r
24205 <B>fe</B>\r
24206 </TD>\r
24207 <TD width=10% BGCOLOR=#C0C0C0>\r
24208 <B></B>\r
24209 </TD>\r
24210 <TD width=15% BGCOLOR=#C0C0C0>\r
24211 <B>10</B>\r
24212 </TD>\r
24213 <TD width=35% BGCOLOR=#C0C0C0>\r
24214 <B>Configures MIO Pin 50 peripheral interface mapping</B>\r
24215 </TD>\r
24216 </TR>\r
24217 </TABLE>\r
24218 <P>\r
24219 <H2><a name="MIO_PIN_51">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_51</a></H2>\r
24220 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24221 <TR valign="top">\r
24222 <TD width=15% BGCOLOR=#FFFF00>\r
24223 <B>Register Name</B>\r
24224 </TD>\r
24225 <TD width=15% BGCOLOR=#FFFF00>\r
24226 <B>Address</B>\r
24227 </TD>\r
24228 <TD width=10% BGCOLOR=#FFFF00>\r
24229 <B>Width</B>\r
24230 </TD>\r
24231 <TD width=10% BGCOLOR=#FFFF00>\r
24232 <B>Type</B>\r
24233 </TD>\r
24234 <TD width=15% BGCOLOR=#FFFF00>\r
24235 <B>Reset Value</B>\r
24236 </TD>\r
24237 <TD width=35% BGCOLOR=#FFFF00>\r
24238 <B>Description</B>\r
24239 </TD>\r
24240 </TR>\r
24241 <TR valign="top">\r
24242 <TD width=15% BGCOLOR=#FBF5EF>\r
24243 <B>MIO_PIN_51</B>\r
24244 </TD>\r
24245 <TD width=15% BGCOLOR=#FBF5EF>\r
24246 <B>0XFF1800CC</B>\r
24247 </TD>\r
24248 <TD width=10% BGCOLOR=#FBF5EF>\r
24249 <B>32</B>\r
24250 </TD>\r
24251 <TD width=10% BGCOLOR=#FBF5EF>\r
24252 <B>rw</B>\r
24253 </TD>\r
24254 <TD width=15% BGCOLOR=#FBF5EF>\r
24255 <B>0x00000000</B>\r
24256 </TD>\r
24257 <TD width=35% BGCOLOR=#FBF5EF>\r
24258 <B>--</B>\r
24259 </TD>\r
24260 </TR>\r
24261 </TABLE>\r
24262 <P>\r
24263 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24264 <TR valign="top">\r
24265 <TD width=15% BGCOLOR=#C0FFC0>\r
24266 <B>Field Name</B>\r
24267 </TD>\r
24268 <TD width=15% BGCOLOR=#C0FFC0>\r
24269 <B>Bits</B>\r
24270 </TD>\r
24271 <TD width=10% BGCOLOR=#C0FFC0>\r
24272 <B>Mask</B>\r
24273 </TD>\r
24274 <TD width=10% BGCOLOR=#C0FFC0>\r
24275 <B>Value</B>\r
24276 </TD>\r
24277 <TD width=15% BGCOLOR=#C0FFC0>\r
24278 <B>Shifted Value</B>\r
24279 </TD>\r
24280 <TD width=35% BGCOLOR=#C0FFC0>\r
24281 <B>Description</B>\r
24282 </TD>\r
24283 </TR>\r
24284 <TR valign="top">\r
24285 <TD width=15% BGCOLOR=#FBF5EF>\r
24286 <B>PSU_IOU_SLCR_MIO_PIN_51_L0_SEL</B>\r
24287 </TD>\r
24288 <TD width=15% BGCOLOR=#FBF5EF>\r
24289 <B>1:1</B>\r
24290 </TD>\r
24291 <TD width=10% BGCOLOR=#FBF5EF>\r
24292 <B>2</B>\r
24293 </TD>\r
24294 <TD width=10% BGCOLOR=#FBF5EF>\r
24295 <B>0</B>\r
24296 </TD>\r
24297 <TD width=15% BGCOLOR=#FBF5EF>\r
24298 <B>0</B>\r
24299 </TD>\r
24300 <TD width=35% BGCOLOR=#FBF5EF>\r
24301 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem_tsu, Input, gem_tsu_clk- (TSU clock)</B>\r
24302 </TD>\r
24303 </TR>\r
24304 <TR valign="top">\r
24305 <TD width=15% BGCOLOR=#FBF5EF>\r
24306 <B>PSU_IOU_SLCR_MIO_PIN_51_L1_SEL</B>\r
24307 </TD>\r
24308 <TD width=15% BGCOLOR=#FBF5EF>\r
24309 <B>2:2</B>\r
24310 </TD>\r
24311 <TD width=10% BGCOLOR=#FBF5EF>\r
24312 <B>4</B>\r
24313 </TD>\r
24314 <TD width=10% BGCOLOR=#FBF5EF>\r
24315 <B>0</B>\r
24316 </TD>\r
24317 <TD width=15% BGCOLOR=#FBF5EF>\r
24318 <B>0</B>\r
24319 </TD>\r
24320 <TD width=35% BGCOLOR=#FBF5EF>\r
24321 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
24322 </TD>\r
24323 </TR>\r
24324 <TR valign="top">\r
24325 <TD width=15% BGCOLOR=#FBF5EF>\r
24326 <B>PSU_IOU_SLCR_MIO_PIN_51_L2_SEL</B>\r
24327 </TD>\r
24328 <TD width=15% BGCOLOR=#FBF5EF>\r
24329 <B>4:3</B>\r
24330 </TD>\r
24331 <TD width=10% BGCOLOR=#FBF5EF>\r
24332 <B>18</B>\r
24333 </TD>\r
24334 <TD width=10% BGCOLOR=#FBF5EF>\r
24335 <B>2</B>\r
24336 </TD>\r
24337 <TD width=15% BGCOLOR=#FBF5EF>\r
24338 <B>10</B>\r
24339 </TD>\r
24340 <TD width=35% BGCOLOR=#FBF5EF>\r
24341 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= sd1, Output, sdio1_clk_out- (SDSDIO clock) 3= Not Used</B>\r
24342 </TD>\r
24343 </TR>\r
24344 <TR valign="top">\r
24345 <TD width=15% BGCOLOR=#FBF5EF>\r
24346 <B>PSU_IOU_SLCR_MIO_PIN_51_L3_SEL</B>\r
24347 </TD>\r
24348 <TD width=15% BGCOLOR=#FBF5EF>\r
24349 <B>7:5</B>\r
24350 </TD>\r
24351 <TD width=10% BGCOLOR=#FBF5EF>\r
24352 <B>e0</B>\r
24353 </TD>\r
24354 <TD width=10% BGCOLOR=#FBF5EF>\r
24355 <B>0</B>\r
24356 </TD>\r
24357 <TD width=15% BGCOLOR=#FBF5EF>\r
24358 <B>0</B>\r
24359 </TD>\r
24360 <TD width=35% BGCOLOR=#FBF5EF>\r
24361 <B>Level 3 Mux Select 0= gpio1, Input, gpio_1_pin_in[25]- (GPIO bank 1) 0= gpio1, Output, gpio_1_pin_out[25]- (GPIO bank 1) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= mdio1, Input, gem1_mdio_in- (MDIO Data) 4= mdio1, Output, gem1_mdio_out- (MDIO Data) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= Not Used</B>\r
24362 </TD>\r
24363 </TR>\r
24364 <TR valign="top">\r
24365 <TD width=15% BGCOLOR=#C0C0C0>\r
24366 <B>PSU_IOU_SLCR_MIO_PIN_51@0XFF1800CC</B>\r
24367 </TD>\r
24368 <TD width=15% BGCOLOR=#C0C0C0>\r
24369 <B>31:0</B>\r
24370 </TD>\r
24371 <TD width=10% BGCOLOR=#C0C0C0>\r
24372 <B>fe</B>\r
24373 </TD>\r
24374 <TD width=10% BGCOLOR=#C0C0C0>\r
24375 <B></B>\r
24376 </TD>\r
24377 <TD width=15% BGCOLOR=#C0C0C0>\r
24378 <B>10</B>\r
24379 </TD>\r
24380 <TD width=35% BGCOLOR=#C0C0C0>\r
24381 <B>Configures MIO Pin 51 peripheral interface mapping</B>\r
24382 </TD>\r
24383 </TR>\r
24384 </TABLE>\r
24385 <P>\r
24386 <H2><a name="MIO_PIN_52">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_52</a></H2>\r
24387 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24388 <TR valign="top">\r
24389 <TD width=15% BGCOLOR=#FFFF00>\r
24390 <B>Register Name</B>\r
24391 </TD>\r
24392 <TD width=15% BGCOLOR=#FFFF00>\r
24393 <B>Address</B>\r
24394 </TD>\r
24395 <TD width=10% BGCOLOR=#FFFF00>\r
24396 <B>Width</B>\r
24397 </TD>\r
24398 <TD width=10% BGCOLOR=#FFFF00>\r
24399 <B>Type</B>\r
24400 </TD>\r
24401 <TD width=15% BGCOLOR=#FFFF00>\r
24402 <B>Reset Value</B>\r
24403 </TD>\r
24404 <TD width=35% BGCOLOR=#FFFF00>\r
24405 <B>Description</B>\r
24406 </TD>\r
24407 </TR>\r
24408 <TR valign="top">\r
24409 <TD width=15% BGCOLOR=#FBF5EF>\r
24410 <B>MIO_PIN_52</B>\r
24411 </TD>\r
24412 <TD width=15% BGCOLOR=#FBF5EF>\r
24413 <B>0XFF1800D0</B>\r
24414 </TD>\r
24415 <TD width=10% BGCOLOR=#FBF5EF>\r
24416 <B>32</B>\r
24417 </TD>\r
24418 <TD width=10% BGCOLOR=#FBF5EF>\r
24419 <B>rw</B>\r
24420 </TD>\r
24421 <TD width=15% BGCOLOR=#FBF5EF>\r
24422 <B>0x00000000</B>\r
24423 </TD>\r
24424 <TD width=35% BGCOLOR=#FBF5EF>\r
24425 <B>--</B>\r
24426 </TD>\r
24427 </TR>\r
24428 </TABLE>\r
24429 <P>\r
24430 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24431 <TR valign="top">\r
24432 <TD width=15% BGCOLOR=#C0FFC0>\r
24433 <B>Field Name</B>\r
24434 </TD>\r
24435 <TD width=15% BGCOLOR=#C0FFC0>\r
24436 <B>Bits</B>\r
24437 </TD>\r
24438 <TD width=10% BGCOLOR=#C0FFC0>\r
24439 <B>Mask</B>\r
24440 </TD>\r
24441 <TD width=10% BGCOLOR=#C0FFC0>\r
24442 <B>Value</B>\r
24443 </TD>\r
24444 <TD width=15% BGCOLOR=#C0FFC0>\r
24445 <B>Shifted Value</B>\r
24446 </TD>\r
24447 <TD width=35% BGCOLOR=#C0FFC0>\r
24448 <B>Description</B>\r
24449 </TD>\r
24450 </TR>\r
24451 <TR valign="top">\r
24452 <TD width=15% BGCOLOR=#FBF5EF>\r
24453 <B>PSU_IOU_SLCR_MIO_PIN_52_L0_SEL</B>\r
24454 </TD>\r
24455 <TD width=15% BGCOLOR=#FBF5EF>\r
24456 <B>1:1</B>\r
24457 </TD>\r
24458 <TD width=10% BGCOLOR=#FBF5EF>\r
24459 <B>2</B>\r
24460 </TD>\r
24461 <TD width=10% BGCOLOR=#FBF5EF>\r
24462 <B>0</B>\r
24463 </TD>\r
24464 <TD width=15% BGCOLOR=#FBF5EF>\r
24465 <B>0</B>\r
24466 </TD>\r
24467 <TD width=35% BGCOLOR=#FBF5EF>\r
24468 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Output, gem2_rgmii_tx_clk- (TX RGMII clock)</B>\r
24469 </TD>\r
24470 </TR>\r
24471 <TR valign="top">\r
24472 <TD width=15% BGCOLOR=#FBF5EF>\r
24473 <B>PSU_IOU_SLCR_MIO_PIN_52_L1_SEL</B>\r
24474 </TD>\r
24475 <TD width=15% BGCOLOR=#FBF5EF>\r
24476 <B>2:2</B>\r
24477 </TD>\r
24478 <TD width=10% BGCOLOR=#FBF5EF>\r
24479 <B>4</B>\r
24480 </TD>\r
24481 <TD width=10% BGCOLOR=#FBF5EF>\r
24482 <B>1</B>\r
24483 </TD>\r
24484 <TD width=15% BGCOLOR=#FBF5EF>\r
24485 <B>4</B>\r
24486 </TD>\r
24487 <TD width=35% BGCOLOR=#FBF5EF>\r
24488 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_clk_in- (ULPI Clock)</B>\r
24489 </TD>\r
24490 </TR>\r
24491 <TR valign="top">\r
24492 <TD width=15% BGCOLOR=#FBF5EF>\r
24493 <B>PSU_IOU_SLCR_MIO_PIN_52_L2_SEL</B>\r
24494 </TD>\r
24495 <TD width=15% BGCOLOR=#FBF5EF>\r
24496 <B>4:3</B>\r
24497 </TD>\r
24498 <TD width=10% BGCOLOR=#FBF5EF>\r
24499 <B>18</B>\r
24500 </TD>\r
24501 <TD width=10% BGCOLOR=#FBF5EF>\r
24502 <B>0</B>\r
24503 </TD>\r
24504 <TD width=15% BGCOLOR=#FBF5EF>\r
24505 <B>0</B>\r
24506 </TD>\r
24507 <TD width=35% BGCOLOR=#FBF5EF>\r
24508 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
24509 </TD>\r
24510 </TR>\r
24511 <TR valign="top">\r
24512 <TD width=15% BGCOLOR=#FBF5EF>\r
24513 <B>PSU_IOU_SLCR_MIO_PIN_52_L3_SEL</B>\r
24514 </TD>\r
24515 <TD width=15% BGCOLOR=#FBF5EF>\r
24516 <B>7:5</B>\r
24517 </TD>\r
24518 <TD width=10% BGCOLOR=#FBF5EF>\r
24519 <B>e0</B>\r
24520 </TD>\r
24521 <TD width=10% BGCOLOR=#FBF5EF>\r
24522 <B>0</B>\r
24523 </TD>\r
24524 <TD width=15% BGCOLOR=#FBF5EF>\r
24525 <B>0</B>\r
24526 </TD>\r
24527 <TD width=35% BGCOLOR=#FBF5EF>\r
24528 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[0]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[0]- (GPIO bank 2) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= pjtag, Input, pjtag_tck- (PJTAG TCK) 4= spi0, Input, spi0_sclk_in- (SPI Clock) 4= spi0, Output, spi0_sclk_out- (SPI Clock) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, trace_clk- (Trace Port Clock)</B>\r
24529 </TD>\r
24530 </TR>\r
24531 <TR valign="top">\r
24532 <TD width=15% BGCOLOR=#C0C0C0>\r
24533 <B>PSU_IOU_SLCR_MIO_PIN_52@0XFF1800D0</B>\r
24534 </TD>\r
24535 <TD width=15% BGCOLOR=#C0C0C0>\r
24536 <B>31:0</B>\r
24537 </TD>\r
24538 <TD width=10% BGCOLOR=#C0C0C0>\r
24539 <B>fe</B>\r
24540 </TD>\r
24541 <TD width=10% BGCOLOR=#C0C0C0>\r
24542 <B></B>\r
24543 </TD>\r
24544 <TD width=15% BGCOLOR=#C0C0C0>\r
24545 <B>4</B>\r
24546 </TD>\r
24547 <TD width=35% BGCOLOR=#C0C0C0>\r
24548 <B>Configures MIO Pin 52 peripheral interface mapping</B>\r
24549 </TD>\r
24550 </TR>\r
24551 </TABLE>\r
24552 <P>\r
24553 <H2><a name="MIO_PIN_53">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_53</a></H2>\r
24554 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24555 <TR valign="top">\r
24556 <TD width=15% BGCOLOR=#FFFF00>\r
24557 <B>Register Name</B>\r
24558 </TD>\r
24559 <TD width=15% BGCOLOR=#FFFF00>\r
24560 <B>Address</B>\r
24561 </TD>\r
24562 <TD width=10% BGCOLOR=#FFFF00>\r
24563 <B>Width</B>\r
24564 </TD>\r
24565 <TD width=10% BGCOLOR=#FFFF00>\r
24566 <B>Type</B>\r
24567 </TD>\r
24568 <TD width=15% BGCOLOR=#FFFF00>\r
24569 <B>Reset Value</B>\r
24570 </TD>\r
24571 <TD width=35% BGCOLOR=#FFFF00>\r
24572 <B>Description</B>\r
24573 </TD>\r
24574 </TR>\r
24575 <TR valign="top">\r
24576 <TD width=15% BGCOLOR=#FBF5EF>\r
24577 <B>MIO_PIN_53</B>\r
24578 </TD>\r
24579 <TD width=15% BGCOLOR=#FBF5EF>\r
24580 <B>0XFF1800D4</B>\r
24581 </TD>\r
24582 <TD width=10% BGCOLOR=#FBF5EF>\r
24583 <B>32</B>\r
24584 </TD>\r
24585 <TD width=10% BGCOLOR=#FBF5EF>\r
24586 <B>rw</B>\r
24587 </TD>\r
24588 <TD width=15% BGCOLOR=#FBF5EF>\r
24589 <B>0x00000000</B>\r
24590 </TD>\r
24591 <TD width=35% BGCOLOR=#FBF5EF>\r
24592 <B>--</B>\r
24593 </TD>\r
24594 </TR>\r
24595 </TABLE>\r
24596 <P>\r
24597 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24598 <TR valign="top">\r
24599 <TD width=15% BGCOLOR=#C0FFC0>\r
24600 <B>Field Name</B>\r
24601 </TD>\r
24602 <TD width=15% BGCOLOR=#C0FFC0>\r
24603 <B>Bits</B>\r
24604 </TD>\r
24605 <TD width=10% BGCOLOR=#C0FFC0>\r
24606 <B>Mask</B>\r
24607 </TD>\r
24608 <TD width=10% BGCOLOR=#C0FFC0>\r
24609 <B>Value</B>\r
24610 </TD>\r
24611 <TD width=15% BGCOLOR=#C0FFC0>\r
24612 <B>Shifted Value</B>\r
24613 </TD>\r
24614 <TD width=35% BGCOLOR=#C0FFC0>\r
24615 <B>Description</B>\r
24616 </TD>\r
24617 </TR>\r
24618 <TR valign="top">\r
24619 <TD width=15% BGCOLOR=#FBF5EF>\r
24620 <B>PSU_IOU_SLCR_MIO_PIN_53_L0_SEL</B>\r
24621 </TD>\r
24622 <TD width=15% BGCOLOR=#FBF5EF>\r
24623 <B>1:1</B>\r
24624 </TD>\r
24625 <TD width=10% BGCOLOR=#FBF5EF>\r
24626 <B>2</B>\r
24627 </TD>\r
24628 <TD width=10% BGCOLOR=#FBF5EF>\r
24629 <B>0</B>\r
24630 </TD>\r
24631 <TD width=15% BGCOLOR=#FBF5EF>\r
24632 <B>0</B>\r
24633 </TD>\r
24634 <TD width=35% BGCOLOR=#FBF5EF>\r
24635 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Output, gem2_rgmii_txd[0]- (TX RGMII data)</B>\r
24636 </TD>\r
24637 </TR>\r
24638 <TR valign="top">\r
24639 <TD width=15% BGCOLOR=#FBF5EF>\r
24640 <B>PSU_IOU_SLCR_MIO_PIN_53_L1_SEL</B>\r
24641 </TD>\r
24642 <TD width=15% BGCOLOR=#FBF5EF>\r
24643 <B>2:2</B>\r
24644 </TD>\r
24645 <TD width=10% BGCOLOR=#FBF5EF>\r
24646 <B>4</B>\r
24647 </TD>\r
24648 <TD width=10% BGCOLOR=#FBF5EF>\r
24649 <B>1</B>\r
24650 </TD>\r
24651 <TD width=15% BGCOLOR=#FBF5EF>\r
24652 <B>4</B>\r
24653 </TD>\r
24654 <TD width=35% BGCOLOR=#FBF5EF>\r
24655 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_dir- (Data bus direction control)</B>\r
24656 </TD>\r
24657 </TR>\r
24658 <TR valign="top">\r
24659 <TD width=15% BGCOLOR=#FBF5EF>\r
24660 <B>PSU_IOU_SLCR_MIO_PIN_53_L2_SEL</B>\r
24661 </TD>\r
24662 <TD width=15% BGCOLOR=#FBF5EF>\r
24663 <B>4:3</B>\r
24664 </TD>\r
24665 <TD width=10% BGCOLOR=#FBF5EF>\r
24666 <B>18</B>\r
24667 </TD>\r
24668 <TD width=10% BGCOLOR=#FBF5EF>\r
24669 <B>0</B>\r
24670 </TD>\r
24671 <TD width=15% BGCOLOR=#FBF5EF>\r
24672 <B>0</B>\r
24673 </TD>\r
24674 <TD width=35% BGCOLOR=#FBF5EF>\r
24675 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
24676 </TD>\r
24677 </TR>\r
24678 <TR valign="top">\r
24679 <TD width=15% BGCOLOR=#FBF5EF>\r
24680 <B>PSU_IOU_SLCR_MIO_PIN_53_L3_SEL</B>\r
24681 </TD>\r
24682 <TD width=15% BGCOLOR=#FBF5EF>\r
24683 <B>7:5</B>\r
24684 </TD>\r
24685 <TD width=10% BGCOLOR=#FBF5EF>\r
24686 <B>e0</B>\r
24687 </TD>\r
24688 <TD width=10% BGCOLOR=#FBF5EF>\r
24689 <B>0</B>\r
24690 </TD>\r
24691 <TD width=15% BGCOLOR=#FBF5EF>\r
24692 <B>0</B>\r
24693 </TD>\r
24694 <TD width=35% BGCOLOR=#FBF5EF>\r
24695 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[1]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[1]- (GPIO bank 2) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tdi- (PJTAG TDI) 4= spi0, Output, spi0_n_ss_out[2]- (SPI Master Selects) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, trace_ctl- (Trace Port Control Signal)</B>\r
24696 </TD>\r
24697 </TR>\r
24698 <TR valign="top">\r
24699 <TD width=15% BGCOLOR=#C0C0C0>\r
24700 <B>PSU_IOU_SLCR_MIO_PIN_53@0XFF1800D4</B>\r
24701 </TD>\r
24702 <TD width=15% BGCOLOR=#C0C0C0>\r
24703 <B>31:0</B>\r
24704 </TD>\r
24705 <TD width=10% BGCOLOR=#C0C0C0>\r
24706 <B>fe</B>\r
24707 </TD>\r
24708 <TD width=10% BGCOLOR=#C0C0C0>\r
24709 <B></B>\r
24710 </TD>\r
24711 <TD width=15% BGCOLOR=#C0C0C0>\r
24712 <B>4</B>\r
24713 </TD>\r
24714 <TD width=35% BGCOLOR=#C0C0C0>\r
24715 <B>Configures MIO Pin 53 peripheral interface mapping</B>\r
24716 </TD>\r
24717 </TR>\r
24718 </TABLE>\r
24719 <P>\r
24720 <H2><a name="MIO_PIN_54">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_54</a></H2>\r
24721 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24722 <TR valign="top">\r
24723 <TD width=15% BGCOLOR=#FFFF00>\r
24724 <B>Register Name</B>\r
24725 </TD>\r
24726 <TD width=15% BGCOLOR=#FFFF00>\r
24727 <B>Address</B>\r
24728 </TD>\r
24729 <TD width=10% BGCOLOR=#FFFF00>\r
24730 <B>Width</B>\r
24731 </TD>\r
24732 <TD width=10% BGCOLOR=#FFFF00>\r
24733 <B>Type</B>\r
24734 </TD>\r
24735 <TD width=15% BGCOLOR=#FFFF00>\r
24736 <B>Reset Value</B>\r
24737 </TD>\r
24738 <TD width=35% BGCOLOR=#FFFF00>\r
24739 <B>Description</B>\r
24740 </TD>\r
24741 </TR>\r
24742 <TR valign="top">\r
24743 <TD width=15% BGCOLOR=#FBF5EF>\r
24744 <B>MIO_PIN_54</B>\r
24745 </TD>\r
24746 <TD width=15% BGCOLOR=#FBF5EF>\r
24747 <B>0XFF1800D8</B>\r
24748 </TD>\r
24749 <TD width=10% BGCOLOR=#FBF5EF>\r
24750 <B>32</B>\r
24751 </TD>\r
24752 <TD width=10% BGCOLOR=#FBF5EF>\r
24753 <B>rw</B>\r
24754 </TD>\r
24755 <TD width=15% BGCOLOR=#FBF5EF>\r
24756 <B>0x00000000</B>\r
24757 </TD>\r
24758 <TD width=35% BGCOLOR=#FBF5EF>\r
24759 <B>--</B>\r
24760 </TD>\r
24761 </TR>\r
24762 </TABLE>\r
24763 <P>\r
24764 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24765 <TR valign="top">\r
24766 <TD width=15% BGCOLOR=#C0FFC0>\r
24767 <B>Field Name</B>\r
24768 </TD>\r
24769 <TD width=15% BGCOLOR=#C0FFC0>\r
24770 <B>Bits</B>\r
24771 </TD>\r
24772 <TD width=10% BGCOLOR=#C0FFC0>\r
24773 <B>Mask</B>\r
24774 </TD>\r
24775 <TD width=10% BGCOLOR=#C0FFC0>\r
24776 <B>Value</B>\r
24777 </TD>\r
24778 <TD width=15% BGCOLOR=#C0FFC0>\r
24779 <B>Shifted Value</B>\r
24780 </TD>\r
24781 <TD width=35% BGCOLOR=#C0FFC0>\r
24782 <B>Description</B>\r
24783 </TD>\r
24784 </TR>\r
24785 <TR valign="top">\r
24786 <TD width=15% BGCOLOR=#FBF5EF>\r
24787 <B>PSU_IOU_SLCR_MIO_PIN_54_L0_SEL</B>\r
24788 </TD>\r
24789 <TD width=15% BGCOLOR=#FBF5EF>\r
24790 <B>1:1</B>\r
24791 </TD>\r
24792 <TD width=10% BGCOLOR=#FBF5EF>\r
24793 <B>2</B>\r
24794 </TD>\r
24795 <TD width=10% BGCOLOR=#FBF5EF>\r
24796 <B>0</B>\r
24797 </TD>\r
24798 <TD width=15% BGCOLOR=#FBF5EF>\r
24799 <B>0</B>\r
24800 </TD>\r
24801 <TD width=35% BGCOLOR=#FBF5EF>\r
24802 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Output, gem2_rgmii_txd[1]- (TX RGMII data)</B>\r
24803 </TD>\r
24804 </TR>\r
24805 <TR valign="top">\r
24806 <TD width=15% BGCOLOR=#FBF5EF>\r
24807 <B>PSU_IOU_SLCR_MIO_PIN_54_L1_SEL</B>\r
24808 </TD>\r
24809 <TD width=15% BGCOLOR=#FBF5EF>\r
24810 <B>2:2</B>\r
24811 </TD>\r
24812 <TD width=10% BGCOLOR=#FBF5EF>\r
24813 <B>4</B>\r
24814 </TD>\r
24815 <TD width=10% BGCOLOR=#FBF5EF>\r
24816 <B>1</B>\r
24817 </TD>\r
24818 <TD width=15% BGCOLOR=#FBF5EF>\r
24819 <B>4</B>\r
24820 </TD>\r
24821 <TD width=35% BGCOLOR=#FBF5EF>\r
24822 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_rx_data[2]- (ULPI data bus) 1= usb0, Output, usb0_ulpi_tx_data[2]- (ULPI data bus)</B>\r
24823 </TD>\r
24824 </TR>\r
24825 <TR valign="top">\r
24826 <TD width=15% BGCOLOR=#FBF5EF>\r
24827 <B>PSU_IOU_SLCR_MIO_PIN_54_L2_SEL</B>\r
24828 </TD>\r
24829 <TD width=15% BGCOLOR=#FBF5EF>\r
24830 <B>4:3</B>\r
24831 </TD>\r
24832 <TD width=10% BGCOLOR=#FBF5EF>\r
24833 <B>18</B>\r
24834 </TD>\r
24835 <TD width=10% BGCOLOR=#FBF5EF>\r
24836 <B>0</B>\r
24837 </TD>\r
24838 <TD width=15% BGCOLOR=#FBF5EF>\r
24839 <B>0</B>\r
24840 </TD>\r
24841 <TD width=35% BGCOLOR=#FBF5EF>\r
24842 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
24843 </TD>\r
24844 </TR>\r
24845 <TR valign="top">\r
24846 <TD width=15% BGCOLOR=#FBF5EF>\r
24847 <B>PSU_IOU_SLCR_MIO_PIN_54_L3_SEL</B>\r
24848 </TD>\r
24849 <TD width=15% BGCOLOR=#FBF5EF>\r
24850 <B>7:5</B>\r
24851 </TD>\r
24852 <TD width=10% BGCOLOR=#FBF5EF>\r
24853 <B>e0</B>\r
24854 </TD>\r
24855 <TD width=10% BGCOLOR=#FBF5EF>\r
24856 <B>0</B>\r
24857 </TD>\r
24858 <TD width=15% BGCOLOR=#FBF5EF>\r
24859 <B>0</B>\r
24860 </TD>\r
24861 <TD width=35% BGCOLOR=#FBF5EF>\r
24862 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[2]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[2]- (GPIO bank 2) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= pjtag, Output, pjtag_tdo- (PJTAG TDO) 4= spi0, Output, spi0_n_ss_out[1]- (SPI Master Selects) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[0]- (Trace Port Databus)</B>\r
24863 </TD>\r
24864 </TR>\r
24865 <TR valign="top">\r
24866 <TD width=15% BGCOLOR=#C0C0C0>\r
24867 <B>PSU_IOU_SLCR_MIO_PIN_54@0XFF1800D8</B>\r
24868 </TD>\r
24869 <TD width=15% BGCOLOR=#C0C0C0>\r
24870 <B>31:0</B>\r
24871 </TD>\r
24872 <TD width=10% BGCOLOR=#C0C0C0>\r
24873 <B>fe</B>\r
24874 </TD>\r
24875 <TD width=10% BGCOLOR=#C0C0C0>\r
24876 <B></B>\r
24877 </TD>\r
24878 <TD width=15% BGCOLOR=#C0C0C0>\r
24879 <B>4</B>\r
24880 </TD>\r
24881 <TD width=35% BGCOLOR=#C0C0C0>\r
24882 <B>Configures MIO Pin 54 peripheral interface mapping</B>\r
24883 </TD>\r
24884 </TR>\r
24885 </TABLE>\r
24886 <P>\r
24887 <H2><a name="MIO_PIN_55">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_55</a></H2>\r
24888 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24889 <TR valign="top">\r
24890 <TD width=15% BGCOLOR=#FFFF00>\r
24891 <B>Register Name</B>\r
24892 </TD>\r
24893 <TD width=15% BGCOLOR=#FFFF00>\r
24894 <B>Address</B>\r
24895 </TD>\r
24896 <TD width=10% BGCOLOR=#FFFF00>\r
24897 <B>Width</B>\r
24898 </TD>\r
24899 <TD width=10% BGCOLOR=#FFFF00>\r
24900 <B>Type</B>\r
24901 </TD>\r
24902 <TD width=15% BGCOLOR=#FFFF00>\r
24903 <B>Reset Value</B>\r
24904 </TD>\r
24905 <TD width=35% BGCOLOR=#FFFF00>\r
24906 <B>Description</B>\r
24907 </TD>\r
24908 </TR>\r
24909 <TR valign="top">\r
24910 <TD width=15% BGCOLOR=#FBF5EF>\r
24911 <B>MIO_PIN_55</B>\r
24912 </TD>\r
24913 <TD width=15% BGCOLOR=#FBF5EF>\r
24914 <B>0XFF1800DC</B>\r
24915 </TD>\r
24916 <TD width=10% BGCOLOR=#FBF5EF>\r
24917 <B>32</B>\r
24918 </TD>\r
24919 <TD width=10% BGCOLOR=#FBF5EF>\r
24920 <B>rw</B>\r
24921 </TD>\r
24922 <TD width=15% BGCOLOR=#FBF5EF>\r
24923 <B>0x00000000</B>\r
24924 </TD>\r
24925 <TD width=35% BGCOLOR=#FBF5EF>\r
24926 <B>--</B>\r
24927 </TD>\r
24928 </TR>\r
24929 </TABLE>\r
24930 <P>\r
24931 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
24932 <TR valign="top">\r
24933 <TD width=15% BGCOLOR=#C0FFC0>\r
24934 <B>Field Name</B>\r
24935 </TD>\r
24936 <TD width=15% BGCOLOR=#C0FFC0>\r
24937 <B>Bits</B>\r
24938 </TD>\r
24939 <TD width=10% BGCOLOR=#C0FFC0>\r
24940 <B>Mask</B>\r
24941 </TD>\r
24942 <TD width=10% BGCOLOR=#C0FFC0>\r
24943 <B>Value</B>\r
24944 </TD>\r
24945 <TD width=15% BGCOLOR=#C0FFC0>\r
24946 <B>Shifted Value</B>\r
24947 </TD>\r
24948 <TD width=35% BGCOLOR=#C0FFC0>\r
24949 <B>Description</B>\r
24950 </TD>\r
24951 </TR>\r
24952 <TR valign="top">\r
24953 <TD width=15% BGCOLOR=#FBF5EF>\r
24954 <B>PSU_IOU_SLCR_MIO_PIN_55_L0_SEL</B>\r
24955 </TD>\r
24956 <TD width=15% BGCOLOR=#FBF5EF>\r
24957 <B>1:1</B>\r
24958 </TD>\r
24959 <TD width=10% BGCOLOR=#FBF5EF>\r
24960 <B>2</B>\r
24961 </TD>\r
24962 <TD width=10% BGCOLOR=#FBF5EF>\r
24963 <B>0</B>\r
24964 </TD>\r
24965 <TD width=15% BGCOLOR=#FBF5EF>\r
24966 <B>0</B>\r
24967 </TD>\r
24968 <TD width=35% BGCOLOR=#FBF5EF>\r
24969 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Output, gem2_rgmii_txd[2]- (TX RGMII data)</B>\r
24970 </TD>\r
24971 </TR>\r
24972 <TR valign="top">\r
24973 <TD width=15% BGCOLOR=#FBF5EF>\r
24974 <B>PSU_IOU_SLCR_MIO_PIN_55_L1_SEL</B>\r
24975 </TD>\r
24976 <TD width=15% BGCOLOR=#FBF5EF>\r
24977 <B>2:2</B>\r
24978 </TD>\r
24979 <TD width=10% BGCOLOR=#FBF5EF>\r
24980 <B>4</B>\r
24981 </TD>\r
24982 <TD width=10% BGCOLOR=#FBF5EF>\r
24983 <B>1</B>\r
24984 </TD>\r
24985 <TD width=15% BGCOLOR=#FBF5EF>\r
24986 <B>4</B>\r
24987 </TD>\r
24988 <TD width=35% BGCOLOR=#FBF5EF>\r
24989 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_nxt- (Data flow control signal from the PHY)</B>\r
24990 </TD>\r
24991 </TR>\r
24992 <TR valign="top">\r
24993 <TD width=15% BGCOLOR=#FBF5EF>\r
24994 <B>PSU_IOU_SLCR_MIO_PIN_55_L2_SEL</B>\r
24995 </TD>\r
24996 <TD width=15% BGCOLOR=#FBF5EF>\r
24997 <B>4:3</B>\r
24998 </TD>\r
24999 <TD width=10% BGCOLOR=#FBF5EF>\r
25000 <B>18</B>\r
25001 </TD>\r
25002 <TD width=10% BGCOLOR=#FBF5EF>\r
25003 <B>0</B>\r
25004 </TD>\r
25005 <TD width=15% BGCOLOR=#FBF5EF>\r
25006 <B>0</B>\r
25007 </TD>\r
25008 <TD width=35% BGCOLOR=#FBF5EF>\r
25009 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
25010 </TD>\r
25011 </TR>\r
25012 <TR valign="top">\r
25013 <TD width=15% BGCOLOR=#FBF5EF>\r
25014 <B>PSU_IOU_SLCR_MIO_PIN_55_L3_SEL</B>\r
25015 </TD>\r
25016 <TD width=15% BGCOLOR=#FBF5EF>\r
25017 <B>7:5</B>\r
25018 </TD>\r
25019 <TD width=10% BGCOLOR=#FBF5EF>\r
25020 <B>e0</B>\r
25021 </TD>\r
25022 <TD width=10% BGCOLOR=#FBF5EF>\r
25023 <B>0</B>\r
25024 </TD>\r
25025 <TD width=15% BGCOLOR=#FBF5EF>\r
25026 <B>0</B>\r
25027 </TD>\r
25028 <TD width=35% BGCOLOR=#FBF5EF>\r
25029 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[3]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[3]- (GPIO bank 2) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tms- (PJTAG TMS) 4= spi0, Input, spi0_n_ss_in- (SPI Master Selects) 4= spi0, Output, spi0_n_ss_out[0]- (SPI Master Selects) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[1]- (Trace Port Databus)</B>\r
25030 </TD>\r
25031 </TR>\r
25032 <TR valign="top">\r
25033 <TD width=15% BGCOLOR=#C0C0C0>\r
25034 <B>PSU_IOU_SLCR_MIO_PIN_55@0XFF1800DC</B>\r
25035 </TD>\r
25036 <TD width=15% BGCOLOR=#C0C0C0>\r
25037 <B>31:0</B>\r
25038 </TD>\r
25039 <TD width=10% BGCOLOR=#C0C0C0>\r
25040 <B>fe</B>\r
25041 </TD>\r
25042 <TD width=10% BGCOLOR=#C0C0C0>\r
25043 <B></B>\r
25044 </TD>\r
25045 <TD width=15% BGCOLOR=#C0C0C0>\r
25046 <B>4</B>\r
25047 </TD>\r
25048 <TD width=35% BGCOLOR=#C0C0C0>\r
25049 <B>Configures MIO Pin 55 peripheral interface mapping</B>\r
25050 </TD>\r
25051 </TR>\r
25052 </TABLE>\r
25053 <P>\r
25054 <H2><a name="MIO_PIN_56">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_56</a></H2>\r
25055 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25056 <TR valign="top">\r
25057 <TD width=15% BGCOLOR=#FFFF00>\r
25058 <B>Register Name</B>\r
25059 </TD>\r
25060 <TD width=15% BGCOLOR=#FFFF00>\r
25061 <B>Address</B>\r
25062 </TD>\r
25063 <TD width=10% BGCOLOR=#FFFF00>\r
25064 <B>Width</B>\r
25065 </TD>\r
25066 <TD width=10% BGCOLOR=#FFFF00>\r
25067 <B>Type</B>\r
25068 </TD>\r
25069 <TD width=15% BGCOLOR=#FFFF00>\r
25070 <B>Reset Value</B>\r
25071 </TD>\r
25072 <TD width=35% BGCOLOR=#FFFF00>\r
25073 <B>Description</B>\r
25074 </TD>\r
25075 </TR>\r
25076 <TR valign="top">\r
25077 <TD width=15% BGCOLOR=#FBF5EF>\r
25078 <B>MIO_PIN_56</B>\r
25079 </TD>\r
25080 <TD width=15% BGCOLOR=#FBF5EF>\r
25081 <B>0XFF1800E0</B>\r
25082 </TD>\r
25083 <TD width=10% BGCOLOR=#FBF5EF>\r
25084 <B>32</B>\r
25085 </TD>\r
25086 <TD width=10% BGCOLOR=#FBF5EF>\r
25087 <B>rw</B>\r
25088 </TD>\r
25089 <TD width=15% BGCOLOR=#FBF5EF>\r
25090 <B>0x00000000</B>\r
25091 </TD>\r
25092 <TD width=35% BGCOLOR=#FBF5EF>\r
25093 <B>--</B>\r
25094 </TD>\r
25095 </TR>\r
25096 </TABLE>\r
25097 <P>\r
25098 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25099 <TR valign="top">\r
25100 <TD width=15% BGCOLOR=#C0FFC0>\r
25101 <B>Field Name</B>\r
25102 </TD>\r
25103 <TD width=15% BGCOLOR=#C0FFC0>\r
25104 <B>Bits</B>\r
25105 </TD>\r
25106 <TD width=10% BGCOLOR=#C0FFC0>\r
25107 <B>Mask</B>\r
25108 </TD>\r
25109 <TD width=10% BGCOLOR=#C0FFC0>\r
25110 <B>Value</B>\r
25111 </TD>\r
25112 <TD width=15% BGCOLOR=#C0FFC0>\r
25113 <B>Shifted Value</B>\r
25114 </TD>\r
25115 <TD width=35% BGCOLOR=#C0FFC0>\r
25116 <B>Description</B>\r
25117 </TD>\r
25118 </TR>\r
25119 <TR valign="top">\r
25120 <TD width=15% BGCOLOR=#FBF5EF>\r
25121 <B>PSU_IOU_SLCR_MIO_PIN_56_L0_SEL</B>\r
25122 </TD>\r
25123 <TD width=15% BGCOLOR=#FBF5EF>\r
25124 <B>1:1</B>\r
25125 </TD>\r
25126 <TD width=10% BGCOLOR=#FBF5EF>\r
25127 <B>2</B>\r
25128 </TD>\r
25129 <TD width=10% BGCOLOR=#FBF5EF>\r
25130 <B>0</B>\r
25131 </TD>\r
25132 <TD width=15% BGCOLOR=#FBF5EF>\r
25133 <B>0</B>\r
25134 </TD>\r
25135 <TD width=35% BGCOLOR=#FBF5EF>\r
25136 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Output, gem2_rgmii_txd[3]- (TX RGMII data)</B>\r
25137 </TD>\r
25138 </TR>\r
25139 <TR valign="top">\r
25140 <TD width=15% BGCOLOR=#FBF5EF>\r
25141 <B>PSU_IOU_SLCR_MIO_PIN_56_L1_SEL</B>\r
25142 </TD>\r
25143 <TD width=15% BGCOLOR=#FBF5EF>\r
25144 <B>2:2</B>\r
25145 </TD>\r
25146 <TD width=10% BGCOLOR=#FBF5EF>\r
25147 <B>4</B>\r
25148 </TD>\r
25149 <TD width=10% BGCOLOR=#FBF5EF>\r
25150 <B>1</B>\r
25151 </TD>\r
25152 <TD width=15% BGCOLOR=#FBF5EF>\r
25153 <B>4</B>\r
25154 </TD>\r
25155 <TD width=35% BGCOLOR=#FBF5EF>\r
25156 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_rx_data[0]- (ULPI data bus) 1= usb0, Output, usb0_ulpi_tx_data[0]- (ULPI data bus)</B>\r
25157 </TD>\r
25158 </TR>\r
25159 <TR valign="top">\r
25160 <TD width=15% BGCOLOR=#FBF5EF>\r
25161 <B>PSU_IOU_SLCR_MIO_PIN_56_L2_SEL</B>\r
25162 </TD>\r
25163 <TD width=15% BGCOLOR=#FBF5EF>\r
25164 <B>4:3</B>\r
25165 </TD>\r
25166 <TD width=10% BGCOLOR=#FBF5EF>\r
25167 <B>18</B>\r
25168 </TD>\r
25169 <TD width=10% BGCOLOR=#FBF5EF>\r
25170 <B>0</B>\r
25171 </TD>\r
25172 <TD width=15% BGCOLOR=#FBF5EF>\r
25173 <B>0</B>\r
25174 </TD>\r
25175 <TD width=35% BGCOLOR=#FBF5EF>\r
25176 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
25177 </TD>\r
25178 </TR>\r
25179 <TR valign="top">\r
25180 <TD width=15% BGCOLOR=#FBF5EF>\r
25181 <B>PSU_IOU_SLCR_MIO_PIN_56_L3_SEL</B>\r
25182 </TD>\r
25183 <TD width=15% BGCOLOR=#FBF5EF>\r
25184 <B>7:5</B>\r
25185 </TD>\r
25186 <TD width=10% BGCOLOR=#FBF5EF>\r
25187 <B>e0</B>\r
25188 </TD>\r
25189 <TD width=10% BGCOLOR=#FBF5EF>\r
25190 <B>0</B>\r
25191 </TD>\r
25192 <TD width=15% BGCOLOR=#FBF5EF>\r
25193 <B>0</B>\r
25194 </TD>\r
25195 <TD width=35% BGCOLOR=#FBF5EF>\r
25196 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[4]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[4]- (GPIO bank 2) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi0, Input, spi0_mi- (MISO signal) 4= spi0, Output, spi0_so- (MISO signal) 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[2]- (Trace Port Databus)</B>\r
25197 </TD>\r
25198 </TR>\r
25199 <TR valign="top">\r
25200 <TD width=15% BGCOLOR=#C0C0C0>\r
25201 <B>PSU_IOU_SLCR_MIO_PIN_56@0XFF1800E0</B>\r
25202 </TD>\r
25203 <TD width=15% BGCOLOR=#C0C0C0>\r
25204 <B>31:0</B>\r
25205 </TD>\r
25206 <TD width=10% BGCOLOR=#C0C0C0>\r
25207 <B>fe</B>\r
25208 </TD>\r
25209 <TD width=10% BGCOLOR=#C0C0C0>\r
25210 <B></B>\r
25211 </TD>\r
25212 <TD width=15% BGCOLOR=#C0C0C0>\r
25213 <B>4</B>\r
25214 </TD>\r
25215 <TD width=35% BGCOLOR=#C0C0C0>\r
25216 <B>Configures MIO Pin 56 peripheral interface mapping</B>\r
25217 </TD>\r
25218 </TR>\r
25219 </TABLE>\r
25220 <P>\r
25221 <H2><a name="MIO_PIN_57">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_57</a></H2>\r
25222 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25223 <TR valign="top">\r
25224 <TD width=15% BGCOLOR=#FFFF00>\r
25225 <B>Register Name</B>\r
25226 </TD>\r
25227 <TD width=15% BGCOLOR=#FFFF00>\r
25228 <B>Address</B>\r
25229 </TD>\r
25230 <TD width=10% BGCOLOR=#FFFF00>\r
25231 <B>Width</B>\r
25232 </TD>\r
25233 <TD width=10% BGCOLOR=#FFFF00>\r
25234 <B>Type</B>\r
25235 </TD>\r
25236 <TD width=15% BGCOLOR=#FFFF00>\r
25237 <B>Reset Value</B>\r
25238 </TD>\r
25239 <TD width=35% BGCOLOR=#FFFF00>\r
25240 <B>Description</B>\r
25241 </TD>\r
25242 </TR>\r
25243 <TR valign="top">\r
25244 <TD width=15% BGCOLOR=#FBF5EF>\r
25245 <B>MIO_PIN_57</B>\r
25246 </TD>\r
25247 <TD width=15% BGCOLOR=#FBF5EF>\r
25248 <B>0XFF1800E4</B>\r
25249 </TD>\r
25250 <TD width=10% BGCOLOR=#FBF5EF>\r
25251 <B>32</B>\r
25252 </TD>\r
25253 <TD width=10% BGCOLOR=#FBF5EF>\r
25254 <B>rw</B>\r
25255 </TD>\r
25256 <TD width=15% BGCOLOR=#FBF5EF>\r
25257 <B>0x00000000</B>\r
25258 </TD>\r
25259 <TD width=35% BGCOLOR=#FBF5EF>\r
25260 <B>--</B>\r
25261 </TD>\r
25262 </TR>\r
25263 </TABLE>\r
25264 <P>\r
25265 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25266 <TR valign="top">\r
25267 <TD width=15% BGCOLOR=#C0FFC0>\r
25268 <B>Field Name</B>\r
25269 </TD>\r
25270 <TD width=15% BGCOLOR=#C0FFC0>\r
25271 <B>Bits</B>\r
25272 </TD>\r
25273 <TD width=10% BGCOLOR=#C0FFC0>\r
25274 <B>Mask</B>\r
25275 </TD>\r
25276 <TD width=10% BGCOLOR=#C0FFC0>\r
25277 <B>Value</B>\r
25278 </TD>\r
25279 <TD width=15% BGCOLOR=#C0FFC0>\r
25280 <B>Shifted Value</B>\r
25281 </TD>\r
25282 <TD width=35% BGCOLOR=#C0FFC0>\r
25283 <B>Description</B>\r
25284 </TD>\r
25285 </TR>\r
25286 <TR valign="top">\r
25287 <TD width=15% BGCOLOR=#FBF5EF>\r
25288 <B>PSU_IOU_SLCR_MIO_PIN_57_L0_SEL</B>\r
25289 </TD>\r
25290 <TD width=15% BGCOLOR=#FBF5EF>\r
25291 <B>1:1</B>\r
25292 </TD>\r
25293 <TD width=10% BGCOLOR=#FBF5EF>\r
25294 <B>2</B>\r
25295 </TD>\r
25296 <TD width=10% BGCOLOR=#FBF5EF>\r
25297 <B>0</B>\r
25298 </TD>\r
25299 <TD width=15% BGCOLOR=#FBF5EF>\r
25300 <B>0</B>\r
25301 </TD>\r
25302 <TD width=35% BGCOLOR=#FBF5EF>\r
25303 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Output, gem2_rgmii_tx_ctl- (TX RGMII control)</B>\r
25304 </TD>\r
25305 </TR>\r
25306 <TR valign="top">\r
25307 <TD width=15% BGCOLOR=#FBF5EF>\r
25308 <B>PSU_IOU_SLCR_MIO_PIN_57_L1_SEL</B>\r
25309 </TD>\r
25310 <TD width=15% BGCOLOR=#FBF5EF>\r
25311 <B>2:2</B>\r
25312 </TD>\r
25313 <TD width=10% BGCOLOR=#FBF5EF>\r
25314 <B>4</B>\r
25315 </TD>\r
25316 <TD width=10% BGCOLOR=#FBF5EF>\r
25317 <B>1</B>\r
25318 </TD>\r
25319 <TD width=15% BGCOLOR=#FBF5EF>\r
25320 <B>4</B>\r
25321 </TD>\r
25322 <TD width=35% BGCOLOR=#FBF5EF>\r
25323 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_rx_data[1]- (ULPI data bus) 1= usb0, Output, usb0_ulpi_tx_data[1]- (ULPI data bus)</B>\r
25324 </TD>\r
25325 </TR>\r
25326 <TR valign="top">\r
25327 <TD width=15% BGCOLOR=#FBF5EF>\r
25328 <B>PSU_IOU_SLCR_MIO_PIN_57_L2_SEL</B>\r
25329 </TD>\r
25330 <TD width=15% BGCOLOR=#FBF5EF>\r
25331 <B>4:3</B>\r
25332 </TD>\r
25333 <TD width=10% BGCOLOR=#FBF5EF>\r
25334 <B>18</B>\r
25335 </TD>\r
25336 <TD width=10% BGCOLOR=#FBF5EF>\r
25337 <B>0</B>\r
25338 </TD>\r
25339 <TD width=15% BGCOLOR=#FBF5EF>\r
25340 <B>0</B>\r
25341 </TD>\r
25342 <TD width=35% BGCOLOR=#FBF5EF>\r
25343 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
25344 </TD>\r
25345 </TR>\r
25346 <TR valign="top">\r
25347 <TD width=15% BGCOLOR=#FBF5EF>\r
25348 <B>PSU_IOU_SLCR_MIO_PIN_57_L3_SEL</B>\r
25349 </TD>\r
25350 <TD width=15% BGCOLOR=#FBF5EF>\r
25351 <B>7:5</B>\r
25352 </TD>\r
25353 <TD width=10% BGCOLOR=#FBF5EF>\r
25354 <B>e0</B>\r
25355 </TD>\r
25356 <TD width=10% BGCOLOR=#FBF5EF>\r
25357 <B>0</B>\r
25358 </TD>\r
25359 <TD width=15% BGCOLOR=#FBF5EF>\r
25360 <B>0</B>\r
25361 </TD>\r
25362 <TD width=35% BGCOLOR=#FBF5EF>\r
25363 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[5]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[5]- (GPIO bank 2) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi0, Output, spi0_mo- (MOSI signal) 4= spi0, Input, spi0_si- (MOSI signal) 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[3]- (Trace Port Databus)</B>\r
25364 </TD>\r
25365 </TR>\r
25366 <TR valign="top">\r
25367 <TD width=15% BGCOLOR=#C0C0C0>\r
25368 <B>PSU_IOU_SLCR_MIO_PIN_57@0XFF1800E4</B>\r
25369 </TD>\r
25370 <TD width=15% BGCOLOR=#C0C0C0>\r
25371 <B>31:0</B>\r
25372 </TD>\r
25373 <TD width=10% BGCOLOR=#C0C0C0>\r
25374 <B>fe</B>\r
25375 </TD>\r
25376 <TD width=10% BGCOLOR=#C0C0C0>\r
25377 <B></B>\r
25378 </TD>\r
25379 <TD width=15% BGCOLOR=#C0C0C0>\r
25380 <B>4</B>\r
25381 </TD>\r
25382 <TD width=35% BGCOLOR=#C0C0C0>\r
25383 <B>Configures MIO Pin 57 peripheral interface mapping</B>\r
25384 </TD>\r
25385 </TR>\r
25386 </TABLE>\r
25387 <P>\r
25388 <H2><a name="MIO_PIN_58">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_58</a></H2>\r
25389 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25390 <TR valign="top">\r
25391 <TD width=15% BGCOLOR=#FFFF00>\r
25392 <B>Register Name</B>\r
25393 </TD>\r
25394 <TD width=15% BGCOLOR=#FFFF00>\r
25395 <B>Address</B>\r
25396 </TD>\r
25397 <TD width=10% BGCOLOR=#FFFF00>\r
25398 <B>Width</B>\r
25399 </TD>\r
25400 <TD width=10% BGCOLOR=#FFFF00>\r
25401 <B>Type</B>\r
25402 </TD>\r
25403 <TD width=15% BGCOLOR=#FFFF00>\r
25404 <B>Reset Value</B>\r
25405 </TD>\r
25406 <TD width=35% BGCOLOR=#FFFF00>\r
25407 <B>Description</B>\r
25408 </TD>\r
25409 </TR>\r
25410 <TR valign="top">\r
25411 <TD width=15% BGCOLOR=#FBF5EF>\r
25412 <B>MIO_PIN_58</B>\r
25413 </TD>\r
25414 <TD width=15% BGCOLOR=#FBF5EF>\r
25415 <B>0XFF1800E8</B>\r
25416 </TD>\r
25417 <TD width=10% BGCOLOR=#FBF5EF>\r
25418 <B>32</B>\r
25419 </TD>\r
25420 <TD width=10% BGCOLOR=#FBF5EF>\r
25421 <B>rw</B>\r
25422 </TD>\r
25423 <TD width=15% BGCOLOR=#FBF5EF>\r
25424 <B>0x00000000</B>\r
25425 </TD>\r
25426 <TD width=35% BGCOLOR=#FBF5EF>\r
25427 <B>--</B>\r
25428 </TD>\r
25429 </TR>\r
25430 </TABLE>\r
25431 <P>\r
25432 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25433 <TR valign="top">\r
25434 <TD width=15% BGCOLOR=#C0FFC0>\r
25435 <B>Field Name</B>\r
25436 </TD>\r
25437 <TD width=15% BGCOLOR=#C0FFC0>\r
25438 <B>Bits</B>\r
25439 </TD>\r
25440 <TD width=10% BGCOLOR=#C0FFC0>\r
25441 <B>Mask</B>\r
25442 </TD>\r
25443 <TD width=10% BGCOLOR=#C0FFC0>\r
25444 <B>Value</B>\r
25445 </TD>\r
25446 <TD width=15% BGCOLOR=#C0FFC0>\r
25447 <B>Shifted Value</B>\r
25448 </TD>\r
25449 <TD width=35% BGCOLOR=#C0FFC0>\r
25450 <B>Description</B>\r
25451 </TD>\r
25452 </TR>\r
25453 <TR valign="top">\r
25454 <TD width=15% BGCOLOR=#FBF5EF>\r
25455 <B>PSU_IOU_SLCR_MIO_PIN_58_L0_SEL</B>\r
25456 </TD>\r
25457 <TD width=15% BGCOLOR=#FBF5EF>\r
25458 <B>1:1</B>\r
25459 </TD>\r
25460 <TD width=10% BGCOLOR=#FBF5EF>\r
25461 <B>2</B>\r
25462 </TD>\r
25463 <TD width=10% BGCOLOR=#FBF5EF>\r
25464 <B>0</B>\r
25465 </TD>\r
25466 <TD width=15% BGCOLOR=#FBF5EF>\r
25467 <B>0</B>\r
25468 </TD>\r
25469 <TD width=35% BGCOLOR=#FBF5EF>\r
25470 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Input, gem2_rgmii_rx_clk- (RX RGMII clock)</B>\r
25471 </TD>\r
25472 </TR>\r
25473 <TR valign="top">\r
25474 <TD width=15% BGCOLOR=#FBF5EF>\r
25475 <B>PSU_IOU_SLCR_MIO_PIN_58_L1_SEL</B>\r
25476 </TD>\r
25477 <TD width=15% BGCOLOR=#FBF5EF>\r
25478 <B>2:2</B>\r
25479 </TD>\r
25480 <TD width=10% BGCOLOR=#FBF5EF>\r
25481 <B>4</B>\r
25482 </TD>\r
25483 <TD width=10% BGCOLOR=#FBF5EF>\r
25484 <B>1</B>\r
25485 </TD>\r
25486 <TD width=15% BGCOLOR=#FBF5EF>\r
25487 <B>4</B>\r
25488 </TD>\r
25489 <TD width=35% BGCOLOR=#FBF5EF>\r
25490 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Output, usb0_ulpi_stp- (Asserted to end or interrupt transfers)</B>\r
25491 </TD>\r
25492 </TR>\r
25493 <TR valign="top">\r
25494 <TD width=15% BGCOLOR=#FBF5EF>\r
25495 <B>PSU_IOU_SLCR_MIO_PIN_58_L2_SEL</B>\r
25496 </TD>\r
25497 <TD width=15% BGCOLOR=#FBF5EF>\r
25498 <B>4:3</B>\r
25499 </TD>\r
25500 <TD width=10% BGCOLOR=#FBF5EF>\r
25501 <B>18</B>\r
25502 </TD>\r
25503 <TD width=10% BGCOLOR=#FBF5EF>\r
25504 <B>0</B>\r
25505 </TD>\r
25506 <TD width=15% BGCOLOR=#FBF5EF>\r
25507 <B>0</B>\r
25508 </TD>\r
25509 <TD width=35% BGCOLOR=#FBF5EF>\r
25510 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
25511 </TD>\r
25512 </TR>\r
25513 <TR valign="top">\r
25514 <TD width=15% BGCOLOR=#FBF5EF>\r
25515 <B>PSU_IOU_SLCR_MIO_PIN_58_L3_SEL</B>\r
25516 </TD>\r
25517 <TD width=15% BGCOLOR=#FBF5EF>\r
25518 <B>7:5</B>\r
25519 </TD>\r
25520 <TD width=10% BGCOLOR=#FBF5EF>\r
25521 <B>e0</B>\r
25522 </TD>\r
25523 <TD width=10% BGCOLOR=#FBF5EF>\r
25524 <B>0</B>\r
25525 </TD>\r
25526 <TD width=15% BGCOLOR=#FBF5EF>\r
25527 <B>0</B>\r
25528 </TD>\r
25529 <TD width=35% BGCOLOR=#FBF5EF>\r
25530 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[6]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[6]- (GPIO bank 2) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= pjtag, Input, pjtag_tck- (PJTAG TCK) 4= spi1, Input, spi1_sclk_in- (SPI Clock) 4= spi1, Output, spi1_sclk_out- (SPI Clock) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[4]- (Trace Port Databus)</B>\r
25531 </TD>\r
25532 </TR>\r
25533 <TR valign="top">\r
25534 <TD width=15% BGCOLOR=#C0C0C0>\r
25535 <B>PSU_IOU_SLCR_MIO_PIN_58@0XFF1800E8</B>\r
25536 </TD>\r
25537 <TD width=15% BGCOLOR=#C0C0C0>\r
25538 <B>31:0</B>\r
25539 </TD>\r
25540 <TD width=10% BGCOLOR=#C0C0C0>\r
25541 <B>fe</B>\r
25542 </TD>\r
25543 <TD width=10% BGCOLOR=#C0C0C0>\r
25544 <B></B>\r
25545 </TD>\r
25546 <TD width=15% BGCOLOR=#C0C0C0>\r
25547 <B>4</B>\r
25548 </TD>\r
25549 <TD width=35% BGCOLOR=#C0C0C0>\r
25550 <B>Configures MIO Pin 58 peripheral interface mapping</B>\r
25551 </TD>\r
25552 </TR>\r
25553 </TABLE>\r
25554 <P>\r
25555 <H2><a name="MIO_PIN_59">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_59</a></H2>\r
25556 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25557 <TR valign="top">\r
25558 <TD width=15% BGCOLOR=#FFFF00>\r
25559 <B>Register Name</B>\r
25560 </TD>\r
25561 <TD width=15% BGCOLOR=#FFFF00>\r
25562 <B>Address</B>\r
25563 </TD>\r
25564 <TD width=10% BGCOLOR=#FFFF00>\r
25565 <B>Width</B>\r
25566 </TD>\r
25567 <TD width=10% BGCOLOR=#FFFF00>\r
25568 <B>Type</B>\r
25569 </TD>\r
25570 <TD width=15% BGCOLOR=#FFFF00>\r
25571 <B>Reset Value</B>\r
25572 </TD>\r
25573 <TD width=35% BGCOLOR=#FFFF00>\r
25574 <B>Description</B>\r
25575 </TD>\r
25576 </TR>\r
25577 <TR valign="top">\r
25578 <TD width=15% BGCOLOR=#FBF5EF>\r
25579 <B>MIO_PIN_59</B>\r
25580 </TD>\r
25581 <TD width=15% BGCOLOR=#FBF5EF>\r
25582 <B>0XFF1800EC</B>\r
25583 </TD>\r
25584 <TD width=10% BGCOLOR=#FBF5EF>\r
25585 <B>32</B>\r
25586 </TD>\r
25587 <TD width=10% BGCOLOR=#FBF5EF>\r
25588 <B>rw</B>\r
25589 </TD>\r
25590 <TD width=15% BGCOLOR=#FBF5EF>\r
25591 <B>0x00000000</B>\r
25592 </TD>\r
25593 <TD width=35% BGCOLOR=#FBF5EF>\r
25594 <B>--</B>\r
25595 </TD>\r
25596 </TR>\r
25597 </TABLE>\r
25598 <P>\r
25599 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25600 <TR valign="top">\r
25601 <TD width=15% BGCOLOR=#C0FFC0>\r
25602 <B>Field Name</B>\r
25603 </TD>\r
25604 <TD width=15% BGCOLOR=#C0FFC0>\r
25605 <B>Bits</B>\r
25606 </TD>\r
25607 <TD width=10% BGCOLOR=#C0FFC0>\r
25608 <B>Mask</B>\r
25609 </TD>\r
25610 <TD width=10% BGCOLOR=#C0FFC0>\r
25611 <B>Value</B>\r
25612 </TD>\r
25613 <TD width=15% BGCOLOR=#C0FFC0>\r
25614 <B>Shifted Value</B>\r
25615 </TD>\r
25616 <TD width=35% BGCOLOR=#C0FFC0>\r
25617 <B>Description</B>\r
25618 </TD>\r
25619 </TR>\r
25620 <TR valign="top">\r
25621 <TD width=15% BGCOLOR=#FBF5EF>\r
25622 <B>PSU_IOU_SLCR_MIO_PIN_59_L0_SEL</B>\r
25623 </TD>\r
25624 <TD width=15% BGCOLOR=#FBF5EF>\r
25625 <B>1:1</B>\r
25626 </TD>\r
25627 <TD width=10% BGCOLOR=#FBF5EF>\r
25628 <B>2</B>\r
25629 </TD>\r
25630 <TD width=10% BGCOLOR=#FBF5EF>\r
25631 <B>0</B>\r
25632 </TD>\r
25633 <TD width=15% BGCOLOR=#FBF5EF>\r
25634 <B>0</B>\r
25635 </TD>\r
25636 <TD width=35% BGCOLOR=#FBF5EF>\r
25637 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Input, gem2_rgmii_rxd[0]- (RX RGMII data)</B>\r
25638 </TD>\r
25639 </TR>\r
25640 <TR valign="top">\r
25641 <TD width=15% BGCOLOR=#FBF5EF>\r
25642 <B>PSU_IOU_SLCR_MIO_PIN_59_L1_SEL</B>\r
25643 </TD>\r
25644 <TD width=15% BGCOLOR=#FBF5EF>\r
25645 <B>2:2</B>\r
25646 </TD>\r
25647 <TD width=10% BGCOLOR=#FBF5EF>\r
25648 <B>4</B>\r
25649 </TD>\r
25650 <TD width=10% BGCOLOR=#FBF5EF>\r
25651 <B>1</B>\r
25652 </TD>\r
25653 <TD width=15% BGCOLOR=#FBF5EF>\r
25654 <B>4</B>\r
25655 </TD>\r
25656 <TD width=35% BGCOLOR=#FBF5EF>\r
25657 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_rx_data[3]- (ULPI data bus) 1= usb0, Output, usb0_ulpi_tx_data[3]- (ULPI data bus)</B>\r
25658 </TD>\r
25659 </TR>\r
25660 <TR valign="top">\r
25661 <TD width=15% BGCOLOR=#FBF5EF>\r
25662 <B>PSU_IOU_SLCR_MIO_PIN_59_L2_SEL</B>\r
25663 </TD>\r
25664 <TD width=15% BGCOLOR=#FBF5EF>\r
25665 <B>4:3</B>\r
25666 </TD>\r
25667 <TD width=10% BGCOLOR=#FBF5EF>\r
25668 <B>18</B>\r
25669 </TD>\r
25670 <TD width=10% BGCOLOR=#FBF5EF>\r
25671 <B>0</B>\r
25672 </TD>\r
25673 <TD width=15% BGCOLOR=#FBF5EF>\r
25674 <B>0</B>\r
25675 </TD>\r
25676 <TD width=35% BGCOLOR=#FBF5EF>\r
25677 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
25678 </TD>\r
25679 </TR>\r
25680 <TR valign="top">\r
25681 <TD width=15% BGCOLOR=#FBF5EF>\r
25682 <B>PSU_IOU_SLCR_MIO_PIN_59_L3_SEL</B>\r
25683 </TD>\r
25684 <TD width=15% BGCOLOR=#FBF5EF>\r
25685 <B>7:5</B>\r
25686 </TD>\r
25687 <TD width=10% BGCOLOR=#FBF5EF>\r
25688 <B>e0</B>\r
25689 </TD>\r
25690 <TD width=10% BGCOLOR=#FBF5EF>\r
25691 <B>0</B>\r
25692 </TD>\r
25693 <TD width=15% BGCOLOR=#FBF5EF>\r
25694 <B>0</B>\r
25695 </TD>\r
25696 <TD width=35% BGCOLOR=#FBF5EF>\r
25697 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[7]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[7]- (GPIO bank 2) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tdi- (PJTAG TDI) 4= spi1, Output, spi1_n_ss_out[2]- (SPI Master Selects) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[5]- (Trace Port Databus)</B>\r
25698 </TD>\r
25699 </TR>\r
25700 <TR valign="top">\r
25701 <TD width=15% BGCOLOR=#C0C0C0>\r
25702 <B>PSU_IOU_SLCR_MIO_PIN_59@0XFF1800EC</B>\r
25703 </TD>\r
25704 <TD width=15% BGCOLOR=#C0C0C0>\r
25705 <B>31:0</B>\r
25706 </TD>\r
25707 <TD width=10% BGCOLOR=#C0C0C0>\r
25708 <B>fe</B>\r
25709 </TD>\r
25710 <TD width=10% BGCOLOR=#C0C0C0>\r
25711 <B></B>\r
25712 </TD>\r
25713 <TD width=15% BGCOLOR=#C0C0C0>\r
25714 <B>4</B>\r
25715 </TD>\r
25716 <TD width=35% BGCOLOR=#C0C0C0>\r
25717 <B>Configures MIO Pin 59 peripheral interface mapping</B>\r
25718 </TD>\r
25719 </TR>\r
25720 </TABLE>\r
25721 <P>\r
25722 <H2><a name="MIO_PIN_60">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_60</a></H2>\r
25723 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25724 <TR valign="top">\r
25725 <TD width=15% BGCOLOR=#FFFF00>\r
25726 <B>Register Name</B>\r
25727 </TD>\r
25728 <TD width=15% BGCOLOR=#FFFF00>\r
25729 <B>Address</B>\r
25730 </TD>\r
25731 <TD width=10% BGCOLOR=#FFFF00>\r
25732 <B>Width</B>\r
25733 </TD>\r
25734 <TD width=10% BGCOLOR=#FFFF00>\r
25735 <B>Type</B>\r
25736 </TD>\r
25737 <TD width=15% BGCOLOR=#FFFF00>\r
25738 <B>Reset Value</B>\r
25739 </TD>\r
25740 <TD width=35% BGCOLOR=#FFFF00>\r
25741 <B>Description</B>\r
25742 </TD>\r
25743 </TR>\r
25744 <TR valign="top">\r
25745 <TD width=15% BGCOLOR=#FBF5EF>\r
25746 <B>MIO_PIN_60</B>\r
25747 </TD>\r
25748 <TD width=15% BGCOLOR=#FBF5EF>\r
25749 <B>0XFF1800F0</B>\r
25750 </TD>\r
25751 <TD width=10% BGCOLOR=#FBF5EF>\r
25752 <B>32</B>\r
25753 </TD>\r
25754 <TD width=10% BGCOLOR=#FBF5EF>\r
25755 <B>rw</B>\r
25756 </TD>\r
25757 <TD width=15% BGCOLOR=#FBF5EF>\r
25758 <B>0x00000000</B>\r
25759 </TD>\r
25760 <TD width=35% BGCOLOR=#FBF5EF>\r
25761 <B>--</B>\r
25762 </TD>\r
25763 </TR>\r
25764 </TABLE>\r
25765 <P>\r
25766 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25767 <TR valign="top">\r
25768 <TD width=15% BGCOLOR=#C0FFC0>\r
25769 <B>Field Name</B>\r
25770 </TD>\r
25771 <TD width=15% BGCOLOR=#C0FFC0>\r
25772 <B>Bits</B>\r
25773 </TD>\r
25774 <TD width=10% BGCOLOR=#C0FFC0>\r
25775 <B>Mask</B>\r
25776 </TD>\r
25777 <TD width=10% BGCOLOR=#C0FFC0>\r
25778 <B>Value</B>\r
25779 </TD>\r
25780 <TD width=15% BGCOLOR=#C0FFC0>\r
25781 <B>Shifted Value</B>\r
25782 </TD>\r
25783 <TD width=35% BGCOLOR=#C0FFC0>\r
25784 <B>Description</B>\r
25785 </TD>\r
25786 </TR>\r
25787 <TR valign="top">\r
25788 <TD width=15% BGCOLOR=#FBF5EF>\r
25789 <B>PSU_IOU_SLCR_MIO_PIN_60_L0_SEL</B>\r
25790 </TD>\r
25791 <TD width=15% BGCOLOR=#FBF5EF>\r
25792 <B>1:1</B>\r
25793 </TD>\r
25794 <TD width=10% BGCOLOR=#FBF5EF>\r
25795 <B>2</B>\r
25796 </TD>\r
25797 <TD width=10% BGCOLOR=#FBF5EF>\r
25798 <B>0</B>\r
25799 </TD>\r
25800 <TD width=15% BGCOLOR=#FBF5EF>\r
25801 <B>0</B>\r
25802 </TD>\r
25803 <TD width=35% BGCOLOR=#FBF5EF>\r
25804 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Input, gem2_rgmii_rxd[1]- (RX RGMII data)</B>\r
25805 </TD>\r
25806 </TR>\r
25807 <TR valign="top">\r
25808 <TD width=15% BGCOLOR=#FBF5EF>\r
25809 <B>PSU_IOU_SLCR_MIO_PIN_60_L1_SEL</B>\r
25810 </TD>\r
25811 <TD width=15% BGCOLOR=#FBF5EF>\r
25812 <B>2:2</B>\r
25813 </TD>\r
25814 <TD width=10% BGCOLOR=#FBF5EF>\r
25815 <B>4</B>\r
25816 </TD>\r
25817 <TD width=10% BGCOLOR=#FBF5EF>\r
25818 <B>1</B>\r
25819 </TD>\r
25820 <TD width=15% BGCOLOR=#FBF5EF>\r
25821 <B>4</B>\r
25822 </TD>\r
25823 <TD width=35% BGCOLOR=#FBF5EF>\r
25824 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_rx_data[4]- (ULPI data bus) 1= usb0, Output, usb0_ulpi_tx_data[4]- (ULPI data bus)</B>\r
25825 </TD>\r
25826 </TR>\r
25827 <TR valign="top">\r
25828 <TD width=15% BGCOLOR=#FBF5EF>\r
25829 <B>PSU_IOU_SLCR_MIO_PIN_60_L2_SEL</B>\r
25830 </TD>\r
25831 <TD width=15% BGCOLOR=#FBF5EF>\r
25832 <B>4:3</B>\r
25833 </TD>\r
25834 <TD width=10% BGCOLOR=#FBF5EF>\r
25835 <B>18</B>\r
25836 </TD>\r
25837 <TD width=10% BGCOLOR=#FBF5EF>\r
25838 <B>0</B>\r
25839 </TD>\r
25840 <TD width=15% BGCOLOR=#FBF5EF>\r
25841 <B>0</B>\r
25842 </TD>\r
25843 <TD width=35% BGCOLOR=#FBF5EF>\r
25844 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
25845 </TD>\r
25846 </TR>\r
25847 <TR valign="top">\r
25848 <TD width=15% BGCOLOR=#FBF5EF>\r
25849 <B>PSU_IOU_SLCR_MIO_PIN_60_L3_SEL</B>\r
25850 </TD>\r
25851 <TD width=15% BGCOLOR=#FBF5EF>\r
25852 <B>7:5</B>\r
25853 </TD>\r
25854 <TD width=10% BGCOLOR=#FBF5EF>\r
25855 <B>e0</B>\r
25856 </TD>\r
25857 <TD width=10% BGCOLOR=#FBF5EF>\r
25858 <B>0</B>\r
25859 </TD>\r
25860 <TD width=15% BGCOLOR=#FBF5EF>\r
25861 <B>0</B>\r
25862 </TD>\r
25863 <TD width=35% BGCOLOR=#FBF5EF>\r
25864 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[8]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[8]- (GPIO bank 2) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= pjtag, Output, pjtag_tdo- (PJTAG TDO) 4= spi1, Output, spi1_n_ss_out[1]- (SPI Master Selects) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[6]- (Trace Port Databus)</B>\r
25865 </TD>\r
25866 </TR>\r
25867 <TR valign="top">\r
25868 <TD width=15% BGCOLOR=#C0C0C0>\r
25869 <B>PSU_IOU_SLCR_MIO_PIN_60@0XFF1800F0</B>\r
25870 </TD>\r
25871 <TD width=15% BGCOLOR=#C0C0C0>\r
25872 <B>31:0</B>\r
25873 </TD>\r
25874 <TD width=10% BGCOLOR=#C0C0C0>\r
25875 <B>fe</B>\r
25876 </TD>\r
25877 <TD width=10% BGCOLOR=#C0C0C0>\r
25878 <B></B>\r
25879 </TD>\r
25880 <TD width=15% BGCOLOR=#C0C0C0>\r
25881 <B>4</B>\r
25882 </TD>\r
25883 <TD width=35% BGCOLOR=#C0C0C0>\r
25884 <B>Configures MIO Pin 60 peripheral interface mapping</B>\r
25885 </TD>\r
25886 </TR>\r
25887 </TABLE>\r
25888 <P>\r
25889 <H2><a name="MIO_PIN_61">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_61</a></H2>\r
25890 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25891 <TR valign="top">\r
25892 <TD width=15% BGCOLOR=#FFFF00>\r
25893 <B>Register Name</B>\r
25894 </TD>\r
25895 <TD width=15% BGCOLOR=#FFFF00>\r
25896 <B>Address</B>\r
25897 </TD>\r
25898 <TD width=10% BGCOLOR=#FFFF00>\r
25899 <B>Width</B>\r
25900 </TD>\r
25901 <TD width=10% BGCOLOR=#FFFF00>\r
25902 <B>Type</B>\r
25903 </TD>\r
25904 <TD width=15% BGCOLOR=#FFFF00>\r
25905 <B>Reset Value</B>\r
25906 </TD>\r
25907 <TD width=35% BGCOLOR=#FFFF00>\r
25908 <B>Description</B>\r
25909 </TD>\r
25910 </TR>\r
25911 <TR valign="top">\r
25912 <TD width=15% BGCOLOR=#FBF5EF>\r
25913 <B>MIO_PIN_61</B>\r
25914 </TD>\r
25915 <TD width=15% BGCOLOR=#FBF5EF>\r
25916 <B>0XFF1800F4</B>\r
25917 </TD>\r
25918 <TD width=10% BGCOLOR=#FBF5EF>\r
25919 <B>32</B>\r
25920 </TD>\r
25921 <TD width=10% BGCOLOR=#FBF5EF>\r
25922 <B>rw</B>\r
25923 </TD>\r
25924 <TD width=15% BGCOLOR=#FBF5EF>\r
25925 <B>0x00000000</B>\r
25926 </TD>\r
25927 <TD width=35% BGCOLOR=#FBF5EF>\r
25928 <B>--</B>\r
25929 </TD>\r
25930 </TR>\r
25931 </TABLE>\r
25932 <P>\r
25933 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
25934 <TR valign="top">\r
25935 <TD width=15% BGCOLOR=#C0FFC0>\r
25936 <B>Field Name</B>\r
25937 </TD>\r
25938 <TD width=15% BGCOLOR=#C0FFC0>\r
25939 <B>Bits</B>\r
25940 </TD>\r
25941 <TD width=10% BGCOLOR=#C0FFC0>\r
25942 <B>Mask</B>\r
25943 </TD>\r
25944 <TD width=10% BGCOLOR=#C0FFC0>\r
25945 <B>Value</B>\r
25946 </TD>\r
25947 <TD width=15% BGCOLOR=#C0FFC0>\r
25948 <B>Shifted Value</B>\r
25949 </TD>\r
25950 <TD width=35% BGCOLOR=#C0FFC0>\r
25951 <B>Description</B>\r
25952 </TD>\r
25953 </TR>\r
25954 <TR valign="top">\r
25955 <TD width=15% BGCOLOR=#FBF5EF>\r
25956 <B>PSU_IOU_SLCR_MIO_PIN_61_L0_SEL</B>\r
25957 </TD>\r
25958 <TD width=15% BGCOLOR=#FBF5EF>\r
25959 <B>1:1</B>\r
25960 </TD>\r
25961 <TD width=10% BGCOLOR=#FBF5EF>\r
25962 <B>2</B>\r
25963 </TD>\r
25964 <TD width=10% BGCOLOR=#FBF5EF>\r
25965 <B>0</B>\r
25966 </TD>\r
25967 <TD width=15% BGCOLOR=#FBF5EF>\r
25968 <B>0</B>\r
25969 </TD>\r
25970 <TD width=35% BGCOLOR=#FBF5EF>\r
25971 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Input, gem2_rgmii_rxd[2]- (RX RGMII data)</B>\r
25972 </TD>\r
25973 </TR>\r
25974 <TR valign="top">\r
25975 <TD width=15% BGCOLOR=#FBF5EF>\r
25976 <B>PSU_IOU_SLCR_MIO_PIN_61_L1_SEL</B>\r
25977 </TD>\r
25978 <TD width=15% BGCOLOR=#FBF5EF>\r
25979 <B>2:2</B>\r
25980 </TD>\r
25981 <TD width=10% BGCOLOR=#FBF5EF>\r
25982 <B>4</B>\r
25983 </TD>\r
25984 <TD width=10% BGCOLOR=#FBF5EF>\r
25985 <B>1</B>\r
25986 </TD>\r
25987 <TD width=15% BGCOLOR=#FBF5EF>\r
25988 <B>4</B>\r
25989 </TD>\r
25990 <TD width=35% BGCOLOR=#FBF5EF>\r
25991 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_rx_data[5]- (ULPI data bus) 1= usb0, Output, usb0_ulpi_tx_data[5]- (ULPI data bus)</B>\r
25992 </TD>\r
25993 </TR>\r
25994 <TR valign="top">\r
25995 <TD width=15% BGCOLOR=#FBF5EF>\r
25996 <B>PSU_IOU_SLCR_MIO_PIN_61_L2_SEL</B>\r
25997 </TD>\r
25998 <TD width=15% BGCOLOR=#FBF5EF>\r
25999 <B>4:3</B>\r
26000 </TD>\r
26001 <TD width=10% BGCOLOR=#FBF5EF>\r
26002 <B>18</B>\r
26003 </TD>\r
26004 <TD width=10% BGCOLOR=#FBF5EF>\r
26005 <B>0</B>\r
26006 </TD>\r
26007 <TD width=15% BGCOLOR=#FBF5EF>\r
26008 <B>0</B>\r
26009 </TD>\r
26010 <TD width=35% BGCOLOR=#FBF5EF>\r
26011 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
26012 </TD>\r
26013 </TR>\r
26014 <TR valign="top">\r
26015 <TD width=15% BGCOLOR=#FBF5EF>\r
26016 <B>PSU_IOU_SLCR_MIO_PIN_61_L3_SEL</B>\r
26017 </TD>\r
26018 <TD width=15% BGCOLOR=#FBF5EF>\r
26019 <B>7:5</B>\r
26020 </TD>\r
26021 <TD width=10% BGCOLOR=#FBF5EF>\r
26022 <B>e0</B>\r
26023 </TD>\r
26024 <TD width=10% BGCOLOR=#FBF5EF>\r
26025 <B>0</B>\r
26026 </TD>\r
26027 <TD width=15% BGCOLOR=#FBF5EF>\r
26028 <B>0</B>\r
26029 </TD>\r
26030 <TD width=35% BGCOLOR=#FBF5EF>\r
26031 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[9]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[9]- (GPIO bank 2) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= pjtag, Input, pjtag_tms- (PJTAG TMS) 4= spi1, Input, spi1_n_ss_in- (SPI Master Selects) 4= spi1, Output, spi1_n_ss_out[0]- (SPI Master Selects) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[7]- (Trace Port Databus)</B>\r
26032 </TD>\r
26033 </TR>\r
26034 <TR valign="top">\r
26035 <TD width=15% BGCOLOR=#C0C0C0>\r
26036 <B>PSU_IOU_SLCR_MIO_PIN_61@0XFF1800F4</B>\r
26037 </TD>\r
26038 <TD width=15% BGCOLOR=#C0C0C0>\r
26039 <B>31:0</B>\r
26040 </TD>\r
26041 <TD width=10% BGCOLOR=#C0C0C0>\r
26042 <B>fe</B>\r
26043 </TD>\r
26044 <TD width=10% BGCOLOR=#C0C0C0>\r
26045 <B></B>\r
26046 </TD>\r
26047 <TD width=15% BGCOLOR=#C0C0C0>\r
26048 <B>4</B>\r
26049 </TD>\r
26050 <TD width=35% BGCOLOR=#C0C0C0>\r
26051 <B>Configures MIO Pin 61 peripheral interface mapping</B>\r
26052 </TD>\r
26053 </TR>\r
26054 </TABLE>\r
26055 <P>\r
26056 <H2><a name="MIO_PIN_62">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_62</a></H2>\r
26057 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26058 <TR valign="top">\r
26059 <TD width=15% BGCOLOR=#FFFF00>\r
26060 <B>Register Name</B>\r
26061 </TD>\r
26062 <TD width=15% BGCOLOR=#FFFF00>\r
26063 <B>Address</B>\r
26064 </TD>\r
26065 <TD width=10% BGCOLOR=#FFFF00>\r
26066 <B>Width</B>\r
26067 </TD>\r
26068 <TD width=10% BGCOLOR=#FFFF00>\r
26069 <B>Type</B>\r
26070 </TD>\r
26071 <TD width=15% BGCOLOR=#FFFF00>\r
26072 <B>Reset Value</B>\r
26073 </TD>\r
26074 <TD width=35% BGCOLOR=#FFFF00>\r
26075 <B>Description</B>\r
26076 </TD>\r
26077 </TR>\r
26078 <TR valign="top">\r
26079 <TD width=15% BGCOLOR=#FBF5EF>\r
26080 <B>MIO_PIN_62</B>\r
26081 </TD>\r
26082 <TD width=15% BGCOLOR=#FBF5EF>\r
26083 <B>0XFF1800F8</B>\r
26084 </TD>\r
26085 <TD width=10% BGCOLOR=#FBF5EF>\r
26086 <B>32</B>\r
26087 </TD>\r
26088 <TD width=10% BGCOLOR=#FBF5EF>\r
26089 <B>rw</B>\r
26090 </TD>\r
26091 <TD width=15% BGCOLOR=#FBF5EF>\r
26092 <B>0x00000000</B>\r
26093 </TD>\r
26094 <TD width=35% BGCOLOR=#FBF5EF>\r
26095 <B>--</B>\r
26096 </TD>\r
26097 </TR>\r
26098 </TABLE>\r
26099 <P>\r
26100 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26101 <TR valign="top">\r
26102 <TD width=15% BGCOLOR=#C0FFC0>\r
26103 <B>Field Name</B>\r
26104 </TD>\r
26105 <TD width=15% BGCOLOR=#C0FFC0>\r
26106 <B>Bits</B>\r
26107 </TD>\r
26108 <TD width=10% BGCOLOR=#C0FFC0>\r
26109 <B>Mask</B>\r
26110 </TD>\r
26111 <TD width=10% BGCOLOR=#C0FFC0>\r
26112 <B>Value</B>\r
26113 </TD>\r
26114 <TD width=15% BGCOLOR=#C0FFC0>\r
26115 <B>Shifted Value</B>\r
26116 </TD>\r
26117 <TD width=35% BGCOLOR=#C0FFC0>\r
26118 <B>Description</B>\r
26119 </TD>\r
26120 </TR>\r
26121 <TR valign="top">\r
26122 <TD width=15% BGCOLOR=#FBF5EF>\r
26123 <B>PSU_IOU_SLCR_MIO_PIN_62_L0_SEL</B>\r
26124 </TD>\r
26125 <TD width=15% BGCOLOR=#FBF5EF>\r
26126 <B>1:1</B>\r
26127 </TD>\r
26128 <TD width=10% BGCOLOR=#FBF5EF>\r
26129 <B>2</B>\r
26130 </TD>\r
26131 <TD width=10% BGCOLOR=#FBF5EF>\r
26132 <B>0</B>\r
26133 </TD>\r
26134 <TD width=15% BGCOLOR=#FBF5EF>\r
26135 <B>0</B>\r
26136 </TD>\r
26137 <TD width=35% BGCOLOR=#FBF5EF>\r
26138 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Input, gem2_rgmii_rxd[3]- (RX RGMII data)</B>\r
26139 </TD>\r
26140 </TR>\r
26141 <TR valign="top">\r
26142 <TD width=15% BGCOLOR=#FBF5EF>\r
26143 <B>PSU_IOU_SLCR_MIO_PIN_62_L1_SEL</B>\r
26144 </TD>\r
26145 <TD width=15% BGCOLOR=#FBF5EF>\r
26146 <B>2:2</B>\r
26147 </TD>\r
26148 <TD width=10% BGCOLOR=#FBF5EF>\r
26149 <B>4</B>\r
26150 </TD>\r
26151 <TD width=10% BGCOLOR=#FBF5EF>\r
26152 <B>1</B>\r
26153 </TD>\r
26154 <TD width=15% BGCOLOR=#FBF5EF>\r
26155 <B>4</B>\r
26156 </TD>\r
26157 <TD width=35% BGCOLOR=#FBF5EF>\r
26158 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_rx_data[6]- (ULPI data bus) 1= usb0, Output, usb0_ulpi_tx_data[6]- (ULPI data bus)</B>\r
26159 </TD>\r
26160 </TR>\r
26161 <TR valign="top">\r
26162 <TD width=15% BGCOLOR=#FBF5EF>\r
26163 <B>PSU_IOU_SLCR_MIO_PIN_62_L2_SEL</B>\r
26164 </TD>\r
26165 <TD width=15% BGCOLOR=#FBF5EF>\r
26166 <B>4:3</B>\r
26167 </TD>\r
26168 <TD width=10% BGCOLOR=#FBF5EF>\r
26169 <B>18</B>\r
26170 </TD>\r
26171 <TD width=10% BGCOLOR=#FBF5EF>\r
26172 <B>0</B>\r
26173 </TD>\r
26174 <TD width=15% BGCOLOR=#FBF5EF>\r
26175 <B>0</B>\r
26176 </TD>\r
26177 <TD width=35% BGCOLOR=#FBF5EF>\r
26178 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
26179 </TD>\r
26180 </TR>\r
26181 <TR valign="top">\r
26182 <TD width=15% BGCOLOR=#FBF5EF>\r
26183 <B>PSU_IOU_SLCR_MIO_PIN_62_L3_SEL</B>\r
26184 </TD>\r
26185 <TD width=15% BGCOLOR=#FBF5EF>\r
26186 <B>7:5</B>\r
26187 </TD>\r
26188 <TD width=10% BGCOLOR=#FBF5EF>\r
26189 <B>e0</B>\r
26190 </TD>\r
26191 <TD width=10% BGCOLOR=#FBF5EF>\r
26192 <B>0</B>\r
26193 </TD>\r
26194 <TD width=15% BGCOLOR=#FBF5EF>\r
26195 <B>0</B>\r
26196 </TD>\r
26197 <TD width=35% BGCOLOR=#FBF5EF>\r
26198 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[10]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[10]- (GPIO bank 2) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_mi- (MISO signal) 4= spi1, Output, spi1_so- (MISO signal) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[8]- (Trace Port Databus)</B>\r
26199 </TD>\r
26200 </TR>\r
26201 <TR valign="top">\r
26202 <TD width=15% BGCOLOR=#C0C0C0>\r
26203 <B>PSU_IOU_SLCR_MIO_PIN_62@0XFF1800F8</B>\r
26204 </TD>\r
26205 <TD width=15% BGCOLOR=#C0C0C0>\r
26206 <B>31:0</B>\r
26207 </TD>\r
26208 <TD width=10% BGCOLOR=#C0C0C0>\r
26209 <B>fe</B>\r
26210 </TD>\r
26211 <TD width=10% BGCOLOR=#C0C0C0>\r
26212 <B></B>\r
26213 </TD>\r
26214 <TD width=15% BGCOLOR=#C0C0C0>\r
26215 <B>4</B>\r
26216 </TD>\r
26217 <TD width=35% BGCOLOR=#C0C0C0>\r
26218 <B>Configures MIO Pin 62 peripheral interface mapping</B>\r
26219 </TD>\r
26220 </TR>\r
26221 </TABLE>\r
26222 <P>\r
26223 <H2><a name="MIO_PIN_63">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_63</a></H2>\r
26224 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26225 <TR valign="top">\r
26226 <TD width=15% BGCOLOR=#FFFF00>\r
26227 <B>Register Name</B>\r
26228 </TD>\r
26229 <TD width=15% BGCOLOR=#FFFF00>\r
26230 <B>Address</B>\r
26231 </TD>\r
26232 <TD width=10% BGCOLOR=#FFFF00>\r
26233 <B>Width</B>\r
26234 </TD>\r
26235 <TD width=10% BGCOLOR=#FFFF00>\r
26236 <B>Type</B>\r
26237 </TD>\r
26238 <TD width=15% BGCOLOR=#FFFF00>\r
26239 <B>Reset Value</B>\r
26240 </TD>\r
26241 <TD width=35% BGCOLOR=#FFFF00>\r
26242 <B>Description</B>\r
26243 </TD>\r
26244 </TR>\r
26245 <TR valign="top">\r
26246 <TD width=15% BGCOLOR=#FBF5EF>\r
26247 <B>MIO_PIN_63</B>\r
26248 </TD>\r
26249 <TD width=15% BGCOLOR=#FBF5EF>\r
26250 <B>0XFF1800FC</B>\r
26251 </TD>\r
26252 <TD width=10% BGCOLOR=#FBF5EF>\r
26253 <B>32</B>\r
26254 </TD>\r
26255 <TD width=10% BGCOLOR=#FBF5EF>\r
26256 <B>rw</B>\r
26257 </TD>\r
26258 <TD width=15% BGCOLOR=#FBF5EF>\r
26259 <B>0x00000000</B>\r
26260 </TD>\r
26261 <TD width=35% BGCOLOR=#FBF5EF>\r
26262 <B>--</B>\r
26263 </TD>\r
26264 </TR>\r
26265 </TABLE>\r
26266 <P>\r
26267 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26268 <TR valign="top">\r
26269 <TD width=15% BGCOLOR=#C0FFC0>\r
26270 <B>Field Name</B>\r
26271 </TD>\r
26272 <TD width=15% BGCOLOR=#C0FFC0>\r
26273 <B>Bits</B>\r
26274 </TD>\r
26275 <TD width=10% BGCOLOR=#C0FFC0>\r
26276 <B>Mask</B>\r
26277 </TD>\r
26278 <TD width=10% BGCOLOR=#C0FFC0>\r
26279 <B>Value</B>\r
26280 </TD>\r
26281 <TD width=15% BGCOLOR=#C0FFC0>\r
26282 <B>Shifted Value</B>\r
26283 </TD>\r
26284 <TD width=35% BGCOLOR=#C0FFC0>\r
26285 <B>Description</B>\r
26286 </TD>\r
26287 </TR>\r
26288 <TR valign="top">\r
26289 <TD width=15% BGCOLOR=#FBF5EF>\r
26290 <B>PSU_IOU_SLCR_MIO_PIN_63_L0_SEL</B>\r
26291 </TD>\r
26292 <TD width=15% BGCOLOR=#FBF5EF>\r
26293 <B>1:1</B>\r
26294 </TD>\r
26295 <TD width=10% BGCOLOR=#FBF5EF>\r
26296 <B>2</B>\r
26297 </TD>\r
26298 <TD width=10% BGCOLOR=#FBF5EF>\r
26299 <B>0</B>\r
26300 </TD>\r
26301 <TD width=15% BGCOLOR=#FBF5EF>\r
26302 <B>0</B>\r
26303 </TD>\r
26304 <TD width=35% BGCOLOR=#FBF5EF>\r
26305 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem2, Input, gem2_rgmii_rx_ctl- (RX RGMII control )</B>\r
26306 </TD>\r
26307 </TR>\r
26308 <TR valign="top">\r
26309 <TD width=15% BGCOLOR=#FBF5EF>\r
26310 <B>PSU_IOU_SLCR_MIO_PIN_63_L1_SEL</B>\r
26311 </TD>\r
26312 <TD width=15% BGCOLOR=#FBF5EF>\r
26313 <B>2:2</B>\r
26314 </TD>\r
26315 <TD width=10% BGCOLOR=#FBF5EF>\r
26316 <B>4</B>\r
26317 </TD>\r
26318 <TD width=10% BGCOLOR=#FBF5EF>\r
26319 <B>1</B>\r
26320 </TD>\r
26321 <TD width=15% BGCOLOR=#FBF5EF>\r
26322 <B>4</B>\r
26323 </TD>\r
26324 <TD width=35% BGCOLOR=#FBF5EF>\r
26325 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb0, Input, usb0_ulpi_rx_data[7]- (ULPI data bus) 1= usb0, Output, usb0_ulpi_tx_data[7]- (ULPI data bus)</B>\r
26326 </TD>\r
26327 </TR>\r
26328 <TR valign="top">\r
26329 <TD width=15% BGCOLOR=#FBF5EF>\r
26330 <B>PSU_IOU_SLCR_MIO_PIN_63_L2_SEL</B>\r
26331 </TD>\r
26332 <TD width=15% BGCOLOR=#FBF5EF>\r
26333 <B>4:3</B>\r
26334 </TD>\r
26335 <TD width=10% BGCOLOR=#FBF5EF>\r
26336 <B>18</B>\r
26337 </TD>\r
26338 <TD width=10% BGCOLOR=#FBF5EF>\r
26339 <B>0</B>\r
26340 </TD>\r
26341 <TD width=15% BGCOLOR=#FBF5EF>\r
26342 <B>0</B>\r
26343 </TD>\r
26344 <TD width=35% BGCOLOR=#FBF5EF>\r
26345 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= Not Used 3= Not Used</B>\r
26346 </TD>\r
26347 </TR>\r
26348 <TR valign="top">\r
26349 <TD width=15% BGCOLOR=#FBF5EF>\r
26350 <B>PSU_IOU_SLCR_MIO_PIN_63_L3_SEL</B>\r
26351 </TD>\r
26352 <TD width=15% BGCOLOR=#FBF5EF>\r
26353 <B>7:5</B>\r
26354 </TD>\r
26355 <TD width=10% BGCOLOR=#FBF5EF>\r
26356 <B>e0</B>\r
26357 </TD>\r
26358 <TD width=10% BGCOLOR=#FBF5EF>\r
26359 <B>0</B>\r
26360 </TD>\r
26361 <TD width=15% BGCOLOR=#FBF5EF>\r
26362 <B>0</B>\r
26363 </TD>\r
26364 <TD width=35% BGCOLOR=#FBF5EF>\r
26365 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[11]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[11]- (GPIO bank 2) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_mo- (MOSI signal) 4= spi1, Input, spi1_si- (MOSI signal) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[9]- (Trace Port Databus)</B>\r
26366 </TD>\r
26367 </TR>\r
26368 <TR valign="top">\r
26369 <TD width=15% BGCOLOR=#C0C0C0>\r
26370 <B>PSU_IOU_SLCR_MIO_PIN_63@0XFF1800FC</B>\r
26371 </TD>\r
26372 <TD width=15% BGCOLOR=#C0C0C0>\r
26373 <B>31:0</B>\r
26374 </TD>\r
26375 <TD width=10% BGCOLOR=#C0C0C0>\r
26376 <B>fe</B>\r
26377 </TD>\r
26378 <TD width=10% BGCOLOR=#C0C0C0>\r
26379 <B></B>\r
26380 </TD>\r
26381 <TD width=15% BGCOLOR=#C0C0C0>\r
26382 <B>4</B>\r
26383 </TD>\r
26384 <TD width=35% BGCOLOR=#C0C0C0>\r
26385 <B>Configures MIO Pin 63 peripheral interface mapping</B>\r
26386 </TD>\r
26387 </TR>\r
26388 </TABLE>\r
26389 <P>\r
26390 <H2><a name="MIO_PIN_64">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_64</a></H2>\r
26391 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26392 <TR valign="top">\r
26393 <TD width=15% BGCOLOR=#FFFF00>\r
26394 <B>Register Name</B>\r
26395 </TD>\r
26396 <TD width=15% BGCOLOR=#FFFF00>\r
26397 <B>Address</B>\r
26398 </TD>\r
26399 <TD width=10% BGCOLOR=#FFFF00>\r
26400 <B>Width</B>\r
26401 </TD>\r
26402 <TD width=10% BGCOLOR=#FFFF00>\r
26403 <B>Type</B>\r
26404 </TD>\r
26405 <TD width=15% BGCOLOR=#FFFF00>\r
26406 <B>Reset Value</B>\r
26407 </TD>\r
26408 <TD width=35% BGCOLOR=#FFFF00>\r
26409 <B>Description</B>\r
26410 </TD>\r
26411 </TR>\r
26412 <TR valign="top">\r
26413 <TD width=15% BGCOLOR=#FBF5EF>\r
26414 <B>MIO_PIN_64</B>\r
26415 </TD>\r
26416 <TD width=15% BGCOLOR=#FBF5EF>\r
26417 <B>0XFF180100</B>\r
26418 </TD>\r
26419 <TD width=10% BGCOLOR=#FBF5EF>\r
26420 <B>32</B>\r
26421 </TD>\r
26422 <TD width=10% BGCOLOR=#FBF5EF>\r
26423 <B>rw</B>\r
26424 </TD>\r
26425 <TD width=15% BGCOLOR=#FBF5EF>\r
26426 <B>0x00000000</B>\r
26427 </TD>\r
26428 <TD width=35% BGCOLOR=#FBF5EF>\r
26429 <B>--</B>\r
26430 </TD>\r
26431 </TR>\r
26432 </TABLE>\r
26433 <P>\r
26434 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26435 <TR valign="top">\r
26436 <TD width=15% BGCOLOR=#C0FFC0>\r
26437 <B>Field Name</B>\r
26438 </TD>\r
26439 <TD width=15% BGCOLOR=#C0FFC0>\r
26440 <B>Bits</B>\r
26441 </TD>\r
26442 <TD width=10% BGCOLOR=#C0FFC0>\r
26443 <B>Mask</B>\r
26444 </TD>\r
26445 <TD width=10% BGCOLOR=#C0FFC0>\r
26446 <B>Value</B>\r
26447 </TD>\r
26448 <TD width=15% BGCOLOR=#C0FFC0>\r
26449 <B>Shifted Value</B>\r
26450 </TD>\r
26451 <TD width=35% BGCOLOR=#C0FFC0>\r
26452 <B>Description</B>\r
26453 </TD>\r
26454 </TR>\r
26455 <TR valign="top">\r
26456 <TD width=15% BGCOLOR=#FBF5EF>\r
26457 <B>PSU_IOU_SLCR_MIO_PIN_64_L0_SEL</B>\r
26458 </TD>\r
26459 <TD width=15% BGCOLOR=#FBF5EF>\r
26460 <B>1:1</B>\r
26461 </TD>\r
26462 <TD width=10% BGCOLOR=#FBF5EF>\r
26463 <B>2</B>\r
26464 </TD>\r
26465 <TD width=10% BGCOLOR=#FBF5EF>\r
26466 <B>0</B>\r
26467 </TD>\r
26468 <TD width=15% BGCOLOR=#FBF5EF>\r
26469 <B>0</B>\r
26470 </TD>\r
26471 <TD width=35% BGCOLOR=#FBF5EF>\r
26472 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Output, gem3_rgmii_tx_clk- (TX RGMII clock)</B>\r
26473 </TD>\r
26474 </TR>\r
26475 <TR valign="top">\r
26476 <TD width=15% BGCOLOR=#FBF5EF>\r
26477 <B>PSU_IOU_SLCR_MIO_PIN_64_L1_SEL</B>\r
26478 </TD>\r
26479 <TD width=15% BGCOLOR=#FBF5EF>\r
26480 <B>2:2</B>\r
26481 </TD>\r
26482 <TD width=10% BGCOLOR=#FBF5EF>\r
26483 <B>4</B>\r
26484 </TD>\r
26485 <TD width=10% BGCOLOR=#FBF5EF>\r
26486 <B>0</B>\r
26487 </TD>\r
26488 <TD width=15% BGCOLOR=#FBF5EF>\r
26489 <B>0</B>\r
26490 </TD>\r
26491 <TD width=35% BGCOLOR=#FBF5EF>\r
26492 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_clk_in- (ULPI Clock)</B>\r
26493 </TD>\r
26494 </TR>\r
26495 <TR valign="top">\r
26496 <TD width=15% BGCOLOR=#FBF5EF>\r
26497 <B>PSU_IOU_SLCR_MIO_PIN_64_L2_SEL</B>\r
26498 </TD>\r
26499 <TD width=15% BGCOLOR=#FBF5EF>\r
26500 <B>4:3</B>\r
26501 </TD>\r
26502 <TD width=10% BGCOLOR=#FBF5EF>\r
26503 <B>18</B>\r
26504 </TD>\r
26505 <TD width=10% BGCOLOR=#FBF5EF>\r
26506 <B>1</B>\r
26507 </TD>\r
26508 <TD width=15% BGCOLOR=#FBF5EF>\r
26509 <B>8</B>\r
26510 </TD>\r
26511 <TD width=35% BGCOLOR=#FBF5EF>\r
26512 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Output, sdio0_clk_out- (SDSDIO clock) 2= Not Used 3= Not Used</B>\r
26513 </TD>\r
26514 </TR>\r
26515 <TR valign="top">\r
26516 <TD width=15% BGCOLOR=#FBF5EF>\r
26517 <B>PSU_IOU_SLCR_MIO_PIN_64_L3_SEL</B>\r
26518 </TD>\r
26519 <TD width=15% BGCOLOR=#FBF5EF>\r
26520 <B>7:5</B>\r
26521 </TD>\r
26522 <TD width=10% BGCOLOR=#FBF5EF>\r
26523 <B>e0</B>\r
26524 </TD>\r
26525 <TD width=10% BGCOLOR=#FBF5EF>\r
26526 <B>0</B>\r
26527 </TD>\r
26528 <TD width=15% BGCOLOR=#FBF5EF>\r
26529 <B>0</B>\r
26530 </TD>\r
26531 <TD width=35% BGCOLOR=#FBF5EF>\r
26532 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[12]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[12]- (GPIO bank 2) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi0, Input, spi0_sclk_in- (SPI Clock) 4= spi0, Output, spi0_sclk_out- (SPI Clock) 5= ttc3, Input, ttc3_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[10]- (Trace Port Databus)</B>\r
26533 </TD>\r
26534 </TR>\r
26535 <TR valign="top">\r
26536 <TD width=15% BGCOLOR=#C0C0C0>\r
26537 <B>PSU_IOU_SLCR_MIO_PIN_64@0XFF180100</B>\r
26538 </TD>\r
26539 <TD width=15% BGCOLOR=#C0C0C0>\r
26540 <B>31:0</B>\r
26541 </TD>\r
26542 <TD width=10% BGCOLOR=#C0C0C0>\r
26543 <B>fe</B>\r
26544 </TD>\r
26545 <TD width=10% BGCOLOR=#C0C0C0>\r
26546 <B></B>\r
26547 </TD>\r
26548 <TD width=15% BGCOLOR=#C0C0C0>\r
26549 <B>8</B>\r
26550 </TD>\r
26551 <TD width=35% BGCOLOR=#C0C0C0>\r
26552 <B>Configures MIO Pin 64 peripheral interface mapping</B>\r
26553 </TD>\r
26554 </TR>\r
26555 </TABLE>\r
26556 <P>\r
26557 <H2><a name="MIO_PIN_65">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_65</a></H2>\r
26558 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26559 <TR valign="top">\r
26560 <TD width=15% BGCOLOR=#FFFF00>\r
26561 <B>Register Name</B>\r
26562 </TD>\r
26563 <TD width=15% BGCOLOR=#FFFF00>\r
26564 <B>Address</B>\r
26565 </TD>\r
26566 <TD width=10% BGCOLOR=#FFFF00>\r
26567 <B>Width</B>\r
26568 </TD>\r
26569 <TD width=10% BGCOLOR=#FFFF00>\r
26570 <B>Type</B>\r
26571 </TD>\r
26572 <TD width=15% BGCOLOR=#FFFF00>\r
26573 <B>Reset Value</B>\r
26574 </TD>\r
26575 <TD width=35% BGCOLOR=#FFFF00>\r
26576 <B>Description</B>\r
26577 </TD>\r
26578 </TR>\r
26579 <TR valign="top">\r
26580 <TD width=15% BGCOLOR=#FBF5EF>\r
26581 <B>MIO_PIN_65</B>\r
26582 </TD>\r
26583 <TD width=15% BGCOLOR=#FBF5EF>\r
26584 <B>0XFF180104</B>\r
26585 </TD>\r
26586 <TD width=10% BGCOLOR=#FBF5EF>\r
26587 <B>32</B>\r
26588 </TD>\r
26589 <TD width=10% BGCOLOR=#FBF5EF>\r
26590 <B>rw</B>\r
26591 </TD>\r
26592 <TD width=15% BGCOLOR=#FBF5EF>\r
26593 <B>0x00000000</B>\r
26594 </TD>\r
26595 <TD width=35% BGCOLOR=#FBF5EF>\r
26596 <B>--</B>\r
26597 </TD>\r
26598 </TR>\r
26599 </TABLE>\r
26600 <P>\r
26601 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26602 <TR valign="top">\r
26603 <TD width=15% BGCOLOR=#C0FFC0>\r
26604 <B>Field Name</B>\r
26605 </TD>\r
26606 <TD width=15% BGCOLOR=#C0FFC0>\r
26607 <B>Bits</B>\r
26608 </TD>\r
26609 <TD width=10% BGCOLOR=#C0FFC0>\r
26610 <B>Mask</B>\r
26611 </TD>\r
26612 <TD width=10% BGCOLOR=#C0FFC0>\r
26613 <B>Value</B>\r
26614 </TD>\r
26615 <TD width=15% BGCOLOR=#C0FFC0>\r
26616 <B>Shifted Value</B>\r
26617 </TD>\r
26618 <TD width=35% BGCOLOR=#C0FFC0>\r
26619 <B>Description</B>\r
26620 </TD>\r
26621 </TR>\r
26622 <TR valign="top">\r
26623 <TD width=15% BGCOLOR=#FBF5EF>\r
26624 <B>PSU_IOU_SLCR_MIO_PIN_65_L0_SEL</B>\r
26625 </TD>\r
26626 <TD width=15% BGCOLOR=#FBF5EF>\r
26627 <B>1:1</B>\r
26628 </TD>\r
26629 <TD width=10% BGCOLOR=#FBF5EF>\r
26630 <B>2</B>\r
26631 </TD>\r
26632 <TD width=10% BGCOLOR=#FBF5EF>\r
26633 <B>0</B>\r
26634 </TD>\r
26635 <TD width=15% BGCOLOR=#FBF5EF>\r
26636 <B>0</B>\r
26637 </TD>\r
26638 <TD width=35% BGCOLOR=#FBF5EF>\r
26639 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Output, gem3_rgmii_txd[0]- (TX RGMII data)</B>\r
26640 </TD>\r
26641 </TR>\r
26642 <TR valign="top">\r
26643 <TD width=15% BGCOLOR=#FBF5EF>\r
26644 <B>PSU_IOU_SLCR_MIO_PIN_65_L1_SEL</B>\r
26645 </TD>\r
26646 <TD width=15% BGCOLOR=#FBF5EF>\r
26647 <B>2:2</B>\r
26648 </TD>\r
26649 <TD width=10% BGCOLOR=#FBF5EF>\r
26650 <B>4</B>\r
26651 </TD>\r
26652 <TD width=10% BGCOLOR=#FBF5EF>\r
26653 <B>0</B>\r
26654 </TD>\r
26655 <TD width=15% BGCOLOR=#FBF5EF>\r
26656 <B>0</B>\r
26657 </TD>\r
26658 <TD width=35% BGCOLOR=#FBF5EF>\r
26659 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_dir- (Data bus direction control)</B>\r
26660 </TD>\r
26661 </TR>\r
26662 <TR valign="top">\r
26663 <TD width=15% BGCOLOR=#FBF5EF>\r
26664 <B>PSU_IOU_SLCR_MIO_PIN_65_L2_SEL</B>\r
26665 </TD>\r
26666 <TD width=15% BGCOLOR=#FBF5EF>\r
26667 <B>4:3</B>\r
26668 </TD>\r
26669 <TD width=10% BGCOLOR=#FBF5EF>\r
26670 <B>18</B>\r
26671 </TD>\r
26672 <TD width=10% BGCOLOR=#FBF5EF>\r
26673 <B>1</B>\r
26674 </TD>\r
26675 <TD width=15% BGCOLOR=#FBF5EF>\r
26676 <B>8</B>\r
26677 </TD>\r
26678 <TD width=35% BGCOLOR=#FBF5EF>\r
26679 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sdio0_cd_n- (SD card detect from connector) 2= Not Used 3= Not Used</B>\r
26680 </TD>\r
26681 </TR>\r
26682 <TR valign="top">\r
26683 <TD width=15% BGCOLOR=#FBF5EF>\r
26684 <B>PSU_IOU_SLCR_MIO_PIN_65_L3_SEL</B>\r
26685 </TD>\r
26686 <TD width=15% BGCOLOR=#FBF5EF>\r
26687 <B>7:5</B>\r
26688 </TD>\r
26689 <TD width=10% BGCOLOR=#FBF5EF>\r
26690 <B>e0</B>\r
26691 </TD>\r
26692 <TD width=10% BGCOLOR=#FBF5EF>\r
26693 <B>0</B>\r
26694 </TD>\r
26695 <TD width=15% BGCOLOR=#FBF5EF>\r
26696 <B>0</B>\r
26697 </TD>\r
26698 <TD width=35% BGCOLOR=#FBF5EF>\r
26699 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[13]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[13]- (GPIO bank 2) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi0, Output, spi0_n_ss_out[2]- (SPI Master Selects) 5= ttc3, Output, ttc3_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[11]- (Trace Port Databus)</B>\r
26700 </TD>\r
26701 </TR>\r
26702 <TR valign="top">\r
26703 <TD width=15% BGCOLOR=#C0C0C0>\r
26704 <B>PSU_IOU_SLCR_MIO_PIN_65@0XFF180104</B>\r
26705 </TD>\r
26706 <TD width=15% BGCOLOR=#C0C0C0>\r
26707 <B>31:0</B>\r
26708 </TD>\r
26709 <TD width=10% BGCOLOR=#C0C0C0>\r
26710 <B>fe</B>\r
26711 </TD>\r
26712 <TD width=10% BGCOLOR=#C0C0C0>\r
26713 <B></B>\r
26714 </TD>\r
26715 <TD width=15% BGCOLOR=#C0C0C0>\r
26716 <B>8</B>\r
26717 </TD>\r
26718 <TD width=35% BGCOLOR=#C0C0C0>\r
26719 <B>Configures MIO Pin 65 peripheral interface mapping</B>\r
26720 </TD>\r
26721 </TR>\r
26722 </TABLE>\r
26723 <P>\r
26724 <H2><a name="MIO_PIN_66">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_66</a></H2>\r
26725 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26726 <TR valign="top">\r
26727 <TD width=15% BGCOLOR=#FFFF00>\r
26728 <B>Register Name</B>\r
26729 </TD>\r
26730 <TD width=15% BGCOLOR=#FFFF00>\r
26731 <B>Address</B>\r
26732 </TD>\r
26733 <TD width=10% BGCOLOR=#FFFF00>\r
26734 <B>Width</B>\r
26735 </TD>\r
26736 <TD width=10% BGCOLOR=#FFFF00>\r
26737 <B>Type</B>\r
26738 </TD>\r
26739 <TD width=15% BGCOLOR=#FFFF00>\r
26740 <B>Reset Value</B>\r
26741 </TD>\r
26742 <TD width=35% BGCOLOR=#FFFF00>\r
26743 <B>Description</B>\r
26744 </TD>\r
26745 </TR>\r
26746 <TR valign="top">\r
26747 <TD width=15% BGCOLOR=#FBF5EF>\r
26748 <B>MIO_PIN_66</B>\r
26749 </TD>\r
26750 <TD width=15% BGCOLOR=#FBF5EF>\r
26751 <B>0XFF180108</B>\r
26752 </TD>\r
26753 <TD width=10% BGCOLOR=#FBF5EF>\r
26754 <B>32</B>\r
26755 </TD>\r
26756 <TD width=10% BGCOLOR=#FBF5EF>\r
26757 <B>rw</B>\r
26758 </TD>\r
26759 <TD width=15% BGCOLOR=#FBF5EF>\r
26760 <B>0x00000000</B>\r
26761 </TD>\r
26762 <TD width=35% BGCOLOR=#FBF5EF>\r
26763 <B>--</B>\r
26764 </TD>\r
26765 </TR>\r
26766 </TABLE>\r
26767 <P>\r
26768 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26769 <TR valign="top">\r
26770 <TD width=15% BGCOLOR=#C0FFC0>\r
26771 <B>Field Name</B>\r
26772 </TD>\r
26773 <TD width=15% BGCOLOR=#C0FFC0>\r
26774 <B>Bits</B>\r
26775 </TD>\r
26776 <TD width=10% BGCOLOR=#C0FFC0>\r
26777 <B>Mask</B>\r
26778 </TD>\r
26779 <TD width=10% BGCOLOR=#C0FFC0>\r
26780 <B>Value</B>\r
26781 </TD>\r
26782 <TD width=15% BGCOLOR=#C0FFC0>\r
26783 <B>Shifted Value</B>\r
26784 </TD>\r
26785 <TD width=35% BGCOLOR=#C0FFC0>\r
26786 <B>Description</B>\r
26787 </TD>\r
26788 </TR>\r
26789 <TR valign="top">\r
26790 <TD width=15% BGCOLOR=#FBF5EF>\r
26791 <B>PSU_IOU_SLCR_MIO_PIN_66_L0_SEL</B>\r
26792 </TD>\r
26793 <TD width=15% BGCOLOR=#FBF5EF>\r
26794 <B>1:1</B>\r
26795 </TD>\r
26796 <TD width=10% BGCOLOR=#FBF5EF>\r
26797 <B>2</B>\r
26798 </TD>\r
26799 <TD width=10% BGCOLOR=#FBF5EF>\r
26800 <B>0</B>\r
26801 </TD>\r
26802 <TD width=15% BGCOLOR=#FBF5EF>\r
26803 <B>0</B>\r
26804 </TD>\r
26805 <TD width=35% BGCOLOR=#FBF5EF>\r
26806 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Output, gem3_rgmii_txd[1]- (TX RGMII data)</B>\r
26807 </TD>\r
26808 </TR>\r
26809 <TR valign="top">\r
26810 <TD width=15% BGCOLOR=#FBF5EF>\r
26811 <B>PSU_IOU_SLCR_MIO_PIN_66_L1_SEL</B>\r
26812 </TD>\r
26813 <TD width=15% BGCOLOR=#FBF5EF>\r
26814 <B>2:2</B>\r
26815 </TD>\r
26816 <TD width=10% BGCOLOR=#FBF5EF>\r
26817 <B>4</B>\r
26818 </TD>\r
26819 <TD width=10% BGCOLOR=#FBF5EF>\r
26820 <B>0</B>\r
26821 </TD>\r
26822 <TD width=15% BGCOLOR=#FBF5EF>\r
26823 <B>0</B>\r
26824 </TD>\r
26825 <TD width=35% BGCOLOR=#FBF5EF>\r
26826 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_rx_data[2]- (ULPI data bus) 1= usb1, Output, usb1_ulpi_tx_data[2]- (ULPI data bus)</B>\r
26827 </TD>\r
26828 </TR>\r
26829 <TR valign="top">\r
26830 <TD width=15% BGCOLOR=#FBF5EF>\r
26831 <B>PSU_IOU_SLCR_MIO_PIN_66_L2_SEL</B>\r
26832 </TD>\r
26833 <TD width=15% BGCOLOR=#FBF5EF>\r
26834 <B>4:3</B>\r
26835 </TD>\r
26836 <TD width=10% BGCOLOR=#FBF5EF>\r
26837 <B>18</B>\r
26838 </TD>\r
26839 <TD width=10% BGCOLOR=#FBF5EF>\r
26840 <B>1</B>\r
26841 </TD>\r
26842 <TD width=15% BGCOLOR=#FBF5EF>\r
26843 <B>8</B>\r
26844 </TD>\r
26845 <TD width=35% BGCOLOR=#FBF5EF>\r
26846 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_cmd_in- (Command Indicator) = sd0, Output, sdio0_cmd_out- (Command Indicator) 2= Not Used 3= Not Used</B>\r
26847 </TD>\r
26848 </TR>\r
26849 <TR valign="top">\r
26850 <TD width=15% BGCOLOR=#FBF5EF>\r
26851 <B>PSU_IOU_SLCR_MIO_PIN_66_L3_SEL</B>\r
26852 </TD>\r
26853 <TD width=15% BGCOLOR=#FBF5EF>\r
26854 <B>7:5</B>\r
26855 </TD>\r
26856 <TD width=10% BGCOLOR=#FBF5EF>\r
26857 <B>e0</B>\r
26858 </TD>\r
26859 <TD width=10% BGCOLOR=#FBF5EF>\r
26860 <B>0</B>\r
26861 </TD>\r
26862 <TD width=15% BGCOLOR=#FBF5EF>\r
26863 <B>0</B>\r
26864 </TD>\r
26865 <TD width=35% BGCOLOR=#FBF5EF>\r
26866 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[14]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[14]- (GPIO bank 2) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi0, Output, spi0_n_ss_out[1]- (SPI Master Selects) 5= ttc2, Input, ttc2_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= trace, Output, tracedq[12]- (Trace Port Databus)</B>\r
26867 </TD>\r
26868 </TR>\r
26869 <TR valign="top">\r
26870 <TD width=15% BGCOLOR=#C0C0C0>\r
26871 <B>PSU_IOU_SLCR_MIO_PIN_66@0XFF180108</B>\r
26872 </TD>\r
26873 <TD width=15% BGCOLOR=#C0C0C0>\r
26874 <B>31:0</B>\r
26875 </TD>\r
26876 <TD width=10% BGCOLOR=#C0C0C0>\r
26877 <B>fe</B>\r
26878 </TD>\r
26879 <TD width=10% BGCOLOR=#C0C0C0>\r
26880 <B></B>\r
26881 </TD>\r
26882 <TD width=15% BGCOLOR=#C0C0C0>\r
26883 <B>8</B>\r
26884 </TD>\r
26885 <TD width=35% BGCOLOR=#C0C0C0>\r
26886 <B>Configures MIO Pin 66 peripheral interface mapping</B>\r
26887 </TD>\r
26888 </TR>\r
26889 </TABLE>\r
26890 <P>\r
26891 <H2><a name="MIO_PIN_67">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_67</a></H2>\r
26892 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26893 <TR valign="top">\r
26894 <TD width=15% BGCOLOR=#FFFF00>\r
26895 <B>Register Name</B>\r
26896 </TD>\r
26897 <TD width=15% BGCOLOR=#FFFF00>\r
26898 <B>Address</B>\r
26899 </TD>\r
26900 <TD width=10% BGCOLOR=#FFFF00>\r
26901 <B>Width</B>\r
26902 </TD>\r
26903 <TD width=10% BGCOLOR=#FFFF00>\r
26904 <B>Type</B>\r
26905 </TD>\r
26906 <TD width=15% BGCOLOR=#FFFF00>\r
26907 <B>Reset Value</B>\r
26908 </TD>\r
26909 <TD width=35% BGCOLOR=#FFFF00>\r
26910 <B>Description</B>\r
26911 </TD>\r
26912 </TR>\r
26913 <TR valign="top">\r
26914 <TD width=15% BGCOLOR=#FBF5EF>\r
26915 <B>MIO_PIN_67</B>\r
26916 </TD>\r
26917 <TD width=15% BGCOLOR=#FBF5EF>\r
26918 <B>0XFF18010C</B>\r
26919 </TD>\r
26920 <TD width=10% BGCOLOR=#FBF5EF>\r
26921 <B>32</B>\r
26922 </TD>\r
26923 <TD width=10% BGCOLOR=#FBF5EF>\r
26924 <B>rw</B>\r
26925 </TD>\r
26926 <TD width=15% BGCOLOR=#FBF5EF>\r
26927 <B>0x00000000</B>\r
26928 </TD>\r
26929 <TD width=35% BGCOLOR=#FBF5EF>\r
26930 <B>--</B>\r
26931 </TD>\r
26932 </TR>\r
26933 </TABLE>\r
26934 <P>\r
26935 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
26936 <TR valign="top">\r
26937 <TD width=15% BGCOLOR=#C0FFC0>\r
26938 <B>Field Name</B>\r
26939 </TD>\r
26940 <TD width=15% BGCOLOR=#C0FFC0>\r
26941 <B>Bits</B>\r
26942 </TD>\r
26943 <TD width=10% BGCOLOR=#C0FFC0>\r
26944 <B>Mask</B>\r
26945 </TD>\r
26946 <TD width=10% BGCOLOR=#C0FFC0>\r
26947 <B>Value</B>\r
26948 </TD>\r
26949 <TD width=15% BGCOLOR=#C0FFC0>\r
26950 <B>Shifted Value</B>\r
26951 </TD>\r
26952 <TD width=35% BGCOLOR=#C0FFC0>\r
26953 <B>Description</B>\r
26954 </TD>\r
26955 </TR>\r
26956 <TR valign="top">\r
26957 <TD width=15% BGCOLOR=#FBF5EF>\r
26958 <B>PSU_IOU_SLCR_MIO_PIN_67_L0_SEL</B>\r
26959 </TD>\r
26960 <TD width=15% BGCOLOR=#FBF5EF>\r
26961 <B>1:1</B>\r
26962 </TD>\r
26963 <TD width=10% BGCOLOR=#FBF5EF>\r
26964 <B>2</B>\r
26965 </TD>\r
26966 <TD width=10% BGCOLOR=#FBF5EF>\r
26967 <B>0</B>\r
26968 </TD>\r
26969 <TD width=15% BGCOLOR=#FBF5EF>\r
26970 <B>0</B>\r
26971 </TD>\r
26972 <TD width=35% BGCOLOR=#FBF5EF>\r
26973 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Output, gem3_rgmii_txd[2]- (TX RGMII data)</B>\r
26974 </TD>\r
26975 </TR>\r
26976 <TR valign="top">\r
26977 <TD width=15% BGCOLOR=#FBF5EF>\r
26978 <B>PSU_IOU_SLCR_MIO_PIN_67_L1_SEL</B>\r
26979 </TD>\r
26980 <TD width=15% BGCOLOR=#FBF5EF>\r
26981 <B>2:2</B>\r
26982 </TD>\r
26983 <TD width=10% BGCOLOR=#FBF5EF>\r
26984 <B>4</B>\r
26985 </TD>\r
26986 <TD width=10% BGCOLOR=#FBF5EF>\r
26987 <B>0</B>\r
26988 </TD>\r
26989 <TD width=15% BGCOLOR=#FBF5EF>\r
26990 <B>0</B>\r
26991 </TD>\r
26992 <TD width=35% BGCOLOR=#FBF5EF>\r
26993 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_nxt- (Data flow control signal from the PHY)</B>\r
26994 </TD>\r
26995 </TR>\r
26996 <TR valign="top">\r
26997 <TD width=15% BGCOLOR=#FBF5EF>\r
26998 <B>PSU_IOU_SLCR_MIO_PIN_67_L2_SEL</B>\r
26999 </TD>\r
27000 <TD width=15% BGCOLOR=#FBF5EF>\r
27001 <B>4:3</B>\r
27002 </TD>\r
27003 <TD width=10% BGCOLOR=#FBF5EF>\r
27004 <B>18</B>\r
27005 </TD>\r
27006 <TD width=10% BGCOLOR=#FBF5EF>\r
27007 <B>1</B>\r
27008 </TD>\r
27009 <TD width=15% BGCOLOR=#FBF5EF>\r
27010 <B>8</B>\r
27011 </TD>\r
27012 <TD width=35% BGCOLOR=#FBF5EF>\r
27013 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[0]- (8-bit Data bus) = sd0, Output, sdio0_data_out[0]- (8-bit Data bus) 2= Not Used 3= Not Used</B>\r
27014 </TD>\r
27015 </TR>\r
27016 <TR valign="top">\r
27017 <TD width=15% BGCOLOR=#FBF5EF>\r
27018 <B>PSU_IOU_SLCR_MIO_PIN_67_L3_SEL</B>\r
27019 </TD>\r
27020 <TD width=15% BGCOLOR=#FBF5EF>\r
27021 <B>7:5</B>\r
27022 </TD>\r
27023 <TD width=10% BGCOLOR=#FBF5EF>\r
27024 <B>e0</B>\r
27025 </TD>\r
27026 <TD width=10% BGCOLOR=#FBF5EF>\r
27027 <B>0</B>\r
27028 </TD>\r
27029 <TD width=15% BGCOLOR=#FBF5EF>\r
27030 <B>0</B>\r
27031 </TD>\r
27032 <TD width=35% BGCOLOR=#FBF5EF>\r
27033 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[15]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[15]- (GPIO bank 2) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi0, Input, spi0_n_ss_in- (SPI Master Selects) 4= spi0, Output, spi0_n_ss_out[0]- (SPI Master Selects) 5= ttc2, Output, ttc2_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= trace, Output, tracedq[13]- (Trace Port Databus)</B>\r
27034 </TD>\r
27035 </TR>\r
27036 <TR valign="top">\r
27037 <TD width=15% BGCOLOR=#C0C0C0>\r
27038 <B>PSU_IOU_SLCR_MIO_PIN_67@0XFF18010C</B>\r
27039 </TD>\r
27040 <TD width=15% BGCOLOR=#C0C0C0>\r
27041 <B>31:0</B>\r
27042 </TD>\r
27043 <TD width=10% BGCOLOR=#C0C0C0>\r
27044 <B>fe</B>\r
27045 </TD>\r
27046 <TD width=10% BGCOLOR=#C0C0C0>\r
27047 <B></B>\r
27048 </TD>\r
27049 <TD width=15% BGCOLOR=#C0C0C0>\r
27050 <B>8</B>\r
27051 </TD>\r
27052 <TD width=35% BGCOLOR=#C0C0C0>\r
27053 <B>Configures MIO Pin 67 peripheral interface mapping</B>\r
27054 </TD>\r
27055 </TR>\r
27056 </TABLE>\r
27057 <P>\r
27058 <H2><a name="MIO_PIN_68">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_68</a></H2>\r
27059 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27060 <TR valign="top">\r
27061 <TD width=15% BGCOLOR=#FFFF00>\r
27062 <B>Register Name</B>\r
27063 </TD>\r
27064 <TD width=15% BGCOLOR=#FFFF00>\r
27065 <B>Address</B>\r
27066 </TD>\r
27067 <TD width=10% BGCOLOR=#FFFF00>\r
27068 <B>Width</B>\r
27069 </TD>\r
27070 <TD width=10% BGCOLOR=#FFFF00>\r
27071 <B>Type</B>\r
27072 </TD>\r
27073 <TD width=15% BGCOLOR=#FFFF00>\r
27074 <B>Reset Value</B>\r
27075 </TD>\r
27076 <TD width=35% BGCOLOR=#FFFF00>\r
27077 <B>Description</B>\r
27078 </TD>\r
27079 </TR>\r
27080 <TR valign="top">\r
27081 <TD width=15% BGCOLOR=#FBF5EF>\r
27082 <B>MIO_PIN_68</B>\r
27083 </TD>\r
27084 <TD width=15% BGCOLOR=#FBF5EF>\r
27085 <B>0XFF180110</B>\r
27086 </TD>\r
27087 <TD width=10% BGCOLOR=#FBF5EF>\r
27088 <B>32</B>\r
27089 </TD>\r
27090 <TD width=10% BGCOLOR=#FBF5EF>\r
27091 <B>rw</B>\r
27092 </TD>\r
27093 <TD width=15% BGCOLOR=#FBF5EF>\r
27094 <B>0x00000000</B>\r
27095 </TD>\r
27096 <TD width=35% BGCOLOR=#FBF5EF>\r
27097 <B>--</B>\r
27098 </TD>\r
27099 </TR>\r
27100 </TABLE>\r
27101 <P>\r
27102 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27103 <TR valign="top">\r
27104 <TD width=15% BGCOLOR=#C0FFC0>\r
27105 <B>Field Name</B>\r
27106 </TD>\r
27107 <TD width=15% BGCOLOR=#C0FFC0>\r
27108 <B>Bits</B>\r
27109 </TD>\r
27110 <TD width=10% BGCOLOR=#C0FFC0>\r
27111 <B>Mask</B>\r
27112 </TD>\r
27113 <TD width=10% BGCOLOR=#C0FFC0>\r
27114 <B>Value</B>\r
27115 </TD>\r
27116 <TD width=15% BGCOLOR=#C0FFC0>\r
27117 <B>Shifted Value</B>\r
27118 </TD>\r
27119 <TD width=35% BGCOLOR=#C0FFC0>\r
27120 <B>Description</B>\r
27121 </TD>\r
27122 </TR>\r
27123 <TR valign="top">\r
27124 <TD width=15% BGCOLOR=#FBF5EF>\r
27125 <B>PSU_IOU_SLCR_MIO_PIN_68_L0_SEL</B>\r
27126 </TD>\r
27127 <TD width=15% BGCOLOR=#FBF5EF>\r
27128 <B>1:1</B>\r
27129 </TD>\r
27130 <TD width=10% BGCOLOR=#FBF5EF>\r
27131 <B>2</B>\r
27132 </TD>\r
27133 <TD width=10% BGCOLOR=#FBF5EF>\r
27134 <B>0</B>\r
27135 </TD>\r
27136 <TD width=15% BGCOLOR=#FBF5EF>\r
27137 <B>0</B>\r
27138 </TD>\r
27139 <TD width=35% BGCOLOR=#FBF5EF>\r
27140 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Output, gem3_rgmii_txd[3]- (TX RGMII data)</B>\r
27141 </TD>\r
27142 </TR>\r
27143 <TR valign="top">\r
27144 <TD width=15% BGCOLOR=#FBF5EF>\r
27145 <B>PSU_IOU_SLCR_MIO_PIN_68_L1_SEL</B>\r
27146 </TD>\r
27147 <TD width=15% BGCOLOR=#FBF5EF>\r
27148 <B>2:2</B>\r
27149 </TD>\r
27150 <TD width=10% BGCOLOR=#FBF5EF>\r
27151 <B>4</B>\r
27152 </TD>\r
27153 <TD width=10% BGCOLOR=#FBF5EF>\r
27154 <B>0</B>\r
27155 </TD>\r
27156 <TD width=15% BGCOLOR=#FBF5EF>\r
27157 <B>0</B>\r
27158 </TD>\r
27159 <TD width=35% BGCOLOR=#FBF5EF>\r
27160 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_rx_data[0]- (ULPI data bus) 1= usb1, Output, usb1_ulpi_tx_data[0]- (ULPI data bus)</B>\r
27161 </TD>\r
27162 </TR>\r
27163 <TR valign="top">\r
27164 <TD width=15% BGCOLOR=#FBF5EF>\r
27165 <B>PSU_IOU_SLCR_MIO_PIN_68_L2_SEL</B>\r
27166 </TD>\r
27167 <TD width=15% BGCOLOR=#FBF5EF>\r
27168 <B>4:3</B>\r
27169 </TD>\r
27170 <TD width=10% BGCOLOR=#FBF5EF>\r
27171 <B>18</B>\r
27172 </TD>\r
27173 <TD width=10% BGCOLOR=#FBF5EF>\r
27174 <B>1</B>\r
27175 </TD>\r
27176 <TD width=15% BGCOLOR=#FBF5EF>\r
27177 <B>8</B>\r
27178 </TD>\r
27179 <TD width=35% BGCOLOR=#FBF5EF>\r
27180 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[1]- (8-bit Data bus) = sd0, Output, sdio0_data_out[1]- (8-bit Data bus) 2= Not Used 3= Not Used</B>\r
27181 </TD>\r
27182 </TR>\r
27183 <TR valign="top">\r
27184 <TD width=15% BGCOLOR=#FBF5EF>\r
27185 <B>PSU_IOU_SLCR_MIO_PIN_68_L3_SEL</B>\r
27186 </TD>\r
27187 <TD width=15% BGCOLOR=#FBF5EF>\r
27188 <B>7:5</B>\r
27189 </TD>\r
27190 <TD width=10% BGCOLOR=#FBF5EF>\r
27191 <B>e0</B>\r
27192 </TD>\r
27193 <TD width=10% BGCOLOR=#FBF5EF>\r
27194 <B>0</B>\r
27195 </TD>\r
27196 <TD width=15% BGCOLOR=#FBF5EF>\r
27197 <B>0</B>\r
27198 </TD>\r
27199 <TD width=35% BGCOLOR=#FBF5EF>\r
27200 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[16]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[16]- (GPIO bank 2) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi0, Input, spi0_mi- (MISO signal) 4= spi0, Output, spi0_so- (MISO signal) 5= ttc1, Input, ttc1_clk_in- (TTC Clock) 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= trace, Output, tracedq[14]- (Trace Port Databus)</B>\r
27201 </TD>\r
27202 </TR>\r
27203 <TR valign="top">\r
27204 <TD width=15% BGCOLOR=#C0C0C0>\r
27205 <B>PSU_IOU_SLCR_MIO_PIN_68@0XFF180110</B>\r
27206 </TD>\r
27207 <TD width=15% BGCOLOR=#C0C0C0>\r
27208 <B>31:0</B>\r
27209 </TD>\r
27210 <TD width=10% BGCOLOR=#C0C0C0>\r
27211 <B>fe</B>\r
27212 </TD>\r
27213 <TD width=10% BGCOLOR=#C0C0C0>\r
27214 <B></B>\r
27215 </TD>\r
27216 <TD width=15% BGCOLOR=#C0C0C0>\r
27217 <B>8</B>\r
27218 </TD>\r
27219 <TD width=35% BGCOLOR=#C0C0C0>\r
27220 <B>Configures MIO Pin 68 peripheral interface mapping</B>\r
27221 </TD>\r
27222 </TR>\r
27223 </TABLE>\r
27224 <P>\r
27225 <H2><a name="MIO_PIN_69">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_69</a></H2>\r
27226 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27227 <TR valign="top">\r
27228 <TD width=15% BGCOLOR=#FFFF00>\r
27229 <B>Register Name</B>\r
27230 </TD>\r
27231 <TD width=15% BGCOLOR=#FFFF00>\r
27232 <B>Address</B>\r
27233 </TD>\r
27234 <TD width=10% BGCOLOR=#FFFF00>\r
27235 <B>Width</B>\r
27236 </TD>\r
27237 <TD width=10% BGCOLOR=#FFFF00>\r
27238 <B>Type</B>\r
27239 </TD>\r
27240 <TD width=15% BGCOLOR=#FFFF00>\r
27241 <B>Reset Value</B>\r
27242 </TD>\r
27243 <TD width=35% BGCOLOR=#FFFF00>\r
27244 <B>Description</B>\r
27245 </TD>\r
27246 </TR>\r
27247 <TR valign="top">\r
27248 <TD width=15% BGCOLOR=#FBF5EF>\r
27249 <B>MIO_PIN_69</B>\r
27250 </TD>\r
27251 <TD width=15% BGCOLOR=#FBF5EF>\r
27252 <B>0XFF180114</B>\r
27253 </TD>\r
27254 <TD width=10% BGCOLOR=#FBF5EF>\r
27255 <B>32</B>\r
27256 </TD>\r
27257 <TD width=10% BGCOLOR=#FBF5EF>\r
27258 <B>rw</B>\r
27259 </TD>\r
27260 <TD width=15% BGCOLOR=#FBF5EF>\r
27261 <B>0x00000000</B>\r
27262 </TD>\r
27263 <TD width=35% BGCOLOR=#FBF5EF>\r
27264 <B>--</B>\r
27265 </TD>\r
27266 </TR>\r
27267 </TABLE>\r
27268 <P>\r
27269 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27270 <TR valign="top">\r
27271 <TD width=15% BGCOLOR=#C0FFC0>\r
27272 <B>Field Name</B>\r
27273 </TD>\r
27274 <TD width=15% BGCOLOR=#C0FFC0>\r
27275 <B>Bits</B>\r
27276 </TD>\r
27277 <TD width=10% BGCOLOR=#C0FFC0>\r
27278 <B>Mask</B>\r
27279 </TD>\r
27280 <TD width=10% BGCOLOR=#C0FFC0>\r
27281 <B>Value</B>\r
27282 </TD>\r
27283 <TD width=15% BGCOLOR=#C0FFC0>\r
27284 <B>Shifted Value</B>\r
27285 </TD>\r
27286 <TD width=35% BGCOLOR=#C0FFC0>\r
27287 <B>Description</B>\r
27288 </TD>\r
27289 </TR>\r
27290 <TR valign="top">\r
27291 <TD width=15% BGCOLOR=#FBF5EF>\r
27292 <B>PSU_IOU_SLCR_MIO_PIN_69_L0_SEL</B>\r
27293 </TD>\r
27294 <TD width=15% BGCOLOR=#FBF5EF>\r
27295 <B>1:1</B>\r
27296 </TD>\r
27297 <TD width=10% BGCOLOR=#FBF5EF>\r
27298 <B>2</B>\r
27299 </TD>\r
27300 <TD width=10% BGCOLOR=#FBF5EF>\r
27301 <B>0</B>\r
27302 </TD>\r
27303 <TD width=15% BGCOLOR=#FBF5EF>\r
27304 <B>0</B>\r
27305 </TD>\r
27306 <TD width=35% BGCOLOR=#FBF5EF>\r
27307 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Output, gem3_rgmii_tx_ctl- (TX RGMII control)</B>\r
27308 </TD>\r
27309 </TR>\r
27310 <TR valign="top">\r
27311 <TD width=15% BGCOLOR=#FBF5EF>\r
27312 <B>PSU_IOU_SLCR_MIO_PIN_69_L1_SEL</B>\r
27313 </TD>\r
27314 <TD width=15% BGCOLOR=#FBF5EF>\r
27315 <B>2:2</B>\r
27316 </TD>\r
27317 <TD width=10% BGCOLOR=#FBF5EF>\r
27318 <B>4</B>\r
27319 </TD>\r
27320 <TD width=10% BGCOLOR=#FBF5EF>\r
27321 <B>0</B>\r
27322 </TD>\r
27323 <TD width=15% BGCOLOR=#FBF5EF>\r
27324 <B>0</B>\r
27325 </TD>\r
27326 <TD width=35% BGCOLOR=#FBF5EF>\r
27327 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_rx_data[1]- (ULPI data bus) 1= usb1, Output, usb1_ulpi_tx_data[1]- (ULPI data bus)</B>\r
27328 </TD>\r
27329 </TR>\r
27330 <TR valign="top">\r
27331 <TD width=15% BGCOLOR=#FBF5EF>\r
27332 <B>PSU_IOU_SLCR_MIO_PIN_69_L2_SEL</B>\r
27333 </TD>\r
27334 <TD width=15% BGCOLOR=#FBF5EF>\r
27335 <B>4:3</B>\r
27336 </TD>\r
27337 <TD width=10% BGCOLOR=#FBF5EF>\r
27338 <B>18</B>\r
27339 </TD>\r
27340 <TD width=10% BGCOLOR=#FBF5EF>\r
27341 <B>1</B>\r
27342 </TD>\r
27343 <TD width=15% BGCOLOR=#FBF5EF>\r
27344 <B>8</B>\r
27345 </TD>\r
27346 <TD width=35% BGCOLOR=#FBF5EF>\r
27347 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[2]- (8-bit Data bus) = sd0, Output, sdio0_data_out[2]- (8-bit Data bus) 2= sd1, Input, sdio1_wp- (SD card write protect from connector) 3= Not Used</B>\r
27348 </TD>\r
27349 </TR>\r
27350 <TR valign="top">\r
27351 <TD width=15% BGCOLOR=#FBF5EF>\r
27352 <B>PSU_IOU_SLCR_MIO_PIN_69_L3_SEL</B>\r
27353 </TD>\r
27354 <TD width=15% BGCOLOR=#FBF5EF>\r
27355 <B>7:5</B>\r
27356 </TD>\r
27357 <TD width=10% BGCOLOR=#FBF5EF>\r
27358 <B>e0</B>\r
27359 </TD>\r
27360 <TD width=10% BGCOLOR=#FBF5EF>\r
27361 <B>0</B>\r
27362 </TD>\r
27363 <TD width=15% BGCOLOR=#FBF5EF>\r
27364 <B>0</B>\r
27365 </TD>\r
27366 <TD width=35% BGCOLOR=#FBF5EF>\r
27367 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[17]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[17]- (GPIO bank 2) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi0, Output, spi0_mo- (MOSI signal) 4= spi0, Input, spi0_si- (MOSI signal) 5= ttc1, Output, ttc1_wave_out- (TTC Waveform Clock) 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= trace, Output, tracedq[15]- (Trace Port Databus)</B>\r
27368 </TD>\r
27369 </TR>\r
27370 <TR valign="top">\r
27371 <TD width=15% BGCOLOR=#C0C0C0>\r
27372 <B>PSU_IOU_SLCR_MIO_PIN_69@0XFF180114</B>\r
27373 </TD>\r
27374 <TD width=15% BGCOLOR=#C0C0C0>\r
27375 <B>31:0</B>\r
27376 </TD>\r
27377 <TD width=10% BGCOLOR=#C0C0C0>\r
27378 <B>fe</B>\r
27379 </TD>\r
27380 <TD width=10% BGCOLOR=#C0C0C0>\r
27381 <B></B>\r
27382 </TD>\r
27383 <TD width=15% BGCOLOR=#C0C0C0>\r
27384 <B>8</B>\r
27385 </TD>\r
27386 <TD width=35% BGCOLOR=#C0C0C0>\r
27387 <B>Configures MIO Pin 69 peripheral interface mapping</B>\r
27388 </TD>\r
27389 </TR>\r
27390 </TABLE>\r
27391 <P>\r
27392 <H2><a name="MIO_PIN_70">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_70</a></H2>\r
27393 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27394 <TR valign="top">\r
27395 <TD width=15% BGCOLOR=#FFFF00>\r
27396 <B>Register Name</B>\r
27397 </TD>\r
27398 <TD width=15% BGCOLOR=#FFFF00>\r
27399 <B>Address</B>\r
27400 </TD>\r
27401 <TD width=10% BGCOLOR=#FFFF00>\r
27402 <B>Width</B>\r
27403 </TD>\r
27404 <TD width=10% BGCOLOR=#FFFF00>\r
27405 <B>Type</B>\r
27406 </TD>\r
27407 <TD width=15% BGCOLOR=#FFFF00>\r
27408 <B>Reset Value</B>\r
27409 </TD>\r
27410 <TD width=35% BGCOLOR=#FFFF00>\r
27411 <B>Description</B>\r
27412 </TD>\r
27413 </TR>\r
27414 <TR valign="top">\r
27415 <TD width=15% BGCOLOR=#FBF5EF>\r
27416 <B>MIO_PIN_70</B>\r
27417 </TD>\r
27418 <TD width=15% BGCOLOR=#FBF5EF>\r
27419 <B>0XFF180118</B>\r
27420 </TD>\r
27421 <TD width=10% BGCOLOR=#FBF5EF>\r
27422 <B>32</B>\r
27423 </TD>\r
27424 <TD width=10% BGCOLOR=#FBF5EF>\r
27425 <B>rw</B>\r
27426 </TD>\r
27427 <TD width=15% BGCOLOR=#FBF5EF>\r
27428 <B>0x00000000</B>\r
27429 </TD>\r
27430 <TD width=35% BGCOLOR=#FBF5EF>\r
27431 <B>--</B>\r
27432 </TD>\r
27433 </TR>\r
27434 </TABLE>\r
27435 <P>\r
27436 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27437 <TR valign="top">\r
27438 <TD width=15% BGCOLOR=#C0FFC0>\r
27439 <B>Field Name</B>\r
27440 </TD>\r
27441 <TD width=15% BGCOLOR=#C0FFC0>\r
27442 <B>Bits</B>\r
27443 </TD>\r
27444 <TD width=10% BGCOLOR=#C0FFC0>\r
27445 <B>Mask</B>\r
27446 </TD>\r
27447 <TD width=10% BGCOLOR=#C0FFC0>\r
27448 <B>Value</B>\r
27449 </TD>\r
27450 <TD width=15% BGCOLOR=#C0FFC0>\r
27451 <B>Shifted Value</B>\r
27452 </TD>\r
27453 <TD width=35% BGCOLOR=#C0FFC0>\r
27454 <B>Description</B>\r
27455 </TD>\r
27456 </TR>\r
27457 <TR valign="top">\r
27458 <TD width=15% BGCOLOR=#FBF5EF>\r
27459 <B>PSU_IOU_SLCR_MIO_PIN_70_L0_SEL</B>\r
27460 </TD>\r
27461 <TD width=15% BGCOLOR=#FBF5EF>\r
27462 <B>1:1</B>\r
27463 </TD>\r
27464 <TD width=10% BGCOLOR=#FBF5EF>\r
27465 <B>2</B>\r
27466 </TD>\r
27467 <TD width=10% BGCOLOR=#FBF5EF>\r
27468 <B>0</B>\r
27469 </TD>\r
27470 <TD width=15% BGCOLOR=#FBF5EF>\r
27471 <B>0</B>\r
27472 </TD>\r
27473 <TD width=35% BGCOLOR=#FBF5EF>\r
27474 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Input, gem3_rgmii_rx_clk- (RX RGMII clock)</B>\r
27475 </TD>\r
27476 </TR>\r
27477 <TR valign="top">\r
27478 <TD width=15% BGCOLOR=#FBF5EF>\r
27479 <B>PSU_IOU_SLCR_MIO_PIN_70_L1_SEL</B>\r
27480 </TD>\r
27481 <TD width=15% BGCOLOR=#FBF5EF>\r
27482 <B>2:2</B>\r
27483 </TD>\r
27484 <TD width=10% BGCOLOR=#FBF5EF>\r
27485 <B>4</B>\r
27486 </TD>\r
27487 <TD width=10% BGCOLOR=#FBF5EF>\r
27488 <B>0</B>\r
27489 </TD>\r
27490 <TD width=15% BGCOLOR=#FBF5EF>\r
27491 <B>0</B>\r
27492 </TD>\r
27493 <TD width=35% BGCOLOR=#FBF5EF>\r
27494 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Output, usb1_ulpi_stp- (Asserted to end or interrupt transfers)</B>\r
27495 </TD>\r
27496 </TR>\r
27497 <TR valign="top">\r
27498 <TD width=15% BGCOLOR=#FBF5EF>\r
27499 <B>PSU_IOU_SLCR_MIO_PIN_70_L2_SEL</B>\r
27500 </TD>\r
27501 <TD width=15% BGCOLOR=#FBF5EF>\r
27502 <B>4:3</B>\r
27503 </TD>\r
27504 <TD width=10% BGCOLOR=#FBF5EF>\r
27505 <B>18</B>\r
27506 </TD>\r
27507 <TD width=10% BGCOLOR=#FBF5EF>\r
27508 <B>1</B>\r
27509 </TD>\r
27510 <TD width=15% BGCOLOR=#FBF5EF>\r
27511 <B>8</B>\r
27512 </TD>\r
27513 <TD width=35% BGCOLOR=#FBF5EF>\r
27514 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[3]- (8-bit Data bus) = sd0, Output, sdio0_data_out[3]- (8-bit Data bus) 2= sd1, Output, sdio1_bus_pow- (SD card bus power) 3= Not Used</B>\r
27515 </TD>\r
27516 </TR>\r
27517 <TR valign="top">\r
27518 <TD width=15% BGCOLOR=#FBF5EF>\r
27519 <B>PSU_IOU_SLCR_MIO_PIN_70_L3_SEL</B>\r
27520 </TD>\r
27521 <TD width=15% BGCOLOR=#FBF5EF>\r
27522 <B>7:5</B>\r
27523 </TD>\r
27524 <TD width=10% BGCOLOR=#FBF5EF>\r
27525 <B>e0</B>\r
27526 </TD>\r
27527 <TD width=10% BGCOLOR=#FBF5EF>\r
27528 <B>0</B>\r
27529 </TD>\r
27530 <TD width=15% BGCOLOR=#FBF5EF>\r
27531 <B>0</B>\r
27532 </TD>\r
27533 <TD width=35% BGCOLOR=#FBF5EF>\r
27534 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[18]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[18]- (GPIO bank 2) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_sclk_in- (SPI Clock) 4= spi1, Output, spi1_sclk_out- (SPI Clock) 5= ttc0, Input, ttc0_clk_in- (TTC Clock) 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= Not Used</B>\r
27535 </TD>\r
27536 </TR>\r
27537 <TR valign="top">\r
27538 <TD width=15% BGCOLOR=#C0C0C0>\r
27539 <B>PSU_IOU_SLCR_MIO_PIN_70@0XFF180118</B>\r
27540 </TD>\r
27541 <TD width=15% BGCOLOR=#C0C0C0>\r
27542 <B>31:0</B>\r
27543 </TD>\r
27544 <TD width=10% BGCOLOR=#C0C0C0>\r
27545 <B>fe</B>\r
27546 </TD>\r
27547 <TD width=10% BGCOLOR=#C0C0C0>\r
27548 <B></B>\r
27549 </TD>\r
27550 <TD width=15% BGCOLOR=#C0C0C0>\r
27551 <B>8</B>\r
27552 </TD>\r
27553 <TD width=35% BGCOLOR=#C0C0C0>\r
27554 <B>Configures MIO Pin 70 peripheral interface mapping</B>\r
27555 </TD>\r
27556 </TR>\r
27557 </TABLE>\r
27558 <P>\r
27559 <H2><a name="MIO_PIN_71">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_71</a></H2>\r
27560 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27561 <TR valign="top">\r
27562 <TD width=15% BGCOLOR=#FFFF00>\r
27563 <B>Register Name</B>\r
27564 </TD>\r
27565 <TD width=15% BGCOLOR=#FFFF00>\r
27566 <B>Address</B>\r
27567 </TD>\r
27568 <TD width=10% BGCOLOR=#FFFF00>\r
27569 <B>Width</B>\r
27570 </TD>\r
27571 <TD width=10% BGCOLOR=#FFFF00>\r
27572 <B>Type</B>\r
27573 </TD>\r
27574 <TD width=15% BGCOLOR=#FFFF00>\r
27575 <B>Reset Value</B>\r
27576 </TD>\r
27577 <TD width=35% BGCOLOR=#FFFF00>\r
27578 <B>Description</B>\r
27579 </TD>\r
27580 </TR>\r
27581 <TR valign="top">\r
27582 <TD width=15% BGCOLOR=#FBF5EF>\r
27583 <B>MIO_PIN_71</B>\r
27584 </TD>\r
27585 <TD width=15% BGCOLOR=#FBF5EF>\r
27586 <B>0XFF18011C</B>\r
27587 </TD>\r
27588 <TD width=10% BGCOLOR=#FBF5EF>\r
27589 <B>32</B>\r
27590 </TD>\r
27591 <TD width=10% BGCOLOR=#FBF5EF>\r
27592 <B>rw</B>\r
27593 </TD>\r
27594 <TD width=15% BGCOLOR=#FBF5EF>\r
27595 <B>0x00000000</B>\r
27596 </TD>\r
27597 <TD width=35% BGCOLOR=#FBF5EF>\r
27598 <B>--</B>\r
27599 </TD>\r
27600 </TR>\r
27601 </TABLE>\r
27602 <P>\r
27603 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27604 <TR valign="top">\r
27605 <TD width=15% BGCOLOR=#C0FFC0>\r
27606 <B>Field Name</B>\r
27607 </TD>\r
27608 <TD width=15% BGCOLOR=#C0FFC0>\r
27609 <B>Bits</B>\r
27610 </TD>\r
27611 <TD width=10% BGCOLOR=#C0FFC0>\r
27612 <B>Mask</B>\r
27613 </TD>\r
27614 <TD width=10% BGCOLOR=#C0FFC0>\r
27615 <B>Value</B>\r
27616 </TD>\r
27617 <TD width=15% BGCOLOR=#C0FFC0>\r
27618 <B>Shifted Value</B>\r
27619 </TD>\r
27620 <TD width=35% BGCOLOR=#C0FFC0>\r
27621 <B>Description</B>\r
27622 </TD>\r
27623 </TR>\r
27624 <TR valign="top">\r
27625 <TD width=15% BGCOLOR=#FBF5EF>\r
27626 <B>PSU_IOU_SLCR_MIO_PIN_71_L0_SEL</B>\r
27627 </TD>\r
27628 <TD width=15% BGCOLOR=#FBF5EF>\r
27629 <B>1:1</B>\r
27630 </TD>\r
27631 <TD width=10% BGCOLOR=#FBF5EF>\r
27632 <B>2</B>\r
27633 </TD>\r
27634 <TD width=10% BGCOLOR=#FBF5EF>\r
27635 <B>0</B>\r
27636 </TD>\r
27637 <TD width=15% BGCOLOR=#FBF5EF>\r
27638 <B>0</B>\r
27639 </TD>\r
27640 <TD width=35% BGCOLOR=#FBF5EF>\r
27641 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Input, gem3_rgmii_rxd[0]- (RX RGMII data)</B>\r
27642 </TD>\r
27643 </TR>\r
27644 <TR valign="top">\r
27645 <TD width=15% BGCOLOR=#FBF5EF>\r
27646 <B>PSU_IOU_SLCR_MIO_PIN_71_L1_SEL</B>\r
27647 </TD>\r
27648 <TD width=15% BGCOLOR=#FBF5EF>\r
27649 <B>2:2</B>\r
27650 </TD>\r
27651 <TD width=10% BGCOLOR=#FBF5EF>\r
27652 <B>4</B>\r
27653 </TD>\r
27654 <TD width=10% BGCOLOR=#FBF5EF>\r
27655 <B>0</B>\r
27656 </TD>\r
27657 <TD width=15% BGCOLOR=#FBF5EF>\r
27658 <B>0</B>\r
27659 </TD>\r
27660 <TD width=35% BGCOLOR=#FBF5EF>\r
27661 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_rx_data[3]- (ULPI data bus) 1= usb1, Output, usb1_ulpi_tx_data[3]- (ULPI data bus)</B>\r
27662 </TD>\r
27663 </TR>\r
27664 <TR valign="top">\r
27665 <TD width=15% BGCOLOR=#FBF5EF>\r
27666 <B>PSU_IOU_SLCR_MIO_PIN_71_L2_SEL</B>\r
27667 </TD>\r
27668 <TD width=15% BGCOLOR=#FBF5EF>\r
27669 <B>4:3</B>\r
27670 </TD>\r
27671 <TD width=10% BGCOLOR=#FBF5EF>\r
27672 <B>18</B>\r
27673 </TD>\r
27674 <TD width=10% BGCOLOR=#FBF5EF>\r
27675 <B>1</B>\r
27676 </TD>\r
27677 <TD width=15% BGCOLOR=#FBF5EF>\r
27678 <B>8</B>\r
27679 </TD>\r
27680 <TD width=35% BGCOLOR=#FBF5EF>\r
27681 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[4]- (8-bit Data bus) = sd0, Output, sdio0_data_out[4]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[0]- (8-bit Data bus) = sd1, Output, sdio1_data_out[0]- (8-bit Data bus) 3= Not Used</B>\r
27682 </TD>\r
27683 </TR>\r
27684 <TR valign="top">\r
27685 <TD width=15% BGCOLOR=#FBF5EF>\r
27686 <B>PSU_IOU_SLCR_MIO_PIN_71_L3_SEL</B>\r
27687 </TD>\r
27688 <TD width=15% BGCOLOR=#FBF5EF>\r
27689 <B>7:5</B>\r
27690 </TD>\r
27691 <TD width=10% BGCOLOR=#FBF5EF>\r
27692 <B>e0</B>\r
27693 </TD>\r
27694 <TD width=10% BGCOLOR=#FBF5EF>\r
27695 <B>0</B>\r
27696 </TD>\r
27697 <TD width=15% BGCOLOR=#FBF5EF>\r
27698 <B>0</B>\r
27699 </TD>\r
27700 <TD width=35% BGCOLOR=#FBF5EF>\r
27701 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[19]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[19]- (GPIO bank 2) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_n_ss_out[2]- (SPI Master Selects) 5= ttc0, Output, ttc0_wave_out- (TTC Waveform Clock) 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= Not Used</B>\r
27702 </TD>\r
27703 </TR>\r
27704 <TR valign="top">\r
27705 <TD width=15% BGCOLOR=#C0C0C0>\r
27706 <B>PSU_IOU_SLCR_MIO_PIN_71@0XFF18011C</B>\r
27707 </TD>\r
27708 <TD width=15% BGCOLOR=#C0C0C0>\r
27709 <B>31:0</B>\r
27710 </TD>\r
27711 <TD width=10% BGCOLOR=#C0C0C0>\r
27712 <B>fe</B>\r
27713 </TD>\r
27714 <TD width=10% BGCOLOR=#C0C0C0>\r
27715 <B></B>\r
27716 </TD>\r
27717 <TD width=15% BGCOLOR=#C0C0C0>\r
27718 <B>8</B>\r
27719 </TD>\r
27720 <TD width=35% BGCOLOR=#C0C0C0>\r
27721 <B>Configures MIO Pin 71 peripheral interface mapping</B>\r
27722 </TD>\r
27723 </TR>\r
27724 </TABLE>\r
27725 <P>\r
27726 <H2><a name="MIO_PIN_72">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_72</a></H2>\r
27727 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27728 <TR valign="top">\r
27729 <TD width=15% BGCOLOR=#FFFF00>\r
27730 <B>Register Name</B>\r
27731 </TD>\r
27732 <TD width=15% BGCOLOR=#FFFF00>\r
27733 <B>Address</B>\r
27734 </TD>\r
27735 <TD width=10% BGCOLOR=#FFFF00>\r
27736 <B>Width</B>\r
27737 </TD>\r
27738 <TD width=10% BGCOLOR=#FFFF00>\r
27739 <B>Type</B>\r
27740 </TD>\r
27741 <TD width=15% BGCOLOR=#FFFF00>\r
27742 <B>Reset Value</B>\r
27743 </TD>\r
27744 <TD width=35% BGCOLOR=#FFFF00>\r
27745 <B>Description</B>\r
27746 </TD>\r
27747 </TR>\r
27748 <TR valign="top">\r
27749 <TD width=15% BGCOLOR=#FBF5EF>\r
27750 <B>MIO_PIN_72</B>\r
27751 </TD>\r
27752 <TD width=15% BGCOLOR=#FBF5EF>\r
27753 <B>0XFF180120</B>\r
27754 </TD>\r
27755 <TD width=10% BGCOLOR=#FBF5EF>\r
27756 <B>32</B>\r
27757 </TD>\r
27758 <TD width=10% BGCOLOR=#FBF5EF>\r
27759 <B>rw</B>\r
27760 </TD>\r
27761 <TD width=15% BGCOLOR=#FBF5EF>\r
27762 <B>0x00000000</B>\r
27763 </TD>\r
27764 <TD width=35% BGCOLOR=#FBF5EF>\r
27765 <B>--</B>\r
27766 </TD>\r
27767 </TR>\r
27768 </TABLE>\r
27769 <P>\r
27770 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27771 <TR valign="top">\r
27772 <TD width=15% BGCOLOR=#C0FFC0>\r
27773 <B>Field Name</B>\r
27774 </TD>\r
27775 <TD width=15% BGCOLOR=#C0FFC0>\r
27776 <B>Bits</B>\r
27777 </TD>\r
27778 <TD width=10% BGCOLOR=#C0FFC0>\r
27779 <B>Mask</B>\r
27780 </TD>\r
27781 <TD width=10% BGCOLOR=#C0FFC0>\r
27782 <B>Value</B>\r
27783 </TD>\r
27784 <TD width=15% BGCOLOR=#C0FFC0>\r
27785 <B>Shifted Value</B>\r
27786 </TD>\r
27787 <TD width=35% BGCOLOR=#C0FFC0>\r
27788 <B>Description</B>\r
27789 </TD>\r
27790 </TR>\r
27791 <TR valign="top">\r
27792 <TD width=15% BGCOLOR=#FBF5EF>\r
27793 <B>PSU_IOU_SLCR_MIO_PIN_72_L0_SEL</B>\r
27794 </TD>\r
27795 <TD width=15% BGCOLOR=#FBF5EF>\r
27796 <B>1:1</B>\r
27797 </TD>\r
27798 <TD width=10% BGCOLOR=#FBF5EF>\r
27799 <B>2</B>\r
27800 </TD>\r
27801 <TD width=10% BGCOLOR=#FBF5EF>\r
27802 <B>0</B>\r
27803 </TD>\r
27804 <TD width=15% BGCOLOR=#FBF5EF>\r
27805 <B>0</B>\r
27806 </TD>\r
27807 <TD width=35% BGCOLOR=#FBF5EF>\r
27808 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Input, gem3_rgmii_rxd[1]- (RX RGMII data)</B>\r
27809 </TD>\r
27810 </TR>\r
27811 <TR valign="top">\r
27812 <TD width=15% BGCOLOR=#FBF5EF>\r
27813 <B>PSU_IOU_SLCR_MIO_PIN_72_L1_SEL</B>\r
27814 </TD>\r
27815 <TD width=15% BGCOLOR=#FBF5EF>\r
27816 <B>2:2</B>\r
27817 </TD>\r
27818 <TD width=10% BGCOLOR=#FBF5EF>\r
27819 <B>4</B>\r
27820 </TD>\r
27821 <TD width=10% BGCOLOR=#FBF5EF>\r
27822 <B>0</B>\r
27823 </TD>\r
27824 <TD width=15% BGCOLOR=#FBF5EF>\r
27825 <B>0</B>\r
27826 </TD>\r
27827 <TD width=35% BGCOLOR=#FBF5EF>\r
27828 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_rx_data[4]- (ULPI data bus) 1= usb1, Output, usb1_ulpi_tx_data[4]- (ULPI data bus)</B>\r
27829 </TD>\r
27830 </TR>\r
27831 <TR valign="top">\r
27832 <TD width=15% BGCOLOR=#FBF5EF>\r
27833 <B>PSU_IOU_SLCR_MIO_PIN_72_L2_SEL</B>\r
27834 </TD>\r
27835 <TD width=15% BGCOLOR=#FBF5EF>\r
27836 <B>4:3</B>\r
27837 </TD>\r
27838 <TD width=10% BGCOLOR=#FBF5EF>\r
27839 <B>18</B>\r
27840 </TD>\r
27841 <TD width=10% BGCOLOR=#FBF5EF>\r
27842 <B>1</B>\r
27843 </TD>\r
27844 <TD width=15% BGCOLOR=#FBF5EF>\r
27845 <B>8</B>\r
27846 </TD>\r
27847 <TD width=35% BGCOLOR=#FBF5EF>\r
27848 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[5]- (8-bit Data bus) = sd0, Output, sdio0_data_out[5]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[1]- (8-bit Data bus) = sd1, Output, sdio1_data_out[1]- (8-bit Data bus) 3= Not Used</B>\r
27849 </TD>\r
27850 </TR>\r
27851 <TR valign="top">\r
27852 <TD width=15% BGCOLOR=#FBF5EF>\r
27853 <B>PSU_IOU_SLCR_MIO_PIN_72_L3_SEL</B>\r
27854 </TD>\r
27855 <TD width=15% BGCOLOR=#FBF5EF>\r
27856 <B>7:5</B>\r
27857 </TD>\r
27858 <TD width=10% BGCOLOR=#FBF5EF>\r
27859 <B>e0</B>\r
27860 </TD>\r
27861 <TD width=10% BGCOLOR=#FBF5EF>\r
27862 <B>0</B>\r
27863 </TD>\r
27864 <TD width=15% BGCOLOR=#FBF5EF>\r
27865 <B>0</B>\r
27866 </TD>\r
27867 <TD width=35% BGCOLOR=#FBF5EF>\r
27868 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[20]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[20]- (GPIO bank 2) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= swdt1, Input, swdt1_clk_in- (Watch Dog Timer Input clock) 4= spi1, Output, spi1_n_ss_out[1]- (SPI Master Selects) 5= Not Used 6= ua1, Output, ua1_txd- (UART transmitter serial output) 7= Not Used</B>\r
27869 </TD>\r
27870 </TR>\r
27871 <TR valign="top">\r
27872 <TD width=15% BGCOLOR=#C0C0C0>\r
27873 <B>PSU_IOU_SLCR_MIO_PIN_72@0XFF180120</B>\r
27874 </TD>\r
27875 <TD width=15% BGCOLOR=#C0C0C0>\r
27876 <B>31:0</B>\r
27877 </TD>\r
27878 <TD width=10% BGCOLOR=#C0C0C0>\r
27879 <B>fe</B>\r
27880 </TD>\r
27881 <TD width=10% BGCOLOR=#C0C0C0>\r
27882 <B></B>\r
27883 </TD>\r
27884 <TD width=15% BGCOLOR=#C0C0C0>\r
27885 <B>8</B>\r
27886 </TD>\r
27887 <TD width=35% BGCOLOR=#C0C0C0>\r
27888 <B>Configures MIO Pin 72 peripheral interface mapping</B>\r
27889 </TD>\r
27890 </TR>\r
27891 </TABLE>\r
27892 <P>\r
27893 <H2><a name="MIO_PIN_73">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_73</a></H2>\r
27894 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27895 <TR valign="top">\r
27896 <TD width=15% BGCOLOR=#FFFF00>\r
27897 <B>Register Name</B>\r
27898 </TD>\r
27899 <TD width=15% BGCOLOR=#FFFF00>\r
27900 <B>Address</B>\r
27901 </TD>\r
27902 <TD width=10% BGCOLOR=#FFFF00>\r
27903 <B>Width</B>\r
27904 </TD>\r
27905 <TD width=10% BGCOLOR=#FFFF00>\r
27906 <B>Type</B>\r
27907 </TD>\r
27908 <TD width=15% BGCOLOR=#FFFF00>\r
27909 <B>Reset Value</B>\r
27910 </TD>\r
27911 <TD width=35% BGCOLOR=#FFFF00>\r
27912 <B>Description</B>\r
27913 </TD>\r
27914 </TR>\r
27915 <TR valign="top">\r
27916 <TD width=15% BGCOLOR=#FBF5EF>\r
27917 <B>MIO_PIN_73</B>\r
27918 </TD>\r
27919 <TD width=15% BGCOLOR=#FBF5EF>\r
27920 <B>0XFF180124</B>\r
27921 </TD>\r
27922 <TD width=10% BGCOLOR=#FBF5EF>\r
27923 <B>32</B>\r
27924 </TD>\r
27925 <TD width=10% BGCOLOR=#FBF5EF>\r
27926 <B>rw</B>\r
27927 </TD>\r
27928 <TD width=15% BGCOLOR=#FBF5EF>\r
27929 <B>0x00000000</B>\r
27930 </TD>\r
27931 <TD width=35% BGCOLOR=#FBF5EF>\r
27932 <B>--</B>\r
27933 </TD>\r
27934 </TR>\r
27935 </TABLE>\r
27936 <P>\r
27937 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
27938 <TR valign="top">\r
27939 <TD width=15% BGCOLOR=#C0FFC0>\r
27940 <B>Field Name</B>\r
27941 </TD>\r
27942 <TD width=15% BGCOLOR=#C0FFC0>\r
27943 <B>Bits</B>\r
27944 </TD>\r
27945 <TD width=10% BGCOLOR=#C0FFC0>\r
27946 <B>Mask</B>\r
27947 </TD>\r
27948 <TD width=10% BGCOLOR=#C0FFC0>\r
27949 <B>Value</B>\r
27950 </TD>\r
27951 <TD width=15% BGCOLOR=#C0FFC0>\r
27952 <B>Shifted Value</B>\r
27953 </TD>\r
27954 <TD width=35% BGCOLOR=#C0FFC0>\r
27955 <B>Description</B>\r
27956 </TD>\r
27957 </TR>\r
27958 <TR valign="top">\r
27959 <TD width=15% BGCOLOR=#FBF5EF>\r
27960 <B>PSU_IOU_SLCR_MIO_PIN_73_L0_SEL</B>\r
27961 </TD>\r
27962 <TD width=15% BGCOLOR=#FBF5EF>\r
27963 <B>1:1</B>\r
27964 </TD>\r
27965 <TD width=10% BGCOLOR=#FBF5EF>\r
27966 <B>2</B>\r
27967 </TD>\r
27968 <TD width=10% BGCOLOR=#FBF5EF>\r
27969 <B>0</B>\r
27970 </TD>\r
27971 <TD width=15% BGCOLOR=#FBF5EF>\r
27972 <B>0</B>\r
27973 </TD>\r
27974 <TD width=35% BGCOLOR=#FBF5EF>\r
27975 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Input, gem3_rgmii_rxd[2]- (RX RGMII data)</B>\r
27976 </TD>\r
27977 </TR>\r
27978 <TR valign="top">\r
27979 <TD width=15% BGCOLOR=#FBF5EF>\r
27980 <B>PSU_IOU_SLCR_MIO_PIN_73_L1_SEL</B>\r
27981 </TD>\r
27982 <TD width=15% BGCOLOR=#FBF5EF>\r
27983 <B>2:2</B>\r
27984 </TD>\r
27985 <TD width=10% BGCOLOR=#FBF5EF>\r
27986 <B>4</B>\r
27987 </TD>\r
27988 <TD width=10% BGCOLOR=#FBF5EF>\r
27989 <B>0</B>\r
27990 </TD>\r
27991 <TD width=15% BGCOLOR=#FBF5EF>\r
27992 <B>0</B>\r
27993 </TD>\r
27994 <TD width=35% BGCOLOR=#FBF5EF>\r
27995 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_rx_data[5]- (ULPI data bus) 1= usb1, Output, usb1_ulpi_tx_data[5]- (ULPI data bus)</B>\r
27996 </TD>\r
27997 </TR>\r
27998 <TR valign="top">\r
27999 <TD width=15% BGCOLOR=#FBF5EF>\r
28000 <B>PSU_IOU_SLCR_MIO_PIN_73_L2_SEL</B>\r
28001 </TD>\r
28002 <TD width=15% BGCOLOR=#FBF5EF>\r
28003 <B>4:3</B>\r
28004 </TD>\r
28005 <TD width=10% BGCOLOR=#FBF5EF>\r
28006 <B>18</B>\r
28007 </TD>\r
28008 <TD width=10% BGCOLOR=#FBF5EF>\r
28009 <B>1</B>\r
28010 </TD>\r
28011 <TD width=15% BGCOLOR=#FBF5EF>\r
28012 <B>8</B>\r
28013 </TD>\r
28014 <TD width=35% BGCOLOR=#FBF5EF>\r
28015 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[6]- (8-bit Data bus) = sd0, Output, sdio0_data_out[6]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[2]- (8-bit Data bus) = sd1, Output, sdio1_data_out[2]- (8-bit Data bus) 3= Not Used</B>\r
28016 </TD>\r
28017 </TR>\r
28018 <TR valign="top">\r
28019 <TD width=15% BGCOLOR=#FBF5EF>\r
28020 <B>PSU_IOU_SLCR_MIO_PIN_73_L3_SEL</B>\r
28021 </TD>\r
28022 <TD width=15% BGCOLOR=#FBF5EF>\r
28023 <B>7:5</B>\r
28024 </TD>\r
28025 <TD width=10% BGCOLOR=#FBF5EF>\r
28026 <B>e0</B>\r
28027 </TD>\r
28028 <TD width=10% BGCOLOR=#FBF5EF>\r
28029 <B>0</B>\r
28030 </TD>\r
28031 <TD width=15% BGCOLOR=#FBF5EF>\r
28032 <B>0</B>\r
28033 </TD>\r
28034 <TD width=35% BGCOLOR=#FBF5EF>\r
28035 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[21]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[21]- (GPIO bank 2) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= swdt1, Output, swdt1_rst_out- (Watch Dog Timer Output clock) 4= spi1, Input, spi1_n_ss_in- (SPI Master Selects) 4= spi1, Output, spi1_n_ss_out[0]- (SPI Master Selects) 5= Not Used 6= ua1, Input, ua1_rxd- (UART receiver serial input) 7= Not Used</B>\r
28036 </TD>\r
28037 </TR>\r
28038 <TR valign="top">\r
28039 <TD width=15% BGCOLOR=#C0C0C0>\r
28040 <B>PSU_IOU_SLCR_MIO_PIN_73@0XFF180124</B>\r
28041 </TD>\r
28042 <TD width=15% BGCOLOR=#C0C0C0>\r
28043 <B>31:0</B>\r
28044 </TD>\r
28045 <TD width=10% BGCOLOR=#C0C0C0>\r
28046 <B>fe</B>\r
28047 </TD>\r
28048 <TD width=10% BGCOLOR=#C0C0C0>\r
28049 <B></B>\r
28050 </TD>\r
28051 <TD width=15% BGCOLOR=#C0C0C0>\r
28052 <B>8</B>\r
28053 </TD>\r
28054 <TD width=35% BGCOLOR=#C0C0C0>\r
28055 <B>Configures MIO Pin 73 peripheral interface mapping</B>\r
28056 </TD>\r
28057 </TR>\r
28058 </TABLE>\r
28059 <P>\r
28060 <H2><a name="MIO_PIN_74">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_74</a></H2>\r
28061 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28062 <TR valign="top">\r
28063 <TD width=15% BGCOLOR=#FFFF00>\r
28064 <B>Register Name</B>\r
28065 </TD>\r
28066 <TD width=15% BGCOLOR=#FFFF00>\r
28067 <B>Address</B>\r
28068 </TD>\r
28069 <TD width=10% BGCOLOR=#FFFF00>\r
28070 <B>Width</B>\r
28071 </TD>\r
28072 <TD width=10% BGCOLOR=#FFFF00>\r
28073 <B>Type</B>\r
28074 </TD>\r
28075 <TD width=15% BGCOLOR=#FFFF00>\r
28076 <B>Reset Value</B>\r
28077 </TD>\r
28078 <TD width=35% BGCOLOR=#FFFF00>\r
28079 <B>Description</B>\r
28080 </TD>\r
28081 </TR>\r
28082 <TR valign="top">\r
28083 <TD width=15% BGCOLOR=#FBF5EF>\r
28084 <B>MIO_PIN_74</B>\r
28085 </TD>\r
28086 <TD width=15% BGCOLOR=#FBF5EF>\r
28087 <B>0XFF180128</B>\r
28088 </TD>\r
28089 <TD width=10% BGCOLOR=#FBF5EF>\r
28090 <B>32</B>\r
28091 </TD>\r
28092 <TD width=10% BGCOLOR=#FBF5EF>\r
28093 <B>rw</B>\r
28094 </TD>\r
28095 <TD width=15% BGCOLOR=#FBF5EF>\r
28096 <B>0x00000000</B>\r
28097 </TD>\r
28098 <TD width=35% BGCOLOR=#FBF5EF>\r
28099 <B>--</B>\r
28100 </TD>\r
28101 </TR>\r
28102 </TABLE>\r
28103 <P>\r
28104 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28105 <TR valign="top">\r
28106 <TD width=15% BGCOLOR=#C0FFC0>\r
28107 <B>Field Name</B>\r
28108 </TD>\r
28109 <TD width=15% BGCOLOR=#C0FFC0>\r
28110 <B>Bits</B>\r
28111 </TD>\r
28112 <TD width=10% BGCOLOR=#C0FFC0>\r
28113 <B>Mask</B>\r
28114 </TD>\r
28115 <TD width=10% BGCOLOR=#C0FFC0>\r
28116 <B>Value</B>\r
28117 </TD>\r
28118 <TD width=15% BGCOLOR=#C0FFC0>\r
28119 <B>Shifted Value</B>\r
28120 </TD>\r
28121 <TD width=35% BGCOLOR=#C0FFC0>\r
28122 <B>Description</B>\r
28123 </TD>\r
28124 </TR>\r
28125 <TR valign="top">\r
28126 <TD width=15% BGCOLOR=#FBF5EF>\r
28127 <B>PSU_IOU_SLCR_MIO_PIN_74_L0_SEL</B>\r
28128 </TD>\r
28129 <TD width=15% BGCOLOR=#FBF5EF>\r
28130 <B>1:1</B>\r
28131 </TD>\r
28132 <TD width=10% BGCOLOR=#FBF5EF>\r
28133 <B>2</B>\r
28134 </TD>\r
28135 <TD width=10% BGCOLOR=#FBF5EF>\r
28136 <B>0</B>\r
28137 </TD>\r
28138 <TD width=15% BGCOLOR=#FBF5EF>\r
28139 <B>0</B>\r
28140 </TD>\r
28141 <TD width=35% BGCOLOR=#FBF5EF>\r
28142 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Input, gem3_rgmii_rxd[3]- (RX RGMII data)</B>\r
28143 </TD>\r
28144 </TR>\r
28145 <TR valign="top">\r
28146 <TD width=15% BGCOLOR=#FBF5EF>\r
28147 <B>PSU_IOU_SLCR_MIO_PIN_74_L1_SEL</B>\r
28148 </TD>\r
28149 <TD width=15% BGCOLOR=#FBF5EF>\r
28150 <B>2:2</B>\r
28151 </TD>\r
28152 <TD width=10% BGCOLOR=#FBF5EF>\r
28153 <B>4</B>\r
28154 </TD>\r
28155 <TD width=10% BGCOLOR=#FBF5EF>\r
28156 <B>0</B>\r
28157 </TD>\r
28158 <TD width=15% BGCOLOR=#FBF5EF>\r
28159 <B>0</B>\r
28160 </TD>\r
28161 <TD width=35% BGCOLOR=#FBF5EF>\r
28162 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_rx_data[6]- (ULPI data bus) 1= usb1, Output, usb1_ulpi_tx_data[6]- (ULPI data bus)</B>\r
28163 </TD>\r
28164 </TR>\r
28165 <TR valign="top">\r
28166 <TD width=15% BGCOLOR=#FBF5EF>\r
28167 <B>PSU_IOU_SLCR_MIO_PIN_74_L2_SEL</B>\r
28168 </TD>\r
28169 <TD width=15% BGCOLOR=#FBF5EF>\r
28170 <B>4:3</B>\r
28171 </TD>\r
28172 <TD width=10% BGCOLOR=#FBF5EF>\r
28173 <B>18</B>\r
28174 </TD>\r
28175 <TD width=10% BGCOLOR=#FBF5EF>\r
28176 <B>1</B>\r
28177 </TD>\r
28178 <TD width=15% BGCOLOR=#FBF5EF>\r
28179 <B>8</B>\r
28180 </TD>\r
28181 <TD width=35% BGCOLOR=#FBF5EF>\r
28182 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sd0_data_in[7]- (8-bit Data bus) = sd0, Output, sdio0_data_out[7]- (8-bit Data bus) 2= sd1, Input, sd1_data_in[3]- (8-bit Data bus) = sd1, Output, sdio1_data_out[3]- (8-bit Data bus) 3= Not Used</B>\r
28183 </TD>\r
28184 </TR>\r
28185 <TR valign="top">\r
28186 <TD width=15% BGCOLOR=#FBF5EF>\r
28187 <B>PSU_IOU_SLCR_MIO_PIN_74_L3_SEL</B>\r
28188 </TD>\r
28189 <TD width=15% BGCOLOR=#FBF5EF>\r
28190 <B>7:5</B>\r
28191 </TD>\r
28192 <TD width=10% BGCOLOR=#FBF5EF>\r
28193 <B>e0</B>\r
28194 </TD>\r
28195 <TD width=10% BGCOLOR=#FBF5EF>\r
28196 <B>0</B>\r
28197 </TD>\r
28198 <TD width=15% BGCOLOR=#FBF5EF>\r
28199 <B>0</B>\r
28200 </TD>\r
28201 <TD width=35% BGCOLOR=#FBF5EF>\r
28202 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[22]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[22]- (GPIO bank 2) 1= can0, Input, can0_phy_rx- (Can RX signal) 2= i2c0, Input, i2c0_scl_input- (SCL signal) 2= i2c0, Output, i2c0_scl_out- (SCL signal) 3= swdt0, Input, swdt0_clk_in- (Watch Dog Timer Input clock) 4= spi1, Input, spi1_mi- (MISO signal) 4= spi1, Output, spi1_so- (MISO signal) 5= Not Used 6= ua0, Input, ua0_rxd- (UART receiver serial input) 7= Not Used</B>\r
28203 </TD>\r
28204 </TR>\r
28205 <TR valign="top">\r
28206 <TD width=15% BGCOLOR=#C0C0C0>\r
28207 <B>PSU_IOU_SLCR_MIO_PIN_74@0XFF180128</B>\r
28208 </TD>\r
28209 <TD width=15% BGCOLOR=#C0C0C0>\r
28210 <B>31:0</B>\r
28211 </TD>\r
28212 <TD width=10% BGCOLOR=#C0C0C0>\r
28213 <B>fe</B>\r
28214 </TD>\r
28215 <TD width=10% BGCOLOR=#C0C0C0>\r
28216 <B></B>\r
28217 </TD>\r
28218 <TD width=15% BGCOLOR=#C0C0C0>\r
28219 <B>8</B>\r
28220 </TD>\r
28221 <TD width=35% BGCOLOR=#C0C0C0>\r
28222 <B>Configures MIO Pin 74 peripheral interface mapping</B>\r
28223 </TD>\r
28224 </TR>\r
28225 </TABLE>\r
28226 <P>\r
28227 <H2><a name="MIO_PIN_75">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_75</a></H2>\r
28228 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28229 <TR valign="top">\r
28230 <TD width=15% BGCOLOR=#FFFF00>\r
28231 <B>Register Name</B>\r
28232 </TD>\r
28233 <TD width=15% BGCOLOR=#FFFF00>\r
28234 <B>Address</B>\r
28235 </TD>\r
28236 <TD width=10% BGCOLOR=#FFFF00>\r
28237 <B>Width</B>\r
28238 </TD>\r
28239 <TD width=10% BGCOLOR=#FFFF00>\r
28240 <B>Type</B>\r
28241 </TD>\r
28242 <TD width=15% BGCOLOR=#FFFF00>\r
28243 <B>Reset Value</B>\r
28244 </TD>\r
28245 <TD width=35% BGCOLOR=#FFFF00>\r
28246 <B>Description</B>\r
28247 </TD>\r
28248 </TR>\r
28249 <TR valign="top">\r
28250 <TD width=15% BGCOLOR=#FBF5EF>\r
28251 <B>MIO_PIN_75</B>\r
28252 </TD>\r
28253 <TD width=15% BGCOLOR=#FBF5EF>\r
28254 <B>0XFF18012C</B>\r
28255 </TD>\r
28256 <TD width=10% BGCOLOR=#FBF5EF>\r
28257 <B>32</B>\r
28258 </TD>\r
28259 <TD width=10% BGCOLOR=#FBF5EF>\r
28260 <B>rw</B>\r
28261 </TD>\r
28262 <TD width=15% BGCOLOR=#FBF5EF>\r
28263 <B>0x00000000</B>\r
28264 </TD>\r
28265 <TD width=35% BGCOLOR=#FBF5EF>\r
28266 <B>--</B>\r
28267 </TD>\r
28268 </TR>\r
28269 </TABLE>\r
28270 <P>\r
28271 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28272 <TR valign="top">\r
28273 <TD width=15% BGCOLOR=#C0FFC0>\r
28274 <B>Field Name</B>\r
28275 </TD>\r
28276 <TD width=15% BGCOLOR=#C0FFC0>\r
28277 <B>Bits</B>\r
28278 </TD>\r
28279 <TD width=10% BGCOLOR=#C0FFC0>\r
28280 <B>Mask</B>\r
28281 </TD>\r
28282 <TD width=10% BGCOLOR=#C0FFC0>\r
28283 <B>Value</B>\r
28284 </TD>\r
28285 <TD width=15% BGCOLOR=#C0FFC0>\r
28286 <B>Shifted Value</B>\r
28287 </TD>\r
28288 <TD width=35% BGCOLOR=#C0FFC0>\r
28289 <B>Description</B>\r
28290 </TD>\r
28291 </TR>\r
28292 <TR valign="top">\r
28293 <TD width=15% BGCOLOR=#FBF5EF>\r
28294 <B>PSU_IOU_SLCR_MIO_PIN_75_L0_SEL</B>\r
28295 </TD>\r
28296 <TD width=15% BGCOLOR=#FBF5EF>\r
28297 <B>1:1</B>\r
28298 </TD>\r
28299 <TD width=10% BGCOLOR=#FBF5EF>\r
28300 <B>2</B>\r
28301 </TD>\r
28302 <TD width=10% BGCOLOR=#FBF5EF>\r
28303 <B>0</B>\r
28304 </TD>\r
28305 <TD width=15% BGCOLOR=#FBF5EF>\r
28306 <B>0</B>\r
28307 </TD>\r
28308 <TD width=35% BGCOLOR=#FBF5EF>\r
28309 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= gem3, Input, gem3_rgmii_rx_ctl- (RX RGMII control )</B>\r
28310 </TD>\r
28311 </TR>\r
28312 <TR valign="top">\r
28313 <TD width=15% BGCOLOR=#FBF5EF>\r
28314 <B>PSU_IOU_SLCR_MIO_PIN_75_L1_SEL</B>\r
28315 </TD>\r
28316 <TD width=15% BGCOLOR=#FBF5EF>\r
28317 <B>2:2</B>\r
28318 </TD>\r
28319 <TD width=10% BGCOLOR=#FBF5EF>\r
28320 <B>4</B>\r
28321 </TD>\r
28322 <TD width=10% BGCOLOR=#FBF5EF>\r
28323 <B>0</B>\r
28324 </TD>\r
28325 <TD width=15% BGCOLOR=#FBF5EF>\r
28326 <B>0</B>\r
28327 </TD>\r
28328 <TD width=35% BGCOLOR=#FBF5EF>\r
28329 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= usb1, Input, usb1_ulpi_rx_data[7]- (ULPI data bus) 1= usb1, Output, usb1_ulpi_tx_data[7]- (ULPI data bus)</B>\r
28330 </TD>\r
28331 </TR>\r
28332 <TR valign="top">\r
28333 <TD width=15% BGCOLOR=#FBF5EF>\r
28334 <B>PSU_IOU_SLCR_MIO_PIN_75_L2_SEL</B>\r
28335 </TD>\r
28336 <TD width=15% BGCOLOR=#FBF5EF>\r
28337 <B>4:3</B>\r
28338 </TD>\r
28339 <TD width=10% BGCOLOR=#FBF5EF>\r
28340 <B>18</B>\r
28341 </TD>\r
28342 <TD width=10% BGCOLOR=#FBF5EF>\r
28343 <B>1</B>\r
28344 </TD>\r
28345 <TD width=15% BGCOLOR=#FBF5EF>\r
28346 <B>8</B>\r
28347 </TD>\r
28348 <TD width=35% BGCOLOR=#FBF5EF>\r
28349 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Output, sdio0_bus_pow- (SD card bus power) 2= sd1, Input, sd1_cmd_in- (Command Indicator) = sd1, Output, sdio1_cmd_out- (Command Indicator) 3= Not Used</B>\r
28350 </TD>\r
28351 </TR>\r
28352 <TR valign="top">\r
28353 <TD width=15% BGCOLOR=#FBF5EF>\r
28354 <B>PSU_IOU_SLCR_MIO_PIN_75_L3_SEL</B>\r
28355 </TD>\r
28356 <TD width=15% BGCOLOR=#FBF5EF>\r
28357 <B>7:5</B>\r
28358 </TD>\r
28359 <TD width=10% BGCOLOR=#FBF5EF>\r
28360 <B>e0</B>\r
28361 </TD>\r
28362 <TD width=10% BGCOLOR=#FBF5EF>\r
28363 <B>0</B>\r
28364 </TD>\r
28365 <TD width=15% BGCOLOR=#FBF5EF>\r
28366 <B>0</B>\r
28367 </TD>\r
28368 <TD width=35% BGCOLOR=#FBF5EF>\r
28369 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[23]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[23]- (GPIO bank 2) 1= can0, Output, can0_phy_tx- (Can TX signal) 2= i2c0, Input, i2c0_sda_input- (SDA signal) 2= i2c0, Output, i2c0_sda_out- (SDA signal) 3= swdt0, Output, swdt0_rst_out- (Watch Dog Timer Output clock) 4= spi1, Output, spi1_mo- (MOSI signal) 4= spi1, Input, spi1_si- (MOSI signal) 5= Not Used 6= ua0, Output, ua0_txd- (UART transmitter serial output) 7= Not Used</B>\r
28370 </TD>\r
28371 </TR>\r
28372 <TR valign="top">\r
28373 <TD width=15% BGCOLOR=#C0C0C0>\r
28374 <B>PSU_IOU_SLCR_MIO_PIN_75@0XFF18012C</B>\r
28375 </TD>\r
28376 <TD width=15% BGCOLOR=#C0C0C0>\r
28377 <B>31:0</B>\r
28378 </TD>\r
28379 <TD width=10% BGCOLOR=#C0C0C0>\r
28380 <B>fe</B>\r
28381 </TD>\r
28382 <TD width=10% BGCOLOR=#C0C0C0>\r
28383 <B></B>\r
28384 </TD>\r
28385 <TD width=15% BGCOLOR=#C0C0C0>\r
28386 <B>8</B>\r
28387 </TD>\r
28388 <TD width=35% BGCOLOR=#C0C0C0>\r
28389 <B>Configures MIO Pin 75 peripheral interface mapping</B>\r
28390 </TD>\r
28391 </TR>\r
28392 </TABLE>\r
28393 <P>\r
28394 <H2><a name="MIO_PIN_76">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_76</a></H2>\r
28395 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28396 <TR valign="top">\r
28397 <TD width=15% BGCOLOR=#FFFF00>\r
28398 <B>Register Name</B>\r
28399 </TD>\r
28400 <TD width=15% BGCOLOR=#FFFF00>\r
28401 <B>Address</B>\r
28402 </TD>\r
28403 <TD width=10% BGCOLOR=#FFFF00>\r
28404 <B>Width</B>\r
28405 </TD>\r
28406 <TD width=10% BGCOLOR=#FFFF00>\r
28407 <B>Type</B>\r
28408 </TD>\r
28409 <TD width=15% BGCOLOR=#FFFF00>\r
28410 <B>Reset Value</B>\r
28411 </TD>\r
28412 <TD width=35% BGCOLOR=#FFFF00>\r
28413 <B>Description</B>\r
28414 </TD>\r
28415 </TR>\r
28416 <TR valign="top">\r
28417 <TD width=15% BGCOLOR=#FBF5EF>\r
28418 <B>MIO_PIN_76</B>\r
28419 </TD>\r
28420 <TD width=15% BGCOLOR=#FBF5EF>\r
28421 <B>0XFF180130</B>\r
28422 </TD>\r
28423 <TD width=10% BGCOLOR=#FBF5EF>\r
28424 <B>32</B>\r
28425 </TD>\r
28426 <TD width=10% BGCOLOR=#FBF5EF>\r
28427 <B>rw</B>\r
28428 </TD>\r
28429 <TD width=15% BGCOLOR=#FBF5EF>\r
28430 <B>0x00000000</B>\r
28431 </TD>\r
28432 <TD width=35% BGCOLOR=#FBF5EF>\r
28433 <B>--</B>\r
28434 </TD>\r
28435 </TR>\r
28436 </TABLE>\r
28437 <P>\r
28438 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28439 <TR valign="top">\r
28440 <TD width=15% BGCOLOR=#C0FFC0>\r
28441 <B>Field Name</B>\r
28442 </TD>\r
28443 <TD width=15% BGCOLOR=#C0FFC0>\r
28444 <B>Bits</B>\r
28445 </TD>\r
28446 <TD width=10% BGCOLOR=#C0FFC0>\r
28447 <B>Mask</B>\r
28448 </TD>\r
28449 <TD width=10% BGCOLOR=#C0FFC0>\r
28450 <B>Value</B>\r
28451 </TD>\r
28452 <TD width=15% BGCOLOR=#C0FFC0>\r
28453 <B>Shifted Value</B>\r
28454 </TD>\r
28455 <TD width=35% BGCOLOR=#C0FFC0>\r
28456 <B>Description</B>\r
28457 </TD>\r
28458 </TR>\r
28459 <TR valign="top">\r
28460 <TD width=15% BGCOLOR=#FBF5EF>\r
28461 <B>PSU_IOU_SLCR_MIO_PIN_76_L0_SEL</B>\r
28462 </TD>\r
28463 <TD width=15% BGCOLOR=#FBF5EF>\r
28464 <B>1:1</B>\r
28465 </TD>\r
28466 <TD width=10% BGCOLOR=#FBF5EF>\r
28467 <B>2</B>\r
28468 </TD>\r
28469 <TD width=10% BGCOLOR=#FBF5EF>\r
28470 <B>0</B>\r
28471 </TD>\r
28472 <TD width=15% BGCOLOR=#FBF5EF>\r
28473 <B>0</B>\r
28474 </TD>\r
28475 <TD width=35% BGCOLOR=#FBF5EF>\r
28476 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
28477 </TD>\r
28478 </TR>\r
28479 <TR valign="top">\r
28480 <TD width=15% BGCOLOR=#FBF5EF>\r
28481 <B>PSU_IOU_SLCR_MIO_PIN_76_L1_SEL</B>\r
28482 </TD>\r
28483 <TD width=15% BGCOLOR=#FBF5EF>\r
28484 <B>2:2</B>\r
28485 </TD>\r
28486 <TD width=10% BGCOLOR=#FBF5EF>\r
28487 <B>4</B>\r
28488 </TD>\r
28489 <TD width=10% BGCOLOR=#FBF5EF>\r
28490 <B>0</B>\r
28491 </TD>\r
28492 <TD width=15% BGCOLOR=#FBF5EF>\r
28493 <B>0</B>\r
28494 </TD>\r
28495 <TD width=35% BGCOLOR=#FBF5EF>\r
28496 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
28497 </TD>\r
28498 </TR>\r
28499 <TR valign="top">\r
28500 <TD width=15% BGCOLOR=#FBF5EF>\r
28501 <B>PSU_IOU_SLCR_MIO_PIN_76_L2_SEL</B>\r
28502 </TD>\r
28503 <TD width=15% BGCOLOR=#FBF5EF>\r
28504 <B>4:3</B>\r
28505 </TD>\r
28506 <TD width=10% BGCOLOR=#FBF5EF>\r
28507 <B>18</B>\r
28508 </TD>\r
28509 <TD width=10% BGCOLOR=#FBF5EF>\r
28510 <B>1</B>\r
28511 </TD>\r
28512 <TD width=15% BGCOLOR=#FBF5EF>\r
28513 <B>8</B>\r
28514 </TD>\r
28515 <TD width=35% BGCOLOR=#FBF5EF>\r
28516 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= sd0, Input, sdio0_wp- (SD card write protect from connector) 2= sd1, Output, sdio1_clk_out- (SDSDIO clock) 3= Not Used</B>\r
28517 </TD>\r
28518 </TR>\r
28519 <TR valign="top">\r
28520 <TD width=15% BGCOLOR=#FBF5EF>\r
28521 <B>PSU_IOU_SLCR_MIO_PIN_76_L3_SEL</B>\r
28522 </TD>\r
28523 <TD width=15% BGCOLOR=#FBF5EF>\r
28524 <B>7:5</B>\r
28525 </TD>\r
28526 <TD width=10% BGCOLOR=#FBF5EF>\r
28527 <B>e0</B>\r
28528 </TD>\r
28529 <TD width=10% BGCOLOR=#FBF5EF>\r
28530 <B>0</B>\r
28531 </TD>\r
28532 <TD width=15% BGCOLOR=#FBF5EF>\r
28533 <B>0</B>\r
28534 </TD>\r
28535 <TD width=35% BGCOLOR=#FBF5EF>\r
28536 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[24]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[24]- (GPIO bank 2) 1= can1, Output, can1_phy_tx- (Can TX signal) 2= i2c1, Input, i2c1_scl_input- (SCL signal) 2= i2c1, Output, i2c1_scl_out- (SCL signal) 3= mdio0, Output, gem0_mdc- (MDIO Clock) 4= mdio1, Output, gem1_mdc- (MDIO Clock) 5= mdio2, Output, gem2_mdc- (MDIO Clock) 6= mdio3, Output, gem3_mdc- (MDIO Clock) 7= Not Used</B>\r
28537 </TD>\r
28538 </TR>\r
28539 <TR valign="top">\r
28540 <TD width=15% BGCOLOR=#C0C0C0>\r
28541 <B>PSU_IOU_SLCR_MIO_PIN_76@0XFF180130</B>\r
28542 </TD>\r
28543 <TD width=15% BGCOLOR=#C0C0C0>\r
28544 <B>31:0</B>\r
28545 </TD>\r
28546 <TD width=10% BGCOLOR=#C0C0C0>\r
28547 <B>fe</B>\r
28548 </TD>\r
28549 <TD width=10% BGCOLOR=#C0C0C0>\r
28550 <B></B>\r
28551 </TD>\r
28552 <TD width=15% BGCOLOR=#C0C0C0>\r
28553 <B>8</B>\r
28554 </TD>\r
28555 <TD width=35% BGCOLOR=#C0C0C0>\r
28556 <B>Configures MIO Pin 76 peripheral interface mapping</B>\r
28557 </TD>\r
28558 </TR>\r
28559 </TABLE>\r
28560 <P>\r
28561 <H2><a name="MIO_PIN_77">Register (<A href=#mod___slcr> slcr </A>)MIO_PIN_77</a></H2>\r
28562 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28563 <TR valign="top">\r
28564 <TD width=15% BGCOLOR=#FFFF00>\r
28565 <B>Register Name</B>\r
28566 </TD>\r
28567 <TD width=15% BGCOLOR=#FFFF00>\r
28568 <B>Address</B>\r
28569 </TD>\r
28570 <TD width=10% BGCOLOR=#FFFF00>\r
28571 <B>Width</B>\r
28572 </TD>\r
28573 <TD width=10% BGCOLOR=#FFFF00>\r
28574 <B>Type</B>\r
28575 </TD>\r
28576 <TD width=15% BGCOLOR=#FFFF00>\r
28577 <B>Reset Value</B>\r
28578 </TD>\r
28579 <TD width=35% BGCOLOR=#FFFF00>\r
28580 <B>Description</B>\r
28581 </TD>\r
28582 </TR>\r
28583 <TR valign="top">\r
28584 <TD width=15% BGCOLOR=#FBF5EF>\r
28585 <B>MIO_PIN_77</B>\r
28586 </TD>\r
28587 <TD width=15% BGCOLOR=#FBF5EF>\r
28588 <B>0XFF180134</B>\r
28589 </TD>\r
28590 <TD width=10% BGCOLOR=#FBF5EF>\r
28591 <B>32</B>\r
28592 </TD>\r
28593 <TD width=10% BGCOLOR=#FBF5EF>\r
28594 <B>rw</B>\r
28595 </TD>\r
28596 <TD width=15% BGCOLOR=#FBF5EF>\r
28597 <B>0x00000000</B>\r
28598 </TD>\r
28599 <TD width=35% BGCOLOR=#FBF5EF>\r
28600 <B>--</B>\r
28601 </TD>\r
28602 </TR>\r
28603 </TABLE>\r
28604 <P>\r
28605 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28606 <TR valign="top">\r
28607 <TD width=15% BGCOLOR=#C0FFC0>\r
28608 <B>Field Name</B>\r
28609 </TD>\r
28610 <TD width=15% BGCOLOR=#C0FFC0>\r
28611 <B>Bits</B>\r
28612 </TD>\r
28613 <TD width=10% BGCOLOR=#C0FFC0>\r
28614 <B>Mask</B>\r
28615 </TD>\r
28616 <TD width=10% BGCOLOR=#C0FFC0>\r
28617 <B>Value</B>\r
28618 </TD>\r
28619 <TD width=15% BGCOLOR=#C0FFC0>\r
28620 <B>Shifted Value</B>\r
28621 </TD>\r
28622 <TD width=35% BGCOLOR=#C0FFC0>\r
28623 <B>Description</B>\r
28624 </TD>\r
28625 </TR>\r
28626 <TR valign="top">\r
28627 <TD width=15% BGCOLOR=#FBF5EF>\r
28628 <B>PSU_IOU_SLCR_MIO_PIN_77_L0_SEL</B>\r
28629 </TD>\r
28630 <TD width=15% BGCOLOR=#FBF5EF>\r
28631 <B>1:1</B>\r
28632 </TD>\r
28633 <TD width=10% BGCOLOR=#FBF5EF>\r
28634 <B>2</B>\r
28635 </TD>\r
28636 <TD width=10% BGCOLOR=#FBF5EF>\r
28637 <B>0</B>\r
28638 </TD>\r
28639 <TD width=15% BGCOLOR=#FBF5EF>\r
28640 <B>0</B>\r
28641 </TD>\r
28642 <TD width=35% BGCOLOR=#FBF5EF>\r
28643 <B>Level 0 Mux Select 0= Level 1 Mux Output 1= Not Used</B>\r
28644 </TD>\r
28645 </TR>\r
28646 <TR valign="top">\r
28647 <TD width=15% BGCOLOR=#FBF5EF>\r
28648 <B>PSU_IOU_SLCR_MIO_PIN_77_L1_SEL</B>\r
28649 </TD>\r
28650 <TD width=15% BGCOLOR=#FBF5EF>\r
28651 <B>2:2</B>\r
28652 </TD>\r
28653 <TD width=10% BGCOLOR=#FBF5EF>\r
28654 <B>4</B>\r
28655 </TD>\r
28656 <TD width=10% BGCOLOR=#FBF5EF>\r
28657 <B>0</B>\r
28658 </TD>\r
28659 <TD width=15% BGCOLOR=#FBF5EF>\r
28660 <B>0</B>\r
28661 </TD>\r
28662 <TD width=35% BGCOLOR=#FBF5EF>\r
28663 <B>Level 1 Mux Select 0= Level 2 Mux Output 1= Not Used</B>\r
28664 </TD>\r
28665 </TR>\r
28666 <TR valign="top">\r
28667 <TD width=15% BGCOLOR=#FBF5EF>\r
28668 <B>PSU_IOU_SLCR_MIO_PIN_77_L2_SEL</B>\r
28669 </TD>\r
28670 <TD width=15% BGCOLOR=#FBF5EF>\r
28671 <B>4:3</B>\r
28672 </TD>\r
28673 <TD width=10% BGCOLOR=#FBF5EF>\r
28674 <B>18</B>\r
28675 </TD>\r
28676 <TD width=10% BGCOLOR=#FBF5EF>\r
28677 <B>0</B>\r
28678 </TD>\r
28679 <TD width=15% BGCOLOR=#FBF5EF>\r
28680 <B>0</B>\r
28681 </TD>\r
28682 <TD width=35% BGCOLOR=#FBF5EF>\r
28683 <B>Level 2 Mux Select 0= Level 3 Mux Output 1= Not Used 2= sd1, Input, sdio1_cd_n- (SD card detect from connector) 3= Not Used</B>\r
28684 </TD>\r
28685 </TR>\r
28686 <TR valign="top">\r
28687 <TD width=15% BGCOLOR=#FBF5EF>\r
28688 <B>PSU_IOU_SLCR_MIO_PIN_77_L3_SEL</B>\r
28689 </TD>\r
28690 <TD width=15% BGCOLOR=#FBF5EF>\r
28691 <B>7:5</B>\r
28692 </TD>\r
28693 <TD width=10% BGCOLOR=#FBF5EF>\r
28694 <B>e0</B>\r
28695 </TD>\r
28696 <TD width=10% BGCOLOR=#FBF5EF>\r
28697 <B>0</B>\r
28698 </TD>\r
28699 <TD width=15% BGCOLOR=#FBF5EF>\r
28700 <B>0</B>\r
28701 </TD>\r
28702 <TD width=35% BGCOLOR=#FBF5EF>\r
28703 <B>Level 3 Mux Select 0= gpio2, Input, gpio_2_pin_in[25]- (GPIO bank 2) 0= gpio2, Output, gpio_2_pin_out[25]- (GPIO bank 2) 1= can1, Input, can1_phy_rx- (Can RX signal) 2= i2c1, Input, i2c1_sda_input- (SDA signal) 2= i2c1, Output, i2c1_sda_out- (SDA signal) 3= mdio0, Input, gem0_mdio_in- (MDIO Data) 3= mdio0, Output, gem0_mdio_out- (MDIO Data) 4= mdio1, Input, gem1_mdio_in- (MDIO Data) 4= mdio1, Output, gem1_mdio_out- (MDIO Data) 5= mdio2, Input, gem2_mdio_in- (MDIO Data) 5= mdio2, Output, gem2_mdio_out- (MDIO Data) 6= mdio3, Input, gem3_mdio_in- (MDIO Data) 6= mdio3, Output, gem3_mdio_out- (MDIO Data) 7= Not Used</B>\r
28704 </TD>\r
28705 </TR>\r
28706 <TR valign="top">\r
28707 <TD width=15% BGCOLOR=#C0C0C0>\r
28708 <B>PSU_IOU_SLCR_MIO_PIN_77@0XFF180134</B>\r
28709 </TD>\r
28710 <TD width=15% BGCOLOR=#C0C0C0>\r
28711 <B>31:0</B>\r
28712 </TD>\r
28713 <TD width=10% BGCOLOR=#C0C0C0>\r
28714 <B>fe</B>\r
28715 </TD>\r
28716 <TD width=10% BGCOLOR=#C0C0C0>\r
28717 <B></B>\r
28718 </TD>\r
28719 <TD width=15% BGCOLOR=#C0C0C0>\r
28720 <B>0</B>\r
28721 </TD>\r
28722 <TD width=35% BGCOLOR=#C0C0C0>\r
28723 <B>Configures MIO Pin 77 peripheral interface mapping</B>\r
28724 </TD>\r
28725 </TR>\r
28726 </TABLE>\r
28727 <P>\r
28728 <H2><a name="MIO_MST_TRI0">Register (<A href=#mod___slcr> slcr </A>)MIO_MST_TRI0</a></H2>\r
28729 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28730 <TR valign="top">\r
28731 <TD width=15% BGCOLOR=#FFFF00>\r
28732 <B>Register Name</B>\r
28733 </TD>\r
28734 <TD width=15% BGCOLOR=#FFFF00>\r
28735 <B>Address</B>\r
28736 </TD>\r
28737 <TD width=10% BGCOLOR=#FFFF00>\r
28738 <B>Width</B>\r
28739 </TD>\r
28740 <TD width=10% BGCOLOR=#FFFF00>\r
28741 <B>Type</B>\r
28742 </TD>\r
28743 <TD width=15% BGCOLOR=#FFFF00>\r
28744 <B>Reset Value</B>\r
28745 </TD>\r
28746 <TD width=35% BGCOLOR=#FFFF00>\r
28747 <B>Description</B>\r
28748 </TD>\r
28749 </TR>\r
28750 <TR valign="top">\r
28751 <TD width=15% BGCOLOR=#FBF5EF>\r
28752 <B>MIO_MST_TRI0</B>\r
28753 </TD>\r
28754 <TD width=15% BGCOLOR=#FBF5EF>\r
28755 <B>0XFF180204</B>\r
28756 </TD>\r
28757 <TD width=10% BGCOLOR=#FBF5EF>\r
28758 <B>32</B>\r
28759 </TD>\r
28760 <TD width=10% BGCOLOR=#FBF5EF>\r
28761 <B>rw</B>\r
28762 </TD>\r
28763 <TD width=15% BGCOLOR=#FBF5EF>\r
28764 <B>0x00000000</B>\r
28765 </TD>\r
28766 <TD width=35% BGCOLOR=#FBF5EF>\r
28767 <B>--</B>\r
28768 </TD>\r
28769 </TR>\r
28770 </TABLE>\r
28771 <P>\r
28772 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
28773 <TR valign="top">\r
28774 <TD width=15% BGCOLOR=#C0FFC0>\r
28775 <B>Field Name</B>\r
28776 </TD>\r
28777 <TD width=15% BGCOLOR=#C0FFC0>\r
28778 <B>Bits</B>\r
28779 </TD>\r
28780 <TD width=10% BGCOLOR=#C0FFC0>\r
28781 <B>Mask</B>\r
28782 </TD>\r
28783 <TD width=10% BGCOLOR=#C0FFC0>\r
28784 <B>Value</B>\r
28785 </TD>\r
28786 <TD width=15% BGCOLOR=#C0FFC0>\r
28787 <B>Shifted Value</B>\r
28788 </TD>\r
28789 <TD width=35% BGCOLOR=#C0FFC0>\r
28790 <B>Description</B>\r
28791 </TD>\r
28792 </TR>\r
28793 <TR valign="top">\r
28794 <TD width=15% BGCOLOR=#FBF5EF>\r
28795 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_00_TRI</B>\r
28796 </TD>\r
28797 <TD width=15% BGCOLOR=#FBF5EF>\r
28798 <B>0:0</B>\r
28799 </TD>\r
28800 <TD width=10% BGCOLOR=#FBF5EF>\r
28801 <B>1</B>\r
28802 </TD>\r
28803 <TD width=10% BGCOLOR=#FBF5EF>\r
28804 <B>0</B>\r
28805 </TD>\r
28806 <TD width=15% BGCOLOR=#FBF5EF>\r
28807 <B>0</B>\r
28808 </TD>\r
28809 <TD width=35% BGCOLOR=#FBF5EF>\r
28810 <B>Master Tri-state Enable for pin 0, active high</B>\r
28811 </TD>\r
28812 </TR>\r
28813 <TR valign="top">\r
28814 <TD width=15% BGCOLOR=#FBF5EF>\r
28815 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_01_TRI</B>\r
28816 </TD>\r
28817 <TD width=15% BGCOLOR=#FBF5EF>\r
28818 <B>1:1</B>\r
28819 </TD>\r
28820 <TD width=10% BGCOLOR=#FBF5EF>\r
28821 <B>2</B>\r
28822 </TD>\r
28823 <TD width=10% BGCOLOR=#FBF5EF>\r
28824 <B>0</B>\r
28825 </TD>\r
28826 <TD width=15% BGCOLOR=#FBF5EF>\r
28827 <B>0</B>\r
28828 </TD>\r
28829 <TD width=35% BGCOLOR=#FBF5EF>\r
28830 <B>Master Tri-state Enable for pin 1, active high</B>\r
28831 </TD>\r
28832 </TR>\r
28833 <TR valign="top">\r
28834 <TD width=15% BGCOLOR=#FBF5EF>\r
28835 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_02_TRI</B>\r
28836 </TD>\r
28837 <TD width=15% BGCOLOR=#FBF5EF>\r
28838 <B>2:2</B>\r
28839 </TD>\r
28840 <TD width=10% BGCOLOR=#FBF5EF>\r
28841 <B>4</B>\r
28842 </TD>\r
28843 <TD width=10% BGCOLOR=#FBF5EF>\r
28844 <B>0</B>\r
28845 </TD>\r
28846 <TD width=15% BGCOLOR=#FBF5EF>\r
28847 <B>0</B>\r
28848 </TD>\r
28849 <TD width=35% BGCOLOR=#FBF5EF>\r
28850 <B>Master Tri-state Enable for pin 2, active high</B>\r
28851 </TD>\r
28852 </TR>\r
28853 <TR valign="top">\r
28854 <TD width=15% BGCOLOR=#FBF5EF>\r
28855 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_03_TRI</B>\r
28856 </TD>\r
28857 <TD width=15% BGCOLOR=#FBF5EF>\r
28858 <B>3:3</B>\r
28859 </TD>\r
28860 <TD width=10% BGCOLOR=#FBF5EF>\r
28861 <B>8</B>\r
28862 </TD>\r
28863 <TD width=10% BGCOLOR=#FBF5EF>\r
28864 <B>0</B>\r
28865 </TD>\r
28866 <TD width=15% BGCOLOR=#FBF5EF>\r
28867 <B>0</B>\r
28868 </TD>\r
28869 <TD width=35% BGCOLOR=#FBF5EF>\r
28870 <B>Master Tri-state Enable for pin 3, active high</B>\r
28871 </TD>\r
28872 </TR>\r
28873 <TR valign="top">\r
28874 <TD width=15% BGCOLOR=#FBF5EF>\r
28875 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_04_TRI</B>\r
28876 </TD>\r
28877 <TD width=15% BGCOLOR=#FBF5EF>\r
28878 <B>4:4</B>\r
28879 </TD>\r
28880 <TD width=10% BGCOLOR=#FBF5EF>\r
28881 <B>10</B>\r
28882 </TD>\r
28883 <TD width=10% BGCOLOR=#FBF5EF>\r
28884 <B>0</B>\r
28885 </TD>\r
28886 <TD width=15% BGCOLOR=#FBF5EF>\r
28887 <B>0</B>\r
28888 </TD>\r
28889 <TD width=35% BGCOLOR=#FBF5EF>\r
28890 <B>Master Tri-state Enable for pin 4, active high</B>\r
28891 </TD>\r
28892 </TR>\r
28893 <TR valign="top">\r
28894 <TD width=15% BGCOLOR=#FBF5EF>\r
28895 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_05_TRI</B>\r
28896 </TD>\r
28897 <TD width=15% BGCOLOR=#FBF5EF>\r
28898 <B>5:5</B>\r
28899 </TD>\r
28900 <TD width=10% BGCOLOR=#FBF5EF>\r
28901 <B>20</B>\r
28902 </TD>\r
28903 <TD width=10% BGCOLOR=#FBF5EF>\r
28904 <B>0</B>\r
28905 </TD>\r
28906 <TD width=15% BGCOLOR=#FBF5EF>\r
28907 <B>0</B>\r
28908 </TD>\r
28909 <TD width=35% BGCOLOR=#FBF5EF>\r
28910 <B>Master Tri-state Enable for pin 5, active high</B>\r
28911 </TD>\r
28912 </TR>\r
28913 <TR valign="top">\r
28914 <TD width=15% BGCOLOR=#FBF5EF>\r
28915 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_06_TRI</B>\r
28916 </TD>\r
28917 <TD width=15% BGCOLOR=#FBF5EF>\r
28918 <B>6:6</B>\r
28919 </TD>\r
28920 <TD width=10% BGCOLOR=#FBF5EF>\r
28921 <B>40</B>\r
28922 </TD>\r
28923 <TD width=10% BGCOLOR=#FBF5EF>\r
28924 <B>0</B>\r
28925 </TD>\r
28926 <TD width=15% BGCOLOR=#FBF5EF>\r
28927 <B>0</B>\r
28928 </TD>\r
28929 <TD width=35% BGCOLOR=#FBF5EF>\r
28930 <B>Master Tri-state Enable for pin 6, active high</B>\r
28931 </TD>\r
28932 </TR>\r
28933 <TR valign="top">\r
28934 <TD width=15% BGCOLOR=#FBF5EF>\r
28935 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_07_TRI</B>\r
28936 </TD>\r
28937 <TD width=15% BGCOLOR=#FBF5EF>\r
28938 <B>7:7</B>\r
28939 </TD>\r
28940 <TD width=10% BGCOLOR=#FBF5EF>\r
28941 <B>80</B>\r
28942 </TD>\r
28943 <TD width=10% BGCOLOR=#FBF5EF>\r
28944 <B>0</B>\r
28945 </TD>\r
28946 <TD width=15% BGCOLOR=#FBF5EF>\r
28947 <B>0</B>\r
28948 </TD>\r
28949 <TD width=35% BGCOLOR=#FBF5EF>\r
28950 <B>Master Tri-state Enable for pin 7, active high</B>\r
28951 </TD>\r
28952 </TR>\r
28953 <TR valign="top">\r
28954 <TD width=15% BGCOLOR=#FBF5EF>\r
28955 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_08_TRI</B>\r
28956 </TD>\r
28957 <TD width=15% BGCOLOR=#FBF5EF>\r
28958 <B>8:8</B>\r
28959 </TD>\r
28960 <TD width=10% BGCOLOR=#FBF5EF>\r
28961 <B>100</B>\r
28962 </TD>\r
28963 <TD width=10% BGCOLOR=#FBF5EF>\r
28964 <B>0</B>\r
28965 </TD>\r
28966 <TD width=15% BGCOLOR=#FBF5EF>\r
28967 <B>0</B>\r
28968 </TD>\r
28969 <TD width=35% BGCOLOR=#FBF5EF>\r
28970 <B>Master Tri-state Enable for pin 8, active high</B>\r
28971 </TD>\r
28972 </TR>\r
28973 <TR valign="top">\r
28974 <TD width=15% BGCOLOR=#FBF5EF>\r
28975 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_09_TRI</B>\r
28976 </TD>\r
28977 <TD width=15% BGCOLOR=#FBF5EF>\r
28978 <B>9:9</B>\r
28979 </TD>\r
28980 <TD width=10% BGCOLOR=#FBF5EF>\r
28981 <B>200</B>\r
28982 </TD>\r
28983 <TD width=10% BGCOLOR=#FBF5EF>\r
28984 <B>0</B>\r
28985 </TD>\r
28986 <TD width=15% BGCOLOR=#FBF5EF>\r
28987 <B>0</B>\r
28988 </TD>\r
28989 <TD width=35% BGCOLOR=#FBF5EF>\r
28990 <B>Master Tri-state Enable for pin 9, active high</B>\r
28991 </TD>\r
28992 </TR>\r
28993 <TR valign="top">\r
28994 <TD width=15% BGCOLOR=#FBF5EF>\r
28995 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_10_TRI</B>\r
28996 </TD>\r
28997 <TD width=15% BGCOLOR=#FBF5EF>\r
28998 <B>10:10</B>\r
28999 </TD>\r
29000 <TD width=10% BGCOLOR=#FBF5EF>\r
29001 <B>400</B>\r
29002 </TD>\r
29003 <TD width=10% BGCOLOR=#FBF5EF>\r
29004 <B>1</B>\r
29005 </TD>\r
29006 <TD width=15% BGCOLOR=#FBF5EF>\r
29007 <B>400</B>\r
29008 </TD>\r
29009 <TD width=35% BGCOLOR=#FBF5EF>\r
29010 <B>Master Tri-state Enable for pin 10, active high</B>\r
29011 </TD>\r
29012 </TR>\r
29013 <TR valign="top">\r
29014 <TD width=15% BGCOLOR=#FBF5EF>\r
29015 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_11_TRI</B>\r
29016 </TD>\r
29017 <TD width=15% BGCOLOR=#FBF5EF>\r
29018 <B>11:11</B>\r
29019 </TD>\r
29020 <TD width=10% BGCOLOR=#FBF5EF>\r
29021 <B>800</B>\r
29022 </TD>\r
29023 <TD width=10% BGCOLOR=#FBF5EF>\r
29024 <B>1</B>\r
29025 </TD>\r
29026 <TD width=15% BGCOLOR=#FBF5EF>\r
29027 <B>800</B>\r
29028 </TD>\r
29029 <TD width=35% BGCOLOR=#FBF5EF>\r
29030 <B>Master Tri-state Enable for pin 11, active high</B>\r
29031 </TD>\r
29032 </TR>\r
29033 <TR valign="top">\r
29034 <TD width=15% BGCOLOR=#FBF5EF>\r
29035 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_12_TRI</B>\r
29036 </TD>\r
29037 <TD width=15% BGCOLOR=#FBF5EF>\r
29038 <B>12:12</B>\r
29039 </TD>\r
29040 <TD width=10% BGCOLOR=#FBF5EF>\r
29041 <B>1000</B>\r
29042 </TD>\r
29043 <TD width=10% BGCOLOR=#FBF5EF>\r
29044 <B>0</B>\r
29045 </TD>\r
29046 <TD width=15% BGCOLOR=#FBF5EF>\r
29047 <B>0</B>\r
29048 </TD>\r
29049 <TD width=35% BGCOLOR=#FBF5EF>\r
29050 <B>Master Tri-state Enable for pin 12, active high</B>\r
29051 </TD>\r
29052 </TR>\r
29053 <TR valign="top">\r
29054 <TD width=15% BGCOLOR=#FBF5EF>\r
29055 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_13_TRI</B>\r
29056 </TD>\r
29057 <TD width=15% BGCOLOR=#FBF5EF>\r
29058 <B>13:13</B>\r
29059 </TD>\r
29060 <TD width=10% BGCOLOR=#FBF5EF>\r
29061 <B>2000</B>\r
29062 </TD>\r
29063 <TD width=10% BGCOLOR=#FBF5EF>\r
29064 <B>0</B>\r
29065 </TD>\r
29066 <TD width=15% BGCOLOR=#FBF5EF>\r
29067 <B>0</B>\r
29068 </TD>\r
29069 <TD width=35% BGCOLOR=#FBF5EF>\r
29070 <B>Master Tri-state Enable for pin 13, active high</B>\r
29071 </TD>\r
29072 </TR>\r
29073 <TR valign="top">\r
29074 <TD width=15% BGCOLOR=#FBF5EF>\r
29075 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_14_TRI</B>\r
29076 </TD>\r
29077 <TD width=15% BGCOLOR=#FBF5EF>\r
29078 <B>14:14</B>\r
29079 </TD>\r
29080 <TD width=10% BGCOLOR=#FBF5EF>\r
29081 <B>4000</B>\r
29082 </TD>\r
29083 <TD width=10% BGCOLOR=#FBF5EF>\r
29084 <B>0</B>\r
29085 </TD>\r
29086 <TD width=15% BGCOLOR=#FBF5EF>\r
29087 <B>0</B>\r
29088 </TD>\r
29089 <TD width=35% BGCOLOR=#FBF5EF>\r
29090 <B>Master Tri-state Enable for pin 14, active high</B>\r
29091 </TD>\r
29092 </TR>\r
29093 <TR valign="top">\r
29094 <TD width=15% BGCOLOR=#FBF5EF>\r
29095 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_15_TRI</B>\r
29096 </TD>\r
29097 <TD width=15% BGCOLOR=#FBF5EF>\r
29098 <B>15:15</B>\r
29099 </TD>\r
29100 <TD width=10% BGCOLOR=#FBF5EF>\r
29101 <B>8000</B>\r
29102 </TD>\r
29103 <TD width=10% BGCOLOR=#FBF5EF>\r
29104 <B>0</B>\r
29105 </TD>\r
29106 <TD width=15% BGCOLOR=#FBF5EF>\r
29107 <B>0</B>\r
29108 </TD>\r
29109 <TD width=35% BGCOLOR=#FBF5EF>\r
29110 <B>Master Tri-state Enable for pin 15, active high</B>\r
29111 </TD>\r
29112 </TR>\r
29113 <TR valign="top">\r
29114 <TD width=15% BGCOLOR=#FBF5EF>\r
29115 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_16_TRI</B>\r
29116 </TD>\r
29117 <TD width=15% BGCOLOR=#FBF5EF>\r
29118 <B>16:16</B>\r
29119 </TD>\r
29120 <TD width=10% BGCOLOR=#FBF5EF>\r
29121 <B>10000</B>\r
29122 </TD>\r
29123 <TD width=10% BGCOLOR=#FBF5EF>\r
29124 <B>0</B>\r
29125 </TD>\r
29126 <TD width=15% BGCOLOR=#FBF5EF>\r
29127 <B>0</B>\r
29128 </TD>\r
29129 <TD width=35% BGCOLOR=#FBF5EF>\r
29130 <B>Master Tri-state Enable for pin 16, active high</B>\r
29131 </TD>\r
29132 </TR>\r
29133 <TR valign="top">\r
29134 <TD width=15% BGCOLOR=#FBF5EF>\r
29135 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_17_TRI</B>\r
29136 </TD>\r
29137 <TD width=15% BGCOLOR=#FBF5EF>\r
29138 <B>17:17</B>\r
29139 </TD>\r
29140 <TD width=10% BGCOLOR=#FBF5EF>\r
29141 <B>20000</B>\r
29142 </TD>\r
29143 <TD width=10% BGCOLOR=#FBF5EF>\r
29144 <B>0</B>\r
29145 </TD>\r
29146 <TD width=15% BGCOLOR=#FBF5EF>\r
29147 <B>0</B>\r
29148 </TD>\r
29149 <TD width=35% BGCOLOR=#FBF5EF>\r
29150 <B>Master Tri-state Enable for pin 17, active high</B>\r
29151 </TD>\r
29152 </TR>\r
29153 <TR valign="top">\r
29154 <TD width=15% BGCOLOR=#FBF5EF>\r
29155 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_18_TRI</B>\r
29156 </TD>\r
29157 <TD width=15% BGCOLOR=#FBF5EF>\r
29158 <B>18:18</B>\r
29159 </TD>\r
29160 <TD width=10% BGCOLOR=#FBF5EF>\r
29161 <B>40000</B>\r
29162 </TD>\r
29163 <TD width=10% BGCOLOR=#FBF5EF>\r
29164 <B>0</B>\r
29165 </TD>\r
29166 <TD width=15% BGCOLOR=#FBF5EF>\r
29167 <B>0</B>\r
29168 </TD>\r
29169 <TD width=35% BGCOLOR=#FBF5EF>\r
29170 <B>Master Tri-state Enable for pin 18, active high</B>\r
29171 </TD>\r
29172 </TR>\r
29173 <TR valign="top">\r
29174 <TD width=15% BGCOLOR=#FBF5EF>\r
29175 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_19_TRI</B>\r
29176 </TD>\r
29177 <TD width=15% BGCOLOR=#FBF5EF>\r
29178 <B>19:19</B>\r
29179 </TD>\r
29180 <TD width=10% BGCOLOR=#FBF5EF>\r
29181 <B>80000</B>\r
29182 </TD>\r
29183 <TD width=10% BGCOLOR=#FBF5EF>\r
29184 <B>0</B>\r
29185 </TD>\r
29186 <TD width=15% BGCOLOR=#FBF5EF>\r
29187 <B>0</B>\r
29188 </TD>\r
29189 <TD width=35% BGCOLOR=#FBF5EF>\r
29190 <B>Master Tri-state Enable for pin 19, active high</B>\r
29191 </TD>\r
29192 </TR>\r
29193 <TR valign="top">\r
29194 <TD width=15% BGCOLOR=#FBF5EF>\r
29195 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_20_TRI</B>\r
29196 </TD>\r
29197 <TD width=15% BGCOLOR=#FBF5EF>\r
29198 <B>20:20</B>\r
29199 </TD>\r
29200 <TD width=10% BGCOLOR=#FBF5EF>\r
29201 <B>100000</B>\r
29202 </TD>\r
29203 <TD width=10% BGCOLOR=#FBF5EF>\r
29204 <B>0</B>\r
29205 </TD>\r
29206 <TD width=15% BGCOLOR=#FBF5EF>\r
29207 <B>0</B>\r
29208 </TD>\r
29209 <TD width=35% BGCOLOR=#FBF5EF>\r
29210 <B>Master Tri-state Enable for pin 20, active high</B>\r
29211 </TD>\r
29212 </TR>\r
29213 <TR valign="top">\r
29214 <TD width=15% BGCOLOR=#FBF5EF>\r
29215 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_21_TRI</B>\r
29216 </TD>\r
29217 <TD width=15% BGCOLOR=#FBF5EF>\r
29218 <B>21:21</B>\r
29219 </TD>\r
29220 <TD width=10% BGCOLOR=#FBF5EF>\r
29221 <B>200000</B>\r
29222 </TD>\r
29223 <TD width=10% BGCOLOR=#FBF5EF>\r
29224 <B>0</B>\r
29225 </TD>\r
29226 <TD width=15% BGCOLOR=#FBF5EF>\r
29227 <B>0</B>\r
29228 </TD>\r
29229 <TD width=35% BGCOLOR=#FBF5EF>\r
29230 <B>Master Tri-state Enable for pin 21, active high</B>\r
29231 </TD>\r
29232 </TR>\r
29233 <TR valign="top">\r
29234 <TD width=15% BGCOLOR=#FBF5EF>\r
29235 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_22_TRI</B>\r
29236 </TD>\r
29237 <TD width=15% BGCOLOR=#FBF5EF>\r
29238 <B>22:22</B>\r
29239 </TD>\r
29240 <TD width=10% BGCOLOR=#FBF5EF>\r
29241 <B>400000</B>\r
29242 </TD>\r
29243 <TD width=10% BGCOLOR=#FBF5EF>\r
29244 <B>0</B>\r
29245 </TD>\r
29246 <TD width=15% BGCOLOR=#FBF5EF>\r
29247 <B>0</B>\r
29248 </TD>\r
29249 <TD width=35% BGCOLOR=#FBF5EF>\r
29250 <B>Master Tri-state Enable for pin 22, active high</B>\r
29251 </TD>\r
29252 </TR>\r
29253 <TR valign="top">\r
29254 <TD width=15% BGCOLOR=#FBF5EF>\r
29255 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_23_TRI</B>\r
29256 </TD>\r
29257 <TD width=15% BGCOLOR=#FBF5EF>\r
29258 <B>23:23</B>\r
29259 </TD>\r
29260 <TD width=10% BGCOLOR=#FBF5EF>\r
29261 <B>800000</B>\r
29262 </TD>\r
29263 <TD width=10% BGCOLOR=#FBF5EF>\r
29264 <B>0</B>\r
29265 </TD>\r
29266 <TD width=15% BGCOLOR=#FBF5EF>\r
29267 <B>0</B>\r
29268 </TD>\r
29269 <TD width=35% BGCOLOR=#FBF5EF>\r
29270 <B>Master Tri-state Enable for pin 23, active high</B>\r
29271 </TD>\r
29272 </TR>\r
29273 <TR valign="top">\r
29274 <TD width=15% BGCOLOR=#FBF5EF>\r
29275 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_24_TRI</B>\r
29276 </TD>\r
29277 <TD width=15% BGCOLOR=#FBF5EF>\r
29278 <B>24:24</B>\r
29279 </TD>\r
29280 <TD width=10% BGCOLOR=#FBF5EF>\r
29281 <B>1000000</B>\r
29282 </TD>\r
29283 <TD width=10% BGCOLOR=#FBF5EF>\r
29284 <B>0</B>\r
29285 </TD>\r
29286 <TD width=15% BGCOLOR=#FBF5EF>\r
29287 <B>0</B>\r
29288 </TD>\r
29289 <TD width=35% BGCOLOR=#FBF5EF>\r
29290 <B>Master Tri-state Enable for pin 24, active high</B>\r
29291 </TD>\r
29292 </TR>\r
29293 <TR valign="top">\r
29294 <TD width=15% BGCOLOR=#FBF5EF>\r
29295 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_25_TRI</B>\r
29296 </TD>\r
29297 <TD width=15% BGCOLOR=#FBF5EF>\r
29298 <B>25:25</B>\r
29299 </TD>\r
29300 <TD width=10% BGCOLOR=#FBF5EF>\r
29301 <B>2000000</B>\r
29302 </TD>\r
29303 <TD width=10% BGCOLOR=#FBF5EF>\r
29304 <B>0</B>\r
29305 </TD>\r
29306 <TD width=15% BGCOLOR=#FBF5EF>\r
29307 <B>0</B>\r
29308 </TD>\r
29309 <TD width=35% BGCOLOR=#FBF5EF>\r
29310 <B>Master Tri-state Enable for pin 25, active high</B>\r
29311 </TD>\r
29312 </TR>\r
29313 <TR valign="top">\r
29314 <TD width=15% BGCOLOR=#FBF5EF>\r
29315 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_26_TRI</B>\r
29316 </TD>\r
29317 <TD width=15% BGCOLOR=#FBF5EF>\r
29318 <B>26:26</B>\r
29319 </TD>\r
29320 <TD width=10% BGCOLOR=#FBF5EF>\r
29321 <B>4000000</B>\r
29322 </TD>\r
29323 <TD width=10% BGCOLOR=#FBF5EF>\r
29324 <B>0</B>\r
29325 </TD>\r
29326 <TD width=15% BGCOLOR=#FBF5EF>\r
29327 <B>0</B>\r
29328 </TD>\r
29329 <TD width=35% BGCOLOR=#FBF5EF>\r
29330 <B>Master Tri-state Enable for pin 26, active high</B>\r
29331 </TD>\r
29332 </TR>\r
29333 <TR valign="top">\r
29334 <TD width=15% BGCOLOR=#FBF5EF>\r
29335 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_27_TRI</B>\r
29336 </TD>\r
29337 <TD width=15% BGCOLOR=#FBF5EF>\r
29338 <B>27:27</B>\r
29339 </TD>\r
29340 <TD width=10% BGCOLOR=#FBF5EF>\r
29341 <B>8000000</B>\r
29342 </TD>\r
29343 <TD width=10% BGCOLOR=#FBF5EF>\r
29344 <B>0</B>\r
29345 </TD>\r
29346 <TD width=15% BGCOLOR=#FBF5EF>\r
29347 <B>0</B>\r
29348 </TD>\r
29349 <TD width=35% BGCOLOR=#FBF5EF>\r
29350 <B>Master Tri-state Enable for pin 27, active high</B>\r
29351 </TD>\r
29352 </TR>\r
29353 <TR valign="top">\r
29354 <TD width=15% BGCOLOR=#FBF5EF>\r
29355 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_28_TRI</B>\r
29356 </TD>\r
29357 <TD width=15% BGCOLOR=#FBF5EF>\r
29358 <B>28:28</B>\r
29359 </TD>\r
29360 <TD width=10% BGCOLOR=#FBF5EF>\r
29361 <B>10000000</B>\r
29362 </TD>\r
29363 <TD width=10% BGCOLOR=#FBF5EF>\r
29364 <B>0</B>\r
29365 </TD>\r
29366 <TD width=15% BGCOLOR=#FBF5EF>\r
29367 <B>0</B>\r
29368 </TD>\r
29369 <TD width=35% BGCOLOR=#FBF5EF>\r
29370 <B>Master Tri-state Enable for pin 28, active high</B>\r
29371 </TD>\r
29372 </TR>\r
29373 <TR valign="top">\r
29374 <TD width=15% BGCOLOR=#FBF5EF>\r
29375 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_29_TRI</B>\r
29376 </TD>\r
29377 <TD width=15% BGCOLOR=#FBF5EF>\r
29378 <B>29:29</B>\r
29379 </TD>\r
29380 <TD width=10% BGCOLOR=#FBF5EF>\r
29381 <B>20000000</B>\r
29382 </TD>\r
29383 <TD width=10% BGCOLOR=#FBF5EF>\r
29384 <B>0</B>\r
29385 </TD>\r
29386 <TD width=15% BGCOLOR=#FBF5EF>\r
29387 <B>0</B>\r
29388 </TD>\r
29389 <TD width=35% BGCOLOR=#FBF5EF>\r
29390 <B>Master Tri-state Enable for pin 29, active high</B>\r
29391 </TD>\r
29392 </TR>\r
29393 <TR valign="top">\r
29394 <TD width=15% BGCOLOR=#FBF5EF>\r
29395 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_30_TRI</B>\r
29396 </TD>\r
29397 <TD width=15% BGCOLOR=#FBF5EF>\r
29398 <B>30:30</B>\r
29399 </TD>\r
29400 <TD width=10% BGCOLOR=#FBF5EF>\r
29401 <B>40000000</B>\r
29402 </TD>\r
29403 <TD width=10% BGCOLOR=#FBF5EF>\r
29404 <B>0</B>\r
29405 </TD>\r
29406 <TD width=15% BGCOLOR=#FBF5EF>\r
29407 <B>0</B>\r
29408 </TD>\r
29409 <TD width=35% BGCOLOR=#FBF5EF>\r
29410 <B>Master Tri-state Enable for pin 30, active high</B>\r
29411 </TD>\r
29412 </TR>\r
29413 <TR valign="top">\r
29414 <TD width=15% BGCOLOR=#FBF5EF>\r
29415 <B>PSU_IOU_SLCR_MIO_MST_TRI0_PIN_31_TRI</B>\r
29416 </TD>\r
29417 <TD width=15% BGCOLOR=#FBF5EF>\r
29418 <B>31:31</B>\r
29419 </TD>\r
29420 <TD width=10% BGCOLOR=#FBF5EF>\r
29421 <B>80000000</B>\r
29422 </TD>\r
29423 <TD width=10% BGCOLOR=#FBF5EF>\r
29424 <B>0</B>\r
29425 </TD>\r
29426 <TD width=15% BGCOLOR=#FBF5EF>\r
29427 <B>0</B>\r
29428 </TD>\r
29429 <TD width=35% BGCOLOR=#FBF5EF>\r
29430 <B>Master Tri-state Enable for pin 31, active high</B>\r
29431 </TD>\r
29432 </TR>\r
29433 <TR valign="top">\r
29434 <TD width=15% BGCOLOR=#C0C0C0>\r
29435 <B>PSU_IOU_SLCR_MIO_MST_TRI0@0XFF180204</B>\r
29436 </TD>\r
29437 <TD width=15% BGCOLOR=#C0C0C0>\r
29438 <B>31:0</B>\r
29439 </TD>\r
29440 <TD width=10% BGCOLOR=#C0C0C0>\r
29441 <B>ffffffff</B>\r
29442 </TD>\r
29443 <TD width=10% BGCOLOR=#C0C0C0>\r
29444 <B></B>\r
29445 </TD>\r
29446 <TD width=15% BGCOLOR=#C0C0C0>\r
29447 <B>c00</B>\r
29448 </TD>\r
29449 <TD width=35% BGCOLOR=#C0C0C0>\r
29450 <B>MIO pin Tri-state Enables, 31:0</B>\r
29451 </TD>\r
29452 </TR>\r
29453 </TABLE>\r
29454 <P>\r
29455 <H2><a name="MIO_MST_TRI1">Register (<A href=#mod___slcr> slcr </A>)MIO_MST_TRI1</a></H2>\r
29456 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
29457 <TR valign="top">\r
29458 <TD width=15% BGCOLOR=#FFFF00>\r
29459 <B>Register Name</B>\r
29460 </TD>\r
29461 <TD width=15% BGCOLOR=#FFFF00>\r
29462 <B>Address</B>\r
29463 </TD>\r
29464 <TD width=10% BGCOLOR=#FFFF00>\r
29465 <B>Width</B>\r
29466 </TD>\r
29467 <TD width=10% BGCOLOR=#FFFF00>\r
29468 <B>Type</B>\r
29469 </TD>\r
29470 <TD width=15% BGCOLOR=#FFFF00>\r
29471 <B>Reset Value</B>\r
29472 </TD>\r
29473 <TD width=35% BGCOLOR=#FFFF00>\r
29474 <B>Description</B>\r
29475 </TD>\r
29476 </TR>\r
29477 <TR valign="top">\r
29478 <TD width=15% BGCOLOR=#FBF5EF>\r
29479 <B>MIO_MST_TRI1</B>\r
29480 </TD>\r
29481 <TD width=15% BGCOLOR=#FBF5EF>\r
29482 <B>0XFF180208</B>\r
29483 </TD>\r
29484 <TD width=10% BGCOLOR=#FBF5EF>\r
29485 <B>32</B>\r
29486 </TD>\r
29487 <TD width=10% BGCOLOR=#FBF5EF>\r
29488 <B>rw</B>\r
29489 </TD>\r
29490 <TD width=15% BGCOLOR=#FBF5EF>\r
29491 <B>0x00000000</B>\r
29492 </TD>\r
29493 <TD width=35% BGCOLOR=#FBF5EF>\r
29494 <B>--</B>\r
29495 </TD>\r
29496 </TR>\r
29497 </TABLE>\r
29498 <P>\r
29499 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
29500 <TR valign="top">\r
29501 <TD width=15% BGCOLOR=#C0FFC0>\r
29502 <B>Field Name</B>\r
29503 </TD>\r
29504 <TD width=15% BGCOLOR=#C0FFC0>\r
29505 <B>Bits</B>\r
29506 </TD>\r
29507 <TD width=10% BGCOLOR=#C0FFC0>\r
29508 <B>Mask</B>\r
29509 </TD>\r
29510 <TD width=10% BGCOLOR=#C0FFC0>\r
29511 <B>Value</B>\r
29512 </TD>\r
29513 <TD width=15% BGCOLOR=#C0FFC0>\r
29514 <B>Shifted Value</B>\r
29515 </TD>\r
29516 <TD width=35% BGCOLOR=#C0FFC0>\r
29517 <B>Description</B>\r
29518 </TD>\r
29519 </TR>\r
29520 <TR valign="top">\r
29521 <TD width=15% BGCOLOR=#FBF5EF>\r
29522 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_32_TRI</B>\r
29523 </TD>\r
29524 <TD width=15% BGCOLOR=#FBF5EF>\r
29525 <B>0:0</B>\r
29526 </TD>\r
29527 <TD width=10% BGCOLOR=#FBF5EF>\r
29528 <B>1</B>\r
29529 </TD>\r
29530 <TD width=10% BGCOLOR=#FBF5EF>\r
29531 <B>0</B>\r
29532 </TD>\r
29533 <TD width=15% BGCOLOR=#FBF5EF>\r
29534 <B>0</B>\r
29535 </TD>\r
29536 <TD width=35% BGCOLOR=#FBF5EF>\r
29537 <B>Master Tri-state Enable for pin 32, active high</B>\r
29538 </TD>\r
29539 </TR>\r
29540 <TR valign="top">\r
29541 <TD width=15% BGCOLOR=#FBF5EF>\r
29542 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_33_TRI</B>\r
29543 </TD>\r
29544 <TD width=15% BGCOLOR=#FBF5EF>\r
29545 <B>1:1</B>\r
29546 </TD>\r
29547 <TD width=10% BGCOLOR=#FBF5EF>\r
29548 <B>2</B>\r
29549 </TD>\r
29550 <TD width=10% BGCOLOR=#FBF5EF>\r
29551 <B>0</B>\r
29552 </TD>\r
29553 <TD width=15% BGCOLOR=#FBF5EF>\r
29554 <B>0</B>\r
29555 </TD>\r
29556 <TD width=35% BGCOLOR=#FBF5EF>\r
29557 <B>Master Tri-state Enable for pin 33, active high</B>\r
29558 </TD>\r
29559 </TR>\r
29560 <TR valign="top">\r
29561 <TD width=15% BGCOLOR=#FBF5EF>\r
29562 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_34_TRI</B>\r
29563 </TD>\r
29564 <TD width=15% BGCOLOR=#FBF5EF>\r
29565 <B>2:2</B>\r
29566 </TD>\r
29567 <TD width=10% BGCOLOR=#FBF5EF>\r
29568 <B>4</B>\r
29569 </TD>\r
29570 <TD width=10% BGCOLOR=#FBF5EF>\r
29571 <B>0</B>\r
29572 </TD>\r
29573 <TD width=15% BGCOLOR=#FBF5EF>\r
29574 <B>0</B>\r
29575 </TD>\r
29576 <TD width=35% BGCOLOR=#FBF5EF>\r
29577 <B>Master Tri-state Enable for pin 34, active high</B>\r
29578 </TD>\r
29579 </TR>\r
29580 <TR valign="top">\r
29581 <TD width=15% BGCOLOR=#FBF5EF>\r
29582 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_35_TRI</B>\r
29583 </TD>\r
29584 <TD width=15% BGCOLOR=#FBF5EF>\r
29585 <B>3:3</B>\r
29586 </TD>\r
29587 <TD width=10% BGCOLOR=#FBF5EF>\r
29588 <B>8</B>\r
29589 </TD>\r
29590 <TD width=10% BGCOLOR=#FBF5EF>\r
29591 <B>0</B>\r
29592 </TD>\r
29593 <TD width=15% BGCOLOR=#FBF5EF>\r
29594 <B>0</B>\r
29595 </TD>\r
29596 <TD width=35% BGCOLOR=#FBF5EF>\r
29597 <B>Master Tri-state Enable for pin 35, active high</B>\r
29598 </TD>\r
29599 </TR>\r
29600 <TR valign="top">\r
29601 <TD width=15% BGCOLOR=#FBF5EF>\r
29602 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_36_TRI</B>\r
29603 </TD>\r
29604 <TD width=15% BGCOLOR=#FBF5EF>\r
29605 <B>4:4</B>\r
29606 </TD>\r
29607 <TD width=10% BGCOLOR=#FBF5EF>\r
29608 <B>10</B>\r
29609 </TD>\r
29610 <TD width=10% BGCOLOR=#FBF5EF>\r
29611 <B>0</B>\r
29612 </TD>\r
29613 <TD width=15% BGCOLOR=#FBF5EF>\r
29614 <B>0</B>\r
29615 </TD>\r
29616 <TD width=35% BGCOLOR=#FBF5EF>\r
29617 <B>Master Tri-state Enable for pin 36, active high</B>\r
29618 </TD>\r
29619 </TR>\r
29620 <TR valign="top">\r
29621 <TD width=15% BGCOLOR=#FBF5EF>\r
29622 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_37_TRI</B>\r
29623 </TD>\r
29624 <TD width=15% BGCOLOR=#FBF5EF>\r
29625 <B>5:5</B>\r
29626 </TD>\r
29627 <TD width=10% BGCOLOR=#FBF5EF>\r
29628 <B>20</B>\r
29629 </TD>\r
29630 <TD width=10% BGCOLOR=#FBF5EF>\r
29631 <B>0</B>\r
29632 </TD>\r
29633 <TD width=15% BGCOLOR=#FBF5EF>\r
29634 <B>0</B>\r
29635 </TD>\r
29636 <TD width=35% BGCOLOR=#FBF5EF>\r
29637 <B>Master Tri-state Enable for pin 37, active high</B>\r
29638 </TD>\r
29639 </TR>\r
29640 <TR valign="top">\r
29641 <TD width=15% BGCOLOR=#FBF5EF>\r
29642 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_38_TRI</B>\r
29643 </TD>\r
29644 <TD width=15% BGCOLOR=#FBF5EF>\r
29645 <B>6:6</B>\r
29646 </TD>\r
29647 <TD width=10% BGCOLOR=#FBF5EF>\r
29648 <B>40</B>\r
29649 </TD>\r
29650 <TD width=10% BGCOLOR=#FBF5EF>\r
29651 <B>0</B>\r
29652 </TD>\r
29653 <TD width=15% BGCOLOR=#FBF5EF>\r
29654 <B>0</B>\r
29655 </TD>\r
29656 <TD width=35% BGCOLOR=#FBF5EF>\r
29657 <B>Master Tri-state Enable for pin 38, active high</B>\r
29658 </TD>\r
29659 </TR>\r
29660 <TR valign="top">\r
29661 <TD width=15% BGCOLOR=#FBF5EF>\r
29662 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_39_TRI</B>\r
29663 </TD>\r
29664 <TD width=15% BGCOLOR=#FBF5EF>\r
29665 <B>7:7</B>\r
29666 </TD>\r
29667 <TD width=10% BGCOLOR=#FBF5EF>\r
29668 <B>80</B>\r
29669 </TD>\r
29670 <TD width=10% BGCOLOR=#FBF5EF>\r
29671 <B>0</B>\r
29672 </TD>\r
29673 <TD width=15% BGCOLOR=#FBF5EF>\r
29674 <B>0</B>\r
29675 </TD>\r
29676 <TD width=35% BGCOLOR=#FBF5EF>\r
29677 <B>Master Tri-state Enable for pin 39, active high</B>\r
29678 </TD>\r
29679 </TR>\r
29680 <TR valign="top">\r
29681 <TD width=15% BGCOLOR=#FBF5EF>\r
29682 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_40_TRI</B>\r
29683 </TD>\r
29684 <TD width=15% BGCOLOR=#FBF5EF>\r
29685 <B>8:8</B>\r
29686 </TD>\r
29687 <TD width=10% BGCOLOR=#FBF5EF>\r
29688 <B>100</B>\r
29689 </TD>\r
29690 <TD width=10% BGCOLOR=#FBF5EF>\r
29691 <B>0</B>\r
29692 </TD>\r
29693 <TD width=15% BGCOLOR=#FBF5EF>\r
29694 <B>0</B>\r
29695 </TD>\r
29696 <TD width=35% BGCOLOR=#FBF5EF>\r
29697 <B>Master Tri-state Enable for pin 40, active high</B>\r
29698 </TD>\r
29699 </TR>\r
29700 <TR valign="top">\r
29701 <TD width=15% BGCOLOR=#FBF5EF>\r
29702 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_41_TRI</B>\r
29703 </TD>\r
29704 <TD width=15% BGCOLOR=#FBF5EF>\r
29705 <B>9:9</B>\r
29706 </TD>\r
29707 <TD width=10% BGCOLOR=#FBF5EF>\r
29708 <B>200</B>\r
29709 </TD>\r
29710 <TD width=10% BGCOLOR=#FBF5EF>\r
29711 <B>0</B>\r
29712 </TD>\r
29713 <TD width=15% BGCOLOR=#FBF5EF>\r
29714 <B>0</B>\r
29715 </TD>\r
29716 <TD width=35% BGCOLOR=#FBF5EF>\r
29717 <B>Master Tri-state Enable for pin 41, active high</B>\r
29718 </TD>\r
29719 </TR>\r
29720 <TR valign="top">\r
29721 <TD width=15% BGCOLOR=#FBF5EF>\r
29722 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_42_TRI</B>\r
29723 </TD>\r
29724 <TD width=15% BGCOLOR=#FBF5EF>\r
29725 <B>10:10</B>\r
29726 </TD>\r
29727 <TD width=10% BGCOLOR=#FBF5EF>\r
29728 <B>400</B>\r
29729 </TD>\r
29730 <TD width=10% BGCOLOR=#FBF5EF>\r
29731 <B>0</B>\r
29732 </TD>\r
29733 <TD width=15% BGCOLOR=#FBF5EF>\r
29734 <B>0</B>\r
29735 </TD>\r
29736 <TD width=35% BGCOLOR=#FBF5EF>\r
29737 <B>Master Tri-state Enable for pin 42, active high</B>\r
29738 </TD>\r
29739 </TR>\r
29740 <TR valign="top">\r
29741 <TD width=15% BGCOLOR=#FBF5EF>\r
29742 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_43_TRI</B>\r
29743 </TD>\r
29744 <TD width=15% BGCOLOR=#FBF5EF>\r
29745 <B>11:11</B>\r
29746 </TD>\r
29747 <TD width=10% BGCOLOR=#FBF5EF>\r
29748 <B>800</B>\r
29749 </TD>\r
29750 <TD width=10% BGCOLOR=#FBF5EF>\r
29751 <B>0</B>\r
29752 </TD>\r
29753 <TD width=15% BGCOLOR=#FBF5EF>\r
29754 <B>0</B>\r
29755 </TD>\r
29756 <TD width=35% BGCOLOR=#FBF5EF>\r
29757 <B>Master Tri-state Enable for pin 43, active high</B>\r
29758 </TD>\r
29759 </TR>\r
29760 <TR valign="top">\r
29761 <TD width=15% BGCOLOR=#FBF5EF>\r
29762 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_44_TRI</B>\r
29763 </TD>\r
29764 <TD width=15% BGCOLOR=#FBF5EF>\r
29765 <B>12:12</B>\r
29766 </TD>\r
29767 <TD width=10% BGCOLOR=#FBF5EF>\r
29768 <B>1000</B>\r
29769 </TD>\r
29770 <TD width=10% BGCOLOR=#FBF5EF>\r
29771 <B>0</B>\r
29772 </TD>\r
29773 <TD width=15% BGCOLOR=#FBF5EF>\r
29774 <B>0</B>\r
29775 </TD>\r
29776 <TD width=35% BGCOLOR=#FBF5EF>\r
29777 <B>Master Tri-state Enable for pin 44, active high</B>\r
29778 </TD>\r
29779 </TR>\r
29780 <TR valign="top">\r
29781 <TD width=15% BGCOLOR=#FBF5EF>\r
29782 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_45_TRI</B>\r
29783 </TD>\r
29784 <TD width=15% BGCOLOR=#FBF5EF>\r
29785 <B>13:13</B>\r
29786 </TD>\r
29787 <TD width=10% BGCOLOR=#FBF5EF>\r
29788 <B>2000</B>\r
29789 </TD>\r
29790 <TD width=10% BGCOLOR=#FBF5EF>\r
29791 <B>0</B>\r
29792 </TD>\r
29793 <TD width=15% BGCOLOR=#FBF5EF>\r
29794 <B>0</B>\r
29795 </TD>\r
29796 <TD width=35% BGCOLOR=#FBF5EF>\r
29797 <B>Master Tri-state Enable for pin 45, active high</B>\r
29798 </TD>\r
29799 </TR>\r
29800 <TR valign="top">\r
29801 <TD width=15% BGCOLOR=#FBF5EF>\r
29802 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_46_TRI</B>\r
29803 </TD>\r
29804 <TD width=15% BGCOLOR=#FBF5EF>\r
29805 <B>14:14</B>\r
29806 </TD>\r
29807 <TD width=10% BGCOLOR=#FBF5EF>\r
29808 <B>4000</B>\r
29809 </TD>\r
29810 <TD width=10% BGCOLOR=#FBF5EF>\r
29811 <B>0</B>\r
29812 </TD>\r
29813 <TD width=15% BGCOLOR=#FBF5EF>\r
29814 <B>0</B>\r
29815 </TD>\r
29816 <TD width=35% BGCOLOR=#FBF5EF>\r
29817 <B>Master Tri-state Enable for pin 46, active high</B>\r
29818 </TD>\r
29819 </TR>\r
29820 <TR valign="top">\r
29821 <TD width=15% BGCOLOR=#FBF5EF>\r
29822 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_47_TRI</B>\r
29823 </TD>\r
29824 <TD width=15% BGCOLOR=#FBF5EF>\r
29825 <B>15:15</B>\r
29826 </TD>\r
29827 <TD width=10% BGCOLOR=#FBF5EF>\r
29828 <B>8000</B>\r
29829 </TD>\r
29830 <TD width=10% BGCOLOR=#FBF5EF>\r
29831 <B>0</B>\r
29832 </TD>\r
29833 <TD width=15% BGCOLOR=#FBF5EF>\r
29834 <B>0</B>\r
29835 </TD>\r
29836 <TD width=35% BGCOLOR=#FBF5EF>\r
29837 <B>Master Tri-state Enable for pin 47, active high</B>\r
29838 </TD>\r
29839 </TR>\r
29840 <TR valign="top">\r
29841 <TD width=15% BGCOLOR=#FBF5EF>\r
29842 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_48_TRI</B>\r
29843 </TD>\r
29844 <TD width=15% BGCOLOR=#FBF5EF>\r
29845 <B>16:16</B>\r
29846 </TD>\r
29847 <TD width=10% BGCOLOR=#FBF5EF>\r
29848 <B>10000</B>\r
29849 </TD>\r
29850 <TD width=10% BGCOLOR=#FBF5EF>\r
29851 <B>0</B>\r
29852 </TD>\r
29853 <TD width=15% BGCOLOR=#FBF5EF>\r
29854 <B>0</B>\r
29855 </TD>\r
29856 <TD width=35% BGCOLOR=#FBF5EF>\r
29857 <B>Master Tri-state Enable for pin 48, active high</B>\r
29858 </TD>\r
29859 </TR>\r
29860 <TR valign="top">\r
29861 <TD width=15% BGCOLOR=#FBF5EF>\r
29862 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_49_TRI</B>\r
29863 </TD>\r
29864 <TD width=15% BGCOLOR=#FBF5EF>\r
29865 <B>17:17</B>\r
29866 </TD>\r
29867 <TD width=10% BGCOLOR=#FBF5EF>\r
29868 <B>20000</B>\r
29869 </TD>\r
29870 <TD width=10% BGCOLOR=#FBF5EF>\r
29871 <B>0</B>\r
29872 </TD>\r
29873 <TD width=15% BGCOLOR=#FBF5EF>\r
29874 <B>0</B>\r
29875 </TD>\r
29876 <TD width=35% BGCOLOR=#FBF5EF>\r
29877 <B>Master Tri-state Enable for pin 49, active high</B>\r
29878 </TD>\r
29879 </TR>\r
29880 <TR valign="top">\r
29881 <TD width=15% BGCOLOR=#FBF5EF>\r
29882 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_50_TRI</B>\r
29883 </TD>\r
29884 <TD width=15% BGCOLOR=#FBF5EF>\r
29885 <B>18:18</B>\r
29886 </TD>\r
29887 <TD width=10% BGCOLOR=#FBF5EF>\r
29888 <B>40000</B>\r
29889 </TD>\r
29890 <TD width=10% BGCOLOR=#FBF5EF>\r
29891 <B>0</B>\r
29892 </TD>\r
29893 <TD width=15% BGCOLOR=#FBF5EF>\r
29894 <B>0</B>\r
29895 </TD>\r
29896 <TD width=35% BGCOLOR=#FBF5EF>\r
29897 <B>Master Tri-state Enable for pin 50, active high</B>\r
29898 </TD>\r
29899 </TR>\r
29900 <TR valign="top">\r
29901 <TD width=15% BGCOLOR=#FBF5EF>\r
29902 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_51_TRI</B>\r
29903 </TD>\r
29904 <TD width=15% BGCOLOR=#FBF5EF>\r
29905 <B>19:19</B>\r
29906 </TD>\r
29907 <TD width=10% BGCOLOR=#FBF5EF>\r
29908 <B>80000</B>\r
29909 </TD>\r
29910 <TD width=10% BGCOLOR=#FBF5EF>\r
29911 <B>0</B>\r
29912 </TD>\r
29913 <TD width=15% BGCOLOR=#FBF5EF>\r
29914 <B>0</B>\r
29915 </TD>\r
29916 <TD width=35% BGCOLOR=#FBF5EF>\r
29917 <B>Master Tri-state Enable for pin 51, active high</B>\r
29918 </TD>\r
29919 </TR>\r
29920 <TR valign="top">\r
29921 <TD width=15% BGCOLOR=#FBF5EF>\r
29922 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_52_TRI</B>\r
29923 </TD>\r
29924 <TD width=15% BGCOLOR=#FBF5EF>\r
29925 <B>20:20</B>\r
29926 </TD>\r
29927 <TD width=10% BGCOLOR=#FBF5EF>\r
29928 <B>100000</B>\r
29929 </TD>\r
29930 <TD width=10% BGCOLOR=#FBF5EF>\r
29931 <B>1</B>\r
29932 </TD>\r
29933 <TD width=15% BGCOLOR=#FBF5EF>\r
29934 <B>100000</B>\r
29935 </TD>\r
29936 <TD width=35% BGCOLOR=#FBF5EF>\r
29937 <B>Master Tri-state Enable for pin 52, active high</B>\r
29938 </TD>\r
29939 </TR>\r
29940 <TR valign="top">\r
29941 <TD width=15% BGCOLOR=#FBF5EF>\r
29942 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_53_TRI</B>\r
29943 </TD>\r
29944 <TD width=15% BGCOLOR=#FBF5EF>\r
29945 <B>21:21</B>\r
29946 </TD>\r
29947 <TD width=10% BGCOLOR=#FBF5EF>\r
29948 <B>200000</B>\r
29949 </TD>\r
29950 <TD width=10% BGCOLOR=#FBF5EF>\r
29951 <B>1</B>\r
29952 </TD>\r
29953 <TD width=15% BGCOLOR=#FBF5EF>\r
29954 <B>200000</B>\r
29955 </TD>\r
29956 <TD width=35% BGCOLOR=#FBF5EF>\r
29957 <B>Master Tri-state Enable for pin 53, active high</B>\r
29958 </TD>\r
29959 </TR>\r
29960 <TR valign="top">\r
29961 <TD width=15% BGCOLOR=#FBF5EF>\r
29962 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_54_TRI</B>\r
29963 </TD>\r
29964 <TD width=15% BGCOLOR=#FBF5EF>\r
29965 <B>22:22</B>\r
29966 </TD>\r
29967 <TD width=10% BGCOLOR=#FBF5EF>\r
29968 <B>400000</B>\r
29969 </TD>\r
29970 <TD width=10% BGCOLOR=#FBF5EF>\r
29971 <B>0</B>\r
29972 </TD>\r
29973 <TD width=15% BGCOLOR=#FBF5EF>\r
29974 <B>0</B>\r
29975 </TD>\r
29976 <TD width=35% BGCOLOR=#FBF5EF>\r
29977 <B>Master Tri-state Enable for pin 54, active high</B>\r
29978 </TD>\r
29979 </TR>\r
29980 <TR valign="top">\r
29981 <TD width=15% BGCOLOR=#FBF5EF>\r
29982 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_55_TRI</B>\r
29983 </TD>\r
29984 <TD width=15% BGCOLOR=#FBF5EF>\r
29985 <B>23:23</B>\r
29986 </TD>\r
29987 <TD width=10% BGCOLOR=#FBF5EF>\r
29988 <B>800000</B>\r
29989 </TD>\r
29990 <TD width=10% BGCOLOR=#FBF5EF>\r
29991 <B>1</B>\r
29992 </TD>\r
29993 <TD width=15% BGCOLOR=#FBF5EF>\r
29994 <B>800000</B>\r
29995 </TD>\r
29996 <TD width=35% BGCOLOR=#FBF5EF>\r
29997 <B>Master Tri-state Enable for pin 55, active high</B>\r
29998 </TD>\r
29999 </TR>\r
30000 <TR valign="top">\r
30001 <TD width=15% BGCOLOR=#FBF5EF>\r
30002 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_56_TRI</B>\r
30003 </TD>\r
30004 <TD width=15% BGCOLOR=#FBF5EF>\r
30005 <B>24:24</B>\r
30006 </TD>\r
30007 <TD width=10% BGCOLOR=#FBF5EF>\r
30008 <B>1000000</B>\r
30009 </TD>\r
30010 <TD width=10% BGCOLOR=#FBF5EF>\r
30011 <B>0</B>\r
30012 </TD>\r
30013 <TD width=15% BGCOLOR=#FBF5EF>\r
30014 <B>0</B>\r
30015 </TD>\r
30016 <TD width=35% BGCOLOR=#FBF5EF>\r
30017 <B>Master Tri-state Enable for pin 56, active high</B>\r
30018 </TD>\r
30019 </TR>\r
30020 <TR valign="top">\r
30021 <TD width=15% BGCOLOR=#FBF5EF>\r
30022 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_57_TRI</B>\r
30023 </TD>\r
30024 <TD width=15% BGCOLOR=#FBF5EF>\r
30025 <B>25:25</B>\r
30026 </TD>\r
30027 <TD width=10% BGCOLOR=#FBF5EF>\r
30028 <B>2000000</B>\r
30029 </TD>\r
30030 <TD width=10% BGCOLOR=#FBF5EF>\r
30031 <B>0</B>\r
30032 </TD>\r
30033 <TD width=15% BGCOLOR=#FBF5EF>\r
30034 <B>0</B>\r
30035 </TD>\r
30036 <TD width=35% BGCOLOR=#FBF5EF>\r
30037 <B>Master Tri-state Enable for pin 57, active high</B>\r
30038 </TD>\r
30039 </TR>\r
30040 <TR valign="top">\r
30041 <TD width=15% BGCOLOR=#FBF5EF>\r
30042 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_58_TRI</B>\r
30043 </TD>\r
30044 <TD width=15% BGCOLOR=#FBF5EF>\r
30045 <B>26:26</B>\r
30046 </TD>\r
30047 <TD width=10% BGCOLOR=#FBF5EF>\r
30048 <B>4000000</B>\r
30049 </TD>\r
30050 <TD width=10% BGCOLOR=#FBF5EF>\r
30051 <B>0</B>\r
30052 </TD>\r
30053 <TD width=15% BGCOLOR=#FBF5EF>\r
30054 <B>0</B>\r
30055 </TD>\r
30056 <TD width=35% BGCOLOR=#FBF5EF>\r
30057 <B>Master Tri-state Enable for pin 58, active high</B>\r
30058 </TD>\r
30059 </TR>\r
30060 <TR valign="top">\r
30061 <TD width=15% BGCOLOR=#FBF5EF>\r
30062 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_59_TRI</B>\r
30063 </TD>\r
30064 <TD width=15% BGCOLOR=#FBF5EF>\r
30065 <B>27:27</B>\r
30066 </TD>\r
30067 <TD width=10% BGCOLOR=#FBF5EF>\r
30068 <B>8000000</B>\r
30069 </TD>\r
30070 <TD width=10% BGCOLOR=#FBF5EF>\r
30071 <B>0</B>\r
30072 </TD>\r
30073 <TD width=15% BGCOLOR=#FBF5EF>\r
30074 <B>0</B>\r
30075 </TD>\r
30076 <TD width=35% BGCOLOR=#FBF5EF>\r
30077 <B>Master Tri-state Enable for pin 59, active high</B>\r
30078 </TD>\r
30079 </TR>\r
30080 <TR valign="top">\r
30081 <TD width=15% BGCOLOR=#FBF5EF>\r
30082 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_60_TRI</B>\r
30083 </TD>\r
30084 <TD width=15% BGCOLOR=#FBF5EF>\r
30085 <B>28:28</B>\r
30086 </TD>\r
30087 <TD width=10% BGCOLOR=#FBF5EF>\r
30088 <B>10000000</B>\r
30089 </TD>\r
30090 <TD width=10% BGCOLOR=#FBF5EF>\r
30091 <B>0</B>\r
30092 </TD>\r
30093 <TD width=15% BGCOLOR=#FBF5EF>\r
30094 <B>0</B>\r
30095 </TD>\r
30096 <TD width=35% BGCOLOR=#FBF5EF>\r
30097 <B>Master Tri-state Enable for pin 60, active high</B>\r
30098 </TD>\r
30099 </TR>\r
30100 <TR valign="top">\r
30101 <TD width=15% BGCOLOR=#FBF5EF>\r
30102 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_61_TRI</B>\r
30103 </TD>\r
30104 <TD width=15% BGCOLOR=#FBF5EF>\r
30105 <B>29:29</B>\r
30106 </TD>\r
30107 <TD width=10% BGCOLOR=#FBF5EF>\r
30108 <B>20000000</B>\r
30109 </TD>\r
30110 <TD width=10% BGCOLOR=#FBF5EF>\r
30111 <B>0</B>\r
30112 </TD>\r
30113 <TD width=15% BGCOLOR=#FBF5EF>\r
30114 <B>0</B>\r
30115 </TD>\r
30116 <TD width=35% BGCOLOR=#FBF5EF>\r
30117 <B>Master Tri-state Enable for pin 61, active high</B>\r
30118 </TD>\r
30119 </TR>\r
30120 <TR valign="top">\r
30121 <TD width=15% BGCOLOR=#FBF5EF>\r
30122 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_62_TRI</B>\r
30123 </TD>\r
30124 <TD width=15% BGCOLOR=#FBF5EF>\r
30125 <B>30:30</B>\r
30126 </TD>\r
30127 <TD width=10% BGCOLOR=#FBF5EF>\r
30128 <B>40000000</B>\r
30129 </TD>\r
30130 <TD width=10% BGCOLOR=#FBF5EF>\r
30131 <B>0</B>\r
30132 </TD>\r
30133 <TD width=15% BGCOLOR=#FBF5EF>\r
30134 <B>0</B>\r
30135 </TD>\r
30136 <TD width=35% BGCOLOR=#FBF5EF>\r
30137 <B>Master Tri-state Enable for pin 62, active high</B>\r
30138 </TD>\r
30139 </TR>\r
30140 <TR valign="top">\r
30141 <TD width=15% BGCOLOR=#FBF5EF>\r
30142 <B>PSU_IOU_SLCR_MIO_MST_TRI1_PIN_63_TRI</B>\r
30143 </TD>\r
30144 <TD width=15% BGCOLOR=#FBF5EF>\r
30145 <B>31:31</B>\r
30146 </TD>\r
30147 <TD width=10% BGCOLOR=#FBF5EF>\r
30148 <B>80000000</B>\r
30149 </TD>\r
30150 <TD width=10% BGCOLOR=#FBF5EF>\r
30151 <B>0</B>\r
30152 </TD>\r
30153 <TD width=15% BGCOLOR=#FBF5EF>\r
30154 <B>0</B>\r
30155 </TD>\r
30156 <TD width=35% BGCOLOR=#FBF5EF>\r
30157 <B>Master Tri-state Enable for pin 63, active high</B>\r
30158 </TD>\r
30159 </TR>\r
30160 <TR valign="top">\r
30161 <TD width=15% BGCOLOR=#C0C0C0>\r
30162 <B>PSU_IOU_SLCR_MIO_MST_TRI1@0XFF180208</B>\r
30163 </TD>\r
30164 <TD width=15% BGCOLOR=#C0C0C0>\r
30165 <B>31:0</B>\r
30166 </TD>\r
30167 <TD width=10% BGCOLOR=#C0C0C0>\r
30168 <B>ffffffff</B>\r
30169 </TD>\r
30170 <TD width=10% BGCOLOR=#C0C0C0>\r
30171 <B></B>\r
30172 </TD>\r
30173 <TD width=15% BGCOLOR=#C0C0C0>\r
30174 <B>b00000</B>\r
30175 </TD>\r
30176 <TD width=35% BGCOLOR=#C0C0C0>\r
30177 <B>MIO pin Tri-state Enables, 63:32</B>\r
30178 </TD>\r
30179 </TR>\r
30180 </TABLE>\r
30181 <P>\r
30182 <H2><a name="MIO_MST_TRI2">Register (<A href=#mod___slcr> slcr </A>)MIO_MST_TRI2</a></H2>\r
30183 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
30184 <TR valign="top">\r
30185 <TD width=15% BGCOLOR=#FFFF00>\r
30186 <B>Register Name</B>\r
30187 </TD>\r
30188 <TD width=15% BGCOLOR=#FFFF00>\r
30189 <B>Address</B>\r
30190 </TD>\r
30191 <TD width=10% BGCOLOR=#FFFF00>\r
30192 <B>Width</B>\r
30193 </TD>\r
30194 <TD width=10% BGCOLOR=#FFFF00>\r
30195 <B>Type</B>\r
30196 </TD>\r
30197 <TD width=15% BGCOLOR=#FFFF00>\r
30198 <B>Reset Value</B>\r
30199 </TD>\r
30200 <TD width=35% BGCOLOR=#FFFF00>\r
30201 <B>Description</B>\r
30202 </TD>\r
30203 </TR>\r
30204 <TR valign="top">\r
30205 <TD width=15% BGCOLOR=#FBF5EF>\r
30206 <B>MIO_MST_TRI2</B>\r
30207 </TD>\r
30208 <TD width=15% BGCOLOR=#FBF5EF>\r
30209 <B>0XFF18020C</B>\r
30210 </TD>\r
30211 <TD width=10% BGCOLOR=#FBF5EF>\r
30212 <B>32</B>\r
30213 </TD>\r
30214 <TD width=10% BGCOLOR=#FBF5EF>\r
30215 <B>rw</B>\r
30216 </TD>\r
30217 <TD width=15% BGCOLOR=#FBF5EF>\r
30218 <B>0x00000000</B>\r
30219 </TD>\r
30220 <TD width=35% BGCOLOR=#FBF5EF>\r
30221 <B>--</B>\r
30222 </TD>\r
30223 </TR>\r
30224 </TABLE>\r
30225 <P>\r
30226 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
30227 <TR valign="top">\r
30228 <TD width=15% BGCOLOR=#C0FFC0>\r
30229 <B>Field Name</B>\r
30230 </TD>\r
30231 <TD width=15% BGCOLOR=#C0FFC0>\r
30232 <B>Bits</B>\r
30233 </TD>\r
30234 <TD width=10% BGCOLOR=#C0FFC0>\r
30235 <B>Mask</B>\r
30236 </TD>\r
30237 <TD width=10% BGCOLOR=#C0FFC0>\r
30238 <B>Value</B>\r
30239 </TD>\r
30240 <TD width=15% BGCOLOR=#C0FFC0>\r
30241 <B>Shifted Value</B>\r
30242 </TD>\r
30243 <TD width=35% BGCOLOR=#C0FFC0>\r
30244 <B>Description</B>\r
30245 </TD>\r
30246 </TR>\r
30247 <TR valign="top">\r
30248 <TD width=15% BGCOLOR=#FBF5EF>\r
30249 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_64_TRI</B>\r
30250 </TD>\r
30251 <TD width=15% BGCOLOR=#FBF5EF>\r
30252 <B>0:0</B>\r
30253 </TD>\r
30254 <TD width=10% BGCOLOR=#FBF5EF>\r
30255 <B>1</B>\r
30256 </TD>\r
30257 <TD width=10% BGCOLOR=#FBF5EF>\r
30258 <B>0</B>\r
30259 </TD>\r
30260 <TD width=15% BGCOLOR=#FBF5EF>\r
30261 <B>0</B>\r
30262 </TD>\r
30263 <TD width=35% BGCOLOR=#FBF5EF>\r
30264 <B>Master Tri-state Enable for pin 64, active high</B>\r
30265 </TD>\r
30266 </TR>\r
30267 <TR valign="top">\r
30268 <TD width=15% BGCOLOR=#FBF5EF>\r
30269 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_65_TRI</B>\r
30270 </TD>\r
30271 <TD width=15% BGCOLOR=#FBF5EF>\r
30272 <B>1:1</B>\r
30273 </TD>\r
30274 <TD width=10% BGCOLOR=#FBF5EF>\r
30275 <B>2</B>\r
30276 </TD>\r
30277 <TD width=10% BGCOLOR=#FBF5EF>\r
30278 <B>1</B>\r
30279 </TD>\r
30280 <TD width=15% BGCOLOR=#FBF5EF>\r
30281 <B>2</B>\r
30282 </TD>\r
30283 <TD width=35% BGCOLOR=#FBF5EF>\r
30284 <B>Master Tri-state Enable for pin 65, active high</B>\r
30285 </TD>\r
30286 </TR>\r
30287 <TR valign="top">\r
30288 <TD width=15% BGCOLOR=#FBF5EF>\r
30289 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_66_TRI</B>\r
30290 </TD>\r
30291 <TD width=15% BGCOLOR=#FBF5EF>\r
30292 <B>2:2</B>\r
30293 </TD>\r
30294 <TD width=10% BGCOLOR=#FBF5EF>\r
30295 <B>4</B>\r
30296 </TD>\r
30297 <TD width=10% BGCOLOR=#FBF5EF>\r
30298 <B>0</B>\r
30299 </TD>\r
30300 <TD width=15% BGCOLOR=#FBF5EF>\r
30301 <B>0</B>\r
30302 </TD>\r
30303 <TD width=35% BGCOLOR=#FBF5EF>\r
30304 <B>Master Tri-state Enable for pin 66, active high</B>\r
30305 </TD>\r
30306 </TR>\r
30307 <TR valign="top">\r
30308 <TD width=15% BGCOLOR=#FBF5EF>\r
30309 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_67_TRI</B>\r
30310 </TD>\r
30311 <TD width=15% BGCOLOR=#FBF5EF>\r
30312 <B>3:3</B>\r
30313 </TD>\r
30314 <TD width=10% BGCOLOR=#FBF5EF>\r
30315 <B>8</B>\r
30316 </TD>\r
30317 <TD width=10% BGCOLOR=#FBF5EF>\r
30318 <B>0</B>\r
30319 </TD>\r
30320 <TD width=15% BGCOLOR=#FBF5EF>\r
30321 <B>0</B>\r
30322 </TD>\r
30323 <TD width=35% BGCOLOR=#FBF5EF>\r
30324 <B>Master Tri-state Enable for pin 67, active high</B>\r
30325 </TD>\r
30326 </TR>\r
30327 <TR valign="top">\r
30328 <TD width=15% BGCOLOR=#FBF5EF>\r
30329 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_68_TRI</B>\r
30330 </TD>\r
30331 <TD width=15% BGCOLOR=#FBF5EF>\r
30332 <B>4:4</B>\r
30333 </TD>\r
30334 <TD width=10% BGCOLOR=#FBF5EF>\r
30335 <B>10</B>\r
30336 </TD>\r
30337 <TD width=10% BGCOLOR=#FBF5EF>\r
30338 <B>0</B>\r
30339 </TD>\r
30340 <TD width=15% BGCOLOR=#FBF5EF>\r
30341 <B>0</B>\r
30342 </TD>\r
30343 <TD width=35% BGCOLOR=#FBF5EF>\r
30344 <B>Master Tri-state Enable for pin 68, active high</B>\r
30345 </TD>\r
30346 </TR>\r
30347 <TR valign="top">\r
30348 <TD width=15% BGCOLOR=#FBF5EF>\r
30349 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_69_TRI</B>\r
30350 </TD>\r
30351 <TD width=15% BGCOLOR=#FBF5EF>\r
30352 <B>5:5</B>\r
30353 </TD>\r
30354 <TD width=10% BGCOLOR=#FBF5EF>\r
30355 <B>20</B>\r
30356 </TD>\r
30357 <TD width=10% BGCOLOR=#FBF5EF>\r
30358 <B>0</B>\r
30359 </TD>\r
30360 <TD width=15% BGCOLOR=#FBF5EF>\r
30361 <B>0</B>\r
30362 </TD>\r
30363 <TD width=35% BGCOLOR=#FBF5EF>\r
30364 <B>Master Tri-state Enable for pin 69, active high</B>\r
30365 </TD>\r
30366 </TR>\r
30367 <TR valign="top">\r
30368 <TD width=15% BGCOLOR=#FBF5EF>\r
30369 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_70_TRI</B>\r
30370 </TD>\r
30371 <TD width=15% BGCOLOR=#FBF5EF>\r
30372 <B>6:6</B>\r
30373 </TD>\r
30374 <TD width=10% BGCOLOR=#FBF5EF>\r
30375 <B>40</B>\r
30376 </TD>\r
30377 <TD width=10% BGCOLOR=#FBF5EF>\r
30378 <B>0</B>\r
30379 </TD>\r
30380 <TD width=15% BGCOLOR=#FBF5EF>\r
30381 <B>0</B>\r
30382 </TD>\r
30383 <TD width=35% BGCOLOR=#FBF5EF>\r
30384 <B>Master Tri-state Enable for pin 70, active high</B>\r
30385 </TD>\r
30386 </TR>\r
30387 <TR valign="top">\r
30388 <TD width=15% BGCOLOR=#FBF5EF>\r
30389 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_71_TRI</B>\r
30390 </TD>\r
30391 <TD width=15% BGCOLOR=#FBF5EF>\r
30392 <B>7:7</B>\r
30393 </TD>\r
30394 <TD width=10% BGCOLOR=#FBF5EF>\r
30395 <B>80</B>\r
30396 </TD>\r
30397 <TD width=10% BGCOLOR=#FBF5EF>\r
30398 <B>0</B>\r
30399 </TD>\r
30400 <TD width=15% BGCOLOR=#FBF5EF>\r
30401 <B>0</B>\r
30402 </TD>\r
30403 <TD width=35% BGCOLOR=#FBF5EF>\r
30404 <B>Master Tri-state Enable for pin 71, active high</B>\r
30405 </TD>\r
30406 </TR>\r
30407 <TR valign="top">\r
30408 <TD width=15% BGCOLOR=#FBF5EF>\r
30409 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_72_TRI</B>\r
30410 </TD>\r
30411 <TD width=15% BGCOLOR=#FBF5EF>\r
30412 <B>8:8</B>\r
30413 </TD>\r
30414 <TD width=10% BGCOLOR=#FBF5EF>\r
30415 <B>100</B>\r
30416 </TD>\r
30417 <TD width=10% BGCOLOR=#FBF5EF>\r
30418 <B>0</B>\r
30419 </TD>\r
30420 <TD width=15% BGCOLOR=#FBF5EF>\r
30421 <B>0</B>\r
30422 </TD>\r
30423 <TD width=35% BGCOLOR=#FBF5EF>\r
30424 <B>Master Tri-state Enable for pin 72, active high</B>\r
30425 </TD>\r
30426 </TR>\r
30427 <TR valign="top">\r
30428 <TD width=15% BGCOLOR=#FBF5EF>\r
30429 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_73_TRI</B>\r
30430 </TD>\r
30431 <TD width=15% BGCOLOR=#FBF5EF>\r
30432 <B>9:9</B>\r
30433 </TD>\r
30434 <TD width=10% BGCOLOR=#FBF5EF>\r
30435 <B>200</B>\r
30436 </TD>\r
30437 <TD width=10% BGCOLOR=#FBF5EF>\r
30438 <B>0</B>\r
30439 </TD>\r
30440 <TD width=15% BGCOLOR=#FBF5EF>\r
30441 <B>0</B>\r
30442 </TD>\r
30443 <TD width=35% BGCOLOR=#FBF5EF>\r
30444 <B>Master Tri-state Enable for pin 73, active high</B>\r
30445 </TD>\r
30446 </TR>\r
30447 <TR valign="top">\r
30448 <TD width=15% BGCOLOR=#FBF5EF>\r
30449 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_74_TRI</B>\r
30450 </TD>\r
30451 <TD width=15% BGCOLOR=#FBF5EF>\r
30452 <B>10:10</B>\r
30453 </TD>\r
30454 <TD width=10% BGCOLOR=#FBF5EF>\r
30455 <B>400</B>\r
30456 </TD>\r
30457 <TD width=10% BGCOLOR=#FBF5EF>\r
30458 <B>0</B>\r
30459 </TD>\r
30460 <TD width=15% BGCOLOR=#FBF5EF>\r
30461 <B>0</B>\r
30462 </TD>\r
30463 <TD width=35% BGCOLOR=#FBF5EF>\r
30464 <B>Master Tri-state Enable for pin 74, active high</B>\r
30465 </TD>\r
30466 </TR>\r
30467 <TR valign="top">\r
30468 <TD width=15% BGCOLOR=#FBF5EF>\r
30469 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_75_TRI</B>\r
30470 </TD>\r
30471 <TD width=15% BGCOLOR=#FBF5EF>\r
30472 <B>11:11</B>\r
30473 </TD>\r
30474 <TD width=10% BGCOLOR=#FBF5EF>\r
30475 <B>800</B>\r
30476 </TD>\r
30477 <TD width=10% BGCOLOR=#FBF5EF>\r
30478 <B>0</B>\r
30479 </TD>\r
30480 <TD width=15% BGCOLOR=#FBF5EF>\r
30481 <B>0</B>\r
30482 </TD>\r
30483 <TD width=35% BGCOLOR=#FBF5EF>\r
30484 <B>Master Tri-state Enable for pin 75, active high</B>\r
30485 </TD>\r
30486 </TR>\r
30487 <TR valign="top">\r
30488 <TD width=15% BGCOLOR=#FBF5EF>\r
30489 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_76_TRI</B>\r
30490 </TD>\r
30491 <TD width=15% BGCOLOR=#FBF5EF>\r
30492 <B>12:12</B>\r
30493 </TD>\r
30494 <TD width=10% BGCOLOR=#FBF5EF>\r
30495 <B>1000</B>\r
30496 </TD>\r
30497 <TD width=10% BGCOLOR=#FBF5EF>\r
30498 <B>1</B>\r
30499 </TD>\r
30500 <TD width=15% BGCOLOR=#FBF5EF>\r
30501 <B>1000</B>\r
30502 </TD>\r
30503 <TD width=35% BGCOLOR=#FBF5EF>\r
30504 <B>Master Tri-state Enable for pin 76, active high</B>\r
30505 </TD>\r
30506 </TR>\r
30507 <TR valign="top">\r
30508 <TD width=15% BGCOLOR=#FBF5EF>\r
30509 <B>PSU_IOU_SLCR_MIO_MST_TRI2_PIN_77_TRI</B>\r
30510 </TD>\r
30511 <TD width=15% BGCOLOR=#FBF5EF>\r
30512 <B>13:13</B>\r
30513 </TD>\r
30514 <TD width=10% BGCOLOR=#FBF5EF>\r
30515 <B>2000</B>\r
30516 </TD>\r
30517 <TD width=10% BGCOLOR=#FBF5EF>\r
30518 <B>0</B>\r
30519 </TD>\r
30520 <TD width=15% BGCOLOR=#FBF5EF>\r
30521 <B>0</B>\r
30522 </TD>\r
30523 <TD width=35% BGCOLOR=#FBF5EF>\r
30524 <B>Master Tri-state Enable for pin 77, active high</B>\r
30525 </TD>\r
30526 </TR>\r
30527 <TR valign="top">\r
30528 <TD width=15% BGCOLOR=#C0C0C0>\r
30529 <B>PSU_IOU_SLCR_MIO_MST_TRI2@0XFF18020C</B>\r
30530 </TD>\r
30531 <TD width=15% BGCOLOR=#C0C0C0>\r
30532 <B>31:0</B>\r
30533 </TD>\r
30534 <TD width=10% BGCOLOR=#C0C0C0>\r
30535 <B>3fff</B>\r
30536 </TD>\r
30537 <TD width=10% BGCOLOR=#C0C0C0>\r
30538 <B></B>\r
30539 </TD>\r
30540 <TD width=15% BGCOLOR=#C0C0C0>\r
30541 <B>1002</B>\r
30542 </TD>\r
30543 <TD width=35% BGCOLOR=#C0C0C0>\r
30544 <B>MIO pin Tri-state Enables, 77:64</B>\r
30545 </TD>\r
30546 </TR>\r
30547 </TABLE>\r
30548 <P>\r
30549 <H1>LOOPBACK</H1>\r
30550 <H2><a name="MIO_LOOPBACK">Register (<A href=#mod___slcr> slcr </A>)MIO_LOOPBACK</a></H2>\r
30551 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
30552 <TR valign="top">\r
30553 <TD width=15% BGCOLOR=#FFFF00>\r
30554 <B>Register Name</B>\r
30555 </TD>\r
30556 <TD width=15% BGCOLOR=#FFFF00>\r
30557 <B>Address</B>\r
30558 </TD>\r
30559 <TD width=10% BGCOLOR=#FFFF00>\r
30560 <B>Width</B>\r
30561 </TD>\r
30562 <TD width=10% BGCOLOR=#FFFF00>\r
30563 <B>Type</B>\r
30564 </TD>\r
30565 <TD width=15% BGCOLOR=#FFFF00>\r
30566 <B>Reset Value</B>\r
30567 </TD>\r
30568 <TD width=35% BGCOLOR=#FFFF00>\r
30569 <B>Description</B>\r
30570 </TD>\r
30571 </TR>\r
30572 <TR valign="top">\r
30573 <TD width=15% BGCOLOR=#FBF5EF>\r
30574 <B>MIO_LOOPBACK</B>\r
30575 </TD>\r
30576 <TD width=15% BGCOLOR=#FBF5EF>\r
30577 <B>0XFF180200</B>\r
30578 </TD>\r
30579 <TD width=10% BGCOLOR=#FBF5EF>\r
30580 <B>32</B>\r
30581 </TD>\r
30582 <TD width=10% BGCOLOR=#FBF5EF>\r
30583 <B>rw</B>\r
30584 </TD>\r
30585 <TD width=15% BGCOLOR=#FBF5EF>\r
30586 <B>0x00000000</B>\r
30587 </TD>\r
30588 <TD width=35% BGCOLOR=#FBF5EF>\r
30589 <B>--</B>\r
30590 </TD>\r
30591 </TR>\r
30592 </TABLE>\r
30593 <P>\r
30594 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
30595 <TR valign="top">\r
30596 <TD width=15% BGCOLOR=#C0FFC0>\r
30597 <B>Field Name</B>\r
30598 </TD>\r
30599 <TD width=15% BGCOLOR=#C0FFC0>\r
30600 <B>Bits</B>\r
30601 </TD>\r
30602 <TD width=10% BGCOLOR=#C0FFC0>\r
30603 <B>Mask</B>\r
30604 </TD>\r
30605 <TD width=10% BGCOLOR=#C0FFC0>\r
30606 <B>Value</B>\r
30607 </TD>\r
30608 <TD width=15% BGCOLOR=#C0FFC0>\r
30609 <B>Shifted Value</B>\r
30610 </TD>\r
30611 <TD width=35% BGCOLOR=#C0FFC0>\r
30612 <B>Description</B>\r
30613 </TD>\r
30614 </TR>\r
30615 <TR valign="top">\r
30616 <TD width=15% BGCOLOR=#FBF5EF>\r
30617 <B>PSU_IOU_SLCR_MIO_LOOPBACK_I2C0_LOOP_I2C1</B>\r
30618 </TD>\r
30619 <TD width=15% BGCOLOR=#FBF5EF>\r
30620 <B>3:3</B>\r
30621 </TD>\r
30622 <TD width=10% BGCOLOR=#FBF5EF>\r
30623 <B>8</B>\r
30624 </TD>\r
30625 <TD width=10% BGCOLOR=#FBF5EF>\r
30626 <B>0</B>\r
30627 </TD>\r
30628 <TD width=15% BGCOLOR=#FBF5EF>\r
30629 <B>0</B>\r
30630 </TD>\r
30631 <TD width=35% BGCOLOR=#FBF5EF>\r
30632 <B>I2C Loopback Control. 0 = Connect I2C inputs according to MIO mapping. 1 = Loop I2C 0 outputs to I2C 1 inputs, and I2C 1 outputs to I2C 0 inputs.</B>\r
30633 </TD>\r
30634 </TR>\r
30635 <TR valign="top">\r
30636 <TD width=15% BGCOLOR=#FBF5EF>\r
30637 <B>PSU_IOU_SLCR_MIO_LOOPBACK_CAN0_LOOP_CAN1</B>\r
30638 </TD>\r
30639 <TD width=15% BGCOLOR=#FBF5EF>\r
30640 <B>2:2</B>\r
30641 </TD>\r
30642 <TD width=10% BGCOLOR=#FBF5EF>\r
30643 <B>4</B>\r
30644 </TD>\r
30645 <TD width=10% BGCOLOR=#FBF5EF>\r
30646 <B>0</B>\r
30647 </TD>\r
30648 <TD width=15% BGCOLOR=#FBF5EF>\r
30649 <B>0</B>\r
30650 </TD>\r
30651 <TD width=35% BGCOLOR=#FBF5EF>\r
30652 <B>CAN Loopback Control. 0 = Connect CAN inputs according to MIO mapping. 1 = Loop CAN 0 Tx to CAN 1 Rx, and CAN 1 Tx to CAN 0 Rx.</B>\r
30653 </TD>\r
30654 </TR>\r
30655 <TR valign="top">\r
30656 <TD width=15% BGCOLOR=#FBF5EF>\r
30657 <B>PSU_IOU_SLCR_MIO_LOOPBACK_UA0_LOOP_UA1</B>\r
30658 </TD>\r
30659 <TD width=15% BGCOLOR=#FBF5EF>\r
30660 <B>1:1</B>\r
30661 </TD>\r
30662 <TD width=10% BGCOLOR=#FBF5EF>\r
30663 <B>2</B>\r
30664 </TD>\r
30665 <TD width=10% BGCOLOR=#FBF5EF>\r
30666 <B>0</B>\r
30667 </TD>\r
30668 <TD width=15% BGCOLOR=#FBF5EF>\r
30669 <B>0</B>\r
30670 </TD>\r
30671 <TD width=35% BGCOLOR=#FBF5EF>\r
30672 <B>UART Loopback Control. 0 = Connect UART inputs according to MIO mapping. 1 = Loop UART 0 outputs to UART 1 inputs, and UART 1 outputs to UART 0 inputs. RXD/TXD cross-connected. RTS/CTS cross-connected. DSR, DTR, DCD and RI not used.</B>\r
30673 </TD>\r
30674 </TR>\r
30675 <TR valign="top">\r
30676 <TD width=15% BGCOLOR=#FBF5EF>\r
30677 <B>PSU_IOU_SLCR_MIO_LOOPBACK_SPI0_LOOP_SPI1</B>\r
30678 </TD>\r
30679 <TD width=15% BGCOLOR=#FBF5EF>\r
30680 <B>0:0</B>\r
30681 </TD>\r
30682 <TD width=10% BGCOLOR=#FBF5EF>\r
30683 <B>1</B>\r
30684 </TD>\r
30685 <TD width=10% BGCOLOR=#FBF5EF>\r
30686 <B>0</B>\r
30687 </TD>\r
30688 <TD width=15% BGCOLOR=#FBF5EF>\r
30689 <B>0</B>\r
30690 </TD>\r
30691 <TD width=35% BGCOLOR=#FBF5EF>\r
30692 <B>SPI Loopback Control. 0 = Connect SPI inputs according to MIO mapping. 1 = Loop SPI 0 outputs to SPI 1 inputs, and SPI 1 outputs to SPI 0 inputs. The other SPI core will appear on the LS Slave Select.</B>\r
30693 </TD>\r
30694 </TR>\r
30695 <TR valign="top">\r
30696 <TD width=15% BGCOLOR=#C0C0C0>\r
30697 <B>PSU_IOU_SLCR_MIO_LOOPBACK@0XFF180200</B>\r
30698 </TD>\r
30699 <TD width=15% BGCOLOR=#C0C0C0>\r
30700 <B>31:0</B>\r
30701 </TD>\r
30702 <TD width=10% BGCOLOR=#C0C0C0>\r
30703 <B>f</B>\r
30704 </TD>\r
30705 <TD width=10% BGCOLOR=#C0C0C0>\r
30706 <B></B>\r
30707 </TD>\r
30708 <TD width=15% BGCOLOR=#C0C0C0>\r
30709 <B>0</B>\r
30710 </TD>\r
30711 <TD width=35% BGCOLOR=#C0C0C0>\r
30712 <B>Loopback function within MIO</B>\r
30713 </TD>\r
30714 </TR>\r
30715 </TABLE>\r
30716 <P>\r
30717 </TABLE>\r
30718 <P>\r
30719 <H2><a name="psu_peripherals_init_data_3_0">psu_peripherals_init_data_3_0</a></H2>\r
30720 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
30721 <TR valign="top">\r
30722 <TD width=15% BGCOLOR=#FFC0FF>\r
30723 <B>Register Name</B>\r
30724 </TD>\r
30725 <TD width=15% BGCOLOR=#FFC0FF>\r
30726 <B>Address</B>\r
30727 </TD>\r
30728 <TD width=10% BGCOLOR=#FFC0FF>\r
30729 <B>Width</B>\r
30730 </TD>\r
30731 <TD width=10% BGCOLOR=#FFC0FF>\r
30732 <B>Type</B>\r
30733 </TD>\r
30734 <TD width=15% BGCOLOR=#FFC0FF>\r
30735 <B>Reset Value</B>\r
30736 </TD>\r
30737 <TD width=35% BGCOLOR=#FFC0FF>\r
30738 <B>Description</B>\r
30739 </TD>\r
30740 </TR>\r
30741 <TR valign="top">\r
30742 <TD width=15% BGCOLOR=#FBF5EF>\r
30743 <A href="#PSU_CRL_APB_RST_LPD_IOU0">\r
30744 PSU_CRL_APB_RST_LPD_IOU0\r
30745 </A>\r
30746 </TD>\r
30747 <TD width=15% BGCOLOR=#FBF5EF>\r
30748 <B>0XFF5E0230</B>\r
30749 </TD>\r
30750 <TD width=10% BGCOLOR=#FBF5EF>\r
30751 <B>32</B>\r
30752 </TD>\r
30753 <TD width=10% BGCOLOR=#FBF5EF>\r
30754 <B>RW</B>\r
30755 </TD>\r
30756 <TD width=15% BGCOLOR=#FBF5EF>\r
30757 <B>0x000000</B>\r
30758 </TD>\r
30759 <TD width=35% BGCOLOR=#FBF5EF>\r
30760 <B>Software controlled reset for the GEMs</B>\r
30761 </TD>\r
30762 </TR>\r
30763 <TR valign="top">\r
30764 <TD width=15% BGCOLOR=#FBF5EF>\r
30765 <A href="#PSU_CRL_APB_RST_LPD_IOU2">\r
30766 PSU_CRL_APB_RST_LPD_IOU2\r
30767 </A>\r
30768 </TD>\r
30769 <TD width=15% BGCOLOR=#FBF5EF>\r
30770 <B>0XFF5E0238</B>\r
30771 </TD>\r
30772 <TD width=10% BGCOLOR=#FBF5EF>\r
30773 <B>32</B>\r
30774 </TD>\r
30775 <TD width=10% BGCOLOR=#FBF5EF>\r
30776 <B>RW</B>\r
30777 </TD>\r
30778 <TD width=15% BGCOLOR=#FBF5EF>\r
30779 <B>0x000000</B>\r
30780 </TD>\r
30781 <TD width=35% BGCOLOR=#FBF5EF>\r
30782 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
30783 </TD>\r
30784 </TR>\r
30785 <TR valign="top">\r
30786 <TD width=15% BGCOLOR=#FBF5EF>\r
30787 <A href="#PSU_CRL_APB_RST_LPD_IOU2">\r
30788 PSU_CRL_APB_RST_LPD_IOU2\r
30789 </A>\r
30790 </TD>\r
30791 <TD width=15% BGCOLOR=#FBF5EF>\r
30792 <B>0XFF5E0238</B>\r
30793 </TD>\r
30794 <TD width=10% BGCOLOR=#FBF5EF>\r
30795 <B>32</B>\r
30796 </TD>\r
30797 <TD width=10% BGCOLOR=#FBF5EF>\r
30798 <B>RW</B>\r
30799 </TD>\r
30800 <TD width=15% BGCOLOR=#FBF5EF>\r
30801 <B>0x000000</B>\r
30802 </TD>\r
30803 <TD width=35% BGCOLOR=#FBF5EF>\r
30804 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
30805 </TD>\r
30806 </TR>\r
30807 <TR valign="top">\r
30808 <TD width=15% BGCOLOR=#FBF5EF>\r
30809 <A href="#PSU_CRL_APB_RST_LPD_TOP">\r
30810 PSU_CRL_APB_RST_LPD_TOP\r
30811 </A>\r
30812 </TD>\r
30813 <TD width=15% BGCOLOR=#FBF5EF>\r
30814 <B>0XFF5E023C</B>\r
30815 </TD>\r
30816 <TD width=10% BGCOLOR=#FBF5EF>\r
30817 <B>32</B>\r
30818 </TD>\r
30819 <TD width=10% BGCOLOR=#FBF5EF>\r
30820 <B>RW</B>\r
30821 </TD>\r
30822 <TD width=15% BGCOLOR=#FBF5EF>\r
30823 <B>0x000000</B>\r
30824 </TD>\r
30825 <TD width=35% BGCOLOR=#FBF5EF>\r
30826 <B>Software control register for the LPD block.</B>\r
30827 </TD>\r
30828 </TR>\r
30829 <TR valign="top">\r
30830 <TD width=15% BGCOLOR=#FBF5EF>\r
30831 <A href="#PSU_CRL_APB_RST_LPD_IOU2">\r
30832 PSU_CRL_APB_RST_LPD_IOU2\r
30833 </A>\r
30834 </TD>\r
30835 <TD width=15% BGCOLOR=#FBF5EF>\r
30836 <B>0XFF5E0238</B>\r
30837 </TD>\r
30838 <TD width=10% BGCOLOR=#FBF5EF>\r
30839 <B>32</B>\r
30840 </TD>\r
30841 <TD width=10% BGCOLOR=#FBF5EF>\r
30842 <B>RW</B>\r
30843 </TD>\r
30844 <TD width=15% BGCOLOR=#FBF5EF>\r
30845 <B>0x000000</B>\r
30846 </TD>\r
30847 <TD width=35% BGCOLOR=#FBF5EF>\r
30848 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
30849 </TD>\r
30850 </TR>\r
30851 <TR valign="top">\r
30852 <TD width=15% BGCOLOR=#FBF5EF>\r
30853 <A href="#PSU_IOU_SLCR_CTRL_REG_SD">\r
30854 PSU_IOU_SLCR_CTRL_REG_SD\r
30855 </A>\r
30856 </TD>\r
30857 <TD width=15% BGCOLOR=#FBF5EF>\r
30858 <B>0XFF180310</B>\r
30859 </TD>\r
30860 <TD width=10% BGCOLOR=#FBF5EF>\r
30861 <B>32</B>\r
30862 </TD>\r
30863 <TD width=10% BGCOLOR=#FBF5EF>\r
30864 <B>RW</B>\r
30865 </TD>\r
30866 <TD width=15% BGCOLOR=#FBF5EF>\r
30867 <B>0x000000</B>\r
30868 </TD>\r
30869 <TD width=35% BGCOLOR=#FBF5EF>\r
30870 <B>SD eMMC selection</B>\r
30871 </TD>\r
30872 </TR>\r
30873 <TR valign="top">\r
30874 <TD width=15% BGCOLOR=#FBF5EF>\r
30875 <A href="#PSU_IOU_SLCR_SD_CONFIG_REG2">\r
30876 PSU_IOU_SLCR_SD_CONFIG_REG2\r
30877 </A>\r
30878 </TD>\r
30879 <TD width=15% BGCOLOR=#FBF5EF>\r
30880 <B>0XFF180320</B>\r
30881 </TD>\r
30882 <TD width=10% BGCOLOR=#FBF5EF>\r
30883 <B>32</B>\r
30884 </TD>\r
30885 <TD width=10% BGCOLOR=#FBF5EF>\r
30886 <B>RW</B>\r
30887 </TD>\r
30888 <TD width=15% BGCOLOR=#FBF5EF>\r
30889 <B>0x000000</B>\r
30890 </TD>\r
30891 <TD width=35% BGCOLOR=#FBF5EF>\r
30892 <B>SD Config Register 2</B>\r
30893 </TD>\r
30894 </TR>\r
30895 <TR valign="top">\r
30896 <TD width=15% BGCOLOR=#FBF5EF>\r
30897 <A href="#PSU_CRL_APB_RST_LPD_IOU2">\r
30898 PSU_CRL_APB_RST_LPD_IOU2\r
30899 </A>\r
30900 </TD>\r
30901 <TD width=15% BGCOLOR=#FBF5EF>\r
30902 <B>0XFF5E0238</B>\r
30903 </TD>\r
30904 <TD width=10% BGCOLOR=#FBF5EF>\r
30905 <B>32</B>\r
30906 </TD>\r
30907 <TD width=10% BGCOLOR=#FBF5EF>\r
30908 <B>RW</B>\r
30909 </TD>\r
30910 <TD width=15% BGCOLOR=#FBF5EF>\r
30911 <B>0x000000</B>\r
30912 </TD>\r
30913 <TD width=35% BGCOLOR=#FBF5EF>\r
30914 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
30915 </TD>\r
30916 </TR>\r
30917 <TR valign="top">\r
30918 <TD width=15% BGCOLOR=#FBF5EF>\r
30919 <A href="#PSU_CRL_APB_RST_LPD_IOU2">\r
30920 PSU_CRL_APB_RST_LPD_IOU2\r
30921 </A>\r
30922 </TD>\r
30923 <TD width=15% BGCOLOR=#FBF5EF>\r
30924 <B>0XFF5E0238</B>\r
30925 </TD>\r
30926 <TD width=10% BGCOLOR=#FBF5EF>\r
30927 <B>32</B>\r
30928 </TD>\r
30929 <TD width=10% BGCOLOR=#FBF5EF>\r
30930 <B>RW</B>\r
30931 </TD>\r
30932 <TD width=15% BGCOLOR=#FBF5EF>\r
30933 <B>0x000000</B>\r
30934 </TD>\r
30935 <TD width=35% BGCOLOR=#FBF5EF>\r
30936 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
30937 </TD>\r
30938 </TR>\r
30939 <TR valign="top">\r
30940 <TD width=15% BGCOLOR=#FBF5EF>\r
30941 <A href="#PSU_CRL_APB_RST_LPD_IOU2">\r
30942 PSU_CRL_APB_RST_LPD_IOU2\r
30943 </A>\r
30944 </TD>\r
30945 <TD width=15% BGCOLOR=#FBF5EF>\r
30946 <B>0XFF5E0238</B>\r
30947 </TD>\r
30948 <TD width=10% BGCOLOR=#FBF5EF>\r
30949 <B>32</B>\r
30950 </TD>\r
30951 <TD width=10% BGCOLOR=#FBF5EF>\r
30952 <B>RW</B>\r
30953 </TD>\r
30954 <TD width=15% BGCOLOR=#FBF5EF>\r
30955 <B>0x000000</B>\r
30956 </TD>\r
30957 <TD width=35% BGCOLOR=#FBF5EF>\r
30958 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
30959 </TD>\r
30960 </TR>\r
30961 <TR valign="top">\r
30962 <TD width=15% BGCOLOR=#FBF5EF>\r
30963 <A href="#PSU_CRL_APB_RST_LPD_IOU2">\r
30964 PSU_CRL_APB_RST_LPD_IOU2\r
30965 </A>\r
30966 </TD>\r
30967 <TD width=15% BGCOLOR=#FBF5EF>\r
30968 <B>0XFF5E0238</B>\r
30969 </TD>\r
30970 <TD width=10% BGCOLOR=#FBF5EF>\r
30971 <B>32</B>\r
30972 </TD>\r
30973 <TD width=10% BGCOLOR=#FBF5EF>\r
30974 <B>RW</B>\r
30975 </TD>\r
30976 <TD width=15% BGCOLOR=#FBF5EF>\r
30977 <B>0x000000</B>\r
30978 </TD>\r
30979 <TD width=35% BGCOLOR=#FBF5EF>\r
30980 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
30981 </TD>\r
30982 </TR>\r
30983 <TR valign="top">\r
30984 <TD width=15% BGCOLOR=#FBF5EF>\r
30985 <A href="#PSU_CRL_APB_RST_LPD_IOU2">\r
30986 PSU_CRL_APB_RST_LPD_IOU2\r
30987 </A>\r
30988 </TD>\r
30989 <TD width=15% BGCOLOR=#FBF5EF>\r
30990 <B>0XFF5E0238</B>\r
30991 </TD>\r
30992 <TD width=10% BGCOLOR=#FBF5EF>\r
30993 <B>32</B>\r
30994 </TD>\r
30995 <TD width=10% BGCOLOR=#FBF5EF>\r
30996 <B>RW</B>\r
30997 </TD>\r
30998 <TD width=15% BGCOLOR=#FBF5EF>\r
30999 <B>0x000000</B>\r
31000 </TD>\r
31001 <TD width=35% BGCOLOR=#FBF5EF>\r
31002 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
31003 </TD>\r
31004 </TR>\r
31005 <TR valign="top">\r
31006 <TD width=15% BGCOLOR=#FBF5EF>\r
31007 <A href="#PSU_UART0_BAUD_RATE_DIVIDER_REG0">\r
31008 PSU_UART0_BAUD_RATE_DIVIDER_REG0\r
31009 </A>\r
31010 </TD>\r
31011 <TD width=15% BGCOLOR=#FBF5EF>\r
31012 <B>0XFF000034</B>\r
31013 </TD>\r
31014 <TD width=10% BGCOLOR=#FBF5EF>\r
31015 <B>32</B>\r
31016 </TD>\r
31017 <TD width=10% BGCOLOR=#FBF5EF>\r
31018 <B>RW</B>\r
31019 </TD>\r
31020 <TD width=15% BGCOLOR=#FBF5EF>\r
31021 <B>0x000000</B>\r
31022 </TD>\r
31023 <TD width=35% BGCOLOR=#FBF5EF>\r
31024 <B>Baud Rate Divider Register</B>\r
31025 </TD>\r
31026 </TR>\r
31027 <TR valign="top">\r
31028 <TD width=15% BGCOLOR=#FBF5EF>\r
31029 <A href="#PSU_UART0_BAUD_RATE_GEN_REG0">\r
31030 PSU_UART0_BAUD_RATE_GEN_REG0\r
31031 </A>\r
31032 </TD>\r
31033 <TD width=15% BGCOLOR=#FBF5EF>\r
31034 <B>0XFF000018</B>\r
31035 </TD>\r
31036 <TD width=10% BGCOLOR=#FBF5EF>\r
31037 <B>32</B>\r
31038 </TD>\r
31039 <TD width=10% BGCOLOR=#FBF5EF>\r
31040 <B>RW</B>\r
31041 </TD>\r
31042 <TD width=15% BGCOLOR=#FBF5EF>\r
31043 <B>0x000000</B>\r
31044 </TD>\r
31045 <TD width=35% BGCOLOR=#FBF5EF>\r
31046 <B>Baud Rate Generator Register.</B>\r
31047 </TD>\r
31048 </TR>\r
31049 <TR valign="top">\r
31050 <TD width=15% BGCOLOR=#FBF5EF>\r
31051 <A href="#PSU_UART0_CONTROL_REG0">\r
31052 PSU_UART0_CONTROL_REG0\r
31053 </A>\r
31054 </TD>\r
31055 <TD width=15% BGCOLOR=#FBF5EF>\r
31056 <B>0XFF000000</B>\r
31057 </TD>\r
31058 <TD width=10% BGCOLOR=#FBF5EF>\r
31059 <B>32</B>\r
31060 </TD>\r
31061 <TD width=10% BGCOLOR=#FBF5EF>\r
31062 <B>RW</B>\r
31063 </TD>\r
31064 <TD width=15% BGCOLOR=#FBF5EF>\r
31065 <B>0x000000</B>\r
31066 </TD>\r
31067 <TD width=35% BGCOLOR=#FBF5EF>\r
31068 <B>UART Control Register</B>\r
31069 </TD>\r
31070 </TR>\r
31071 <TR valign="top">\r
31072 <TD width=15% BGCOLOR=#FBF5EF>\r
31073 <A href="#PSU_UART0_MODE_REG0">\r
31074 PSU_UART0_MODE_REG0\r
31075 </A>\r
31076 </TD>\r
31077 <TD width=15% BGCOLOR=#FBF5EF>\r
31078 <B>0XFF000004</B>\r
31079 </TD>\r
31080 <TD width=10% BGCOLOR=#FBF5EF>\r
31081 <B>32</B>\r
31082 </TD>\r
31083 <TD width=10% BGCOLOR=#FBF5EF>\r
31084 <B>RW</B>\r
31085 </TD>\r
31086 <TD width=15% BGCOLOR=#FBF5EF>\r
31087 <B>0x000000</B>\r
31088 </TD>\r
31089 <TD width=35% BGCOLOR=#FBF5EF>\r
31090 <B>UART Mode Register</B>\r
31091 </TD>\r
31092 </TR>\r
31093 <TR valign="top">\r
31094 <TD width=15% BGCOLOR=#FBF5EF>\r
31095 <A href="#PSU_UART1_BAUD_RATE_DIVIDER_REG0">\r
31096 PSU_UART1_BAUD_RATE_DIVIDER_REG0\r
31097 </A>\r
31098 </TD>\r
31099 <TD width=15% BGCOLOR=#FBF5EF>\r
31100 <B>0XFF010034</B>\r
31101 </TD>\r
31102 <TD width=10% BGCOLOR=#FBF5EF>\r
31103 <B>32</B>\r
31104 </TD>\r
31105 <TD width=10% BGCOLOR=#FBF5EF>\r
31106 <B>RW</B>\r
31107 </TD>\r
31108 <TD width=15% BGCOLOR=#FBF5EF>\r
31109 <B>0x000000</B>\r
31110 </TD>\r
31111 <TD width=35% BGCOLOR=#FBF5EF>\r
31112 <B>Baud Rate Divider Register</B>\r
31113 </TD>\r
31114 </TR>\r
31115 <TR valign="top">\r
31116 <TD width=15% BGCOLOR=#FBF5EF>\r
31117 <A href="#PSU_UART1_BAUD_RATE_GEN_REG0">\r
31118 PSU_UART1_BAUD_RATE_GEN_REG0\r
31119 </A>\r
31120 </TD>\r
31121 <TD width=15% BGCOLOR=#FBF5EF>\r
31122 <B>0XFF010018</B>\r
31123 </TD>\r
31124 <TD width=10% BGCOLOR=#FBF5EF>\r
31125 <B>32</B>\r
31126 </TD>\r
31127 <TD width=10% BGCOLOR=#FBF5EF>\r
31128 <B>RW</B>\r
31129 </TD>\r
31130 <TD width=15% BGCOLOR=#FBF5EF>\r
31131 <B>0x000000</B>\r
31132 </TD>\r
31133 <TD width=35% BGCOLOR=#FBF5EF>\r
31134 <B>Baud Rate Generator Register.</B>\r
31135 </TD>\r
31136 </TR>\r
31137 <TR valign="top">\r
31138 <TD width=15% BGCOLOR=#FBF5EF>\r
31139 <A href="#PSU_UART1_CONTROL_REG0">\r
31140 PSU_UART1_CONTROL_REG0\r
31141 </A>\r
31142 </TD>\r
31143 <TD width=15% BGCOLOR=#FBF5EF>\r
31144 <B>0XFF010000</B>\r
31145 </TD>\r
31146 <TD width=10% BGCOLOR=#FBF5EF>\r
31147 <B>32</B>\r
31148 </TD>\r
31149 <TD width=10% BGCOLOR=#FBF5EF>\r
31150 <B>RW</B>\r
31151 </TD>\r
31152 <TD width=15% BGCOLOR=#FBF5EF>\r
31153 <B>0x000000</B>\r
31154 </TD>\r
31155 <TD width=35% BGCOLOR=#FBF5EF>\r
31156 <B>UART Control Register</B>\r
31157 </TD>\r
31158 </TR>\r
31159 <TR valign="top">\r
31160 <TD width=15% BGCOLOR=#FBF5EF>\r
31161 <A href="#PSU_UART1_MODE_REG0">\r
31162 PSU_UART1_MODE_REG0\r
31163 </A>\r
31164 </TD>\r
31165 <TD width=15% BGCOLOR=#FBF5EF>\r
31166 <B>0XFF010004</B>\r
31167 </TD>\r
31168 <TD width=10% BGCOLOR=#FBF5EF>\r
31169 <B>32</B>\r
31170 </TD>\r
31171 <TD width=10% BGCOLOR=#FBF5EF>\r
31172 <B>RW</B>\r
31173 </TD>\r
31174 <TD width=15% BGCOLOR=#FBF5EF>\r
31175 <B>0x000000</B>\r
31176 </TD>\r
31177 <TD width=35% BGCOLOR=#FBF5EF>\r
31178 <B>UART Mode Register</B>\r
31179 </TD>\r
31180 </TR>\r
31181 <TR valign="top">\r
31182 <TD width=15% BGCOLOR=#FBF5EF>\r
31183 <A href="#PSU_LPD_SLCR_SECURE_SLCR_ADMA">\r
31184 PSU_LPD_SLCR_SECURE_SLCR_ADMA\r
31185 </A>\r
31186 </TD>\r
31187 <TD width=15% BGCOLOR=#FBF5EF>\r
31188 <B>0XFF4B0024</B>\r
31189 </TD>\r
31190 <TD width=10% BGCOLOR=#FBF5EF>\r
31191 <B>32</B>\r
31192 </TD>\r
31193 <TD width=10% BGCOLOR=#FBF5EF>\r
31194 <B>RW</B>\r
31195 </TD>\r
31196 <TD width=15% BGCOLOR=#FBF5EF>\r
31197 <B>0x000000</B>\r
31198 </TD>\r
31199 <TD width=35% BGCOLOR=#FBF5EF>\r
31200 <B>RPU TrustZone settings</B>\r
31201 </TD>\r
31202 </TR>\r
31203 <TR valign="top">\r
31204 <TD width=15% BGCOLOR=#FBF5EF>\r
31205 <A href="#PSU_CSU_TAMPER_STATUS">\r
31206 PSU_CSU_TAMPER_STATUS\r
31207 </A>\r
31208 </TD>\r
31209 <TD width=15% BGCOLOR=#FBF5EF>\r
31210 <B>0XFFCA5000</B>\r
31211 </TD>\r
31212 <TD width=10% BGCOLOR=#FBF5EF>\r
31213 <B>32</B>\r
31214 </TD>\r
31215 <TD width=10% BGCOLOR=#FBF5EF>\r
31216 <B>RW</B>\r
31217 </TD>\r
31218 <TD width=15% BGCOLOR=#FBF5EF>\r
31219 <B>0x000000</B>\r
31220 </TD>\r
31221 <TD width=35% BGCOLOR=#FBF5EF>\r
31222 <B>Tamper Response Status</B>\r
31223 </TD>\r
31224 </TR>\r
31225 </TABLE>\r
31226 <P>\r
31227 <H2><a name="psu_peripherals_init_data_3_0">psu_peripherals_init_data_3_0</a></H2>\r
31228 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31229 <TR valign="top">\r
31230 <TD width=15% BGCOLOR=#FFC0FF>\r
31231 <B>Register Name</B>\r
31232 </TD>\r
31233 <TD width=15% BGCOLOR=#FFC0FF>\r
31234 <B>Address</B>\r
31235 </TD>\r
31236 <TD width=10% BGCOLOR=#FFC0FF>\r
31237 <B>Width</B>\r
31238 </TD>\r
31239 <TD width=10% BGCOLOR=#FFC0FF>\r
31240 <B>Type</B>\r
31241 </TD>\r
31242 <TD width=15% BGCOLOR=#FFC0FF>\r
31243 <B>Reset Value</B>\r
31244 </TD>\r
31245 <TD width=35% BGCOLOR=#FFC0FF>\r
31246 <B>Description</B>\r
31247 </TD>\r
31248 </TR>\r
31249 <H1>ENET</H1>\r
31250 <H2><a name="RST_LPD_IOU0">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU0</a></H2>\r
31251 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31252 <TR valign="top">\r
31253 <TD width=15% BGCOLOR=#FFFF00>\r
31254 <B>Register Name</B>\r
31255 </TD>\r
31256 <TD width=15% BGCOLOR=#FFFF00>\r
31257 <B>Address</B>\r
31258 </TD>\r
31259 <TD width=10% BGCOLOR=#FFFF00>\r
31260 <B>Width</B>\r
31261 </TD>\r
31262 <TD width=10% BGCOLOR=#FFFF00>\r
31263 <B>Type</B>\r
31264 </TD>\r
31265 <TD width=15% BGCOLOR=#FFFF00>\r
31266 <B>Reset Value</B>\r
31267 </TD>\r
31268 <TD width=35% BGCOLOR=#FFFF00>\r
31269 <B>Description</B>\r
31270 </TD>\r
31271 </TR>\r
31272 <TR valign="top">\r
31273 <TD width=15% BGCOLOR=#FBF5EF>\r
31274 <B>RST_LPD_IOU0</B>\r
31275 </TD>\r
31276 <TD width=15% BGCOLOR=#FBF5EF>\r
31277 <B>0XFF5E0230</B>\r
31278 </TD>\r
31279 <TD width=10% BGCOLOR=#FBF5EF>\r
31280 <B>32</B>\r
31281 </TD>\r
31282 <TD width=10% BGCOLOR=#FBF5EF>\r
31283 <B>rw</B>\r
31284 </TD>\r
31285 <TD width=15% BGCOLOR=#FBF5EF>\r
31286 <B>0x00000000</B>\r
31287 </TD>\r
31288 <TD width=35% BGCOLOR=#FBF5EF>\r
31289 <B>--</B>\r
31290 </TD>\r
31291 </TR>\r
31292 </TABLE>\r
31293 <P>\r
31294 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31295 <TR valign="top">\r
31296 <TD width=15% BGCOLOR=#C0FFC0>\r
31297 <B>Field Name</B>\r
31298 </TD>\r
31299 <TD width=15% BGCOLOR=#C0FFC0>\r
31300 <B>Bits</B>\r
31301 </TD>\r
31302 <TD width=10% BGCOLOR=#C0FFC0>\r
31303 <B>Mask</B>\r
31304 </TD>\r
31305 <TD width=10% BGCOLOR=#C0FFC0>\r
31306 <B>Value</B>\r
31307 </TD>\r
31308 <TD width=15% BGCOLOR=#C0FFC0>\r
31309 <B>Shifted Value</B>\r
31310 </TD>\r
31311 <TD width=35% BGCOLOR=#C0FFC0>\r
31312 <B>Description</B>\r
31313 </TD>\r
31314 </TR>\r
31315 <TR valign="top">\r
31316 <TD width=15% BGCOLOR=#FBF5EF>\r
31317 <B>PSU_CRL_APB_RST_LPD_IOU0_GEM0_RESET</B>\r
31318 </TD>\r
31319 <TD width=15% BGCOLOR=#FBF5EF>\r
31320 <B>0:0</B>\r
31321 </TD>\r
31322 <TD width=10% BGCOLOR=#FBF5EF>\r
31323 <B>1</B>\r
31324 </TD>\r
31325 <TD width=10% BGCOLOR=#FBF5EF>\r
31326 <B>0</B>\r
31327 </TD>\r
31328 <TD width=15% BGCOLOR=#FBF5EF>\r
31329 <B>0</B>\r
31330 </TD>\r
31331 <TD width=35% BGCOLOR=#FBF5EF>\r
31332 <B>GEM 0 reset</B>\r
31333 </TD>\r
31334 </TR>\r
31335 <TR valign="top">\r
31336 <TD width=15% BGCOLOR=#FBF5EF>\r
31337 <B>PSU_CRL_APB_RST_LPD_IOU0_GEM1_RESET</B>\r
31338 </TD>\r
31339 <TD width=15% BGCOLOR=#FBF5EF>\r
31340 <B>1:1</B>\r
31341 </TD>\r
31342 <TD width=10% BGCOLOR=#FBF5EF>\r
31343 <B>2</B>\r
31344 </TD>\r
31345 <TD width=10% BGCOLOR=#FBF5EF>\r
31346 <B>0</B>\r
31347 </TD>\r
31348 <TD width=15% BGCOLOR=#FBF5EF>\r
31349 <B>0</B>\r
31350 </TD>\r
31351 <TD width=35% BGCOLOR=#FBF5EF>\r
31352 <B>GEM 1 reset</B>\r
31353 </TD>\r
31354 </TR>\r
31355 <TR valign="top">\r
31356 <TD width=15% BGCOLOR=#FBF5EF>\r
31357 <B>PSU_CRL_APB_RST_LPD_IOU0_GEM2_RESET</B>\r
31358 </TD>\r
31359 <TD width=15% BGCOLOR=#FBF5EF>\r
31360 <B>2:2</B>\r
31361 </TD>\r
31362 <TD width=10% BGCOLOR=#FBF5EF>\r
31363 <B>4</B>\r
31364 </TD>\r
31365 <TD width=10% BGCOLOR=#FBF5EF>\r
31366 <B>0</B>\r
31367 </TD>\r
31368 <TD width=15% BGCOLOR=#FBF5EF>\r
31369 <B>0</B>\r
31370 </TD>\r
31371 <TD width=35% BGCOLOR=#FBF5EF>\r
31372 <B>GEM 2 reset</B>\r
31373 </TD>\r
31374 </TR>\r
31375 <TR valign="top">\r
31376 <TD width=15% BGCOLOR=#FBF5EF>\r
31377 <B>PSU_CRL_APB_RST_LPD_IOU0_GEM3_RESET</B>\r
31378 </TD>\r
31379 <TD width=15% BGCOLOR=#FBF5EF>\r
31380 <B>3:3</B>\r
31381 </TD>\r
31382 <TD width=10% BGCOLOR=#FBF5EF>\r
31383 <B>8</B>\r
31384 </TD>\r
31385 <TD width=10% BGCOLOR=#FBF5EF>\r
31386 <B>0</B>\r
31387 </TD>\r
31388 <TD width=15% BGCOLOR=#FBF5EF>\r
31389 <B>0</B>\r
31390 </TD>\r
31391 <TD width=35% BGCOLOR=#FBF5EF>\r
31392 <B>GEM 3 reset</B>\r
31393 </TD>\r
31394 </TR>\r
31395 <TR valign="top">\r
31396 <TD width=15% BGCOLOR=#C0C0C0>\r
31397 <B>PSU_CRL_APB_RST_LPD_IOU0@0XFF5E0230</B>\r
31398 </TD>\r
31399 <TD width=15% BGCOLOR=#C0C0C0>\r
31400 <B>31:0</B>\r
31401 </TD>\r
31402 <TD width=10% BGCOLOR=#C0C0C0>\r
31403 <B>f</B>\r
31404 </TD>\r
31405 <TD width=10% BGCOLOR=#C0C0C0>\r
31406 <B></B>\r
31407 </TD>\r
31408 <TD width=15% BGCOLOR=#C0C0C0>\r
31409 <B>0</B>\r
31410 </TD>\r
31411 <TD width=35% BGCOLOR=#C0C0C0>\r
31412 <B>Software controlled reset for the GEMs</B>\r
31413 </TD>\r
31414 </TR>\r
31415 </TABLE>\r
31416 <P>\r
31417 <H1>QSPI</H1>\r
31418 <H2><a name="RST_LPD_IOU2">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU2</a></H2>\r
31419 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31420 <TR valign="top">\r
31421 <TD width=15% BGCOLOR=#FFFF00>\r
31422 <B>Register Name</B>\r
31423 </TD>\r
31424 <TD width=15% BGCOLOR=#FFFF00>\r
31425 <B>Address</B>\r
31426 </TD>\r
31427 <TD width=10% BGCOLOR=#FFFF00>\r
31428 <B>Width</B>\r
31429 </TD>\r
31430 <TD width=10% BGCOLOR=#FFFF00>\r
31431 <B>Type</B>\r
31432 </TD>\r
31433 <TD width=15% BGCOLOR=#FFFF00>\r
31434 <B>Reset Value</B>\r
31435 </TD>\r
31436 <TD width=35% BGCOLOR=#FFFF00>\r
31437 <B>Description</B>\r
31438 </TD>\r
31439 </TR>\r
31440 <TR valign="top">\r
31441 <TD width=15% BGCOLOR=#FBF5EF>\r
31442 <B>RST_LPD_IOU2</B>\r
31443 </TD>\r
31444 <TD width=15% BGCOLOR=#FBF5EF>\r
31445 <B>0XFF5E0238</B>\r
31446 </TD>\r
31447 <TD width=10% BGCOLOR=#FBF5EF>\r
31448 <B>32</B>\r
31449 </TD>\r
31450 <TD width=10% BGCOLOR=#FBF5EF>\r
31451 <B>rw</B>\r
31452 </TD>\r
31453 <TD width=15% BGCOLOR=#FBF5EF>\r
31454 <B>0x00000000</B>\r
31455 </TD>\r
31456 <TD width=35% BGCOLOR=#FBF5EF>\r
31457 <B>--</B>\r
31458 </TD>\r
31459 </TR>\r
31460 </TABLE>\r
31461 <P>\r
31462 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31463 <TR valign="top">\r
31464 <TD width=15% BGCOLOR=#C0FFC0>\r
31465 <B>Field Name</B>\r
31466 </TD>\r
31467 <TD width=15% BGCOLOR=#C0FFC0>\r
31468 <B>Bits</B>\r
31469 </TD>\r
31470 <TD width=10% BGCOLOR=#C0FFC0>\r
31471 <B>Mask</B>\r
31472 </TD>\r
31473 <TD width=10% BGCOLOR=#C0FFC0>\r
31474 <B>Value</B>\r
31475 </TD>\r
31476 <TD width=15% BGCOLOR=#C0FFC0>\r
31477 <B>Shifted Value</B>\r
31478 </TD>\r
31479 <TD width=35% BGCOLOR=#C0FFC0>\r
31480 <B>Description</B>\r
31481 </TD>\r
31482 </TR>\r
31483 <TR valign="top">\r
31484 <TD width=15% BGCOLOR=#FBF5EF>\r
31485 <B>PSU_CRL_APB_RST_LPD_IOU2_QSPI_RESET</B>\r
31486 </TD>\r
31487 <TD width=15% BGCOLOR=#FBF5EF>\r
31488 <B>0:0</B>\r
31489 </TD>\r
31490 <TD width=10% BGCOLOR=#FBF5EF>\r
31491 <B>1</B>\r
31492 </TD>\r
31493 <TD width=10% BGCOLOR=#FBF5EF>\r
31494 <B>0</B>\r
31495 </TD>\r
31496 <TD width=15% BGCOLOR=#FBF5EF>\r
31497 <B>0</B>\r
31498 </TD>\r
31499 <TD width=35% BGCOLOR=#FBF5EF>\r
31500 <B>Block level reset</B>\r
31501 </TD>\r
31502 </TR>\r
31503 <TR valign="top">\r
31504 <TD width=15% BGCOLOR=#C0C0C0>\r
31505 <B>PSU_CRL_APB_RST_LPD_IOU2@0XFF5E0238</B>\r
31506 </TD>\r
31507 <TD width=15% BGCOLOR=#C0C0C0>\r
31508 <B>31:0</B>\r
31509 </TD>\r
31510 <TD width=10% BGCOLOR=#C0C0C0>\r
31511 <B>1</B>\r
31512 </TD>\r
31513 <TD width=10% BGCOLOR=#C0C0C0>\r
31514 <B></B>\r
31515 </TD>\r
31516 <TD width=15% BGCOLOR=#C0C0C0>\r
31517 <B>0</B>\r
31518 </TD>\r
31519 <TD width=35% BGCOLOR=#C0C0C0>\r
31520 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
31521 </TD>\r
31522 </TR>\r
31523 </TABLE>\r
31524 <P>\r
31525 <H1>NAND</H1>\r
31526 <H2><a name="RST_LPD_IOU2">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU2</a></H2>\r
31527 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31528 <TR valign="top">\r
31529 <TD width=15% BGCOLOR=#FFFF00>\r
31530 <B>Register Name</B>\r
31531 </TD>\r
31532 <TD width=15% BGCOLOR=#FFFF00>\r
31533 <B>Address</B>\r
31534 </TD>\r
31535 <TD width=10% BGCOLOR=#FFFF00>\r
31536 <B>Width</B>\r
31537 </TD>\r
31538 <TD width=10% BGCOLOR=#FFFF00>\r
31539 <B>Type</B>\r
31540 </TD>\r
31541 <TD width=15% BGCOLOR=#FFFF00>\r
31542 <B>Reset Value</B>\r
31543 </TD>\r
31544 <TD width=35% BGCOLOR=#FFFF00>\r
31545 <B>Description</B>\r
31546 </TD>\r
31547 </TR>\r
31548 <TR valign="top">\r
31549 <TD width=15% BGCOLOR=#FBF5EF>\r
31550 <B>RST_LPD_IOU2</B>\r
31551 </TD>\r
31552 <TD width=15% BGCOLOR=#FBF5EF>\r
31553 <B>0XFF5E0238</B>\r
31554 </TD>\r
31555 <TD width=10% BGCOLOR=#FBF5EF>\r
31556 <B>32</B>\r
31557 </TD>\r
31558 <TD width=10% BGCOLOR=#FBF5EF>\r
31559 <B>rw</B>\r
31560 </TD>\r
31561 <TD width=15% BGCOLOR=#FBF5EF>\r
31562 <B>0x00000000</B>\r
31563 </TD>\r
31564 <TD width=35% BGCOLOR=#FBF5EF>\r
31565 <B>--</B>\r
31566 </TD>\r
31567 </TR>\r
31568 </TABLE>\r
31569 <P>\r
31570 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31571 <TR valign="top">\r
31572 <TD width=15% BGCOLOR=#C0FFC0>\r
31573 <B>Field Name</B>\r
31574 </TD>\r
31575 <TD width=15% BGCOLOR=#C0FFC0>\r
31576 <B>Bits</B>\r
31577 </TD>\r
31578 <TD width=10% BGCOLOR=#C0FFC0>\r
31579 <B>Mask</B>\r
31580 </TD>\r
31581 <TD width=10% BGCOLOR=#C0FFC0>\r
31582 <B>Value</B>\r
31583 </TD>\r
31584 <TD width=15% BGCOLOR=#C0FFC0>\r
31585 <B>Shifted Value</B>\r
31586 </TD>\r
31587 <TD width=35% BGCOLOR=#C0FFC0>\r
31588 <B>Description</B>\r
31589 </TD>\r
31590 </TR>\r
31591 <TR valign="top">\r
31592 <TD width=15% BGCOLOR=#FBF5EF>\r
31593 <B>PSU_CRL_APB_RST_LPD_IOU2_NAND_RESET</B>\r
31594 </TD>\r
31595 <TD width=15% BGCOLOR=#FBF5EF>\r
31596 <B>16:16</B>\r
31597 </TD>\r
31598 <TD width=10% BGCOLOR=#FBF5EF>\r
31599 <B>10000</B>\r
31600 </TD>\r
31601 <TD width=10% BGCOLOR=#FBF5EF>\r
31602 <B>0</B>\r
31603 </TD>\r
31604 <TD width=15% BGCOLOR=#FBF5EF>\r
31605 <B>0</B>\r
31606 </TD>\r
31607 <TD width=35% BGCOLOR=#FBF5EF>\r
31608 <B>Block level reset</B>\r
31609 </TD>\r
31610 </TR>\r
31611 <TR valign="top">\r
31612 <TD width=15% BGCOLOR=#C0C0C0>\r
31613 <B>PSU_CRL_APB_RST_LPD_IOU2@0XFF5E0238</B>\r
31614 </TD>\r
31615 <TD width=15% BGCOLOR=#C0C0C0>\r
31616 <B>31:0</B>\r
31617 </TD>\r
31618 <TD width=10% BGCOLOR=#C0C0C0>\r
31619 <B>10000</B>\r
31620 </TD>\r
31621 <TD width=10% BGCOLOR=#C0C0C0>\r
31622 <B></B>\r
31623 </TD>\r
31624 <TD width=15% BGCOLOR=#C0C0C0>\r
31625 <B>0</B>\r
31626 </TD>\r
31627 <TD width=35% BGCOLOR=#C0C0C0>\r
31628 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
31629 </TD>\r
31630 </TR>\r
31631 </TABLE>\r
31632 <P>\r
31633 <H1>USB</H1>\r
31634 <H2><a name="RST_LPD_TOP">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_TOP</a></H2>\r
31635 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31636 <TR valign="top">\r
31637 <TD width=15% BGCOLOR=#FFFF00>\r
31638 <B>Register Name</B>\r
31639 </TD>\r
31640 <TD width=15% BGCOLOR=#FFFF00>\r
31641 <B>Address</B>\r
31642 </TD>\r
31643 <TD width=10% BGCOLOR=#FFFF00>\r
31644 <B>Width</B>\r
31645 </TD>\r
31646 <TD width=10% BGCOLOR=#FFFF00>\r
31647 <B>Type</B>\r
31648 </TD>\r
31649 <TD width=15% BGCOLOR=#FFFF00>\r
31650 <B>Reset Value</B>\r
31651 </TD>\r
31652 <TD width=35% BGCOLOR=#FFFF00>\r
31653 <B>Description</B>\r
31654 </TD>\r
31655 </TR>\r
31656 <TR valign="top">\r
31657 <TD width=15% BGCOLOR=#FBF5EF>\r
31658 <B>RST_LPD_TOP</B>\r
31659 </TD>\r
31660 <TD width=15% BGCOLOR=#FBF5EF>\r
31661 <B>0XFF5E023C</B>\r
31662 </TD>\r
31663 <TD width=10% BGCOLOR=#FBF5EF>\r
31664 <B>32</B>\r
31665 </TD>\r
31666 <TD width=10% BGCOLOR=#FBF5EF>\r
31667 <B>rw</B>\r
31668 </TD>\r
31669 <TD width=15% BGCOLOR=#FBF5EF>\r
31670 <B>0x00000000</B>\r
31671 </TD>\r
31672 <TD width=35% BGCOLOR=#FBF5EF>\r
31673 <B>--</B>\r
31674 </TD>\r
31675 </TR>\r
31676 </TABLE>\r
31677 <P>\r
31678 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31679 <TR valign="top">\r
31680 <TD width=15% BGCOLOR=#C0FFC0>\r
31681 <B>Field Name</B>\r
31682 </TD>\r
31683 <TD width=15% BGCOLOR=#C0FFC0>\r
31684 <B>Bits</B>\r
31685 </TD>\r
31686 <TD width=10% BGCOLOR=#C0FFC0>\r
31687 <B>Mask</B>\r
31688 </TD>\r
31689 <TD width=10% BGCOLOR=#C0FFC0>\r
31690 <B>Value</B>\r
31691 </TD>\r
31692 <TD width=15% BGCOLOR=#C0FFC0>\r
31693 <B>Shifted Value</B>\r
31694 </TD>\r
31695 <TD width=35% BGCOLOR=#C0FFC0>\r
31696 <B>Description</B>\r
31697 </TD>\r
31698 </TR>\r
31699 <TR valign="top">\r
31700 <TD width=15% BGCOLOR=#FBF5EF>\r
31701 <B>PSU_CRL_APB_RST_LPD_TOP_USB0_APB_RESET</B>\r
31702 </TD>\r
31703 <TD width=15% BGCOLOR=#FBF5EF>\r
31704 <B>10:10</B>\r
31705 </TD>\r
31706 <TD width=10% BGCOLOR=#FBF5EF>\r
31707 <B>400</B>\r
31708 </TD>\r
31709 <TD width=10% BGCOLOR=#FBF5EF>\r
31710 <B>0</B>\r
31711 </TD>\r
31712 <TD width=15% BGCOLOR=#FBF5EF>\r
31713 <B>0</B>\r
31714 </TD>\r
31715 <TD width=35% BGCOLOR=#FBF5EF>\r
31716 <B>USB 0 reset for control registers</B>\r
31717 </TD>\r
31718 </TR>\r
31719 <TR valign="top">\r
31720 <TD width=15% BGCOLOR=#FBF5EF>\r
31721 <B>PSU_CRL_APB_RST_LPD_TOP_USB0_HIBERRESET</B>\r
31722 </TD>\r
31723 <TD width=15% BGCOLOR=#FBF5EF>\r
31724 <B>8:8</B>\r
31725 </TD>\r
31726 <TD width=10% BGCOLOR=#FBF5EF>\r
31727 <B>100</B>\r
31728 </TD>\r
31729 <TD width=10% BGCOLOR=#FBF5EF>\r
31730 <B>0</B>\r
31731 </TD>\r
31732 <TD width=15% BGCOLOR=#FBF5EF>\r
31733 <B>0</B>\r
31734 </TD>\r
31735 <TD width=35% BGCOLOR=#FBF5EF>\r
31736 <B>USB 0 sleep circuit reset</B>\r
31737 </TD>\r
31738 </TR>\r
31739 <TR valign="top">\r
31740 <TD width=15% BGCOLOR=#FBF5EF>\r
31741 <B>PSU_CRL_APB_RST_LPD_TOP_USB0_CORERESET</B>\r
31742 </TD>\r
31743 <TD width=15% BGCOLOR=#FBF5EF>\r
31744 <B>6:6</B>\r
31745 </TD>\r
31746 <TD width=10% BGCOLOR=#FBF5EF>\r
31747 <B>40</B>\r
31748 </TD>\r
31749 <TD width=10% BGCOLOR=#FBF5EF>\r
31750 <B>0</B>\r
31751 </TD>\r
31752 <TD width=15% BGCOLOR=#FBF5EF>\r
31753 <B>0</B>\r
31754 </TD>\r
31755 <TD width=35% BGCOLOR=#FBF5EF>\r
31756 <B>USB 0 reset</B>\r
31757 </TD>\r
31758 </TR>\r
31759 <TR valign="top">\r
31760 <TD width=15% BGCOLOR=#C0C0C0>\r
31761 <B>PSU_CRL_APB_RST_LPD_TOP@0XFF5E023C</B>\r
31762 </TD>\r
31763 <TD width=15% BGCOLOR=#C0C0C0>\r
31764 <B>31:0</B>\r
31765 </TD>\r
31766 <TD width=10% BGCOLOR=#C0C0C0>\r
31767 <B>540</B>\r
31768 </TD>\r
31769 <TD width=10% BGCOLOR=#C0C0C0>\r
31770 <B></B>\r
31771 </TD>\r
31772 <TD width=15% BGCOLOR=#C0C0C0>\r
31773 <B>0</B>\r
31774 </TD>\r
31775 <TD width=35% BGCOLOR=#C0C0C0>\r
31776 <B>Software control register for the LPD block.</B>\r
31777 </TD>\r
31778 </TR>\r
31779 </TABLE>\r
31780 <P>\r
31781 <H1>SD</H1>\r
31782 <H2><a name="RST_LPD_IOU2">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU2</a></H2>\r
31783 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31784 <TR valign="top">\r
31785 <TD width=15% BGCOLOR=#FFFF00>\r
31786 <B>Register Name</B>\r
31787 </TD>\r
31788 <TD width=15% BGCOLOR=#FFFF00>\r
31789 <B>Address</B>\r
31790 </TD>\r
31791 <TD width=10% BGCOLOR=#FFFF00>\r
31792 <B>Width</B>\r
31793 </TD>\r
31794 <TD width=10% BGCOLOR=#FFFF00>\r
31795 <B>Type</B>\r
31796 </TD>\r
31797 <TD width=15% BGCOLOR=#FFFF00>\r
31798 <B>Reset Value</B>\r
31799 </TD>\r
31800 <TD width=35% BGCOLOR=#FFFF00>\r
31801 <B>Description</B>\r
31802 </TD>\r
31803 </TR>\r
31804 <TR valign="top">\r
31805 <TD width=15% BGCOLOR=#FBF5EF>\r
31806 <B>RST_LPD_IOU2</B>\r
31807 </TD>\r
31808 <TD width=15% BGCOLOR=#FBF5EF>\r
31809 <B>0XFF5E0238</B>\r
31810 </TD>\r
31811 <TD width=10% BGCOLOR=#FBF5EF>\r
31812 <B>32</B>\r
31813 </TD>\r
31814 <TD width=10% BGCOLOR=#FBF5EF>\r
31815 <B>rw</B>\r
31816 </TD>\r
31817 <TD width=15% BGCOLOR=#FBF5EF>\r
31818 <B>0x00000000</B>\r
31819 </TD>\r
31820 <TD width=35% BGCOLOR=#FBF5EF>\r
31821 <B>--</B>\r
31822 </TD>\r
31823 </TR>\r
31824 </TABLE>\r
31825 <P>\r
31826 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31827 <TR valign="top">\r
31828 <TD width=15% BGCOLOR=#C0FFC0>\r
31829 <B>Field Name</B>\r
31830 </TD>\r
31831 <TD width=15% BGCOLOR=#C0FFC0>\r
31832 <B>Bits</B>\r
31833 </TD>\r
31834 <TD width=10% BGCOLOR=#C0FFC0>\r
31835 <B>Mask</B>\r
31836 </TD>\r
31837 <TD width=10% BGCOLOR=#C0FFC0>\r
31838 <B>Value</B>\r
31839 </TD>\r
31840 <TD width=15% BGCOLOR=#C0FFC0>\r
31841 <B>Shifted Value</B>\r
31842 </TD>\r
31843 <TD width=35% BGCOLOR=#C0FFC0>\r
31844 <B>Description</B>\r
31845 </TD>\r
31846 </TR>\r
31847 <TR valign="top">\r
31848 <TD width=15% BGCOLOR=#FBF5EF>\r
31849 <B>PSU_CRL_APB_RST_LPD_IOU2_SDIO0_RESET</B>\r
31850 </TD>\r
31851 <TD width=15% BGCOLOR=#FBF5EF>\r
31852 <B>5:5</B>\r
31853 </TD>\r
31854 <TD width=10% BGCOLOR=#FBF5EF>\r
31855 <B>20</B>\r
31856 </TD>\r
31857 <TD width=10% BGCOLOR=#FBF5EF>\r
31858 <B>0</B>\r
31859 </TD>\r
31860 <TD width=15% BGCOLOR=#FBF5EF>\r
31861 <B>0</B>\r
31862 </TD>\r
31863 <TD width=35% BGCOLOR=#FBF5EF>\r
31864 <B>Block level reset</B>\r
31865 </TD>\r
31866 </TR>\r
31867 <TR valign="top">\r
31868 <TD width=15% BGCOLOR=#FBF5EF>\r
31869 <B>PSU_CRL_APB_RST_LPD_IOU2_SDIO1_RESET</B>\r
31870 </TD>\r
31871 <TD width=15% BGCOLOR=#FBF5EF>\r
31872 <B>6:6</B>\r
31873 </TD>\r
31874 <TD width=10% BGCOLOR=#FBF5EF>\r
31875 <B>40</B>\r
31876 </TD>\r
31877 <TD width=10% BGCOLOR=#FBF5EF>\r
31878 <B>0</B>\r
31879 </TD>\r
31880 <TD width=15% BGCOLOR=#FBF5EF>\r
31881 <B>0</B>\r
31882 </TD>\r
31883 <TD width=35% BGCOLOR=#FBF5EF>\r
31884 <B>Block level reset</B>\r
31885 </TD>\r
31886 </TR>\r
31887 <TR valign="top">\r
31888 <TD width=15% BGCOLOR=#C0C0C0>\r
31889 <B>PSU_CRL_APB_RST_LPD_IOU2@0XFF5E0238</B>\r
31890 </TD>\r
31891 <TD width=15% BGCOLOR=#C0C0C0>\r
31892 <B>31:0</B>\r
31893 </TD>\r
31894 <TD width=10% BGCOLOR=#C0C0C0>\r
31895 <B>60</B>\r
31896 </TD>\r
31897 <TD width=10% BGCOLOR=#C0C0C0>\r
31898 <B></B>\r
31899 </TD>\r
31900 <TD width=15% BGCOLOR=#C0C0C0>\r
31901 <B>0</B>\r
31902 </TD>\r
31903 <TD width=35% BGCOLOR=#C0C0C0>\r
31904 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
31905 </TD>\r
31906 </TR>\r
31907 </TABLE>\r
31908 <P>\r
31909 <H2><a name="CTRL_REG_SD">Register (<A href=#mod___slcr> slcr </A>)CTRL_REG_SD</a></H2>\r
31910 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31911 <TR valign="top">\r
31912 <TD width=15% BGCOLOR=#FFFF00>\r
31913 <B>Register Name</B>\r
31914 </TD>\r
31915 <TD width=15% BGCOLOR=#FFFF00>\r
31916 <B>Address</B>\r
31917 </TD>\r
31918 <TD width=10% BGCOLOR=#FFFF00>\r
31919 <B>Width</B>\r
31920 </TD>\r
31921 <TD width=10% BGCOLOR=#FFFF00>\r
31922 <B>Type</B>\r
31923 </TD>\r
31924 <TD width=15% BGCOLOR=#FFFF00>\r
31925 <B>Reset Value</B>\r
31926 </TD>\r
31927 <TD width=35% BGCOLOR=#FFFF00>\r
31928 <B>Description</B>\r
31929 </TD>\r
31930 </TR>\r
31931 <TR valign="top">\r
31932 <TD width=15% BGCOLOR=#FBF5EF>\r
31933 <B>CTRL_REG_SD</B>\r
31934 </TD>\r
31935 <TD width=15% BGCOLOR=#FBF5EF>\r
31936 <B>0XFF180310</B>\r
31937 </TD>\r
31938 <TD width=10% BGCOLOR=#FBF5EF>\r
31939 <B>32</B>\r
31940 </TD>\r
31941 <TD width=10% BGCOLOR=#FBF5EF>\r
31942 <B>rw</B>\r
31943 </TD>\r
31944 <TD width=15% BGCOLOR=#FBF5EF>\r
31945 <B>0x00000000</B>\r
31946 </TD>\r
31947 <TD width=35% BGCOLOR=#FBF5EF>\r
31948 <B>--</B>\r
31949 </TD>\r
31950 </TR>\r
31951 </TABLE>\r
31952 <P>\r
31953 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
31954 <TR valign="top">\r
31955 <TD width=15% BGCOLOR=#C0FFC0>\r
31956 <B>Field Name</B>\r
31957 </TD>\r
31958 <TD width=15% BGCOLOR=#C0FFC0>\r
31959 <B>Bits</B>\r
31960 </TD>\r
31961 <TD width=10% BGCOLOR=#C0FFC0>\r
31962 <B>Mask</B>\r
31963 </TD>\r
31964 <TD width=10% BGCOLOR=#C0FFC0>\r
31965 <B>Value</B>\r
31966 </TD>\r
31967 <TD width=15% BGCOLOR=#C0FFC0>\r
31968 <B>Shifted Value</B>\r
31969 </TD>\r
31970 <TD width=35% BGCOLOR=#C0FFC0>\r
31971 <B>Description</B>\r
31972 </TD>\r
31973 </TR>\r
31974 <TR valign="top">\r
31975 <TD width=15% BGCOLOR=#FBF5EF>\r
31976 <B>PSU_IOU_SLCR_CTRL_REG_SD_SD0_EMMC_SEL</B>\r
31977 </TD>\r
31978 <TD width=15% BGCOLOR=#FBF5EF>\r
31979 <B>0:0</B>\r
31980 </TD>\r
31981 <TD width=10% BGCOLOR=#FBF5EF>\r
31982 <B>1</B>\r
31983 </TD>\r
31984 <TD width=10% BGCOLOR=#FBF5EF>\r
31985 <B>0</B>\r
31986 </TD>\r
31987 <TD width=15% BGCOLOR=#FBF5EF>\r
31988 <B>0</B>\r
31989 </TD>\r
31990 <TD width=35% BGCOLOR=#FBF5EF>\r
31991 <B>SD or eMMC selection on SDIO0 0: SD enabled 1: eMMC enabled</B>\r
31992 </TD>\r
31993 </TR>\r
31994 <TR valign="top">\r
31995 <TD width=15% BGCOLOR=#FBF5EF>\r
31996 <B>PSU_IOU_SLCR_CTRL_REG_SD_SD1_EMMC_SEL</B>\r
31997 </TD>\r
31998 <TD width=15% BGCOLOR=#FBF5EF>\r
31999 <B>15:15</B>\r
32000 </TD>\r
32001 <TD width=10% BGCOLOR=#FBF5EF>\r
32002 <B>8000</B>\r
32003 </TD>\r
32004 <TD width=10% BGCOLOR=#FBF5EF>\r
32005 <B>0</B>\r
32006 </TD>\r
32007 <TD width=15% BGCOLOR=#FBF5EF>\r
32008 <B>0</B>\r
32009 </TD>\r
32010 <TD width=35% BGCOLOR=#FBF5EF>\r
32011 <B>SD or eMMC selection on SDIO1 0: SD enabled 1: eMMC enabled</B>\r
32012 </TD>\r
32013 </TR>\r
32014 <TR valign="top">\r
32015 <TD width=15% BGCOLOR=#C0C0C0>\r
32016 <B>PSU_IOU_SLCR_CTRL_REG_SD@0XFF180310</B>\r
32017 </TD>\r
32018 <TD width=15% BGCOLOR=#C0C0C0>\r
32019 <B>31:0</B>\r
32020 </TD>\r
32021 <TD width=10% BGCOLOR=#C0C0C0>\r
32022 <B>8001</B>\r
32023 </TD>\r
32024 <TD width=10% BGCOLOR=#C0C0C0>\r
32025 <B></B>\r
32026 </TD>\r
32027 <TD width=15% BGCOLOR=#C0C0C0>\r
32028 <B>0</B>\r
32029 </TD>\r
32030 <TD width=35% BGCOLOR=#C0C0C0>\r
32031 <B>SD eMMC selection</B>\r
32032 </TD>\r
32033 </TR>\r
32034 </TABLE>\r
32035 <P>\r
32036 <H2><a name="SD_CONFIG_REG2">Register (<A href=#mod___slcr> slcr </A>)SD_CONFIG_REG2</a></H2>\r
32037 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32038 <TR valign="top">\r
32039 <TD width=15% BGCOLOR=#FFFF00>\r
32040 <B>Register Name</B>\r
32041 </TD>\r
32042 <TD width=15% BGCOLOR=#FFFF00>\r
32043 <B>Address</B>\r
32044 </TD>\r
32045 <TD width=10% BGCOLOR=#FFFF00>\r
32046 <B>Width</B>\r
32047 </TD>\r
32048 <TD width=10% BGCOLOR=#FFFF00>\r
32049 <B>Type</B>\r
32050 </TD>\r
32051 <TD width=15% BGCOLOR=#FFFF00>\r
32052 <B>Reset Value</B>\r
32053 </TD>\r
32054 <TD width=35% BGCOLOR=#FFFF00>\r
32055 <B>Description</B>\r
32056 </TD>\r
32057 </TR>\r
32058 <TR valign="top">\r
32059 <TD width=15% BGCOLOR=#FBF5EF>\r
32060 <B>SD_CONFIG_REG2</B>\r
32061 </TD>\r
32062 <TD width=15% BGCOLOR=#FBF5EF>\r
32063 <B>0XFF180320</B>\r
32064 </TD>\r
32065 <TD width=10% BGCOLOR=#FBF5EF>\r
32066 <B>32</B>\r
32067 </TD>\r
32068 <TD width=10% BGCOLOR=#FBF5EF>\r
32069 <B>rw</B>\r
32070 </TD>\r
32071 <TD width=15% BGCOLOR=#FBF5EF>\r
32072 <B>0x00000000</B>\r
32073 </TD>\r
32074 <TD width=35% BGCOLOR=#FBF5EF>\r
32075 <B>--</B>\r
32076 </TD>\r
32077 </TR>\r
32078 </TABLE>\r
32079 <P>\r
32080 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32081 <TR valign="top">\r
32082 <TD width=15% BGCOLOR=#C0FFC0>\r
32083 <B>Field Name</B>\r
32084 </TD>\r
32085 <TD width=15% BGCOLOR=#C0FFC0>\r
32086 <B>Bits</B>\r
32087 </TD>\r
32088 <TD width=10% BGCOLOR=#C0FFC0>\r
32089 <B>Mask</B>\r
32090 </TD>\r
32091 <TD width=10% BGCOLOR=#C0FFC0>\r
32092 <B>Value</B>\r
32093 </TD>\r
32094 <TD width=15% BGCOLOR=#C0FFC0>\r
32095 <B>Shifted Value</B>\r
32096 </TD>\r
32097 <TD width=35% BGCOLOR=#C0FFC0>\r
32098 <B>Description</B>\r
32099 </TD>\r
32100 </TR>\r
32101 <TR valign="top">\r
32102 <TD width=15% BGCOLOR=#FBF5EF>\r
32103 <B>PSU_IOU_SLCR_SD_CONFIG_REG2_SD0_SLOTTYPE</B>\r
32104 </TD>\r
32105 <TD width=15% BGCOLOR=#FBF5EF>\r
32106 <B>13:12</B>\r
32107 </TD>\r
32108 <TD width=10% BGCOLOR=#FBF5EF>\r
32109 <B>3000</B>\r
32110 </TD>\r
32111 <TD width=10% BGCOLOR=#FBF5EF>\r
32112 <B>0</B>\r
32113 </TD>\r
32114 <TD width=15% BGCOLOR=#FBF5EF>\r
32115 <B>0</B>\r
32116 </TD>\r
32117 <TD width=35% BGCOLOR=#FBF5EF>\r
32118 <B>Should be set based on the final product usage 00 - Removable SCard Slot 01 - Embedded Slot for One Device 10 - Shared Bus Slot 11 - Reserved</B>\r
32119 </TD>\r
32120 </TR>\r
32121 <TR valign="top">\r
32122 <TD width=15% BGCOLOR=#FBF5EF>\r
32123 <B>PSU_IOU_SLCR_SD_CONFIG_REG2_SD1_SLOTTYPE</B>\r
32124 </TD>\r
32125 <TD width=15% BGCOLOR=#FBF5EF>\r
32126 <B>29:28</B>\r
32127 </TD>\r
32128 <TD width=10% BGCOLOR=#FBF5EF>\r
32129 <B>30000000</B>\r
32130 </TD>\r
32131 <TD width=10% BGCOLOR=#FBF5EF>\r
32132 <B>0</B>\r
32133 </TD>\r
32134 <TD width=15% BGCOLOR=#FBF5EF>\r
32135 <B>0</B>\r
32136 </TD>\r
32137 <TD width=35% BGCOLOR=#FBF5EF>\r
32138 <B>Should be set based on the final product usage 00 - Removable SCard Slot 01 - Embedded Slot for One Device 10 - Shared Bus Slot 11 - Reserved</B>\r
32139 </TD>\r
32140 </TR>\r
32141 <TR valign="top">\r
32142 <TD width=15% BGCOLOR=#FBF5EF>\r
32143 <B>PSU_IOU_SLCR_SD_CONFIG_REG2_SD0_1P8V</B>\r
32144 </TD>\r
32145 <TD width=15% BGCOLOR=#FBF5EF>\r
32146 <B>9:9</B>\r
32147 </TD>\r
32148 <TD width=10% BGCOLOR=#FBF5EF>\r
32149 <B>200</B>\r
32150 </TD>\r
32151 <TD width=10% BGCOLOR=#FBF5EF>\r
32152 <B>1</B>\r
32153 </TD>\r
32154 <TD width=15% BGCOLOR=#FBF5EF>\r
32155 <B>200</B>\r
32156 </TD>\r
32157 <TD width=35% BGCOLOR=#FBF5EF>\r
32158 <B>1.8V Support 1: 1.8V supported 0: 1.8V not supported support</B>\r
32159 </TD>\r
32160 </TR>\r
32161 <TR valign="top">\r
32162 <TD width=15% BGCOLOR=#FBF5EF>\r
32163 <B>PSU_IOU_SLCR_SD_CONFIG_REG2_SD0_3P0V</B>\r
32164 </TD>\r
32165 <TD width=15% BGCOLOR=#FBF5EF>\r
32166 <B>8:8</B>\r
32167 </TD>\r
32168 <TD width=10% BGCOLOR=#FBF5EF>\r
32169 <B>100</B>\r
32170 </TD>\r
32171 <TD width=10% BGCOLOR=#FBF5EF>\r
32172 <B>0</B>\r
32173 </TD>\r
32174 <TD width=15% BGCOLOR=#FBF5EF>\r
32175 <B>0</B>\r
32176 </TD>\r
32177 <TD width=35% BGCOLOR=#FBF5EF>\r
32178 <B>3.0V Support 1: 3.0V supported 0: 3.0V not supported support</B>\r
32179 </TD>\r
32180 </TR>\r
32181 <TR valign="top">\r
32182 <TD width=15% BGCOLOR=#FBF5EF>\r
32183 <B>PSU_IOU_SLCR_SD_CONFIG_REG2_SD0_3P3V</B>\r
32184 </TD>\r
32185 <TD width=15% BGCOLOR=#FBF5EF>\r
32186 <B>7:7</B>\r
32187 </TD>\r
32188 <TD width=10% BGCOLOR=#FBF5EF>\r
32189 <B>80</B>\r
32190 </TD>\r
32191 <TD width=10% BGCOLOR=#FBF5EF>\r
32192 <B>1</B>\r
32193 </TD>\r
32194 <TD width=15% BGCOLOR=#FBF5EF>\r
32195 <B>80</B>\r
32196 </TD>\r
32197 <TD width=35% BGCOLOR=#FBF5EF>\r
32198 <B>3.3V Support 1: 3.3V supported 0: 3.3V not supported support</B>\r
32199 </TD>\r
32200 </TR>\r
32201 <TR valign="top">\r
32202 <TD width=15% BGCOLOR=#FBF5EF>\r
32203 <B>PSU_IOU_SLCR_SD_CONFIG_REG2_SD1_1P8V</B>\r
32204 </TD>\r
32205 <TD width=15% BGCOLOR=#FBF5EF>\r
32206 <B>25:25</B>\r
32207 </TD>\r
32208 <TD width=10% BGCOLOR=#FBF5EF>\r
32209 <B>2000000</B>\r
32210 </TD>\r
32211 <TD width=10% BGCOLOR=#FBF5EF>\r
32212 <B>1</B>\r
32213 </TD>\r
32214 <TD width=15% BGCOLOR=#FBF5EF>\r
32215 <B>2000000</B>\r
32216 </TD>\r
32217 <TD width=35% BGCOLOR=#FBF5EF>\r
32218 <B>1.8V Support 1: 1.8V supported 0: 1.8V not supported support</B>\r
32219 </TD>\r
32220 </TR>\r
32221 <TR valign="top">\r
32222 <TD width=15% BGCOLOR=#FBF5EF>\r
32223 <B>PSU_IOU_SLCR_SD_CONFIG_REG2_SD1_3P0V</B>\r
32224 </TD>\r
32225 <TD width=15% BGCOLOR=#FBF5EF>\r
32226 <B>24:24</B>\r
32227 </TD>\r
32228 <TD width=10% BGCOLOR=#FBF5EF>\r
32229 <B>1000000</B>\r
32230 </TD>\r
32231 <TD width=10% BGCOLOR=#FBF5EF>\r
32232 <B>0</B>\r
32233 </TD>\r
32234 <TD width=15% BGCOLOR=#FBF5EF>\r
32235 <B>0</B>\r
32236 </TD>\r
32237 <TD width=35% BGCOLOR=#FBF5EF>\r
32238 <B>3.0V Support 1: 3.0V supported 0: 3.0V not supported support</B>\r
32239 </TD>\r
32240 </TR>\r
32241 <TR valign="top">\r
32242 <TD width=15% BGCOLOR=#FBF5EF>\r
32243 <B>PSU_IOU_SLCR_SD_CONFIG_REG2_SD1_3P3V</B>\r
32244 </TD>\r
32245 <TD width=15% BGCOLOR=#FBF5EF>\r
32246 <B>23:23</B>\r
32247 </TD>\r
32248 <TD width=10% BGCOLOR=#FBF5EF>\r
32249 <B>800000</B>\r
32250 </TD>\r
32251 <TD width=10% BGCOLOR=#FBF5EF>\r
32252 <B>1</B>\r
32253 </TD>\r
32254 <TD width=15% BGCOLOR=#FBF5EF>\r
32255 <B>800000</B>\r
32256 </TD>\r
32257 <TD width=35% BGCOLOR=#FBF5EF>\r
32258 <B>3.3V Support 1: 3.3V supported 0: 3.3V not supported support</B>\r
32259 </TD>\r
32260 </TR>\r
32261 <TR valign="top">\r
32262 <TD width=15% BGCOLOR=#C0C0C0>\r
32263 <B>PSU_IOU_SLCR_SD_CONFIG_REG2@0XFF180320</B>\r
32264 </TD>\r
32265 <TD width=15% BGCOLOR=#C0C0C0>\r
32266 <B>31:0</B>\r
32267 </TD>\r
32268 <TD width=10% BGCOLOR=#C0C0C0>\r
32269 <B>33803380</B>\r
32270 </TD>\r
32271 <TD width=10% BGCOLOR=#C0C0C0>\r
32272 <B></B>\r
32273 </TD>\r
32274 <TD width=15% BGCOLOR=#C0C0C0>\r
32275 <B>2800280</B>\r
32276 </TD>\r
32277 <TD width=35% BGCOLOR=#C0C0C0>\r
32278 <B>SD Config Register 2</B>\r
32279 </TD>\r
32280 </TR>\r
32281 </TABLE>\r
32282 <P>\r
32283 <H1>CAN</H1>\r
32284 <H2><a name="RST_LPD_IOU2">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU2</a></H2>\r
32285 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32286 <TR valign="top">\r
32287 <TD width=15% BGCOLOR=#FFFF00>\r
32288 <B>Register Name</B>\r
32289 </TD>\r
32290 <TD width=15% BGCOLOR=#FFFF00>\r
32291 <B>Address</B>\r
32292 </TD>\r
32293 <TD width=10% BGCOLOR=#FFFF00>\r
32294 <B>Width</B>\r
32295 </TD>\r
32296 <TD width=10% BGCOLOR=#FFFF00>\r
32297 <B>Type</B>\r
32298 </TD>\r
32299 <TD width=15% BGCOLOR=#FFFF00>\r
32300 <B>Reset Value</B>\r
32301 </TD>\r
32302 <TD width=35% BGCOLOR=#FFFF00>\r
32303 <B>Description</B>\r
32304 </TD>\r
32305 </TR>\r
32306 <TR valign="top">\r
32307 <TD width=15% BGCOLOR=#FBF5EF>\r
32308 <B>RST_LPD_IOU2</B>\r
32309 </TD>\r
32310 <TD width=15% BGCOLOR=#FBF5EF>\r
32311 <B>0XFF5E0238</B>\r
32312 </TD>\r
32313 <TD width=10% BGCOLOR=#FBF5EF>\r
32314 <B>32</B>\r
32315 </TD>\r
32316 <TD width=10% BGCOLOR=#FBF5EF>\r
32317 <B>rw</B>\r
32318 </TD>\r
32319 <TD width=15% BGCOLOR=#FBF5EF>\r
32320 <B>0x00000000</B>\r
32321 </TD>\r
32322 <TD width=35% BGCOLOR=#FBF5EF>\r
32323 <B>--</B>\r
32324 </TD>\r
32325 </TR>\r
32326 </TABLE>\r
32327 <P>\r
32328 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32329 <TR valign="top">\r
32330 <TD width=15% BGCOLOR=#C0FFC0>\r
32331 <B>Field Name</B>\r
32332 </TD>\r
32333 <TD width=15% BGCOLOR=#C0FFC0>\r
32334 <B>Bits</B>\r
32335 </TD>\r
32336 <TD width=10% BGCOLOR=#C0FFC0>\r
32337 <B>Mask</B>\r
32338 </TD>\r
32339 <TD width=10% BGCOLOR=#C0FFC0>\r
32340 <B>Value</B>\r
32341 </TD>\r
32342 <TD width=15% BGCOLOR=#C0FFC0>\r
32343 <B>Shifted Value</B>\r
32344 </TD>\r
32345 <TD width=35% BGCOLOR=#C0FFC0>\r
32346 <B>Description</B>\r
32347 </TD>\r
32348 </TR>\r
32349 <TR valign="top">\r
32350 <TD width=15% BGCOLOR=#FBF5EF>\r
32351 <B>PSU_CRL_APB_RST_LPD_IOU2_CAN0_RESET</B>\r
32352 </TD>\r
32353 <TD width=15% BGCOLOR=#FBF5EF>\r
32354 <B>7:7</B>\r
32355 </TD>\r
32356 <TD width=10% BGCOLOR=#FBF5EF>\r
32357 <B>80</B>\r
32358 </TD>\r
32359 <TD width=10% BGCOLOR=#FBF5EF>\r
32360 <B>0</B>\r
32361 </TD>\r
32362 <TD width=15% BGCOLOR=#FBF5EF>\r
32363 <B>0</B>\r
32364 </TD>\r
32365 <TD width=35% BGCOLOR=#FBF5EF>\r
32366 <B>Block level reset</B>\r
32367 </TD>\r
32368 </TR>\r
32369 <TR valign="top">\r
32370 <TD width=15% BGCOLOR=#FBF5EF>\r
32371 <B>PSU_CRL_APB_RST_LPD_IOU2_CAN1_RESET</B>\r
32372 </TD>\r
32373 <TD width=15% BGCOLOR=#FBF5EF>\r
32374 <B>8:8</B>\r
32375 </TD>\r
32376 <TD width=10% BGCOLOR=#FBF5EF>\r
32377 <B>100</B>\r
32378 </TD>\r
32379 <TD width=10% BGCOLOR=#FBF5EF>\r
32380 <B>0</B>\r
32381 </TD>\r
32382 <TD width=15% BGCOLOR=#FBF5EF>\r
32383 <B>0</B>\r
32384 </TD>\r
32385 <TD width=35% BGCOLOR=#FBF5EF>\r
32386 <B>Block level reset</B>\r
32387 </TD>\r
32388 </TR>\r
32389 <TR valign="top">\r
32390 <TD width=15% BGCOLOR=#C0C0C0>\r
32391 <B>PSU_CRL_APB_RST_LPD_IOU2@0XFF5E0238</B>\r
32392 </TD>\r
32393 <TD width=15% BGCOLOR=#C0C0C0>\r
32394 <B>31:0</B>\r
32395 </TD>\r
32396 <TD width=10% BGCOLOR=#C0C0C0>\r
32397 <B>180</B>\r
32398 </TD>\r
32399 <TD width=10% BGCOLOR=#C0C0C0>\r
32400 <B></B>\r
32401 </TD>\r
32402 <TD width=15% BGCOLOR=#C0C0C0>\r
32403 <B>0</B>\r
32404 </TD>\r
32405 <TD width=35% BGCOLOR=#C0C0C0>\r
32406 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
32407 </TD>\r
32408 </TR>\r
32409 </TABLE>\r
32410 <P>\r
32411 <H1>I2C</H1>\r
32412 <H2><a name="RST_LPD_IOU2">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU2</a></H2>\r
32413 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32414 <TR valign="top">\r
32415 <TD width=15% BGCOLOR=#FFFF00>\r
32416 <B>Register Name</B>\r
32417 </TD>\r
32418 <TD width=15% BGCOLOR=#FFFF00>\r
32419 <B>Address</B>\r
32420 </TD>\r
32421 <TD width=10% BGCOLOR=#FFFF00>\r
32422 <B>Width</B>\r
32423 </TD>\r
32424 <TD width=10% BGCOLOR=#FFFF00>\r
32425 <B>Type</B>\r
32426 </TD>\r
32427 <TD width=15% BGCOLOR=#FFFF00>\r
32428 <B>Reset Value</B>\r
32429 </TD>\r
32430 <TD width=35% BGCOLOR=#FFFF00>\r
32431 <B>Description</B>\r
32432 </TD>\r
32433 </TR>\r
32434 <TR valign="top">\r
32435 <TD width=15% BGCOLOR=#FBF5EF>\r
32436 <B>RST_LPD_IOU2</B>\r
32437 </TD>\r
32438 <TD width=15% BGCOLOR=#FBF5EF>\r
32439 <B>0XFF5E0238</B>\r
32440 </TD>\r
32441 <TD width=10% BGCOLOR=#FBF5EF>\r
32442 <B>32</B>\r
32443 </TD>\r
32444 <TD width=10% BGCOLOR=#FBF5EF>\r
32445 <B>rw</B>\r
32446 </TD>\r
32447 <TD width=15% BGCOLOR=#FBF5EF>\r
32448 <B>0x00000000</B>\r
32449 </TD>\r
32450 <TD width=35% BGCOLOR=#FBF5EF>\r
32451 <B>--</B>\r
32452 </TD>\r
32453 </TR>\r
32454 </TABLE>\r
32455 <P>\r
32456 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32457 <TR valign="top">\r
32458 <TD width=15% BGCOLOR=#C0FFC0>\r
32459 <B>Field Name</B>\r
32460 </TD>\r
32461 <TD width=15% BGCOLOR=#C0FFC0>\r
32462 <B>Bits</B>\r
32463 </TD>\r
32464 <TD width=10% BGCOLOR=#C0FFC0>\r
32465 <B>Mask</B>\r
32466 </TD>\r
32467 <TD width=10% BGCOLOR=#C0FFC0>\r
32468 <B>Value</B>\r
32469 </TD>\r
32470 <TD width=15% BGCOLOR=#C0FFC0>\r
32471 <B>Shifted Value</B>\r
32472 </TD>\r
32473 <TD width=35% BGCOLOR=#C0FFC0>\r
32474 <B>Description</B>\r
32475 </TD>\r
32476 </TR>\r
32477 <TR valign="top">\r
32478 <TD width=15% BGCOLOR=#FBF5EF>\r
32479 <B>PSU_CRL_APB_RST_LPD_IOU2_I2C0_RESET</B>\r
32480 </TD>\r
32481 <TD width=15% BGCOLOR=#FBF5EF>\r
32482 <B>9:9</B>\r
32483 </TD>\r
32484 <TD width=10% BGCOLOR=#FBF5EF>\r
32485 <B>200</B>\r
32486 </TD>\r
32487 <TD width=10% BGCOLOR=#FBF5EF>\r
32488 <B>0</B>\r
32489 </TD>\r
32490 <TD width=15% BGCOLOR=#FBF5EF>\r
32491 <B>0</B>\r
32492 </TD>\r
32493 <TD width=35% BGCOLOR=#FBF5EF>\r
32494 <B>Block level reset</B>\r
32495 </TD>\r
32496 </TR>\r
32497 <TR valign="top">\r
32498 <TD width=15% BGCOLOR=#FBF5EF>\r
32499 <B>PSU_CRL_APB_RST_LPD_IOU2_I2C1_RESET</B>\r
32500 </TD>\r
32501 <TD width=15% BGCOLOR=#FBF5EF>\r
32502 <B>10:10</B>\r
32503 </TD>\r
32504 <TD width=10% BGCOLOR=#FBF5EF>\r
32505 <B>400</B>\r
32506 </TD>\r
32507 <TD width=10% BGCOLOR=#FBF5EF>\r
32508 <B>0</B>\r
32509 </TD>\r
32510 <TD width=15% BGCOLOR=#FBF5EF>\r
32511 <B>0</B>\r
32512 </TD>\r
32513 <TD width=35% BGCOLOR=#FBF5EF>\r
32514 <B>Block level reset</B>\r
32515 </TD>\r
32516 </TR>\r
32517 <TR valign="top">\r
32518 <TD width=15% BGCOLOR=#C0C0C0>\r
32519 <B>PSU_CRL_APB_RST_LPD_IOU2@0XFF5E0238</B>\r
32520 </TD>\r
32521 <TD width=15% BGCOLOR=#C0C0C0>\r
32522 <B>31:0</B>\r
32523 </TD>\r
32524 <TD width=10% BGCOLOR=#C0C0C0>\r
32525 <B>600</B>\r
32526 </TD>\r
32527 <TD width=10% BGCOLOR=#C0C0C0>\r
32528 <B></B>\r
32529 </TD>\r
32530 <TD width=15% BGCOLOR=#C0C0C0>\r
32531 <B>0</B>\r
32532 </TD>\r
32533 <TD width=35% BGCOLOR=#C0C0C0>\r
32534 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
32535 </TD>\r
32536 </TR>\r
32537 </TABLE>\r
32538 <P>\r
32539 <H1>SWDT</H1>\r
32540 <H1>SPI</H1>\r
32541 <H2><a name="RST_LPD_IOU2">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU2</a></H2>\r
32542 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32543 <TR valign="top">\r
32544 <TD width=15% BGCOLOR=#FFFF00>\r
32545 <B>Register Name</B>\r
32546 </TD>\r
32547 <TD width=15% BGCOLOR=#FFFF00>\r
32548 <B>Address</B>\r
32549 </TD>\r
32550 <TD width=10% BGCOLOR=#FFFF00>\r
32551 <B>Width</B>\r
32552 </TD>\r
32553 <TD width=10% BGCOLOR=#FFFF00>\r
32554 <B>Type</B>\r
32555 </TD>\r
32556 <TD width=15% BGCOLOR=#FFFF00>\r
32557 <B>Reset Value</B>\r
32558 </TD>\r
32559 <TD width=35% BGCOLOR=#FFFF00>\r
32560 <B>Description</B>\r
32561 </TD>\r
32562 </TR>\r
32563 <TR valign="top">\r
32564 <TD width=15% BGCOLOR=#FBF5EF>\r
32565 <B>RST_LPD_IOU2</B>\r
32566 </TD>\r
32567 <TD width=15% BGCOLOR=#FBF5EF>\r
32568 <B>0XFF5E0238</B>\r
32569 </TD>\r
32570 <TD width=10% BGCOLOR=#FBF5EF>\r
32571 <B>32</B>\r
32572 </TD>\r
32573 <TD width=10% BGCOLOR=#FBF5EF>\r
32574 <B>rw</B>\r
32575 </TD>\r
32576 <TD width=15% BGCOLOR=#FBF5EF>\r
32577 <B>0x00000000</B>\r
32578 </TD>\r
32579 <TD width=35% BGCOLOR=#FBF5EF>\r
32580 <B>--</B>\r
32581 </TD>\r
32582 </TR>\r
32583 </TABLE>\r
32584 <P>\r
32585 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32586 <TR valign="top">\r
32587 <TD width=15% BGCOLOR=#C0FFC0>\r
32588 <B>Field Name</B>\r
32589 </TD>\r
32590 <TD width=15% BGCOLOR=#C0FFC0>\r
32591 <B>Bits</B>\r
32592 </TD>\r
32593 <TD width=10% BGCOLOR=#C0FFC0>\r
32594 <B>Mask</B>\r
32595 </TD>\r
32596 <TD width=10% BGCOLOR=#C0FFC0>\r
32597 <B>Value</B>\r
32598 </TD>\r
32599 <TD width=15% BGCOLOR=#C0FFC0>\r
32600 <B>Shifted Value</B>\r
32601 </TD>\r
32602 <TD width=35% BGCOLOR=#C0FFC0>\r
32603 <B>Description</B>\r
32604 </TD>\r
32605 </TR>\r
32606 <TR valign="top">\r
32607 <TD width=15% BGCOLOR=#FBF5EF>\r
32608 <B>PSU_CRL_APB_RST_LPD_IOU2_SPI0_RESET</B>\r
32609 </TD>\r
32610 <TD width=15% BGCOLOR=#FBF5EF>\r
32611 <B>3:3</B>\r
32612 </TD>\r
32613 <TD width=10% BGCOLOR=#FBF5EF>\r
32614 <B>8</B>\r
32615 </TD>\r
32616 <TD width=10% BGCOLOR=#FBF5EF>\r
32617 <B>0</B>\r
32618 </TD>\r
32619 <TD width=15% BGCOLOR=#FBF5EF>\r
32620 <B>0</B>\r
32621 </TD>\r
32622 <TD width=35% BGCOLOR=#FBF5EF>\r
32623 <B>Block level reset</B>\r
32624 </TD>\r
32625 </TR>\r
32626 <TR valign="top">\r
32627 <TD width=15% BGCOLOR=#FBF5EF>\r
32628 <B>PSU_CRL_APB_RST_LPD_IOU2_SPI1_RESET</B>\r
32629 </TD>\r
32630 <TD width=15% BGCOLOR=#FBF5EF>\r
32631 <B>4:4</B>\r
32632 </TD>\r
32633 <TD width=10% BGCOLOR=#FBF5EF>\r
32634 <B>10</B>\r
32635 </TD>\r
32636 <TD width=10% BGCOLOR=#FBF5EF>\r
32637 <B>0</B>\r
32638 </TD>\r
32639 <TD width=15% BGCOLOR=#FBF5EF>\r
32640 <B>0</B>\r
32641 </TD>\r
32642 <TD width=35% BGCOLOR=#FBF5EF>\r
32643 <B>Block level reset</B>\r
32644 </TD>\r
32645 </TR>\r
32646 <TR valign="top">\r
32647 <TD width=15% BGCOLOR=#C0C0C0>\r
32648 <B>PSU_CRL_APB_RST_LPD_IOU2@0XFF5E0238</B>\r
32649 </TD>\r
32650 <TD width=15% BGCOLOR=#C0C0C0>\r
32651 <B>31:0</B>\r
32652 </TD>\r
32653 <TD width=10% BGCOLOR=#C0C0C0>\r
32654 <B>18</B>\r
32655 </TD>\r
32656 <TD width=10% BGCOLOR=#C0C0C0>\r
32657 <B></B>\r
32658 </TD>\r
32659 <TD width=15% BGCOLOR=#C0C0C0>\r
32660 <B>0</B>\r
32661 </TD>\r
32662 <TD width=35% BGCOLOR=#C0C0C0>\r
32663 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
32664 </TD>\r
32665 </TR>\r
32666 </TABLE>\r
32667 <P>\r
32668 <H1>TTC</H1>\r
32669 <H2><a name="RST_LPD_IOU2">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU2</a></H2>\r
32670 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32671 <TR valign="top">\r
32672 <TD width=15% BGCOLOR=#FFFF00>\r
32673 <B>Register Name</B>\r
32674 </TD>\r
32675 <TD width=15% BGCOLOR=#FFFF00>\r
32676 <B>Address</B>\r
32677 </TD>\r
32678 <TD width=10% BGCOLOR=#FFFF00>\r
32679 <B>Width</B>\r
32680 </TD>\r
32681 <TD width=10% BGCOLOR=#FFFF00>\r
32682 <B>Type</B>\r
32683 </TD>\r
32684 <TD width=15% BGCOLOR=#FFFF00>\r
32685 <B>Reset Value</B>\r
32686 </TD>\r
32687 <TD width=35% BGCOLOR=#FFFF00>\r
32688 <B>Description</B>\r
32689 </TD>\r
32690 </TR>\r
32691 <TR valign="top">\r
32692 <TD width=15% BGCOLOR=#FBF5EF>\r
32693 <B>RST_LPD_IOU2</B>\r
32694 </TD>\r
32695 <TD width=15% BGCOLOR=#FBF5EF>\r
32696 <B>0XFF5E0238</B>\r
32697 </TD>\r
32698 <TD width=10% BGCOLOR=#FBF5EF>\r
32699 <B>32</B>\r
32700 </TD>\r
32701 <TD width=10% BGCOLOR=#FBF5EF>\r
32702 <B>rw</B>\r
32703 </TD>\r
32704 <TD width=15% BGCOLOR=#FBF5EF>\r
32705 <B>0x00000000</B>\r
32706 </TD>\r
32707 <TD width=35% BGCOLOR=#FBF5EF>\r
32708 <B>--</B>\r
32709 </TD>\r
32710 </TR>\r
32711 </TABLE>\r
32712 <P>\r
32713 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32714 <TR valign="top">\r
32715 <TD width=15% BGCOLOR=#C0FFC0>\r
32716 <B>Field Name</B>\r
32717 </TD>\r
32718 <TD width=15% BGCOLOR=#C0FFC0>\r
32719 <B>Bits</B>\r
32720 </TD>\r
32721 <TD width=10% BGCOLOR=#C0FFC0>\r
32722 <B>Mask</B>\r
32723 </TD>\r
32724 <TD width=10% BGCOLOR=#C0FFC0>\r
32725 <B>Value</B>\r
32726 </TD>\r
32727 <TD width=15% BGCOLOR=#C0FFC0>\r
32728 <B>Shifted Value</B>\r
32729 </TD>\r
32730 <TD width=35% BGCOLOR=#C0FFC0>\r
32731 <B>Description</B>\r
32732 </TD>\r
32733 </TR>\r
32734 <TR valign="top">\r
32735 <TD width=15% BGCOLOR=#FBF5EF>\r
32736 <B>PSU_CRL_APB_RST_LPD_IOU2_TTC0_RESET</B>\r
32737 </TD>\r
32738 <TD width=15% BGCOLOR=#FBF5EF>\r
32739 <B>11:11</B>\r
32740 </TD>\r
32741 <TD width=10% BGCOLOR=#FBF5EF>\r
32742 <B>800</B>\r
32743 </TD>\r
32744 <TD width=10% BGCOLOR=#FBF5EF>\r
32745 <B>0</B>\r
32746 </TD>\r
32747 <TD width=15% BGCOLOR=#FBF5EF>\r
32748 <B>0</B>\r
32749 </TD>\r
32750 <TD width=35% BGCOLOR=#FBF5EF>\r
32751 <B>Block level reset</B>\r
32752 </TD>\r
32753 </TR>\r
32754 <TR valign="top">\r
32755 <TD width=15% BGCOLOR=#FBF5EF>\r
32756 <B>PSU_CRL_APB_RST_LPD_IOU2_TTC1_RESET</B>\r
32757 </TD>\r
32758 <TD width=15% BGCOLOR=#FBF5EF>\r
32759 <B>12:12</B>\r
32760 </TD>\r
32761 <TD width=10% BGCOLOR=#FBF5EF>\r
32762 <B>1000</B>\r
32763 </TD>\r
32764 <TD width=10% BGCOLOR=#FBF5EF>\r
32765 <B>0</B>\r
32766 </TD>\r
32767 <TD width=15% BGCOLOR=#FBF5EF>\r
32768 <B>0</B>\r
32769 </TD>\r
32770 <TD width=35% BGCOLOR=#FBF5EF>\r
32771 <B>Block level reset</B>\r
32772 </TD>\r
32773 </TR>\r
32774 <TR valign="top">\r
32775 <TD width=15% BGCOLOR=#FBF5EF>\r
32776 <B>PSU_CRL_APB_RST_LPD_IOU2_TTC2_RESET</B>\r
32777 </TD>\r
32778 <TD width=15% BGCOLOR=#FBF5EF>\r
32779 <B>13:13</B>\r
32780 </TD>\r
32781 <TD width=10% BGCOLOR=#FBF5EF>\r
32782 <B>2000</B>\r
32783 </TD>\r
32784 <TD width=10% BGCOLOR=#FBF5EF>\r
32785 <B>0</B>\r
32786 </TD>\r
32787 <TD width=15% BGCOLOR=#FBF5EF>\r
32788 <B>0</B>\r
32789 </TD>\r
32790 <TD width=35% BGCOLOR=#FBF5EF>\r
32791 <B>Block level reset</B>\r
32792 </TD>\r
32793 </TR>\r
32794 <TR valign="top">\r
32795 <TD width=15% BGCOLOR=#FBF5EF>\r
32796 <B>PSU_CRL_APB_RST_LPD_IOU2_TTC3_RESET</B>\r
32797 </TD>\r
32798 <TD width=15% BGCOLOR=#FBF5EF>\r
32799 <B>14:14</B>\r
32800 </TD>\r
32801 <TD width=10% BGCOLOR=#FBF5EF>\r
32802 <B>4000</B>\r
32803 </TD>\r
32804 <TD width=10% BGCOLOR=#FBF5EF>\r
32805 <B>0</B>\r
32806 </TD>\r
32807 <TD width=15% BGCOLOR=#FBF5EF>\r
32808 <B>0</B>\r
32809 </TD>\r
32810 <TD width=35% BGCOLOR=#FBF5EF>\r
32811 <B>Block level reset</B>\r
32812 </TD>\r
32813 </TR>\r
32814 <TR valign="top">\r
32815 <TD width=15% BGCOLOR=#C0C0C0>\r
32816 <B>PSU_CRL_APB_RST_LPD_IOU2@0XFF5E0238</B>\r
32817 </TD>\r
32818 <TD width=15% BGCOLOR=#C0C0C0>\r
32819 <B>31:0</B>\r
32820 </TD>\r
32821 <TD width=10% BGCOLOR=#C0C0C0>\r
32822 <B>7800</B>\r
32823 </TD>\r
32824 <TD width=10% BGCOLOR=#C0C0C0>\r
32825 <B></B>\r
32826 </TD>\r
32827 <TD width=15% BGCOLOR=#C0C0C0>\r
32828 <B>0</B>\r
32829 </TD>\r
32830 <TD width=35% BGCOLOR=#C0C0C0>\r
32831 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
32832 </TD>\r
32833 </TR>\r
32834 </TABLE>\r
32835 <P>\r
32836 <H1>UART</H1>\r
32837 <H2><a name="RST_LPD_IOU2">Register (<A href=#mod___slcr> slcr </A>)RST_LPD_IOU2</a></H2>\r
32838 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32839 <TR valign="top">\r
32840 <TD width=15% BGCOLOR=#FFFF00>\r
32841 <B>Register Name</B>\r
32842 </TD>\r
32843 <TD width=15% BGCOLOR=#FFFF00>\r
32844 <B>Address</B>\r
32845 </TD>\r
32846 <TD width=10% BGCOLOR=#FFFF00>\r
32847 <B>Width</B>\r
32848 </TD>\r
32849 <TD width=10% BGCOLOR=#FFFF00>\r
32850 <B>Type</B>\r
32851 </TD>\r
32852 <TD width=15% BGCOLOR=#FFFF00>\r
32853 <B>Reset Value</B>\r
32854 </TD>\r
32855 <TD width=35% BGCOLOR=#FFFF00>\r
32856 <B>Description</B>\r
32857 </TD>\r
32858 </TR>\r
32859 <TR valign="top">\r
32860 <TD width=15% BGCOLOR=#FBF5EF>\r
32861 <B>RST_LPD_IOU2</B>\r
32862 </TD>\r
32863 <TD width=15% BGCOLOR=#FBF5EF>\r
32864 <B>0XFF5E0238</B>\r
32865 </TD>\r
32866 <TD width=10% BGCOLOR=#FBF5EF>\r
32867 <B>32</B>\r
32868 </TD>\r
32869 <TD width=10% BGCOLOR=#FBF5EF>\r
32870 <B>rw</B>\r
32871 </TD>\r
32872 <TD width=15% BGCOLOR=#FBF5EF>\r
32873 <B>0x00000000</B>\r
32874 </TD>\r
32875 <TD width=35% BGCOLOR=#FBF5EF>\r
32876 <B>--</B>\r
32877 </TD>\r
32878 </TR>\r
32879 </TABLE>\r
32880 <P>\r
32881 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32882 <TR valign="top">\r
32883 <TD width=15% BGCOLOR=#C0FFC0>\r
32884 <B>Field Name</B>\r
32885 </TD>\r
32886 <TD width=15% BGCOLOR=#C0FFC0>\r
32887 <B>Bits</B>\r
32888 </TD>\r
32889 <TD width=10% BGCOLOR=#C0FFC0>\r
32890 <B>Mask</B>\r
32891 </TD>\r
32892 <TD width=10% BGCOLOR=#C0FFC0>\r
32893 <B>Value</B>\r
32894 </TD>\r
32895 <TD width=15% BGCOLOR=#C0FFC0>\r
32896 <B>Shifted Value</B>\r
32897 </TD>\r
32898 <TD width=35% BGCOLOR=#C0FFC0>\r
32899 <B>Description</B>\r
32900 </TD>\r
32901 </TR>\r
32902 <TR valign="top">\r
32903 <TD width=15% BGCOLOR=#FBF5EF>\r
32904 <B>PSU_CRL_APB_RST_LPD_IOU2_UART0_RESET</B>\r
32905 </TD>\r
32906 <TD width=15% BGCOLOR=#FBF5EF>\r
32907 <B>1:1</B>\r
32908 </TD>\r
32909 <TD width=10% BGCOLOR=#FBF5EF>\r
32910 <B>2</B>\r
32911 </TD>\r
32912 <TD width=10% BGCOLOR=#FBF5EF>\r
32913 <B>0</B>\r
32914 </TD>\r
32915 <TD width=15% BGCOLOR=#FBF5EF>\r
32916 <B>0</B>\r
32917 </TD>\r
32918 <TD width=35% BGCOLOR=#FBF5EF>\r
32919 <B>Block level reset</B>\r
32920 </TD>\r
32921 </TR>\r
32922 <TR valign="top">\r
32923 <TD width=15% BGCOLOR=#FBF5EF>\r
32924 <B>PSU_CRL_APB_RST_LPD_IOU2_UART1_RESET</B>\r
32925 </TD>\r
32926 <TD width=15% BGCOLOR=#FBF5EF>\r
32927 <B>2:2</B>\r
32928 </TD>\r
32929 <TD width=10% BGCOLOR=#FBF5EF>\r
32930 <B>4</B>\r
32931 </TD>\r
32932 <TD width=10% BGCOLOR=#FBF5EF>\r
32933 <B>0</B>\r
32934 </TD>\r
32935 <TD width=15% BGCOLOR=#FBF5EF>\r
32936 <B>0</B>\r
32937 </TD>\r
32938 <TD width=35% BGCOLOR=#FBF5EF>\r
32939 <B>Block level reset</B>\r
32940 </TD>\r
32941 </TR>\r
32942 <TR valign="top">\r
32943 <TD width=15% BGCOLOR=#C0C0C0>\r
32944 <B>PSU_CRL_APB_RST_LPD_IOU2@0XFF5E0238</B>\r
32945 </TD>\r
32946 <TD width=15% BGCOLOR=#C0C0C0>\r
32947 <B>31:0</B>\r
32948 </TD>\r
32949 <TD width=10% BGCOLOR=#C0C0C0>\r
32950 <B>6</B>\r
32951 </TD>\r
32952 <TD width=10% BGCOLOR=#C0C0C0>\r
32953 <B></B>\r
32954 </TD>\r
32955 <TD width=15% BGCOLOR=#C0C0C0>\r
32956 <B>0</B>\r
32957 </TD>\r
32958 <TD width=35% BGCOLOR=#C0C0C0>\r
32959 <B>Software control register for the IOU block. Each bit will cause a singlerperipheral or part of the peripheral to be reset.</B>\r
32960 </TD>\r
32961 </TR>\r
32962 </TABLE>\r
32963 <P>\r
32964 <H2><a name="Baud_rate_divider_reg0">Register (<A href=#mod___slcr> slcr </A>)Baud_rate_divider_reg0</a></H2>\r
32965 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
32966 <TR valign="top">\r
32967 <TD width=15% BGCOLOR=#FFFF00>\r
32968 <B>Register Name</B>\r
32969 </TD>\r
32970 <TD width=15% BGCOLOR=#FFFF00>\r
32971 <B>Address</B>\r
32972 </TD>\r
32973 <TD width=10% BGCOLOR=#FFFF00>\r
32974 <B>Width</B>\r
32975 </TD>\r
32976 <TD width=10% BGCOLOR=#FFFF00>\r
32977 <B>Type</B>\r
32978 </TD>\r
32979 <TD width=15% BGCOLOR=#FFFF00>\r
32980 <B>Reset Value</B>\r
32981 </TD>\r
32982 <TD width=35% BGCOLOR=#FFFF00>\r
32983 <B>Description</B>\r
32984 </TD>\r
32985 </TR>\r
32986 <TR valign="top">\r
32987 <TD width=15% BGCOLOR=#FBF5EF>\r
32988 <B>Baud_rate_divider_reg0</B>\r
32989 </TD>\r
32990 <TD width=15% BGCOLOR=#FBF5EF>\r
32991 <B>0XFF000034</B>\r
32992 </TD>\r
32993 <TD width=10% BGCOLOR=#FBF5EF>\r
32994 <B>32</B>\r
32995 </TD>\r
32996 <TD width=10% BGCOLOR=#FBF5EF>\r
32997 <B>rw</B>\r
32998 </TD>\r
32999 <TD width=15% BGCOLOR=#FBF5EF>\r
33000 <B>0x00000000</B>\r
33001 </TD>\r
33002 <TD width=35% BGCOLOR=#FBF5EF>\r
33003 <B>--</B>\r
33004 </TD>\r
33005 </TR>\r
33006 </TABLE>\r
33007 <P>\r
33008 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33009 <TR valign="top">\r
33010 <TD width=15% BGCOLOR=#C0FFC0>\r
33011 <B>Field Name</B>\r
33012 </TD>\r
33013 <TD width=15% BGCOLOR=#C0FFC0>\r
33014 <B>Bits</B>\r
33015 </TD>\r
33016 <TD width=10% BGCOLOR=#C0FFC0>\r
33017 <B>Mask</B>\r
33018 </TD>\r
33019 <TD width=10% BGCOLOR=#C0FFC0>\r
33020 <B>Value</B>\r
33021 </TD>\r
33022 <TD width=15% BGCOLOR=#C0FFC0>\r
33023 <B>Shifted Value</B>\r
33024 </TD>\r
33025 <TD width=35% BGCOLOR=#C0FFC0>\r
33026 <B>Description</B>\r
33027 </TD>\r
33028 </TR>\r
33029 <TR valign="top">\r
33030 <TD width=15% BGCOLOR=#FBF5EF>\r
33031 <B>PSU_UART0_BAUD_RATE_DIVIDER_REG0_BDIV</B>\r
33032 </TD>\r
33033 <TD width=15% BGCOLOR=#FBF5EF>\r
33034 <B>7:0</B>\r
33035 </TD>\r
33036 <TD width=10% BGCOLOR=#FBF5EF>\r
33037 <B>ff</B>\r
33038 </TD>\r
33039 <TD width=10% BGCOLOR=#FBF5EF>\r
33040 <B>0</B>\r
33041 </TD>\r
33042 <TD width=15% BGCOLOR=#FBF5EF>\r
33043 <B>0</B>\r
33044 </TD>\r
33045 <TD width=35% BGCOLOR=#FBF5EF>\r
33046 <B>Baud rate divider value: 0 - 3: ignored 4 - 255: Baud rate</B>\r
33047 </TD>\r
33048 </TR>\r
33049 <TR valign="top">\r
33050 <TD width=15% BGCOLOR=#C0C0C0>\r
33051 <B>PSU_UART0_BAUD_RATE_DIVIDER_REG0@0XFF000034</B>\r
33052 </TD>\r
33053 <TD width=15% BGCOLOR=#C0C0C0>\r
33054 <B>31:0</B>\r
33055 </TD>\r
33056 <TD width=10% BGCOLOR=#C0C0C0>\r
33057 <B>ff</B>\r
33058 </TD>\r
33059 <TD width=10% BGCOLOR=#C0C0C0>\r
33060 <B></B>\r
33061 </TD>\r
33062 <TD width=15% BGCOLOR=#C0C0C0>\r
33063 <B>0</B>\r
33064 </TD>\r
33065 <TD width=35% BGCOLOR=#C0C0C0>\r
33066 <B>Baud Rate Divider Register</B>\r
33067 </TD>\r
33068 </TR>\r
33069 </TABLE>\r
33070 <P>\r
33071 <H2><a name="Baud_rate_gen_reg0">Register (<A href=#mod___slcr> slcr </A>)Baud_rate_gen_reg0</a></H2>\r
33072 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33073 <TR valign="top">\r
33074 <TD width=15% BGCOLOR=#FFFF00>\r
33075 <B>Register Name</B>\r
33076 </TD>\r
33077 <TD width=15% BGCOLOR=#FFFF00>\r
33078 <B>Address</B>\r
33079 </TD>\r
33080 <TD width=10% BGCOLOR=#FFFF00>\r
33081 <B>Width</B>\r
33082 </TD>\r
33083 <TD width=10% BGCOLOR=#FFFF00>\r
33084 <B>Type</B>\r
33085 </TD>\r
33086 <TD width=15% BGCOLOR=#FFFF00>\r
33087 <B>Reset Value</B>\r
33088 </TD>\r
33089 <TD width=35% BGCOLOR=#FFFF00>\r
33090 <B>Description</B>\r
33091 </TD>\r
33092 </TR>\r
33093 <TR valign="top">\r
33094 <TD width=15% BGCOLOR=#FBF5EF>\r
33095 <B>Baud_rate_gen_reg0</B>\r
33096 </TD>\r
33097 <TD width=15% BGCOLOR=#FBF5EF>\r
33098 <B>0XFF000018</B>\r
33099 </TD>\r
33100 <TD width=10% BGCOLOR=#FBF5EF>\r
33101 <B>32</B>\r
33102 </TD>\r
33103 <TD width=10% BGCOLOR=#FBF5EF>\r
33104 <B>rw</B>\r
33105 </TD>\r
33106 <TD width=15% BGCOLOR=#FBF5EF>\r
33107 <B>0x00000000</B>\r
33108 </TD>\r
33109 <TD width=35% BGCOLOR=#FBF5EF>\r
33110 <B>--</B>\r
33111 </TD>\r
33112 </TR>\r
33113 </TABLE>\r
33114 <P>\r
33115 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33116 <TR valign="top">\r
33117 <TD width=15% BGCOLOR=#C0FFC0>\r
33118 <B>Field Name</B>\r
33119 </TD>\r
33120 <TD width=15% BGCOLOR=#C0FFC0>\r
33121 <B>Bits</B>\r
33122 </TD>\r
33123 <TD width=10% BGCOLOR=#C0FFC0>\r
33124 <B>Mask</B>\r
33125 </TD>\r
33126 <TD width=10% BGCOLOR=#C0FFC0>\r
33127 <B>Value</B>\r
33128 </TD>\r
33129 <TD width=15% BGCOLOR=#C0FFC0>\r
33130 <B>Shifted Value</B>\r
33131 </TD>\r
33132 <TD width=35% BGCOLOR=#C0FFC0>\r
33133 <B>Description</B>\r
33134 </TD>\r
33135 </TR>\r
33136 <TR valign="top">\r
33137 <TD width=15% BGCOLOR=#FBF5EF>\r
33138 <B>PSU_UART0_BAUD_RATE_GEN_REG0_CD</B>\r
33139 </TD>\r
33140 <TD width=15% BGCOLOR=#FBF5EF>\r
33141 <B>15:0</B>\r
33142 </TD>\r
33143 <TD width=10% BGCOLOR=#FBF5EF>\r
33144 <B>ffff</B>\r
33145 </TD>\r
33146 <TD width=10% BGCOLOR=#FBF5EF>\r
33147 <B>0</B>\r
33148 </TD>\r
33149 <TD width=15% BGCOLOR=#FBF5EF>\r
33150 <B>0</B>\r
33151 </TD>\r
33152 <TD width=35% BGCOLOR=#FBF5EF>\r
33153 <B>Baud Rate Clock Divisor Value: 0: Disables baud_sample 1: Clock divisor bypass (baud_sample = sel_clk) 2 - 65535: baud_sample</B>\r
33154 </TD>\r
33155 </TR>\r
33156 <TR valign="top">\r
33157 <TD width=15% BGCOLOR=#C0C0C0>\r
33158 <B>PSU_UART0_BAUD_RATE_GEN_REG0@0XFF000018</B>\r
33159 </TD>\r
33160 <TD width=15% BGCOLOR=#C0C0C0>\r
33161 <B>31:0</B>\r
33162 </TD>\r
33163 <TD width=10% BGCOLOR=#C0C0C0>\r
33164 <B>ffff</B>\r
33165 </TD>\r
33166 <TD width=10% BGCOLOR=#C0C0C0>\r
33167 <B></B>\r
33168 </TD>\r
33169 <TD width=15% BGCOLOR=#C0C0C0>\r
33170 <B>0</B>\r
33171 </TD>\r
33172 <TD width=35% BGCOLOR=#C0C0C0>\r
33173 <B>Baud Rate Generator Register.</B>\r
33174 </TD>\r
33175 </TR>\r
33176 </TABLE>\r
33177 <P>\r
33178 <H2><a name="Control_reg0">Register (<A href=#mod___slcr> slcr </A>)Control_reg0</a></H2>\r
33179 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33180 <TR valign="top">\r
33181 <TD width=15% BGCOLOR=#FFFF00>\r
33182 <B>Register Name</B>\r
33183 </TD>\r
33184 <TD width=15% BGCOLOR=#FFFF00>\r
33185 <B>Address</B>\r
33186 </TD>\r
33187 <TD width=10% BGCOLOR=#FFFF00>\r
33188 <B>Width</B>\r
33189 </TD>\r
33190 <TD width=10% BGCOLOR=#FFFF00>\r
33191 <B>Type</B>\r
33192 </TD>\r
33193 <TD width=15% BGCOLOR=#FFFF00>\r
33194 <B>Reset Value</B>\r
33195 </TD>\r
33196 <TD width=35% BGCOLOR=#FFFF00>\r
33197 <B>Description</B>\r
33198 </TD>\r
33199 </TR>\r
33200 <TR valign="top">\r
33201 <TD width=15% BGCOLOR=#FBF5EF>\r
33202 <B>Control_reg0</B>\r
33203 </TD>\r
33204 <TD width=15% BGCOLOR=#FBF5EF>\r
33205 <B>0XFF000000</B>\r
33206 </TD>\r
33207 <TD width=10% BGCOLOR=#FBF5EF>\r
33208 <B>32</B>\r
33209 </TD>\r
33210 <TD width=10% BGCOLOR=#FBF5EF>\r
33211 <B>rw</B>\r
33212 </TD>\r
33213 <TD width=15% BGCOLOR=#FBF5EF>\r
33214 <B>0x00000000</B>\r
33215 </TD>\r
33216 <TD width=35% BGCOLOR=#FBF5EF>\r
33217 <B>--</B>\r
33218 </TD>\r
33219 </TR>\r
33220 </TABLE>\r
33221 <P>\r
33222 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33223 <TR valign="top">\r
33224 <TD width=15% BGCOLOR=#C0FFC0>\r
33225 <B>Field Name</B>\r
33226 </TD>\r
33227 <TD width=15% BGCOLOR=#C0FFC0>\r
33228 <B>Bits</B>\r
33229 </TD>\r
33230 <TD width=10% BGCOLOR=#C0FFC0>\r
33231 <B>Mask</B>\r
33232 </TD>\r
33233 <TD width=10% BGCOLOR=#C0FFC0>\r
33234 <B>Value</B>\r
33235 </TD>\r
33236 <TD width=15% BGCOLOR=#C0FFC0>\r
33237 <B>Shifted Value</B>\r
33238 </TD>\r
33239 <TD width=35% BGCOLOR=#C0FFC0>\r
33240 <B>Description</B>\r
33241 </TD>\r
33242 </TR>\r
33243 <TR valign="top">\r
33244 <TD width=15% BGCOLOR=#FBF5EF>\r
33245 <B>PSU_UART0_CONTROL_REG0_STPBRK</B>\r
33246 </TD>\r
33247 <TD width=15% BGCOLOR=#FBF5EF>\r
33248 <B>8:8</B>\r
33249 </TD>\r
33250 <TD width=10% BGCOLOR=#FBF5EF>\r
33251 <B>100</B>\r
33252 </TD>\r
33253 <TD width=10% BGCOLOR=#FBF5EF>\r
33254 <B>0</B>\r
33255 </TD>\r
33256 <TD width=15% BGCOLOR=#FBF5EF>\r
33257 <B>0</B>\r
33258 </TD>\r
33259 <TD width=35% BGCOLOR=#FBF5EF>\r
33260 <B>Stop transmitter break: 0: no affect 1: stop transmission of the break after a minimum of one character length and transmit a high level during 12 bit periods. It can be set regardless of the value of STTBRK.</B>\r
33261 </TD>\r
33262 </TR>\r
33263 <TR valign="top">\r
33264 <TD width=15% BGCOLOR=#FBF5EF>\r
33265 <B>PSU_UART0_CONTROL_REG0_STTBRK</B>\r
33266 </TD>\r
33267 <TD width=15% BGCOLOR=#FBF5EF>\r
33268 <B>7:7</B>\r
33269 </TD>\r
33270 <TD width=10% BGCOLOR=#FBF5EF>\r
33271 <B>80</B>\r
33272 </TD>\r
33273 <TD width=10% BGCOLOR=#FBF5EF>\r
33274 <B>0</B>\r
33275 </TD>\r
33276 <TD width=15% BGCOLOR=#FBF5EF>\r
33277 <B>0</B>\r
33278 </TD>\r
33279 <TD width=35% BGCOLOR=#FBF5EF>\r
33280 <B>Start transmitter break: 0: no affect 1: start to transmit a break after the characters currently present in the FIFO and the transmit shift register have been transmitted. It can only be set if STPBRK (Stop transmitter break) is not high.</B>\r
33281 </TD>\r
33282 </TR>\r
33283 <TR valign="top">\r
33284 <TD width=15% BGCOLOR=#FBF5EF>\r
33285 <B>PSU_UART0_CONTROL_REG0_RSTTO</B>\r
33286 </TD>\r
33287 <TD width=15% BGCOLOR=#FBF5EF>\r
33288 <B>6:6</B>\r
33289 </TD>\r
33290 <TD width=10% BGCOLOR=#FBF5EF>\r
33291 <B>40</B>\r
33292 </TD>\r
33293 <TD width=10% BGCOLOR=#FBF5EF>\r
33294 <B>0</B>\r
33295 </TD>\r
33296 <TD width=15% BGCOLOR=#FBF5EF>\r
33297 <B>0</B>\r
33298 </TD>\r
33299 <TD width=35% BGCOLOR=#FBF5EF>\r
33300 <B>Restart receiver timeout counter: 1: receiver timeout counter is restarted. This bit is self clearing once the restart has completed.</B>\r
33301 </TD>\r
33302 </TR>\r
33303 <TR valign="top">\r
33304 <TD width=15% BGCOLOR=#FBF5EF>\r
33305 <B>PSU_UART0_CONTROL_REG0_TXDIS</B>\r
33306 </TD>\r
33307 <TD width=15% BGCOLOR=#FBF5EF>\r
33308 <B>5:5</B>\r
33309 </TD>\r
33310 <TD width=10% BGCOLOR=#FBF5EF>\r
33311 <B>20</B>\r
33312 </TD>\r
33313 <TD width=10% BGCOLOR=#FBF5EF>\r
33314 <B>0</B>\r
33315 </TD>\r
33316 <TD width=15% BGCOLOR=#FBF5EF>\r
33317 <B>0</B>\r
33318 </TD>\r
33319 <TD width=35% BGCOLOR=#FBF5EF>\r
33320 <B>Transmit disable: 0: enable transmitter 1: disable transmitter</B>\r
33321 </TD>\r
33322 </TR>\r
33323 <TR valign="top">\r
33324 <TD width=15% BGCOLOR=#FBF5EF>\r
33325 <B>PSU_UART0_CONTROL_REG0_TXEN</B>\r
33326 </TD>\r
33327 <TD width=15% BGCOLOR=#FBF5EF>\r
33328 <B>4:4</B>\r
33329 </TD>\r
33330 <TD width=10% BGCOLOR=#FBF5EF>\r
33331 <B>10</B>\r
33332 </TD>\r
33333 <TD width=10% BGCOLOR=#FBF5EF>\r
33334 <B>1</B>\r
33335 </TD>\r
33336 <TD width=15% BGCOLOR=#FBF5EF>\r
33337 <B>10</B>\r
33338 </TD>\r
33339 <TD width=35% BGCOLOR=#FBF5EF>\r
33340 <B>Transmit enable: 0: disable transmitter 1: enable transmitter, provided the TXDIS field is set to 0.</B>\r
33341 </TD>\r
33342 </TR>\r
33343 <TR valign="top">\r
33344 <TD width=15% BGCOLOR=#FBF5EF>\r
33345 <B>PSU_UART0_CONTROL_REG0_RXDIS</B>\r
33346 </TD>\r
33347 <TD width=15% BGCOLOR=#FBF5EF>\r
33348 <B>3:3</B>\r
33349 </TD>\r
33350 <TD width=10% BGCOLOR=#FBF5EF>\r
33351 <B>8</B>\r
33352 </TD>\r
33353 <TD width=10% BGCOLOR=#FBF5EF>\r
33354 <B>0</B>\r
33355 </TD>\r
33356 <TD width=15% BGCOLOR=#FBF5EF>\r
33357 <B>0</B>\r
33358 </TD>\r
33359 <TD width=35% BGCOLOR=#FBF5EF>\r
33360 <B>Receive disable: 0: enable 1: disable, regardless of the value of RXEN</B>\r
33361 </TD>\r
33362 </TR>\r
33363 <TR valign="top">\r
33364 <TD width=15% BGCOLOR=#FBF5EF>\r
33365 <B>PSU_UART0_CONTROL_REG0_RXEN</B>\r
33366 </TD>\r
33367 <TD width=15% BGCOLOR=#FBF5EF>\r
33368 <B>2:2</B>\r
33369 </TD>\r
33370 <TD width=10% BGCOLOR=#FBF5EF>\r
33371 <B>4</B>\r
33372 </TD>\r
33373 <TD width=10% BGCOLOR=#FBF5EF>\r
33374 <B>1</B>\r
33375 </TD>\r
33376 <TD width=15% BGCOLOR=#FBF5EF>\r
33377 <B>4</B>\r
33378 </TD>\r
33379 <TD width=35% BGCOLOR=#FBF5EF>\r
33380 <B>Receive enable: 0: disable 1: enable When set to one, the receiver logic is enabled, provided the RXDIS field is set to zero.</B>\r
33381 </TD>\r
33382 </TR>\r
33383 <TR valign="top">\r
33384 <TD width=15% BGCOLOR=#FBF5EF>\r
33385 <B>PSU_UART0_CONTROL_REG0_TXRES</B>\r
33386 </TD>\r
33387 <TD width=15% BGCOLOR=#FBF5EF>\r
33388 <B>1:1</B>\r
33389 </TD>\r
33390 <TD width=10% BGCOLOR=#FBF5EF>\r
33391 <B>2</B>\r
33392 </TD>\r
33393 <TD width=10% BGCOLOR=#FBF5EF>\r
33394 <B>1</B>\r
33395 </TD>\r
33396 <TD width=15% BGCOLOR=#FBF5EF>\r
33397 <B>2</B>\r
33398 </TD>\r
33399 <TD width=35% BGCOLOR=#FBF5EF>\r
33400 <B>Software reset for Tx data path: 0: no affect 1: transmitter logic is reset and all pending transmitter data is discarded This bit is self clearing once the reset has completed.</B>\r
33401 </TD>\r
33402 </TR>\r
33403 <TR valign="top">\r
33404 <TD width=15% BGCOLOR=#FBF5EF>\r
33405 <B>PSU_UART0_CONTROL_REG0_RXRES</B>\r
33406 </TD>\r
33407 <TD width=15% BGCOLOR=#FBF5EF>\r
33408 <B>0:0</B>\r
33409 </TD>\r
33410 <TD width=10% BGCOLOR=#FBF5EF>\r
33411 <B>1</B>\r
33412 </TD>\r
33413 <TD width=10% BGCOLOR=#FBF5EF>\r
33414 <B>1</B>\r
33415 </TD>\r
33416 <TD width=15% BGCOLOR=#FBF5EF>\r
33417 <B>1</B>\r
33418 </TD>\r
33419 <TD width=35% BGCOLOR=#FBF5EF>\r
33420 <B>Software reset for Rx data path: 0: no affect 1: receiver logic is reset and all pending receiver data is discarded. This bit is self clearing once the reset has completed.</B>\r
33421 </TD>\r
33422 </TR>\r
33423 <TR valign="top">\r
33424 <TD width=15% BGCOLOR=#C0C0C0>\r
33425 <B>PSU_UART0_CONTROL_REG0@0XFF000000</B>\r
33426 </TD>\r
33427 <TD width=15% BGCOLOR=#C0C0C0>\r
33428 <B>31:0</B>\r
33429 </TD>\r
33430 <TD width=10% BGCOLOR=#C0C0C0>\r
33431 <B>1ff</B>\r
33432 </TD>\r
33433 <TD width=10% BGCOLOR=#C0C0C0>\r
33434 <B></B>\r
33435 </TD>\r
33436 <TD width=15% BGCOLOR=#C0C0C0>\r
33437 <B>17</B>\r
33438 </TD>\r
33439 <TD width=35% BGCOLOR=#C0C0C0>\r
33440 <B>UART Control Register</B>\r
33441 </TD>\r
33442 </TR>\r
33443 </TABLE>\r
33444 <P>\r
33445 <H2><a name="mode_reg0">Register (<A href=#mod___slcr> slcr </A>)mode_reg0</a></H2>\r
33446 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33447 <TR valign="top">\r
33448 <TD width=15% BGCOLOR=#FFFF00>\r
33449 <B>Register Name</B>\r
33450 </TD>\r
33451 <TD width=15% BGCOLOR=#FFFF00>\r
33452 <B>Address</B>\r
33453 </TD>\r
33454 <TD width=10% BGCOLOR=#FFFF00>\r
33455 <B>Width</B>\r
33456 </TD>\r
33457 <TD width=10% BGCOLOR=#FFFF00>\r
33458 <B>Type</B>\r
33459 </TD>\r
33460 <TD width=15% BGCOLOR=#FFFF00>\r
33461 <B>Reset Value</B>\r
33462 </TD>\r
33463 <TD width=35% BGCOLOR=#FFFF00>\r
33464 <B>Description</B>\r
33465 </TD>\r
33466 </TR>\r
33467 <TR valign="top">\r
33468 <TD width=15% BGCOLOR=#FBF5EF>\r
33469 <B>mode_reg0</B>\r
33470 </TD>\r
33471 <TD width=15% BGCOLOR=#FBF5EF>\r
33472 <B>0XFF000004</B>\r
33473 </TD>\r
33474 <TD width=10% BGCOLOR=#FBF5EF>\r
33475 <B>32</B>\r
33476 </TD>\r
33477 <TD width=10% BGCOLOR=#FBF5EF>\r
33478 <B>rw</B>\r
33479 </TD>\r
33480 <TD width=15% BGCOLOR=#FBF5EF>\r
33481 <B>0x00000000</B>\r
33482 </TD>\r
33483 <TD width=35% BGCOLOR=#FBF5EF>\r
33484 <B>--</B>\r
33485 </TD>\r
33486 </TR>\r
33487 </TABLE>\r
33488 <P>\r
33489 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33490 <TR valign="top">\r
33491 <TD width=15% BGCOLOR=#C0FFC0>\r
33492 <B>Field Name</B>\r
33493 </TD>\r
33494 <TD width=15% BGCOLOR=#C0FFC0>\r
33495 <B>Bits</B>\r
33496 </TD>\r
33497 <TD width=10% BGCOLOR=#C0FFC0>\r
33498 <B>Mask</B>\r
33499 </TD>\r
33500 <TD width=10% BGCOLOR=#C0FFC0>\r
33501 <B>Value</B>\r
33502 </TD>\r
33503 <TD width=15% BGCOLOR=#C0FFC0>\r
33504 <B>Shifted Value</B>\r
33505 </TD>\r
33506 <TD width=35% BGCOLOR=#C0FFC0>\r
33507 <B>Description</B>\r
33508 </TD>\r
33509 </TR>\r
33510 <TR valign="top">\r
33511 <TD width=15% BGCOLOR=#FBF5EF>\r
33512 <B>PSU_UART0_MODE_REG0_CHMODE</B>\r
33513 </TD>\r
33514 <TD width=15% BGCOLOR=#FBF5EF>\r
33515 <B>9:8</B>\r
33516 </TD>\r
33517 <TD width=10% BGCOLOR=#FBF5EF>\r
33518 <B>300</B>\r
33519 </TD>\r
33520 <TD width=10% BGCOLOR=#FBF5EF>\r
33521 <B>0</B>\r
33522 </TD>\r
33523 <TD width=15% BGCOLOR=#FBF5EF>\r
33524 <B>0</B>\r
33525 </TD>\r
33526 <TD width=35% BGCOLOR=#FBF5EF>\r
33527 <B>Channel mode: Defines the mode of operation of the UART. 00: normal 01: automatic echo 10: local loopback 11: remote loopback</B>\r
33528 </TD>\r
33529 </TR>\r
33530 <TR valign="top">\r
33531 <TD width=15% BGCOLOR=#FBF5EF>\r
33532 <B>PSU_UART0_MODE_REG0_NBSTOP</B>\r
33533 </TD>\r
33534 <TD width=15% BGCOLOR=#FBF5EF>\r
33535 <B>7:6</B>\r
33536 </TD>\r
33537 <TD width=10% BGCOLOR=#FBF5EF>\r
33538 <B>c0</B>\r
33539 </TD>\r
33540 <TD width=10% BGCOLOR=#FBF5EF>\r
33541 <B>0</B>\r
33542 </TD>\r
33543 <TD width=15% BGCOLOR=#FBF5EF>\r
33544 <B>0</B>\r
33545 </TD>\r
33546 <TD width=35% BGCOLOR=#FBF5EF>\r
33547 <B>Number of stop bits: Defines the number of stop bits to detect on receive and to generate on transmit. 00: 1 stop bit 01: 1.5 stop bits 10: 2 stop bits 11: reserved</B>\r
33548 </TD>\r
33549 </TR>\r
33550 <TR valign="top">\r
33551 <TD width=15% BGCOLOR=#FBF5EF>\r
33552 <B>PSU_UART0_MODE_REG0_PAR</B>\r
33553 </TD>\r
33554 <TD width=15% BGCOLOR=#FBF5EF>\r
33555 <B>5:3</B>\r
33556 </TD>\r
33557 <TD width=10% BGCOLOR=#FBF5EF>\r
33558 <B>38</B>\r
33559 </TD>\r
33560 <TD width=10% BGCOLOR=#FBF5EF>\r
33561 <B>4</B>\r
33562 </TD>\r
33563 <TD width=15% BGCOLOR=#FBF5EF>\r
33564 <B>20</B>\r
33565 </TD>\r
33566 <TD width=35% BGCOLOR=#FBF5EF>\r
33567 <B>Parity type select: Defines the expected parity to check on receive and the parity to generate on transmit. 000: even parity 001: odd parity 010: forced to 0 parity (space) 011: forced to 1 parity (mark) 1xx: no parity</B>\r
33568 </TD>\r
33569 </TR>\r
33570 <TR valign="top">\r
33571 <TD width=15% BGCOLOR=#FBF5EF>\r
33572 <B>PSU_UART0_MODE_REG0_CHRL</B>\r
33573 </TD>\r
33574 <TD width=15% BGCOLOR=#FBF5EF>\r
33575 <B>2:1</B>\r
33576 </TD>\r
33577 <TD width=10% BGCOLOR=#FBF5EF>\r
33578 <B>6</B>\r
33579 </TD>\r
33580 <TD width=10% BGCOLOR=#FBF5EF>\r
33581 <B>0</B>\r
33582 </TD>\r
33583 <TD width=15% BGCOLOR=#FBF5EF>\r
33584 <B>0</B>\r
33585 </TD>\r
33586 <TD width=35% BGCOLOR=#FBF5EF>\r
33587 <B>Character length select: Defines the number of bits in each character. 11: 6 bits 10: 7 bits 0x: 8 bits</B>\r
33588 </TD>\r
33589 </TR>\r
33590 <TR valign="top">\r
33591 <TD width=15% BGCOLOR=#FBF5EF>\r
33592 <B>PSU_UART0_MODE_REG0_CLKS</B>\r
33593 </TD>\r
33594 <TD width=15% BGCOLOR=#FBF5EF>\r
33595 <B>0:0</B>\r
33596 </TD>\r
33597 <TD width=10% BGCOLOR=#FBF5EF>\r
33598 <B>1</B>\r
33599 </TD>\r
33600 <TD width=10% BGCOLOR=#FBF5EF>\r
33601 <B>0</B>\r
33602 </TD>\r
33603 <TD width=15% BGCOLOR=#FBF5EF>\r
33604 <B>0</B>\r
33605 </TD>\r
33606 <TD width=35% BGCOLOR=#FBF5EF>\r
33607 <B>Clock source select: This field defines whether a pre-scalar of 8 is applied to the baud rate generator input clock. 0: clock source is uart_ref_clk 1: clock source is uart_ref_clk/8</B>\r
33608 </TD>\r
33609 </TR>\r
33610 <TR valign="top">\r
33611 <TD width=15% BGCOLOR=#C0C0C0>\r
33612 <B>PSU_UART0_MODE_REG0@0XFF000004</B>\r
33613 </TD>\r
33614 <TD width=15% BGCOLOR=#C0C0C0>\r
33615 <B>31:0</B>\r
33616 </TD>\r
33617 <TD width=10% BGCOLOR=#C0C0C0>\r
33618 <B>3ff</B>\r
33619 </TD>\r
33620 <TD width=10% BGCOLOR=#C0C0C0>\r
33621 <B></B>\r
33622 </TD>\r
33623 <TD width=15% BGCOLOR=#C0C0C0>\r
33624 <B>20</B>\r
33625 </TD>\r
33626 <TD width=35% BGCOLOR=#C0C0C0>\r
33627 <B>UART Mode Register</B>\r
33628 </TD>\r
33629 </TR>\r
33630 </TABLE>\r
33631 <P>\r
33632 <H2><a name="Baud_rate_divider_reg0">Register (<A href=#mod___slcr> slcr </A>)Baud_rate_divider_reg0</a></H2>\r
33633 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33634 <TR valign="top">\r
33635 <TD width=15% BGCOLOR=#FFFF00>\r
33636 <B>Register Name</B>\r
33637 </TD>\r
33638 <TD width=15% BGCOLOR=#FFFF00>\r
33639 <B>Address</B>\r
33640 </TD>\r
33641 <TD width=10% BGCOLOR=#FFFF00>\r
33642 <B>Width</B>\r
33643 </TD>\r
33644 <TD width=10% BGCOLOR=#FFFF00>\r
33645 <B>Type</B>\r
33646 </TD>\r
33647 <TD width=15% BGCOLOR=#FFFF00>\r
33648 <B>Reset Value</B>\r
33649 </TD>\r
33650 <TD width=35% BGCOLOR=#FFFF00>\r
33651 <B>Description</B>\r
33652 </TD>\r
33653 </TR>\r
33654 <TR valign="top">\r
33655 <TD width=15% BGCOLOR=#FBF5EF>\r
33656 <B>Baud_rate_divider_reg0</B>\r
33657 </TD>\r
33658 <TD width=15% BGCOLOR=#FBF5EF>\r
33659 <B>0XFF010034</B>\r
33660 </TD>\r
33661 <TD width=10% BGCOLOR=#FBF5EF>\r
33662 <B>32</B>\r
33663 </TD>\r
33664 <TD width=10% BGCOLOR=#FBF5EF>\r
33665 <B>rw</B>\r
33666 </TD>\r
33667 <TD width=15% BGCOLOR=#FBF5EF>\r
33668 <B>0x00000000</B>\r
33669 </TD>\r
33670 <TD width=35% BGCOLOR=#FBF5EF>\r
33671 <B>--</B>\r
33672 </TD>\r
33673 </TR>\r
33674 </TABLE>\r
33675 <P>\r
33676 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33677 <TR valign="top">\r
33678 <TD width=15% BGCOLOR=#C0FFC0>\r
33679 <B>Field Name</B>\r
33680 </TD>\r
33681 <TD width=15% BGCOLOR=#C0FFC0>\r
33682 <B>Bits</B>\r
33683 </TD>\r
33684 <TD width=10% BGCOLOR=#C0FFC0>\r
33685 <B>Mask</B>\r
33686 </TD>\r
33687 <TD width=10% BGCOLOR=#C0FFC0>\r
33688 <B>Value</B>\r
33689 </TD>\r
33690 <TD width=15% BGCOLOR=#C0FFC0>\r
33691 <B>Shifted Value</B>\r
33692 </TD>\r
33693 <TD width=35% BGCOLOR=#C0FFC0>\r
33694 <B>Description</B>\r
33695 </TD>\r
33696 </TR>\r
33697 <TR valign="top">\r
33698 <TD width=15% BGCOLOR=#FBF5EF>\r
33699 <B>PSU_UART1_BAUD_RATE_DIVIDER_REG0_BDIV</B>\r
33700 </TD>\r
33701 <TD width=15% BGCOLOR=#FBF5EF>\r
33702 <B>7:0</B>\r
33703 </TD>\r
33704 <TD width=10% BGCOLOR=#FBF5EF>\r
33705 <B>ff</B>\r
33706 </TD>\r
33707 <TD width=10% BGCOLOR=#FBF5EF>\r
33708 <B>0</B>\r
33709 </TD>\r
33710 <TD width=15% BGCOLOR=#FBF5EF>\r
33711 <B>0</B>\r
33712 </TD>\r
33713 <TD width=35% BGCOLOR=#FBF5EF>\r
33714 <B>Baud rate divider value: 0 - 3: ignored 4 - 255: Baud rate</B>\r
33715 </TD>\r
33716 </TR>\r
33717 <TR valign="top">\r
33718 <TD width=15% BGCOLOR=#C0C0C0>\r
33719 <B>PSU_UART1_BAUD_RATE_DIVIDER_REG0@0XFF010034</B>\r
33720 </TD>\r
33721 <TD width=15% BGCOLOR=#C0C0C0>\r
33722 <B>31:0</B>\r
33723 </TD>\r
33724 <TD width=10% BGCOLOR=#C0C0C0>\r
33725 <B>ff</B>\r
33726 </TD>\r
33727 <TD width=10% BGCOLOR=#C0C0C0>\r
33728 <B></B>\r
33729 </TD>\r
33730 <TD width=15% BGCOLOR=#C0C0C0>\r
33731 <B>0</B>\r
33732 </TD>\r
33733 <TD width=35% BGCOLOR=#C0C0C0>\r
33734 <B>Baud Rate Divider Register</B>\r
33735 </TD>\r
33736 </TR>\r
33737 </TABLE>\r
33738 <P>\r
33739 <H2><a name="Baud_rate_gen_reg0">Register (<A href=#mod___slcr> slcr </A>)Baud_rate_gen_reg0</a></H2>\r
33740 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33741 <TR valign="top">\r
33742 <TD width=15% BGCOLOR=#FFFF00>\r
33743 <B>Register Name</B>\r
33744 </TD>\r
33745 <TD width=15% BGCOLOR=#FFFF00>\r
33746 <B>Address</B>\r
33747 </TD>\r
33748 <TD width=10% BGCOLOR=#FFFF00>\r
33749 <B>Width</B>\r
33750 </TD>\r
33751 <TD width=10% BGCOLOR=#FFFF00>\r
33752 <B>Type</B>\r
33753 </TD>\r
33754 <TD width=15% BGCOLOR=#FFFF00>\r
33755 <B>Reset Value</B>\r
33756 </TD>\r
33757 <TD width=35% BGCOLOR=#FFFF00>\r
33758 <B>Description</B>\r
33759 </TD>\r
33760 </TR>\r
33761 <TR valign="top">\r
33762 <TD width=15% BGCOLOR=#FBF5EF>\r
33763 <B>Baud_rate_gen_reg0</B>\r
33764 </TD>\r
33765 <TD width=15% BGCOLOR=#FBF5EF>\r
33766 <B>0XFF010018</B>\r
33767 </TD>\r
33768 <TD width=10% BGCOLOR=#FBF5EF>\r
33769 <B>32</B>\r
33770 </TD>\r
33771 <TD width=10% BGCOLOR=#FBF5EF>\r
33772 <B>rw</B>\r
33773 </TD>\r
33774 <TD width=15% BGCOLOR=#FBF5EF>\r
33775 <B>0x00000000</B>\r
33776 </TD>\r
33777 <TD width=35% BGCOLOR=#FBF5EF>\r
33778 <B>--</B>\r
33779 </TD>\r
33780 </TR>\r
33781 </TABLE>\r
33782 <P>\r
33783 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33784 <TR valign="top">\r
33785 <TD width=15% BGCOLOR=#C0FFC0>\r
33786 <B>Field Name</B>\r
33787 </TD>\r
33788 <TD width=15% BGCOLOR=#C0FFC0>\r
33789 <B>Bits</B>\r
33790 </TD>\r
33791 <TD width=10% BGCOLOR=#C0FFC0>\r
33792 <B>Mask</B>\r
33793 </TD>\r
33794 <TD width=10% BGCOLOR=#C0FFC0>\r
33795 <B>Value</B>\r
33796 </TD>\r
33797 <TD width=15% BGCOLOR=#C0FFC0>\r
33798 <B>Shifted Value</B>\r
33799 </TD>\r
33800 <TD width=35% BGCOLOR=#C0FFC0>\r
33801 <B>Description</B>\r
33802 </TD>\r
33803 </TR>\r
33804 <TR valign="top">\r
33805 <TD width=15% BGCOLOR=#FBF5EF>\r
33806 <B>PSU_UART1_BAUD_RATE_GEN_REG0_CD</B>\r
33807 </TD>\r
33808 <TD width=15% BGCOLOR=#FBF5EF>\r
33809 <B>15:0</B>\r
33810 </TD>\r
33811 <TD width=10% BGCOLOR=#FBF5EF>\r
33812 <B>ffff</B>\r
33813 </TD>\r
33814 <TD width=10% BGCOLOR=#FBF5EF>\r
33815 <B>0</B>\r
33816 </TD>\r
33817 <TD width=15% BGCOLOR=#FBF5EF>\r
33818 <B>0</B>\r
33819 </TD>\r
33820 <TD width=35% BGCOLOR=#FBF5EF>\r
33821 <B>Baud Rate Clock Divisor Value: 0: Disables baud_sample 1: Clock divisor bypass (baud_sample = sel_clk) 2 - 65535: baud_sample</B>\r
33822 </TD>\r
33823 </TR>\r
33824 <TR valign="top">\r
33825 <TD width=15% BGCOLOR=#C0C0C0>\r
33826 <B>PSU_UART1_BAUD_RATE_GEN_REG0@0XFF010018</B>\r
33827 </TD>\r
33828 <TD width=15% BGCOLOR=#C0C0C0>\r
33829 <B>31:0</B>\r
33830 </TD>\r
33831 <TD width=10% BGCOLOR=#C0C0C0>\r
33832 <B>ffff</B>\r
33833 </TD>\r
33834 <TD width=10% BGCOLOR=#C0C0C0>\r
33835 <B></B>\r
33836 </TD>\r
33837 <TD width=15% BGCOLOR=#C0C0C0>\r
33838 <B>0</B>\r
33839 </TD>\r
33840 <TD width=35% BGCOLOR=#C0C0C0>\r
33841 <B>Baud Rate Generator Register.</B>\r
33842 </TD>\r
33843 </TR>\r
33844 </TABLE>\r
33845 <P>\r
33846 <H2><a name="Control_reg0">Register (<A href=#mod___slcr> slcr </A>)Control_reg0</a></H2>\r
33847 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33848 <TR valign="top">\r
33849 <TD width=15% BGCOLOR=#FFFF00>\r
33850 <B>Register Name</B>\r
33851 </TD>\r
33852 <TD width=15% BGCOLOR=#FFFF00>\r
33853 <B>Address</B>\r
33854 </TD>\r
33855 <TD width=10% BGCOLOR=#FFFF00>\r
33856 <B>Width</B>\r
33857 </TD>\r
33858 <TD width=10% BGCOLOR=#FFFF00>\r
33859 <B>Type</B>\r
33860 </TD>\r
33861 <TD width=15% BGCOLOR=#FFFF00>\r
33862 <B>Reset Value</B>\r
33863 </TD>\r
33864 <TD width=35% BGCOLOR=#FFFF00>\r
33865 <B>Description</B>\r
33866 </TD>\r
33867 </TR>\r
33868 <TR valign="top">\r
33869 <TD width=15% BGCOLOR=#FBF5EF>\r
33870 <B>Control_reg0</B>\r
33871 </TD>\r
33872 <TD width=15% BGCOLOR=#FBF5EF>\r
33873 <B>0XFF010000</B>\r
33874 </TD>\r
33875 <TD width=10% BGCOLOR=#FBF5EF>\r
33876 <B>32</B>\r
33877 </TD>\r
33878 <TD width=10% BGCOLOR=#FBF5EF>\r
33879 <B>rw</B>\r
33880 </TD>\r
33881 <TD width=15% BGCOLOR=#FBF5EF>\r
33882 <B>0x00000000</B>\r
33883 </TD>\r
33884 <TD width=35% BGCOLOR=#FBF5EF>\r
33885 <B>--</B>\r
33886 </TD>\r
33887 </TR>\r
33888 </TABLE>\r
33889 <P>\r
33890 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
33891 <TR valign="top">\r
33892 <TD width=15% BGCOLOR=#C0FFC0>\r
33893 <B>Field Name</B>\r
33894 </TD>\r
33895 <TD width=15% BGCOLOR=#C0FFC0>\r
33896 <B>Bits</B>\r
33897 </TD>\r
33898 <TD width=10% BGCOLOR=#C0FFC0>\r
33899 <B>Mask</B>\r
33900 </TD>\r
33901 <TD width=10% BGCOLOR=#C0FFC0>\r
33902 <B>Value</B>\r
33903 </TD>\r
33904 <TD width=15% BGCOLOR=#C0FFC0>\r
33905 <B>Shifted Value</B>\r
33906 </TD>\r
33907 <TD width=35% BGCOLOR=#C0FFC0>\r
33908 <B>Description</B>\r
33909 </TD>\r
33910 </TR>\r
33911 <TR valign="top">\r
33912 <TD width=15% BGCOLOR=#FBF5EF>\r
33913 <B>PSU_UART1_CONTROL_REG0_STPBRK</B>\r
33914 </TD>\r
33915 <TD width=15% BGCOLOR=#FBF5EF>\r
33916 <B>8:8</B>\r
33917 </TD>\r
33918 <TD width=10% BGCOLOR=#FBF5EF>\r
33919 <B>100</B>\r
33920 </TD>\r
33921 <TD width=10% BGCOLOR=#FBF5EF>\r
33922 <B>0</B>\r
33923 </TD>\r
33924 <TD width=15% BGCOLOR=#FBF5EF>\r
33925 <B>0</B>\r
33926 </TD>\r
33927 <TD width=35% BGCOLOR=#FBF5EF>\r
33928 <B>Stop transmitter break: 0: no affect 1: stop transmission of the break after a minimum of one character length and transmit a high level during 12 bit periods. It can be set regardless of the value of STTBRK.</B>\r
33929 </TD>\r
33930 </TR>\r
33931 <TR valign="top">\r
33932 <TD width=15% BGCOLOR=#FBF5EF>\r
33933 <B>PSU_UART1_CONTROL_REG0_STTBRK</B>\r
33934 </TD>\r
33935 <TD width=15% BGCOLOR=#FBF5EF>\r
33936 <B>7:7</B>\r
33937 </TD>\r
33938 <TD width=10% BGCOLOR=#FBF5EF>\r
33939 <B>80</B>\r
33940 </TD>\r
33941 <TD width=10% BGCOLOR=#FBF5EF>\r
33942 <B>0</B>\r
33943 </TD>\r
33944 <TD width=15% BGCOLOR=#FBF5EF>\r
33945 <B>0</B>\r
33946 </TD>\r
33947 <TD width=35% BGCOLOR=#FBF5EF>\r
33948 <B>Start transmitter break: 0: no affect 1: start to transmit a break after the characters currently present in the FIFO and the transmit shift register have been transmitted. It can only be set if STPBRK (Stop transmitter break) is not high.</B>\r
33949 </TD>\r
33950 </TR>\r
33951 <TR valign="top">\r
33952 <TD width=15% BGCOLOR=#FBF5EF>\r
33953 <B>PSU_UART1_CONTROL_REG0_RSTTO</B>\r
33954 </TD>\r
33955 <TD width=15% BGCOLOR=#FBF5EF>\r
33956 <B>6:6</B>\r
33957 </TD>\r
33958 <TD width=10% BGCOLOR=#FBF5EF>\r
33959 <B>40</B>\r
33960 </TD>\r
33961 <TD width=10% BGCOLOR=#FBF5EF>\r
33962 <B>0</B>\r
33963 </TD>\r
33964 <TD width=15% BGCOLOR=#FBF5EF>\r
33965 <B>0</B>\r
33966 </TD>\r
33967 <TD width=35% BGCOLOR=#FBF5EF>\r
33968 <B>Restart receiver timeout counter: 1: receiver timeout counter is restarted. This bit is self clearing once the restart has completed.</B>\r
33969 </TD>\r
33970 </TR>\r
33971 <TR valign="top">\r
33972 <TD width=15% BGCOLOR=#FBF5EF>\r
33973 <B>PSU_UART1_CONTROL_REG0_TXDIS</B>\r
33974 </TD>\r
33975 <TD width=15% BGCOLOR=#FBF5EF>\r
33976 <B>5:5</B>\r
33977 </TD>\r
33978 <TD width=10% BGCOLOR=#FBF5EF>\r
33979 <B>20</B>\r
33980 </TD>\r
33981 <TD width=10% BGCOLOR=#FBF5EF>\r
33982 <B>0</B>\r
33983 </TD>\r
33984 <TD width=15% BGCOLOR=#FBF5EF>\r
33985 <B>0</B>\r
33986 </TD>\r
33987 <TD width=35% BGCOLOR=#FBF5EF>\r
33988 <B>Transmit disable: 0: enable transmitter 1: disable transmitter</B>\r
33989 </TD>\r
33990 </TR>\r
33991 <TR valign="top">\r
33992 <TD width=15% BGCOLOR=#FBF5EF>\r
33993 <B>PSU_UART1_CONTROL_REG0_TXEN</B>\r
33994 </TD>\r
33995 <TD width=15% BGCOLOR=#FBF5EF>\r
33996 <B>4:4</B>\r
33997 </TD>\r
33998 <TD width=10% BGCOLOR=#FBF5EF>\r
33999 <B>10</B>\r
34000 </TD>\r
34001 <TD width=10% BGCOLOR=#FBF5EF>\r
34002 <B>1</B>\r
34003 </TD>\r
34004 <TD width=15% BGCOLOR=#FBF5EF>\r
34005 <B>10</B>\r
34006 </TD>\r
34007 <TD width=35% BGCOLOR=#FBF5EF>\r
34008 <B>Transmit enable: 0: disable transmitter 1: enable transmitter, provided the TXDIS field is set to 0.</B>\r
34009 </TD>\r
34010 </TR>\r
34011 <TR valign="top">\r
34012 <TD width=15% BGCOLOR=#FBF5EF>\r
34013 <B>PSU_UART1_CONTROL_REG0_RXDIS</B>\r
34014 </TD>\r
34015 <TD width=15% BGCOLOR=#FBF5EF>\r
34016 <B>3:3</B>\r
34017 </TD>\r
34018 <TD width=10% BGCOLOR=#FBF5EF>\r
34019 <B>8</B>\r
34020 </TD>\r
34021 <TD width=10% BGCOLOR=#FBF5EF>\r
34022 <B>0</B>\r
34023 </TD>\r
34024 <TD width=15% BGCOLOR=#FBF5EF>\r
34025 <B>0</B>\r
34026 </TD>\r
34027 <TD width=35% BGCOLOR=#FBF5EF>\r
34028 <B>Receive disable: 0: enable 1: disable, regardless of the value of RXEN</B>\r
34029 </TD>\r
34030 </TR>\r
34031 <TR valign="top">\r
34032 <TD width=15% BGCOLOR=#FBF5EF>\r
34033 <B>PSU_UART1_CONTROL_REG0_RXEN</B>\r
34034 </TD>\r
34035 <TD width=15% BGCOLOR=#FBF5EF>\r
34036 <B>2:2</B>\r
34037 </TD>\r
34038 <TD width=10% BGCOLOR=#FBF5EF>\r
34039 <B>4</B>\r
34040 </TD>\r
34041 <TD width=10% BGCOLOR=#FBF5EF>\r
34042 <B>1</B>\r
34043 </TD>\r
34044 <TD width=15% BGCOLOR=#FBF5EF>\r
34045 <B>4</B>\r
34046 </TD>\r
34047 <TD width=35% BGCOLOR=#FBF5EF>\r
34048 <B>Receive enable: 0: disable 1: enable When set to one, the receiver logic is enabled, provided the RXDIS field is set to zero.</B>\r
34049 </TD>\r
34050 </TR>\r
34051 <TR valign="top">\r
34052 <TD width=15% BGCOLOR=#FBF5EF>\r
34053 <B>PSU_UART1_CONTROL_REG0_TXRES</B>\r
34054 </TD>\r
34055 <TD width=15% BGCOLOR=#FBF5EF>\r
34056 <B>1:1</B>\r
34057 </TD>\r
34058 <TD width=10% BGCOLOR=#FBF5EF>\r
34059 <B>2</B>\r
34060 </TD>\r
34061 <TD width=10% BGCOLOR=#FBF5EF>\r
34062 <B>1</B>\r
34063 </TD>\r
34064 <TD width=15% BGCOLOR=#FBF5EF>\r
34065 <B>2</B>\r
34066 </TD>\r
34067 <TD width=35% BGCOLOR=#FBF5EF>\r
34068 <B>Software reset for Tx data path: 0: no affect 1: transmitter logic is reset and all pending transmitter data is discarded This bit is self clearing once the reset has completed.</B>\r
34069 </TD>\r
34070 </TR>\r
34071 <TR valign="top">\r
34072 <TD width=15% BGCOLOR=#FBF5EF>\r
34073 <B>PSU_UART1_CONTROL_REG0_RXRES</B>\r
34074 </TD>\r
34075 <TD width=15% BGCOLOR=#FBF5EF>\r
34076 <B>0:0</B>\r
34077 </TD>\r
34078 <TD width=10% BGCOLOR=#FBF5EF>\r
34079 <B>1</B>\r
34080 </TD>\r
34081 <TD width=10% BGCOLOR=#FBF5EF>\r
34082 <B>1</B>\r
34083 </TD>\r
34084 <TD width=15% BGCOLOR=#FBF5EF>\r
34085 <B>1</B>\r
34086 </TD>\r
34087 <TD width=35% BGCOLOR=#FBF5EF>\r
34088 <B>Software reset for Rx data path: 0: no affect 1: receiver logic is reset and all pending receiver data is discarded. This bit is self clearing once the reset has completed.</B>\r
34089 </TD>\r
34090 </TR>\r
34091 <TR valign="top">\r
34092 <TD width=15% BGCOLOR=#C0C0C0>\r
34093 <B>PSU_UART1_CONTROL_REG0@0XFF010000</B>\r
34094 </TD>\r
34095 <TD width=15% BGCOLOR=#C0C0C0>\r
34096 <B>31:0</B>\r
34097 </TD>\r
34098 <TD width=10% BGCOLOR=#C0C0C0>\r
34099 <B>1ff</B>\r
34100 </TD>\r
34101 <TD width=10% BGCOLOR=#C0C0C0>\r
34102 <B></B>\r
34103 </TD>\r
34104 <TD width=15% BGCOLOR=#C0C0C0>\r
34105 <B>17</B>\r
34106 </TD>\r
34107 <TD width=35% BGCOLOR=#C0C0C0>\r
34108 <B>UART Control Register</B>\r
34109 </TD>\r
34110 </TR>\r
34111 </TABLE>\r
34112 <P>\r
34113 <H2><a name="mode_reg0">Register (<A href=#mod___slcr> slcr </A>)mode_reg0</a></H2>\r
34114 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34115 <TR valign="top">\r
34116 <TD width=15% BGCOLOR=#FFFF00>\r
34117 <B>Register Name</B>\r
34118 </TD>\r
34119 <TD width=15% BGCOLOR=#FFFF00>\r
34120 <B>Address</B>\r
34121 </TD>\r
34122 <TD width=10% BGCOLOR=#FFFF00>\r
34123 <B>Width</B>\r
34124 </TD>\r
34125 <TD width=10% BGCOLOR=#FFFF00>\r
34126 <B>Type</B>\r
34127 </TD>\r
34128 <TD width=15% BGCOLOR=#FFFF00>\r
34129 <B>Reset Value</B>\r
34130 </TD>\r
34131 <TD width=35% BGCOLOR=#FFFF00>\r
34132 <B>Description</B>\r
34133 </TD>\r
34134 </TR>\r
34135 <TR valign="top">\r
34136 <TD width=15% BGCOLOR=#FBF5EF>\r
34137 <B>mode_reg0</B>\r
34138 </TD>\r
34139 <TD width=15% BGCOLOR=#FBF5EF>\r
34140 <B>0XFF010004</B>\r
34141 </TD>\r
34142 <TD width=10% BGCOLOR=#FBF5EF>\r
34143 <B>32</B>\r
34144 </TD>\r
34145 <TD width=10% BGCOLOR=#FBF5EF>\r
34146 <B>rw</B>\r
34147 </TD>\r
34148 <TD width=15% BGCOLOR=#FBF5EF>\r
34149 <B>0x00000000</B>\r
34150 </TD>\r
34151 <TD width=35% BGCOLOR=#FBF5EF>\r
34152 <B>--</B>\r
34153 </TD>\r
34154 </TR>\r
34155 </TABLE>\r
34156 <P>\r
34157 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34158 <TR valign="top">\r
34159 <TD width=15% BGCOLOR=#C0FFC0>\r
34160 <B>Field Name</B>\r
34161 </TD>\r
34162 <TD width=15% BGCOLOR=#C0FFC0>\r
34163 <B>Bits</B>\r
34164 </TD>\r
34165 <TD width=10% BGCOLOR=#C0FFC0>\r
34166 <B>Mask</B>\r
34167 </TD>\r
34168 <TD width=10% BGCOLOR=#C0FFC0>\r
34169 <B>Value</B>\r
34170 </TD>\r
34171 <TD width=15% BGCOLOR=#C0FFC0>\r
34172 <B>Shifted Value</B>\r
34173 </TD>\r
34174 <TD width=35% BGCOLOR=#C0FFC0>\r
34175 <B>Description</B>\r
34176 </TD>\r
34177 </TR>\r
34178 <TR valign="top">\r
34179 <TD width=15% BGCOLOR=#FBF5EF>\r
34180 <B>PSU_UART1_MODE_REG0_CHMODE</B>\r
34181 </TD>\r
34182 <TD width=15% BGCOLOR=#FBF5EF>\r
34183 <B>9:8</B>\r
34184 </TD>\r
34185 <TD width=10% BGCOLOR=#FBF5EF>\r
34186 <B>300</B>\r
34187 </TD>\r
34188 <TD width=10% BGCOLOR=#FBF5EF>\r
34189 <B>0</B>\r
34190 </TD>\r
34191 <TD width=15% BGCOLOR=#FBF5EF>\r
34192 <B>0</B>\r
34193 </TD>\r
34194 <TD width=35% BGCOLOR=#FBF5EF>\r
34195 <B>Channel mode: Defines the mode of operation of the UART. 00: normal 01: automatic echo 10: local loopback 11: remote loopback</B>\r
34196 </TD>\r
34197 </TR>\r
34198 <TR valign="top">\r
34199 <TD width=15% BGCOLOR=#FBF5EF>\r
34200 <B>PSU_UART1_MODE_REG0_NBSTOP</B>\r
34201 </TD>\r
34202 <TD width=15% BGCOLOR=#FBF5EF>\r
34203 <B>7:6</B>\r
34204 </TD>\r
34205 <TD width=10% BGCOLOR=#FBF5EF>\r
34206 <B>c0</B>\r
34207 </TD>\r
34208 <TD width=10% BGCOLOR=#FBF5EF>\r
34209 <B>0</B>\r
34210 </TD>\r
34211 <TD width=15% BGCOLOR=#FBF5EF>\r
34212 <B>0</B>\r
34213 </TD>\r
34214 <TD width=35% BGCOLOR=#FBF5EF>\r
34215 <B>Number of stop bits: Defines the number of stop bits to detect on receive and to generate on transmit. 00: 1 stop bit 01: 1.5 stop bits 10: 2 stop bits 11: reserved</B>\r
34216 </TD>\r
34217 </TR>\r
34218 <TR valign="top">\r
34219 <TD width=15% BGCOLOR=#FBF5EF>\r
34220 <B>PSU_UART1_MODE_REG0_PAR</B>\r
34221 </TD>\r
34222 <TD width=15% BGCOLOR=#FBF5EF>\r
34223 <B>5:3</B>\r
34224 </TD>\r
34225 <TD width=10% BGCOLOR=#FBF5EF>\r
34226 <B>38</B>\r
34227 </TD>\r
34228 <TD width=10% BGCOLOR=#FBF5EF>\r
34229 <B>4</B>\r
34230 </TD>\r
34231 <TD width=15% BGCOLOR=#FBF5EF>\r
34232 <B>20</B>\r
34233 </TD>\r
34234 <TD width=35% BGCOLOR=#FBF5EF>\r
34235 <B>Parity type select: Defines the expected parity to check on receive and the parity to generate on transmit. 000: even parity 001: odd parity 010: forced to 0 parity (space) 011: forced to 1 parity (mark) 1xx: no parity</B>\r
34236 </TD>\r
34237 </TR>\r
34238 <TR valign="top">\r
34239 <TD width=15% BGCOLOR=#FBF5EF>\r
34240 <B>PSU_UART1_MODE_REG0_CHRL</B>\r
34241 </TD>\r
34242 <TD width=15% BGCOLOR=#FBF5EF>\r
34243 <B>2:1</B>\r
34244 </TD>\r
34245 <TD width=10% BGCOLOR=#FBF5EF>\r
34246 <B>6</B>\r
34247 </TD>\r
34248 <TD width=10% BGCOLOR=#FBF5EF>\r
34249 <B>0</B>\r
34250 </TD>\r
34251 <TD width=15% BGCOLOR=#FBF5EF>\r
34252 <B>0</B>\r
34253 </TD>\r
34254 <TD width=35% BGCOLOR=#FBF5EF>\r
34255 <B>Character length select: Defines the number of bits in each character. 11: 6 bits 10: 7 bits 0x: 8 bits</B>\r
34256 </TD>\r
34257 </TR>\r
34258 <TR valign="top">\r
34259 <TD width=15% BGCOLOR=#FBF5EF>\r
34260 <B>PSU_UART1_MODE_REG0_CLKS</B>\r
34261 </TD>\r
34262 <TD width=15% BGCOLOR=#FBF5EF>\r
34263 <B>0:0</B>\r
34264 </TD>\r
34265 <TD width=10% BGCOLOR=#FBF5EF>\r
34266 <B>1</B>\r
34267 </TD>\r
34268 <TD width=10% BGCOLOR=#FBF5EF>\r
34269 <B>0</B>\r
34270 </TD>\r
34271 <TD width=15% BGCOLOR=#FBF5EF>\r
34272 <B>0</B>\r
34273 </TD>\r
34274 <TD width=35% BGCOLOR=#FBF5EF>\r
34275 <B>Clock source select: This field defines whether a pre-scalar of 8 is applied to the baud rate generator input clock. 0: clock source is uart_ref_clk 1: clock source is uart_ref_clk/8</B>\r
34276 </TD>\r
34277 </TR>\r
34278 <TR valign="top">\r
34279 <TD width=15% BGCOLOR=#C0C0C0>\r
34280 <B>PSU_UART1_MODE_REG0@0XFF010004</B>\r
34281 </TD>\r
34282 <TD width=15% BGCOLOR=#C0C0C0>\r
34283 <B>31:0</B>\r
34284 </TD>\r
34285 <TD width=10% BGCOLOR=#C0C0C0>\r
34286 <B>3ff</B>\r
34287 </TD>\r
34288 <TD width=10% BGCOLOR=#C0C0C0>\r
34289 <B></B>\r
34290 </TD>\r
34291 <TD width=15% BGCOLOR=#C0C0C0>\r
34292 <B>20</B>\r
34293 </TD>\r
34294 <TD width=35% BGCOLOR=#C0C0C0>\r
34295 <B>UART Mode Register</B>\r
34296 </TD>\r
34297 </TR>\r
34298 </TABLE>\r
34299 <P>\r
34300 <H1>GPIO</H1>\r
34301 <H1>ADMA TZ</H1>\r
34302 <H2><a name="slcr_adma">Register (<A href=#mod___slcr> slcr </A>)slcr_adma</a></H2>\r
34303 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34304 <TR valign="top">\r
34305 <TD width=15% BGCOLOR=#FFFF00>\r
34306 <B>Register Name</B>\r
34307 </TD>\r
34308 <TD width=15% BGCOLOR=#FFFF00>\r
34309 <B>Address</B>\r
34310 </TD>\r
34311 <TD width=10% BGCOLOR=#FFFF00>\r
34312 <B>Width</B>\r
34313 </TD>\r
34314 <TD width=10% BGCOLOR=#FFFF00>\r
34315 <B>Type</B>\r
34316 </TD>\r
34317 <TD width=15% BGCOLOR=#FFFF00>\r
34318 <B>Reset Value</B>\r
34319 </TD>\r
34320 <TD width=35% BGCOLOR=#FFFF00>\r
34321 <B>Description</B>\r
34322 </TD>\r
34323 </TR>\r
34324 <TR valign="top">\r
34325 <TD width=15% BGCOLOR=#FBF5EF>\r
34326 <B>slcr_adma</B>\r
34327 </TD>\r
34328 <TD width=15% BGCOLOR=#FBF5EF>\r
34329 <B>0XFF4B0024</B>\r
34330 </TD>\r
34331 <TD width=10% BGCOLOR=#FBF5EF>\r
34332 <B>32</B>\r
34333 </TD>\r
34334 <TD width=10% BGCOLOR=#FBF5EF>\r
34335 <B>rw</B>\r
34336 </TD>\r
34337 <TD width=15% BGCOLOR=#FBF5EF>\r
34338 <B>0x00000000</B>\r
34339 </TD>\r
34340 <TD width=35% BGCOLOR=#FBF5EF>\r
34341 <B>--</B>\r
34342 </TD>\r
34343 </TR>\r
34344 </TABLE>\r
34345 <P>\r
34346 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34347 <TR valign="top">\r
34348 <TD width=15% BGCOLOR=#C0FFC0>\r
34349 <B>Field Name</B>\r
34350 </TD>\r
34351 <TD width=15% BGCOLOR=#C0FFC0>\r
34352 <B>Bits</B>\r
34353 </TD>\r
34354 <TD width=10% BGCOLOR=#C0FFC0>\r
34355 <B>Mask</B>\r
34356 </TD>\r
34357 <TD width=10% BGCOLOR=#C0FFC0>\r
34358 <B>Value</B>\r
34359 </TD>\r
34360 <TD width=15% BGCOLOR=#C0FFC0>\r
34361 <B>Shifted Value</B>\r
34362 </TD>\r
34363 <TD width=35% BGCOLOR=#C0FFC0>\r
34364 <B>Description</B>\r
34365 </TD>\r
34366 </TR>\r
34367 <TR valign="top">\r
34368 <TD width=15% BGCOLOR=#FBF5EF>\r
34369 <B>PSU_LPD_SLCR_SECURE_SLCR_ADMA_TZ</B>\r
34370 </TD>\r
34371 <TD width=15% BGCOLOR=#FBF5EF>\r
34372 <B>7:0</B>\r
34373 </TD>\r
34374 <TD width=10% BGCOLOR=#FBF5EF>\r
34375 <B>ff</B>\r
34376 </TD>\r
34377 <TD width=10% BGCOLOR=#FBF5EF>\r
34378 <B>ff</B>\r
34379 </TD>\r
34380 <TD width=15% BGCOLOR=#FBF5EF>\r
34381 <B>ff</B>\r
34382 </TD>\r
34383 <TD width=35% BGCOLOR=#FBF5EF>\r
34384 <B>TrustZone Classification for ADMA</B>\r
34385 </TD>\r
34386 </TR>\r
34387 <TR valign="top">\r
34388 <TD width=15% BGCOLOR=#C0C0C0>\r
34389 <B>PSU_LPD_SLCR_SECURE_SLCR_ADMA@0XFF4B0024</B>\r
34390 </TD>\r
34391 <TD width=15% BGCOLOR=#C0C0C0>\r
34392 <B>31:0</B>\r
34393 </TD>\r
34394 <TD width=10% BGCOLOR=#C0C0C0>\r
34395 <B>ff</B>\r
34396 </TD>\r
34397 <TD width=10% BGCOLOR=#C0C0C0>\r
34398 <B></B>\r
34399 </TD>\r
34400 <TD width=15% BGCOLOR=#C0C0C0>\r
34401 <B>ff</B>\r
34402 </TD>\r
34403 <TD width=35% BGCOLOR=#C0C0C0>\r
34404 <B>RPU TrustZone settings</B>\r
34405 </TD>\r
34406 </TR>\r
34407 </TABLE>\r
34408 <P>\r
34409 <H1>CSU TAMPERING</H1>\r
34410 <H1>CSU TAMPER STATUS</H1>\r
34411 <H2><a name="tamper_status">Register (<A href=#mod___slcr> slcr </A>)tamper_status</a></H2>\r
34412 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34413 <TR valign="top">\r
34414 <TD width=15% BGCOLOR=#FFFF00>\r
34415 <B>Register Name</B>\r
34416 </TD>\r
34417 <TD width=15% BGCOLOR=#FFFF00>\r
34418 <B>Address</B>\r
34419 </TD>\r
34420 <TD width=10% BGCOLOR=#FFFF00>\r
34421 <B>Width</B>\r
34422 </TD>\r
34423 <TD width=10% BGCOLOR=#FFFF00>\r
34424 <B>Type</B>\r
34425 </TD>\r
34426 <TD width=15% BGCOLOR=#FFFF00>\r
34427 <B>Reset Value</B>\r
34428 </TD>\r
34429 <TD width=35% BGCOLOR=#FFFF00>\r
34430 <B>Description</B>\r
34431 </TD>\r
34432 </TR>\r
34433 <TR valign="top">\r
34434 <TD width=15% BGCOLOR=#FBF5EF>\r
34435 <B>tamper_status</B>\r
34436 </TD>\r
34437 <TD width=15% BGCOLOR=#FBF5EF>\r
34438 <B>0XFFCA5000</B>\r
34439 </TD>\r
34440 <TD width=10% BGCOLOR=#FBF5EF>\r
34441 <B>32</B>\r
34442 </TD>\r
34443 <TD width=10% BGCOLOR=#FBF5EF>\r
34444 <B>rw</B>\r
34445 </TD>\r
34446 <TD width=15% BGCOLOR=#FBF5EF>\r
34447 <B>0x00000000</B>\r
34448 </TD>\r
34449 <TD width=35% BGCOLOR=#FBF5EF>\r
34450 <B>--</B>\r
34451 </TD>\r
34452 </TR>\r
34453 </TABLE>\r
34454 <P>\r
34455 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34456 <TR valign="top">\r
34457 <TD width=15% BGCOLOR=#C0FFC0>\r
34458 <B>Field Name</B>\r
34459 </TD>\r
34460 <TD width=15% BGCOLOR=#C0FFC0>\r
34461 <B>Bits</B>\r
34462 </TD>\r
34463 <TD width=10% BGCOLOR=#C0FFC0>\r
34464 <B>Mask</B>\r
34465 </TD>\r
34466 <TD width=10% BGCOLOR=#C0FFC0>\r
34467 <B>Value</B>\r
34468 </TD>\r
34469 <TD width=15% BGCOLOR=#C0FFC0>\r
34470 <B>Shifted Value</B>\r
34471 </TD>\r
34472 <TD width=35% BGCOLOR=#C0FFC0>\r
34473 <B>Description</B>\r
34474 </TD>\r
34475 </TR>\r
34476 <TR valign="top">\r
34477 <TD width=15% BGCOLOR=#FBF5EF>\r
34478 <B>PSU_CSU_TAMPER_STATUS_TAMPER_0</B>\r
34479 </TD>\r
34480 <TD width=15% BGCOLOR=#FBF5EF>\r
34481 <B>0:0</B>\r
34482 </TD>\r
34483 <TD width=10% BGCOLOR=#FBF5EF>\r
34484 <B>1</B>\r
34485 </TD>\r
34486 <TD width=10% BGCOLOR=#FBF5EF>\r
34487 <B>0</B>\r
34488 </TD>\r
34489 <TD width=15% BGCOLOR=#FBF5EF>\r
34490 <B>0</B>\r
34491 </TD>\r
34492 <TD width=35% BGCOLOR=#FBF5EF>\r
34493 <B>CSU regsiter</B>\r
34494 </TD>\r
34495 </TR>\r
34496 <TR valign="top">\r
34497 <TD width=15% BGCOLOR=#FBF5EF>\r
34498 <B>PSU_CSU_TAMPER_STATUS_TAMPER_1</B>\r
34499 </TD>\r
34500 <TD width=15% BGCOLOR=#FBF5EF>\r
34501 <B>1:1</B>\r
34502 </TD>\r
34503 <TD width=10% BGCOLOR=#FBF5EF>\r
34504 <B>2</B>\r
34505 </TD>\r
34506 <TD width=10% BGCOLOR=#FBF5EF>\r
34507 <B>0</B>\r
34508 </TD>\r
34509 <TD width=15% BGCOLOR=#FBF5EF>\r
34510 <B>0</B>\r
34511 </TD>\r
34512 <TD width=35% BGCOLOR=#FBF5EF>\r
34513 <B>External MIO</B>\r
34514 </TD>\r
34515 </TR>\r
34516 <TR valign="top">\r
34517 <TD width=15% BGCOLOR=#FBF5EF>\r
34518 <B>PSU_CSU_TAMPER_STATUS_TAMPER_2</B>\r
34519 </TD>\r
34520 <TD width=15% BGCOLOR=#FBF5EF>\r
34521 <B>2:2</B>\r
34522 </TD>\r
34523 <TD width=10% BGCOLOR=#FBF5EF>\r
34524 <B>4</B>\r
34525 </TD>\r
34526 <TD width=10% BGCOLOR=#FBF5EF>\r
34527 <B>0</B>\r
34528 </TD>\r
34529 <TD width=15% BGCOLOR=#FBF5EF>\r
34530 <B>0</B>\r
34531 </TD>\r
34532 <TD width=35% BGCOLOR=#FBF5EF>\r
34533 <B>JTAG toggle detect</B>\r
34534 </TD>\r
34535 </TR>\r
34536 <TR valign="top">\r
34537 <TD width=15% BGCOLOR=#FBF5EF>\r
34538 <B>PSU_CSU_TAMPER_STATUS_TAMPER_3</B>\r
34539 </TD>\r
34540 <TD width=15% BGCOLOR=#FBF5EF>\r
34541 <B>3:3</B>\r
34542 </TD>\r
34543 <TD width=10% BGCOLOR=#FBF5EF>\r
34544 <B>8</B>\r
34545 </TD>\r
34546 <TD width=10% BGCOLOR=#FBF5EF>\r
34547 <B>0</B>\r
34548 </TD>\r
34549 <TD width=15% BGCOLOR=#FBF5EF>\r
34550 <B>0</B>\r
34551 </TD>\r
34552 <TD width=35% BGCOLOR=#FBF5EF>\r
34553 <B>PL SEU error</B>\r
34554 </TD>\r
34555 </TR>\r
34556 <TR valign="top">\r
34557 <TD width=15% BGCOLOR=#FBF5EF>\r
34558 <B>PSU_CSU_TAMPER_STATUS_TAMPER_4</B>\r
34559 </TD>\r
34560 <TD width=15% BGCOLOR=#FBF5EF>\r
34561 <B>4:4</B>\r
34562 </TD>\r
34563 <TD width=10% BGCOLOR=#FBF5EF>\r
34564 <B>10</B>\r
34565 </TD>\r
34566 <TD width=10% BGCOLOR=#FBF5EF>\r
34567 <B>0</B>\r
34568 </TD>\r
34569 <TD width=15% BGCOLOR=#FBF5EF>\r
34570 <B>0</B>\r
34571 </TD>\r
34572 <TD width=35% BGCOLOR=#FBF5EF>\r
34573 <B>AMS over temperature alarm for LPD</B>\r
34574 </TD>\r
34575 </TR>\r
34576 <TR valign="top">\r
34577 <TD width=15% BGCOLOR=#FBF5EF>\r
34578 <B>PSU_CSU_TAMPER_STATUS_TAMPER_5</B>\r
34579 </TD>\r
34580 <TD width=15% BGCOLOR=#FBF5EF>\r
34581 <B>5:5</B>\r
34582 </TD>\r
34583 <TD width=10% BGCOLOR=#FBF5EF>\r
34584 <B>20</B>\r
34585 </TD>\r
34586 <TD width=10% BGCOLOR=#FBF5EF>\r
34587 <B>0</B>\r
34588 </TD>\r
34589 <TD width=15% BGCOLOR=#FBF5EF>\r
34590 <B>0</B>\r
34591 </TD>\r
34592 <TD width=35% BGCOLOR=#FBF5EF>\r
34593 <B>AMS over temperature alarm for APU</B>\r
34594 </TD>\r
34595 </TR>\r
34596 <TR valign="top">\r
34597 <TD width=15% BGCOLOR=#FBF5EF>\r
34598 <B>PSU_CSU_TAMPER_STATUS_TAMPER_6</B>\r
34599 </TD>\r
34600 <TD width=15% BGCOLOR=#FBF5EF>\r
34601 <B>6:6</B>\r
34602 </TD>\r
34603 <TD width=10% BGCOLOR=#FBF5EF>\r
34604 <B>40</B>\r
34605 </TD>\r
34606 <TD width=10% BGCOLOR=#FBF5EF>\r
34607 <B>0</B>\r
34608 </TD>\r
34609 <TD width=15% BGCOLOR=#FBF5EF>\r
34610 <B>0</B>\r
34611 </TD>\r
34612 <TD width=35% BGCOLOR=#FBF5EF>\r
34613 <B>AMS voltage alarm for VCCPINT_FPD</B>\r
34614 </TD>\r
34615 </TR>\r
34616 <TR valign="top">\r
34617 <TD width=15% BGCOLOR=#FBF5EF>\r
34618 <B>PSU_CSU_TAMPER_STATUS_TAMPER_7</B>\r
34619 </TD>\r
34620 <TD width=15% BGCOLOR=#FBF5EF>\r
34621 <B>7:7</B>\r
34622 </TD>\r
34623 <TD width=10% BGCOLOR=#FBF5EF>\r
34624 <B>80</B>\r
34625 </TD>\r
34626 <TD width=10% BGCOLOR=#FBF5EF>\r
34627 <B>0</B>\r
34628 </TD>\r
34629 <TD width=15% BGCOLOR=#FBF5EF>\r
34630 <B>0</B>\r
34631 </TD>\r
34632 <TD width=35% BGCOLOR=#FBF5EF>\r
34633 <B>AMS voltage alarm for VCCPINT_LPD</B>\r
34634 </TD>\r
34635 </TR>\r
34636 <TR valign="top">\r
34637 <TD width=15% BGCOLOR=#FBF5EF>\r
34638 <B>PSU_CSU_TAMPER_STATUS_TAMPER_8</B>\r
34639 </TD>\r
34640 <TD width=15% BGCOLOR=#FBF5EF>\r
34641 <B>8:8</B>\r
34642 </TD>\r
34643 <TD width=10% BGCOLOR=#FBF5EF>\r
34644 <B>100</B>\r
34645 </TD>\r
34646 <TD width=10% BGCOLOR=#FBF5EF>\r
34647 <B>0</B>\r
34648 </TD>\r
34649 <TD width=15% BGCOLOR=#FBF5EF>\r
34650 <B>0</B>\r
34651 </TD>\r
34652 <TD width=35% BGCOLOR=#FBF5EF>\r
34653 <B>AMS voltage alarm for VCCPAUX</B>\r
34654 </TD>\r
34655 </TR>\r
34656 <TR valign="top">\r
34657 <TD width=15% BGCOLOR=#FBF5EF>\r
34658 <B>PSU_CSU_TAMPER_STATUS_TAMPER_9</B>\r
34659 </TD>\r
34660 <TD width=15% BGCOLOR=#FBF5EF>\r
34661 <B>9:9</B>\r
34662 </TD>\r
34663 <TD width=10% BGCOLOR=#FBF5EF>\r
34664 <B>200</B>\r
34665 </TD>\r
34666 <TD width=10% BGCOLOR=#FBF5EF>\r
34667 <B>0</B>\r
34668 </TD>\r
34669 <TD width=15% BGCOLOR=#FBF5EF>\r
34670 <B>0</B>\r
34671 </TD>\r
34672 <TD width=35% BGCOLOR=#FBF5EF>\r
34673 <B>AMS voltage alarm for DDRPHY</B>\r
34674 </TD>\r
34675 </TR>\r
34676 <TR valign="top">\r
34677 <TD width=15% BGCOLOR=#FBF5EF>\r
34678 <B>PSU_CSU_TAMPER_STATUS_TAMPER_10</B>\r
34679 </TD>\r
34680 <TD width=15% BGCOLOR=#FBF5EF>\r
34681 <B>10:10</B>\r
34682 </TD>\r
34683 <TD width=10% BGCOLOR=#FBF5EF>\r
34684 <B>400</B>\r
34685 </TD>\r
34686 <TD width=10% BGCOLOR=#FBF5EF>\r
34687 <B>0</B>\r
34688 </TD>\r
34689 <TD width=15% BGCOLOR=#FBF5EF>\r
34690 <B>0</B>\r
34691 </TD>\r
34692 <TD width=35% BGCOLOR=#FBF5EF>\r
34693 <B>AMS voltage alarm for PSIO bank 0/1/2</B>\r
34694 </TD>\r
34695 </TR>\r
34696 <TR valign="top">\r
34697 <TD width=15% BGCOLOR=#FBF5EF>\r
34698 <B>PSU_CSU_TAMPER_STATUS_TAMPER_11</B>\r
34699 </TD>\r
34700 <TD width=15% BGCOLOR=#FBF5EF>\r
34701 <B>11:11</B>\r
34702 </TD>\r
34703 <TD width=10% BGCOLOR=#FBF5EF>\r
34704 <B>800</B>\r
34705 </TD>\r
34706 <TD width=10% BGCOLOR=#FBF5EF>\r
34707 <B>0</B>\r
34708 </TD>\r
34709 <TD width=15% BGCOLOR=#FBF5EF>\r
34710 <B>0</B>\r
34711 </TD>\r
34712 <TD width=35% BGCOLOR=#FBF5EF>\r
34713 <B>AMS voltage alarm for PSIO bank 3 (dedicated pins)</B>\r
34714 </TD>\r
34715 </TR>\r
34716 <TR valign="top">\r
34717 <TD width=15% BGCOLOR=#FBF5EF>\r
34718 <B>PSU_CSU_TAMPER_STATUS_TAMPER_12</B>\r
34719 </TD>\r
34720 <TD width=15% BGCOLOR=#FBF5EF>\r
34721 <B>12:12</B>\r
34722 </TD>\r
34723 <TD width=10% BGCOLOR=#FBF5EF>\r
34724 <B>1000</B>\r
34725 </TD>\r
34726 <TD width=10% BGCOLOR=#FBF5EF>\r
34727 <B>0</B>\r
34728 </TD>\r
34729 <TD width=15% BGCOLOR=#FBF5EF>\r
34730 <B>0</B>\r
34731 </TD>\r
34732 <TD width=35% BGCOLOR=#FBF5EF>\r
34733 <B>AMS voltaage alarm for GT</B>\r
34734 </TD>\r
34735 </TR>\r
34736 <TR valign="top">\r
34737 <TD width=15% BGCOLOR=#C0C0C0>\r
34738 <B>PSU_CSU_TAMPER_STATUS@0XFFCA5000</B>\r
34739 </TD>\r
34740 <TD width=15% BGCOLOR=#C0C0C0>\r
34741 <B>31:0</B>\r
34742 </TD>\r
34743 <TD width=10% BGCOLOR=#C0C0C0>\r
34744 <B>1fff</B>\r
34745 </TD>\r
34746 <TD width=10% BGCOLOR=#C0C0C0>\r
34747 <B></B>\r
34748 </TD>\r
34749 <TD width=15% BGCOLOR=#C0C0C0>\r
34750 <B>0</B>\r
34751 </TD>\r
34752 <TD width=35% BGCOLOR=#C0C0C0>\r
34753 <B>Tamper Response Status</B>\r
34754 </TD>\r
34755 </TR>\r
34756 </TABLE>\r
34757 <P>\r
34758 <H1>CSU TAMPER RESPONSE</H1>\r
34759 </TABLE>\r
34760 <P>\r
34761 <H2><a name="psu_post_config">psu_post_config</a></H2>\r
34762 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34763 <TR valign="top">\r
34764 <TD width=15% BGCOLOR=#FFC0FF>\r
34765 <B>Register Name</B>\r
34766 </TD>\r
34767 <TD width=15% BGCOLOR=#FFC0FF>\r
34768 <B>Address</B>\r
34769 </TD>\r
34770 <TD width=10% BGCOLOR=#FFC0FF>\r
34771 <B>Width</B>\r
34772 </TD>\r
34773 <TD width=10% BGCOLOR=#FFC0FF>\r
34774 <B>Type</B>\r
34775 </TD>\r
34776 <TD width=15% BGCOLOR=#FFC0FF>\r
34777 <B>Reset Value</B>\r
34778 </TD>\r
34779 <TD width=35% BGCOLOR=#FFC0FF>\r
34780 <B>Description</B>\r
34781 </TD>\r
34782 </TR>\r
34783 </TABLE>\r
34784 <P>\r
34785 <H2><a name="psu_post_config">psu_post_config</a></H2>\r
34786 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34787 <TR valign="top">\r
34788 <TD width=15% BGCOLOR=#FFC0FF>\r
34789 <B>Register Name</B>\r
34790 </TD>\r
34791 <TD width=15% BGCOLOR=#FFC0FF>\r
34792 <B>Address</B>\r
34793 </TD>\r
34794 <TD width=10% BGCOLOR=#FFC0FF>\r
34795 <B>Width</B>\r
34796 </TD>\r
34797 <TD width=10% BGCOLOR=#FFC0FF>\r
34798 <B>Type</B>\r
34799 </TD>\r
34800 <TD width=15% BGCOLOR=#FFC0FF>\r
34801 <B>Reset Value</B>\r
34802 </TD>\r
34803 <TD width=35% BGCOLOR=#FFC0FF>\r
34804 <B>Description</B>\r
34805 </TD>\r
34806 </TR>\r
34807 </TABLE>\r
34808 <P>\r
34809 <H2><a name="psu_peripherals_powerdwn_data_3_0">psu_peripherals_powerdwn_data_3_0</a></H2>\r
34810 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34811 <TR valign="top">\r
34812 <TD width=15% BGCOLOR=#FFC0FF>\r
34813 <B>Register Name</B>\r
34814 </TD>\r
34815 <TD width=15% BGCOLOR=#FFC0FF>\r
34816 <B>Address</B>\r
34817 </TD>\r
34818 <TD width=10% BGCOLOR=#FFC0FF>\r
34819 <B>Width</B>\r
34820 </TD>\r
34821 <TD width=10% BGCOLOR=#FFC0FF>\r
34822 <B>Type</B>\r
34823 </TD>\r
34824 <TD width=15% BGCOLOR=#FFC0FF>\r
34825 <B>Reset Value</B>\r
34826 </TD>\r
34827 <TD width=35% BGCOLOR=#FFC0FF>\r
34828 <B>Description</B>\r
34829 </TD>\r
34830 </TR>\r
34831 </TABLE>\r
34832 <P>\r
34833 <H2><a name="psu_peripherals_powerdwn_data_3_0">psu_peripherals_powerdwn_data_3_0</a></H2>\r
34834 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34835 <TR valign="top">\r
34836 <TD width=15% BGCOLOR=#FFC0FF>\r
34837 <B>Register Name</B>\r
34838 </TD>\r
34839 <TD width=15% BGCOLOR=#FFC0FF>\r
34840 <B>Address</B>\r
34841 </TD>\r
34842 <TD width=10% BGCOLOR=#FFC0FF>\r
34843 <B>Width</B>\r
34844 </TD>\r
34845 <TD width=10% BGCOLOR=#FFC0FF>\r
34846 <B>Type</B>\r
34847 </TD>\r
34848 <TD width=15% BGCOLOR=#FFC0FF>\r
34849 <B>Reset Value</B>\r
34850 </TD>\r
34851 <TD width=35% BGCOLOR=#FFC0FF>\r
34852 <B>Description</B>\r
34853 </TD>\r
34854 </TR>\r
34855 <H1>POWER DOWN REQUEST INTERRUPT ENABLE</H1>\r
34856 <H1>POWER DOWN TRIGGER</H1>\r
34857 </TABLE>\r
34858 <P>\r
34859 <H2><a name="psu_security_data_3_0">psu_security_data_3_0</a></H2>\r
34860 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
34861 <TR valign="top">\r
34862 <TD width=15% BGCOLOR=#FFC0FF>\r
34863 <B>Register Name</B>\r
34864 </TD>\r
34865 <TD width=15% BGCOLOR=#FFC0FF>\r
34866 <B>Address</B>\r
34867 </TD>\r
34868 <TD width=10% BGCOLOR=#FFC0FF>\r
34869 <B>Width</B>\r
34870 </TD>\r
34871 <TD width=10% BGCOLOR=#FFC0FF>\r
34872 <B>Type</B>\r
34873 </TD>\r
34874 <TD width=15% BGCOLOR=#FFC0FF>\r
34875 <B>Reset Value</B>\r
34876 </TD>\r
34877 <TD width=35% BGCOLOR=#FFC0FF>\r
34878 <B>Description</B>\r
34879 </TD>\r
34880 </TR>\r
34881 <TR valign="top">\r
34882 <TD width=15% BGCOLOR=#FBF5EF>\r
34883 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID00">\r
34884 PSU_LPD_XPPU_CFG_MASTER_ID00\r
34885 </A>\r
34886 </TD>\r
34887 <TD width=15% BGCOLOR=#FBF5EF>\r
34888 <B>0XFF980100</B>\r
34889 </TD>\r
34890 <TD width=10% BGCOLOR=#FBF5EF>\r
34891 <B>32</B>\r
34892 </TD>\r
34893 <TD width=10% BGCOLOR=#FBF5EF>\r
34894 <B>RW</B>\r
34895 </TD>\r
34896 <TD width=15% BGCOLOR=#FBF5EF>\r
34897 <B>0x000000</B>\r
34898 </TD>\r
34899 <TD width=35% BGCOLOR=#FBF5EF>\r
34900 <B>Master ID 00 Register</B>\r
34901 </TD>\r
34902 </TR>\r
34903 <TR valign="top">\r
34904 <TD width=15% BGCOLOR=#FBF5EF>\r
34905 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID01">\r
34906 PSU_LPD_XPPU_CFG_MASTER_ID01\r
34907 </A>\r
34908 </TD>\r
34909 <TD width=15% BGCOLOR=#FBF5EF>\r
34910 <B>0XFF980104</B>\r
34911 </TD>\r
34912 <TD width=10% BGCOLOR=#FBF5EF>\r
34913 <B>32</B>\r
34914 </TD>\r
34915 <TD width=10% BGCOLOR=#FBF5EF>\r
34916 <B>RW</B>\r
34917 </TD>\r
34918 <TD width=15% BGCOLOR=#FBF5EF>\r
34919 <B>0x000000</B>\r
34920 </TD>\r
34921 <TD width=35% BGCOLOR=#FBF5EF>\r
34922 <B>Master ID 01 Register</B>\r
34923 </TD>\r
34924 </TR>\r
34925 <TR valign="top">\r
34926 <TD width=15% BGCOLOR=#FBF5EF>\r
34927 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID02">\r
34928 PSU_LPD_XPPU_CFG_MASTER_ID02\r
34929 </A>\r
34930 </TD>\r
34931 <TD width=15% BGCOLOR=#FBF5EF>\r
34932 <B>0XFF980108</B>\r
34933 </TD>\r
34934 <TD width=10% BGCOLOR=#FBF5EF>\r
34935 <B>32</B>\r
34936 </TD>\r
34937 <TD width=10% BGCOLOR=#FBF5EF>\r
34938 <B>RW</B>\r
34939 </TD>\r
34940 <TD width=15% BGCOLOR=#FBF5EF>\r
34941 <B>0x000000</B>\r
34942 </TD>\r
34943 <TD width=35% BGCOLOR=#FBF5EF>\r
34944 <B>Master ID 02 Register</B>\r
34945 </TD>\r
34946 </TR>\r
34947 <TR valign="top">\r
34948 <TD width=15% BGCOLOR=#FBF5EF>\r
34949 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID03">\r
34950 PSU_LPD_XPPU_CFG_MASTER_ID03\r
34951 </A>\r
34952 </TD>\r
34953 <TD width=15% BGCOLOR=#FBF5EF>\r
34954 <B>0XFF98010C</B>\r
34955 </TD>\r
34956 <TD width=10% BGCOLOR=#FBF5EF>\r
34957 <B>32</B>\r
34958 </TD>\r
34959 <TD width=10% BGCOLOR=#FBF5EF>\r
34960 <B>RW</B>\r
34961 </TD>\r
34962 <TD width=15% BGCOLOR=#FBF5EF>\r
34963 <B>0x000000</B>\r
34964 </TD>\r
34965 <TD width=35% BGCOLOR=#FBF5EF>\r
34966 <B>Master ID 03 Register</B>\r
34967 </TD>\r
34968 </TR>\r
34969 <TR valign="top">\r
34970 <TD width=15% BGCOLOR=#FBF5EF>\r
34971 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID04">\r
34972 PSU_LPD_XPPU_CFG_MASTER_ID04\r
34973 </A>\r
34974 </TD>\r
34975 <TD width=15% BGCOLOR=#FBF5EF>\r
34976 <B>0XFF980110</B>\r
34977 </TD>\r
34978 <TD width=10% BGCOLOR=#FBF5EF>\r
34979 <B>32</B>\r
34980 </TD>\r
34981 <TD width=10% BGCOLOR=#FBF5EF>\r
34982 <B>RW</B>\r
34983 </TD>\r
34984 <TD width=15% BGCOLOR=#FBF5EF>\r
34985 <B>0x000000</B>\r
34986 </TD>\r
34987 <TD width=35% BGCOLOR=#FBF5EF>\r
34988 <B>Master ID 04 Register</B>\r
34989 </TD>\r
34990 </TR>\r
34991 <TR valign="top">\r
34992 <TD width=15% BGCOLOR=#FBF5EF>\r
34993 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID05">\r
34994 PSU_LPD_XPPU_CFG_MASTER_ID05\r
34995 </A>\r
34996 </TD>\r
34997 <TD width=15% BGCOLOR=#FBF5EF>\r
34998 <B>0XFF980114</B>\r
34999 </TD>\r
35000 <TD width=10% BGCOLOR=#FBF5EF>\r
35001 <B>32</B>\r
35002 </TD>\r
35003 <TD width=10% BGCOLOR=#FBF5EF>\r
35004 <B>RW</B>\r
35005 </TD>\r
35006 <TD width=15% BGCOLOR=#FBF5EF>\r
35007 <B>0x000000</B>\r
35008 </TD>\r
35009 <TD width=35% BGCOLOR=#FBF5EF>\r
35010 <B>Master ID 05 Register</B>\r
35011 </TD>\r
35012 </TR>\r
35013 <TR valign="top">\r
35014 <TD width=15% BGCOLOR=#FBF5EF>\r
35015 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID06">\r
35016 PSU_LPD_XPPU_CFG_MASTER_ID06\r
35017 </A>\r
35018 </TD>\r
35019 <TD width=15% BGCOLOR=#FBF5EF>\r
35020 <B>0XFF980118</B>\r
35021 </TD>\r
35022 <TD width=10% BGCOLOR=#FBF5EF>\r
35023 <B>32</B>\r
35024 </TD>\r
35025 <TD width=10% BGCOLOR=#FBF5EF>\r
35026 <B>RW</B>\r
35027 </TD>\r
35028 <TD width=15% BGCOLOR=#FBF5EF>\r
35029 <B>0x000000</B>\r
35030 </TD>\r
35031 <TD width=35% BGCOLOR=#FBF5EF>\r
35032 <B>Master ID 06 Register</B>\r
35033 </TD>\r
35034 </TR>\r
35035 <TR valign="top">\r
35036 <TD width=15% BGCOLOR=#FBF5EF>\r
35037 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID07">\r
35038 PSU_LPD_XPPU_CFG_MASTER_ID07\r
35039 </A>\r
35040 </TD>\r
35041 <TD width=15% BGCOLOR=#FBF5EF>\r
35042 <B>0XFF98011C</B>\r
35043 </TD>\r
35044 <TD width=10% BGCOLOR=#FBF5EF>\r
35045 <B>32</B>\r
35046 </TD>\r
35047 <TD width=10% BGCOLOR=#FBF5EF>\r
35048 <B>RW</B>\r
35049 </TD>\r
35050 <TD width=15% BGCOLOR=#FBF5EF>\r
35051 <B>0x000000</B>\r
35052 </TD>\r
35053 <TD width=35% BGCOLOR=#FBF5EF>\r
35054 <B>Master ID 07 Register</B>\r
35055 </TD>\r
35056 </TR>\r
35057 <TR valign="top">\r
35058 <TD width=15% BGCOLOR=#FBF5EF>\r
35059 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID08">\r
35060 PSU_LPD_XPPU_CFG_MASTER_ID08\r
35061 </A>\r
35062 </TD>\r
35063 <TD width=15% BGCOLOR=#FBF5EF>\r
35064 <B>0XFF980120</B>\r
35065 </TD>\r
35066 <TD width=10% BGCOLOR=#FBF5EF>\r
35067 <B>32</B>\r
35068 </TD>\r
35069 <TD width=10% BGCOLOR=#FBF5EF>\r
35070 <B>RW</B>\r
35071 </TD>\r
35072 <TD width=15% BGCOLOR=#FBF5EF>\r
35073 <B>0x000000</B>\r
35074 </TD>\r
35075 <TD width=35% BGCOLOR=#FBF5EF>\r
35076 <B>Master ID 08 Register</B>\r
35077 </TD>\r
35078 </TR>\r
35079 <TR valign="top">\r
35080 <TD width=15% BGCOLOR=#FBF5EF>\r
35081 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID09">\r
35082 PSU_LPD_XPPU_CFG_MASTER_ID09\r
35083 </A>\r
35084 </TD>\r
35085 <TD width=15% BGCOLOR=#FBF5EF>\r
35086 <B>0XFF980124</B>\r
35087 </TD>\r
35088 <TD width=10% BGCOLOR=#FBF5EF>\r
35089 <B>32</B>\r
35090 </TD>\r
35091 <TD width=10% BGCOLOR=#FBF5EF>\r
35092 <B>RW</B>\r
35093 </TD>\r
35094 <TD width=15% BGCOLOR=#FBF5EF>\r
35095 <B>0x000000</B>\r
35096 </TD>\r
35097 <TD width=35% BGCOLOR=#FBF5EF>\r
35098 <B>Master ID 09 Register</B>\r
35099 </TD>\r
35100 </TR>\r
35101 <TR valign="top">\r
35102 <TD width=15% BGCOLOR=#FBF5EF>\r
35103 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID10">\r
35104 PSU_LPD_XPPU_CFG_MASTER_ID10\r
35105 </A>\r
35106 </TD>\r
35107 <TD width=15% BGCOLOR=#FBF5EF>\r
35108 <B>0XFF980128</B>\r
35109 </TD>\r
35110 <TD width=10% BGCOLOR=#FBF5EF>\r
35111 <B>32</B>\r
35112 </TD>\r
35113 <TD width=10% BGCOLOR=#FBF5EF>\r
35114 <B>RW</B>\r
35115 </TD>\r
35116 <TD width=15% BGCOLOR=#FBF5EF>\r
35117 <B>0x000000</B>\r
35118 </TD>\r
35119 <TD width=35% BGCOLOR=#FBF5EF>\r
35120 <B>Master ID 10 Register</B>\r
35121 </TD>\r
35122 </TR>\r
35123 <TR valign="top">\r
35124 <TD width=15% BGCOLOR=#FBF5EF>\r
35125 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID11">\r
35126 PSU_LPD_XPPU_CFG_MASTER_ID11\r
35127 </A>\r
35128 </TD>\r
35129 <TD width=15% BGCOLOR=#FBF5EF>\r
35130 <B>0XFF98012C</B>\r
35131 </TD>\r
35132 <TD width=10% BGCOLOR=#FBF5EF>\r
35133 <B>32</B>\r
35134 </TD>\r
35135 <TD width=10% BGCOLOR=#FBF5EF>\r
35136 <B>RW</B>\r
35137 </TD>\r
35138 <TD width=15% BGCOLOR=#FBF5EF>\r
35139 <B>0x000000</B>\r
35140 </TD>\r
35141 <TD width=35% BGCOLOR=#FBF5EF>\r
35142 <B>Master ID 11 Register</B>\r
35143 </TD>\r
35144 </TR>\r
35145 <TR valign="top">\r
35146 <TD width=15% BGCOLOR=#FBF5EF>\r
35147 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID12">\r
35148 PSU_LPD_XPPU_CFG_MASTER_ID12\r
35149 </A>\r
35150 </TD>\r
35151 <TD width=15% BGCOLOR=#FBF5EF>\r
35152 <B>0XFF980130</B>\r
35153 </TD>\r
35154 <TD width=10% BGCOLOR=#FBF5EF>\r
35155 <B>32</B>\r
35156 </TD>\r
35157 <TD width=10% BGCOLOR=#FBF5EF>\r
35158 <B>RW</B>\r
35159 </TD>\r
35160 <TD width=15% BGCOLOR=#FBF5EF>\r
35161 <B>0x000000</B>\r
35162 </TD>\r
35163 <TD width=35% BGCOLOR=#FBF5EF>\r
35164 <B>Master ID 12 Register</B>\r
35165 </TD>\r
35166 </TR>\r
35167 <TR valign="top">\r
35168 <TD width=15% BGCOLOR=#FBF5EF>\r
35169 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID13">\r
35170 PSU_LPD_XPPU_CFG_MASTER_ID13\r
35171 </A>\r
35172 </TD>\r
35173 <TD width=15% BGCOLOR=#FBF5EF>\r
35174 <B>0XFF980134</B>\r
35175 </TD>\r
35176 <TD width=10% BGCOLOR=#FBF5EF>\r
35177 <B>32</B>\r
35178 </TD>\r
35179 <TD width=10% BGCOLOR=#FBF5EF>\r
35180 <B>RW</B>\r
35181 </TD>\r
35182 <TD width=15% BGCOLOR=#FBF5EF>\r
35183 <B>0x000000</B>\r
35184 </TD>\r
35185 <TD width=35% BGCOLOR=#FBF5EF>\r
35186 <B>Master ID 13 Register</B>\r
35187 </TD>\r
35188 </TR>\r
35189 <TR valign="top">\r
35190 <TD width=15% BGCOLOR=#FBF5EF>\r
35191 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID14">\r
35192 PSU_LPD_XPPU_CFG_MASTER_ID14\r
35193 </A>\r
35194 </TD>\r
35195 <TD width=15% BGCOLOR=#FBF5EF>\r
35196 <B>0XFF980138</B>\r
35197 </TD>\r
35198 <TD width=10% BGCOLOR=#FBF5EF>\r
35199 <B>32</B>\r
35200 </TD>\r
35201 <TD width=10% BGCOLOR=#FBF5EF>\r
35202 <B>RW</B>\r
35203 </TD>\r
35204 <TD width=15% BGCOLOR=#FBF5EF>\r
35205 <B>0x000000</B>\r
35206 </TD>\r
35207 <TD width=35% BGCOLOR=#FBF5EF>\r
35208 <B>Master ID 14 Register</B>\r
35209 </TD>\r
35210 </TR>\r
35211 <TR valign="top">\r
35212 <TD width=15% BGCOLOR=#FBF5EF>\r
35213 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID15">\r
35214 PSU_LPD_XPPU_CFG_MASTER_ID15\r
35215 </A>\r
35216 </TD>\r
35217 <TD width=15% BGCOLOR=#FBF5EF>\r
35218 <B>0XFF98013C</B>\r
35219 </TD>\r
35220 <TD width=10% BGCOLOR=#FBF5EF>\r
35221 <B>32</B>\r
35222 </TD>\r
35223 <TD width=10% BGCOLOR=#FBF5EF>\r
35224 <B>RW</B>\r
35225 </TD>\r
35226 <TD width=15% BGCOLOR=#FBF5EF>\r
35227 <B>0x000000</B>\r
35228 </TD>\r
35229 <TD width=35% BGCOLOR=#FBF5EF>\r
35230 <B>Master ID 15 Register</B>\r
35231 </TD>\r
35232 </TR>\r
35233 <TR valign="top">\r
35234 <TD width=15% BGCOLOR=#FBF5EF>\r
35235 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID16">\r
35236 PSU_LPD_XPPU_CFG_MASTER_ID16\r
35237 </A>\r
35238 </TD>\r
35239 <TD width=15% BGCOLOR=#FBF5EF>\r
35240 <B>0XFF980140</B>\r
35241 </TD>\r
35242 <TD width=10% BGCOLOR=#FBF5EF>\r
35243 <B>32</B>\r
35244 </TD>\r
35245 <TD width=10% BGCOLOR=#FBF5EF>\r
35246 <B>RW</B>\r
35247 </TD>\r
35248 <TD width=15% BGCOLOR=#FBF5EF>\r
35249 <B>0x000000</B>\r
35250 </TD>\r
35251 <TD width=35% BGCOLOR=#FBF5EF>\r
35252 <B>Master ID 16 Register</B>\r
35253 </TD>\r
35254 </TR>\r
35255 <TR valign="top">\r
35256 <TD width=15% BGCOLOR=#FBF5EF>\r
35257 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID17">\r
35258 PSU_LPD_XPPU_CFG_MASTER_ID17\r
35259 </A>\r
35260 </TD>\r
35261 <TD width=15% BGCOLOR=#FBF5EF>\r
35262 <B>0XFF980144</B>\r
35263 </TD>\r
35264 <TD width=10% BGCOLOR=#FBF5EF>\r
35265 <B>32</B>\r
35266 </TD>\r
35267 <TD width=10% BGCOLOR=#FBF5EF>\r
35268 <B>RW</B>\r
35269 </TD>\r
35270 <TD width=15% BGCOLOR=#FBF5EF>\r
35271 <B>0x000000</B>\r
35272 </TD>\r
35273 <TD width=35% BGCOLOR=#FBF5EF>\r
35274 <B>Master ID 17 Register</B>\r
35275 </TD>\r
35276 </TR>\r
35277 <TR valign="top">\r
35278 <TD width=15% BGCOLOR=#FBF5EF>\r
35279 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID18">\r
35280 PSU_LPD_XPPU_CFG_MASTER_ID18\r
35281 </A>\r
35282 </TD>\r
35283 <TD width=15% BGCOLOR=#FBF5EF>\r
35284 <B>0XFF980148</B>\r
35285 </TD>\r
35286 <TD width=10% BGCOLOR=#FBF5EF>\r
35287 <B>32</B>\r
35288 </TD>\r
35289 <TD width=10% BGCOLOR=#FBF5EF>\r
35290 <B>RW</B>\r
35291 </TD>\r
35292 <TD width=15% BGCOLOR=#FBF5EF>\r
35293 <B>0x000000</B>\r
35294 </TD>\r
35295 <TD width=35% BGCOLOR=#FBF5EF>\r
35296 <B>Master ID 18 Register</B>\r
35297 </TD>\r
35298 </TR>\r
35299 <TR valign="top">\r
35300 <TD width=15% BGCOLOR=#FBF5EF>\r
35301 <A href="#PSU_LPD_XPPU_CFG_MASTER_ID19">\r
35302 PSU_LPD_XPPU_CFG_MASTER_ID19\r
35303 </A>\r
35304 </TD>\r
35305 <TD width=15% BGCOLOR=#FBF5EF>\r
35306 <B>0XFF98014C</B>\r
35307 </TD>\r
35308 <TD width=10% BGCOLOR=#FBF5EF>\r
35309 <B>32</B>\r
35310 </TD>\r
35311 <TD width=10% BGCOLOR=#FBF5EF>\r
35312 <B>RW</B>\r
35313 </TD>\r
35314 <TD width=15% BGCOLOR=#FBF5EF>\r
35315 <B>0x000000</B>\r
35316 </TD>\r
35317 <TD width=35% BGCOLOR=#FBF5EF>\r
35318 <B>Master ID 19 Register</B>\r
35319 </TD>\r
35320 </TR>\r
35321 </TABLE>\r
35322 <P>\r
35323 <H2><a name="psu_security_data_3_0">psu_security_data_3_0</a></H2>\r
35324 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35325 <TR valign="top">\r
35326 <TD width=15% BGCOLOR=#FFC0FF>\r
35327 <B>Register Name</B>\r
35328 </TD>\r
35329 <TD width=15% BGCOLOR=#FFC0FF>\r
35330 <B>Address</B>\r
35331 </TD>\r
35332 <TD width=10% BGCOLOR=#FFC0FF>\r
35333 <B>Width</B>\r
35334 </TD>\r
35335 <TD width=10% BGCOLOR=#FFC0FF>\r
35336 <B>Type</B>\r
35337 </TD>\r
35338 <TD width=15% BGCOLOR=#FFC0FF>\r
35339 <B>Reset Value</B>\r
35340 </TD>\r
35341 <TD width=35% BGCOLOR=#FFC0FF>\r
35342 <B>Description</B>\r
35343 </TD>\r
35344 </TR>\r
35345 <H1>DDR XMPU0</H1>\r
35346 <H1>DDR XMPU1</H1>\r
35347 <H1>DDR XMPU2</H1>\r
35348 <H1>DDR XMPU3</H1>\r
35349 <H1>DDR XMPU4</H1>\r
35350 <H1>DDR XMPU5</H1>\r
35351 <H1>FPD XMPU</H1>\r
35352 <H1>OCM XMPU</H1>\r
35353 <H1>XPPU</H1>\r
35354 <H1>MASTER ID LIST</H1>\r
35355 <H2><a name="MASTER_ID00">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID00</a></H2>\r
35356 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35357 <TR valign="top">\r
35358 <TD width=15% BGCOLOR=#FFFF00>\r
35359 <B>Register Name</B>\r
35360 </TD>\r
35361 <TD width=15% BGCOLOR=#FFFF00>\r
35362 <B>Address</B>\r
35363 </TD>\r
35364 <TD width=10% BGCOLOR=#FFFF00>\r
35365 <B>Width</B>\r
35366 </TD>\r
35367 <TD width=10% BGCOLOR=#FFFF00>\r
35368 <B>Type</B>\r
35369 </TD>\r
35370 <TD width=15% BGCOLOR=#FFFF00>\r
35371 <B>Reset Value</B>\r
35372 </TD>\r
35373 <TD width=35% BGCOLOR=#FFFF00>\r
35374 <B>Description</B>\r
35375 </TD>\r
35376 </TR>\r
35377 <TR valign="top">\r
35378 <TD width=15% BGCOLOR=#FBF5EF>\r
35379 <B>MASTER_ID00</B>\r
35380 </TD>\r
35381 <TD width=15% BGCOLOR=#FBF5EF>\r
35382 <B>0XFF980100</B>\r
35383 </TD>\r
35384 <TD width=10% BGCOLOR=#FBF5EF>\r
35385 <B>32</B>\r
35386 </TD>\r
35387 <TD width=10% BGCOLOR=#FBF5EF>\r
35388 <B>rw</B>\r
35389 </TD>\r
35390 <TD width=15% BGCOLOR=#FBF5EF>\r
35391 <B>0x00000000</B>\r
35392 </TD>\r
35393 <TD width=35% BGCOLOR=#FBF5EF>\r
35394 <B>--</B>\r
35395 </TD>\r
35396 </TR>\r
35397 </TABLE>\r
35398 <P>\r
35399 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35400 <TR valign="top">\r
35401 <TD width=15% BGCOLOR=#C0FFC0>\r
35402 <B>Field Name</B>\r
35403 </TD>\r
35404 <TD width=15% BGCOLOR=#C0FFC0>\r
35405 <B>Bits</B>\r
35406 </TD>\r
35407 <TD width=10% BGCOLOR=#C0FFC0>\r
35408 <B>Mask</B>\r
35409 </TD>\r
35410 <TD width=10% BGCOLOR=#C0FFC0>\r
35411 <B>Value</B>\r
35412 </TD>\r
35413 <TD width=15% BGCOLOR=#C0FFC0>\r
35414 <B>Shifted Value</B>\r
35415 </TD>\r
35416 <TD width=35% BGCOLOR=#C0FFC0>\r
35417 <B>Description</B>\r
35418 </TD>\r
35419 </TR>\r
35420 <TR valign="top">\r
35421 <TD width=15% BGCOLOR=#FBF5EF>\r
35422 <B>PSU_LPD_XPPU_CFG_MASTER_ID00_MIDP</B>\r
35423 </TD>\r
35424 <TD width=15% BGCOLOR=#FBF5EF>\r
35425 <B>31:31</B>\r
35426 </TD>\r
35427 <TD width=10% BGCOLOR=#FBF5EF>\r
35428 <B>80000000</B>\r
35429 </TD>\r
35430 <TD width=10% BGCOLOR=#FBF5EF>\r
35431 <B>0</B>\r
35432 </TD>\r
35433 <TD width=15% BGCOLOR=#FBF5EF>\r
35434 <B>0</B>\r
35435 </TD>\r
35436 <TD width=35% BGCOLOR=#FBF5EF>\r
35437 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
35438 </TD>\r
35439 </TR>\r
35440 <TR valign="top">\r
35441 <TD width=15% BGCOLOR=#FBF5EF>\r
35442 <B>PSU_LPD_XPPU_CFG_MASTER_ID00_MIDR</B>\r
35443 </TD>\r
35444 <TD width=15% BGCOLOR=#FBF5EF>\r
35445 <B>30:30</B>\r
35446 </TD>\r
35447 <TD width=10% BGCOLOR=#FBF5EF>\r
35448 <B>40000000</B>\r
35449 </TD>\r
35450 <TD width=10% BGCOLOR=#FBF5EF>\r
35451 <B>0</B>\r
35452 </TD>\r
35453 <TD width=15% BGCOLOR=#FBF5EF>\r
35454 <B>0</B>\r
35455 </TD>\r
35456 <TD width=35% BGCOLOR=#FBF5EF>\r
35457 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
35458 </TD>\r
35459 </TR>\r
35460 <TR valign="top">\r
35461 <TD width=15% BGCOLOR=#FBF5EF>\r
35462 <B>PSU_LPD_XPPU_CFG_MASTER_ID00_MIDM</B>\r
35463 </TD>\r
35464 <TD width=15% BGCOLOR=#FBF5EF>\r
35465 <B>25:16</B>\r
35466 </TD>\r
35467 <TD width=10% BGCOLOR=#FBF5EF>\r
35468 <B>3ff0000</B>\r
35469 </TD>\r
35470 <TD width=10% BGCOLOR=#FBF5EF>\r
35471 <B>0</B>\r
35472 </TD>\r
35473 <TD width=15% BGCOLOR=#FBF5EF>\r
35474 <B>0</B>\r
35475 </TD>\r
35476 <TD width=35% BGCOLOR=#FBF5EF>\r
35477 <B>Mask to be applied before comparing</B>\r
35478 </TD>\r
35479 </TR>\r
35480 <TR valign="top">\r
35481 <TD width=15% BGCOLOR=#FBF5EF>\r
35482 <B>PSU_LPD_XPPU_CFG_MASTER_ID00_MID</B>\r
35483 </TD>\r
35484 <TD width=15% BGCOLOR=#FBF5EF>\r
35485 <B>9:0</B>\r
35486 </TD>\r
35487 <TD width=10% BGCOLOR=#FBF5EF>\r
35488 <B>3ff</B>\r
35489 </TD>\r
35490 <TD width=10% BGCOLOR=#FBF5EF>\r
35491 <B>0</B>\r
35492 </TD>\r
35493 <TD width=15% BGCOLOR=#FBF5EF>\r
35494 <B>0</B>\r
35495 </TD>\r
35496 <TD width=35% BGCOLOR=#FBF5EF>\r
35497 <B>Predefined Master ID for PMU</B>\r
35498 </TD>\r
35499 </TR>\r
35500 <TR valign="top">\r
35501 <TD width=15% BGCOLOR=#C0C0C0>\r
35502 <B>PSU_LPD_XPPU_CFG_MASTER_ID00@0XFF980100</B>\r
35503 </TD>\r
35504 <TD width=15% BGCOLOR=#C0C0C0>\r
35505 <B>31:0</B>\r
35506 </TD>\r
35507 <TD width=10% BGCOLOR=#C0C0C0>\r
35508 <B>c3ff03ff</B>\r
35509 </TD>\r
35510 <TD width=10% BGCOLOR=#C0C0C0>\r
35511 <B></B>\r
35512 </TD>\r
35513 <TD width=15% BGCOLOR=#C0C0C0>\r
35514 <B>0</B>\r
35515 </TD>\r
35516 <TD width=35% BGCOLOR=#C0C0C0>\r
35517 <B>Master ID 00 Register</B>\r
35518 </TD>\r
35519 </TR>\r
35520 </TABLE>\r
35521 <P>\r
35522 <H2><a name="MASTER_ID01">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID01</a></H2>\r
35523 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35524 <TR valign="top">\r
35525 <TD width=15% BGCOLOR=#FFFF00>\r
35526 <B>Register Name</B>\r
35527 </TD>\r
35528 <TD width=15% BGCOLOR=#FFFF00>\r
35529 <B>Address</B>\r
35530 </TD>\r
35531 <TD width=10% BGCOLOR=#FFFF00>\r
35532 <B>Width</B>\r
35533 </TD>\r
35534 <TD width=10% BGCOLOR=#FFFF00>\r
35535 <B>Type</B>\r
35536 </TD>\r
35537 <TD width=15% BGCOLOR=#FFFF00>\r
35538 <B>Reset Value</B>\r
35539 </TD>\r
35540 <TD width=35% BGCOLOR=#FFFF00>\r
35541 <B>Description</B>\r
35542 </TD>\r
35543 </TR>\r
35544 <TR valign="top">\r
35545 <TD width=15% BGCOLOR=#FBF5EF>\r
35546 <B>MASTER_ID01</B>\r
35547 </TD>\r
35548 <TD width=15% BGCOLOR=#FBF5EF>\r
35549 <B>0XFF980104</B>\r
35550 </TD>\r
35551 <TD width=10% BGCOLOR=#FBF5EF>\r
35552 <B>32</B>\r
35553 </TD>\r
35554 <TD width=10% BGCOLOR=#FBF5EF>\r
35555 <B>rw</B>\r
35556 </TD>\r
35557 <TD width=15% BGCOLOR=#FBF5EF>\r
35558 <B>0x00000000</B>\r
35559 </TD>\r
35560 <TD width=35% BGCOLOR=#FBF5EF>\r
35561 <B>--</B>\r
35562 </TD>\r
35563 </TR>\r
35564 </TABLE>\r
35565 <P>\r
35566 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35567 <TR valign="top">\r
35568 <TD width=15% BGCOLOR=#C0FFC0>\r
35569 <B>Field Name</B>\r
35570 </TD>\r
35571 <TD width=15% BGCOLOR=#C0FFC0>\r
35572 <B>Bits</B>\r
35573 </TD>\r
35574 <TD width=10% BGCOLOR=#C0FFC0>\r
35575 <B>Mask</B>\r
35576 </TD>\r
35577 <TD width=10% BGCOLOR=#C0FFC0>\r
35578 <B>Value</B>\r
35579 </TD>\r
35580 <TD width=15% BGCOLOR=#C0FFC0>\r
35581 <B>Shifted Value</B>\r
35582 </TD>\r
35583 <TD width=35% BGCOLOR=#C0FFC0>\r
35584 <B>Description</B>\r
35585 </TD>\r
35586 </TR>\r
35587 <TR valign="top">\r
35588 <TD width=15% BGCOLOR=#FBF5EF>\r
35589 <B>PSU_LPD_XPPU_CFG_MASTER_ID01_MIDP</B>\r
35590 </TD>\r
35591 <TD width=15% BGCOLOR=#FBF5EF>\r
35592 <B>31:31</B>\r
35593 </TD>\r
35594 <TD width=10% BGCOLOR=#FBF5EF>\r
35595 <B>80000000</B>\r
35596 </TD>\r
35597 <TD width=10% BGCOLOR=#FBF5EF>\r
35598 <B>0</B>\r
35599 </TD>\r
35600 <TD width=15% BGCOLOR=#FBF5EF>\r
35601 <B>0</B>\r
35602 </TD>\r
35603 <TD width=35% BGCOLOR=#FBF5EF>\r
35604 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
35605 </TD>\r
35606 </TR>\r
35607 <TR valign="top">\r
35608 <TD width=15% BGCOLOR=#FBF5EF>\r
35609 <B>PSU_LPD_XPPU_CFG_MASTER_ID01_MIDR</B>\r
35610 </TD>\r
35611 <TD width=15% BGCOLOR=#FBF5EF>\r
35612 <B>30:30</B>\r
35613 </TD>\r
35614 <TD width=10% BGCOLOR=#FBF5EF>\r
35615 <B>40000000</B>\r
35616 </TD>\r
35617 <TD width=10% BGCOLOR=#FBF5EF>\r
35618 <B>0</B>\r
35619 </TD>\r
35620 <TD width=15% BGCOLOR=#FBF5EF>\r
35621 <B>0</B>\r
35622 </TD>\r
35623 <TD width=35% BGCOLOR=#FBF5EF>\r
35624 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
35625 </TD>\r
35626 </TR>\r
35627 <TR valign="top">\r
35628 <TD width=15% BGCOLOR=#FBF5EF>\r
35629 <B>PSU_LPD_XPPU_CFG_MASTER_ID01_MIDM</B>\r
35630 </TD>\r
35631 <TD width=15% BGCOLOR=#FBF5EF>\r
35632 <B>25:16</B>\r
35633 </TD>\r
35634 <TD width=10% BGCOLOR=#FBF5EF>\r
35635 <B>3ff0000</B>\r
35636 </TD>\r
35637 <TD width=10% BGCOLOR=#FBF5EF>\r
35638 <B>0</B>\r
35639 </TD>\r
35640 <TD width=15% BGCOLOR=#FBF5EF>\r
35641 <B>0</B>\r
35642 </TD>\r
35643 <TD width=35% BGCOLOR=#FBF5EF>\r
35644 <B>Mask to be applied before comparing</B>\r
35645 </TD>\r
35646 </TR>\r
35647 <TR valign="top">\r
35648 <TD width=15% BGCOLOR=#FBF5EF>\r
35649 <B>PSU_LPD_XPPU_CFG_MASTER_ID01_MID</B>\r
35650 </TD>\r
35651 <TD width=15% BGCOLOR=#FBF5EF>\r
35652 <B>9:0</B>\r
35653 </TD>\r
35654 <TD width=10% BGCOLOR=#FBF5EF>\r
35655 <B>3ff</B>\r
35656 </TD>\r
35657 <TD width=10% BGCOLOR=#FBF5EF>\r
35658 <B>0</B>\r
35659 </TD>\r
35660 <TD width=15% BGCOLOR=#FBF5EF>\r
35661 <B>0</B>\r
35662 </TD>\r
35663 <TD width=35% BGCOLOR=#FBF5EF>\r
35664 <B>Predefined Master ID for RPU0</B>\r
35665 </TD>\r
35666 </TR>\r
35667 <TR valign="top">\r
35668 <TD width=15% BGCOLOR=#C0C0C0>\r
35669 <B>PSU_LPD_XPPU_CFG_MASTER_ID01@0XFF980104</B>\r
35670 </TD>\r
35671 <TD width=15% BGCOLOR=#C0C0C0>\r
35672 <B>31:0</B>\r
35673 </TD>\r
35674 <TD width=10% BGCOLOR=#C0C0C0>\r
35675 <B>c3ff03ff</B>\r
35676 </TD>\r
35677 <TD width=10% BGCOLOR=#C0C0C0>\r
35678 <B></B>\r
35679 </TD>\r
35680 <TD width=15% BGCOLOR=#C0C0C0>\r
35681 <B>0</B>\r
35682 </TD>\r
35683 <TD width=35% BGCOLOR=#C0C0C0>\r
35684 <B>Master ID 01 Register</B>\r
35685 </TD>\r
35686 </TR>\r
35687 </TABLE>\r
35688 <P>\r
35689 <H2><a name="MASTER_ID02">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID02</a></H2>\r
35690 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35691 <TR valign="top">\r
35692 <TD width=15% BGCOLOR=#FFFF00>\r
35693 <B>Register Name</B>\r
35694 </TD>\r
35695 <TD width=15% BGCOLOR=#FFFF00>\r
35696 <B>Address</B>\r
35697 </TD>\r
35698 <TD width=10% BGCOLOR=#FFFF00>\r
35699 <B>Width</B>\r
35700 </TD>\r
35701 <TD width=10% BGCOLOR=#FFFF00>\r
35702 <B>Type</B>\r
35703 </TD>\r
35704 <TD width=15% BGCOLOR=#FFFF00>\r
35705 <B>Reset Value</B>\r
35706 </TD>\r
35707 <TD width=35% BGCOLOR=#FFFF00>\r
35708 <B>Description</B>\r
35709 </TD>\r
35710 </TR>\r
35711 <TR valign="top">\r
35712 <TD width=15% BGCOLOR=#FBF5EF>\r
35713 <B>MASTER_ID02</B>\r
35714 </TD>\r
35715 <TD width=15% BGCOLOR=#FBF5EF>\r
35716 <B>0XFF980108</B>\r
35717 </TD>\r
35718 <TD width=10% BGCOLOR=#FBF5EF>\r
35719 <B>32</B>\r
35720 </TD>\r
35721 <TD width=10% BGCOLOR=#FBF5EF>\r
35722 <B>rw</B>\r
35723 </TD>\r
35724 <TD width=15% BGCOLOR=#FBF5EF>\r
35725 <B>0x00000000</B>\r
35726 </TD>\r
35727 <TD width=35% BGCOLOR=#FBF5EF>\r
35728 <B>--</B>\r
35729 </TD>\r
35730 </TR>\r
35731 </TABLE>\r
35732 <P>\r
35733 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35734 <TR valign="top">\r
35735 <TD width=15% BGCOLOR=#C0FFC0>\r
35736 <B>Field Name</B>\r
35737 </TD>\r
35738 <TD width=15% BGCOLOR=#C0FFC0>\r
35739 <B>Bits</B>\r
35740 </TD>\r
35741 <TD width=10% BGCOLOR=#C0FFC0>\r
35742 <B>Mask</B>\r
35743 </TD>\r
35744 <TD width=10% BGCOLOR=#C0FFC0>\r
35745 <B>Value</B>\r
35746 </TD>\r
35747 <TD width=15% BGCOLOR=#C0FFC0>\r
35748 <B>Shifted Value</B>\r
35749 </TD>\r
35750 <TD width=35% BGCOLOR=#C0FFC0>\r
35751 <B>Description</B>\r
35752 </TD>\r
35753 </TR>\r
35754 <TR valign="top">\r
35755 <TD width=15% BGCOLOR=#FBF5EF>\r
35756 <B>PSU_LPD_XPPU_CFG_MASTER_ID02_MIDP</B>\r
35757 </TD>\r
35758 <TD width=15% BGCOLOR=#FBF5EF>\r
35759 <B>31:31</B>\r
35760 </TD>\r
35761 <TD width=10% BGCOLOR=#FBF5EF>\r
35762 <B>80000000</B>\r
35763 </TD>\r
35764 <TD width=10% BGCOLOR=#FBF5EF>\r
35765 <B>0</B>\r
35766 </TD>\r
35767 <TD width=15% BGCOLOR=#FBF5EF>\r
35768 <B>0</B>\r
35769 </TD>\r
35770 <TD width=35% BGCOLOR=#FBF5EF>\r
35771 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
35772 </TD>\r
35773 </TR>\r
35774 <TR valign="top">\r
35775 <TD width=15% BGCOLOR=#FBF5EF>\r
35776 <B>PSU_LPD_XPPU_CFG_MASTER_ID02_MIDR</B>\r
35777 </TD>\r
35778 <TD width=15% BGCOLOR=#FBF5EF>\r
35779 <B>30:30</B>\r
35780 </TD>\r
35781 <TD width=10% BGCOLOR=#FBF5EF>\r
35782 <B>40000000</B>\r
35783 </TD>\r
35784 <TD width=10% BGCOLOR=#FBF5EF>\r
35785 <B>0</B>\r
35786 </TD>\r
35787 <TD width=15% BGCOLOR=#FBF5EF>\r
35788 <B>0</B>\r
35789 </TD>\r
35790 <TD width=35% BGCOLOR=#FBF5EF>\r
35791 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
35792 </TD>\r
35793 </TR>\r
35794 <TR valign="top">\r
35795 <TD width=15% BGCOLOR=#FBF5EF>\r
35796 <B>PSU_LPD_XPPU_CFG_MASTER_ID02_MIDM</B>\r
35797 </TD>\r
35798 <TD width=15% BGCOLOR=#FBF5EF>\r
35799 <B>25:16</B>\r
35800 </TD>\r
35801 <TD width=10% BGCOLOR=#FBF5EF>\r
35802 <B>3ff0000</B>\r
35803 </TD>\r
35804 <TD width=10% BGCOLOR=#FBF5EF>\r
35805 <B>0</B>\r
35806 </TD>\r
35807 <TD width=15% BGCOLOR=#FBF5EF>\r
35808 <B>0</B>\r
35809 </TD>\r
35810 <TD width=35% BGCOLOR=#FBF5EF>\r
35811 <B>Mask to be applied before comparing</B>\r
35812 </TD>\r
35813 </TR>\r
35814 <TR valign="top">\r
35815 <TD width=15% BGCOLOR=#FBF5EF>\r
35816 <B>PSU_LPD_XPPU_CFG_MASTER_ID02_MID</B>\r
35817 </TD>\r
35818 <TD width=15% BGCOLOR=#FBF5EF>\r
35819 <B>9:0</B>\r
35820 </TD>\r
35821 <TD width=10% BGCOLOR=#FBF5EF>\r
35822 <B>3ff</B>\r
35823 </TD>\r
35824 <TD width=10% BGCOLOR=#FBF5EF>\r
35825 <B>0</B>\r
35826 </TD>\r
35827 <TD width=15% BGCOLOR=#FBF5EF>\r
35828 <B>0</B>\r
35829 </TD>\r
35830 <TD width=35% BGCOLOR=#FBF5EF>\r
35831 <B>Predefined Master ID for RPU1</B>\r
35832 </TD>\r
35833 </TR>\r
35834 <TR valign="top">\r
35835 <TD width=15% BGCOLOR=#C0C0C0>\r
35836 <B>PSU_LPD_XPPU_CFG_MASTER_ID02@0XFF980108</B>\r
35837 </TD>\r
35838 <TD width=15% BGCOLOR=#C0C0C0>\r
35839 <B>31:0</B>\r
35840 </TD>\r
35841 <TD width=10% BGCOLOR=#C0C0C0>\r
35842 <B>c3ff03ff</B>\r
35843 </TD>\r
35844 <TD width=10% BGCOLOR=#C0C0C0>\r
35845 <B></B>\r
35846 </TD>\r
35847 <TD width=15% BGCOLOR=#C0C0C0>\r
35848 <B>0</B>\r
35849 </TD>\r
35850 <TD width=35% BGCOLOR=#C0C0C0>\r
35851 <B>Master ID 02 Register</B>\r
35852 </TD>\r
35853 </TR>\r
35854 </TABLE>\r
35855 <P>\r
35856 <H2><a name="MASTER_ID03">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID03</a></H2>\r
35857 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35858 <TR valign="top">\r
35859 <TD width=15% BGCOLOR=#FFFF00>\r
35860 <B>Register Name</B>\r
35861 </TD>\r
35862 <TD width=15% BGCOLOR=#FFFF00>\r
35863 <B>Address</B>\r
35864 </TD>\r
35865 <TD width=10% BGCOLOR=#FFFF00>\r
35866 <B>Width</B>\r
35867 </TD>\r
35868 <TD width=10% BGCOLOR=#FFFF00>\r
35869 <B>Type</B>\r
35870 </TD>\r
35871 <TD width=15% BGCOLOR=#FFFF00>\r
35872 <B>Reset Value</B>\r
35873 </TD>\r
35874 <TD width=35% BGCOLOR=#FFFF00>\r
35875 <B>Description</B>\r
35876 </TD>\r
35877 </TR>\r
35878 <TR valign="top">\r
35879 <TD width=15% BGCOLOR=#FBF5EF>\r
35880 <B>MASTER_ID03</B>\r
35881 </TD>\r
35882 <TD width=15% BGCOLOR=#FBF5EF>\r
35883 <B>0XFF98010C</B>\r
35884 </TD>\r
35885 <TD width=10% BGCOLOR=#FBF5EF>\r
35886 <B>32</B>\r
35887 </TD>\r
35888 <TD width=10% BGCOLOR=#FBF5EF>\r
35889 <B>rw</B>\r
35890 </TD>\r
35891 <TD width=15% BGCOLOR=#FBF5EF>\r
35892 <B>0x00000000</B>\r
35893 </TD>\r
35894 <TD width=35% BGCOLOR=#FBF5EF>\r
35895 <B>--</B>\r
35896 </TD>\r
35897 </TR>\r
35898 </TABLE>\r
35899 <P>\r
35900 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
35901 <TR valign="top">\r
35902 <TD width=15% BGCOLOR=#C0FFC0>\r
35903 <B>Field Name</B>\r
35904 </TD>\r
35905 <TD width=15% BGCOLOR=#C0FFC0>\r
35906 <B>Bits</B>\r
35907 </TD>\r
35908 <TD width=10% BGCOLOR=#C0FFC0>\r
35909 <B>Mask</B>\r
35910 </TD>\r
35911 <TD width=10% BGCOLOR=#C0FFC0>\r
35912 <B>Value</B>\r
35913 </TD>\r
35914 <TD width=15% BGCOLOR=#C0FFC0>\r
35915 <B>Shifted Value</B>\r
35916 </TD>\r
35917 <TD width=35% BGCOLOR=#C0FFC0>\r
35918 <B>Description</B>\r
35919 </TD>\r
35920 </TR>\r
35921 <TR valign="top">\r
35922 <TD width=15% BGCOLOR=#FBF5EF>\r
35923 <B>PSU_LPD_XPPU_CFG_MASTER_ID03_MIDP</B>\r
35924 </TD>\r
35925 <TD width=15% BGCOLOR=#FBF5EF>\r
35926 <B>31:31</B>\r
35927 </TD>\r
35928 <TD width=10% BGCOLOR=#FBF5EF>\r
35929 <B>80000000</B>\r
35930 </TD>\r
35931 <TD width=10% BGCOLOR=#FBF5EF>\r
35932 <B>0</B>\r
35933 </TD>\r
35934 <TD width=15% BGCOLOR=#FBF5EF>\r
35935 <B>0</B>\r
35936 </TD>\r
35937 <TD width=35% BGCOLOR=#FBF5EF>\r
35938 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
35939 </TD>\r
35940 </TR>\r
35941 <TR valign="top">\r
35942 <TD width=15% BGCOLOR=#FBF5EF>\r
35943 <B>PSU_LPD_XPPU_CFG_MASTER_ID03_MIDR</B>\r
35944 </TD>\r
35945 <TD width=15% BGCOLOR=#FBF5EF>\r
35946 <B>30:30</B>\r
35947 </TD>\r
35948 <TD width=10% BGCOLOR=#FBF5EF>\r
35949 <B>40000000</B>\r
35950 </TD>\r
35951 <TD width=10% BGCOLOR=#FBF5EF>\r
35952 <B>0</B>\r
35953 </TD>\r
35954 <TD width=15% BGCOLOR=#FBF5EF>\r
35955 <B>0</B>\r
35956 </TD>\r
35957 <TD width=35% BGCOLOR=#FBF5EF>\r
35958 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
35959 </TD>\r
35960 </TR>\r
35961 <TR valign="top">\r
35962 <TD width=15% BGCOLOR=#FBF5EF>\r
35963 <B>PSU_LPD_XPPU_CFG_MASTER_ID03_MIDM</B>\r
35964 </TD>\r
35965 <TD width=15% BGCOLOR=#FBF5EF>\r
35966 <B>25:16</B>\r
35967 </TD>\r
35968 <TD width=10% BGCOLOR=#FBF5EF>\r
35969 <B>3ff0000</B>\r
35970 </TD>\r
35971 <TD width=10% BGCOLOR=#FBF5EF>\r
35972 <B>0</B>\r
35973 </TD>\r
35974 <TD width=15% BGCOLOR=#FBF5EF>\r
35975 <B>0</B>\r
35976 </TD>\r
35977 <TD width=35% BGCOLOR=#FBF5EF>\r
35978 <B>Mask to be applied before comparing</B>\r
35979 </TD>\r
35980 </TR>\r
35981 <TR valign="top">\r
35982 <TD width=15% BGCOLOR=#FBF5EF>\r
35983 <B>PSU_LPD_XPPU_CFG_MASTER_ID03_MID</B>\r
35984 </TD>\r
35985 <TD width=15% BGCOLOR=#FBF5EF>\r
35986 <B>9:0</B>\r
35987 </TD>\r
35988 <TD width=10% BGCOLOR=#FBF5EF>\r
35989 <B>3ff</B>\r
35990 </TD>\r
35991 <TD width=10% BGCOLOR=#FBF5EF>\r
35992 <B>0</B>\r
35993 </TD>\r
35994 <TD width=15% BGCOLOR=#FBF5EF>\r
35995 <B>0</B>\r
35996 </TD>\r
35997 <TD width=35% BGCOLOR=#FBF5EF>\r
35998 <B>Predefined Master ID for APU</B>\r
35999 </TD>\r
36000 </TR>\r
36001 <TR valign="top">\r
36002 <TD width=15% BGCOLOR=#C0C0C0>\r
36003 <B>PSU_LPD_XPPU_CFG_MASTER_ID03@0XFF98010C</B>\r
36004 </TD>\r
36005 <TD width=15% BGCOLOR=#C0C0C0>\r
36006 <B>31:0</B>\r
36007 </TD>\r
36008 <TD width=10% BGCOLOR=#C0C0C0>\r
36009 <B>c3ff03ff</B>\r
36010 </TD>\r
36011 <TD width=10% BGCOLOR=#C0C0C0>\r
36012 <B></B>\r
36013 </TD>\r
36014 <TD width=15% BGCOLOR=#C0C0C0>\r
36015 <B>0</B>\r
36016 </TD>\r
36017 <TD width=35% BGCOLOR=#C0C0C0>\r
36018 <B>Master ID 03 Register</B>\r
36019 </TD>\r
36020 </TR>\r
36021 </TABLE>\r
36022 <P>\r
36023 <H2><a name="MASTER_ID04">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID04</a></H2>\r
36024 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36025 <TR valign="top">\r
36026 <TD width=15% BGCOLOR=#FFFF00>\r
36027 <B>Register Name</B>\r
36028 </TD>\r
36029 <TD width=15% BGCOLOR=#FFFF00>\r
36030 <B>Address</B>\r
36031 </TD>\r
36032 <TD width=10% BGCOLOR=#FFFF00>\r
36033 <B>Width</B>\r
36034 </TD>\r
36035 <TD width=10% BGCOLOR=#FFFF00>\r
36036 <B>Type</B>\r
36037 </TD>\r
36038 <TD width=15% BGCOLOR=#FFFF00>\r
36039 <B>Reset Value</B>\r
36040 </TD>\r
36041 <TD width=35% BGCOLOR=#FFFF00>\r
36042 <B>Description</B>\r
36043 </TD>\r
36044 </TR>\r
36045 <TR valign="top">\r
36046 <TD width=15% BGCOLOR=#FBF5EF>\r
36047 <B>MASTER_ID04</B>\r
36048 </TD>\r
36049 <TD width=15% BGCOLOR=#FBF5EF>\r
36050 <B>0XFF980110</B>\r
36051 </TD>\r
36052 <TD width=10% BGCOLOR=#FBF5EF>\r
36053 <B>32</B>\r
36054 </TD>\r
36055 <TD width=10% BGCOLOR=#FBF5EF>\r
36056 <B>rw</B>\r
36057 </TD>\r
36058 <TD width=15% BGCOLOR=#FBF5EF>\r
36059 <B>0x00000000</B>\r
36060 </TD>\r
36061 <TD width=35% BGCOLOR=#FBF5EF>\r
36062 <B>--</B>\r
36063 </TD>\r
36064 </TR>\r
36065 </TABLE>\r
36066 <P>\r
36067 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36068 <TR valign="top">\r
36069 <TD width=15% BGCOLOR=#C0FFC0>\r
36070 <B>Field Name</B>\r
36071 </TD>\r
36072 <TD width=15% BGCOLOR=#C0FFC0>\r
36073 <B>Bits</B>\r
36074 </TD>\r
36075 <TD width=10% BGCOLOR=#C0FFC0>\r
36076 <B>Mask</B>\r
36077 </TD>\r
36078 <TD width=10% BGCOLOR=#C0FFC0>\r
36079 <B>Value</B>\r
36080 </TD>\r
36081 <TD width=15% BGCOLOR=#C0FFC0>\r
36082 <B>Shifted Value</B>\r
36083 </TD>\r
36084 <TD width=35% BGCOLOR=#C0FFC0>\r
36085 <B>Description</B>\r
36086 </TD>\r
36087 </TR>\r
36088 <TR valign="top">\r
36089 <TD width=15% BGCOLOR=#FBF5EF>\r
36090 <B>PSU_LPD_XPPU_CFG_MASTER_ID04_MIDP</B>\r
36091 </TD>\r
36092 <TD width=15% BGCOLOR=#FBF5EF>\r
36093 <B>31:31</B>\r
36094 </TD>\r
36095 <TD width=10% BGCOLOR=#FBF5EF>\r
36096 <B>80000000</B>\r
36097 </TD>\r
36098 <TD width=10% BGCOLOR=#FBF5EF>\r
36099 <B>0</B>\r
36100 </TD>\r
36101 <TD width=15% BGCOLOR=#FBF5EF>\r
36102 <B>0</B>\r
36103 </TD>\r
36104 <TD width=35% BGCOLOR=#FBF5EF>\r
36105 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
36106 </TD>\r
36107 </TR>\r
36108 <TR valign="top">\r
36109 <TD width=15% BGCOLOR=#FBF5EF>\r
36110 <B>PSU_LPD_XPPU_CFG_MASTER_ID04_MIDR</B>\r
36111 </TD>\r
36112 <TD width=15% BGCOLOR=#FBF5EF>\r
36113 <B>30:30</B>\r
36114 </TD>\r
36115 <TD width=10% BGCOLOR=#FBF5EF>\r
36116 <B>40000000</B>\r
36117 </TD>\r
36118 <TD width=10% BGCOLOR=#FBF5EF>\r
36119 <B>0</B>\r
36120 </TD>\r
36121 <TD width=15% BGCOLOR=#FBF5EF>\r
36122 <B>0</B>\r
36123 </TD>\r
36124 <TD width=35% BGCOLOR=#FBF5EF>\r
36125 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
36126 </TD>\r
36127 </TR>\r
36128 <TR valign="top">\r
36129 <TD width=15% BGCOLOR=#FBF5EF>\r
36130 <B>PSU_LPD_XPPU_CFG_MASTER_ID04_MIDM</B>\r
36131 </TD>\r
36132 <TD width=15% BGCOLOR=#FBF5EF>\r
36133 <B>25:16</B>\r
36134 </TD>\r
36135 <TD width=10% BGCOLOR=#FBF5EF>\r
36136 <B>3ff0000</B>\r
36137 </TD>\r
36138 <TD width=10% BGCOLOR=#FBF5EF>\r
36139 <B>0</B>\r
36140 </TD>\r
36141 <TD width=15% BGCOLOR=#FBF5EF>\r
36142 <B>0</B>\r
36143 </TD>\r
36144 <TD width=35% BGCOLOR=#FBF5EF>\r
36145 <B>Mask to be applied before comparing</B>\r
36146 </TD>\r
36147 </TR>\r
36148 <TR valign="top">\r
36149 <TD width=15% BGCOLOR=#FBF5EF>\r
36150 <B>PSU_LPD_XPPU_CFG_MASTER_ID04_MID</B>\r
36151 </TD>\r
36152 <TD width=15% BGCOLOR=#FBF5EF>\r
36153 <B>9:0</B>\r
36154 </TD>\r
36155 <TD width=10% BGCOLOR=#FBF5EF>\r
36156 <B>3ff</B>\r
36157 </TD>\r
36158 <TD width=10% BGCOLOR=#FBF5EF>\r
36159 <B>0</B>\r
36160 </TD>\r
36161 <TD width=15% BGCOLOR=#FBF5EF>\r
36162 <B>0</B>\r
36163 </TD>\r
36164 <TD width=35% BGCOLOR=#FBF5EF>\r
36165 <B>Predefined Master ID for A53 Core 0</B>\r
36166 </TD>\r
36167 </TR>\r
36168 <TR valign="top">\r
36169 <TD width=15% BGCOLOR=#C0C0C0>\r
36170 <B>PSU_LPD_XPPU_CFG_MASTER_ID04@0XFF980110</B>\r
36171 </TD>\r
36172 <TD width=15% BGCOLOR=#C0C0C0>\r
36173 <B>31:0</B>\r
36174 </TD>\r
36175 <TD width=10% BGCOLOR=#C0C0C0>\r
36176 <B>c3ff03ff</B>\r
36177 </TD>\r
36178 <TD width=10% BGCOLOR=#C0C0C0>\r
36179 <B></B>\r
36180 </TD>\r
36181 <TD width=15% BGCOLOR=#C0C0C0>\r
36182 <B>0</B>\r
36183 </TD>\r
36184 <TD width=35% BGCOLOR=#C0C0C0>\r
36185 <B>Master ID 04 Register</B>\r
36186 </TD>\r
36187 </TR>\r
36188 </TABLE>\r
36189 <P>\r
36190 <H2><a name="MASTER_ID05">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID05</a></H2>\r
36191 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36192 <TR valign="top">\r
36193 <TD width=15% BGCOLOR=#FFFF00>\r
36194 <B>Register Name</B>\r
36195 </TD>\r
36196 <TD width=15% BGCOLOR=#FFFF00>\r
36197 <B>Address</B>\r
36198 </TD>\r
36199 <TD width=10% BGCOLOR=#FFFF00>\r
36200 <B>Width</B>\r
36201 </TD>\r
36202 <TD width=10% BGCOLOR=#FFFF00>\r
36203 <B>Type</B>\r
36204 </TD>\r
36205 <TD width=15% BGCOLOR=#FFFF00>\r
36206 <B>Reset Value</B>\r
36207 </TD>\r
36208 <TD width=35% BGCOLOR=#FFFF00>\r
36209 <B>Description</B>\r
36210 </TD>\r
36211 </TR>\r
36212 <TR valign="top">\r
36213 <TD width=15% BGCOLOR=#FBF5EF>\r
36214 <B>MASTER_ID05</B>\r
36215 </TD>\r
36216 <TD width=15% BGCOLOR=#FBF5EF>\r
36217 <B>0XFF980114</B>\r
36218 </TD>\r
36219 <TD width=10% BGCOLOR=#FBF5EF>\r
36220 <B>32</B>\r
36221 </TD>\r
36222 <TD width=10% BGCOLOR=#FBF5EF>\r
36223 <B>rw</B>\r
36224 </TD>\r
36225 <TD width=15% BGCOLOR=#FBF5EF>\r
36226 <B>0x00000000</B>\r
36227 </TD>\r
36228 <TD width=35% BGCOLOR=#FBF5EF>\r
36229 <B>--</B>\r
36230 </TD>\r
36231 </TR>\r
36232 </TABLE>\r
36233 <P>\r
36234 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36235 <TR valign="top">\r
36236 <TD width=15% BGCOLOR=#C0FFC0>\r
36237 <B>Field Name</B>\r
36238 </TD>\r
36239 <TD width=15% BGCOLOR=#C0FFC0>\r
36240 <B>Bits</B>\r
36241 </TD>\r
36242 <TD width=10% BGCOLOR=#C0FFC0>\r
36243 <B>Mask</B>\r
36244 </TD>\r
36245 <TD width=10% BGCOLOR=#C0FFC0>\r
36246 <B>Value</B>\r
36247 </TD>\r
36248 <TD width=15% BGCOLOR=#C0FFC0>\r
36249 <B>Shifted Value</B>\r
36250 </TD>\r
36251 <TD width=35% BGCOLOR=#C0FFC0>\r
36252 <B>Description</B>\r
36253 </TD>\r
36254 </TR>\r
36255 <TR valign="top">\r
36256 <TD width=15% BGCOLOR=#FBF5EF>\r
36257 <B>PSU_LPD_XPPU_CFG_MASTER_ID05_MIDP</B>\r
36258 </TD>\r
36259 <TD width=15% BGCOLOR=#FBF5EF>\r
36260 <B>31:31</B>\r
36261 </TD>\r
36262 <TD width=10% BGCOLOR=#FBF5EF>\r
36263 <B>80000000</B>\r
36264 </TD>\r
36265 <TD width=10% BGCOLOR=#FBF5EF>\r
36266 <B>0</B>\r
36267 </TD>\r
36268 <TD width=15% BGCOLOR=#FBF5EF>\r
36269 <B>0</B>\r
36270 </TD>\r
36271 <TD width=35% BGCOLOR=#FBF5EF>\r
36272 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
36273 </TD>\r
36274 </TR>\r
36275 <TR valign="top">\r
36276 <TD width=15% BGCOLOR=#FBF5EF>\r
36277 <B>PSU_LPD_XPPU_CFG_MASTER_ID05_MIDR</B>\r
36278 </TD>\r
36279 <TD width=15% BGCOLOR=#FBF5EF>\r
36280 <B>30:30</B>\r
36281 </TD>\r
36282 <TD width=10% BGCOLOR=#FBF5EF>\r
36283 <B>40000000</B>\r
36284 </TD>\r
36285 <TD width=10% BGCOLOR=#FBF5EF>\r
36286 <B>0</B>\r
36287 </TD>\r
36288 <TD width=15% BGCOLOR=#FBF5EF>\r
36289 <B>0</B>\r
36290 </TD>\r
36291 <TD width=35% BGCOLOR=#FBF5EF>\r
36292 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
36293 </TD>\r
36294 </TR>\r
36295 <TR valign="top">\r
36296 <TD width=15% BGCOLOR=#FBF5EF>\r
36297 <B>PSU_LPD_XPPU_CFG_MASTER_ID05_MIDM</B>\r
36298 </TD>\r
36299 <TD width=15% BGCOLOR=#FBF5EF>\r
36300 <B>25:16</B>\r
36301 </TD>\r
36302 <TD width=10% BGCOLOR=#FBF5EF>\r
36303 <B>3ff0000</B>\r
36304 </TD>\r
36305 <TD width=10% BGCOLOR=#FBF5EF>\r
36306 <B>0</B>\r
36307 </TD>\r
36308 <TD width=15% BGCOLOR=#FBF5EF>\r
36309 <B>0</B>\r
36310 </TD>\r
36311 <TD width=35% BGCOLOR=#FBF5EF>\r
36312 <B>Mask to be applied before comparing</B>\r
36313 </TD>\r
36314 </TR>\r
36315 <TR valign="top">\r
36316 <TD width=15% BGCOLOR=#FBF5EF>\r
36317 <B>PSU_LPD_XPPU_CFG_MASTER_ID05_MID</B>\r
36318 </TD>\r
36319 <TD width=15% BGCOLOR=#FBF5EF>\r
36320 <B>9:0</B>\r
36321 </TD>\r
36322 <TD width=10% BGCOLOR=#FBF5EF>\r
36323 <B>3ff</B>\r
36324 </TD>\r
36325 <TD width=10% BGCOLOR=#FBF5EF>\r
36326 <B>0</B>\r
36327 </TD>\r
36328 <TD width=15% BGCOLOR=#FBF5EF>\r
36329 <B>0</B>\r
36330 </TD>\r
36331 <TD width=35% BGCOLOR=#FBF5EF>\r
36332 <B>Predefined Master ID for A53 Core 1</B>\r
36333 </TD>\r
36334 </TR>\r
36335 <TR valign="top">\r
36336 <TD width=15% BGCOLOR=#C0C0C0>\r
36337 <B>PSU_LPD_XPPU_CFG_MASTER_ID05@0XFF980114</B>\r
36338 </TD>\r
36339 <TD width=15% BGCOLOR=#C0C0C0>\r
36340 <B>31:0</B>\r
36341 </TD>\r
36342 <TD width=10% BGCOLOR=#C0C0C0>\r
36343 <B>c3ff03ff</B>\r
36344 </TD>\r
36345 <TD width=10% BGCOLOR=#C0C0C0>\r
36346 <B></B>\r
36347 </TD>\r
36348 <TD width=15% BGCOLOR=#C0C0C0>\r
36349 <B>0</B>\r
36350 </TD>\r
36351 <TD width=35% BGCOLOR=#C0C0C0>\r
36352 <B>Master ID 05 Register</B>\r
36353 </TD>\r
36354 </TR>\r
36355 </TABLE>\r
36356 <P>\r
36357 <H2><a name="MASTER_ID06">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID06</a></H2>\r
36358 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36359 <TR valign="top">\r
36360 <TD width=15% BGCOLOR=#FFFF00>\r
36361 <B>Register Name</B>\r
36362 </TD>\r
36363 <TD width=15% BGCOLOR=#FFFF00>\r
36364 <B>Address</B>\r
36365 </TD>\r
36366 <TD width=10% BGCOLOR=#FFFF00>\r
36367 <B>Width</B>\r
36368 </TD>\r
36369 <TD width=10% BGCOLOR=#FFFF00>\r
36370 <B>Type</B>\r
36371 </TD>\r
36372 <TD width=15% BGCOLOR=#FFFF00>\r
36373 <B>Reset Value</B>\r
36374 </TD>\r
36375 <TD width=35% BGCOLOR=#FFFF00>\r
36376 <B>Description</B>\r
36377 </TD>\r
36378 </TR>\r
36379 <TR valign="top">\r
36380 <TD width=15% BGCOLOR=#FBF5EF>\r
36381 <B>MASTER_ID06</B>\r
36382 </TD>\r
36383 <TD width=15% BGCOLOR=#FBF5EF>\r
36384 <B>0XFF980118</B>\r
36385 </TD>\r
36386 <TD width=10% BGCOLOR=#FBF5EF>\r
36387 <B>32</B>\r
36388 </TD>\r
36389 <TD width=10% BGCOLOR=#FBF5EF>\r
36390 <B>rw</B>\r
36391 </TD>\r
36392 <TD width=15% BGCOLOR=#FBF5EF>\r
36393 <B>0x00000000</B>\r
36394 </TD>\r
36395 <TD width=35% BGCOLOR=#FBF5EF>\r
36396 <B>--</B>\r
36397 </TD>\r
36398 </TR>\r
36399 </TABLE>\r
36400 <P>\r
36401 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36402 <TR valign="top">\r
36403 <TD width=15% BGCOLOR=#C0FFC0>\r
36404 <B>Field Name</B>\r
36405 </TD>\r
36406 <TD width=15% BGCOLOR=#C0FFC0>\r
36407 <B>Bits</B>\r
36408 </TD>\r
36409 <TD width=10% BGCOLOR=#C0FFC0>\r
36410 <B>Mask</B>\r
36411 </TD>\r
36412 <TD width=10% BGCOLOR=#C0FFC0>\r
36413 <B>Value</B>\r
36414 </TD>\r
36415 <TD width=15% BGCOLOR=#C0FFC0>\r
36416 <B>Shifted Value</B>\r
36417 </TD>\r
36418 <TD width=35% BGCOLOR=#C0FFC0>\r
36419 <B>Description</B>\r
36420 </TD>\r
36421 </TR>\r
36422 <TR valign="top">\r
36423 <TD width=15% BGCOLOR=#FBF5EF>\r
36424 <B>PSU_LPD_XPPU_CFG_MASTER_ID06_MIDP</B>\r
36425 </TD>\r
36426 <TD width=15% BGCOLOR=#FBF5EF>\r
36427 <B>31:31</B>\r
36428 </TD>\r
36429 <TD width=10% BGCOLOR=#FBF5EF>\r
36430 <B>80000000</B>\r
36431 </TD>\r
36432 <TD width=10% BGCOLOR=#FBF5EF>\r
36433 <B>0</B>\r
36434 </TD>\r
36435 <TD width=15% BGCOLOR=#FBF5EF>\r
36436 <B>0</B>\r
36437 </TD>\r
36438 <TD width=35% BGCOLOR=#FBF5EF>\r
36439 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
36440 </TD>\r
36441 </TR>\r
36442 <TR valign="top">\r
36443 <TD width=15% BGCOLOR=#FBF5EF>\r
36444 <B>PSU_LPD_XPPU_CFG_MASTER_ID06_MIDR</B>\r
36445 </TD>\r
36446 <TD width=15% BGCOLOR=#FBF5EF>\r
36447 <B>30:30</B>\r
36448 </TD>\r
36449 <TD width=10% BGCOLOR=#FBF5EF>\r
36450 <B>40000000</B>\r
36451 </TD>\r
36452 <TD width=10% BGCOLOR=#FBF5EF>\r
36453 <B>0</B>\r
36454 </TD>\r
36455 <TD width=15% BGCOLOR=#FBF5EF>\r
36456 <B>0</B>\r
36457 </TD>\r
36458 <TD width=35% BGCOLOR=#FBF5EF>\r
36459 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
36460 </TD>\r
36461 </TR>\r
36462 <TR valign="top">\r
36463 <TD width=15% BGCOLOR=#FBF5EF>\r
36464 <B>PSU_LPD_XPPU_CFG_MASTER_ID06_MIDM</B>\r
36465 </TD>\r
36466 <TD width=15% BGCOLOR=#FBF5EF>\r
36467 <B>25:16</B>\r
36468 </TD>\r
36469 <TD width=10% BGCOLOR=#FBF5EF>\r
36470 <B>3ff0000</B>\r
36471 </TD>\r
36472 <TD width=10% BGCOLOR=#FBF5EF>\r
36473 <B>0</B>\r
36474 </TD>\r
36475 <TD width=15% BGCOLOR=#FBF5EF>\r
36476 <B>0</B>\r
36477 </TD>\r
36478 <TD width=35% BGCOLOR=#FBF5EF>\r
36479 <B>Mask to be applied before comparing</B>\r
36480 </TD>\r
36481 </TR>\r
36482 <TR valign="top">\r
36483 <TD width=15% BGCOLOR=#FBF5EF>\r
36484 <B>PSU_LPD_XPPU_CFG_MASTER_ID06_MID</B>\r
36485 </TD>\r
36486 <TD width=15% BGCOLOR=#FBF5EF>\r
36487 <B>9:0</B>\r
36488 </TD>\r
36489 <TD width=10% BGCOLOR=#FBF5EF>\r
36490 <B>3ff</B>\r
36491 </TD>\r
36492 <TD width=10% BGCOLOR=#FBF5EF>\r
36493 <B>0</B>\r
36494 </TD>\r
36495 <TD width=15% BGCOLOR=#FBF5EF>\r
36496 <B>0</B>\r
36497 </TD>\r
36498 <TD width=35% BGCOLOR=#FBF5EF>\r
36499 <B>Predefined Master ID for A53 Core 2</B>\r
36500 </TD>\r
36501 </TR>\r
36502 <TR valign="top">\r
36503 <TD width=15% BGCOLOR=#C0C0C0>\r
36504 <B>PSU_LPD_XPPU_CFG_MASTER_ID06@0XFF980118</B>\r
36505 </TD>\r
36506 <TD width=15% BGCOLOR=#C0C0C0>\r
36507 <B>31:0</B>\r
36508 </TD>\r
36509 <TD width=10% BGCOLOR=#C0C0C0>\r
36510 <B>c3ff03ff</B>\r
36511 </TD>\r
36512 <TD width=10% BGCOLOR=#C0C0C0>\r
36513 <B></B>\r
36514 </TD>\r
36515 <TD width=15% BGCOLOR=#C0C0C0>\r
36516 <B>0</B>\r
36517 </TD>\r
36518 <TD width=35% BGCOLOR=#C0C0C0>\r
36519 <B>Master ID 06 Register</B>\r
36520 </TD>\r
36521 </TR>\r
36522 </TABLE>\r
36523 <P>\r
36524 <H2><a name="MASTER_ID07">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID07</a></H2>\r
36525 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36526 <TR valign="top">\r
36527 <TD width=15% BGCOLOR=#FFFF00>\r
36528 <B>Register Name</B>\r
36529 </TD>\r
36530 <TD width=15% BGCOLOR=#FFFF00>\r
36531 <B>Address</B>\r
36532 </TD>\r
36533 <TD width=10% BGCOLOR=#FFFF00>\r
36534 <B>Width</B>\r
36535 </TD>\r
36536 <TD width=10% BGCOLOR=#FFFF00>\r
36537 <B>Type</B>\r
36538 </TD>\r
36539 <TD width=15% BGCOLOR=#FFFF00>\r
36540 <B>Reset Value</B>\r
36541 </TD>\r
36542 <TD width=35% BGCOLOR=#FFFF00>\r
36543 <B>Description</B>\r
36544 </TD>\r
36545 </TR>\r
36546 <TR valign="top">\r
36547 <TD width=15% BGCOLOR=#FBF5EF>\r
36548 <B>MASTER_ID07</B>\r
36549 </TD>\r
36550 <TD width=15% BGCOLOR=#FBF5EF>\r
36551 <B>0XFF98011C</B>\r
36552 </TD>\r
36553 <TD width=10% BGCOLOR=#FBF5EF>\r
36554 <B>32</B>\r
36555 </TD>\r
36556 <TD width=10% BGCOLOR=#FBF5EF>\r
36557 <B>rw</B>\r
36558 </TD>\r
36559 <TD width=15% BGCOLOR=#FBF5EF>\r
36560 <B>0x00000000</B>\r
36561 </TD>\r
36562 <TD width=35% BGCOLOR=#FBF5EF>\r
36563 <B>--</B>\r
36564 </TD>\r
36565 </TR>\r
36566 </TABLE>\r
36567 <P>\r
36568 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36569 <TR valign="top">\r
36570 <TD width=15% BGCOLOR=#C0FFC0>\r
36571 <B>Field Name</B>\r
36572 </TD>\r
36573 <TD width=15% BGCOLOR=#C0FFC0>\r
36574 <B>Bits</B>\r
36575 </TD>\r
36576 <TD width=10% BGCOLOR=#C0FFC0>\r
36577 <B>Mask</B>\r
36578 </TD>\r
36579 <TD width=10% BGCOLOR=#C0FFC0>\r
36580 <B>Value</B>\r
36581 </TD>\r
36582 <TD width=15% BGCOLOR=#C0FFC0>\r
36583 <B>Shifted Value</B>\r
36584 </TD>\r
36585 <TD width=35% BGCOLOR=#C0FFC0>\r
36586 <B>Description</B>\r
36587 </TD>\r
36588 </TR>\r
36589 <TR valign="top">\r
36590 <TD width=15% BGCOLOR=#FBF5EF>\r
36591 <B>PSU_LPD_XPPU_CFG_MASTER_ID07_MIDP</B>\r
36592 </TD>\r
36593 <TD width=15% BGCOLOR=#FBF5EF>\r
36594 <B>31:31</B>\r
36595 </TD>\r
36596 <TD width=10% BGCOLOR=#FBF5EF>\r
36597 <B>80000000</B>\r
36598 </TD>\r
36599 <TD width=10% BGCOLOR=#FBF5EF>\r
36600 <B>0</B>\r
36601 </TD>\r
36602 <TD width=15% BGCOLOR=#FBF5EF>\r
36603 <B>0</B>\r
36604 </TD>\r
36605 <TD width=35% BGCOLOR=#FBF5EF>\r
36606 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
36607 </TD>\r
36608 </TR>\r
36609 <TR valign="top">\r
36610 <TD width=15% BGCOLOR=#FBF5EF>\r
36611 <B>PSU_LPD_XPPU_CFG_MASTER_ID07_MIDR</B>\r
36612 </TD>\r
36613 <TD width=15% BGCOLOR=#FBF5EF>\r
36614 <B>30:30</B>\r
36615 </TD>\r
36616 <TD width=10% BGCOLOR=#FBF5EF>\r
36617 <B>40000000</B>\r
36618 </TD>\r
36619 <TD width=10% BGCOLOR=#FBF5EF>\r
36620 <B>0</B>\r
36621 </TD>\r
36622 <TD width=15% BGCOLOR=#FBF5EF>\r
36623 <B>0</B>\r
36624 </TD>\r
36625 <TD width=35% BGCOLOR=#FBF5EF>\r
36626 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
36627 </TD>\r
36628 </TR>\r
36629 <TR valign="top">\r
36630 <TD width=15% BGCOLOR=#FBF5EF>\r
36631 <B>PSU_LPD_XPPU_CFG_MASTER_ID07_MIDM</B>\r
36632 </TD>\r
36633 <TD width=15% BGCOLOR=#FBF5EF>\r
36634 <B>25:16</B>\r
36635 </TD>\r
36636 <TD width=10% BGCOLOR=#FBF5EF>\r
36637 <B>3ff0000</B>\r
36638 </TD>\r
36639 <TD width=10% BGCOLOR=#FBF5EF>\r
36640 <B>0</B>\r
36641 </TD>\r
36642 <TD width=15% BGCOLOR=#FBF5EF>\r
36643 <B>0</B>\r
36644 </TD>\r
36645 <TD width=35% BGCOLOR=#FBF5EF>\r
36646 <B>Mask to be applied before comparing</B>\r
36647 </TD>\r
36648 </TR>\r
36649 <TR valign="top">\r
36650 <TD width=15% BGCOLOR=#FBF5EF>\r
36651 <B>PSU_LPD_XPPU_CFG_MASTER_ID07_MID</B>\r
36652 </TD>\r
36653 <TD width=15% BGCOLOR=#FBF5EF>\r
36654 <B>9:0</B>\r
36655 </TD>\r
36656 <TD width=10% BGCOLOR=#FBF5EF>\r
36657 <B>3ff</B>\r
36658 </TD>\r
36659 <TD width=10% BGCOLOR=#FBF5EF>\r
36660 <B>0</B>\r
36661 </TD>\r
36662 <TD width=15% BGCOLOR=#FBF5EF>\r
36663 <B>0</B>\r
36664 </TD>\r
36665 <TD width=35% BGCOLOR=#FBF5EF>\r
36666 <B>Predefined Master ID for A53 Core 3</B>\r
36667 </TD>\r
36668 </TR>\r
36669 <TR valign="top">\r
36670 <TD width=15% BGCOLOR=#C0C0C0>\r
36671 <B>PSU_LPD_XPPU_CFG_MASTER_ID07@0XFF98011C</B>\r
36672 </TD>\r
36673 <TD width=15% BGCOLOR=#C0C0C0>\r
36674 <B>31:0</B>\r
36675 </TD>\r
36676 <TD width=10% BGCOLOR=#C0C0C0>\r
36677 <B>c3ff03ff</B>\r
36678 </TD>\r
36679 <TD width=10% BGCOLOR=#C0C0C0>\r
36680 <B></B>\r
36681 </TD>\r
36682 <TD width=15% BGCOLOR=#C0C0C0>\r
36683 <B>0</B>\r
36684 </TD>\r
36685 <TD width=35% BGCOLOR=#C0C0C0>\r
36686 <B>Master ID 07 Register</B>\r
36687 </TD>\r
36688 </TR>\r
36689 </TABLE>\r
36690 <P>\r
36691 <H2><a name="MASTER_ID08">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID08</a></H2>\r
36692 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36693 <TR valign="top">\r
36694 <TD width=15% BGCOLOR=#FFFF00>\r
36695 <B>Register Name</B>\r
36696 </TD>\r
36697 <TD width=15% BGCOLOR=#FFFF00>\r
36698 <B>Address</B>\r
36699 </TD>\r
36700 <TD width=10% BGCOLOR=#FFFF00>\r
36701 <B>Width</B>\r
36702 </TD>\r
36703 <TD width=10% BGCOLOR=#FFFF00>\r
36704 <B>Type</B>\r
36705 </TD>\r
36706 <TD width=15% BGCOLOR=#FFFF00>\r
36707 <B>Reset Value</B>\r
36708 </TD>\r
36709 <TD width=35% BGCOLOR=#FFFF00>\r
36710 <B>Description</B>\r
36711 </TD>\r
36712 </TR>\r
36713 <TR valign="top">\r
36714 <TD width=15% BGCOLOR=#FBF5EF>\r
36715 <B>MASTER_ID08</B>\r
36716 </TD>\r
36717 <TD width=15% BGCOLOR=#FBF5EF>\r
36718 <B>0XFF980120</B>\r
36719 </TD>\r
36720 <TD width=10% BGCOLOR=#FBF5EF>\r
36721 <B>32</B>\r
36722 </TD>\r
36723 <TD width=10% BGCOLOR=#FBF5EF>\r
36724 <B>rw</B>\r
36725 </TD>\r
36726 <TD width=15% BGCOLOR=#FBF5EF>\r
36727 <B>0x00000000</B>\r
36728 </TD>\r
36729 <TD width=35% BGCOLOR=#FBF5EF>\r
36730 <B>--</B>\r
36731 </TD>\r
36732 </TR>\r
36733 </TABLE>\r
36734 <P>\r
36735 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36736 <TR valign="top">\r
36737 <TD width=15% BGCOLOR=#C0FFC0>\r
36738 <B>Field Name</B>\r
36739 </TD>\r
36740 <TD width=15% BGCOLOR=#C0FFC0>\r
36741 <B>Bits</B>\r
36742 </TD>\r
36743 <TD width=10% BGCOLOR=#C0FFC0>\r
36744 <B>Mask</B>\r
36745 </TD>\r
36746 <TD width=10% BGCOLOR=#C0FFC0>\r
36747 <B>Value</B>\r
36748 </TD>\r
36749 <TD width=15% BGCOLOR=#C0FFC0>\r
36750 <B>Shifted Value</B>\r
36751 </TD>\r
36752 <TD width=35% BGCOLOR=#C0FFC0>\r
36753 <B>Description</B>\r
36754 </TD>\r
36755 </TR>\r
36756 <TR valign="top">\r
36757 <TD width=15% BGCOLOR=#FBF5EF>\r
36758 <B>PSU_LPD_XPPU_CFG_MASTER_ID08_MIDP</B>\r
36759 </TD>\r
36760 <TD width=15% BGCOLOR=#FBF5EF>\r
36761 <B>31:31</B>\r
36762 </TD>\r
36763 <TD width=10% BGCOLOR=#FBF5EF>\r
36764 <B>80000000</B>\r
36765 </TD>\r
36766 <TD width=10% BGCOLOR=#FBF5EF>\r
36767 <B>0</B>\r
36768 </TD>\r
36769 <TD width=15% BGCOLOR=#FBF5EF>\r
36770 <B>0</B>\r
36771 </TD>\r
36772 <TD width=35% BGCOLOR=#FBF5EF>\r
36773 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
36774 </TD>\r
36775 </TR>\r
36776 <TR valign="top">\r
36777 <TD width=15% BGCOLOR=#FBF5EF>\r
36778 <B>PSU_LPD_XPPU_CFG_MASTER_ID08_MIDR</B>\r
36779 </TD>\r
36780 <TD width=15% BGCOLOR=#FBF5EF>\r
36781 <B>30:30</B>\r
36782 </TD>\r
36783 <TD width=10% BGCOLOR=#FBF5EF>\r
36784 <B>40000000</B>\r
36785 </TD>\r
36786 <TD width=10% BGCOLOR=#FBF5EF>\r
36787 <B>0</B>\r
36788 </TD>\r
36789 <TD width=15% BGCOLOR=#FBF5EF>\r
36790 <B>0</B>\r
36791 </TD>\r
36792 <TD width=35% BGCOLOR=#FBF5EF>\r
36793 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
36794 </TD>\r
36795 </TR>\r
36796 <TR valign="top">\r
36797 <TD width=15% BGCOLOR=#FBF5EF>\r
36798 <B>PSU_LPD_XPPU_CFG_MASTER_ID08_MIDM</B>\r
36799 </TD>\r
36800 <TD width=15% BGCOLOR=#FBF5EF>\r
36801 <B>25:16</B>\r
36802 </TD>\r
36803 <TD width=10% BGCOLOR=#FBF5EF>\r
36804 <B>3ff0000</B>\r
36805 </TD>\r
36806 <TD width=10% BGCOLOR=#FBF5EF>\r
36807 <B>0</B>\r
36808 </TD>\r
36809 <TD width=15% BGCOLOR=#FBF5EF>\r
36810 <B>0</B>\r
36811 </TD>\r
36812 <TD width=35% BGCOLOR=#FBF5EF>\r
36813 <B>Mask to be applied before comparing</B>\r
36814 </TD>\r
36815 </TR>\r
36816 <TR valign="top">\r
36817 <TD width=15% BGCOLOR=#FBF5EF>\r
36818 <B>PSU_LPD_XPPU_CFG_MASTER_ID08_MID</B>\r
36819 </TD>\r
36820 <TD width=15% BGCOLOR=#FBF5EF>\r
36821 <B>9:0</B>\r
36822 </TD>\r
36823 <TD width=10% BGCOLOR=#FBF5EF>\r
36824 <B>3ff</B>\r
36825 </TD>\r
36826 <TD width=10% BGCOLOR=#FBF5EF>\r
36827 <B>0</B>\r
36828 </TD>\r
36829 <TD width=15% BGCOLOR=#FBF5EF>\r
36830 <B>0</B>\r
36831 </TD>\r
36832 <TD width=35% BGCOLOR=#FBF5EF>\r
36833 <B>Programmable Master ID</B>\r
36834 </TD>\r
36835 </TR>\r
36836 <TR valign="top">\r
36837 <TD width=15% BGCOLOR=#C0C0C0>\r
36838 <B>PSU_LPD_XPPU_CFG_MASTER_ID08@0XFF980120</B>\r
36839 </TD>\r
36840 <TD width=15% BGCOLOR=#C0C0C0>\r
36841 <B>31:0</B>\r
36842 </TD>\r
36843 <TD width=10% BGCOLOR=#C0C0C0>\r
36844 <B>c3ff03ff</B>\r
36845 </TD>\r
36846 <TD width=10% BGCOLOR=#C0C0C0>\r
36847 <B></B>\r
36848 </TD>\r
36849 <TD width=15% BGCOLOR=#C0C0C0>\r
36850 <B>0</B>\r
36851 </TD>\r
36852 <TD width=35% BGCOLOR=#C0C0C0>\r
36853 <B>Master ID 08 Register</B>\r
36854 </TD>\r
36855 </TR>\r
36856 </TABLE>\r
36857 <P>\r
36858 <H2><a name="MASTER_ID09">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID09</a></H2>\r
36859 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36860 <TR valign="top">\r
36861 <TD width=15% BGCOLOR=#FFFF00>\r
36862 <B>Register Name</B>\r
36863 </TD>\r
36864 <TD width=15% BGCOLOR=#FFFF00>\r
36865 <B>Address</B>\r
36866 </TD>\r
36867 <TD width=10% BGCOLOR=#FFFF00>\r
36868 <B>Width</B>\r
36869 </TD>\r
36870 <TD width=10% BGCOLOR=#FFFF00>\r
36871 <B>Type</B>\r
36872 </TD>\r
36873 <TD width=15% BGCOLOR=#FFFF00>\r
36874 <B>Reset Value</B>\r
36875 </TD>\r
36876 <TD width=35% BGCOLOR=#FFFF00>\r
36877 <B>Description</B>\r
36878 </TD>\r
36879 </TR>\r
36880 <TR valign="top">\r
36881 <TD width=15% BGCOLOR=#FBF5EF>\r
36882 <B>MASTER_ID09</B>\r
36883 </TD>\r
36884 <TD width=15% BGCOLOR=#FBF5EF>\r
36885 <B>0XFF980124</B>\r
36886 </TD>\r
36887 <TD width=10% BGCOLOR=#FBF5EF>\r
36888 <B>32</B>\r
36889 </TD>\r
36890 <TD width=10% BGCOLOR=#FBF5EF>\r
36891 <B>rw</B>\r
36892 </TD>\r
36893 <TD width=15% BGCOLOR=#FBF5EF>\r
36894 <B>0x00000000</B>\r
36895 </TD>\r
36896 <TD width=35% BGCOLOR=#FBF5EF>\r
36897 <B>--</B>\r
36898 </TD>\r
36899 </TR>\r
36900 </TABLE>\r
36901 <P>\r
36902 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
36903 <TR valign="top">\r
36904 <TD width=15% BGCOLOR=#C0FFC0>\r
36905 <B>Field Name</B>\r
36906 </TD>\r
36907 <TD width=15% BGCOLOR=#C0FFC0>\r
36908 <B>Bits</B>\r
36909 </TD>\r
36910 <TD width=10% BGCOLOR=#C0FFC0>\r
36911 <B>Mask</B>\r
36912 </TD>\r
36913 <TD width=10% BGCOLOR=#C0FFC0>\r
36914 <B>Value</B>\r
36915 </TD>\r
36916 <TD width=15% BGCOLOR=#C0FFC0>\r
36917 <B>Shifted Value</B>\r
36918 </TD>\r
36919 <TD width=35% BGCOLOR=#C0FFC0>\r
36920 <B>Description</B>\r
36921 </TD>\r
36922 </TR>\r
36923 <TR valign="top">\r
36924 <TD width=15% BGCOLOR=#FBF5EF>\r
36925 <B>PSU_LPD_XPPU_CFG_MASTER_ID09_MIDP</B>\r
36926 </TD>\r
36927 <TD width=15% BGCOLOR=#FBF5EF>\r
36928 <B>31:31</B>\r
36929 </TD>\r
36930 <TD width=10% BGCOLOR=#FBF5EF>\r
36931 <B>80000000</B>\r
36932 </TD>\r
36933 <TD width=10% BGCOLOR=#FBF5EF>\r
36934 <B>0</B>\r
36935 </TD>\r
36936 <TD width=15% BGCOLOR=#FBF5EF>\r
36937 <B>0</B>\r
36938 </TD>\r
36939 <TD width=35% BGCOLOR=#FBF5EF>\r
36940 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
36941 </TD>\r
36942 </TR>\r
36943 <TR valign="top">\r
36944 <TD width=15% BGCOLOR=#FBF5EF>\r
36945 <B>PSU_LPD_XPPU_CFG_MASTER_ID09_MIDR</B>\r
36946 </TD>\r
36947 <TD width=15% BGCOLOR=#FBF5EF>\r
36948 <B>30:30</B>\r
36949 </TD>\r
36950 <TD width=10% BGCOLOR=#FBF5EF>\r
36951 <B>40000000</B>\r
36952 </TD>\r
36953 <TD width=10% BGCOLOR=#FBF5EF>\r
36954 <B>0</B>\r
36955 </TD>\r
36956 <TD width=15% BGCOLOR=#FBF5EF>\r
36957 <B>0</B>\r
36958 </TD>\r
36959 <TD width=35% BGCOLOR=#FBF5EF>\r
36960 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
36961 </TD>\r
36962 </TR>\r
36963 <TR valign="top">\r
36964 <TD width=15% BGCOLOR=#FBF5EF>\r
36965 <B>PSU_LPD_XPPU_CFG_MASTER_ID09_MIDM</B>\r
36966 </TD>\r
36967 <TD width=15% BGCOLOR=#FBF5EF>\r
36968 <B>25:16</B>\r
36969 </TD>\r
36970 <TD width=10% BGCOLOR=#FBF5EF>\r
36971 <B>3ff0000</B>\r
36972 </TD>\r
36973 <TD width=10% BGCOLOR=#FBF5EF>\r
36974 <B>0</B>\r
36975 </TD>\r
36976 <TD width=15% BGCOLOR=#FBF5EF>\r
36977 <B>0</B>\r
36978 </TD>\r
36979 <TD width=35% BGCOLOR=#FBF5EF>\r
36980 <B>Mask to be applied before comparing</B>\r
36981 </TD>\r
36982 </TR>\r
36983 <TR valign="top">\r
36984 <TD width=15% BGCOLOR=#FBF5EF>\r
36985 <B>PSU_LPD_XPPU_CFG_MASTER_ID09_MID</B>\r
36986 </TD>\r
36987 <TD width=15% BGCOLOR=#FBF5EF>\r
36988 <B>9:0</B>\r
36989 </TD>\r
36990 <TD width=10% BGCOLOR=#FBF5EF>\r
36991 <B>3ff</B>\r
36992 </TD>\r
36993 <TD width=10% BGCOLOR=#FBF5EF>\r
36994 <B>0</B>\r
36995 </TD>\r
36996 <TD width=15% BGCOLOR=#FBF5EF>\r
36997 <B>0</B>\r
36998 </TD>\r
36999 <TD width=35% BGCOLOR=#FBF5EF>\r
37000 <B>Programmable Master ID</B>\r
37001 </TD>\r
37002 </TR>\r
37003 <TR valign="top">\r
37004 <TD width=15% BGCOLOR=#C0C0C0>\r
37005 <B>PSU_LPD_XPPU_CFG_MASTER_ID09@0XFF980124</B>\r
37006 </TD>\r
37007 <TD width=15% BGCOLOR=#C0C0C0>\r
37008 <B>31:0</B>\r
37009 </TD>\r
37010 <TD width=10% BGCOLOR=#C0C0C0>\r
37011 <B>c3ff03ff</B>\r
37012 </TD>\r
37013 <TD width=10% BGCOLOR=#C0C0C0>\r
37014 <B></B>\r
37015 </TD>\r
37016 <TD width=15% BGCOLOR=#C0C0C0>\r
37017 <B>0</B>\r
37018 </TD>\r
37019 <TD width=35% BGCOLOR=#C0C0C0>\r
37020 <B>Master ID 09 Register</B>\r
37021 </TD>\r
37022 </TR>\r
37023 </TABLE>\r
37024 <P>\r
37025 <H2><a name="MASTER_ID10">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID10</a></H2>\r
37026 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37027 <TR valign="top">\r
37028 <TD width=15% BGCOLOR=#FFFF00>\r
37029 <B>Register Name</B>\r
37030 </TD>\r
37031 <TD width=15% BGCOLOR=#FFFF00>\r
37032 <B>Address</B>\r
37033 </TD>\r
37034 <TD width=10% BGCOLOR=#FFFF00>\r
37035 <B>Width</B>\r
37036 </TD>\r
37037 <TD width=10% BGCOLOR=#FFFF00>\r
37038 <B>Type</B>\r
37039 </TD>\r
37040 <TD width=15% BGCOLOR=#FFFF00>\r
37041 <B>Reset Value</B>\r
37042 </TD>\r
37043 <TD width=35% BGCOLOR=#FFFF00>\r
37044 <B>Description</B>\r
37045 </TD>\r
37046 </TR>\r
37047 <TR valign="top">\r
37048 <TD width=15% BGCOLOR=#FBF5EF>\r
37049 <B>MASTER_ID10</B>\r
37050 </TD>\r
37051 <TD width=15% BGCOLOR=#FBF5EF>\r
37052 <B>0XFF980128</B>\r
37053 </TD>\r
37054 <TD width=10% BGCOLOR=#FBF5EF>\r
37055 <B>32</B>\r
37056 </TD>\r
37057 <TD width=10% BGCOLOR=#FBF5EF>\r
37058 <B>rw</B>\r
37059 </TD>\r
37060 <TD width=15% BGCOLOR=#FBF5EF>\r
37061 <B>0x00000000</B>\r
37062 </TD>\r
37063 <TD width=35% BGCOLOR=#FBF5EF>\r
37064 <B>--</B>\r
37065 </TD>\r
37066 </TR>\r
37067 </TABLE>\r
37068 <P>\r
37069 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37070 <TR valign="top">\r
37071 <TD width=15% BGCOLOR=#C0FFC0>\r
37072 <B>Field Name</B>\r
37073 </TD>\r
37074 <TD width=15% BGCOLOR=#C0FFC0>\r
37075 <B>Bits</B>\r
37076 </TD>\r
37077 <TD width=10% BGCOLOR=#C0FFC0>\r
37078 <B>Mask</B>\r
37079 </TD>\r
37080 <TD width=10% BGCOLOR=#C0FFC0>\r
37081 <B>Value</B>\r
37082 </TD>\r
37083 <TD width=15% BGCOLOR=#C0FFC0>\r
37084 <B>Shifted Value</B>\r
37085 </TD>\r
37086 <TD width=35% BGCOLOR=#C0FFC0>\r
37087 <B>Description</B>\r
37088 </TD>\r
37089 </TR>\r
37090 <TR valign="top">\r
37091 <TD width=15% BGCOLOR=#FBF5EF>\r
37092 <B>PSU_LPD_XPPU_CFG_MASTER_ID10_MIDP</B>\r
37093 </TD>\r
37094 <TD width=15% BGCOLOR=#FBF5EF>\r
37095 <B>31:31</B>\r
37096 </TD>\r
37097 <TD width=10% BGCOLOR=#FBF5EF>\r
37098 <B>80000000</B>\r
37099 </TD>\r
37100 <TD width=10% BGCOLOR=#FBF5EF>\r
37101 <B>0</B>\r
37102 </TD>\r
37103 <TD width=15% BGCOLOR=#FBF5EF>\r
37104 <B>0</B>\r
37105 </TD>\r
37106 <TD width=35% BGCOLOR=#FBF5EF>\r
37107 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
37108 </TD>\r
37109 </TR>\r
37110 <TR valign="top">\r
37111 <TD width=15% BGCOLOR=#FBF5EF>\r
37112 <B>PSU_LPD_XPPU_CFG_MASTER_ID10_MIDR</B>\r
37113 </TD>\r
37114 <TD width=15% BGCOLOR=#FBF5EF>\r
37115 <B>30:30</B>\r
37116 </TD>\r
37117 <TD width=10% BGCOLOR=#FBF5EF>\r
37118 <B>40000000</B>\r
37119 </TD>\r
37120 <TD width=10% BGCOLOR=#FBF5EF>\r
37121 <B>0</B>\r
37122 </TD>\r
37123 <TD width=15% BGCOLOR=#FBF5EF>\r
37124 <B>0</B>\r
37125 </TD>\r
37126 <TD width=35% BGCOLOR=#FBF5EF>\r
37127 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
37128 </TD>\r
37129 </TR>\r
37130 <TR valign="top">\r
37131 <TD width=15% BGCOLOR=#FBF5EF>\r
37132 <B>PSU_LPD_XPPU_CFG_MASTER_ID10_MIDM</B>\r
37133 </TD>\r
37134 <TD width=15% BGCOLOR=#FBF5EF>\r
37135 <B>25:16</B>\r
37136 </TD>\r
37137 <TD width=10% BGCOLOR=#FBF5EF>\r
37138 <B>3ff0000</B>\r
37139 </TD>\r
37140 <TD width=10% BGCOLOR=#FBF5EF>\r
37141 <B>0</B>\r
37142 </TD>\r
37143 <TD width=15% BGCOLOR=#FBF5EF>\r
37144 <B>0</B>\r
37145 </TD>\r
37146 <TD width=35% BGCOLOR=#FBF5EF>\r
37147 <B>Mask to be applied before comparing</B>\r
37148 </TD>\r
37149 </TR>\r
37150 <TR valign="top">\r
37151 <TD width=15% BGCOLOR=#FBF5EF>\r
37152 <B>PSU_LPD_XPPU_CFG_MASTER_ID10_MID</B>\r
37153 </TD>\r
37154 <TD width=15% BGCOLOR=#FBF5EF>\r
37155 <B>9:0</B>\r
37156 </TD>\r
37157 <TD width=10% BGCOLOR=#FBF5EF>\r
37158 <B>3ff</B>\r
37159 </TD>\r
37160 <TD width=10% BGCOLOR=#FBF5EF>\r
37161 <B>0</B>\r
37162 </TD>\r
37163 <TD width=15% BGCOLOR=#FBF5EF>\r
37164 <B>0</B>\r
37165 </TD>\r
37166 <TD width=35% BGCOLOR=#FBF5EF>\r
37167 <B>Programmable Master ID</B>\r
37168 </TD>\r
37169 </TR>\r
37170 <TR valign="top">\r
37171 <TD width=15% BGCOLOR=#C0C0C0>\r
37172 <B>PSU_LPD_XPPU_CFG_MASTER_ID10@0XFF980128</B>\r
37173 </TD>\r
37174 <TD width=15% BGCOLOR=#C0C0C0>\r
37175 <B>31:0</B>\r
37176 </TD>\r
37177 <TD width=10% BGCOLOR=#C0C0C0>\r
37178 <B>c3ff03ff</B>\r
37179 </TD>\r
37180 <TD width=10% BGCOLOR=#C0C0C0>\r
37181 <B></B>\r
37182 </TD>\r
37183 <TD width=15% BGCOLOR=#C0C0C0>\r
37184 <B>0</B>\r
37185 </TD>\r
37186 <TD width=35% BGCOLOR=#C0C0C0>\r
37187 <B>Master ID 10 Register</B>\r
37188 </TD>\r
37189 </TR>\r
37190 </TABLE>\r
37191 <P>\r
37192 <H2><a name="MASTER_ID11">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID11</a></H2>\r
37193 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37194 <TR valign="top">\r
37195 <TD width=15% BGCOLOR=#FFFF00>\r
37196 <B>Register Name</B>\r
37197 </TD>\r
37198 <TD width=15% BGCOLOR=#FFFF00>\r
37199 <B>Address</B>\r
37200 </TD>\r
37201 <TD width=10% BGCOLOR=#FFFF00>\r
37202 <B>Width</B>\r
37203 </TD>\r
37204 <TD width=10% BGCOLOR=#FFFF00>\r
37205 <B>Type</B>\r
37206 </TD>\r
37207 <TD width=15% BGCOLOR=#FFFF00>\r
37208 <B>Reset Value</B>\r
37209 </TD>\r
37210 <TD width=35% BGCOLOR=#FFFF00>\r
37211 <B>Description</B>\r
37212 </TD>\r
37213 </TR>\r
37214 <TR valign="top">\r
37215 <TD width=15% BGCOLOR=#FBF5EF>\r
37216 <B>MASTER_ID11</B>\r
37217 </TD>\r
37218 <TD width=15% BGCOLOR=#FBF5EF>\r
37219 <B>0XFF98012C</B>\r
37220 </TD>\r
37221 <TD width=10% BGCOLOR=#FBF5EF>\r
37222 <B>32</B>\r
37223 </TD>\r
37224 <TD width=10% BGCOLOR=#FBF5EF>\r
37225 <B>rw</B>\r
37226 </TD>\r
37227 <TD width=15% BGCOLOR=#FBF5EF>\r
37228 <B>0x00000000</B>\r
37229 </TD>\r
37230 <TD width=35% BGCOLOR=#FBF5EF>\r
37231 <B>--</B>\r
37232 </TD>\r
37233 </TR>\r
37234 </TABLE>\r
37235 <P>\r
37236 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37237 <TR valign="top">\r
37238 <TD width=15% BGCOLOR=#C0FFC0>\r
37239 <B>Field Name</B>\r
37240 </TD>\r
37241 <TD width=15% BGCOLOR=#C0FFC0>\r
37242 <B>Bits</B>\r
37243 </TD>\r
37244 <TD width=10% BGCOLOR=#C0FFC0>\r
37245 <B>Mask</B>\r
37246 </TD>\r
37247 <TD width=10% BGCOLOR=#C0FFC0>\r
37248 <B>Value</B>\r
37249 </TD>\r
37250 <TD width=15% BGCOLOR=#C0FFC0>\r
37251 <B>Shifted Value</B>\r
37252 </TD>\r
37253 <TD width=35% BGCOLOR=#C0FFC0>\r
37254 <B>Description</B>\r
37255 </TD>\r
37256 </TR>\r
37257 <TR valign="top">\r
37258 <TD width=15% BGCOLOR=#FBF5EF>\r
37259 <B>PSU_LPD_XPPU_CFG_MASTER_ID11_MIDP</B>\r
37260 </TD>\r
37261 <TD width=15% BGCOLOR=#FBF5EF>\r
37262 <B>31:31</B>\r
37263 </TD>\r
37264 <TD width=10% BGCOLOR=#FBF5EF>\r
37265 <B>80000000</B>\r
37266 </TD>\r
37267 <TD width=10% BGCOLOR=#FBF5EF>\r
37268 <B>0</B>\r
37269 </TD>\r
37270 <TD width=15% BGCOLOR=#FBF5EF>\r
37271 <B>0</B>\r
37272 </TD>\r
37273 <TD width=35% BGCOLOR=#FBF5EF>\r
37274 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
37275 </TD>\r
37276 </TR>\r
37277 <TR valign="top">\r
37278 <TD width=15% BGCOLOR=#FBF5EF>\r
37279 <B>PSU_LPD_XPPU_CFG_MASTER_ID11_MIDR</B>\r
37280 </TD>\r
37281 <TD width=15% BGCOLOR=#FBF5EF>\r
37282 <B>30:30</B>\r
37283 </TD>\r
37284 <TD width=10% BGCOLOR=#FBF5EF>\r
37285 <B>40000000</B>\r
37286 </TD>\r
37287 <TD width=10% BGCOLOR=#FBF5EF>\r
37288 <B>0</B>\r
37289 </TD>\r
37290 <TD width=15% BGCOLOR=#FBF5EF>\r
37291 <B>0</B>\r
37292 </TD>\r
37293 <TD width=35% BGCOLOR=#FBF5EF>\r
37294 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
37295 </TD>\r
37296 </TR>\r
37297 <TR valign="top">\r
37298 <TD width=15% BGCOLOR=#FBF5EF>\r
37299 <B>PSU_LPD_XPPU_CFG_MASTER_ID11_MIDM</B>\r
37300 </TD>\r
37301 <TD width=15% BGCOLOR=#FBF5EF>\r
37302 <B>25:16</B>\r
37303 </TD>\r
37304 <TD width=10% BGCOLOR=#FBF5EF>\r
37305 <B>3ff0000</B>\r
37306 </TD>\r
37307 <TD width=10% BGCOLOR=#FBF5EF>\r
37308 <B>0</B>\r
37309 </TD>\r
37310 <TD width=15% BGCOLOR=#FBF5EF>\r
37311 <B>0</B>\r
37312 </TD>\r
37313 <TD width=35% BGCOLOR=#FBF5EF>\r
37314 <B>Mask to be applied before comparing</B>\r
37315 </TD>\r
37316 </TR>\r
37317 <TR valign="top">\r
37318 <TD width=15% BGCOLOR=#FBF5EF>\r
37319 <B>PSU_LPD_XPPU_CFG_MASTER_ID11_MID</B>\r
37320 </TD>\r
37321 <TD width=15% BGCOLOR=#FBF5EF>\r
37322 <B>9:0</B>\r
37323 </TD>\r
37324 <TD width=10% BGCOLOR=#FBF5EF>\r
37325 <B>3ff</B>\r
37326 </TD>\r
37327 <TD width=10% BGCOLOR=#FBF5EF>\r
37328 <B>0</B>\r
37329 </TD>\r
37330 <TD width=15% BGCOLOR=#FBF5EF>\r
37331 <B>0</B>\r
37332 </TD>\r
37333 <TD width=35% BGCOLOR=#FBF5EF>\r
37334 <B>Programmable Master ID</B>\r
37335 </TD>\r
37336 </TR>\r
37337 <TR valign="top">\r
37338 <TD width=15% BGCOLOR=#C0C0C0>\r
37339 <B>PSU_LPD_XPPU_CFG_MASTER_ID11@0XFF98012C</B>\r
37340 </TD>\r
37341 <TD width=15% BGCOLOR=#C0C0C0>\r
37342 <B>31:0</B>\r
37343 </TD>\r
37344 <TD width=10% BGCOLOR=#C0C0C0>\r
37345 <B>c3ff03ff</B>\r
37346 </TD>\r
37347 <TD width=10% BGCOLOR=#C0C0C0>\r
37348 <B></B>\r
37349 </TD>\r
37350 <TD width=15% BGCOLOR=#C0C0C0>\r
37351 <B>0</B>\r
37352 </TD>\r
37353 <TD width=35% BGCOLOR=#C0C0C0>\r
37354 <B>Master ID 11 Register</B>\r
37355 </TD>\r
37356 </TR>\r
37357 </TABLE>\r
37358 <P>\r
37359 <H2><a name="MASTER_ID12">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID12</a></H2>\r
37360 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37361 <TR valign="top">\r
37362 <TD width=15% BGCOLOR=#FFFF00>\r
37363 <B>Register Name</B>\r
37364 </TD>\r
37365 <TD width=15% BGCOLOR=#FFFF00>\r
37366 <B>Address</B>\r
37367 </TD>\r
37368 <TD width=10% BGCOLOR=#FFFF00>\r
37369 <B>Width</B>\r
37370 </TD>\r
37371 <TD width=10% BGCOLOR=#FFFF00>\r
37372 <B>Type</B>\r
37373 </TD>\r
37374 <TD width=15% BGCOLOR=#FFFF00>\r
37375 <B>Reset Value</B>\r
37376 </TD>\r
37377 <TD width=35% BGCOLOR=#FFFF00>\r
37378 <B>Description</B>\r
37379 </TD>\r
37380 </TR>\r
37381 <TR valign="top">\r
37382 <TD width=15% BGCOLOR=#FBF5EF>\r
37383 <B>MASTER_ID12</B>\r
37384 </TD>\r
37385 <TD width=15% BGCOLOR=#FBF5EF>\r
37386 <B>0XFF980130</B>\r
37387 </TD>\r
37388 <TD width=10% BGCOLOR=#FBF5EF>\r
37389 <B>32</B>\r
37390 </TD>\r
37391 <TD width=10% BGCOLOR=#FBF5EF>\r
37392 <B>rw</B>\r
37393 </TD>\r
37394 <TD width=15% BGCOLOR=#FBF5EF>\r
37395 <B>0x00000000</B>\r
37396 </TD>\r
37397 <TD width=35% BGCOLOR=#FBF5EF>\r
37398 <B>--</B>\r
37399 </TD>\r
37400 </TR>\r
37401 </TABLE>\r
37402 <P>\r
37403 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37404 <TR valign="top">\r
37405 <TD width=15% BGCOLOR=#C0FFC0>\r
37406 <B>Field Name</B>\r
37407 </TD>\r
37408 <TD width=15% BGCOLOR=#C0FFC0>\r
37409 <B>Bits</B>\r
37410 </TD>\r
37411 <TD width=10% BGCOLOR=#C0FFC0>\r
37412 <B>Mask</B>\r
37413 </TD>\r
37414 <TD width=10% BGCOLOR=#C0FFC0>\r
37415 <B>Value</B>\r
37416 </TD>\r
37417 <TD width=15% BGCOLOR=#C0FFC0>\r
37418 <B>Shifted Value</B>\r
37419 </TD>\r
37420 <TD width=35% BGCOLOR=#C0FFC0>\r
37421 <B>Description</B>\r
37422 </TD>\r
37423 </TR>\r
37424 <TR valign="top">\r
37425 <TD width=15% BGCOLOR=#FBF5EF>\r
37426 <B>PSU_LPD_XPPU_CFG_MASTER_ID12_MIDP</B>\r
37427 </TD>\r
37428 <TD width=15% BGCOLOR=#FBF5EF>\r
37429 <B>31:31</B>\r
37430 </TD>\r
37431 <TD width=10% BGCOLOR=#FBF5EF>\r
37432 <B>80000000</B>\r
37433 </TD>\r
37434 <TD width=10% BGCOLOR=#FBF5EF>\r
37435 <B>0</B>\r
37436 </TD>\r
37437 <TD width=15% BGCOLOR=#FBF5EF>\r
37438 <B>0</B>\r
37439 </TD>\r
37440 <TD width=35% BGCOLOR=#FBF5EF>\r
37441 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
37442 </TD>\r
37443 </TR>\r
37444 <TR valign="top">\r
37445 <TD width=15% BGCOLOR=#FBF5EF>\r
37446 <B>PSU_LPD_XPPU_CFG_MASTER_ID12_MIDR</B>\r
37447 </TD>\r
37448 <TD width=15% BGCOLOR=#FBF5EF>\r
37449 <B>30:30</B>\r
37450 </TD>\r
37451 <TD width=10% BGCOLOR=#FBF5EF>\r
37452 <B>40000000</B>\r
37453 </TD>\r
37454 <TD width=10% BGCOLOR=#FBF5EF>\r
37455 <B>0</B>\r
37456 </TD>\r
37457 <TD width=15% BGCOLOR=#FBF5EF>\r
37458 <B>0</B>\r
37459 </TD>\r
37460 <TD width=35% BGCOLOR=#FBF5EF>\r
37461 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
37462 </TD>\r
37463 </TR>\r
37464 <TR valign="top">\r
37465 <TD width=15% BGCOLOR=#FBF5EF>\r
37466 <B>PSU_LPD_XPPU_CFG_MASTER_ID12_MIDM</B>\r
37467 </TD>\r
37468 <TD width=15% BGCOLOR=#FBF5EF>\r
37469 <B>25:16</B>\r
37470 </TD>\r
37471 <TD width=10% BGCOLOR=#FBF5EF>\r
37472 <B>3ff0000</B>\r
37473 </TD>\r
37474 <TD width=10% BGCOLOR=#FBF5EF>\r
37475 <B>0</B>\r
37476 </TD>\r
37477 <TD width=15% BGCOLOR=#FBF5EF>\r
37478 <B>0</B>\r
37479 </TD>\r
37480 <TD width=35% BGCOLOR=#FBF5EF>\r
37481 <B>Mask to be applied before comparing</B>\r
37482 </TD>\r
37483 </TR>\r
37484 <TR valign="top">\r
37485 <TD width=15% BGCOLOR=#FBF5EF>\r
37486 <B>PSU_LPD_XPPU_CFG_MASTER_ID12_MID</B>\r
37487 </TD>\r
37488 <TD width=15% BGCOLOR=#FBF5EF>\r
37489 <B>9:0</B>\r
37490 </TD>\r
37491 <TD width=10% BGCOLOR=#FBF5EF>\r
37492 <B>3ff</B>\r
37493 </TD>\r
37494 <TD width=10% BGCOLOR=#FBF5EF>\r
37495 <B>0</B>\r
37496 </TD>\r
37497 <TD width=15% BGCOLOR=#FBF5EF>\r
37498 <B>0</B>\r
37499 </TD>\r
37500 <TD width=35% BGCOLOR=#FBF5EF>\r
37501 <B>Programmable Master ID</B>\r
37502 </TD>\r
37503 </TR>\r
37504 <TR valign="top">\r
37505 <TD width=15% BGCOLOR=#C0C0C0>\r
37506 <B>PSU_LPD_XPPU_CFG_MASTER_ID12@0XFF980130</B>\r
37507 </TD>\r
37508 <TD width=15% BGCOLOR=#C0C0C0>\r
37509 <B>31:0</B>\r
37510 </TD>\r
37511 <TD width=10% BGCOLOR=#C0C0C0>\r
37512 <B>c3ff03ff</B>\r
37513 </TD>\r
37514 <TD width=10% BGCOLOR=#C0C0C0>\r
37515 <B></B>\r
37516 </TD>\r
37517 <TD width=15% BGCOLOR=#C0C0C0>\r
37518 <B>0</B>\r
37519 </TD>\r
37520 <TD width=35% BGCOLOR=#C0C0C0>\r
37521 <B>Master ID 12 Register</B>\r
37522 </TD>\r
37523 </TR>\r
37524 </TABLE>\r
37525 <P>\r
37526 <H2><a name="MASTER_ID13">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID13</a></H2>\r
37527 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37528 <TR valign="top">\r
37529 <TD width=15% BGCOLOR=#FFFF00>\r
37530 <B>Register Name</B>\r
37531 </TD>\r
37532 <TD width=15% BGCOLOR=#FFFF00>\r
37533 <B>Address</B>\r
37534 </TD>\r
37535 <TD width=10% BGCOLOR=#FFFF00>\r
37536 <B>Width</B>\r
37537 </TD>\r
37538 <TD width=10% BGCOLOR=#FFFF00>\r
37539 <B>Type</B>\r
37540 </TD>\r
37541 <TD width=15% BGCOLOR=#FFFF00>\r
37542 <B>Reset Value</B>\r
37543 </TD>\r
37544 <TD width=35% BGCOLOR=#FFFF00>\r
37545 <B>Description</B>\r
37546 </TD>\r
37547 </TR>\r
37548 <TR valign="top">\r
37549 <TD width=15% BGCOLOR=#FBF5EF>\r
37550 <B>MASTER_ID13</B>\r
37551 </TD>\r
37552 <TD width=15% BGCOLOR=#FBF5EF>\r
37553 <B>0XFF980134</B>\r
37554 </TD>\r
37555 <TD width=10% BGCOLOR=#FBF5EF>\r
37556 <B>32</B>\r
37557 </TD>\r
37558 <TD width=10% BGCOLOR=#FBF5EF>\r
37559 <B>rw</B>\r
37560 </TD>\r
37561 <TD width=15% BGCOLOR=#FBF5EF>\r
37562 <B>0x00000000</B>\r
37563 </TD>\r
37564 <TD width=35% BGCOLOR=#FBF5EF>\r
37565 <B>--</B>\r
37566 </TD>\r
37567 </TR>\r
37568 </TABLE>\r
37569 <P>\r
37570 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37571 <TR valign="top">\r
37572 <TD width=15% BGCOLOR=#C0FFC0>\r
37573 <B>Field Name</B>\r
37574 </TD>\r
37575 <TD width=15% BGCOLOR=#C0FFC0>\r
37576 <B>Bits</B>\r
37577 </TD>\r
37578 <TD width=10% BGCOLOR=#C0FFC0>\r
37579 <B>Mask</B>\r
37580 </TD>\r
37581 <TD width=10% BGCOLOR=#C0FFC0>\r
37582 <B>Value</B>\r
37583 </TD>\r
37584 <TD width=15% BGCOLOR=#C0FFC0>\r
37585 <B>Shifted Value</B>\r
37586 </TD>\r
37587 <TD width=35% BGCOLOR=#C0FFC0>\r
37588 <B>Description</B>\r
37589 </TD>\r
37590 </TR>\r
37591 <TR valign="top">\r
37592 <TD width=15% BGCOLOR=#FBF5EF>\r
37593 <B>PSU_LPD_XPPU_CFG_MASTER_ID13_MIDP</B>\r
37594 </TD>\r
37595 <TD width=15% BGCOLOR=#FBF5EF>\r
37596 <B>31:31</B>\r
37597 </TD>\r
37598 <TD width=10% BGCOLOR=#FBF5EF>\r
37599 <B>80000000</B>\r
37600 </TD>\r
37601 <TD width=10% BGCOLOR=#FBF5EF>\r
37602 <B>0</B>\r
37603 </TD>\r
37604 <TD width=15% BGCOLOR=#FBF5EF>\r
37605 <B>0</B>\r
37606 </TD>\r
37607 <TD width=35% BGCOLOR=#FBF5EF>\r
37608 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
37609 </TD>\r
37610 </TR>\r
37611 <TR valign="top">\r
37612 <TD width=15% BGCOLOR=#FBF5EF>\r
37613 <B>PSU_LPD_XPPU_CFG_MASTER_ID13_MIDR</B>\r
37614 </TD>\r
37615 <TD width=15% BGCOLOR=#FBF5EF>\r
37616 <B>30:30</B>\r
37617 </TD>\r
37618 <TD width=10% BGCOLOR=#FBF5EF>\r
37619 <B>40000000</B>\r
37620 </TD>\r
37621 <TD width=10% BGCOLOR=#FBF5EF>\r
37622 <B>0</B>\r
37623 </TD>\r
37624 <TD width=15% BGCOLOR=#FBF5EF>\r
37625 <B>0</B>\r
37626 </TD>\r
37627 <TD width=35% BGCOLOR=#FBF5EF>\r
37628 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
37629 </TD>\r
37630 </TR>\r
37631 <TR valign="top">\r
37632 <TD width=15% BGCOLOR=#FBF5EF>\r
37633 <B>PSU_LPD_XPPU_CFG_MASTER_ID13_MIDM</B>\r
37634 </TD>\r
37635 <TD width=15% BGCOLOR=#FBF5EF>\r
37636 <B>25:16</B>\r
37637 </TD>\r
37638 <TD width=10% BGCOLOR=#FBF5EF>\r
37639 <B>3ff0000</B>\r
37640 </TD>\r
37641 <TD width=10% BGCOLOR=#FBF5EF>\r
37642 <B>0</B>\r
37643 </TD>\r
37644 <TD width=15% BGCOLOR=#FBF5EF>\r
37645 <B>0</B>\r
37646 </TD>\r
37647 <TD width=35% BGCOLOR=#FBF5EF>\r
37648 <B>Mask to be applied before comparing</B>\r
37649 </TD>\r
37650 </TR>\r
37651 <TR valign="top">\r
37652 <TD width=15% BGCOLOR=#FBF5EF>\r
37653 <B>PSU_LPD_XPPU_CFG_MASTER_ID13_MID</B>\r
37654 </TD>\r
37655 <TD width=15% BGCOLOR=#FBF5EF>\r
37656 <B>9:0</B>\r
37657 </TD>\r
37658 <TD width=10% BGCOLOR=#FBF5EF>\r
37659 <B>3ff</B>\r
37660 </TD>\r
37661 <TD width=10% BGCOLOR=#FBF5EF>\r
37662 <B>0</B>\r
37663 </TD>\r
37664 <TD width=15% BGCOLOR=#FBF5EF>\r
37665 <B>0</B>\r
37666 </TD>\r
37667 <TD width=35% BGCOLOR=#FBF5EF>\r
37668 <B>Programmable Master ID</B>\r
37669 </TD>\r
37670 </TR>\r
37671 <TR valign="top">\r
37672 <TD width=15% BGCOLOR=#C0C0C0>\r
37673 <B>PSU_LPD_XPPU_CFG_MASTER_ID13@0XFF980134</B>\r
37674 </TD>\r
37675 <TD width=15% BGCOLOR=#C0C0C0>\r
37676 <B>31:0</B>\r
37677 </TD>\r
37678 <TD width=10% BGCOLOR=#C0C0C0>\r
37679 <B>c3ff03ff</B>\r
37680 </TD>\r
37681 <TD width=10% BGCOLOR=#C0C0C0>\r
37682 <B></B>\r
37683 </TD>\r
37684 <TD width=15% BGCOLOR=#C0C0C0>\r
37685 <B>0</B>\r
37686 </TD>\r
37687 <TD width=35% BGCOLOR=#C0C0C0>\r
37688 <B>Master ID 13 Register</B>\r
37689 </TD>\r
37690 </TR>\r
37691 </TABLE>\r
37692 <P>\r
37693 <H2><a name="MASTER_ID14">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID14</a></H2>\r
37694 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37695 <TR valign="top">\r
37696 <TD width=15% BGCOLOR=#FFFF00>\r
37697 <B>Register Name</B>\r
37698 </TD>\r
37699 <TD width=15% BGCOLOR=#FFFF00>\r
37700 <B>Address</B>\r
37701 </TD>\r
37702 <TD width=10% BGCOLOR=#FFFF00>\r
37703 <B>Width</B>\r
37704 </TD>\r
37705 <TD width=10% BGCOLOR=#FFFF00>\r
37706 <B>Type</B>\r
37707 </TD>\r
37708 <TD width=15% BGCOLOR=#FFFF00>\r
37709 <B>Reset Value</B>\r
37710 </TD>\r
37711 <TD width=35% BGCOLOR=#FFFF00>\r
37712 <B>Description</B>\r
37713 </TD>\r
37714 </TR>\r
37715 <TR valign="top">\r
37716 <TD width=15% BGCOLOR=#FBF5EF>\r
37717 <B>MASTER_ID14</B>\r
37718 </TD>\r
37719 <TD width=15% BGCOLOR=#FBF5EF>\r
37720 <B>0XFF980138</B>\r
37721 </TD>\r
37722 <TD width=10% BGCOLOR=#FBF5EF>\r
37723 <B>32</B>\r
37724 </TD>\r
37725 <TD width=10% BGCOLOR=#FBF5EF>\r
37726 <B>rw</B>\r
37727 </TD>\r
37728 <TD width=15% BGCOLOR=#FBF5EF>\r
37729 <B>0x00000000</B>\r
37730 </TD>\r
37731 <TD width=35% BGCOLOR=#FBF5EF>\r
37732 <B>--</B>\r
37733 </TD>\r
37734 </TR>\r
37735 </TABLE>\r
37736 <P>\r
37737 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37738 <TR valign="top">\r
37739 <TD width=15% BGCOLOR=#C0FFC0>\r
37740 <B>Field Name</B>\r
37741 </TD>\r
37742 <TD width=15% BGCOLOR=#C0FFC0>\r
37743 <B>Bits</B>\r
37744 </TD>\r
37745 <TD width=10% BGCOLOR=#C0FFC0>\r
37746 <B>Mask</B>\r
37747 </TD>\r
37748 <TD width=10% BGCOLOR=#C0FFC0>\r
37749 <B>Value</B>\r
37750 </TD>\r
37751 <TD width=15% BGCOLOR=#C0FFC0>\r
37752 <B>Shifted Value</B>\r
37753 </TD>\r
37754 <TD width=35% BGCOLOR=#C0FFC0>\r
37755 <B>Description</B>\r
37756 </TD>\r
37757 </TR>\r
37758 <TR valign="top">\r
37759 <TD width=15% BGCOLOR=#FBF5EF>\r
37760 <B>PSU_LPD_XPPU_CFG_MASTER_ID14_MIDP</B>\r
37761 </TD>\r
37762 <TD width=15% BGCOLOR=#FBF5EF>\r
37763 <B>31:31</B>\r
37764 </TD>\r
37765 <TD width=10% BGCOLOR=#FBF5EF>\r
37766 <B>80000000</B>\r
37767 </TD>\r
37768 <TD width=10% BGCOLOR=#FBF5EF>\r
37769 <B>0</B>\r
37770 </TD>\r
37771 <TD width=15% BGCOLOR=#FBF5EF>\r
37772 <B>0</B>\r
37773 </TD>\r
37774 <TD width=35% BGCOLOR=#FBF5EF>\r
37775 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
37776 </TD>\r
37777 </TR>\r
37778 <TR valign="top">\r
37779 <TD width=15% BGCOLOR=#FBF5EF>\r
37780 <B>PSU_LPD_XPPU_CFG_MASTER_ID14_MIDR</B>\r
37781 </TD>\r
37782 <TD width=15% BGCOLOR=#FBF5EF>\r
37783 <B>30:30</B>\r
37784 </TD>\r
37785 <TD width=10% BGCOLOR=#FBF5EF>\r
37786 <B>40000000</B>\r
37787 </TD>\r
37788 <TD width=10% BGCOLOR=#FBF5EF>\r
37789 <B>0</B>\r
37790 </TD>\r
37791 <TD width=15% BGCOLOR=#FBF5EF>\r
37792 <B>0</B>\r
37793 </TD>\r
37794 <TD width=35% BGCOLOR=#FBF5EF>\r
37795 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
37796 </TD>\r
37797 </TR>\r
37798 <TR valign="top">\r
37799 <TD width=15% BGCOLOR=#FBF5EF>\r
37800 <B>PSU_LPD_XPPU_CFG_MASTER_ID14_MIDM</B>\r
37801 </TD>\r
37802 <TD width=15% BGCOLOR=#FBF5EF>\r
37803 <B>25:16</B>\r
37804 </TD>\r
37805 <TD width=10% BGCOLOR=#FBF5EF>\r
37806 <B>3ff0000</B>\r
37807 </TD>\r
37808 <TD width=10% BGCOLOR=#FBF5EF>\r
37809 <B>0</B>\r
37810 </TD>\r
37811 <TD width=15% BGCOLOR=#FBF5EF>\r
37812 <B>0</B>\r
37813 </TD>\r
37814 <TD width=35% BGCOLOR=#FBF5EF>\r
37815 <B>Mask to be applied before comparing</B>\r
37816 </TD>\r
37817 </TR>\r
37818 <TR valign="top">\r
37819 <TD width=15% BGCOLOR=#FBF5EF>\r
37820 <B>PSU_LPD_XPPU_CFG_MASTER_ID14_MID</B>\r
37821 </TD>\r
37822 <TD width=15% BGCOLOR=#FBF5EF>\r
37823 <B>9:0</B>\r
37824 </TD>\r
37825 <TD width=10% BGCOLOR=#FBF5EF>\r
37826 <B>3ff</B>\r
37827 </TD>\r
37828 <TD width=10% BGCOLOR=#FBF5EF>\r
37829 <B>0</B>\r
37830 </TD>\r
37831 <TD width=15% BGCOLOR=#FBF5EF>\r
37832 <B>0</B>\r
37833 </TD>\r
37834 <TD width=35% BGCOLOR=#FBF5EF>\r
37835 <B>Programmable Master ID</B>\r
37836 </TD>\r
37837 </TR>\r
37838 <TR valign="top">\r
37839 <TD width=15% BGCOLOR=#C0C0C0>\r
37840 <B>PSU_LPD_XPPU_CFG_MASTER_ID14@0XFF980138</B>\r
37841 </TD>\r
37842 <TD width=15% BGCOLOR=#C0C0C0>\r
37843 <B>31:0</B>\r
37844 </TD>\r
37845 <TD width=10% BGCOLOR=#C0C0C0>\r
37846 <B>c3ff03ff</B>\r
37847 </TD>\r
37848 <TD width=10% BGCOLOR=#C0C0C0>\r
37849 <B></B>\r
37850 </TD>\r
37851 <TD width=15% BGCOLOR=#C0C0C0>\r
37852 <B>0</B>\r
37853 </TD>\r
37854 <TD width=35% BGCOLOR=#C0C0C0>\r
37855 <B>Master ID 14 Register</B>\r
37856 </TD>\r
37857 </TR>\r
37858 </TABLE>\r
37859 <P>\r
37860 <H2><a name="MASTER_ID15">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID15</a></H2>\r
37861 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37862 <TR valign="top">\r
37863 <TD width=15% BGCOLOR=#FFFF00>\r
37864 <B>Register Name</B>\r
37865 </TD>\r
37866 <TD width=15% BGCOLOR=#FFFF00>\r
37867 <B>Address</B>\r
37868 </TD>\r
37869 <TD width=10% BGCOLOR=#FFFF00>\r
37870 <B>Width</B>\r
37871 </TD>\r
37872 <TD width=10% BGCOLOR=#FFFF00>\r
37873 <B>Type</B>\r
37874 </TD>\r
37875 <TD width=15% BGCOLOR=#FFFF00>\r
37876 <B>Reset Value</B>\r
37877 </TD>\r
37878 <TD width=35% BGCOLOR=#FFFF00>\r
37879 <B>Description</B>\r
37880 </TD>\r
37881 </TR>\r
37882 <TR valign="top">\r
37883 <TD width=15% BGCOLOR=#FBF5EF>\r
37884 <B>MASTER_ID15</B>\r
37885 </TD>\r
37886 <TD width=15% BGCOLOR=#FBF5EF>\r
37887 <B>0XFF98013C</B>\r
37888 </TD>\r
37889 <TD width=10% BGCOLOR=#FBF5EF>\r
37890 <B>32</B>\r
37891 </TD>\r
37892 <TD width=10% BGCOLOR=#FBF5EF>\r
37893 <B>rw</B>\r
37894 </TD>\r
37895 <TD width=15% BGCOLOR=#FBF5EF>\r
37896 <B>0x00000000</B>\r
37897 </TD>\r
37898 <TD width=35% BGCOLOR=#FBF5EF>\r
37899 <B>--</B>\r
37900 </TD>\r
37901 </TR>\r
37902 </TABLE>\r
37903 <P>\r
37904 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
37905 <TR valign="top">\r
37906 <TD width=15% BGCOLOR=#C0FFC0>\r
37907 <B>Field Name</B>\r
37908 </TD>\r
37909 <TD width=15% BGCOLOR=#C0FFC0>\r
37910 <B>Bits</B>\r
37911 </TD>\r
37912 <TD width=10% BGCOLOR=#C0FFC0>\r
37913 <B>Mask</B>\r
37914 </TD>\r
37915 <TD width=10% BGCOLOR=#C0FFC0>\r
37916 <B>Value</B>\r
37917 </TD>\r
37918 <TD width=15% BGCOLOR=#C0FFC0>\r
37919 <B>Shifted Value</B>\r
37920 </TD>\r
37921 <TD width=35% BGCOLOR=#C0FFC0>\r
37922 <B>Description</B>\r
37923 </TD>\r
37924 </TR>\r
37925 <TR valign="top">\r
37926 <TD width=15% BGCOLOR=#FBF5EF>\r
37927 <B>PSU_LPD_XPPU_CFG_MASTER_ID15_MIDP</B>\r
37928 </TD>\r
37929 <TD width=15% BGCOLOR=#FBF5EF>\r
37930 <B>31:31</B>\r
37931 </TD>\r
37932 <TD width=10% BGCOLOR=#FBF5EF>\r
37933 <B>80000000</B>\r
37934 </TD>\r
37935 <TD width=10% BGCOLOR=#FBF5EF>\r
37936 <B>0</B>\r
37937 </TD>\r
37938 <TD width=15% BGCOLOR=#FBF5EF>\r
37939 <B>0</B>\r
37940 </TD>\r
37941 <TD width=35% BGCOLOR=#FBF5EF>\r
37942 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
37943 </TD>\r
37944 </TR>\r
37945 <TR valign="top">\r
37946 <TD width=15% BGCOLOR=#FBF5EF>\r
37947 <B>PSU_LPD_XPPU_CFG_MASTER_ID15_MIDR</B>\r
37948 </TD>\r
37949 <TD width=15% BGCOLOR=#FBF5EF>\r
37950 <B>30:30</B>\r
37951 </TD>\r
37952 <TD width=10% BGCOLOR=#FBF5EF>\r
37953 <B>40000000</B>\r
37954 </TD>\r
37955 <TD width=10% BGCOLOR=#FBF5EF>\r
37956 <B>0</B>\r
37957 </TD>\r
37958 <TD width=15% BGCOLOR=#FBF5EF>\r
37959 <B>0</B>\r
37960 </TD>\r
37961 <TD width=35% BGCOLOR=#FBF5EF>\r
37962 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
37963 </TD>\r
37964 </TR>\r
37965 <TR valign="top">\r
37966 <TD width=15% BGCOLOR=#FBF5EF>\r
37967 <B>PSU_LPD_XPPU_CFG_MASTER_ID15_MIDM</B>\r
37968 </TD>\r
37969 <TD width=15% BGCOLOR=#FBF5EF>\r
37970 <B>25:16</B>\r
37971 </TD>\r
37972 <TD width=10% BGCOLOR=#FBF5EF>\r
37973 <B>3ff0000</B>\r
37974 </TD>\r
37975 <TD width=10% BGCOLOR=#FBF5EF>\r
37976 <B>0</B>\r
37977 </TD>\r
37978 <TD width=15% BGCOLOR=#FBF5EF>\r
37979 <B>0</B>\r
37980 </TD>\r
37981 <TD width=35% BGCOLOR=#FBF5EF>\r
37982 <B>Mask to be applied before comparing</B>\r
37983 </TD>\r
37984 </TR>\r
37985 <TR valign="top">\r
37986 <TD width=15% BGCOLOR=#FBF5EF>\r
37987 <B>PSU_LPD_XPPU_CFG_MASTER_ID15_MID</B>\r
37988 </TD>\r
37989 <TD width=15% BGCOLOR=#FBF5EF>\r
37990 <B>9:0</B>\r
37991 </TD>\r
37992 <TD width=10% BGCOLOR=#FBF5EF>\r
37993 <B>3ff</B>\r
37994 </TD>\r
37995 <TD width=10% BGCOLOR=#FBF5EF>\r
37996 <B>0</B>\r
37997 </TD>\r
37998 <TD width=15% BGCOLOR=#FBF5EF>\r
37999 <B>0</B>\r
38000 </TD>\r
38001 <TD width=35% BGCOLOR=#FBF5EF>\r
38002 <B>Programmable Master ID</B>\r
38003 </TD>\r
38004 </TR>\r
38005 <TR valign="top">\r
38006 <TD width=15% BGCOLOR=#C0C0C0>\r
38007 <B>PSU_LPD_XPPU_CFG_MASTER_ID15@0XFF98013C</B>\r
38008 </TD>\r
38009 <TD width=15% BGCOLOR=#C0C0C0>\r
38010 <B>31:0</B>\r
38011 </TD>\r
38012 <TD width=10% BGCOLOR=#C0C0C0>\r
38013 <B>c3ff03ff</B>\r
38014 </TD>\r
38015 <TD width=10% BGCOLOR=#C0C0C0>\r
38016 <B></B>\r
38017 </TD>\r
38018 <TD width=15% BGCOLOR=#C0C0C0>\r
38019 <B>0</B>\r
38020 </TD>\r
38021 <TD width=35% BGCOLOR=#C0C0C0>\r
38022 <B>Master ID 15 Register</B>\r
38023 </TD>\r
38024 </TR>\r
38025 </TABLE>\r
38026 <P>\r
38027 <H2><a name="MASTER_ID16">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID16</a></H2>\r
38028 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
38029 <TR valign="top">\r
38030 <TD width=15% BGCOLOR=#FFFF00>\r
38031 <B>Register Name</B>\r
38032 </TD>\r
38033 <TD width=15% BGCOLOR=#FFFF00>\r
38034 <B>Address</B>\r
38035 </TD>\r
38036 <TD width=10% BGCOLOR=#FFFF00>\r
38037 <B>Width</B>\r
38038 </TD>\r
38039 <TD width=10% BGCOLOR=#FFFF00>\r
38040 <B>Type</B>\r
38041 </TD>\r
38042 <TD width=15% BGCOLOR=#FFFF00>\r
38043 <B>Reset Value</B>\r
38044 </TD>\r
38045 <TD width=35% BGCOLOR=#FFFF00>\r
38046 <B>Description</B>\r
38047 </TD>\r
38048 </TR>\r
38049 <TR valign="top">\r
38050 <TD width=15% BGCOLOR=#FBF5EF>\r
38051 <B>MASTER_ID16</B>\r
38052 </TD>\r
38053 <TD width=15% BGCOLOR=#FBF5EF>\r
38054 <B>0XFF980140</B>\r
38055 </TD>\r
38056 <TD width=10% BGCOLOR=#FBF5EF>\r
38057 <B>32</B>\r
38058 </TD>\r
38059 <TD width=10% BGCOLOR=#FBF5EF>\r
38060 <B>rw</B>\r
38061 </TD>\r
38062 <TD width=15% BGCOLOR=#FBF5EF>\r
38063 <B>0x00000000</B>\r
38064 </TD>\r
38065 <TD width=35% BGCOLOR=#FBF5EF>\r
38066 <B>--</B>\r
38067 </TD>\r
38068 </TR>\r
38069 </TABLE>\r
38070 <P>\r
38071 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
38072 <TR valign="top">\r
38073 <TD width=15% BGCOLOR=#C0FFC0>\r
38074 <B>Field Name</B>\r
38075 </TD>\r
38076 <TD width=15% BGCOLOR=#C0FFC0>\r
38077 <B>Bits</B>\r
38078 </TD>\r
38079 <TD width=10% BGCOLOR=#C0FFC0>\r
38080 <B>Mask</B>\r
38081 </TD>\r
38082 <TD width=10% BGCOLOR=#C0FFC0>\r
38083 <B>Value</B>\r
38084 </TD>\r
38085 <TD width=15% BGCOLOR=#C0FFC0>\r
38086 <B>Shifted Value</B>\r
38087 </TD>\r
38088 <TD width=35% BGCOLOR=#C0FFC0>\r
38089 <B>Description</B>\r
38090 </TD>\r
38091 </TR>\r
38092 <TR valign="top">\r
38093 <TD width=15% BGCOLOR=#FBF5EF>\r
38094 <B>PSU_LPD_XPPU_CFG_MASTER_ID16_MIDP</B>\r
38095 </TD>\r
38096 <TD width=15% BGCOLOR=#FBF5EF>\r
38097 <B>31:31</B>\r
38098 </TD>\r
38099 <TD width=10% BGCOLOR=#FBF5EF>\r
38100 <B>80000000</B>\r
38101 </TD>\r
38102 <TD width=10% BGCOLOR=#FBF5EF>\r
38103 <B>0</B>\r
38104 </TD>\r
38105 <TD width=15% BGCOLOR=#FBF5EF>\r
38106 <B>0</B>\r
38107 </TD>\r
38108 <TD width=35% BGCOLOR=#FBF5EF>\r
38109 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
38110 </TD>\r
38111 </TR>\r
38112 <TR valign="top">\r
38113 <TD width=15% BGCOLOR=#FBF5EF>\r
38114 <B>PSU_LPD_XPPU_CFG_MASTER_ID16_MIDR</B>\r
38115 </TD>\r
38116 <TD width=15% BGCOLOR=#FBF5EF>\r
38117 <B>30:30</B>\r
38118 </TD>\r
38119 <TD width=10% BGCOLOR=#FBF5EF>\r
38120 <B>40000000</B>\r
38121 </TD>\r
38122 <TD width=10% BGCOLOR=#FBF5EF>\r
38123 <B>0</B>\r
38124 </TD>\r
38125 <TD width=15% BGCOLOR=#FBF5EF>\r
38126 <B>0</B>\r
38127 </TD>\r
38128 <TD width=35% BGCOLOR=#FBF5EF>\r
38129 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
38130 </TD>\r
38131 </TR>\r
38132 <TR valign="top">\r
38133 <TD width=15% BGCOLOR=#FBF5EF>\r
38134 <B>PSU_LPD_XPPU_CFG_MASTER_ID16_MIDM</B>\r
38135 </TD>\r
38136 <TD width=15% BGCOLOR=#FBF5EF>\r
38137 <B>25:16</B>\r
38138 </TD>\r
38139 <TD width=10% BGCOLOR=#FBF5EF>\r
38140 <B>3ff0000</B>\r
38141 </TD>\r
38142 <TD width=10% BGCOLOR=#FBF5EF>\r
38143 <B>0</B>\r
38144 </TD>\r
38145 <TD width=15% BGCOLOR=#FBF5EF>\r
38146 <B>0</B>\r
38147 </TD>\r
38148 <TD width=35% BGCOLOR=#FBF5EF>\r
38149 <B>Mask to be applied before comparing</B>\r
38150 </TD>\r
38151 </TR>\r
38152 <TR valign="top">\r
38153 <TD width=15% BGCOLOR=#FBF5EF>\r
38154 <B>PSU_LPD_XPPU_CFG_MASTER_ID16_MID</B>\r
38155 </TD>\r
38156 <TD width=15% BGCOLOR=#FBF5EF>\r
38157 <B>9:0</B>\r
38158 </TD>\r
38159 <TD width=10% BGCOLOR=#FBF5EF>\r
38160 <B>3ff</B>\r
38161 </TD>\r
38162 <TD width=10% BGCOLOR=#FBF5EF>\r
38163 <B>0</B>\r
38164 </TD>\r
38165 <TD width=15% BGCOLOR=#FBF5EF>\r
38166 <B>0</B>\r
38167 </TD>\r
38168 <TD width=35% BGCOLOR=#FBF5EF>\r
38169 <B>Programmable Master ID</B>\r
38170 </TD>\r
38171 </TR>\r
38172 <TR valign="top">\r
38173 <TD width=15% BGCOLOR=#C0C0C0>\r
38174 <B>PSU_LPD_XPPU_CFG_MASTER_ID16@0XFF980140</B>\r
38175 </TD>\r
38176 <TD width=15% BGCOLOR=#C0C0C0>\r
38177 <B>31:0</B>\r
38178 </TD>\r
38179 <TD width=10% BGCOLOR=#C0C0C0>\r
38180 <B>c3ff03ff</B>\r
38181 </TD>\r
38182 <TD width=10% BGCOLOR=#C0C0C0>\r
38183 <B></B>\r
38184 </TD>\r
38185 <TD width=15% BGCOLOR=#C0C0C0>\r
38186 <B>0</B>\r
38187 </TD>\r
38188 <TD width=35% BGCOLOR=#C0C0C0>\r
38189 <B>Master ID 16 Register</B>\r
38190 </TD>\r
38191 </TR>\r
38192 </TABLE>\r
38193 <P>\r
38194 <H2><a name="MASTER_ID17">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID17</a></H2>\r
38195 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
38196 <TR valign="top">\r
38197 <TD width=15% BGCOLOR=#FFFF00>\r
38198 <B>Register Name</B>\r
38199 </TD>\r
38200 <TD width=15% BGCOLOR=#FFFF00>\r
38201 <B>Address</B>\r
38202 </TD>\r
38203 <TD width=10% BGCOLOR=#FFFF00>\r
38204 <B>Width</B>\r
38205 </TD>\r
38206 <TD width=10% BGCOLOR=#FFFF00>\r
38207 <B>Type</B>\r
38208 </TD>\r
38209 <TD width=15% BGCOLOR=#FFFF00>\r
38210 <B>Reset Value</B>\r
38211 </TD>\r
38212 <TD width=35% BGCOLOR=#FFFF00>\r
38213 <B>Description</B>\r
38214 </TD>\r
38215 </TR>\r
38216 <TR valign="top">\r
38217 <TD width=15% BGCOLOR=#FBF5EF>\r
38218 <B>MASTER_ID17</B>\r
38219 </TD>\r
38220 <TD width=15% BGCOLOR=#FBF5EF>\r
38221 <B>0XFF980144</B>\r
38222 </TD>\r
38223 <TD width=10% BGCOLOR=#FBF5EF>\r
38224 <B>32</B>\r
38225 </TD>\r
38226 <TD width=10% BGCOLOR=#FBF5EF>\r
38227 <B>rw</B>\r
38228 </TD>\r
38229 <TD width=15% BGCOLOR=#FBF5EF>\r
38230 <B>0x00000000</B>\r
38231 </TD>\r
38232 <TD width=35% BGCOLOR=#FBF5EF>\r
38233 <B>--</B>\r
38234 </TD>\r
38235 </TR>\r
38236 </TABLE>\r
38237 <P>\r
38238 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
38239 <TR valign="top">\r
38240 <TD width=15% BGCOLOR=#C0FFC0>\r
38241 <B>Field Name</B>\r
38242 </TD>\r
38243 <TD width=15% BGCOLOR=#C0FFC0>\r
38244 <B>Bits</B>\r
38245 </TD>\r
38246 <TD width=10% BGCOLOR=#C0FFC0>\r
38247 <B>Mask</B>\r
38248 </TD>\r
38249 <TD width=10% BGCOLOR=#C0FFC0>\r
38250 <B>Value</B>\r
38251 </TD>\r
38252 <TD width=15% BGCOLOR=#C0FFC0>\r
38253 <B>Shifted Value</B>\r
38254 </TD>\r
38255 <TD width=35% BGCOLOR=#C0FFC0>\r
38256 <B>Description</B>\r
38257 </TD>\r
38258 </TR>\r
38259 <TR valign="top">\r
38260 <TD width=15% BGCOLOR=#FBF5EF>\r
38261 <B>PSU_LPD_XPPU_CFG_MASTER_ID17_MIDP</B>\r
38262 </TD>\r
38263 <TD width=15% BGCOLOR=#FBF5EF>\r
38264 <B>31:31</B>\r
38265 </TD>\r
38266 <TD width=10% BGCOLOR=#FBF5EF>\r
38267 <B>80000000</B>\r
38268 </TD>\r
38269 <TD width=10% BGCOLOR=#FBF5EF>\r
38270 <B>0</B>\r
38271 </TD>\r
38272 <TD width=15% BGCOLOR=#FBF5EF>\r
38273 <B>0</B>\r
38274 </TD>\r
38275 <TD width=35% BGCOLOR=#FBF5EF>\r
38276 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
38277 </TD>\r
38278 </TR>\r
38279 <TR valign="top">\r
38280 <TD width=15% BGCOLOR=#FBF5EF>\r
38281 <B>PSU_LPD_XPPU_CFG_MASTER_ID17_MIDR</B>\r
38282 </TD>\r
38283 <TD width=15% BGCOLOR=#FBF5EF>\r
38284 <B>30:30</B>\r
38285 </TD>\r
38286 <TD width=10% BGCOLOR=#FBF5EF>\r
38287 <B>40000000</B>\r
38288 </TD>\r
38289 <TD width=10% BGCOLOR=#FBF5EF>\r
38290 <B>0</B>\r
38291 </TD>\r
38292 <TD width=15% BGCOLOR=#FBF5EF>\r
38293 <B>0</B>\r
38294 </TD>\r
38295 <TD width=35% BGCOLOR=#FBF5EF>\r
38296 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
38297 </TD>\r
38298 </TR>\r
38299 <TR valign="top">\r
38300 <TD width=15% BGCOLOR=#FBF5EF>\r
38301 <B>PSU_LPD_XPPU_CFG_MASTER_ID17_MIDM</B>\r
38302 </TD>\r
38303 <TD width=15% BGCOLOR=#FBF5EF>\r
38304 <B>25:16</B>\r
38305 </TD>\r
38306 <TD width=10% BGCOLOR=#FBF5EF>\r
38307 <B>3ff0000</B>\r
38308 </TD>\r
38309 <TD width=10% BGCOLOR=#FBF5EF>\r
38310 <B>0</B>\r
38311 </TD>\r
38312 <TD width=15% BGCOLOR=#FBF5EF>\r
38313 <B>0</B>\r
38314 </TD>\r
38315 <TD width=35% BGCOLOR=#FBF5EF>\r
38316 <B>Mask to be applied before comparing</B>\r
38317 </TD>\r
38318 </TR>\r
38319 <TR valign="top">\r
38320 <TD width=15% BGCOLOR=#FBF5EF>\r
38321 <B>PSU_LPD_XPPU_CFG_MASTER_ID17_MID</B>\r
38322 </TD>\r
38323 <TD width=15% BGCOLOR=#FBF5EF>\r
38324 <B>9:0</B>\r
38325 </TD>\r
38326 <TD width=10% BGCOLOR=#FBF5EF>\r
38327 <B>3ff</B>\r
38328 </TD>\r
38329 <TD width=10% BGCOLOR=#FBF5EF>\r
38330 <B>0</B>\r
38331 </TD>\r
38332 <TD width=15% BGCOLOR=#FBF5EF>\r
38333 <B>0</B>\r
38334 </TD>\r
38335 <TD width=35% BGCOLOR=#FBF5EF>\r
38336 <B>Programmable Master ID</B>\r
38337 </TD>\r
38338 </TR>\r
38339 <TR valign="top">\r
38340 <TD width=15% BGCOLOR=#C0C0C0>\r
38341 <B>PSU_LPD_XPPU_CFG_MASTER_ID17@0XFF980144</B>\r
38342 </TD>\r
38343 <TD width=15% BGCOLOR=#C0C0C0>\r
38344 <B>31:0</B>\r
38345 </TD>\r
38346 <TD width=10% BGCOLOR=#C0C0C0>\r
38347 <B>c3ff03ff</B>\r
38348 </TD>\r
38349 <TD width=10% BGCOLOR=#C0C0C0>\r
38350 <B></B>\r
38351 </TD>\r
38352 <TD width=15% BGCOLOR=#C0C0C0>\r
38353 <B>0</B>\r
38354 </TD>\r
38355 <TD width=35% BGCOLOR=#C0C0C0>\r
38356 <B>Master ID 17 Register</B>\r
38357 </TD>\r
38358 </TR>\r
38359 </TABLE>\r
38360 <P>\r
38361 <H2><a name="MASTER_ID18">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID18</a></H2>\r
38362 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
38363 <TR valign="top">\r
38364 <TD width=15% BGCOLOR=#FFFF00>\r
38365 <B>Register Name</B>\r
38366 </TD>\r
38367 <TD width=15% BGCOLOR=#FFFF00>\r
38368 <B>Address</B>\r
38369 </TD>\r
38370 <TD width=10% BGCOLOR=#FFFF00>\r
38371 <B>Width</B>\r
38372 </TD>\r
38373 <TD width=10% BGCOLOR=#FFFF00>\r
38374 <B>Type</B>\r
38375 </TD>\r
38376 <TD width=15% BGCOLOR=#FFFF00>\r
38377 <B>Reset Value</B>\r
38378 </TD>\r
38379 <TD width=35% BGCOLOR=#FFFF00>\r
38380 <B>Description</B>\r
38381 </TD>\r
38382 </TR>\r
38383 <TR valign="top">\r
38384 <TD width=15% BGCOLOR=#FBF5EF>\r
38385 <B>MASTER_ID18</B>\r
38386 </TD>\r
38387 <TD width=15% BGCOLOR=#FBF5EF>\r
38388 <B>0XFF980148</B>\r
38389 </TD>\r
38390 <TD width=10% BGCOLOR=#FBF5EF>\r
38391 <B>32</B>\r
38392 </TD>\r
38393 <TD width=10% BGCOLOR=#FBF5EF>\r
38394 <B>rw</B>\r
38395 </TD>\r
38396 <TD width=15% BGCOLOR=#FBF5EF>\r
38397 <B>0x00000000</B>\r
38398 </TD>\r
38399 <TD width=35% BGCOLOR=#FBF5EF>\r
38400 <B>--</B>\r
38401 </TD>\r
38402 </TR>\r
38403 </TABLE>\r
38404 <P>\r
38405 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
38406 <TR valign="top">\r
38407 <TD width=15% BGCOLOR=#C0FFC0>\r
38408 <B>Field Name</B>\r
38409 </TD>\r
38410 <TD width=15% BGCOLOR=#C0FFC0>\r
38411 <B>Bits</B>\r
38412 </TD>\r
38413 <TD width=10% BGCOLOR=#C0FFC0>\r
38414 <B>Mask</B>\r
38415 </TD>\r
38416 <TD width=10% BGCOLOR=#C0FFC0>\r
38417 <B>Value</B>\r
38418 </TD>\r
38419 <TD width=15% BGCOLOR=#C0FFC0>\r
38420 <B>Shifted Value</B>\r
38421 </TD>\r
38422 <TD width=35% BGCOLOR=#C0FFC0>\r
38423 <B>Description</B>\r
38424 </TD>\r
38425 </TR>\r
38426 <TR valign="top">\r
38427 <TD width=15% BGCOLOR=#FBF5EF>\r
38428 <B>PSU_LPD_XPPU_CFG_MASTER_ID18_MIDP</B>\r
38429 </TD>\r
38430 <TD width=15% BGCOLOR=#FBF5EF>\r
38431 <B>31:31</B>\r
38432 </TD>\r
38433 <TD width=10% BGCOLOR=#FBF5EF>\r
38434 <B>80000000</B>\r
38435 </TD>\r
38436 <TD width=10% BGCOLOR=#FBF5EF>\r
38437 <B>0</B>\r
38438 </TD>\r
38439 <TD width=15% BGCOLOR=#FBF5EF>\r
38440 <B>0</B>\r
38441 </TD>\r
38442 <TD width=35% BGCOLOR=#FBF5EF>\r
38443 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
38444 </TD>\r
38445 </TR>\r
38446 <TR valign="top">\r
38447 <TD width=15% BGCOLOR=#FBF5EF>\r
38448 <B>PSU_LPD_XPPU_CFG_MASTER_ID18_MIDR</B>\r
38449 </TD>\r
38450 <TD width=15% BGCOLOR=#FBF5EF>\r
38451 <B>30:30</B>\r
38452 </TD>\r
38453 <TD width=10% BGCOLOR=#FBF5EF>\r
38454 <B>40000000</B>\r
38455 </TD>\r
38456 <TD width=10% BGCOLOR=#FBF5EF>\r
38457 <B>0</B>\r
38458 </TD>\r
38459 <TD width=15% BGCOLOR=#FBF5EF>\r
38460 <B>0</B>\r
38461 </TD>\r
38462 <TD width=35% BGCOLOR=#FBF5EF>\r
38463 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
38464 </TD>\r
38465 </TR>\r
38466 <TR valign="top">\r
38467 <TD width=15% BGCOLOR=#FBF5EF>\r
38468 <B>PSU_LPD_XPPU_CFG_MASTER_ID18_MIDM</B>\r
38469 </TD>\r
38470 <TD width=15% BGCOLOR=#FBF5EF>\r
38471 <B>25:16</B>\r
38472 </TD>\r
38473 <TD width=10% BGCOLOR=#FBF5EF>\r
38474 <B>3ff0000</B>\r
38475 </TD>\r
38476 <TD width=10% BGCOLOR=#FBF5EF>\r
38477 <B>0</B>\r
38478 </TD>\r
38479 <TD width=15% BGCOLOR=#FBF5EF>\r
38480 <B>0</B>\r
38481 </TD>\r
38482 <TD width=35% BGCOLOR=#FBF5EF>\r
38483 <B>Mask to be applied before comparing</B>\r
38484 </TD>\r
38485 </TR>\r
38486 <TR valign="top">\r
38487 <TD width=15% BGCOLOR=#FBF5EF>\r
38488 <B>PSU_LPD_XPPU_CFG_MASTER_ID18_MID</B>\r
38489 </TD>\r
38490 <TD width=15% BGCOLOR=#FBF5EF>\r
38491 <B>9:0</B>\r
38492 </TD>\r
38493 <TD width=10% BGCOLOR=#FBF5EF>\r
38494 <B>3ff</B>\r
38495 </TD>\r
38496 <TD width=10% BGCOLOR=#FBF5EF>\r
38497 <B>0</B>\r
38498 </TD>\r
38499 <TD width=15% BGCOLOR=#FBF5EF>\r
38500 <B>0</B>\r
38501 </TD>\r
38502 <TD width=35% BGCOLOR=#FBF5EF>\r
38503 <B>Programmable Master ID</B>\r
38504 </TD>\r
38505 </TR>\r
38506 <TR valign="top">\r
38507 <TD width=15% BGCOLOR=#C0C0C0>\r
38508 <B>PSU_LPD_XPPU_CFG_MASTER_ID18@0XFF980148</B>\r
38509 </TD>\r
38510 <TD width=15% BGCOLOR=#C0C0C0>\r
38511 <B>31:0</B>\r
38512 </TD>\r
38513 <TD width=10% BGCOLOR=#C0C0C0>\r
38514 <B>c3ff03ff</B>\r
38515 </TD>\r
38516 <TD width=10% BGCOLOR=#C0C0C0>\r
38517 <B></B>\r
38518 </TD>\r
38519 <TD width=15% BGCOLOR=#C0C0C0>\r
38520 <B>0</B>\r
38521 </TD>\r
38522 <TD width=35% BGCOLOR=#C0C0C0>\r
38523 <B>Master ID 18 Register</B>\r
38524 </TD>\r
38525 </TR>\r
38526 </TABLE>\r
38527 <P>\r
38528 <H2><a name="MASTER_ID19">Register (<A href=#mod___slcr> slcr </A>)MASTER_ID19</a></H2>\r
38529 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
38530 <TR valign="top">\r
38531 <TD width=15% BGCOLOR=#FFFF00>\r
38532 <B>Register Name</B>\r
38533 </TD>\r
38534 <TD width=15% BGCOLOR=#FFFF00>\r
38535 <B>Address</B>\r
38536 </TD>\r
38537 <TD width=10% BGCOLOR=#FFFF00>\r
38538 <B>Width</B>\r
38539 </TD>\r
38540 <TD width=10% BGCOLOR=#FFFF00>\r
38541 <B>Type</B>\r
38542 </TD>\r
38543 <TD width=15% BGCOLOR=#FFFF00>\r
38544 <B>Reset Value</B>\r
38545 </TD>\r
38546 <TD width=35% BGCOLOR=#FFFF00>\r
38547 <B>Description</B>\r
38548 </TD>\r
38549 </TR>\r
38550 <TR valign="top">\r
38551 <TD width=15% BGCOLOR=#FBF5EF>\r
38552 <B>MASTER_ID19</B>\r
38553 </TD>\r
38554 <TD width=15% BGCOLOR=#FBF5EF>\r
38555 <B>0XFF98014C</B>\r
38556 </TD>\r
38557 <TD width=10% BGCOLOR=#FBF5EF>\r
38558 <B>32</B>\r
38559 </TD>\r
38560 <TD width=10% BGCOLOR=#FBF5EF>\r
38561 <B>rw</B>\r
38562 </TD>\r
38563 <TD width=15% BGCOLOR=#FBF5EF>\r
38564 <B>0x00000000</B>\r
38565 </TD>\r
38566 <TD width=35% BGCOLOR=#FBF5EF>\r
38567 <B>--</B>\r
38568 </TD>\r
38569 </TR>\r
38570 </TABLE>\r
38571 <P>\r
38572 <TABLE border=1 cellspacing=0 BORDERCOLOR=black WIDTH=100%">\r
38573 <TR valign="top">\r
38574 <TD width=15% BGCOLOR=#C0FFC0>\r
38575 <B>Field Name</B>\r
38576 </TD>\r
38577 <TD width=15% BGCOLOR=#C0FFC0>\r
38578 <B>Bits</B>\r
38579 </TD>\r
38580 <TD width=10% BGCOLOR=#C0FFC0>\r
38581 <B>Mask</B>\r
38582 </TD>\r
38583 <TD width=10% BGCOLOR=#C0FFC0>\r
38584 <B>Value</B>\r
38585 </TD>\r
38586 <TD width=15% BGCOLOR=#C0FFC0>\r
38587 <B>Shifted Value</B>\r
38588 </TD>\r
38589 <TD width=35% BGCOLOR=#C0FFC0>\r
38590 <B>Description</B>\r
38591 </TD>\r
38592 </TR>\r
38593 <TR valign="top">\r
38594 <TD width=15% BGCOLOR=#FBF5EF>\r
38595 <B>PSU_LPD_XPPU_CFG_MASTER_ID19_MIDP</B>\r
38596 </TD>\r
38597 <TD width=15% BGCOLOR=#FBF5EF>\r
38598 <B>31:31</B>\r
38599 </TD>\r
38600 <TD width=10% BGCOLOR=#FBF5EF>\r
38601 <B>80000000</B>\r
38602 </TD>\r
38603 <TD width=10% BGCOLOR=#FBF5EF>\r
38604 <B>0</B>\r
38605 </TD>\r
38606 <TD width=15% BGCOLOR=#FBF5EF>\r
38607 <B>0</B>\r
38608 </TD>\r
38609 <TD width=35% BGCOLOR=#FBF5EF>\r
38610 <B>Parity of all non-reserved fields (i.e. MIDR, MIDM, MID)</B>\r
38611 </TD>\r
38612 </TR>\r
38613 <TR valign="top">\r
38614 <TD width=15% BGCOLOR=#FBF5EF>\r
38615 <B>PSU_LPD_XPPU_CFG_MASTER_ID19_MIDR</B>\r
38616 </TD>\r
38617 <TD width=15% BGCOLOR=#FBF5EF>\r
38618 <B>30:30</B>\r
38619 </TD>\r
38620 <TD width=10% BGCOLOR=#FBF5EF>\r
38621 <B>40000000</B>\r
38622 </TD>\r
38623 <TD width=10% BGCOLOR=#FBF5EF>\r
38624 <B>0</B>\r
38625 </TD>\r
38626 <TD width=15% BGCOLOR=#FBF5EF>\r
38627 <B>0</B>\r
38628 </TD>\r
38629 <TD width=35% BGCOLOR=#FBF5EF>\r
38630 <B>If set, only read transactions are allowed for the masters matching this register</B>\r
38631 </TD>\r
38632 </TR>\r
38633 <TR valign="top">\r
38634 <TD width=15% BGCOLOR=#FBF5EF>\r
38635 <B>PSU_LPD_XPPU_CFG_MASTER_ID19_MIDM</B>\r
38636 </TD>\r
38637 <TD width=15% BGCOLOR=#FBF5EF>\r
38638 <B>25:16</B>\r
38639 </TD>\r
38640 <TD width=10% BGCOLOR=#FBF5EF>\r
38641 <B>3ff0000</B>\r
38642 </TD>\r
38643 <TD width=10% BGCOLOR=#FBF5EF>\r
38644 <B>0</B>\r
38645 </TD>\r
38646 <TD width=15% BGCOLOR=#FBF5EF>\r
38647 <B>0</B>\r
38648 </TD>\r
38649 <TD width=35% BGCOLOR=#FBF5EF>\r
38650 <B>Mask to be applied before comparing</B>\r
38651 </TD>\r
38652 </TR>\r
38653 <TR valign="top">\r
38654 <TD width=15% BGCOLOR=#FBF5EF>\r
38655 <B>PSU_LPD_XPPU_CFG_MASTER_ID19_MID</B>\r
38656 </TD>\r
38657 <TD width=15% BGCOLOR=#FBF5EF>\r
38658 <B>9:0</B>\r
38659 </TD>\r
38660 <TD width=10% BGCOLOR=#FBF5EF>\r
38661 <B>3ff</B>\r
38662 </TD>\r
38663 <TD width=10% BGCOLOR=#FBF5EF>\r
38664 <B>0</B>\r
38665 </TD>\r
38666 <TD width=15% BGCOLOR=#FBF5EF>\r
38667 <B>0</B>\r
38668 </TD>\r
38669 <TD width=35% BGCOLOR=#FBF5EF>\r
38670 <B>Programmable Master ID</B>\r
38671 </TD>\r
38672 </TR>\r
38673 <TR valign="top">\r
38674 <TD width=15% BGCOLOR=#C0C0C0>\r
38675 <B>PSU_LPD_XPPU_CFG_MASTER_ID19@0XFF98014C</B>\r
38676 </TD>\r
38677 <TD width=15% BGCOLOR=#C0C0C0>\r
38678 <B>31:0</B>\r
38679 </TD>\r
38680 <TD width=10% BGCOLOR=#C0C0C0>\r
38681 <B>c3ff03ff</B>\r
38682 </TD>\r
38683 <TD width=10% BGCOLOR=#C0C0C0>\r
38684 <B></B>\r
38685 </TD>\r
38686 <TD width=15% BGCOLOR=#C0C0C0>\r
38687 <B>0</B>\r
38688 </TD>\r
38689 <TD width=35% BGCOLOR=#C0C0C0>\r
38690 <B>Master ID 19 Register</B>\r
38691 </TD>\r
38692 </TR>\r
38693 </TABLE>\r
38694 <P>\r
38695 <H1>APERTURE PERMISIION LIST</H1>\r
38696 </TABLE>\r
38697 <P>\r
38698 </body>\r
38699 </head>\r
38700 </body>\r
38701 </html>\r