git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A5_SAMA5D3x_Xplained_IAR/cstartup_with_FreeRTOS_vectors.s

   1 /* ----------------------------------------------------------------------------\r
   2  *         SAM Software Package License\r
   3  * ----------------------------------------------------------------------------\r
   4  * Copyright (c) 2011, Atmel Corporation\r
   5  *\r
   6  * All rights reserved.\r
   7  *\r
   8  * Redistribution and use in source and binary forms, with or without\r
   9  * modification, are permitted provided that the following conditions are met:\r
  10  *\r
  11  * - Redistributions of source code must retain the above copyright notice,\r
  12  * this list of conditions and the disclaimer below.\r
  13  *\r
  14  * Atmel's name may not be used to endorse or promote products derived from\r
  15  * this software without specific prior written permission.\r
  16  *\r
  17  * DISCLAIMER: THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR\r
  18  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  20  * DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,\r
  21  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
  22  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,\r
  23  * OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF\r
  24  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING\r
  25  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,\r
  26  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
  27  * ----------------------------------------------------------------------------\r
  28  */\r
  29 \r
  30 /*\r
  31      IAR startup file for AT91SAMA5D3X microcontrollers.\r
  32  */\r
  33 \r
  34         MODULE  ?cstartup\r
  35 \r
  36         ;; Forward declaration of sections.\r
  37         SECTION IRQ_STACK:DATA:NOROOT(2)\r
  38         SECTION CSTACK:DATA:NOROOT(3)\r
  39 \r
  40 //------------------------------------------------------------------------------\r
  41 //         Headers\r
  42 //------------------------------------------------------------------------------\r
  43 \r
  44 //#define __ASSEMBLY__\r
  45 //#include "board.h"\r
  46 \r
  47 //------------------------------------------------------------------------------\r
  48 //         Definitions\r
  49 //------------------------------------------------------------------------------\r
  50 //_RB_ These definitions can go.\r
  51 #define AIC         0xFFFFF000\r
  52 #define AIC_IVR     0x10\r
  53 #define AIC_EOICR   0x38\r
  54 \r
  55 #define ARM_MODE_ABT     0x17\r
  56 #define ARM_MODE_FIQ     0x11\r
  57 #define ARM_MODE_IRQ     0x12\r
  58 #define ARM_MODE_SVC     0x13\r
  59 #define ARM_MODE_SYS     0x1F\r
  60 \r
  61 #define I_BIT            0x80\r
  62 #define F_BIT            0x40\r
  63 \r
  64 //------------------------------------------------------------------------------\r
  65 //         Startup routine\r
  66 //------------------------------------------------------------------------------\r
  67 \r
  68 /*\r
  69    Exception vectors\r
  70  */\r
  71         SECTION .vectors:CODE:NOROOT(2)\r
  72 \r
  73         PUBLIC  resetVector\r
  74 \r
  75         EXTERN  FreeRTOS_IRQ_Handler\r
  76         EXTERN  Undefined_Handler\r
  77         EXTERN  FreeRTOS_SWI_Handler\r
  78         EXTERN  Prefetch_Handler\r
  79         EXTERN  Abort_Handler\r
  80         EXTERN  FIQ_Handler\r
  81 \r
  82         ARM\r
  83 \r
  84 __iar_init$$done:               ; The interrupt vector is not needed\r
  85                                 ; until after copy initialization is done\r
  86 \r
  87 resetVector:\r
  88         ; All default exception handlers (except reset) are\r
  89         ; defined as weak symbol definitions.\r
  90         ; If a handler is defined by the application it will take precedence.\r
  91         LDR     pc, =resetHandler        ; Reset\r
  92         LDR     pc, Undefined_Addr       ; Undefined instructions\r
  93         LDR     pc, SWI_Addr             ; Software interrupt (SWI/SYS)\r
  94         LDR     pc, Prefetch_Addr        ; Prefetch abort\r
  95         LDR     pc, Abort_Addr           ; Data abort\r
  96         B       .                        ; RESERVED\r
  97         LDR     pc, IRQ_Addr             ; IRQ\r
  98         LDR     pc, FIQ_Addr             ; FIQ\r
  99 \r
 100 IRQ_Addr:       DCD   FreeRTOS_IRQ_Handler\r
 101 Undefined_Addr: DCD   Undefined_Handler\r
 102 SWI_Addr:       DCD   FreeRTOS_SWI_Handler\r
 103 Prefetch_Addr:  DCD   Prefetch_Handler\r
 104 Abort_Addr:     DCD   Abort_Handler\r
 105 FIQ_Addr:       DCD   FIQ_Handler\r
 106 \r
 107 \r
 108 /*\r
 109    After a reset, execution starts here, the mode is ARM, supervisor\r
 110    with interrupts disabled.\r
 111    Initializes the chip and branches to the main() function.\r
 112  */\r
 113         SECTION .cstartup:CODE:NOROOT(2)\r
 114 \r
 115         PUBLIC  resetHandler\r
 116         EXTERN  LowLevelInit\r
 117         EXTERN  ?main\r
 118         REQUIRE resetVector\r
 119         ARM\r
 120 \r
 121 resetHandler:\r
 122        CPSIE   A\r
 123         /* Enable VFP */\r
 124         /* - Enable access to CP10 and CP11 in CP15.CACR */\r
 125         mrc     p15, 0, r0, c1, c0, 2\r
 126         orr     r0, r0, #0xf00000\r
 127         mcr     p15, 0, r0, c1, c0, 2\r
 128         /* - Enable access to CP10 and CP11 in CP15.NSACR */\r
 129         /* - Set FPEXC.EN (B30) */\r
 130         fmrx    r0, fpexc\r
 131         orr     r0, r0, #0x40000000\r
 132         fmxr    fpexc, r0\r
 133         /* Set pc to actual code location (i.e. not in remap zone) */\r
 134         LDR     pc, =label\r
 135 \r
 136         /* Perform low-level initialization of the chip using LowLevelInit() */\r
 137 label:\r
 138         LDR     r0, =LowLevelInit\r
 139         LDR     r4, =SFE(CSTACK)\r
 140         MOV     sp, r4\r
 141         BLX     r0\r
 142 \r
 143         /* Set up the interrupt stack pointer. */\r
 144         MSR     cpsr_c, #ARM_MODE_IRQ | I_BIT | F_BIT      ; Change the mode\r
 145         LDR     sp, =SFE(IRQ_STACK)\r
 146 \r
 147         /* Set up the SYS stack pointer. */\r
 148         MSR     cpsr_c, #ARM_MODE_SYS | F_BIT              ; Change the mode\r
 149         LDR     sp, =SFE(CSTACK)\r
 150 \r
 151         /* Branch to main() */\r
 152         LDR     r0, =?main\r
 153         BLX     r0\r
 154 \r
 155         /* Loop indefinitely when program is finished */\r
 156 loop4:\r
 157         B       loop4\r
 158         END\r