git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_RZ_R7S72100_IAR_DS-5/IAR/config/RTK772100FC00000BR_SerialFlash.mac

   1 setup()\r
   2 {\r
   3 __var Reg;\r
   4 \r
   5   // Enable I Cache\r
   6   // Disable MMU and enable ICache\r
   7   Reg = __jtagCP15ReadReg(1, 0, 0, 0);\r
   8   Reg &= 0xFFFFFFFA;\r
   9   Reg |= 1<<12;\r
  10   __jtagCP15WriteReg(1, 0, 0, 0, Reg);\r
  11 \r
  12   //__writeMemory16(0x0035, 0xFCFE0010, "Memory");     // FRQCR\r
  13   //__writeMemory16(0x0001, 0xFCFE0014, "Memory");     // FRQCR2\r
  14 \r
  15   // Turn on clock for SPI\r
  16   __writeMemory8(0x00, 0xFCFE0438, "Memory");        // PDM_STBCR9\r
  17 \r
  18   // Configure PORTS for SPI (serial flash 1)\r
  19   __writeMemory16(0x00FC, 0xFCFE7224, "Memory");     // PIPC9 2-7 -> alt IO mode\r
  20   __writeMemory16(0x00FC, 0xFCFE3424, "Memory");     // PMC9 2-7 -> alt mode\r
  21   __writeMemory16(0x00FC, 0xFCFE3524, "Memory");     // PFC9 2-7 -> alt mode\r
  22 \r
  23   // Configure PORTS for SPI (serial flash 2)\r
  24   __writeMemory16(0xF000, 0xFCFE7208, "Memory");     // PIPC2 12-15 -> alt IO mode\r
  25   __writeMemory16(0xF000, 0xFCFE3408, "Memory");     // PMC2 12-15 -> alt mode\r
  26   __writeMemory16(0xF000, 0xFCFE3508, "Memory");     // PFC2 12-15 -> alt mode\r
  27   __writeMemory16(0xF000, 0xFCFE3608, "Memory");     // PFCE2 12-15 -> alt mode\r
  28 \r
  29   // Configure SPI for EXTREAD mode\r
  30   __writeMemory32(0x01AA4020, 0x3FEFA000, "Memory"); // SPIBSC_CMNCR 1-memory, CPHA=0, CPOL=0, SFDE=1\r
  31 \r
  32   // Configure SPI registers\r
  33   __writeMemory32(0x00130000, 0x3FEFA010, "Memory"); // SPIBSC_DRCMR CMD = 0x13\r
  34   __writeMemory32(0x00004F00, 0x3FEFA01C, "Memory"); // SPIBSC_DRENR ADE = 0xF, CDE=1\r
  35   __writeMemory32(0x00010101, 0x3FEFA00C, "Memory"); // SPIBSC_DRCR enable burst\r
  36   __writeMemory32(0x00000001, 0x3FEFA014, "Memory"); // SPIBSC_DREAR enable extended address range\r
  37 \r
  38   // Set Bit Rate\r
  39   __writeMemory32(0x00000003, 0x3FEFA008, "Memory"); // SPIBSC_SPBCR SPBR=0, BRDV=3\r
  40 \r
  41   // Flush Read Cache\r
  42   Reg = __readMemory32(0x3FEFA00C, "Memory");        // Read SPIBSC_DRCR_0\r
  43   Reg |= 0x00000200;                                 // Set RCF bit\r
  44   __writeMemory32(Reg, 0x3FEFA00C, "Memory");        // Set SPIBSC_DRCR_0\r
  45 }\r
  46 \r
  47 execUserPreload()\r
  48 {\r
  49   __message "----- Prepare hardware for debug -----\n";\r
  50   __hwReset(0);\r
  51   setup();\r
  52 }\r
  53 \r
  54 execUserReset()\r
  55 {\r
  56   setup();\r
  57 }\r