git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_RZ_R7S72100_IAR_DS-5/target_scripts/init_RZ-A1H.ds

   1 stop\r
   2 pause 500\r
   3 reset\r
   4 stop\r
   5 #reset\r
   6 \r
   7 info memory\r
   8 memory S:0x00000000 S:0x07ffffff ro\r
   9 memory S:0x3fffff80 S:0x3fffffff nocache noverify\r
  10 memory S:0xfcfe0000 S:0xfcfeffff nocache noverify\r
  11 \r
  12 # USB Register accessed by only 16bit\r
  13 memory S:0xe8010000 S:0xe801010f 16\r
  14 memory S:0xe8207000 S:0xe820710f 16\r
  15 info memory\r
  16 \r
  17 ######################################\r
  18 # Release L2 cache standby                      ##\r
  19 ######################################\r
  20 mem set 0x3fffff80 32 0x00000001\r
  21 \r
  22 # ;*Writing to On-Chip Data-Retention RAM is enabled.\r
  23 # ;SYSCR3.RRAMWE3=RRAMWE2=RRAMWE1=RRAMWE0=1\r
  24 mem set 0xfcfe0408 32 0xf\r
  25 \r
  26 ######################################\r
  27 # CS0 Port Setting                                      ##\r
  28 # CS1 Port Setting                                      ##\r
  29 ######################################\r
  30 # P9_1(A25), P9_0(A24),\r
  31 mem set 0xfcfe3424 16 0x0003        # PMC9\r
  32 mem set 0xfcfe3A24 16 0x0000        # PFCAE9\r
  33 mem set 0xfcfe3624 16 0x0000        # PFCE9\r
  34 mem set 0xfcfe3524 16 0x0000        # PFC9\r
  35 mem set 0xfcfe7224 16 0x0003        # PIPC9\r
  36 # P8_15(A23), P8_14(A22), P8_13(A21),\r
  37 mem set 0xfcfe3420 16 0xffff        # PMC8\r
  38 mem set 0xfcfe3A20 16 0x0000        # PFCAE8\r
  39 mem set 0xfcfe3620 16 0x0000        # PFCE8\r
  40 mem set 0xfcfe3520 16 0x0000        # PFC8\r
  41 mem set 0xfcfe7220 16 0xffff        # PIPC8\r
  42 # P7_6(WE0#), P7_8(RD#), P7_0(CS0#),\r
  43 mem set 0xfcfe341c 16 0xff41        # PMC7\r
  44 mem set 0xfcfe3A1c 16 0x0000        # PFCAE7\r
  45 mem set 0xfcfe361c 16 0x0000        # PFCE7\r
  46 mem set 0xfcfe351c 16 0x0000        # PFC7\r
  47 mem set 0xfcfe721c 16 0xff41        # PIPC7\r
  48 # P3_7(CS1#),\r
  49 mem set 0xfcfe340c 16 0x0080        # PMC3\r
  50 mem set 0xfcfe3A0c 16 0x0080        # PFCAE3\r
  51 mem set 0xfcfe360c 16 0x0080        # PFCE3\r
  52 mem set 0xfcfe350c 16 0x0000        # PFC3\r
  53 mem set 0xfcfe720c 16 0x0080        # PIPC3\r
  54 \r