git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/libsrc/emacps_v2_0/src/xemacps_hw.c

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2014 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xemacps_hw.c
  36 * @addtogroup emacps_v2_0
  37 * @{
  38 *
  39 * This file contains the implementation of the ethernet interface reset sequence
  40 *
  41 * <pre>
  42 * MODIFICATION HISTORY:
  43 *
  44 * Ver   Who  Date     Changes
  45 * ----- ---- -------- -------------------------------------------------------
  46 * 1.05a kpc  28/06/13 First release
  47 * </pre>
  48 *
  49 ******************************************************************************/
  50
  51 /***************************** Include Files *********************************/
  52
  53 #include "xparameters.h"
  54 #include "xemacps_hw.h"
  55
  56 /************************** Constant Definitions *****************************/
  57
  58
  59 /**************************** Type Definitions *******************************/
  60
  61
  62 /***************** Macros (Inline Functions) Definitions *********************/
  63
  64
  65 /************************** Function Prototypes ******************************/
  66
  67 /*****************************************************************************/
  68 /**
  69 * This function perform the reset sequence to the given emacps interface by
  70 * configuring the appropriate control bits in the emacps specifc registers.
  71 * the emacps reset squence involves the following steps
  72 *       Disable all the interuupts
  73 *       Clear the status registers
  74 *       Disable Rx and Tx engines
  75 *       Update the Tx and Rx descriptor queue registers with reset values
  76 *       Update the other relevant control registers with reset value
  77 *
  78 * @param   BaseAddress of the interface
  79 *
  80 * @return N/A
  81 *
  82 * @note
  83 * This function will not modify the slcr registers that are relavant for
  84 * emacps controller
  85 ******************************************************************************/
  86 void XEmacPs_ResetHw(u32 BaseAddr)
  87 {
  88         u32 RegVal = 0;
  89
  90         /* Disable the interrupts  */
  91         XEmacPs_WriteReg(BaseAddr,XEMACPS_IDR_OFFSET,0x0);
  92
  93         /* Stop transmission,disable loopback and Stop tx and Rx engines */
  94         RegVal = XEmacPs_ReadReg(BaseAddr,XEMACPS_NWCTRL_OFFSET);
  95         RegVal &= ~(XEMACPS_NWCTRL_TXEN_MASK|
  96                                 XEMACPS_NWCTRL_RXEN_MASK|
  97                                 XEMACPS_NWCTRL_HALTTX_MASK|
  98                                 XEMACPS_NWCTRL_LOOPEN_MASK);
  99         /* Clear the statistic registers, flush the packets in DPRAM*/
 100         RegVal |= (XEMACPS_NWCTRL_STATCLR_MASK|
 101                                 XEMACPS_NWCTRL_FLUSH_DPRAM_MASK);
 102         XEmacPs_WriteReg(BaseAddr,XEMACPS_NWCTRL_OFFSET,RegVal);
 103         /* Clear the interrupt status */
 104         XEmacPs_WriteReg(BaseAddr,XEMACPS_ISR_OFFSET,XEMACPS_IXR_ALL_MASK);
 105         /* Clear the tx status */
 106         XEmacPs_WriteReg(BaseAddr,XEMACPS_TXSR_OFFSET,XEMACPS_TXSR_ERROR_MASK|
 107                                                                         XEMACPS_TXSR_TXCOMPL_MASK|
 108                                                                         XEMACPS_TXSR_TXGO_MASK);
 109         /* Clear the rx status */
 110         XEmacPs_WriteReg(BaseAddr,XEMACPS_RXSR_OFFSET,
 111                                                                 XEMACPS_RXSR_FRAMERX_MASK);
 112         /* Clear the tx base address */
 113         XEmacPs_WriteReg(BaseAddr,XEMACPS_TXQBASE_OFFSET,0x0);
 114         /* Clear the rx base address */
 115         XEmacPs_WriteReg(BaseAddr,XEMACPS_RXQBASE_OFFSET,0x0);
 116         /* Update the network config register with reset value */
 117         XEmacPs_WriteReg(BaseAddr,XEMACPS_NWCFG_OFFSET,XEMACPS_NWCFG_RESET_MASK);
 118         /* Update the hash address registers with reset value */
 119         XEmacPs_WriteReg(BaseAddr,XEMACPS_HASHL_OFFSET,0x0);
 120         XEmacPs_WriteReg(BaseAddr,XEMACPS_HASHH_OFFSET,0x0);
 121 }
 122
 123
 124
 125
 126 /** @} */