]> git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_AT91SAM3U256_IAR/AT91Lib/peripherals/cp15/cp15.h
Add FreeRTOS-Plus directory.
[freertos] / FreeRTOS / Demo / CORTEX_AT91SAM3U256_IAR / AT91Lib / peripherals / cp15 / cp15.h
1 /* ----------------------------------------------------------------------------\r
2  *         ATMEL Microcontroller Software Support \r
3  * ----------------------------------------------------------------------------\r
4  * Copyright (c) 2008, Atmel Corporation\r
5  *\r
6  * All rights reserved.\r
7  *\r
8  * Redistribution and use in source and binary forms, with or without\r
9  * modification, are permitted provided that the following conditions are met:\r
10  *\r
11  * - Redistributions of source code must retain the above copyright notice,\r
12  * this list of conditions and the disclaimer below.\r
13  *\r
14  * Atmel's name may not be used to endorse or promote products derived from\r
15  * this software without specific prior written permission.\r
16  *\r
17  * DISCLAIMER: THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR\r
18  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
20  * DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,\r
21  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
22  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,\r
23  * OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF\r
24  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING\r
25  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,\r
26  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
27  * ----------------------------------------------------------------------------\r
28  */\r
29 \r
30 //------------------------------------------------------------------------------\r
31 /// \unit\r
32 ///\r
33 /// !Purpose\r
34 /// \r
35 /// Methods to manage the Coprocessor 15. Coprocessor 15, or System Control \r
36 /// Coprocessor CP15, is used to configure and control all the items in the \r
37 /// list below:\r
38 /// \95 ARM core\r
39 /// \95 Caches (ICache, DCache and write buffer)\r
40 /// \95 TCM\r
41 /// \95 MMU\r
42 /// \95 Other system options\r
43 /// \r
44 /// !Usage\r
45 ///\r
46 /// -# Enable or disable D cache with Enable_D_Cache and Disable_D_Cache\r
47 /// -# Enable or disable I cache with Enable_I_Cache and Disable_I_Cache\r
48 ///\r
49 //------------------------------------------------------------------------------\r
50 \r
51 #ifndef _CP15_H\r
52 #define _CP15_H\r
53 \r
54 #ifdef CP15_PRESENT\r
55 \r
56 //-----------------------------------------------------------------------------\r
57 //         Exported functions\r
58 //-----------------------------------------------------------------------------\r
59 extern void CP15_Enable_I_Cache(void);\r
60 extern unsigned int CP15_Is_I_CacheEnabled(void);\r
61 extern void CP15_Enable_I_Cache(void);\r
62 extern void CP15_Disable_I_Cache(void);\r
63 extern unsigned int CP15_Is_MMUEnabled(void);\r
64 extern void CP15_EnableMMU(void);\r
65 extern void CP15_DisableMMU(void);\r
66 extern unsigned int CP15_Is_DCacheEnabled(void);\r
67 extern void CP15_Enable_D_Cache(void);\r
68 extern void CP15_Disable_D_Cache(void);\r
69 \r
70 //-----------------------------------------------------------------------------\r
71 //         External functions defined in cp15.S\r
72 //-----------------------------------------------------------------------------\r
73 extern unsigned int _readControlRegister(void);\r
74 extern void _writeControlRegister(unsigned int value);\r
75 extern void _waitForInterrupt(void);\r
76 extern void _writeTTB(unsigned int value);\r
77 extern void _writeDomain(unsigned int value);\r
78 extern void _writeITLBLockdown(unsigned int value);\r
79 extern void _prefetchICacheLine(unsigned int value);\r
80 \r
81 #endif // CP15_PRESENT\r
82 \r
83 #endif // #ifndef _CP15_H\r
84 \r