git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_ATSAM3X_Atmel_Studio/src/asf/sam/utils/cmsis/sam3x/include/component/component_trng.h

   1 /**\r
   2  * \file\r
   3  *\r
   4  * Copyright (c) 2012 Atmel Corporation. All rights reserved.\r
   5  *\r
   6  * \asf_license_start\r
   7  *\r
   8  * \page License\r
   9  *\r
  10  * Redistribution and use in source and binary forms, with or without\r
  11  * modification, are permitted provided that the following conditions are met:\r
  12  *\r
  13  * 1. Redistributions of source code must retain the above copyright notice,\r
  14  *    this list of conditions and the following disclaimer.\r
  15  *\r
  16  * 2. Redistributions in binary form must reproduce the above copyright notice,\r
  17  *    this list of conditions and the following disclaimer in the documentation\r
  18  *    and/or other materials provided with the distribution.\r
  19  *\r
  20  * 3. The name of Atmel may not be used to endorse or promote products derived\r
  21  *    from this software without specific prior written permission.\r
  22  *\r
  23  * 4. This software may only be redistributed and used in connection with an\r
  24  *    Atmel microcontroller product.\r
  25  *\r
  26  * THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR IMPLIED\r
  27  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  28  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  29  * EXPRESSLY AND SPECIFICALLY DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR\r
  30  * ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\r
  31  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS\r
  32  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)\r
  33  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT,\r
  34  * STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r
  35  * ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r
  36  * POSSIBILITY OF SUCH DAMAGE.\r
  37  *\r
  38  * \asf_license_stop\r
  39  *\r
  40  */\r
  41 \r
  42 #ifndef _SAM3XA_TRNG_COMPONENT_\r
  43 #define _SAM3XA_TRNG_COMPONENT_\r
  44 \r
  45 /* ============================================================================= */\r
  46 /**  SOFTWARE API DEFINITION FOR True Random Number Generator */\r
  47 /* ============================================================================= */\r
  48 /** \addtogroup SAM3XA_TRNG True Random Number Generator */\r
  49 /*@{*/\r
  50 \r
  51 #if !(defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
  52 /** \brief Trng hardware registers */\r
  53 typedef struct {\r
  54   WoReg TRNG_CR;       /**< \brief (Trng Offset: 0x00) Control Register */\r
  55   RoReg Reserved1[3];\r
  56   WoReg TRNG_IER;      /**< \brief (Trng Offset: 0x10) Interrupt Enable Register */\r
  57   WoReg TRNG_IDR;      /**< \brief (Trng Offset: 0x14) Interrupt Disable Register */\r
  58   RoReg TRNG_IMR;      /**< \brief (Trng Offset: 0x18) Interrupt Mask Register */\r
  59   RoReg TRNG_ISR;      /**< \brief (Trng Offset: 0x1C) Interrupt Status Register */\r
  60   RoReg Reserved2[12];\r
  61   RoReg TRNG_ODATA;    /**< \brief (Trng Offset: 0x50) Output Data Register */\r
  62 } Trng;\r
  63 #endif /* !(defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */\r
  64 /* -------- TRNG_CR : (TRNG Offset: 0x00) Control Register -------- */\r
  65 #define TRNG_CR_ENABLE (0x1u << 0) /**< \brief (TRNG_CR) Enables the TRNG to provide random values */\r
  66 #define TRNG_CR_KEY_Pos 8\r
  67 #define TRNG_CR_KEY_Msk (0xffffffu << TRNG_CR_KEY_Pos) /**< \brief (TRNG_CR) Security Key */\r
  68 #define TRNG_CR_KEY(value) ((TRNG_CR_KEY_Msk & ((value) << TRNG_CR_KEY_Pos)))\r
  69 /* -------- TRNG_IER : (TRNG Offset: 0x10) Interrupt Enable Register -------- */\r
  70 #define TRNG_IER_DATRDY (0x1u << 0) /**< \brief (TRNG_IER) Data Ready Interrupt Enable */\r
  71 /* -------- TRNG_IDR : (TRNG Offset: 0x14) Interrupt Disable Register -------- */\r
  72 #define TRNG_IDR_DATRDY (0x1u << 0) /**< \brief (TRNG_IDR) Data Ready Interrupt Disable */\r
  73 /* -------- TRNG_IMR : (TRNG Offset: 0x18) Interrupt Mask Register -------- */\r
  74 #define TRNG_IMR_DATRDY (0x1u << 0) /**< \brief (TRNG_IMR) Data Ready Interrupt Mask */\r
  75 /* -------- TRNG_ISR : (TRNG Offset: 0x1C) Interrupt Status Register -------- */\r
  76 #define TRNG_ISR_DATRDY (0x1u << 0) /**< \brief (TRNG_ISR) Data Ready */\r
  77 /* -------- TRNG_ODATA : (TRNG Offset: 0x50) Output Data Register -------- */\r
  78 #define TRNG_ODATA_ODATA_Pos 0\r
  79 #define TRNG_ODATA_ODATA_Msk (0xffffffffu << TRNG_ODATA_ODATA_Pos) /**< \brief (TRNG_ODATA) Output Data */\r
  80 \r
  81 /*@}*/\r
  82 \r
  83 \r
  84 #endif /* _SAM3XA_TRNG_COMPONENT_ */\r