git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_ATSAM3X_Atmel_Studio/src/config/conf_clock.h

   1 /**\r
   2  * \file\r
   3  *\r
   4  * \brief SAM3X clock configuration.\r
   5  *\r
   6  * Copyright (c) 2011 - 2012 Atmel Corporation. All rights reserved.\r
   7  *\r
   8  * \asf_license_start\r
   9  *\r
  10  * \page License\r
  11  *\r
  12  * Redistribution and use in source and binary forms, with or without\r
  13  * modification, are permitted provided that the following conditions are met:\r
  14  *\r
  15  * 1. Redistributions of source code must retain the above copyright notice,\r
  16  *    this list of conditions and the following disclaimer.\r
  17  *\r
  18  * 2. Redistributions in binary form must reproduce the above copyright notice,\r
  19  *    this list of conditions and the following disclaimer in the documentation\r
  20  *    and/or other materials provided with the distribution.\r
  21  *\r
  22  * 3. The name of Atmel may not be used to endorse or promote products derived\r
  23  *    from this software without specific prior written permission.\r
  24  *\r
  25  * 4. This software may only be redistributed and used in connection with an\r
  26  *    Atmel microcontroller product.\r
  27  *\r
  28  * THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR IMPLIED\r
  29  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  30  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  31  * EXPRESSLY AND SPECIFICALLY DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR\r
  32  * ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\r
  33  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS\r
  34  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)\r
  35  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT,\r
  36  * STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r
  37  * ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r
  38  * POSSIBILITY OF SUCH DAMAGE.\r
  39  *\r
  40  * \asf_license_stop\r
  41  *\r
  42  */\r
  43 \r
  44 #ifndef CONF_CLOCK_H_INCLUDED\r
  45 #define CONF_CLOCK_H_INCLUDED\r
  46 \r
  47 // ===== System Clock (MCK) Source Options\r
  48 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_SLCK_RC\r
  49 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_SLCK_XTAL\r
  50 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_SLCK_BYPASS\r
  51 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_MAINCK_4M_RC\r
  52 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_MAINCK_8M_RC\r
  53 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_MAINCK_12M_RC\r
  54 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_MAINCK_XTAL\r
  55 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_MAINCK_BYPASS\r
  56 #define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_PLLACK\r
  57 //#define CONFIG_SYSCLK_SOURCE        SYSCLK_SRC_UPLLCK\r
  58 \r
  59 // ===== System Clock (MCK) Prescaler Options   (Fmck = Fsys / (SYSCLK_PRES))\r
  60 //#define CONFIG_SYSCLK_PRES          SYSCLK_PRES_1\r
  61 #define CONFIG_SYSCLK_PRES          SYSCLK_PRES_2\r
  62 //#define CONFIG_SYSCLK_PRES          SYSCLK_PRES_4\r
  63 //#define CONFIG_SYSCLK_PRES          SYSCLK_PRES_8\r
  64 //#define CONFIG_SYSCLK_PRES          SYSCLK_PRES_16\r
  65 //#define CONFIG_SYSCLK_PRES          SYSCLK_PRES_32\r
  66 //#define CONFIG_SYSCLK_PRES          SYSCLK_PRES_64\r
  67 //#define CONFIG_SYSCLK_PRES          SYSCLK_PRES_3\r
  68 \r
  69 // ===== PLL0 (A) Options   (Fpll = (Fclk * PLL_mul) / PLL_div)\r
  70 // Use mul and div effective values here.\r
  71 #define CONFIG_PLL0_SOURCE          PLL_SRC_MAINCK_XTAL\r
  72 #define CONFIG_PLL0_MUL             14\r
  73 #define CONFIG_PLL0_DIV             1\r
  74 \r
  75 // ===== UPLL (UTMI) Hardware fixed at 480 MHz.\r
  76 \r
  77 // ===== USB Clock Source Options   (Fusb = FpllX / USB_div)\r
  78 // Use div effective value here.\r
  79 //#define CONFIG_USBCLK_SOURCE        USBCLK_SRC_PLL0\r
  80 //#define CONFIG_USBCLK_SOURCE        USBCLK_SRC_UPLL\r
  81 //#define CONFIG_USBCLK_DIV           1\r
  82 \r
  83 // ===== Target frequency (System clock)\r
  84 // - XTAL frequency: 12MHz\r
  85 // - System clock source: PLLA\r
  86 // - System clock prescaler: 2 (divided by 2)\r
  87 // - PLLA source: XTAL\r
  88 // - PLLA output: XTAL * 14 / 1\r
  89 // - System clock is: 12 * 14 / 1 /2 = 84MHz\r
  90 // ===== Target frequency (USB Clock)\r
  91 // - USB clock source: UPLL\r
  92 // - USB clock divider: 1 (not divided)\r
  93 // - UPLL frequency: 480MHz\r
  94 // - USB clock: 480 / 1 = 480MHz\r
  95 \r
  96 \r
  97 #endif /* CONF_CLOCK_H_INCLUDED */\r