git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_LM3Sxxxx_Eclipse/RTOSDemo/startup.c

   1 //*****************************************************************************\r
   2 //\r
   3 // startup.c - Boot code for Stellaris.\r
   4 //\r
   5 // Copyright (c) 2005-2007 Luminary Micro, Inc.  All rights reserved.\r
   6 // \r
   7 // Software License Agreement\r
   8 // \r
   9 // Luminary Micro, Inc. (LMI) is supplying this software for use solely and\r
  10 // exclusively on LMI's microcontroller products.\r
  11 // \r
  12 // The software is owned by LMI and/or its suppliers, and is protected under\r
  13 // applicable copyright laws.  All rights are reserved.  Any use in violation\r
  14 // of the foregoing restrictions may subject the user to criminal sanctions\r
  15 // under applicable laws, as well as to civil liability for the breach of the\r
  16 // terms and conditions of this license.\r
  17 // \r
  18 // THIS SOFTWARE IS PROVIDED "AS IS".  NO WARRANTIES, WHETHER EXPRESS, IMPLIED\r
  19 // OR STATUTORY, INCLUDING, BUT NOT LIMITED TO, IMPLIED WARRANTIES OF\r
  20 // MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.\r
  21 // LMI SHALL NOT, IN ANY CIRCUMSTANCES, BE LIABLE FOR SPECIAL, INCIDENTAL, OR\r
  22 // CONSEQUENTIAL DAMAGES, FOR ANY REASON WHATSOEVER.\r
  23 // \r
  24 // This is part of revision 1392 of the Stellaris Peripheral Driver Library.\r
  25 //\r
  26 //*****************************************************************************\r
  27 \r
  28 //*****************************************************************************\r
  29 //\r
  30 // Forward declaration of the default fault handlers.\r
  31 //\r
  32 //*****************************************************************************\r
  33 void ResetISR(void);\r
  34 static void NmiSR(void);\r
  35 static void FaultISR(void);\r
  36 static void IntDefaultHandler(void);\r
  37 \r
  38 //*****************************************************************************\r
  39 //\r
  40 // The entry point for the application.\r
  41 //\r
  42 //*****************************************************************************\r
  43 extern int main(void);\r
  44 extern void xPortPendSVHandler(void);\r
  45 extern void xPortSysTickHandler(void);\r
  46 extern void vPortSVCHandler( void );\r
  47 extern void Timer0IntHandler( void );\r
  48 extern void vT2InterruptHandler( void );\r
  49 extern void vT3InterruptHandler( void );\r
  50 extern void vEMAC_ISR(void);\r
  51 \r
  52 //*****************************************************************************\r
  53 //\r
  54 // Reserve space for the system stack.\r
  55 //\r
  56 //*****************************************************************************\r
  57 #ifndef STACK_SIZE\r
  58 #define STACK_SIZE                              120\r
  59 #endif\r
  60 static unsigned long pulStack[STACK_SIZE];\r
  61 \r
  62 //*****************************************************************************\r
  63 //\r
  64 // The minimal vector table for a Cortex-M3.  Note that the proper constructs\r
  65 // must be placed on this to ensure that it ends up at physical address\r
  66 // 0x0000.0000.\r
  67 //\r
  68 //*****************************************************************************\r
  69 __attribute__ ((section(".isr_vector")))\r
  70 void (* const g_pfnVectors[])(void) =\r
  71 {\r
  72     (void (*)(void))((unsigned long)pulStack + sizeof(pulStack)),\r
  73                                             // The initial stack pointer\r
  74     ResetISR,                               // The reset handler\r
  75     NmiSR,                                  // The NMI handler\r
  76     FaultISR,                               // The hard fault handler\r
  77     IntDefaultHandler,                      // The MPU fault handler\r
  78     IntDefaultHandler,                      // The bus fault handler\r
  79     IntDefaultHandler,                      // The usage fault handler\r
  80     0,                                      // Reserved\r
  81     0,                                      // Reserved\r
  82     0,                                      // Reserved\r
  83     0,                                      // Reserved\r
  84     vPortSVCHandler,                                            // SVCall handler\r
  85     IntDefaultHandler,                      // Debug monitor handler\r
  86     0,                                      // Reserved\r
  87     xPortPendSVHandler,                     // The PendSV handler\r
  88     xPortSysTickHandler,                    // The SysTick handler\r
  89     IntDefaultHandler,                      // GPIO Port A\r
  90     IntDefaultHandler,                      // GPIO Port B\r
  91     IntDefaultHandler,                      // GPIO Port C\r
  92     IntDefaultHandler,                      // GPIO Port D\r
  93     IntDefaultHandler,                      // GPIO Port E\r
  94     IntDefaultHandler,                      // UART0 Rx and Tx\r
  95     IntDefaultHandler,                      // UART1 Rx and Tx\r
  96     IntDefaultHandler,                      // SSI Rx and Tx\r
  97     IntDefaultHandler,                      // I2C Master and Slave\r
  98     IntDefaultHandler,                      // PWM Fault\r
  99     IntDefaultHandler,                      // PWM Generator 0\r
 100     IntDefaultHandler,                      // PWM Generator 1\r
 101     IntDefaultHandler,                      // PWM Generator 2\r
 102     IntDefaultHandler,                      // Quadrature Encoder\r
 103     IntDefaultHandler,                      // ADC Sequence 0\r
 104     IntDefaultHandler,                      // ADC Sequence 1\r
 105     IntDefaultHandler,                      // ADC Sequence 2\r
 106     IntDefaultHandler,                      // ADC Sequence 3\r
 107     IntDefaultHandler,                      // Watchdog timer\r
 108     Timer0IntHandler,                      // Timer 0 subtimer A\r
 109     IntDefaultHandler,                      // Timer 0 subtimer B\r
 110     IntDefaultHandler,                      // Timer 1 subtimer A\r
 111     IntDefaultHandler,                      // Timer 1 subtimer B\r
 112     vT2InterruptHandler,                      // Timer 2 subtimer A\r
 113     IntDefaultHandler,                      // Timer 2 subtimer B\r
 114     IntDefaultHandler,                      // Analog Comparator 0\r
 115     IntDefaultHandler,                      // Analog Comparator 1\r
 116     IntDefaultHandler,                      // Analog Comparator 2\r
 117     IntDefaultHandler,                      // System Control (PLL, OSC, BO)\r
 118     IntDefaultHandler,                      // FLASH Control\r
 119     IntDefaultHandler,                      // GPIO Port F\r
 120     IntDefaultHandler,                      // GPIO Port G\r
 121     IntDefaultHandler,                      // GPIO Port H\r
 122     IntDefaultHandler,                      // UART2 Rx and Tx\r
 123     IntDefaultHandler,                      // SSI1 Rx and Tx\r
 124     vT3InterruptHandler,                    // Timer 3 subtimer A\r
 125     IntDefaultHandler,                      // Timer 3 subtimer B\r
 126     IntDefaultHandler,                      // I2C1 Master and Slave\r
 127     IntDefaultHandler,                      // Quadrature Encoder 1\r
 128     IntDefaultHandler,                      // CAN0\r
 129     IntDefaultHandler,                      // CAN1\r
 130     0,                                      // Reserved\r
 131     vEMAC_ISR,                              // Ethernet\r
 132     IntDefaultHandler                       // Hibernate\r
 133 };\r
 134 \r
 135 //*****************************************************************************\r
 136 //\r
 137 // The following are constructs created by the linker, indicating where the\r
 138 // the "data" and "bss" segments reside in memory.  The initializers for the\r
 139 // for the "data" segment resides immediately following the "text" segment.\r
 140 //\r
 141 //*****************************************************************************\r
 142 extern unsigned long _etext;\r
 143 extern unsigned long _data;\r
 144 extern unsigned long _edata;\r
 145 extern unsigned long _bss;\r
 146 extern unsigned long _ebss;\r
 147 \r
 148 //*****************************************************************************\r
 149 //\r
 150 // This is the code that gets called when the processor first starts execution\r
 151 // following a reset event.  Only the absolutely necessary set is performed,\r
 152 // after which the application supplied main() routine is called.  Any fancy\r
 153 // actions (such as making decisions based on the reset cause register, and\r
 154 // resetting the bits in that register) are left solely in the hands of the\r
 155 // application.\r
 156 //\r
 157 //*****************************************************************************\r
 158 void\r
 159 ResetISR(void)\r
 160 {\r
 161     unsigned long *pulSrc, *pulDest;\r
 162 \r
 163     //\r
 164     // Copy the data segment initializers from flash to SRAM.\r
 165     //\r
 166     pulSrc = &_etext;\r
 167     for(pulDest = &_data; pulDest < &_edata; )\r
 168     {\r
 169         *pulDest++ = *pulSrc++;\r
 170     }\r
 171 \r
 172     //\r
 173     // Zero fill the bss segment.\r
 174     //\r
 175     for(pulDest = &_bss; pulDest < &_ebss; )\r
 176     {\r
 177         *pulDest++ = 0;\r
 178     }\r
 179 \r
 180     //\r
 181     // Call the application's entry point.\r
 182     //\r
 183     main();\r
 184 }\r
 185 \r
 186 //*****************************************************************************\r
 187 //\r
 188 // This is the code that gets called when the processor receives a NMI.  This\r
 189 // simply enters an infinite loop, preserving the system state for examination\r
 190 // by a debugger.\r
 191 //\r
 192 //*****************************************************************************\r
 193 static void\r
 194 NmiSR(void)\r
 195 {\r
 196     //\r
 197     // Enter an infinite loop.\r
 198     //\r
 199     while(1)\r
 200     {\r
 201     }\r
 202 }\r
 203 \r
 204 //*****************************************************************************\r
 205 //\r
 206 // This is the code that gets called when the processor receives a fault\r
 207 // interrupt.  This simply enters an infinite loop, preserving the system state\r
 208 // for examination by a debugger.\r
 209 //\r
 210 //*****************************************************************************\r
 211 static void\r
 212 FaultISR(void)\r
 213 {\r
 214     //\r
 215     // Enter an infinite loop.\r
 216     //\r
 217     while(1)\r
 218     {\r
 219     }\r
 220 }\r
 221 \r
 222 //*****************************************************************************\r
 223 //\r
 224 // This is the code that gets called when the processor receives an unexpected\r
 225 // interrupt.  This simply enters an infinite loop, preserving the system state\r
 226 // for examination by a debugger.\r
 227 //\r
 228 //*****************************************************************************\r
 229 static void\r
 230 IntDefaultHandler(void)\r
 231 {\r
 232     //\r
 233     // Go into an infinite loop.\r
 234     //\r
 235     while(1)\r
 236     {\r
 237     }\r
 238 }\r
 239 \r
 240 //*****************************************************************************\r
 241 //\r
 242 // A dummy printf function to satisfy the calls to printf from uip.  This\r
 243 // avoids pulling in the run-time library.\r
 244 //\r
 245 //*****************************************************************************\r
 246 int\r
 247 uipprintf(const char *fmt, ...)\r
 248 {\r
 249     return(0);\r
 250 }\r
 251 \r