git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_LPC1768_GCC_Rowley/webserver/emac.c

   1 /*\r
   2     FreeRTOS V7.5.0 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65 /* Originally adapted from file written by Andreas Dannenberg.  Supplied with permission. */\r
  66 \r
  67 /* Kernel includes. */\r
  68 #include "FreeRTOS.h"\r
  69 #include "task.h"\r
  70 #include "semphr.h"\r
  71 \r
  72 /* Hardware specific includes. */\r
  73 #include "EthDev_LPC17xx.h"\r
  74 \r
  75 /* Time to wait between each inspection of the link status. */\r
  76 #define emacWAIT_FOR_LINK_TO_ESTABLISH ( 500 / portTICK_RATE_MS )\r
  77 \r
  78 /* Short delay used in several places during the initialisation process. */\r
  79 #define emacSHORT_DELAY                            ( 2 )\r
  80 \r
  81 /* Hardware specific bit definitions. */\r
  82 #define emacLINK_ESTABLISHED            ( 0x0001 )\r
  83 #define emacFULL_DUPLEX_ENABLED         ( 0x0004 )\r
  84 #define emac10BASE_T_MODE                       ( 0x0002 )\r
  85 #define emacPINSEL2_VALUE                       ( 0x50150105 )\r
  86 \r
  87 /* If no buffers are available, then wait this long before looking again.... */\r
  88 #define emacBUFFER_WAIT_DELAY   ( 3 / portTICK_RATE_MS )\r
  89 \r
  90 /* ...and don't look more than this many times. */\r
  91 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  92 \r
  93 /* Index to the Tx descriptor that is always used first for every Tx.  The second\r
  94 descriptor is then used to re-send in order to speed up the uIP Tx process. */\r
  95 #define emacTX_DESC_INDEX                       ( 0 )\r
  96 \r
  97 /*-----------------------------------------------------------*/\r
  98 \r
  99 /*\r
 100  * Configure both the Rx and Tx descriptors during the init process.\r
 101  */\r
 102 static void prvInitDescriptors( void );\r
 103 \r
 104 /*\r
 105  * Setup the IO and peripherals required for Ethernet communication.\r
 106  */\r
 107 static void prvSetupEMACHardware( void );\r
 108 \r
 109 /*\r
 110  * Control the auto negotiate process.\r
 111  */\r
 112 static void prvConfigurePHY( void );\r
 113 \r
 114 /*\r
 115  * Wait for a link to be established, then setup the PHY according to the link\r
 116  * parameters.\r
 117  */\r
 118 static long prvSetupLinkStatus( void );\r
 119 \r
 120 /*\r
 121  * Search the pool of buffers to find one that is free.  If a buffer is found\r
 122  * mark it as in use before returning its address.\r
 123  */\r
 124 static unsigned char *prvGetNextBuffer( void );\r
 125 \r
 126 /*\r
 127  * Return an allocated buffer to the pool of free buffers.\r
 128  */\r
 129 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 130 \r
 131 /*\r
 132  * Send lValue to the lPhyReg within the PHY.\r
 133  */\r
 134 static long prvWritePHY( long lPhyReg, long lValue );\r
 135 \r
 136 /*\r
 137  * Read a value from ucPhyReg within the PHY.  *plStatus will be set to\r
 138  * pdFALSE if there is an error.\r
 139  */\r
 140 static unsigned short prvReadPHY( unsigned char ucPhyReg, long *plStatus );\r
 141 \r
 142 /*-----------------------------------------------------------*/\r
 143 \r
 144 /* The semaphore used to wake the uIP task when data arrives. */\r
 145 extern xSemaphoreHandle xEMACSemaphore;\r
 146 \r
 147 /* Each ucBufferInUse index corresponds to a position in the pool of buffers.\r
 148 If the index contains a 1 then the buffer within pool is in use, if it\r
 149 contains a 0 then the buffer is free. */\r
 150 static unsigned char ucBufferInUse[ ETH_NUM_BUFFERS ] = { pdFALSE };\r
 151 \r
 152 /* The uip_buffer is not a fixed array, but instead gets pointed to the buffers\r
 153 allocated within this file. */\r
 154 unsigned char * uip_buf;\r
 155 \r
 156 /* Store the length of the data being sent so the data can be sent twice.  The\r
 157 value will be set back to 0 once the data has been sent twice. */\r
 158 static unsigned short usSendLen = 0;\r
 159 \r
 160 /*-----------------------------------------------------------*/\r
 161 \r
 162 long lEMACInit( void )\r
 163 {\r
 164 long lReturn = pdPASS;\r
 165 unsigned long ulID1, ulID2;\r
 166 \r
 167         /* Reset peripherals, configure port pins and registers. */\r
 168         prvSetupEMACHardware();\r
 169 \r
 170         /* Check the PHY part number is as expected. */\r
 171         ulID1 = prvReadPHY( PHY_REG_IDR1, &lReturn );\r
 172         ulID2 = prvReadPHY( PHY_REG_IDR2, &lReturn );\r
 173         if( ( (ulID1 << 16UL ) | ( ulID2 & 0xFFF0UL ) ) == DP83848C_ID )\r
 174         {\r
 175                 /* Set the Ethernet MAC Address registers */\r
 176                 EMAC->SA0 = ( configMAC_ADDR0 << 8 ) | configMAC_ADDR1;\r
 177                 EMAC->SA1 = ( configMAC_ADDR2 << 8 ) | configMAC_ADDR3;\r
 178                 EMAC->SA2 = ( configMAC_ADDR4 << 8 ) | configMAC_ADDR5;\r
 179 \r
 180                 /* Initialize Tx and Rx DMA Descriptors */\r
 181                 prvInitDescriptors();\r
 182 \r
 183                 /* Receive broadcast and perfect match packets */\r
 184                 EMAC->RxFilterCtrl = RFC_UCAST_EN | RFC_BCAST_EN | RFC_PERFECT_EN;\r
 185 \r
 186                 /* Setup the PHY. */\r
 187                 prvConfigurePHY();\r
 188         }\r
 189         else\r
 190         {\r
 191                 lReturn = pdFAIL;\r
 192         }\r
 193 \r
 194         /* Check the link status. */\r
 195         if( lReturn == pdPASS )\r
 196         {\r
 197                 lReturn = prvSetupLinkStatus();\r
 198         }\r
 199 \r
 200         if( lReturn == pdPASS )\r
 201         {\r
 202                 /* Initialise uip_buf to ensure it points somewhere valid. */\r
 203                 uip_buf = prvGetNextBuffer();\r
 204 \r
 205                 /* Reset all interrupts */\r
 206                 EMAC->IntClear = ( INT_RX_OVERRUN | INT_RX_ERR | INT_RX_FIN | INT_RX_DONE | INT_TX_UNDERRUN | INT_TX_ERR | INT_TX_FIN | INT_TX_DONE | INT_SOFT_INT | INT_WAKEUP );\r
 207 \r
 208                 /* Enable receive and transmit mode of MAC Ethernet core */\r
 209                 EMAC->Command |= ( CR_RX_EN | CR_TX_EN );\r
 210                 EMAC->MAC1 |= MAC1_REC_EN;\r
 211         }\r
 212 \r
 213         return lReturn;\r
 214 }\r
 215 /*-----------------------------------------------------------*/\r
 216 \r
 217 static unsigned char *prvGetNextBuffer( void )\r
 218 {\r
 219 long x;\r
 220 unsigned char *pucReturn = NULL;\r
 221 unsigned long ulAttempts = 0;\r
 222 \r
 223         while( pucReturn == NULL )\r
 224         {\r
 225                 /* Look through the buffers to find one that is not in use by\r
 226                 anything else. */\r
 227                 for( x = 0; x < ETH_NUM_BUFFERS; x++ )\r
 228                 {\r
 229                         if( ucBufferInUse[ x ] == pdFALSE )\r
 230                         {\r
 231                                 ucBufferInUse[ x ] = pdTRUE;\r
 232                                 pucReturn = ( unsigned char * ) ETH_BUF( x );\r
 233                                 break;\r
 234                         }\r
 235                 }\r
 236 \r
 237                 /* Was a buffer found? */\r
 238                 if( pucReturn == NULL )\r
 239                 {\r
 240                         ulAttempts++;\r
 241 \r
 242                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 243                         {\r
 244                                 break;\r
 245                         }\r
 246 \r
 247                         /* Wait then look again. */\r
 248                         vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 249                 }\r
 250         }\r
 251 \r
 252         return pucReturn;\r
 253 }\r
 254 /*-----------------------------------------------------------*/\r
 255 \r
 256 static void prvInitDescriptors( void )\r
 257 {\r
 258 long x, lNextBuffer = 0;\r
 259 \r
 260         for( x = 0; x < NUM_RX_FRAG; x++ )\r
 261         {\r
 262                 /* Allocate the next Ethernet buffer to this descriptor. */\r
 263                 RX_DESC_PACKET( x ) = ETH_BUF( lNextBuffer );\r
 264                 RX_DESC_CTRL( x ) = RCTRL_INT | ( ETH_FRAG_SIZE - 1 );\r
 265                 RX_STAT_INFO( x ) = 0;\r
 266                 RX_STAT_HASHCRC( x ) = 0;\r
 267 \r
 268                 /* The Ethernet buffer is now in use. */\r
 269                 ucBufferInUse[ lNextBuffer ] = pdTRUE;\r
 270                 lNextBuffer++;\r
 271         }\r
 272 \r
 273         /* Set EMAC Receive Descriptor Registers. */\r
 274         EMAC->RxDescriptor = RX_DESC_BASE;\r
 275         EMAC->RxStatus = RX_STAT_BASE;\r
 276         EMAC->RxDescriptorNumber = NUM_RX_FRAG - 1;\r
 277 \r
 278         /* Rx Descriptors Point to 0 */\r
 279         EMAC->RxConsumeIndex = 0;\r
 280 \r
 281         /* A buffer is not allocated to the Tx descriptors until they are actually\r
 282         used. */\r
 283         for( x = 0; x < NUM_TX_FRAG; x++ )\r
 284         {\r
 285                 TX_DESC_PACKET( x ) = ( unsigned long ) NULL;\r
 286                 TX_DESC_CTRL( x ) = 0;\r
 287                 TX_STAT_INFO( x ) = 0;\r
 288         }\r
 289 \r
 290         /* Set EMAC Transmit Descriptor Registers. */\r
 291         EMAC->TxDescriptor = TX_DESC_BASE;\r
 292         EMAC->TxStatus = TX_STAT_BASE;\r
 293         EMAC->TxDescriptorNumber = NUM_TX_FRAG - 1;\r
 294 \r
 295         /* Tx Descriptors Point to 0 */\r
 296         EMAC->TxProduceIndex = 0;\r
 297 }\r
 298 /*-----------------------------------------------------------*/\r
 299 \r
 300 static void prvSetupEMACHardware( void )\r
 301 {\r
 302 unsigned short us;\r
 303 long x, lDummy;\r
 304 \r
 305         /* Enable P1 Ethernet Pins. */\r
 306         PINCON->PINSEL2 = emacPINSEL2_VALUE;\r
 307         PINCON->PINSEL3 = ( PINCON->PINSEL3 & ~0x0000000F ) | 0x00000005;\r
 308 \r
 309         /* Power Up the EMAC controller. */\r
 310         SC->PCONP |= PCONP_PCENET;\r
 311         vTaskDelay( emacSHORT_DELAY );\r
 312 \r
 313         /* Reset all EMAC internal modules. */\r
 314         EMAC->MAC1 = MAC1_RES_TX | MAC1_RES_MCS_TX | MAC1_RES_RX | MAC1_RES_MCS_RX | MAC1_SIM_RES | MAC1_SOFT_RES;\r
 315         EMAC->Command = CR_REG_RES | CR_TX_RES | CR_RX_RES | CR_PASS_RUNT_FRM;\r
 316 \r
 317         /* A short delay after reset. */\r
 318         vTaskDelay( emacSHORT_DELAY );\r
 319 \r
 320         /* Initialize MAC control registers. */\r
 321         EMAC->MAC1 = MAC1_PASS_ALL;\r
 322         EMAC->MAC2 = MAC2_CRC_EN | MAC2_PAD_EN;\r
 323         EMAC->MAXF = ETH_MAX_FLEN;\r
 324         EMAC->CLRT = CLRT_DEF;\r
 325         EMAC->IPGR = IPGR_DEF;\r
 326 \r
 327         /* Enable Reduced MII interface. */\r
 328         EMAC->Command = CR_RMII | CR_PASS_RUNT_FRM;\r
 329 \r
 330         /* Reset Reduced MII Logic. */\r
 331         EMAC->SUPP = SUPP_RES_RMII;\r
 332         vTaskDelay( emacSHORT_DELAY );\r
 333         EMAC->SUPP = 0;\r
 334 \r
 335         /* Put the PHY in reset mode */\r
 336         prvWritePHY( PHY_REG_BMCR, MCFG_RES_MII );\r
 337         prvWritePHY( PHY_REG_BMCR, MCFG_RES_MII );\r
 338 \r
 339         /* Wait for hardware reset to end. */\r
 340         for( x = 0; x < 100; x++ )\r
 341         {\r
 342                 vTaskDelay( emacSHORT_DELAY * 5 );\r
 343                 us = prvReadPHY( PHY_REG_BMCR, &lDummy );\r
 344                 if( !( us & MCFG_RES_MII ) )\r
 345                 {\r
 346                         /* Reset complete */\r
 347                         break;\r
 348                 }\r
 349         }\r
 350 }\r
 351 /*-----------------------------------------------------------*/\r
 352 \r
 353 static void prvConfigurePHY( void )\r
 354 {\r
 355 unsigned short us;\r
 356 long x, lDummy;\r
 357 \r
 358         /* Auto negotiate the configuration. */\r
 359         if( prvWritePHY( PHY_REG_BMCR, PHY_AUTO_NEG ) )\r
 360         {\r
 361                 vTaskDelay( emacSHORT_DELAY * 5 );\r
 362 \r
 363                 for( x = 0; x < 10; x++ )\r
 364                 {\r
 365                         us = prvReadPHY( PHY_REG_BMSR, &lDummy );\r
 366 \r
 367                         if( us & PHY_AUTO_NEG_COMPLETE )\r
 368                         {\r
 369                                 break;\r
 370                         }\r
 371 \r
 372                         vTaskDelay( emacWAIT_FOR_LINK_TO_ESTABLISH );\r
 373                 }\r
 374         }\r
 375 }\r
 376 /*-----------------------------------------------------------*/\r
 377 \r
 378 static long prvSetupLinkStatus( void )\r
 379 {\r
 380 long lReturn = pdFAIL, x;\r
 381 unsigned short usLinkStatus;\r
 382 \r
 383         /* Wait with timeout for the link to be established. */\r
 384         for( x = 0; x < 10; x++ )\r
 385         {\r
 386                 usLinkStatus = prvReadPHY( PHY_REG_STS, &lReturn );\r
 387                 if( usLinkStatus & emacLINK_ESTABLISHED )\r
 388                 {\r
 389                         /* Link is established. */\r
 390                         lReturn = pdPASS;\r
 391                         break;\r
 392                 }\r
 393 \r
 394         vTaskDelay( emacWAIT_FOR_LINK_TO_ESTABLISH );\r
 395         }\r
 396 \r
 397         if( lReturn == pdPASS )\r
 398         {\r
 399                 /* Configure Full/Half Duplex mode. */\r
 400                 if( usLinkStatus & emacFULL_DUPLEX_ENABLED )\r
 401                 {\r
 402                         /* Full duplex is enabled. */\r
 403                         EMAC->MAC2 |= MAC2_FULL_DUP;\r
 404                         EMAC->Command |= CR_FULL_DUP;\r
 405                         EMAC->IPGT = IPGT_FULL_DUP;\r
 406                 }\r
 407                 else\r
 408                 {\r
 409                         /* Half duplex mode. */\r
 410                         EMAC->IPGT = IPGT_HALF_DUP;\r
 411                 }\r
 412 \r
 413                 /* Configure 100MBit/10MBit mode. */\r
 414                 if( usLinkStatus & emac10BASE_T_MODE )\r
 415                 {\r
 416                         /* 10MBit mode. */\r
 417                         EMAC->SUPP = 0;\r
 418                 }\r
 419                 else\r
 420                 {\r
 421                         /* 100MBit mode. */\r
 422                         EMAC->SUPP = SUPP_SPEED;\r
 423                 }\r
 424         }\r
 425 \r
 426         return lReturn;\r
 427 }\r
 428 /*-----------------------------------------------------------*/\r
 429 \r
 430 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 431 {\r
 432 unsigned long ul;\r
 433 \r
 434         /* Return a buffer to the pool of free buffers. */\r
 435         for( ul = 0; ul < ETH_NUM_BUFFERS; ul++ )\r
 436         {\r
 437                 if( ETH_BUF( ul ) == ( unsigned long ) pucBuffer )\r
 438                 {\r
 439                         ucBufferInUse[ ul ] = pdFALSE;\r
 440                         break;\r
 441                 }\r
 442         }\r
 443 }\r
 444 /*-----------------------------------------------------------*/\r
 445 \r
 446 unsigned long ulGetEMACRxData( void )\r
 447 {\r
 448 unsigned long ulLen = 0;\r
 449 long lIndex;\r
 450 \r
 451         if( EMAC->RxProduceIndex != EMAC->RxConsumeIndex )\r
 452         {\r
 453                 /* Mark the current buffer as free as uip_buf is going to be set to\r
 454                 the buffer that contains the received data. */\r
 455                 prvReturnBuffer( uip_buf );\r
 456 \r
 457                 ulLen = ( RX_STAT_INFO( EMAC->RxConsumeIndex ) & RINFO_SIZE ) - 3;\r
 458                 uip_buf = ( unsigned char * ) RX_DESC_PACKET( EMAC->RxConsumeIndex );\r
 459 \r
 460                 /* Allocate a new buffer to the descriptor. */\r
 461         RX_DESC_PACKET( EMAC->RxConsumeIndex ) = ( unsigned long ) prvGetNextBuffer();\r
 462 \r
 463                 /* Move the consume index onto the next position, ensuring it wraps to\r
 464                 the beginning at the appropriate place. */\r
 465                 lIndex = EMAC->RxConsumeIndex;\r
 466 \r
 467                 lIndex++;\r
 468                 if( lIndex >= NUM_RX_FRAG )\r
 469                 {\r
 470                         lIndex = 0;\r
 471                 }\r
 472 \r
 473                 EMAC->RxConsumeIndex = lIndex;\r
 474         }\r
 475 \r
 476         return ulLen;\r
 477 }\r
 478 /*-----------------------------------------------------------*/\r
 479 \r
 480 void vSendEMACTxData( unsigned short usTxDataLen )\r
 481 {\r
 482 unsigned long ulAttempts = 0UL;\r
 483 \r
 484         /* Check to see if the Tx descriptor is free, indicated by its buffer being\r
 485         NULL. */\r
 486         while( TX_DESC_PACKET( emacTX_DESC_INDEX ) != ( unsigned long ) NULL )\r
 487         {\r
 488                 /* Wait for the Tx descriptor to become available. */\r
 489                 vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 490 \r
 491                 ulAttempts++;\r
 492                 if( ulAttempts > emacBUFFER_WAIT_ATTEMPTS )\r
 493                 {\r
 494                         /* Something has gone wrong as the Tx descriptor is still in use.\r
 495                         Clear it down manually, the data it was sending will probably be\r
 496                         lost. */\r
 497                         prvReturnBuffer( ( unsigned char * ) TX_DESC_PACKET( emacTX_DESC_INDEX ) );\r
 498                         break;\r
 499                 }\r
 500         }\r
 501 \r
 502         /* Setup the Tx descriptor for transmission.  Remember the length of the\r
 503         data being sent so the second descriptor can be used to send it again from\r
 504         within the ISR. */\r
 505         usSendLen = usTxDataLen;\r
 506         TX_DESC_PACKET( emacTX_DESC_INDEX ) = ( unsigned long ) uip_buf;\r
 507         TX_DESC_CTRL( emacTX_DESC_INDEX ) = ( usTxDataLen | TCTRL_LAST | TCTRL_INT );\r
 508         EMAC->TxProduceIndex = ( emacTX_DESC_INDEX + 1 );\r
 509 \r
 510         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer. */\r
 511         uip_buf = prvGetNextBuffer();\r
 512 }\r
 513 /*-----------------------------------------------------------*/\r
 514 \r
 515 static long prvWritePHY( long lPhyReg, long lValue )\r
 516 {\r
 517 const long lMaxTime = 10;\r
 518 long x;\r
 519 \r
 520         EMAC->MADR = DP83848C_DEF_ADR | lPhyReg;\r
 521         EMAC->MWTD = lValue;\r
 522 \r
 523         x = 0;\r
 524         for( x = 0; x < lMaxTime; x++ )\r
 525         {\r
 526                 if( ( EMAC->MIND & MIND_BUSY ) == 0 )\r
 527                 {\r
 528                         /* Operation has finished. */\r
 529                         break;\r
 530                 }\r
 531 \r
 532                 vTaskDelay( emacSHORT_DELAY );\r
 533         }\r
 534 \r
 535         if( x < lMaxTime )\r
 536         {\r
 537                 return pdPASS;\r
 538         }\r
 539         else\r
 540         {\r
 541                 return pdFAIL;\r
 542         }\r
 543 }\r
 544 /*-----------------------------------------------------------*/\r
 545 \r
 546 static unsigned short prvReadPHY( unsigned char ucPhyReg, long *plStatus )\r
 547 {\r
 548 long x;\r
 549 const long lMaxTime = 10;\r
 550 \r
 551         EMAC->MADR = DP83848C_DEF_ADR | ucPhyReg;\r
 552         EMAC->MCMD = MCMD_READ;\r
 553 \r
 554         for( x = 0; x < lMaxTime; x++ )\r
 555         {\r
 556                 /* Operation has finished. */\r
 557                 if( ( EMAC->MIND & MIND_BUSY ) == 0 )\r
 558                 {\r
 559                         break;\r
 560                 }\r
 561 \r
 562                 vTaskDelay( emacSHORT_DELAY );\r
 563         }\r
 564 \r
 565         EMAC->MCMD = 0;\r
 566 \r
 567         if( x >= lMaxTime )\r
 568         {\r
 569                 *plStatus = pdFAIL;\r
 570         }\r
 571 \r
 572         return( EMAC->MRDD );\r
 573 }\r
 574 /*-----------------------------------------------------------*/\r
 575 \r
 576 void vEMAC_ISR( void )\r
 577 {\r
 578 unsigned long ulStatus;\r
 579 long lHigherPriorityTaskWoken = pdFALSE;\r
 580 \r
 581         ulStatus = EMAC->IntStatus;\r
 582 \r
 583         /* Clear the interrupt. */\r
 584         EMAC->IntClear = ulStatus;\r
 585 \r
 586         if( ulStatus & INT_RX_DONE )\r
 587         {\r
 588                 /* Ensure the uIP task is not blocked as data has arrived. */\r
 589                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 590         }\r
 591 \r
 592         if( ulStatus & INT_TX_DONE )\r
 593         {\r
 594                 if( usSendLen > 0 )\r
 595                 {\r
 596                         /* Send the data again, using the second descriptor.  As there are\r
 597                         only two descriptors the index is set back to 0. */\r
 598                         TX_DESC_PACKET( ( emacTX_DESC_INDEX + 1 ) ) = TX_DESC_PACKET( emacTX_DESC_INDEX );\r
 599                         TX_DESC_CTRL( ( emacTX_DESC_INDEX + 1 ) ) = ( usSendLen | TCTRL_LAST | TCTRL_INT );\r
 600                         EMAC->TxProduceIndex = ( emacTX_DESC_INDEX );\r
 601 \r
 602                         /* This is the second Tx so set usSendLen to 0 to indicate that the\r
 603                         Tx descriptors will be free again. */\r
 604                         usSendLen = 0UL;\r
 605                 }\r
 606                 else\r
 607                 {\r
 608                         /* The Tx buffer is no longer required. */\r
 609                         prvReturnBuffer( ( unsigned char * ) TX_DESC_PACKET( emacTX_DESC_INDEX ) );\r
 610             TX_DESC_PACKET( emacTX_DESC_INDEX ) = ( unsigned long ) NULL;\r
 611                 }\r
 612         }\r
 613 \r
 614         portEND_SWITCHING_ISR( lHigherPriorityTaskWoken );\r
 615 }\r