git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M0_Infineon_XMC1000_IAR_Keil_GCC/IAR_Specific/RegTest_IAR.s

   1 /*\r
   2     FreeRTOS V7.5.2 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65         RSEG    CODE:CODE(2)\r
  66         thumb\r
  67 \r
  68 \r
  69         EXTERN ulRegTest1LoopCounter\r
  70         EXTERN ulRegTest2LoopCounter\r
  71 \r
  72         PUBLIC vRegTest1Task\r
  73         PUBLIC vRegTest2Task\r
  74 \r
  75 /*-----------------------------------------------------------*/\r
  76 vRegTest1Task\r
  77 \r
  78         /* Fill the core registers with known values.  This is only done once. */\r
  79         movs r1, #101\r
  80         movs r2, #102\r
  81         movs r3, #103\r
  82         movs r4, #104\r
  83         movs r5, #105\r
  84         movs r6, #106\r
  85         movs r7, #107\r
  86         movs r0, #108\r
  87         mov      r8, r0\r
  88         movs r0, #109\r
  89         mov  r9, r0\r
  90         movs r0, #110\r
  91         mov      r10, r0\r
  92         movs r0, #111\r
  93         mov      r11, r0\r
  94         movs r0, #112\r
  95         mov  r12, r0\r
  96         movs r0, #100\r
  97 \r
  98 reg1_loop\r
  99         /* Repeatedly check that each register still contains the value written to\r
 100         it when the task started. */\r
 101         cmp     r0, #100\r
 102         bne     reg1_error_loop\r
 103         cmp     r1, #101\r
 104         bne     reg1_error_loop\r
 105         cmp     r2, #102\r
 106         bne     reg1_error_loop\r
 107         cmp r3, #103\r
 108         bne     reg1_error_loop\r
 109         cmp     r4, #104\r
 110         bne     reg1_error_loop\r
 111         cmp     r5, #105\r
 112         bne     reg1_error_loop\r
 113         cmp     r6, #106\r
 114         bne     reg1_error_loop\r
 115         cmp     r7, #107\r
 116         bne     reg1_error_loop\r
 117         movs r0, #108\r
 118         cmp     r8, r0\r
 119         bne     reg1_error_loop\r
 120         movs r0, #109\r
 121         cmp     r9, r0\r
 122         bne     reg1_error_loop\r
 123         movs r0, #110\r
 124         cmp     r10, r0\r
 125         bne     reg1_error_loop\r
 126         movs r0, #111\r
 127         cmp     r11, r0\r
 128         bne     reg1_error_loop\r
 129         movs r0, #112\r
 130         cmp     r12, r0\r
 131         bne     reg1_error_loop\r
 132 \r
 133         /* Everything passed, increment the loop counter. */\r
 134         push { r1 }\r
 135         ldr     r0, =ulRegTest1LoopCounter\r
 136         ldr r1, [r0]\r
 137         adds r1, r1, #1\r
 138         str r1, [r0]\r
 139 \r
 140         /* Yield to increase test coverage. */\r
 141         movs r0, #0x01\r
 142         ldr r1, =0xe000ed04 /* NVIC_INT_CTRL */\r
 143         lsls r0 ,r0, #28 /* Shift to PendSV bit */\r
 144         str r0, [r1]\r
 145         dsb\r
 146         pop { r1 }\r
 147 \r
 148         /* Start again. */\r
 149         movs r0, #100\r
 150         b reg1_loop\r
 151 \r
 152 reg1_error_loop\r
 153         /* If this line is hit then there was an error in a core register value.\r
 154         The loop ensures the loop counter stops incrementing. */\r
 155         b reg1_error_loop\r
 156         nop\r
 157 \r
 158 \r
 159 \r
 160 vRegTest2Task\r
 161 \r
 162         /* Fill the core registers with known values.  This is only done once. */\r
 163         movs r1, #1\r
 164         movs r2, #2\r
 165         movs r3, #3\r
 166         movs r4, #4\r
 167         movs r5, #5\r
 168         movs r6, #6\r
 169         movs r7, #7\r
 170         movs r0, #8\r
 171         mov     r8, r0\r
 172         movs r0, #9\r
 173         mov r9, r0\r
 174         movs r0, #10\r
 175         mov     r10, r0\r
 176         movs r0, #11\r
 177         mov     r11, r0\r
 178         movs r0, #12\r
 179         mov r12, r0\r
 180         movs r0, #10\r
 181 \r
 182 reg2_loop\r
 183         /* Repeatedly check that each register still contains the value written to\r
 184         it when the task started. */\r
 185         cmp     r0, #10\r
 186         bne     reg2_error_loop\r
 187         cmp     r1, #1\r
 188         bne     reg2_error_loop\r
 189         cmp     r2, #2\r
 190         bne     reg2_error_loop\r
 191         cmp r3, #3\r
 192         bne     reg2_error_loop\r
 193         cmp     r4, #4\r
 194         bne     reg2_error_loop\r
 195         cmp     r5, #5\r
 196         bne     reg2_error_loop\r
 197         cmp     r6, #6\r
 198         bne     reg2_error_loop\r
 199         cmp     r7, #7\r
 200         bne     reg2_error_loop\r
 201         movs r0, #8\r
 202         cmp     r8, r0\r
 203         bne     reg2_error_loop\r
 204         movs r0, #9\r
 205         cmp     r9, r0\r
 206         bne     reg2_error_loop\r
 207         movs r0, #10\r
 208         cmp     r10, r0\r
 209         bne     reg2_error_loop\r
 210         movs r0, #11\r
 211         cmp     r11, r0\r
 212         bne     reg2_error_loop\r
 213         movs r0, #12\r
 214         cmp     r12, r0\r
 215         bne     reg2_error_loop\r
 216 \r
 217         /* Everything passed, increment the loop counter. */\r
 218         push { r1 }\r
 219         ldr     r0, =ulRegTest2LoopCounter\r
 220         ldr r1, [r0]\r
 221         adds r1, r1, #1\r
 222         str r1, [r0]\r
 223         pop { r1 }\r
 224 \r
 225         /* Start again. */\r
 226         movs r0, #10\r
 227         b reg2_loop\r
 228 \r
 229 reg2_error_loop\r
 230         ;/* If this line is hit then there was an error in a core register value.\r
 231         ;The loop ensures the loop counter stops incrementing. */\r
 232         b reg2_error_loop\r
 233         nop\r
 234 \r
 235         END\r