git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M4F_MSP432_LaunchPad_IAR_CCS_Keil/Full_Demo/RegTest.asm

   1 ;/*\r
   2 ; * FreeRTOS Kernel V10.0.0\r
   3 ; * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4 ; *\r
   5 ; * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6 ; * this software and associated documentation files (the "Software"), to deal in\r
   7 ; * the Software without restriction, including without limitation the rights to\r
   8 ; * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9 ; * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10 ; * subject to the following conditions:\r
  11 ; *\r
  12 ; * The above copyright notice and this permission notice shall be included in all\r
  13 ; * copies or substantial portions of the Software. If you wish to use our Amazon\r
  14 ; * FreeRTOS name, please do so in a fair use way that does not cause confusion.\r
  15 ; *\r
  16 ; * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  17 ; * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  18 ; * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  19 ; * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  20 ; * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  21 ; * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  22 ; *\r
  23 ; * http://www.FreeRTOS.org\r
  24 ; * http://aws.amazon.com/freertos\r
  25 ; *\r
  26 ; * 1 tab == 4 spaces!\r
  27 ; */\r
  28 \r
  29 \r
  30         .thumb\r
  31 \r
  32         .ref ulRegTest1LoopCounter\r
  33         .ref ulRegTest2LoopCounter\r
  34 \r
  35         .def vRegTest1Implementation\r
  36         .def vRegTest2Implementation\r
  37 \r
  38 ulRegTest1LoopCounterConst:     .word   ulRegTest1LoopCounter\r
  39 ulRegTest2LoopCounterConst:     .word   ulRegTest2LoopCounter\r
  40 ulNVIC_INT_CTRL:                        .word   0xe000ed04\r
  41 ;/*-----------------------------------------------------------*/\r
  42         .align 4\r
  43 vRegTest1Implementation: .asmfunc\r
  44 \r
  45         ;/* Fill the core registers with known values. */\r
  46         mov r0, #100\r
  47         mov r1, #101\r
  48         mov r2, #102\r
  49         mov r3, #103\r
  50         mov     r4, #104\r
  51         mov     r5, #105\r
  52         mov     r6, #106\r
  53         mov r7, #107\r
  54         mov     r8, #108\r
  55         mov     r9, #109\r
  56         mov     r10, #110\r
  57         mov     r11, #111\r
  58         mov r12, #112\r
  59 \r
  60         ;/* Fill the VFP registers with known values. */\r
  61         vmov d0, r0, r1\r
  62         vmov d1, r2, r3\r
  63         vmov d2, r4, r5\r
  64         vmov d3, r6, r7\r
  65         vmov d4, r8, r9\r
  66         vmov d5, r10, r11\r
  67         vmov d6, r0, r1\r
  68         vmov d7, r2, r3\r
  69         vmov d8, r4, r5\r
  70         vmov d9, r6, r7\r
  71         vmov d10, r8, r9\r
  72         vmov d11, r10, r11\r
  73         vmov d12, r0, r1\r
  74         vmov d13, r2, r3\r
  75         vmov d14, r4, r5\r
  76         vmov d15, r6, r7\r
  77 \r
  78 reg1_loop:\r
  79         ;/* Check all the VFP registers still contain the values set above.\r
  80         ;First save registers that are clobbered by the test. */\r
  81         push { r0-r1 }\r
  82 \r
  83         vmov r0, r1, d0\r
  84         cmp r0, #100\r
  85         bne reg1_error_loopf\r
  86         cmp r1, #101\r
  87         bne reg1_error_loopf\r
  88         vmov r0, r1, d1\r
  89         cmp r0, #102\r
  90         bne reg1_error_loopf\r
  91         cmp r1, #103\r
  92         bne reg1_error_loopf\r
  93         vmov r0, r1, d2\r
  94         cmp r0, #104\r
  95         bne reg1_error_loopf\r
  96         cmp r1, #105\r
  97         bne reg1_error_loopf\r
  98         vmov r0, r1, d3\r
  99         cmp r0, #106\r
 100         bne reg1_error_loopf\r
 101         cmp r1, #107\r
 102         bne reg1_error_loopf\r
 103         vmov r0, r1, d4\r
 104         cmp r0, #108\r
 105         bne reg1_error_loopf\r
 106         cmp r1, #109\r
 107         bne reg1_error_loopf\r
 108         vmov r0, r1, d5\r
 109         cmp r0, #110\r
 110         bne reg1_error_loopf\r
 111         cmp r1, #111\r
 112         bne reg1_error_loopf\r
 113         vmov r0, r1, d6\r
 114         cmp r0, #100\r
 115         bne reg1_error_loopf\r
 116         cmp r1, #101\r
 117         bne reg1_error_loopf\r
 118         vmov r0, r1, d7\r
 119         cmp r0, #102\r
 120         bne reg1_error_loopf\r
 121         cmp r1, #103\r
 122         bne reg1_error_loopf\r
 123         vmov r0, r1, d8\r
 124         cmp r0, #104\r
 125         bne reg1_error_loopf\r
 126         cmp r1, #105\r
 127         bne reg1_error_loopf\r
 128         vmov r0, r1, d9\r
 129         cmp r0, #106\r
 130         bne reg1_error_loopf\r
 131         cmp r1, #107\r
 132         bne reg1_error_loopf\r
 133         vmov r0, r1, d10\r
 134         cmp r0, #108\r
 135         bne reg1_error_loopf\r
 136         cmp r1, #109\r
 137         bne reg1_error_loopf\r
 138         vmov r0, r1, d11\r
 139         cmp r0, #110\r
 140         bne reg1_error_loopf\r
 141         cmp r1, #111\r
 142         bne reg1_error_loopf\r
 143         vmov r0, r1, d12\r
 144         cmp r0, #100\r
 145         bne reg1_error_loopf\r
 146         cmp r1, #101\r
 147         bne reg1_error_loopf\r
 148         vmov r0, r1, d13\r
 149         cmp r0, #102\r
 150         bne reg1_error_loopf\r
 151         cmp r1, #103\r
 152         bne reg1_error_loopf\r
 153         vmov r0, r1, d14\r
 154         cmp r0, #104\r
 155         bne reg1_error_loopf\r
 156         cmp r1, #105\r
 157         bne reg1_error_loopf\r
 158         vmov r0, r1, d15\r
 159         cmp r0, #106\r
 160         bne reg1_error_loopf\r
 161         cmp r1, #107\r
 162         bne reg1_error_loopf\r
 163 \r
 164         ;/* Restore the registers that were clobbered by the test. */\r
 165         pop {r0-r1}\r
 166 \r
 167         ;/* VFP register test passed.  Jump to the core register test. */\r
 168         b reg1_loopf_pass\r
 169 \r
 170 reg1_error_loopf:\r
 171         ;/* If this line is hit then a VFP register value was found to be\r
 172         ;incorrect. */\r
 173         b reg1_error_loopf\r
 174 \r
 175 reg1_loopf_pass:\r
 176 \r
 177         cmp     r0, #100\r
 178         bne     reg1_error_loop\r
 179         cmp     r1, #101\r
 180         bne     reg1_error_loop\r
 181         cmp     r2, #102\r
 182         bne     reg1_error_loop\r
 183         cmp r3, #103\r
 184         bne     reg1_error_loop\r
 185         cmp     r4, #104\r
 186         bne     reg1_error_loop\r
 187         cmp     r5, #105\r
 188         bne     reg1_error_loop\r
 189         cmp     r6, #106\r
 190         bne     reg1_error_loop\r
 191         cmp     r7, #107\r
 192         bne     reg1_error_loop\r
 193         cmp     r8, #108\r
 194         bne     reg1_error_loop\r
 195         cmp     r9, #109\r
 196         bne     reg1_error_loop\r
 197         cmp     r10, #110\r
 198         bne     reg1_error_loop\r
 199         cmp     r11, #111\r
 200         bne     reg1_error_loop\r
 201         cmp     r12, #112\r
 202         bne     reg1_error_loop\r
 203 \r
 204         ;/* Everything passed, increment the loop counter. */\r
 205         push { r0-r1 }\r
 206         ldr     r0, ulRegTest1LoopCounterConst\r
 207         ldr r1, [r0]\r
 208         adds r1, r1, #1\r
 209         str r1, [r0]\r
 210         pop { r0-r1 }\r
 211 \r
 212         ;/* Start again. */\r
 213         b reg1_loop\r
 214 \r
 215 reg1_error_loop:\r
 216         ;/* If this line is hit then there was an error in a core register value.\r
 217         ;The loop ensures the loop counter stops incrementing. */\r
 218         b reg1_error_loop\r
 219         .endasmfunc\r
 220 \r
 221 ;/*-----------------------------------------------------------*/\r
 222 \r
 223         .align 4\r
 224 vRegTest2Implementation: .asmfunc\r
 225 \r
 226         ;/* Set all the core registers to known values. */\r
 227         mov r0, #-1\r
 228         mov r1, #1\r
 229         mov r2, #2\r
 230         mov r3, #3\r
 231         mov     r4, #4\r
 232         mov     r5, #5\r
 233         mov     r6, #6\r
 234         mov r7, #7\r
 235         mov     r8, #8\r
 236         mov     r9, #9\r
 237         mov     r10, #10\r
 238         mov     r11, #11\r
 239         mov r12, #12\r
 240 \r
 241         ;/* Set all the VFP to known values. */\r
 242         vmov d0, r0, r1\r
 243         vmov d1, r2, r3\r
 244         vmov d2, r4, r5\r
 245         vmov d3, r6, r7\r
 246         vmov d4, r8, r9\r
 247         vmov d5, r10, r11\r
 248         vmov d6, r0, r1\r
 249         vmov d7, r2, r3\r
 250         vmov d8, r4, r5\r
 251         vmov d9, r6, r7\r
 252         vmov d10, r8, r9\r
 253         vmov d11, r10, r11\r
 254         vmov d12, r0, r1\r
 255         vmov d13, r2, r3\r
 256         vmov d14, r4, r5\r
 257         vmov d15, r6, r7\r
 258 \r
 259 reg2_loop:\r
 260 \r
 261         ;/* Check all the VFP registers still contain the values set above.\r
 262         ;First save registers that are clobbered by the test. */\r
 263         push { r0-r1 }\r
 264 \r
 265         vmov r0, r1, d0\r
 266         cmp r0, #-1\r
 267         bne reg2_error_loopf\r
 268         cmp r1, #1\r
 269         bne reg2_error_loopf\r
 270         vmov r0, r1, d1\r
 271         cmp r0, #2\r
 272         bne reg2_error_loopf\r
 273         cmp r1, #3\r
 274         bne reg2_error_loopf\r
 275         vmov r0, r1, d2\r
 276         cmp r0, #4\r
 277         bne reg2_error_loopf\r
 278         cmp r1, #5\r
 279         bne reg2_error_loopf\r
 280         vmov r0, r1, d3\r
 281         cmp r0, #6\r
 282         bne reg2_error_loopf\r
 283         cmp r1, #7\r
 284         bne reg2_error_loopf\r
 285         vmov r0, r1, d4\r
 286         cmp r0, #8\r
 287         bne reg2_error_loopf\r
 288         cmp r1, #9\r
 289         bne reg2_error_loopf\r
 290         vmov r0, r1, d5\r
 291         cmp r0, #10\r
 292         bne reg2_error_loopf\r
 293         cmp r1, #11\r
 294         bne reg2_error_loopf\r
 295         vmov r0, r1, d6\r
 296         cmp r0, #-1\r
 297         bne reg2_error_loopf\r
 298         cmp r1, #1\r
 299         bne reg2_error_loopf\r
 300         vmov r0, r1, d7\r
 301         cmp r0, #2\r
 302         bne reg2_error_loopf\r
 303         cmp r1, #3\r
 304         bne reg2_error_loopf\r
 305         vmov r0, r1, d8\r
 306         cmp r0, #4\r
 307         bne reg2_error_loopf\r
 308         cmp r1, #5\r
 309         bne reg2_error_loopf\r
 310         vmov r0, r1, d9\r
 311         cmp r0, #6\r
 312         bne reg2_error_loopf\r
 313         cmp r1, #7\r
 314         bne reg2_error_loopf\r
 315         vmov r0, r1, d10\r
 316         cmp r0, #8\r
 317         bne reg2_error_loopf\r
 318         cmp r1, #9\r
 319         bne reg2_error_loopf\r
 320         vmov r0, r1, d11\r
 321         cmp r0, #10\r
 322         bne reg2_error_loopf\r
 323         cmp r1, #11\r
 324         bne reg2_error_loopf\r
 325         vmov r0, r1, d12\r
 326         cmp r0, #-1\r
 327         bne reg2_error_loopf\r
 328         cmp r1, #1\r
 329         bne reg2_error_loopf\r
 330         vmov r0, r1, d13\r
 331         cmp r0, #2\r
 332         bne reg2_error_loopf\r
 333         cmp r1, #3\r
 334         bne reg2_error_loopf\r
 335         vmov r0, r1, d14\r
 336         cmp r0, #4\r
 337         bne reg2_error_loopf\r
 338         cmp r1, #5\r
 339         bne reg2_error_loopf\r
 340         vmov r0, r1, d15\r
 341         cmp r0, #6\r
 342         bne reg2_error_loopf\r
 343         cmp r1, #7\r
 344         bne reg2_error_loopf\r
 345 \r
 346         ;/* Restore the registers that were clobbered by the test. */\r
 347         pop {r0-r1}\r
 348 \r
 349         ;/* VFP register test passed.  Jump to the core register test. */\r
 350         b reg2_loopf_pass\r
 351 \r
 352 reg2_error_loopf\r
 353         ;/* If this line is hit then a VFP register value was found to be\r
 354         ;incorrect. */\r
 355         b reg2_error_loopf\r
 356 \r
 357 reg2_loopf_pass\r
 358 \r
 359         cmp     r0, #-1\r
 360         bne     reg2_error_loop\r
 361         cmp     r1, #1\r
 362         bne     reg2_error_loop\r
 363         cmp     r2, #2\r
 364         bne     reg2_error_loop\r
 365         cmp r3, #3\r
 366         bne     reg2_error_loop\r
 367         cmp     r4, #4\r
 368         bne     reg2_error_loop\r
 369         cmp     r5, #5\r
 370         bne     reg2_error_loop\r
 371         cmp     r6, #6\r
 372         bne     reg2_error_loop\r
 373         cmp     r7, #7\r
 374         bne     reg2_error_loop\r
 375         cmp     r8, #8\r
 376         bne     reg2_error_loop\r
 377         cmp     r9, #9\r
 378         bne     reg2_error_loop\r
 379         cmp     r10, #10\r
 380         bne     reg2_error_loop\r
 381         cmp     r11, #11\r
 382         bne     reg2_error_loop\r
 383         cmp     r12, #12\r
 384         bne     reg2_error_loop\r
 385 \r
 386         ;/* Increment the loop counter to indicate this test is still functioning\r
 387         ;correctly. */\r
 388         push { r0-r1 }\r
 389         ldr     r0, ulRegTest2LoopCounterConst\r
 390         ldr r1, [r0]\r
 391         adds r1, r1, #1\r
 392         str r1, [r0]\r
 393 \r
 394         ;/* Yield to increase test coverage. */\r
 395         movs r0, #0x01\r
 396         ldr r1, ulNVIC_INT_CTRL\r
 397         lsl r0, r0, #28 ;/* Shift to PendSV bit */\r
 398         str r0, [r1]\r
 399         dsb\r
 400 \r
 401         pop { r0-r1 }\r
 402 \r
 403         ;/* Start again. */\r
 404         b reg2_loop\r
 405 \r
 406 reg2_error_loop:\r
 407         ;/* If this line is hit then there was an error in a core register value.\r
 408         ;This loop ensures the loop counter variable stops incrementing. */\r
 409         b reg2_error_loop\r
 410 \r
 411 ;/*-----------------------------------------------------------*/\r
 412 \r
 413         .end\r