git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M4F_STM32F407ZG-SK/Libraries/STM32F4xx_StdPeriph_Driver/inc/stm32f4xx_dma.h

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32f4xx_dma.h\r
   4   * @author  MCD Application Team\r
   5   * @version V1.0.0\r
   6   * @date    30-September-2011\r
   7   * @brief   This file contains all the functions prototypes for the DMA firmware \r
   8   *          library.\r
   9   ******************************************************************************\r
  10   * @attention\r
  11   *\r
  12   * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS\r
  13   * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE\r
  14   * TIME. AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY\r
  15   * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING\r
  16   * FROM THE CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE\r
  17   * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.\r
  18   *\r
  19   * <h2><center>&copy; COPYRIGHT 2011 STMicroelectronics</center></h2>\r
  20   ******************************************************************************  \r
  21   */ \r
  22 \r
  23 /* Define to prevent recursive inclusion -------------------------------------*/\r
  24 #ifndef __STM32F4xx_DMA_H\r
  25 #define __STM32F4xx_DMA_H\r
  26 \r
  27 #ifdef __cplusplus\r
  28  extern "C" {\r
  29 #endif\r
  30 \r
  31 /* Includes ------------------------------------------------------------------*/\r
  32 #include "stm32f4xx.h"\r
  33 \r
  34 /** @addtogroup STM32F4xx_StdPeriph_Driver\r
  35   * @{\r
  36   */\r
  37 \r
  38 /** @addtogroup DMA\r
  39   * @{\r
  40   */\r
  41 \r
  42 /* Exported types ------------------------------------------------------------*/\r
  43 \r
  44 /** \r
  45   * @brief  DMA Init structure definition\r
  46   */\r
  47 \r
  48 typedef struct\r
  49 {\r
  50   uint32_t DMA_Channel;            /*!< Specifies the channel used for the specified stream. \r
  51                                         This parameter can be a value of @ref DMA_channel */\r
  52  \r
  53   uint32_t DMA_PeripheralBaseAddr; /*!< Specifies the peripheral base address for DMAy Streamx. */\r
  54 \r
  55   uint32_t DMA_Memory0BaseAddr;    /*!< Specifies the memory 0 base address for DMAy Streamx. \r
  56                                         This memory is the default memory used when double buffer mode is\r
  57                                         not enabled. */\r
  58 \r
  59   uint32_t DMA_DIR;                /*!< Specifies if the data will be transferred from memory to peripheral, \r
  60                                         from memory to memory or from peripheral to memory.\r
  61                                         This parameter can be a value of @ref DMA_data_transfer_direction */\r
  62 \r
  63   uint32_t DMA_BufferSize;         /*!< Specifies the buffer size, in data unit, of the specified Stream. \r
  64                                         The data unit is equal to the configuration set in DMA_PeripheralDataSize\r
  65                                         or DMA_MemoryDataSize members depending in the transfer direction. */\r
  66 \r
  67   uint32_t DMA_PeripheralInc;      /*!< Specifies whether the Peripheral address register should be incremented or not.\r
  68                                         This parameter can be a value of @ref DMA_peripheral_incremented_mode */\r
  69 \r
  70   uint32_t DMA_MemoryInc;          /*!< Specifies whether the memory address register should be incremented or not.\r
  71                                         This parameter can be a value of @ref DMA_memory_incremented_mode */\r
  72 \r
  73   uint32_t DMA_PeripheralDataSize; /*!< Specifies the Peripheral data width.\r
  74                                         This parameter can be a value of @ref DMA_peripheral_data_size */\r
  75 \r
  76   uint32_t DMA_MemoryDataSize;     /*!< Specifies the Memory data width.\r
  77                                         This parameter can be a value of @ref DMA_memory_data_size */\r
  78 \r
  79   uint32_t DMA_Mode;               /*!< Specifies the operation mode of the DMAy Streamx.\r
  80                                         This parameter can be a value of @ref DMA_circular_normal_mode\r
  81                                         @note The circular buffer mode cannot be used if the memory-to-memory\r
  82                                               data transfer is configured on the selected Stream */\r
  83 \r
  84   uint32_t DMA_Priority;           /*!< Specifies the software priority for the DMAy Streamx.\r
  85                                         This parameter can be a value of @ref DMA_priority_level */\r
  86 \r
  87   uint32_t DMA_FIFOMode;          /*!< Specifies if the FIFO mode or Direct mode will be used for the specified Stream.\r
  88                                         This parameter can be a value of @ref DMA_fifo_direct_mode\r
  89                                         @note The Direct mode (FIFO mode disabled) cannot be used if the \r
  90                                                memory-to-memory data transfer is configured on the selected Stream */\r
  91 \r
  92   uint32_t DMA_FIFOThreshold;      /*!< Specifies the FIFO threshold level.\r
  93                                         This parameter can be a value of @ref DMA_fifo_threshold_level */\r
  94 \r
  95   uint32_t DMA_MemoryBurst;        /*!< Specifies the Burst transfer configuration for the memory transfers. \r
  96                                         It specifies the amount of data to be transferred in a single non interruptable \r
  97                                         transaction. This parameter can be a value of @ref DMA_memory_burst \r
  98                                         @note The burst mode is possible only if the address Increment mode is enabled. */\r
  99 \r
 100   uint32_t DMA_PeripheralBurst;    /*!< Specifies the Burst transfer configuration for the peripheral transfers. \r
 101                                         It specifies the amount of data to be transferred in a single non interruptable \r
 102                                         transaction. This parameter can be a value of @ref DMA_peripheral_burst\r
 103                                         @note The burst mode is possible only if the address Increment mode is enabled. */  \r
 104 }DMA_InitTypeDef;\r
 105 \r
 106 /* Exported constants --------------------------------------------------------*/\r
 107 \r
 108 /** @defgroup DMA_Exported_Constants\r
 109   * @{\r
 110   */\r
 111 \r
 112 #define IS_DMA_ALL_PERIPH(PERIPH) (((PERIPH) == DMA1_Stream0) || \\r
 113                                    ((PERIPH) == DMA1_Stream1) || \\r
 114                                    ((PERIPH) == DMA1_Stream2) || \\r
 115                                    ((PERIPH) == DMA1_Stream3) || \\r
 116                                    ((PERIPH) == DMA1_Stream4) || \\r
 117                                    ((PERIPH) == DMA1_Stream5) || \\r
 118                                    ((PERIPH) == DMA1_Stream6) || \\r
 119                                    ((PERIPH) == DMA1_Stream7) || \\r
 120                                    ((PERIPH) == DMA2_Stream0) || \\r
 121                                    ((PERIPH) == DMA2_Stream1) || \\r
 122                                    ((PERIPH) == DMA2_Stream2) || \\r
 123                                    ((PERIPH) == DMA2_Stream3) || \\r
 124                                    ((PERIPH) == DMA2_Stream4) || \\r
 125                                    ((PERIPH) == DMA2_Stream5) || \\r
 126                                    ((PERIPH) == DMA2_Stream6) || \\r
 127                                    ((PERIPH) == DMA2_Stream7))\r
 128 \r
 129 #define IS_DMA_ALL_CONTROLLER(CONTROLLER) (((CONTROLLER) == DMA1) || \\r
 130                                            ((CONTROLLER) == DMA2))\r
 131 \r
 132 /** @defgroup DMA_channel \r
 133   * @{\r
 134   */ \r
 135 #define DMA_Channel_0                     ((uint32_t)0x00000000)\r
 136 #define DMA_Channel_1                     ((uint32_t)0x02000000)\r
 137 #define DMA_Channel_2                     ((uint32_t)0x04000000)\r
 138 #define DMA_Channel_3                     ((uint32_t)0x06000000)\r
 139 #define DMA_Channel_4                     ((uint32_t)0x08000000)\r
 140 #define DMA_Channel_5                     ((uint32_t)0x0A000000)\r
 141 #define DMA_Channel_6                     ((uint32_t)0x0C000000)\r
 142 #define DMA_Channel_7                     ((uint32_t)0x0E000000)\r
 143 \r
 144 #define IS_DMA_CHANNEL(CHANNEL) (((CHANNEL) == DMA_Channel_0) || \\r
 145                                  ((CHANNEL) == DMA_Channel_1) || \\r
 146                                  ((CHANNEL) == DMA_Channel_2) || \\r
 147                                  ((CHANNEL) == DMA_Channel_3) || \\r
 148                                  ((CHANNEL) == DMA_Channel_4) || \\r
 149                                  ((CHANNEL) == DMA_Channel_5) || \\r
 150                                  ((CHANNEL) == DMA_Channel_6) || \\r
 151                                  ((CHANNEL) == DMA_Channel_7))\r
 152 /**\r
 153   * @}\r
 154   */ \r
 155 \r
 156 \r
 157 /** @defgroup DMA_data_transfer_direction \r
 158   * @{\r
 159   */ \r
 160 #define DMA_DIR_PeripheralToMemory        ((uint32_t)0x00000000)\r
 161 #define DMA_DIR_MemoryToPeripheral        ((uint32_t)0x00000040) \r
 162 #define DMA_DIR_MemoryToMemory            ((uint32_t)0x00000080)\r
 163 \r
 164 #define IS_DMA_DIRECTION(DIRECTION) (((DIRECTION) == DMA_DIR_PeripheralToMemory ) || \\r
 165                                      ((DIRECTION) == DMA_DIR_MemoryToPeripheral)  || \\r
 166                                      ((DIRECTION) == DMA_DIR_MemoryToMemory)) \r
 167 /**\r
 168   * @}\r
 169   */ \r
 170 \r
 171 \r
 172 /** @defgroup DMA_data_buffer_size \r
 173   * @{\r
 174   */ \r
 175 #define IS_DMA_BUFFER_SIZE(SIZE) (((SIZE) >= 0x1) && ((SIZE) < 0x10000))\r
 176 /**\r
 177   * @}\r
 178   */ \r
 179 \r
 180 \r
 181 /** @defgroup DMA_peripheral_incremented_mode \r
 182   * @{\r
 183   */ \r
 184 #define DMA_PeripheralInc_Enable          ((uint32_t)0x00000200)\r
 185 #define DMA_PeripheralInc_Disable         ((uint32_t)0x00000000)\r
 186 \r
 187 #define IS_DMA_PERIPHERAL_INC_STATE(STATE) (((STATE) == DMA_PeripheralInc_Enable) || \\r
 188                                             ((STATE) == DMA_PeripheralInc_Disable))\r
 189 /**\r
 190   * @}\r
 191   */ \r
 192 \r
 193 \r
 194 /** @defgroup DMA_memory_incremented_mode \r
 195   * @{\r
 196   */ \r
 197 #define DMA_MemoryInc_Enable              ((uint32_t)0x00000400)\r
 198 #define DMA_MemoryInc_Disable             ((uint32_t)0x00000000)\r
 199 \r
 200 #define IS_DMA_MEMORY_INC_STATE(STATE) (((STATE) == DMA_MemoryInc_Enable) || \\r
 201                                         ((STATE) == DMA_MemoryInc_Disable))\r
 202 /**\r
 203   * @}\r
 204   */ \r
 205 \r
 206 \r
 207 /** @defgroup DMA_peripheral_data_size \r
 208   * @{\r
 209   */ \r
 210 #define DMA_PeripheralDataSize_Byte       ((uint32_t)0x00000000) \r
 211 #define DMA_PeripheralDataSize_HalfWord   ((uint32_t)0x00000800) \r
 212 #define DMA_PeripheralDataSize_Word       ((uint32_t)0x00001000)\r
 213 \r
 214 #define IS_DMA_PERIPHERAL_DATA_SIZE(SIZE) (((SIZE) == DMA_PeripheralDataSize_Byte)  || \\r
 215                                            ((SIZE) == DMA_PeripheralDataSize_HalfWord) || \\r
 216                                            ((SIZE) == DMA_PeripheralDataSize_Word))\r
 217 /**\r
 218   * @}\r
 219   */ \r
 220 \r
 221 \r
 222 /** @defgroup DMA_memory_data_size \r
 223   * @{\r
 224   */ \r
 225 #define DMA_MemoryDataSize_Byte           ((uint32_t)0x00000000) \r
 226 #define DMA_MemoryDataSize_HalfWord       ((uint32_t)0x00002000) \r
 227 #define DMA_MemoryDataSize_Word           ((uint32_t)0x00004000)\r
 228 \r
 229 #define IS_DMA_MEMORY_DATA_SIZE(SIZE) (((SIZE) == DMA_MemoryDataSize_Byte)  || \\r
 230                                        ((SIZE) == DMA_MemoryDataSize_HalfWord) || \\r
 231                                        ((SIZE) == DMA_MemoryDataSize_Word ))\r
 232 /**\r
 233   * @}\r
 234   */ \r
 235 \r
 236 \r
 237 /** @defgroup DMA_circular_normal_mode \r
 238   * @{\r
 239   */ \r
 240 #define DMA_Mode_Normal                   ((uint32_t)0x00000000) \r
 241 #define DMA_Mode_Circular                 ((uint32_t)0x00000100)\r
 242 \r
 243 #define IS_DMA_MODE(MODE) (((MODE) == DMA_Mode_Normal ) || \\r
 244                            ((MODE) == DMA_Mode_Circular)) \r
 245 /**\r
 246   * @}\r
 247   */ \r
 248 \r
 249 \r
 250 /** @defgroup DMA_priority_level \r
 251   * @{\r
 252   */ \r
 253 #define DMA_Priority_Low                  ((uint32_t)0x00000000)\r
 254 #define DMA_Priority_Medium               ((uint32_t)0x00010000) \r
 255 #define DMA_Priority_High                 ((uint32_t)0x00020000)\r
 256 #define DMA_Priority_VeryHigh             ((uint32_t)0x00030000)\r
 257 \r
 258 #define IS_DMA_PRIORITY(PRIORITY) (((PRIORITY) == DMA_Priority_Low )   || \\r
 259                                    ((PRIORITY) == DMA_Priority_Medium) || \\r
 260                                    ((PRIORITY) == DMA_Priority_High)   || \\r
 261                                    ((PRIORITY) == DMA_Priority_VeryHigh)) \r
 262 /**\r
 263   * @}\r
 264   */ \r
 265 \r
 266 \r
 267 /** @defgroup DMA_fifo_direct_mode \r
 268   * @{\r
 269   */ \r
 270 #define DMA_FIFOMode_Disable              ((uint32_t)0x00000000) \r
 271 #define DMA_FIFOMode_Enable               ((uint32_t)0x00000004)\r
 272 \r
 273 #define IS_DMA_FIFO_MODE_STATE(STATE) (((STATE) == DMA_FIFOMode_Disable ) || \\r
 274                                        ((STATE) == DMA_FIFOMode_Enable)) \r
 275 /**\r
 276   * @}\r
 277   */ \r
 278 \r
 279 \r
 280 /** @defgroup DMA_fifo_threshold_level \r
 281   * @{\r
 282   */ \r
 283 #define DMA_FIFOThreshold_1QuarterFull    ((uint32_t)0x00000000)\r
 284 #define DMA_FIFOThreshold_HalfFull        ((uint32_t)0x00000001) \r
 285 #define DMA_FIFOThreshold_3QuartersFull   ((uint32_t)0x00000002)\r
 286 #define DMA_FIFOThreshold_Full            ((uint32_t)0x00000003)\r
 287 \r
 288 #define IS_DMA_FIFO_THRESHOLD(THRESHOLD) (((THRESHOLD) == DMA_FIFOThreshold_1QuarterFull ) || \\r
 289                                           ((THRESHOLD) == DMA_FIFOThreshold_HalfFull)      || \\r
 290                                           ((THRESHOLD) == DMA_FIFOThreshold_3QuartersFull) || \\r
 291                                           ((THRESHOLD) == DMA_FIFOThreshold_Full)) \r
 292 /**\r
 293   * @}\r
 294   */ \r
 295 \r
 296 \r
 297 /** @defgroup DMA_memory_burst \r
 298   * @{\r
 299   */ \r
 300 #define DMA_MemoryBurst_Single            ((uint32_t)0x00000000)\r
 301 #define DMA_MemoryBurst_INC4              ((uint32_t)0x00800000)  \r
 302 #define DMA_MemoryBurst_INC8              ((uint32_t)0x01000000)\r
 303 #define DMA_MemoryBurst_INC16             ((uint32_t)0x01800000)\r
 304 \r
 305 #define IS_DMA_MEMORY_BURST(BURST) (((BURST) == DMA_MemoryBurst_Single) || \\r
 306                                     ((BURST) == DMA_MemoryBurst_INC4)  || \\r
 307                                     ((BURST) == DMA_MemoryBurst_INC8)  || \\r
 308                                     ((BURST) == DMA_MemoryBurst_INC16))\r
 309 /**\r
 310   * @}\r
 311   */ \r
 312 \r
 313 \r
 314 /** @defgroup DMA_peripheral_burst \r
 315   * @{\r
 316   */ \r
 317 #define DMA_PeripheralBurst_Single        ((uint32_t)0x00000000)\r
 318 #define DMA_PeripheralBurst_INC4          ((uint32_t)0x00200000)  \r
 319 #define DMA_PeripheralBurst_INC8          ((uint32_t)0x00400000)\r
 320 #define DMA_PeripheralBurst_INC16         ((uint32_t)0x00600000)\r
 321 \r
 322 #define IS_DMA_PERIPHERAL_BURST(BURST) (((BURST) == DMA_PeripheralBurst_Single) || \\r
 323                                         ((BURST) == DMA_PeripheralBurst_INC4)  || \\r
 324                                         ((BURST) == DMA_PeripheralBurst_INC8)  || \\r
 325                                         ((BURST) == DMA_PeripheralBurst_INC16))\r
 326 /**\r
 327   * @}\r
 328   */ \r
 329 \r
 330 \r
 331 /** @defgroup DMA_fifo_status_level \r
 332   * @{\r
 333   */\r
 334 #define DMA_FIFOStatus_Less1QuarterFull   ((uint32_t)0x00000000 << 3)\r
 335 #define DMA_FIFOStatus_1QuarterFull       ((uint32_t)0x00000001 << 3)\r
 336 #define DMA_FIFOStatus_HalfFull           ((uint32_t)0x00000002 << 3) \r
 337 #define DMA_FIFOStatus_3QuartersFull      ((uint32_t)0x00000003 << 3)\r
 338 #define DMA_FIFOStatus_Empty              ((uint32_t)0x00000004 << 3)\r
 339 #define DMA_FIFOStatus_Full               ((uint32_t)0x00000005 << 3)\r
 340 \r
 341 #define IS_DMA_FIFO_STATUS(STATUS) (((STATUS) == DMA_FIFOStatus_Less1QuarterFull ) || \\r
 342                                     ((STATUS) == DMA_FIFOStatus_HalfFull)          || \\r
 343                                     ((STATUS) == DMA_FIFOStatus_1QuarterFull)      || \\r
 344                                     ((STATUS) == DMA_FIFOStatus_3QuartersFull)     || \\r
 345                                     ((STATUS) == DMA_FIFOStatus_Full)              || \\r
 346                                     ((STATUS) == DMA_FIFOStatus_Empty)) \r
 347 /**\r
 348   * @}\r
 349   */ \r
 350 \r
 351 /** @defgroup DMA_flags_definition \r
 352   * @{\r
 353   */\r
 354 #define DMA_FLAG_FEIF0                    ((uint32_t)0x10800001)\r
 355 #define DMA_FLAG_DMEIF0                   ((uint32_t)0x10800004)\r
 356 #define DMA_FLAG_TEIF0                    ((uint32_t)0x10000008)\r
 357 #define DMA_FLAG_HTIF0                    ((uint32_t)0x10000010)\r
 358 #define DMA_FLAG_TCIF0                    ((uint32_t)0x10000020)\r
 359 #define DMA_FLAG_FEIF1                    ((uint32_t)0x10000040)\r
 360 #define DMA_FLAG_DMEIF1                   ((uint32_t)0x10000100)\r
 361 #define DMA_FLAG_TEIF1                    ((uint32_t)0x10000200)\r
 362 #define DMA_FLAG_HTIF1                    ((uint32_t)0x10000400)\r
 363 #define DMA_FLAG_TCIF1                    ((uint32_t)0x10000800)\r
 364 #define DMA_FLAG_FEIF2                    ((uint32_t)0x10010000)\r
 365 #define DMA_FLAG_DMEIF2                   ((uint32_t)0x10040000)\r
 366 #define DMA_FLAG_TEIF2                    ((uint32_t)0x10080000)\r
 367 #define DMA_FLAG_HTIF2                    ((uint32_t)0x10100000)\r
 368 #define DMA_FLAG_TCIF2                    ((uint32_t)0x10200000)\r
 369 #define DMA_FLAG_FEIF3                    ((uint32_t)0x10400000)\r
 370 #define DMA_FLAG_DMEIF3                   ((uint32_t)0x11000000)\r
 371 #define DMA_FLAG_TEIF3                    ((uint32_t)0x12000000)\r
 372 #define DMA_FLAG_HTIF3                    ((uint32_t)0x14000000)\r
 373 #define DMA_FLAG_TCIF3                    ((uint32_t)0x18000000)\r
 374 #define DMA_FLAG_FEIF4                    ((uint32_t)0x20000001)\r
 375 #define DMA_FLAG_DMEIF4                   ((uint32_t)0x20000004)\r
 376 #define DMA_FLAG_TEIF4                    ((uint32_t)0x20000008)\r
 377 #define DMA_FLAG_HTIF4                    ((uint32_t)0x20000010)\r
 378 #define DMA_FLAG_TCIF4                    ((uint32_t)0x20000020)\r
 379 #define DMA_FLAG_FEIF5                    ((uint32_t)0x20000040)\r
 380 #define DMA_FLAG_DMEIF5                   ((uint32_t)0x20000100)\r
 381 #define DMA_FLAG_TEIF5                    ((uint32_t)0x20000200)\r
 382 #define DMA_FLAG_HTIF5                    ((uint32_t)0x20000400)\r
 383 #define DMA_FLAG_TCIF5                    ((uint32_t)0x20000800)\r
 384 #define DMA_FLAG_FEIF6                    ((uint32_t)0x20010000)\r
 385 #define DMA_FLAG_DMEIF6                   ((uint32_t)0x20040000)\r
 386 #define DMA_FLAG_TEIF6                    ((uint32_t)0x20080000)\r
 387 #define DMA_FLAG_HTIF6                    ((uint32_t)0x20100000)\r
 388 #define DMA_FLAG_TCIF6                    ((uint32_t)0x20200000)\r
 389 #define DMA_FLAG_FEIF7                    ((uint32_t)0x20400000)\r
 390 #define DMA_FLAG_DMEIF7                   ((uint32_t)0x21000000)\r
 391 #define DMA_FLAG_TEIF7                    ((uint32_t)0x22000000)\r
 392 #define DMA_FLAG_HTIF7                    ((uint32_t)0x24000000)\r
 393 #define DMA_FLAG_TCIF7                    ((uint32_t)0x28000000)\r
 394 \r
 395 #define IS_DMA_CLEAR_FLAG(FLAG) ((((FLAG) & 0x30000000) != 0x30000000) && (((FLAG) & 0x30000000) != 0) && \\r
 396                                  (((FLAG) & 0xC082F082) == 0x00) && ((FLAG) != 0x00))\r
 397 \r
 398 #define IS_DMA_GET_FLAG(FLAG) (((FLAG) == DMA_FLAG_TCIF0)  || ((FLAG) == DMA_FLAG_HTIF0)  || \\r
 399                                ((FLAG) == DMA_FLAG_TEIF0)  || ((FLAG) == DMA_FLAG_DMEIF0) || \\r
 400                                ((FLAG) == DMA_FLAG_FEIF0)  || ((FLAG) == DMA_FLAG_TCIF1)  || \\r
 401                                ((FLAG) == DMA_FLAG_HTIF1)  || ((FLAG) == DMA_FLAG_TEIF1)  || \\r
 402                                ((FLAG) == DMA_FLAG_DMEIF1) || ((FLAG) == DMA_FLAG_FEIF1)  || \\r
 403                                ((FLAG) == DMA_FLAG_TCIF2)  || ((FLAG) == DMA_FLAG_HTIF2)  || \\r
 404                                ((FLAG) == DMA_FLAG_TEIF2)  || ((FLAG) == DMA_FLAG_DMEIF2) || \\r
 405                                ((FLAG) == DMA_FLAG_FEIF2)  || ((FLAG) == DMA_FLAG_TCIF3)  || \\r
 406                                ((FLAG) == DMA_FLAG_HTIF3)  || ((FLAG) == DMA_FLAG_TEIF3)  || \\r
 407                                ((FLAG) == DMA_FLAG_DMEIF3) || ((FLAG) == DMA_FLAG_FEIF3)  || \\r
 408                                ((FLAG) == DMA_FLAG_TCIF4)  || ((FLAG) == DMA_FLAG_HTIF4)  || \\r
 409                                ((FLAG) == DMA_FLAG_TEIF4)  || ((FLAG) == DMA_FLAG_DMEIF4) || \\r
 410                                ((FLAG) == DMA_FLAG_FEIF4)  || ((FLAG) == DMA_FLAG_TCIF5)  || \\r
 411                                ((FLAG) == DMA_FLAG_HTIF5)  || ((FLAG) == DMA_FLAG_TEIF5)  || \\r
 412                                ((FLAG) == DMA_FLAG_DMEIF5) || ((FLAG) == DMA_FLAG_FEIF5)  || \\r
 413                                ((FLAG) == DMA_FLAG_TCIF6)  || ((FLAG) == DMA_FLAG_HTIF6)  || \\r
 414                                ((FLAG) == DMA_FLAG_TEIF6)  || ((FLAG) == DMA_FLAG_DMEIF6) || \\r
 415                                ((FLAG) == DMA_FLAG_FEIF6)  || ((FLAG) == DMA_FLAG_TCIF7)  || \\r
 416                                ((FLAG) == DMA_FLAG_HTIF7)  || ((FLAG) == DMA_FLAG_TEIF7)  || \\r
 417                                ((FLAG) == DMA_FLAG_DMEIF7) || ((FLAG) == DMA_FLAG_FEIF7))\r
 418 /**\r
 419   * @}\r
 420   */ \r
 421 \r
 422 \r
 423 /** @defgroup DMA_interrupt_enable_definitions \r
 424   * @{\r
 425   */ \r
 426 #define DMA_IT_TC                         ((uint32_t)0x00000010)\r
 427 #define DMA_IT_HT                         ((uint32_t)0x00000008)\r
 428 #define DMA_IT_TE                         ((uint32_t)0x00000004)\r
 429 #define DMA_IT_DME                        ((uint32_t)0x00000002)\r
 430 #define DMA_IT_FE                         ((uint32_t)0x00000080)\r
 431 \r
 432 #define IS_DMA_CONFIG_IT(IT) ((((IT) & 0xFFFFFF61) == 0x00) && ((IT) != 0x00))\r
 433 /**\r
 434   * @}\r
 435   */ \r
 436 \r
 437 \r
 438 /** @defgroup DMA_interrupts_definitions \r
 439   * @{\r
 440   */ \r
 441 #define DMA_IT_FEIF0                      ((uint32_t)0x90000001)\r
 442 #define DMA_IT_DMEIF0                     ((uint32_t)0x10001004)\r
 443 #define DMA_IT_TEIF0                      ((uint32_t)0x10002008)\r
 444 #define DMA_IT_HTIF0                      ((uint32_t)0x10004010)\r
 445 #define DMA_IT_TCIF0                      ((uint32_t)0x10008020)\r
 446 #define DMA_IT_FEIF1                      ((uint32_t)0x90000040)\r
 447 #define DMA_IT_DMEIF1                     ((uint32_t)0x10001100)\r
 448 #define DMA_IT_TEIF1                      ((uint32_t)0x10002200)\r
 449 #define DMA_IT_HTIF1                      ((uint32_t)0x10004400)\r
 450 #define DMA_IT_TCIF1                      ((uint32_t)0x10008800)\r
 451 #define DMA_IT_FEIF2                      ((uint32_t)0x90010000)\r
 452 #define DMA_IT_DMEIF2                     ((uint32_t)0x10041000)\r
 453 #define DMA_IT_TEIF2                      ((uint32_t)0x10082000)\r
 454 #define DMA_IT_HTIF2                      ((uint32_t)0x10104000)\r
 455 #define DMA_IT_TCIF2                      ((uint32_t)0x10208000)\r
 456 #define DMA_IT_FEIF3                      ((uint32_t)0x90400000)\r
 457 #define DMA_IT_DMEIF3                     ((uint32_t)0x11001000)\r
 458 #define DMA_IT_TEIF3                      ((uint32_t)0x12002000)\r
 459 #define DMA_IT_HTIF3                      ((uint32_t)0x14004000)\r
 460 #define DMA_IT_TCIF3                      ((uint32_t)0x18008000)\r
 461 #define DMA_IT_FEIF4                      ((uint32_t)0xA0000001)\r
 462 #define DMA_IT_DMEIF4                     ((uint32_t)0x20001004)\r
 463 #define DMA_IT_TEIF4                      ((uint32_t)0x20002008)\r
 464 #define DMA_IT_HTIF4                      ((uint32_t)0x20004010)\r
 465 #define DMA_IT_TCIF4                      ((uint32_t)0x20008020)\r
 466 #define DMA_IT_FEIF5                      ((uint32_t)0xA0000040)\r
 467 #define DMA_IT_DMEIF5                     ((uint32_t)0x20001100)\r
 468 #define DMA_IT_TEIF5                      ((uint32_t)0x20002200)\r
 469 #define DMA_IT_HTIF5                      ((uint32_t)0x20004400)\r
 470 #define DMA_IT_TCIF5                      ((uint32_t)0x20008800)\r
 471 #define DMA_IT_FEIF6                      ((uint32_t)0xA0010000)\r
 472 #define DMA_IT_DMEIF6                     ((uint32_t)0x20041000)\r
 473 #define DMA_IT_TEIF6                      ((uint32_t)0x20082000)\r
 474 #define DMA_IT_HTIF6                      ((uint32_t)0x20104000)\r
 475 #define DMA_IT_TCIF6                      ((uint32_t)0x20208000)\r
 476 #define DMA_IT_FEIF7                      ((uint32_t)0xA0400000)\r
 477 #define DMA_IT_DMEIF7                     ((uint32_t)0x21001000)\r
 478 #define DMA_IT_TEIF7                      ((uint32_t)0x22002000)\r
 479 #define DMA_IT_HTIF7                      ((uint32_t)0x24004000)\r
 480 #define DMA_IT_TCIF7                      ((uint32_t)0x28008000)\r
 481 \r
 482 #define IS_DMA_CLEAR_IT(IT) ((((IT) & 0x30000000) != 0x30000000) && \\r
 483                              (((IT) & 0x30000000) != 0) && ((IT) != 0x00) && \\r
 484                              (((IT) & 0x40820082) == 0x00))\r
 485 \r
 486 #define IS_DMA_GET_IT(IT) (((IT) == DMA_IT_TCIF0) || ((IT) == DMA_IT_HTIF0)  || \\r
 487                            ((IT) == DMA_IT_TEIF0) || ((IT) == DMA_IT_DMEIF0) || \\r
 488                            ((IT) == DMA_IT_FEIF0) || ((IT) == DMA_IT_TCIF1)  || \\r
 489                            ((IT) == DMA_IT_HTIF1) || ((IT) == DMA_IT_TEIF1)  || \\r
 490                            ((IT) == DMA_IT_DMEIF1)|| ((IT) == DMA_IT_FEIF1)  || \\r
 491                            ((IT) == DMA_IT_TCIF2) || ((IT) == DMA_IT_HTIF2)  || \\r
 492                            ((IT) == DMA_IT_TEIF2) || ((IT) == DMA_IT_DMEIF2) || \\r
 493                            ((IT) == DMA_IT_FEIF2) || ((IT) == DMA_IT_TCIF3)  || \\r
 494                            ((IT) == DMA_IT_HTIF3) || ((IT) == DMA_IT_TEIF3)  || \\r
 495                            ((IT) == DMA_IT_DMEIF3)|| ((IT) == DMA_IT_FEIF3)  || \\r
 496                            ((IT) == DMA_IT_TCIF4) || ((IT) == DMA_IT_HTIF4)  || \\r
 497                            ((IT) == DMA_IT_TEIF4) || ((IT) == DMA_IT_DMEIF4) || \\r
 498                            ((IT) == DMA_IT_FEIF4) || ((IT) == DMA_IT_TCIF5)  || \\r
 499                            ((IT) == DMA_IT_HTIF5) || ((IT) == DMA_IT_TEIF5)  || \\r
 500                            ((IT) == DMA_IT_DMEIF5)|| ((IT) == DMA_IT_FEIF5)  || \\r
 501                            ((IT) == DMA_IT_TCIF6) || ((IT) == DMA_IT_HTIF6)  || \\r
 502                            ((IT) == DMA_IT_TEIF6) || ((IT) == DMA_IT_DMEIF6) || \\r
 503                            ((IT) == DMA_IT_FEIF6) || ((IT) == DMA_IT_TCIF7)  || \\r
 504                            ((IT) == DMA_IT_HTIF7) || ((IT) == DMA_IT_TEIF7)  || \\r
 505                            ((IT) == DMA_IT_DMEIF7)|| ((IT) == DMA_IT_FEIF7))\r
 506 /**\r
 507   * @}\r
 508   */ \r
 509 \r
 510 \r
 511 /** @defgroup DMA_peripheral_increment_offset \r
 512   * @{\r
 513   */ \r
 514 #define DMA_PINCOS_Psize                  ((uint32_t)0x00000000)\r
 515 #define DMA_PINCOS_WordAligned            ((uint32_t)0x00008000)\r
 516 \r
 517 #define IS_DMA_PINCOS_SIZE(SIZE) (((SIZE) == DMA_PINCOS_Psize) || \\r
 518                                   ((SIZE) == DMA_PINCOS_WordAligned))\r
 519 /**\r
 520   * @}\r
 521   */ \r
 522 \r
 523 \r
 524 /** @defgroup DMA_flow_controller_definitions \r
 525   * @{\r
 526   */ \r
 527 #define DMA_FlowCtrl_Memory               ((uint32_t)0x00000000)\r
 528 #define DMA_FlowCtrl_Peripheral           ((uint32_t)0x00000020)\r
 529 \r
 530 #define IS_DMA_FLOW_CTRL(CTRL) (((CTRL) == DMA_FlowCtrl_Memory) || \\r
 531                                 ((CTRL) == DMA_FlowCtrl_Peripheral))\r
 532 /**\r
 533   * @}\r
 534   */ \r
 535 \r
 536 \r
 537 /** @defgroup DMA_memory_targets_definitions \r
 538   * @{\r
 539   */ \r
 540 #define DMA_Memory_0                      ((uint32_t)0x00000000)\r
 541 #define DMA_Memory_1                      ((uint32_t)0x00080000)\r
 542 \r
 543 #define IS_DMA_CURRENT_MEM(MEM) (((MEM) == DMA_Memory_0) || ((MEM) == DMA_Memory_1))\r
 544 /**\r
 545   * @}\r
 546   */ \r
 547 \r
 548 /**\r
 549   * @}\r
 550   */ \r
 551 \r
 552 /* Exported macro ------------------------------------------------------------*/\r
 553 /* Exported functions --------------------------------------------------------*/ \r
 554 \r
 555 /*  Function used to set the DMA configuration to the default reset state *****/ \r
 556 void DMA_DeInit(DMA_Stream_TypeDef* DMAy_Streamx);\r
 557 \r
 558 /* Initialization and Configuration functions *********************************/\r
 559 void DMA_Init(DMA_Stream_TypeDef* DMAy_Streamx, DMA_InitTypeDef* DMA_InitStruct);\r
 560 void DMA_StructInit(DMA_InitTypeDef* DMA_InitStruct);\r
 561 void DMA_Cmd(DMA_Stream_TypeDef* DMAy_Streamx, FunctionalState NewState);\r
 562 \r
 563 /* Optional Configuration functions *******************************************/\r
 564 void DMA_PeriphIncOffsetSizeConfig(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t DMA_Pincos);\r
 565 void DMA_FlowControllerConfig(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t DMA_FlowCtrl);\r
 566 \r
 567 /* Data Counter functions *****************************************************/\r
 568 void DMA_SetCurrDataCounter(DMA_Stream_TypeDef* DMAy_Streamx, uint16_t Counter);\r
 569 uint16_t DMA_GetCurrDataCounter(DMA_Stream_TypeDef* DMAy_Streamx);\r
 570 \r
 571 /* Double Buffer mode functions ***********************************************/\r
 572 void DMA_DoubleBufferModeConfig(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t Memory1BaseAddr,\r
 573                                 uint32_t DMA_CurrentMemory);\r
 574 void DMA_DoubleBufferModeCmd(DMA_Stream_TypeDef* DMAy_Streamx, FunctionalState NewState);\r
 575 void DMA_MemoryTargetConfig(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t MemoryBaseAddr,\r
 576                             uint32_t DMA_MemoryTarget);\r
 577 uint32_t DMA_GetCurrentMemoryTarget(DMA_Stream_TypeDef* DMAy_Streamx);\r
 578 \r
 579 /* Interrupts and flags management functions **********************************/\r
 580 FunctionalState DMA_GetCmdStatus(DMA_Stream_TypeDef* DMAy_Streamx);\r
 581 uint32_t DMA_GetFIFOStatus(DMA_Stream_TypeDef* DMAy_Streamx);\r
 582 FlagStatus DMA_GetFlagStatus(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t DMA_FLAG);\r
 583 void DMA_ClearFlag(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t DMA_FLAG);\r
 584 void DMA_ITConfig(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t DMA_IT, FunctionalState NewState);\r
 585 ITStatus DMA_GetITStatus(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t DMA_IT);\r
 586 void DMA_ClearITPendingBit(DMA_Stream_TypeDef* DMAy_Streamx, uint32_t DMA_IT);\r
 587 \r
 588 #ifdef __cplusplus\r
 589 }\r
 590 #endif\r
 591 \r
 592 #endif /*__STM32F4xx_DMA_H */\r
 593 \r
 594 /**\r
 595   * @}\r
 596   */\r
 597 \r
 598 /**\r
 599   * @}\r
 600   */\r
 601 \r
 602 \r
 603 /******************* (C) COPYRIGHT 2011 STMicroelectronics *****END OF FILE****/\r