git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M4F_STM32F407ZG-SK/Libraries/STM32F4xx_StdPeriph_Driver/inc/stm32f4xx_sdio.h

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32f4xx_sdio.h\r
   4   * @author  MCD Application Team\r
   5   * @version V1.0.0\r
   6   * @date    30-September-2011\r
   7   * @brief   This file contains all the functions prototypes for the SDIO firmware\r
   8   *          library.\r
   9   ******************************************************************************\r
  10   * @attention\r
  11   *\r
  12   * THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS\r
  13   * WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE\r
  14   * TIME. AS A RESULT, STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY\r
  15   * DIRECT, INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING\r
  16   * FROM THE CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE\r
  17   * CODING INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.\r
  18   *\r
  19   * <h2><center>&copy; COPYRIGHT 2011 STMicroelectronics</center></h2>\r
  20   ******************************************************************************\r
  21   */\r
  22 \r
  23 /* Define to prevent recursive inclusion -------------------------------------*/\r
  24 #ifndef __STM32F4xx_SDIO_H\r
  25 #define __STM32F4xx_SDIO_H\r
  26 \r
  27 #ifdef __cplusplus\r
  28  extern "C" {\r
  29 #endif\r
  30 \r
  31 /* Includes ------------------------------------------------------------------*/\r
  32 #include "stm32f4xx.h"\r
  33 \r
  34 /** @addtogroup STM32F4xx_StdPeriph_Driver\r
  35   * @{\r
  36   */\r
  37 \r
  38 /** @addtogroup SDIO\r
  39   * @{\r
  40   */\r
  41 \r
  42 /* Exported types ------------------------------------------------------------*/\r
  43 \r
  44 typedef struct\r
  45 {\r
  46   uint32_t SDIO_ClockEdge;            /*!< Specifies the clock transition on which the bit capture is made.\r
  47                                            This parameter can be a value of @ref SDIO_Clock_Edge */\r
  48 \r
  49   uint32_t SDIO_ClockBypass;          /*!< Specifies whether the SDIO Clock divider bypass is\r
  50                                            enabled or disabled.\r
  51                                            This parameter can be a value of @ref SDIO_Clock_Bypass */\r
  52 \r
  53   uint32_t SDIO_ClockPowerSave;       /*!< Specifies whether SDIO Clock output is enabled or\r
  54                                            disabled when the bus is idle.\r
  55                                            This parameter can be a value of @ref SDIO_Clock_Power_Save */\r
  56 \r
  57   uint32_t SDIO_BusWide;              /*!< Specifies the SDIO bus width.\r
  58                                            This parameter can be a value of @ref SDIO_Bus_Wide */\r
  59 \r
  60   uint32_t SDIO_HardwareFlowControl;  /*!< Specifies whether the SDIO hardware flow control is enabled or disabled.\r
  61                                            This parameter can be a value of @ref SDIO_Hardware_Flow_Control */\r
  62 \r
  63   uint8_t SDIO_ClockDiv;              /*!< Specifies the clock frequency of the SDIO controller.\r
  64                                            This parameter can be a value between 0x00 and 0xFF. */\r
  65                                            \r
  66 } SDIO_InitTypeDef;\r
  67 \r
  68 typedef struct\r
  69 {\r
  70   uint32_t SDIO_Argument;  /*!< Specifies the SDIO command argument which is sent\r
  71                                 to a card as part of a command message. If a command\r
  72                                 contains an argument, it must be loaded into this register\r
  73                                 before writing the command to the command register */\r
  74 \r
  75   uint32_t SDIO_CmdIndex;  /*!< Specifies the SDIO command index. It must be lower than 0x40. */\r
  76 \r
  77   uint32_t SDIO_Response;  /*!< Specifies the SDIO response type.\r
  78                                 This parameter can be a value of @ref SDIO_Response_Type */\r
  79 \r
  80   uint32_t SDIO_Wait;      /*!< Specifies whether SDIO wait-for-interrupt request is enabled or disabled.\r
  81                                 This parameter can be a value of @ref SDIO_Wait_Interrupt_State */\r
  82 \r
  83   uint32_t SDIO_CPSM;      /*!< Specifies whether SDIO Command path state machine (CPSM)\r
  84                                 is enabled or disabled.\r
  85                                 This parameter can be a value of @ref SDIO_CPSM_State */\r
  86 } SDIO_CmdInitTypeDef;\r
  87 \r
  88 typedef struct\r
  89 {\r
  90   uint32_t SDIO_DataTimeOut;    /*!< Specifies the data timeout period in card bus clock periods. */\r
  91 \r
  92   uint32_t SDIO_DataLength;     /*!< Specifies the number of data bytes to be transferred. */\r
  93  \r
  94   uint32_t SDIO_DataBlockSize;  /*!< Specifies the data block size for block transfer.\r
  95                                      This parameter can be a value of @ref SDIO_Data_Block_Size */\r
  96  \r
  97   uint32_t SDIO_TransferDir;    /*!< Specifies the data transfer direction, whether the transfer\r
  98                                      is a read or write.\r
  99                                      This parameter can be a value of @ref SDIO_Transfer_Direction */\r
 100  \r
 101   uint32_t SDIO_TransferMode;   /*!< Specifies whether data transfer is in stream or block mode.\r
 102                                      This parameter can be a value of @ref SDIO_Transfer_Type */\r
 103  \r
 104   uint32_t SDIO_DPSM;           /*!< Specifies whether SDIO Data path state machine (DPSM)\r
 105                                      is enabled or disabled.\r
 106                                      This parameter can be a value of @ref SDIO_DPSM_State */\r
 107 } SDIO_DataInitTypeDef;\r
 108 \r
 109 \r
 110 /* Exported constants --------------------------------------------------------*/\r
 111 \r
 112 /** @defgroup SDIO_Exported_Constants\r
 113   * @{\r
 114   */\r
 115 \r
 116 /** @defgroup SDIO_Clock_Edge \r
 117   * @{\r
 118   */\r
 119 \r
 120 #define SDIO_ClockEdge_Rising               ((uint32_t)0x00000000)\r
 121 #define SDIO_ClockEdge_Falling              ((uint32_t)0x00002000)\r
 122 #define IS_SDIO_CLOCK_EDGE(EDGE) (((EDGE) == SDIO_ClockEdge_Rising) || \\r
 123                                   ((EDGE) == SDIO_ClockEdge_Falling))\r
 124 /**\r
 125   * @}\r
 126   */\r
 127 \r
 128 /** @defgroup SDIO_Clock_Bypass \r
 129   * @{\r
 130   */\r
 131 \r
 132 #define SDIO_ClockBypass_Disable             ((uint32_t)0x00000000)\r
 133 #define SDIO_ClockBypass_Enable              ((uint32_t)0x00000400)    \r
 134 #define IS_SDIO_CLOCK_BYPASS(BYPASS) (((BYPASS) == SDIO_ClockBypass_Disable) || \\r
 135                                      ((BYPASS) == SDIO_ClockBypass_Enable))\r
 136 /**\r
 137   * @}\r
 138   */ \r
 139 \r
 140 /** @defgroup SDIO_Clock_Power_Save \r
 141   * @{\r
 142   */\r
 143 \r
 144 #define SDIO_ClockPowerSave_Disable         ((uint32_t)0x00000000)\r
 145 #define SDIO_ClockPowerSave_Enable          ((uint32_t)0x00000200) \r
 146 #define IS_SDIO_CLOCK_POWER_SAVE(SAVE) (((SAVE) == SDIO_ClockPowerSave_Disable) || \\r
 147                                         ((SAVE) == SDIO_ClockPowerSave_Enable))\r
 148 /**\r
 149   * @}\r
 150   */\r
 151 \r
 152 /** @defgroup SDIO_Bus_Wide \r
 153   * @{\r
 154   */\r
 155 \r
 156 #define SDIO_BusWide_1b                     ((uint32_t)0x00000000)\r
 157 #define SDIO_BusWide_4b                     ((uint32_t)0x00000800)\r
 158 #define SDIO_BusWide_8b                     ((uint32_t)0x00001000)\r
 159 #define IS_SDIO_BUS_WIDE(WIDE) (((WIDE) == SDIO_BusWide_1b) || ((WIDE) == SDIO_BusWide_4b) || \\r
 160                                 ((WIDE) == SDIO_BusWide_8b))\r
 161 \r
 162 /**\r
 163   * @}\r
 164   */\r
 165 \r
 166 /** @defgroup SDIO_Hardware_Flow_Control \r
 167   * @{\r
 168   */\r
 169 \r
 170 #define SDIO_HardwareFlowControl_Disable    ((uint32_t)0x00000000)\r
 171 #define SDIO_HardwareFlowControl_Enable     ((uint32_t)0x00004000)\r
 172 #define IS_SDIO_HARDWARE_FLOW_CONTROL(CONTROL) (((CONTROL) == SDIO_HardwareFlowControl_Disable) || \\r
 173                                                 ((CONTROL) == SDIO_HardwareFlowControl_Enable))\r
 174 /**\r
 175   * @}\r
 176   */\r
 177 \r
 178 /** @defgroup SDIO_Power_State \r
 179   * @{\r
 180   */\r
 181 \r
 182 #define SDIO_PowerState_OFF                 ((uint32_t)0x00000000)\r
 183 #define SDIO_PowerState_ON                  ((uint32_t)0x00000003)\r
 184 #define IS_SDIO_POWER_STATE(STATE) (((STATE) == SDIO_PowerState_OFF) || ((STATE) == SDIO_PowerState_ON))\r
 185 /**\r
 186   * @}\r
 187   */ \r
 188 \r
 189 \r
 190 /** @defgroup SDIO_Interrupt_sources\r
 191   * @{\r
 192   */\r
 193 \r
 194 #define SDIO_IT_CCRCFAIL                    ((uint32_t)0x00000001)\r
 195 #define SDIO_IT_DCRCFAIL                    ((uint32_t)0x00000002)\r
 196 #define SDIO_IT_CTIMEOUT                    ((uint32_t)0x00000004)\r
 197 #define SDIO_IT_DTIMEOUT                    ((uint32_t)0x00000008)\r
 198 #define SDIO_IT_TXUNDERR                    ((uint32_t)0x00000010)\r
 199 #define SDIO_IT_RXOVERR                     ((uint32_t)0x00000020)\r
 200 #define SDIO_IT_CMDREND                     ((uint32_t)0x00000040)\r
 201 #define SDIO_IT_CMDSENT                     ((uint32_t)0x00000080)\r
 202 #define SDIO_IT_DATAEND                     ((uint32_t)0x00000100)\r
 203 #define SDIO_IT_STBITERR                    ((uint32_t)0x00000200)\r
 204 #define SDIO_IT_DBCKEND                     ((uint32_t)0x00000400)\r
 205 #define SDIO_IT_CMDACT                      ((uint32_t)0x00000800)\r
 206 #define SDIO_IT_TXACT                       ((uint32_t)0x00001000)\r
 207 #define SDIO_IT_RXACT                       ((uint32_t)0x00002000)\r
 208 #define SDIO_IT_TXFIFOHE                    ((uint32_t)0x00004000)\r
 209 #define SDIO_IT_RXFIFOHF                    ((uint32_t)0x00008000)\r
 210 #define SDIO_IT_TXFIFOF                     ((uint32_t)0x00010000)\r
 211 #define SDIO_IT_RXFIFOF                     ((uint32_t)0x00020000)\r
 212 #define SDIO_IT_TXFIFOE                     ((uint32_t)0x00040000)\r
 213 #define SDIO_IT_RXFIFOE                     ((uint32_t)0x00080000)\r
 214 #define SDIO_IT_TXDAVL                      ((uint32_t)0x00100000)\r
 215 #define SDIO_IT_RXDAVL                      ((uint32_t)0x00200000)\r
 216 #define SDIO_IT_SDIOIT                      ((uint32_t)0x00400000)\r
 217 #define SDIO_IT_CEATAEND                    ((uint32_t)0x00800000)\r
 218 #define IS_SDIO_IT(IT) ((((IT) & (uint32_t)0xFF000000) == 0x00) && ((IT) != (uint32_t)0x00))\r
 219 /**\r
 220   * @}\r
 221   */ \r
 222 \r
 223 /** @defgroup SDIO_Command_Index\r
 224   * @{\r
 225   */\r
 226 \r
 227 #define IS_SDIO_CMD_INDEX(INDEX)            ((INDEX) < 0x40)\r
 228 /**\r
 229   * @}\r
 230   */\r
 231 \r
 232 /** @defgroup SDIO_Response_Type\r
 233   * @{\r
 234   */\r
 235 \r
 236 #define SDIO_Response_No                    ((uint32_t)0x00000000)\r
 237 #define SDIO_Response_Short                 ((uint32_t)0x00000040)\r
 238 #define SDIO_Response_Long                  ((uint32_t)0x000000C0)\r
 239 #define IS_SDIO_RESPONSE(RESPONSE) (((RESPONSE) == SDIO_Response_No) || \\r
 240                                     ((RESPONSE) == SDIO_Response_Short) || \\r
 241                                     ((RESPONSE) == SDIO_Response_Long))\r
 242 /**\r
 243   * @}\r
 244   */\r
 245 \r
 246 /** @defgroup SDIO_Wait_Interrupt_State\r
 247   * @{\r
 248   */\r
 249 \r
 250 #define SDIO_Wait_No                        ((uint32_t)0x00000000) /*!< SDIO No Wait, TimeOut is enabled */\r
 251 #define SDIO_Wait_IT                        ((uint32_t)0x00000100) /*!< SDIO Wait Interrupt Request */\r
 252 #define SDIO_Wait_Pend                      ((uint32_t)0x00000200) /*!< SDIO Wait End of transfer */\r
 253 #define IS_SDIO_WAIT(WAIT) (((WAIT) == SDIO_Wait_No) || ((WAIT) == SDIO_Wait_IT) || \\r
 254                             ((WAIT) == SDIO_Wait_Pend))\r
 255 /**\r
 256   * @}\r
 257   */\r
 258 \r
 259 /** @defgroup SDIO_CPSM_State\r
 260   * @{\r
 261   */\r
 262 \r
 263 #define SDIO_CPSM_Disable                    ((uint32_t)0x00000000)\r
 264 #define SDIO_CPSM_Enable                     ((uint32_t)0x00000400)\r
 265 #define IS_SDIO_CPSM(CPSM) (((CPSM) == SDIO_CPSM_Enable) || ((CPSM) == SDIO_CPSM_Disable))\r
 266 /**\r
 267   * @}\r
 268   */ \r
 269 \r
 270 /** @defgroup SDIO_Response_Registers\r
 271   * @{\r
 272   */\r
 273 \r
 274 #define SDIO_RESP1                          ((uint32_t)0x00000000)\r
 275 #define SDIO_RESP2                          ((uint32_t)0x00000004)\r
 276 #define SDIO_RESP3                          ((uint32_t)0x00000008)\r
 277 #define SDIO_RESP4                          ((uint32_t)0x0000000C)\r
 278 #define IS_SDIO_RESP(RESP) (((RESP) == SDIO_RESP1) || ((RESP) == SDIO_RESP2) || \\r
 279                             ((RESP) == SDIO_RESP3) || ((RESP) == SDIO_RESP4))\r
 280 /**\r
 281   * @}\r
 282   */\r
 283 \r
 284 /** @defgroup SDIO_Data_Length \r
 285   * @{\r
 286   */\r
 287 \r
 288 #define IS_SDIO_DATA_LENGTH(LENGTH) ((LENGTH) <= 0x01FFFFFF)\r
 289 /**\r
 290   * @}\r
 291   */\r
 292 \r
 293 /** @defgroup SDIO_Data_Block_Size \r
 294   * @{\r
 295   */\r
 296 \r
 297 #define SDIO_DataBlockSize_1b               ((uint32_t)0x00000000)\r
 298 #define SDIO_DataBlockSize_2b               ((uint32_t)0x00000010)\r
 299 #define SDIO_DataBlockSize_4b               ((uint32_t)0x00000020)\r
 300 #define SDIO_DataBlockSize_8b               ((uint32_t)0x00000030)\r
 301 #define SDIO_DataBlockSize_16b              ((uint32_t)0x00000040)\r
 302 #define SDIO_DataBlockSize_32b              ((uint32_t)0x00000050)\r
 303 #define SDIO_DataBlockSize_64b              ((uint32_t)0x00000060)\r
 304 #define SDIO_DataBlockSize_128b             ((uint32_t)0x00000070)\r
 305 #define SDIO_DataBlockSize_256b             ((uint32_t)0x00000080)\r
 306 #define SDIO_DataBlockSize_512b             ((uint32_t)0x00000090)\r
 307 #define SDIO_DataBlockSize_1024b            ((uint32_t)0x000000A0)\r
 308 #define SDIO_DataBlockSize_2048b            ((uint32_t)0x000000B0)\r
 309 #define SDIO_DataBlockSize_4096b            ((uint32_t)0x000000C0)\r
 310 #define SDIO_DataBlockSize_8192b            ((uint32_t)0x000000D0)\r
 311 #define SDIO_DataBlockSize_16384b           ((uint32_t)0x000000E0)\r
 312 #define IS_SDIO_BLOCK_SIZE(SIZE) (((SIZE) == SDIO_DataBlockSize_1b) || \\r
 313                                   ((SIZE) == SDIO_DataBlockSize_2b) || \\r
 314                                   ((SIZE) == SDIO_DataBlockSize_4b) || \\r
 315                                   ((SIZE) == SDIO_DataBlockSize_8b) || \\r
 316                                   ((SIZE) == SDIO_DataBlockSize_16b) || \\r
 317                                   ((SIZE) == SDIO_DataBlockSize_32b) || \\r
 318                                   ((SIZE) == SDIO_DataBlockSize_64b) || \\r
 319                                   ((SIZE) == SDIO_DataBlockSize_128b) || \\r
 320                                   ((SIZE) == SDIO_DataBlockSize_256b) || \\r
 321                                   ((SIZE) == SDIO_DataBlockSize_512b) || \\r
 322                                   ((SIZE) == SDIO_DataBlockSize_1024b) || \\r
 323                                   ((SIZE) == SDIO_DataBlockSize_2048b) || \\r
 324                                   ((SIZE) == SDIO_DataBlockSize_4096b) || \\r
 325                                   ((SIZE) == SDIO_DataBlockSize_8192b) || \\r
 326                                   ((SIZE) == SDIO_DataBlockSize_16384b)) \r
 327 /**\r
 328   * @}\r
 329   */\r
 330 \r
 331 /** @defgroup SDIO_Transfer_Direction \r
 332   * @{\r
 333   */\r
 334 \r
 335 #define SDIO_TransferDir_ToCard             ((uint32_t)0x00000000)\r
 336 #define SDIO_TransferDir_ToSDIO             ((uint32_t)0x00000002)\r
 337 #define IS_SDIO_TRANSFER_DIR(DIR) (((DIR) == SDIO_TransferDir_ToCard) || \\r
 338                                    ((DIR) == SDIO_TransferDir_ToSDIO))\r
 339 /**\r
 340   * @}\r
 341   */\r
 342 \r
 343 /** @defgroup SDIO_Transfer_Type \r
 344   * @{\r
 345   */\r
 346 \r
 347 #define SDIO_TransferMode_Block             ((uint32_t)0x00000000)\r
 348 #define SDIO_TransferMode_Stream            ((uint32_t)0x00000004)\r
 349 #define IS_SDIO_TRANSFER_MODE(MODE) (((MODE) == SDIO_TransferMode_Stream) || \\r
 350                                      ((MODE) == SDIO_TransferMode_Block))\r
 351 /**\r
 352   * @}\r
 353   */\r
 354 \r
 355 /** @defgroup SDIO_DPSM_State \r
 356   * @{\r
 357   */\r
 358 \r
 359 #define SDIO_DPSM_Disable                    ((uint32_t)0x00000000)\r
 360 #define SDIO_DPSM_Enable                     ((uint32_t)0x00000001)\r
 361 #define IS_SDIO_DPSM(DPSM) (((DPSM) == SDIO_DPSM_Enable) || ((DPSM) == SDIO_DPSM_Disable))\r
 362 /**\r
 363   * @}\r
 364   */\r
 365 \r
 366 /** @defgroup SDIO_Flags \r
 367   * @{\r
 368   */\r
 369 \r
 370 #define SDIO_FLAG_CCRCFAIL                  ((uint32_t)0x00000001)\r
 371 #define SDIO_FLAG_DCRCFAIL                  ((uint32_t)0x00000002)\r
 372 #define SDIO_FLAG_CTIMEOUT                  ((uint32_t)0x00000004)\r
 373 #define SDIO_FLAG_DTIMEOUT                  ((uint32_t)0x00000008)\r
 374 #define SDIO_FLAG_TXUNDERR                  ((uint32_t)0x00000010)\r
 375 #define SDIO_FLAG_RXOVERR                   ((uint32_t)0x00000020)\r
 376 #define SDIO_FLAG_CMDREND                   ((uint32_t)0x00000040)\r
 377 #define SDIO_FLAG_CMDSENT                   ((uint32_t)0x00000080)\r
 378 #define SDIO_FLAG_DATAEND                   ((uint32_t)0x00000100)\r
 379 #define SDIO_FLAG_STBITERR                  ((uint32_t)0x00000200)\r
 380 #define SDIO_FLAG_DBCKEND                   ((uint32_t)0x00000400)\r
 381 #define SDIO_FLAG_CMDACT                    ((uint32_t)0x00000800)\r
 382 #define SDIO_FLAG_TXACT                     ((uint32_t)0x00001000)\r
 383 #define SDIO_FLAG_RXACT                     ((uint32_t)0x00002000)\r
 384 #define SDIO_FLAG_TXFIFOHE                  ((uint32_t)0x00004000)\r
 385 #define SDIO_FLAG_RXFIFOHF                  ((uint32_t)0x00008000)\r
 386 #define SDIO_FLAG_TXFIFOF                   ((uint32_t)0x00010000)\r
 387 #define SDIO_FLAG_RXFIFOF                   ((uint32_t)0x00020000)\r
 388 #define SDIO_FLAG_TXFIFOE                   ((uint32_t)0x00040000)\r
 389 #define SDIO_FLAG_RXFIFOE                   ((uint32_t)0x00080000)\r
 390 #define SDIO_FLAG_TXDAVL                    ((uint32_t)0x00100000)\r
 391 #define SDIO_FLAG_RXDAVL                    ((uint32_t)0x00200000)\r
 392 #define SDIO_FLAG_SDIOIT                    ((uint32_t)0x00400000)\r
 393 #define SDIO_FLAG_CEATAEND                  ((uint32_t)0x00800000)\r
 394 #define IS_SDIO_FLAG(FLAG) (((FLAG)  == SDIO_FLAG_CCRCFAIL) || \\r
 395                             ((FLAG)  == SDIO_FLAG_DCRCFAIL) || \\r
 396                             ((FLAG)  == SDIO_FLAG_CTIMEOUT) || \\r
 397                             ((FLAG)  == SDIO_FLAG_DTIMEOUT) || \\r
 398                             ((FLAG)  == SDIO_FLAG_TXUNDERR) || \\r
 399                             ((FLAG)  == SDIO_FLAG_RXOVERR) || \\r
 400                             ((FLAG)  == SDIO_FLAG_CMDREND) || \\r
 401                             ((FLAG)  == SDIO_FLAG_CMDSENT) || \\r
 402                             ((FLAG)  == SDIO_FLAG_DATAEND) || \\r
 403                             ((FLAG)  == SDIO_FLAG_STBITERR) || \\r
 404                             ((FLAG)  == SDIO_FLAG_DBCKEND) || \\r
 405                             ((FLAG)  == SDIO_FLAG_CMDACT) || \\r
 406                             ((FLAG)  == SDIO_FLAG_TXACT) || \\r
 407                             ((FLAG)  == SDIO_FLAG_RXACT) || \\r
 408                             ((FLAG)  == SDIO_FLAG_TXFIFOHE) || \\r
 409                             ((FLAG)  == SDIO_FLAG_RXFIFOHF) || \\r
 410                             ((FLAG)  == SDIO_FLAG_TXFIFOF) || \\r
 411                             ((FLAG)  == SDIO_FLAG_RXFIFOF) || \\r
 412                             ((FLAG)  == SDIO_FLAG_TXFIFOE) || \\r
 413                             ((FLAG)  == SDIO_FLAG_RXFIFOE) || \\r
 414                             ((FLAG)  == SDIO_FLAG_TXDAVL) || \\r
 415                             ((FLAG)  == SDIO_FLAG_RXDAVL) || \\r
 416                             ((FLAG)  == SDIO_FLAG_SDIOIT) || \\r
 417                             ((FLAG)  == SDIO_FLAG_CEATAEND))\r
 418 \r
 419 #define IS_SDIO_CLEAR_FLAG(FLAG) ((((FLAG) & (uint32_t)0xFF3FF800) == 0x00) && ((FLAG) != (uint32_t)0x00))\r
 420 \r
 421 #define IS_SDIO_GET_IT(IT) (((IT)  == SDIO_IT_CCRCFAIL) || \\r
 422                             ((IT)  == SDIO_IT_DCRCFAIL) || \\r
 423                             ((IT)  == SDIO_IT_CTIMEOUT) || \\r
 424                             ((IT)  == SDIO_IT_DTIMEOUT) || \\r
 425                             ((IT)  == SDIO_IT_TXUNDERR) || \\r
 426                             ((IT)  == SDIO_IT_RXOVERR) || \\r
 427                             ((IT)  == SDIO_IT_CMDREND) || \\r
 428                             ((IT)  == SDIO_IT_CMDSENT) || \\r
 429                             ((IT)  == SDIO_IT_DATAEND) || \\r
 430                             ((IT)  == SDIO_IT_STBITERR) || \\r
 431                             ((IT)  == SDIO_IT_DBCKEND) || \\r
 432                             ((IT)  == SDIO_IT_CMDACT) || \\r
 433                             ((IT)  == SDIO_IT_TXACT) || \\r
 434                             ((IT)  == SDIO_IT_RXACT) || \\r
 435                             ((IT)  == SDIO_IT_TXFIFOHE) || \\r
 436                             ((IT)  == SDIO_IT_RXFIFOHF) || \\r
 437                             ((IT)  == SDIO_IT_TXFIFOF) || \\r
 438                             ((IT)  == SDIO_IT_RXFIFOF) || \\r
 439                             ((IT)  == SDIO_IT_TXFIFOE) || \\r
 440                             ((IT)  == SDIO_IT_RXFIFOE) || \\r
 441                             ((IT)  == SDIO_IT_TXDAVL) || \\r
 442                             ((IT)  == SDIO_IT_RXDAVL) || \\r
 443                             ((IT)  == SDIO_IT_SDIOIT) || \\r
 444                             ((IT)  == SDIO_IT_CEATAEND))\r
 445 \r
 446 #define IS_SDIO_CLEAR_IT(IT) ((((IT) & (uint32_t)0xFF3FF800) == 0x00) && ((IT) != (uint32_t)0x00))\r
 447 \r
 448 /**\r
 449   * @}\r
 450   */\r
 451 \r
 452 /** @defgroup SDIO_Read_Wait_Mode \r
 453   * @{\r
 454   */\r
 455 \r
 456 #define SDIO_ReadWaitMode_CLK               ((uint32_t)0x00000000)\r
 457 #define SDIO_ReadWaitMode_DATA2             ((uint32_t)0x00000001)\r
 458 #define IS_SDIO_READWAIT_MODE(MODE) (((MODE) == SDIO_ReadWaitMode_CLK) || \\r
 459                                      ((MODE) == SDIO_ReadWaitMode_DATA2))\r
 460 /**\r
 461   * @}\r
 462   */\r
 463 \r
 464 /**\r
 465   * @}\r
 466   */\r
 467 \r
 468 /* Exported macro ------------------------------------------------------------*/\r
 469 /* Exported functions --------------------------------------------------------*/\r
 470 /*  Function used to set the SDIO configuration to the default reset state ****/\r
 471 void SDIO_DeInit(void);\r
 472 \r
 473 /* Initialization and Configuration functions *********************************/\r
 474 void SDIO_Init(SDIO_InitTypeDef* SDIO_InitStruct);\r
 475 void SDIO_StructInit(SDIO_InitTypeDef* SDIO_InitStruct);\r
 476 void SDIO_ClockCmd(FunctionalState NewState);\r
 477 void SDIO_SetPowerState(uint32_t SDIO_PowerState);\r
 478 uint32_t SDIO_GetPowerState(void);\r
 479 \r
 480 /* Command path state machine (CPSM) management functions *********************/\r
 481 void SDIO_SendCommand(SDIO_CmdInitTypeDef *SDIO_CmdInitStruct);\r
 482 void SDIO_CmdStructInit(SDIO_CmdInitTypeDef* SDIO_CmdInitStruct);\r
 483 uint8_t SDIO_GetCommandResponse(void);\r
 484 uint32_t SDIO_GetResponse(uint32_t SDIO_RESP);\r
 485 \r
 486 /* Data path state machine (DPSM) management functions ************************/\r
 487 void SDIO_DataConfig(SDIO_DataInitTypeDef* SDIO_DataInitStruct);\r
 488 void SDIO_DataStructInit(SDIO_DataInitTypeDef* SDIO_DataInitStruct);\r
 489 uint32_t SDIO_GetDataCounter(void);\r
 490 uint32_t SDIO_ReadData(void);\r
 491 void SDIO_WriteData(uint32_t Data);\r
 492 uint32_t SDIO_GetFIFOCount(void);\r
 493 \r
 494 /* SDIO IO Cards mode management functions ************************************/\r
 495 void SDIO_StartSDIOReadWait(FunctionalState NewState);\r
 496 void SDIO_StopSDIOReadWait(FunctionalState NewState);\r
 497 void SDIO_SetSDIOReadWaitMode(uint32_t SDIO_ReadWaitMode);\r
 498 void SDIO_SetSDIOOperation(FunctionalState NewState);\r
 499 void SDIO_SendSDIOSuspendCmd(FunctionalState NewState);\r
 500 \r
 501 /* CE-ATA mode management functions *******************************************/\r
 502 void SDIO_CommandCompletionCmd(FunctionalState NewState);\r
 503 void SDIO_CEATAITCmd(FunctionalState NewState);\r
 504 void SDIO_SendCEATACmd(FunctionalState NewState);\r
 505 \r
 506 /* DMA transfers management functions *****************************************/\r
 507 void SDIO_DMACmd(FunctionalState NewState);\r
 508 \r
 509 /* Interrupts and flags management functions **********************************/\r
 510 void SDIO_ITConfig(uint32_t SDIO_IT, FunctionalState NewState);\r
 511 FlagStatus SDIO_GetFlagStatus(uint32_t SDIO_FLAG);\r
 512 void SDIO_ClearFlag(uint32_t SDIO_FLAG);\r
 513 ITStatus SDIO_GetITStatus(uint32_t SDIO_IT);\r
 514 void SDIO_ClearITPendingBit(uint32_t SDIO_IT);\r
 515 \r
 516 #ifdef __cplusplus\r
 517 }\r
 518 #endif\r
 519 \r
 520 #endif /* __STM32F4xx_SDIO_H */\r
 521 \r
 522 /**\r
 523   * @}\r
 524   */\r
 525 \r
 526 /**\r
 527   * @}\r
 528   */\r
 529 \r
 530 /******************* (C) COPYRIGHT 2011 STMicroelectronics *****END OF FILE****/\r